JP2022132053A - Motor drive device - Google Patents
Motor drive device Download PDFInfo
- Publication number
- JP2022132053A JP2022132053A JP2021174812A JP2021174812A JP2022132053A JP 2022132053 A JP2022132053 A JP 2022132053A JP 2021174812 A JP2021174812 A JP 2021174812A JP 2021174812 A JP2021174812 A JP 2021174812A JP 2022132053 A JP2022132053 A JP 2022132053A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- current
- motor
- back electromotive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/64—Electric machine technologies in electromobility
Abstract
Description
本発明は、モータ駆動装置に関する。 The present invention relates to a motor drive device.
従来、ハイブリッド車の動力発生装置が提案されている(例えば、特許文献1、2参照)。特許文献1記載の動力発生装置は、永久磁石同期モータの各相にマルチフェーズコンバータを接続すると共に、各相に接続されたマルチフェーズコンバータを並列接続している。コンバータを多重化した構成を備えたマルチフェーズコンバータが、それぞれ位相を変化させながら駆動することで正弦波状の電圧を出力しており、これにより出力電流リップルを低減している。
BACKGROUND ART Conventionally, power generators for hybrid vehicles have been proposed (see
また特許文献2記載の動力発生装置によれば、フィードバック制御部は、電動機に対する指令電圧をオフセットしたものとコンデンサの実際の電圧の差に基づいて、コンデンサ及び電動機側への出力電流の基本値を算出するようにしている。フィードフォワード補正部は、電動機の相電流にてフィードフォワード補正することで、コンデンサ及び電動機側への電流の出力指令値を算出している。パルス幅算出部は、これに基づいてチョッパ制御のオン操作時間を算出している。これにより、電動機にコンデンサの電圧を所望に変換するときに要求される交流電圧に変換できる。
Further, according to the power generator described in
特許文献2記載の技術によれば、電圧・電流フィードバック、及びフィードフォワード制御を必要とするため制御系が複雑化する。また多数のセンサ類を必要とするため、システムの大型化やコスト増加につながる。しかも、多重数を増やすとその影響は顕著になる。制御系が複雑化すると応答性が悪化し、動作周波数を高周波化することが困難となる。また逆起電圧について考慮せず、パルス幅を補正しない場合、駆動電流に歪みを生じ、モータ騒音が発生する原因となる。
According to the technique described in
本発明の目的は、電流歪みを抑制してモータ騒音を極力抑制しつつ、シンプルな制御系により電流波形を所望に成形できるようにしたモータ駆動装置を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a motor driving device capable of forming a desired current waveform with a simple control system while suppressing current distortion and motor noise as much as possible.
請求項1記載の発明は、1以上のn個のコンバータを備え当該コンバータの出力によりモータを駆動するモータ駆動装置を対象としている。制御部は、入力される指令値に応じた制御情報を出力する。パルス生成部は、制御部により出力される前記制御情報に基づいて、前記n個のコンバータを動作させるようにコンバータに出力するパルスを生成する。逆起電圧補正部は、モータが駆動されるときに当該モータに生じた逆起電圧に応じてパルスの幅を補正する。 The first aspect of the present invention is intended for a motor drive device that includes n converters, one or more, and drives a motor by means of outputs of the converters. The control unit outputs control information according to the input command value. The pulse generator generates pulses to be output to the converters so as to operate the n converters, based on the control information output by the controller. The counter-electromotive voltage correction unit corrects the width of the pulse according to the counter-electromotive voltage generated in the motor when the motor is driven.
逆起電圧補正部が、逆起電圧を考慮して補正すると、モータの逆起電圧をフィードフォワード的にパルスの幅の演算に組み込むことができ、電流波形を理想的な正弦波に成形できる。これにより、電流フィードバック制御のみの簡単でシンプルな制御系にて、高効率・低騒音・低EMCのモータ駆動が可能となる。なお、本明細書でいう「逆起電圧」は逆起電力と称することがある。 If the back electromotive force is corrected in consideration of the back electromotive voltage, the back electromotive force of the motor can be incorporated into the calculation of the pulse width in a feedforward manner, and the current waveform can be formed into an ideal sine wave. As a result, it is possible to drive a motor with high efficiency, low noise, and low EMC with a simple control system that only uses current feedback control. Note that the "back electromotive force" referred to in this specification may be referred to as back electromotive force.
以下、幾つかの実施形態について図面を参照しながら説明する。複数の実施形態について同一又は類似の構成部分には同一又は類似符号を付して説明を省略することがある。 Several embodiments will be described below with reference to the drawings. In some embodiments, the same or similar components may be denoted by the same or similar reference numerals, and descriptions thereof may be omitted.
(第1実施形態)
第1実施形態について図1から図12を参照しながら説明する。図1に例示したように、バッテリ2には電力変換器としての三相インバータ3が接続されている。バッテリ2は、ニッケル水素蓄電池やリチウム蓄電池などの蓄電池である。三相インバータ3にはモータ4が接続されている。モータ4は、例えばハイブリッド車の車輪を駆動する動力発生装置であり、永久磁石同期モータ(PMSM)を例示している。
(First embodiment)
A first embodiment will be described with reference to FIGS. 1 to 12. FIG. As illustrated in FIG. 1, the
三相インバータ3には、U相、V相、W相の複数相分のマルチフェーズコンバータ6u、6v、6wが用意されている。三相インバータ3は、それぞれ、基本単位となるコンバータ5u、5v、5wを2以上のn個多重並列接続したマルチフェーズコンバータ6u、6v、6wにより構成されている。
The three-
図1には、基本単位となるコンバータ5u、5v、5wの符号にそれぞれ添え字「1~n」を付して図示している。以下の説明では、コンバータ5u1、5u2、5u3…5un、5v1、5v2、5v3…5vn、5w1、5w2、5w3…5wn、のうち個々又はその一つを単にコンバータ5と略することもある。また、インダクタに流れる電流(以下、インダクタ電流IL)の検出対象となるコンバータ5u1、5v1、5w1を、「マスタ相のコンバータ5」と称することもある。コンバータ5の構成例は図3に示している。
In FIG. 1,
例えば、U相のマルチフェーズコンバータ6uは、n個のコンバータ5に流す全電流を1/nでそれぞれ分担すると共に、互いに位相差T/nを存して駆動することで各コンバータ5u1…5unの駆動電流を平準化する。各コンバータ5u1…5unの出力電流が合成されるため電流リップルを相殺でき、これにより、所望の電流波形、ここでは正弦波電流を出力するように構成されている。V相、W相のマルチフェーズコンバータ6v、6wも同様である。
For example, the
上記の個々のコンバータ5は、図3に示すように、上アームスイッチSW1、下アームスイッチSW2、インダクタL、及びコンデンサCを図示形態に備え、バッテリ2の電圧を所望に変換する降圧型の非反転形バックコンバータにより構成される。
As shown in FIG. 3, each of the converters 5 described above is provided with an upper arm switch SW1, a lower arm switch SW2, an inductor L, and a capacitor C in the illustrated form, and is a step-down non-converter for converting the voltage of the
上アームスイッチSW1、下アームスイッチSW2は、Nチャネル型のパワーMOSFETなどのパワースイッチとして構成され、ドレインソース間には負荷電流を転流するためそれぞれ還流ダイオードD1、D2が接続されている。以下の説明では、上アームスイッチSW1及び下アームスイッチSW2の双方、又はその一方を「パワースイッチ」と称することもある。 The upper arm switch SW1 and the lower arm switch SW2 are configured as power switches such as N-channel power MOSFETs, and freewheeling diodes D1 and D2 are connected between the drain and source, respectively, to commutate the load current. In the following description, both or one of the upper arm switch SW1 and the lower arm switch SW2 may be referred to as "power switch".
本実施形態に係る制御システム1は、三相インバータ3に制御装置10を接続しており、図1に示す制御装置10を主体として制御を実行する。制御装置10は、複数のコア及び揮発性及び不揮発性のメモリ37などを備えたコンピュータにより構成されるもので、機能的には制御部11及びパルス生成部12としての構成を備える。メモリ37は、非遷移的実体的記憶媒体として各種のデータを保持する保持部として用いられる。バッテリ2には電圧センサ13が設置されており、電圧センサ13の検出電圧は制御部11に入力されている。
In the
また、UVW各相のマスタ相となるコンバータ5u1、5v1、5w1を構成するインダクタLの通電経路には、電流センサ14が設けられている。制御部11は、電流センサ14により検出されたインダクタ電流ILを入力している。また電圧センサ15が、コンデンサCの出力電圧Voutを検出するために設けられており、当該電圧センサ15による検出電圧は制御部11に入力されている。
Further, a
制御部11は、要求トルクに応じて算出された電流指令値Ioを指令値として入力し当該電流指令値Ioに応じた制御情報をパルス生成部12に出力する。なお、電流指令値Ioの更新周期は、交流周波数の周期に比較して十分短い時間に設定されており、交流周波数にて変化する電流指令値Ioを細かく設定できる。
The
また電流センサ16は、モータ4に入力させる相電流Iu、Iv、Iwを検出するために設けられており、電流センサ16による検出電流は制御部11に入力されている。また制御部11は、モータ4に設置されるレゾルバなどの回転位置センサ4aによりロータの角度θを入力し角速度ωの情報を演算する。制御部11は、これらの情報をフィードバック制御情報としてパルス生成部12に出力する。
A
パルス生成部12は、制御部11から入力される制御情報に基づいて、三相インバータ3の3×n個のコンバータ5を多重動作させるように多重パルス(マルチフェーズパルス)を生成する。
Based on the control information input from the
図2に機能的に例示したように、パルス生成部12は、ゲート駆動部21、ゼロ電流検出部22、及びパルス演算部23としての機能的構成を備える。図3に示したように、パルス演算部23は、パルス幅カウンタ24a、開始位相カウンタ24b、終了位相カウンタ24cなどによるカウンタ24を備える。
As functionally illustrated in FIG. 2 , the
パルス演算部23は、各相のマルチフェーズコンバータ6u、6v、6wの各コンバータ5が電流境界モードにて動作するときの上アームスイッチSW1及び下アームスイッチSW2のオン時間Ton及びオフ時間Toff、周期T、及び、同相(例えばU相)の複数のコンバータ5に入力させる多重パルス間の位相差Tdの各パラメータを算出する。
The
電流境界モードとは、インダクタ電流ILがゼロとなることを検出したことを条件として、上アームスイッチSW1及び下アームスイッチSW2のオン・オフを切り替えるモードを示す。オン時間Ton、オフ時間Toff、周期T、位相差Tdの各パラメータは、同相のマルチフェーズコンバータ(例えば6u)の各コンバータ5に入力させる多重パルスの間で同一に設定される。 The current boundary mode indicates a mode in which the upper arm switch SW1 and the lower arm switch SW2 are switched on/off on condition that the inductor current IL is detected to be zero. Each parameter of on-time Ton, off-time Toff, period T, and phase difference Td is set to be the same among the multiplex pulses input to each converter 5 of the in-phase multiphase converters (eg, 6u).
ゲート駆動部21は、パルス演算部23の演算結果に基づいて三相インバータ3を駆動する。ゲート駆動部21は、パルス演算部23により算出されたオン時間Ton、周期T、位相差Tdに基づいて上アームスイッチSW1又は下アームスイッチSW2をオン・オフ駆動する。
The
本実施形態では、例えば、ある相、例えばU相の電流指令値Ioが0を超える場合、ゲート駆動部21が、マルチフェーズコンバータ6uを構成する各コンバータ5の下アームスイッチSW2をオフに保持した状態で、上アームスイッチSW1をオン・オフ駆動する。上アームスイッチSW1がオンすると、バッテリ2から上アームスイッチSW1を通じてインダクタ電流ILを漸増させながらコンデンサCを充電する。
In this embodiment, for example, when the current command value Io of a certain phase, for example, the U-phase exceeds 0, the
その後、オン時間Tonが経過すると、ゲート駆動部21は上アームスイッチSW1をオフ駆動する。上アームスイッチSW1がオフしても、下アームスイッチSW2に付属した還流ダイオードD2を通じてインダクタ電流ILが流れ続ける。
After that, when the ON time Ton elapses, the
インダクタ電流ILは漸減するが、ゼロ電流検出部22は、インダクタ電流ILがゼロとなるタイミングを検出する。ゲート駆動部21は、インダクタ電流ILがゼロとなると、上アームスイッチSW1を再びオンする。電流指令値Ioが0を超える限り、この動作が繰り返される。各コンバータ5は、ゼロ電流検出部22によりインダクタ電流ILがゼロ検出されたことを条件として、上アームスイッチSW1をターンオンする電流境界モードにて動作する。
The inductor current IL gradually decreases, but the zero
逆に、電流指令値Ioが0未満の場合、ゲート駆動部21が、上アームスイッチSW1をオフに保持した状態で、下アームスイッチSW2をオン・オフ駆動する。下アームスイッチSW2がオンすると、インダクタ電流ILを漸減させながらコンデンサCから放電する。この後、オン時間Tonが経過すると、ゲート駆動部21は下アームスイッチSW2をオフ駆動する。下アームスイッチSW2がオフしても、上アームスイッチSW1に接続された還流ダイオードD1を通じてインダクタ電流ILが流れ続ける。
Conversely, when the current command value Io is less than 0, the
インダクタ電流ILは漸増するが、ゼロ電流検出部22は、インダクタ電流ILがゼロとなるタイミングを検出する。ゲート駆動部21は、インダクタ電流ILがゼロになると再び下アームスイッチSW2をオンする。電流指令値Ioが0を下回る限り、この動作が繰り返される。各コンバータ5は、ゼロ電流検出部22によりインダクタ電流ILがゼロ検出されたことを条件として、下アームスイッチSW2をターンオンする電流境界モードにて動作する。
The inductor current IL gradually increases, and the zero
図4に多重動作個数n=4とし、周期をT、位相差TdをT/nとした場合の波形例を示している。インダクタ電流ILが漸増しその後に漸減すると、インダクタLにはインダクタ電流ILが三角波状に通電されることになる。 FIG. 4 shows an example of waveforms when the number of multiple operations is n=4, the period is T, and the phase difference Td is T/n. When the inductor current IL gradually increases and then gradually decreases, the inductor current IL flows through the inductor L in a triangular waveform.
制御装置10は、前述のフィードバック情報に基づいてUVW各相の電流指令値Ioを正弦波状に徐々に変化させながらパルス生成部12に制御情報を出力する。パルス生成部12は、図4に例示したように多重パルスの各パラメータ(オン時間Ton、オフ時間Toff、周期T、位相差Td)を変化させる。
The
各コンバータ5は、互いに同一の位相差Td=T/nを有して相電流Iu、Iv、Iwをモータ4に通電することで、各コンバータ5の出力電流を多重数n分だけ重畳しつつ、モータ4のUVW各相に通電できる。これにより、所望の電流指令値Io、ここでは正弦波状に変化する電流指令値Ioに各相電流Iu、Iv、Iwを制御できる。
Each converter 5 supplies phase currents Iu, Iv, and Iw with the same phase difference Td=T/n to the
各相電流Iu、Iv、Iwの最大出力は、インダクタ飽和電流より小さく且つ三相インバータ3の発熱要件を満たすように決定され、多重動作個数nは最大出力を満たす上限に基づいて決定すると良い。また、多重パルスの周期Tに対応した周波数は、可聴周波数より高く設定すると良い。
The maximum output of each phase current Iu, Iv, and Iw is determined so as to be smaller than the inductor saturation current and satisfy the heat generation requirements of the three-
多重動作個数nは、大きいほど電流リップル相殺効果が高くなるため極力大きくすることが望ましい。なお、多重動作個数nを大きくしすぎると制御装置10による制御を複雑化する要因となるため、制御装置10のリソースに基づく処理能力に応じて多重動作個数nを決定すると良い。
It is desirable to increase the number n of multiplexed operation as much as possible because the larger the number n, the higher the current ripple canceling effect. Note that if the multiple operation number n is too large, the control by the
以下、フローチャートを用いて各相のマルチフェーズコンバータ6u、6v、6wに係る処理動作を詳細説明する。UVW各相の動作は概ね同一であるため、U相のマルチフェーズコンバータ6uの処理動作を説明し、V相、W相のマルチフェーズコンバータ6v、6wの処理動作説明を省略する。
The processing operations of the
図5に1多重目のコンバータ5u1の処理ステップを示すように、ゼロ電流検出部22がS1、S2においてインダクタ電流ILがゼロとなるタイミングを検出したことを条件として、ゲート駆動部21がS3又はS4において上アームスイッチSW1又は下アームスイッチSW2をターンオンさせる。このとき、パルス演算部23はS2において電流指令値Ioの値に基づいて、上アームスイッチSW1をオンするか、下アームスイッチSW2をオンするかを決定する。
As shown in FIG. 5 for the processing steps of the converter 5u1 of the first multiplex, the zero
電流指令値Ioがゼロを超えていれば、ゲート駆動部21は、S3において上アームスイッチSW1をターンオンし、電流指令値Ioがゼロ未満であれば、ゲート駆動部21はS4において下アームスイッチSW2をターンオンする。
If the current command value Io exceeds zero, the
コンバータ5u1を駆動する際、パルス演算部23は、各コンバータ5のパワースイッチSW1又はSW2をオン継続させるオン時間Ton、及び、各コンバータ5に印加する多重パルスの間の位相差Tdを算出する。
When driving the converter 5u1, the
相電流Iuの電流指令値をIo、コンバータ5の多重数をnとすると、コンバータ5の平均電流I=Io/nとなる。本制御システム1では、インダクタ電流ILはゼロを境界として漸増又は漸減を繰り返すため、インダクタ電流ILのピーク電流ILpは、平均電流Iの2倍=2Iとなる。
Assuming that the current command value of the phase current Iu is Io and the multiplexing number of the converter 5 is n, the average current I of the converter 5 is Io/n. In this
パルス演算部23は、電流指令値Io>0のときには、上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ下記の(1-1)式~(1-4)式に基づいて算出する。
パルス演算部23は、電流指令値Io<0のときには、下アームスイッチSW2のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ下記の(2-1)式~(2-4)式に基づいて算出する。
パルス生成部12は、上アームスイッチSW1及び下アームスイッチSW2を駆動するためのパルスを生成し、ゲート駆動部21はS3、S4において上アームスイッチSW1又は下アームスイッチSW2をオン駆動する。
The
図6に1多重目~n多重目のコンバータ5を起動させるためのパルス生成例を示している。パルス幅カウンタ24aは、ゼロ電流検出部22によりインダクタ電流ILがゼロ検出されたことを条件として、カウンタ値を所定値に設定しダウンカウントすることでオン時間Tonを計測する。
FIG. 6 shows an example of pulse generation for activating the 1st to n-th multiplexed converters 5 . The
パルス演算部23は、オン時間Tonを経過すれば図5のS5においてYESと判定し、オンされているパワースイッチSW1又はSW2をS6においてターンオフする。これにより、オン時間TonだけパワースイッチSW1又はSW2をオン継続させることできる。
If the on-time Ton has passed, the
またパルス生成部12のパルス演算部23は、パルス幅カウンタ24aと同時に開始位相カウンタ24bを動作させる。開始位相カウンタ24bは、2多重目~n多重目のコンバータ5u2…5unに入力させるパルスの開始タイミングを計測するためのカウンタを示す。開始位相カウンタ24bは、カウンタ値を所定値に設定しダウンカウントすることでパルス演算部23にて演算された位相差Tdに相当する時間を計測する。終了位相カウンタ24cは、1多重目~n多重目のコンバータ5u1…5unにそれぞれ入力させるパルスの終了タイミングを計測するカウンタを示す。終了位相カウンタ24cは、カウンタ値を所定値に設定しダウンカウントすることでパルス演算部23にて演算された位相差Tdに相当する時間を計測する。
Further, the
図7にm多重目(ただしm≧2)のコンバータ5の処理ステップを示す。パルス生成部12は、S11においてm-1多重目のコンバータ5のパワースイッチSWm-1をオンしていることを条件としてS12以降の処理を行っている。ここで示したパワースイッチSWm-1とは、m-1多重目のコンバータ5の上アームスイッチSW1又は下アームスイッチSW2の何れかを示し電流指令値Ioに基づいて変化する。
FIG. 7 shows the processing steps of the m-th multiple converter 5 (where m≧2). The
m-1多重目のコンバータ5のパワースイッチSWm-1がオンした後、S12においてm多重目の開始タイミングである位相差Td=Ton/nを経過したか否かを開始位相カウンタ24bにより計測し、S12の条件を満たしたとき、S13においてm多重目のコンバータ5のパワースイッチSWmをターンオンさせる。パワースイッチSWmとは、m多重目のコンバータ5の上アームスイッチSW1又は下アームスイッチSW2の何れかを示し電流指令値Ioに基づいて変化する。
After the power switch SWm-1 of the m-1th multiple converter 5 is turned on, the
以降、パルス生成部12は、開始位相カウンタ24bのカウントが終了する度に、m多重目のコンバータ5のパワースイッチSWmを順次オンさせるパルスを生成する。これにより、互いに位相差Tdを存して駆動用のパルスを出力開始できる。
Thereafter, the
他方、図6に示すように、1多重目のコンバータ5u1のパルス幅カウンタ24aによるカウントが終了するとオン時間Tonを経過したと判断し、パルス生成部12は、1多重目のコンバータ5u1のパワースイッチSW1又はSW2へのパルス出力を停止する。パルス生成部12は、パルス幅カウンタ24aによるカウントを終了したタイミングにおいて終了位相カウンタ24cのカウントを開始する。その後、パルス生成部12は、終了位相カウンタ24cによるカウントを終了し、S14においてオン時間Tonを経過する度に、m多重目のコンバータ5のパワースイッチSWmへ出力しているパルスを順次停止させる。これにより、m多重目のパワースイッチSWmを順次ターンオフさせる。
On the other hand, as shown in FIG. 6, when the count by the
パワースイッチSW1又はSW2をターンオフするときにはハードスイッチングとなる。しかし、パワースイッチSW1及びSW2の出力に設けられるコンデンサCの充電時間をスイッチング時間より十分長くすれば、電圧上昇を制限する期間を長期間化でき、ZVS(Zero Voltage Switching)とすることができる。これにより、スイッチング損失を概ねゼロにできる。出力コンデンサの容量が不足している場合には、並列にコンデンサCを追加するとよい。 Hard switching occurs when the power switch SW1 or SW2 is turned off. However, if the charging time of the capacitor C provided at the output of the power switches SW1 and SW2 is made sufficiently longer than the switching time, the period for limiting the voltage rise can be lengthened, and ZVS (Zero Voltage Switching) can be achieved. This makes it possible to reduce the switching loss to approximately zero. If the capacity of the output capacitor is insufficient, a capacitor C should be added in parallel.
この結果、パルス演算部23は、1多重目のコンバータ5u1へのパルスを出力したタイミングから前述のように計算した位相差Tdの後に順次パルスを出力することで、1…n多重目のコンバータ5u1…5unに入力させる多重パルスを生成できる。
As a result, the
各コンバータ5の共振時間は、パワースイッチSW1及びSW2の出力容量と、還流ダイオードD1及びD2の接合容量と、インダクタLのインダクタンスとにより決定される。パワースイッチSW1、SW2のオンタイミングは、これらの容量とインダクタンスによる共振半周期後の電圧最下点に設定することが好ましい。共振半周期後の電圧最下点とは、パワースイッチSW1又はSW2をオフすることで、インダクタ電流ILがゼロをオーバーシュートした後に再度ゼロに近接するタイミングになる。これにより、ZCS(Zero-Current-Switching)、且つ、疑似ZVS(Zero-Voltage-Switching)にできるようになり、ターンオン時のスイッチング損失を実質ゼロにできる。 The resonance time of each converter 5 is determined by the output capacitance of power switches SW1 and SW2, the junction capacitance of freewheeling diodes D1 and D2, and the inductance of inductor L. FIG. It is preferable to set the ON timing of the power switches SW1 and SW2 to the voltage lowest point after the resonance half cycle due to these capacitances and inductances. The voltage lowest point after the resonance half cycle is the timing when the inductor current IL overshoots zero and approaches zero again by turning off the power switch SW1 or SW2. As a result, ZCS (Zero-Current-Switching) and pseudo ZVS (Zero-Voltage-Switching) can be realized, and the switching loss at turn-on can be substantially reduced to zero.
<多重数切替部25の説明>
以下、本実施形態の特徴となる多重数切替部25の構成及びその技術的意義について説明する。図1に示すように、パルス生成部12は、コンバータ5を同時に多重動作させる多重動作個数na(動作多重数)を変更する多重数切替部25として機能するブロックを備える。多重数切替部25は、多重動作数変更部相当である。
<Description of Multiplex
The configuration and technical significance of the multiplex
多重数切替部25は、電流指令値Io、又は、入力される指令回転数に依存して変化する電流指令値Ioの最大値に応じて、コンバータ5の多重動作個数naを変更するブロックである。以下では、本願に係る多重数切替部25による多重動作個数naの切替方法を説明すると共にその意義を説明する。
The multiplexing
多重数切替部25は、電流指令値Io又は回転数指令値に応じて多重動作個数naを算出し、パルス演算部23に出力する。又は、制御装置10が電流指令値Io又は回転数指令値から多重動作個数naを計算し、多重数切替部25に多重動作個数naを出力し、多重数切替部25がこのデータに基づいて多重動作個数naを切替えるようにしても良い。
The multiplex
電流指令値Io>0のとき、多重数切替部25は、多重動作個数naを用い、上アームスイッチSW1のオン時間Ton1、オフ時間Toff1、周期T、及び、各コンバータの間の位相差Tdを、それぞれ(3-1)式~(3-4)式に基づいて算出する。
また多重数切替部25は、多重動作個数naを超えるスレーブ相のコンバータ5に対してパルスを出力するゲート駆動部21の動作を無効化する。すなわちパワースイッチSW1及びSW2をオフに保持する。図8及び図9に示すように、電流指令値Ioが同じ場合、多重動作個数naの少ない方が周期が長くなりパルス幅が広くなる。
Further, the multiplexing
また多重数切替部25は、電流指令値Ioに応じて多重動作個数naを切替えてもよい。図10に示すように、電流指令値Ioが大きいほど多重動作個数naを多くし、電流指令値Ioが小さいほど多重動作個数naを少なくすると良い。また図10には、電流指令値Ioの切替タイミングを、多重動作個数naの切替タイミングに一致させる形態を示しているが、これに限定されるものではない。
Further, the multiplexing
図11に示すように、多重数切替部25が多重動作個数naを切替えるタイミングは、電流指令値Ioの切替タイミングと同一タイミングでなくても良く、電流指令値Ioの切替指令を受けてその電流切替タイミングから遅延したタイミングにて多重動作個数naを切替えても良い。多重動作個数naを少なくすることで、パルス幅の短縮化を抑制でき、電流指令値Ioが比較的小さい場合でも、コンバータ5は正常にパルスを出力できる。
As shown in FIG. 11, the timing at which the multiplexing
図12に示すように、指令値として指令回転数を用いているときには、指令回転数に応じて多重動作個数naを切替えても良い。制御装置10は、指令回転数を入力すると電流指令値Ioに基づいて出力電流を正弦波状に変化させる。
As shown in FIG. 12, when the command rotation speed is used as the command value, the multiple operation number na may be switched according to the command rotation speed. When the command rotation speed is input, the
この場合、多重数切替部25は、指令回転数が大きいほど多重動作個数naを多くし、指令回転数が小さいほど多重動作個数naを少なく切り替えると良い。また多重数切替部25は、入力される指令回転数に依存して変化する電流指令値Ioの最大値に応じて、多重動作個数naを切替えても良いし、指令回転数に応じて多重動作個数naを切替えても良い。
In this case, the multiplex
本実施形態によれば、多重数切替部25により多重動作個数naを変更切替えできるようにしている。多重動作個数naを少なくすることで、パルス幅の短縮化を抑制できる。このため、指令回転数が比較的小さい場合でも、コンバータ5を正常に駆動できる。
According to this embodiment, the number of multiplexing operations na can be changed and switched by the multiplexing
(第2実施形態)
第2実施形態について図13を参照しながら説明する。第2実施形態については、第1実施形態と異なる部分について説明し、同一部分についての説明を省略する。
(Second embodiment)
A second embodiment will be described with reference to FIG. Regarding the second embodiment, only the parts different from the first embodiment will be explained, and the explanation of the same parts will be omitted.
図13には図7に代わるフローチャートを示している。図13に示すように、S11aにおいて1多重目のコンバータ5のパワースイッチSW1又はSW2をオンしたタイミングから、S12aにおいて1多重目のパルスを基準としてm多重目のパルスの位相差Tdm=Ton×(m-1)/nを経過した後、S13においてm多重目のコンバータ5のパワースイッチSWmをターンオンするようにしても良い。 FIG. 13 shows a flowchart that replaces FIG. As shown in FIG. 13, from the timing when the power switch SW1 or SW2 of the converter 5 of the first multiplex is turned on in S11a, the phase difference T dm =Ton× After (m−1)/n has elapsed, the power switch SWm of the m-th multiple converter 5 may be turned on in S13.
なお、1多重目の開始位相を基準としたm多重目の開始位相の位相差Tdmは、下記の(4)式の関係性に基づいて算出できる。
例えばU相の場合、1多重目のコンバータ5u1をマスタ相として、当該マスタ相のコンバータ5u1のパワースイッチSW1又はSW2をターンオンさせた後に、2以上のm多重目のコンバータ5u2…5unをスレーブ相として順にパワースイッチSW1又はSW2をターンオンさせるようにしても良い。本実施形態においても、第1実施形態と同様の作用効果を奏する。 For example, in the case of the U-phase, the first multiple converter 5u1 is used as the master phase, and after turning on the power switch SW1 or SW2 of the master-phase converter 5u1, 2 or more m-th multiple converters 5u2 . . . 5un are used as slave phases. The power switches SW1 or SW2 may be turned on in order. Also in this embodiment, the same effects as in the first embodiment are obtained.
(第3実施形態)
第3実施形態について図14及び図15を参照しながら説明する。第1及び第2実施形態と異なる部分について説明する。多重数切替部25が、コンバータ5の多重動作個数naを切替えるときに、電流境界モードにおけるルールを継続できない場合がある。
(Third Embodiment)
A third embodiment will be described with reference to FIGS. 14 and 15. FIG. A portion different from the first and second embodiments will be described. When the multiplexing
図14に例示したように、ある切替タイミングtaにおいて多重動作個数naを2から4に切替え、多重パルスの周期Tを周期T2=T/2に切替えることを考える。 As exemplified in FIG. 14, consider switching the multiple operation number na from 2 to 4 at a certain switching timing ta, and switching the cycle T of the multiplexed pulse to cycle T2=T/2.
図14に示すように、切替タイミングtaより前では1多重目、3多重目のコンバータ5u1、5u3を動作させることによって電流境界モードを継続しながら相電流Iuを所望の電流指令値Ioに制御している。 As shown in FIG. 14, before the switching timing ta, the phase current Iu is controlled to the desired current command value Io while the current boundary mode is continued by operating the first and third multiplex converters 5u1 and 5u3. ing.
しかし、切替タイミングta以降において1多重目から4多重目のコンバータ5u1…5u4の動作を周期Td2=T2/4により順に切替えると、マスタ相のコンバータ5u1に流れるインダクタ電流ILをゼロにできるものの、スレーブ相の3多重目のコンバータ5u3のインダクタ電流ILをゼロにできず、電流境界モードによる動作を継続できない。 However, if the operations of the converters 5u1 , . The inductor current IL of the third multiplex converter 5u3 of the slave phase cannot be made zero, and the current boundary mode operation cannot be continued.
このように、現在の多重動作個数nを次回の多重動作個数naに切り替える場合、パルス生成部12は、多重数切替部25による切替出力を受けて補間多重パルスPuを発生させることにより電流境界モードを継続させると良い。
In this way, when switching the current multiple operation number n to the next multiple operation number na , the
多重動作個数naを切替えるときに、パルス生成部12が補間多重パルスPuを生成して電流境界モードの動作を継続させる一例について図15を参照しながら説明する。
An example in which the
切替前周期T、切替後周期Ta、切替前多重動作個数n、切替後多重動作個数na、ただし、n<naとする。このとき、切替前位相差Td=T/na、切替後位相差Tda=Ta/naとなる。 Pre-switching cycle T, post-switching cycle T a , pre-switching multiple operation number n, post-switching multiple operation number n a , where n<n a . At this time, the phase difference before switching T d =T/ na and the phase difference after switching T da =T a / na .
ここで、切替前位相差Tdは、多重動作個数naの場合の位相差として表現されている。図15に示すように、切替前の多重動作個数はnであるため、切替タイミングtbの前後で相電流Iuに変化はない。 Here, the pre-switching phase difference Td is expressed as a phase difference in the case of the multiple operation number na. As shown in FIG. 15, since the number of multiple operations before switching is n, there is no change in the phase current Iu before and after the switching timing tb.
このとき、補間多重パルスPu中のm多重目の周期をTmとすると、周期T1~Tmは図15及び下記(5)式に基づいて算出できる。
図15に示す切替タイミングtbからm多重目の周期Tmの補間多重パルスPuを生成することで電流境界モードを継続しつつ多重動作個数nを切替えることができる。 By generating the interpolated multiple pulse Pu with the m-th multiple cycle Tm from the switching timing tb shown in FIG. 15, the multiple operation number n can be switched while continuing the current boundary mode.
なお、上記方法は一例であり、補間多重パルスPuの生成方法は、上記方法に限定されるものではない。例えば、補間多重パルスPu間の位相差Toを、切替前位相差T/naと切替後位相差Ta/naとの間の何れかの値に設定しても良い。 The method described above is merely an example, and the method for generating the interpolated multiple pulse Pu is not limited to the method described above. For example, the phase difference T o between the interpolated multiple pulses Pu may be set to any value between the pre-switching phase difference T/ na and the post-switching phase difference T a / na .
以上説明したように、第3実施形態によれば、多重動作個数nを切替える際に、その途中で補間多重パルスPuを生成している。これにより、コンバータ5の多重動作個数nを切替えたとしても電流境界モードを安定して継続させることができる。 As described above, according to the third embodiment, the interpolated multiplexed pulse Pu is generated in the middle of switching the number n of multiplexed operations. As a result, the current boundary mode can be stably continued even when the number n of converters 5 in multiple operation is switched.
(第1から第3実施形態に関連したフィードバック制御構成の変形例)
第1から第3実施形態に関連したフィードバック制御構成の変形例について図16から図20を参照しながら説明する。図16に示すように制御装置10Aを構成しても良い。制御装置10Aは、制御部11A、パルス生成部12A、及びメモリ37を内蔵している。制御部11Aは、減算器30、電流制御器31、相変換器としての二相三相変換器32、及び三相二相変換器34を図示形態に接続して構成される。
(Modified Example of Feedback Control Configuration Related to First to Third Embodiments)
Modifications of the feedback control configuration related to the first to third embodiments will be described with reference to FIGS. 16 to 20. FIG. The
制御部11Aは、d軸電流指令値Id*、q軸電流指令値Iq*を入力する。また制御部11Aの三相二相変換器34は、相電流Iu、Iv、Iwを入力すると共に、モータ4に設置されるレゾルバなどの回転位置センサ4aによりロータの角度θを入力し角速度ωの情報を演算する。三相二相変換器34は、モータ4の三相の相電流Iu、Iv、Iwをd軸電流Id、q軸電流Iqに変換し減算器30に出力する。
The
減算器30は、d軸電流指令値Id*、q軸電流指令値Iq*からd軸電流Id、q軸電流Iqをそれぞれ減算し、電流制御器31に出力する。電流制御器31は、例えば、比例積分制御によりdq軸の電流指令値Id_cmd、Iq_cmdを二相三相変換器32に出力する。二相三相変換器32は、電流制御器31から入力されるdq軸の電流指令値をモータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmd、に変換し、パルス生成部12Aに出力する。
The
パルス生成部12Aは、パルス生成ブロック12u、12v、12wを三相の相毎に備えると共に、動作多重数を変更するための多重数切替部25を一つ備える。各パルス生成ブロック12u、12v、12wは、それぞれゼロ電流検出部22、パルス演算部23、ゲート駆動部21としての機能的構成を備える。パルス生成ブロック12u、12v、12wの各相のパルス演算部23は、それぞれ、モータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmdを入力する。ゼロ電流検出部22は、相毎にゼロ電流を検出しパルス演算部23に出力する。
The
パルス演算部23は、各相のマルチフェーズコンバータ6u、6v、6wの各コンバータ5が電流境界モードにて動作するときの上アームスイッチSW1及び下アームスイッチSW2のオン時間Ton及びオフ時間Toff、周期T、及び、同相(例えばU相)の複数のコンバータ5に入力させる多重パルス間の位相差Tdの各パラメータを算出する。
The
ゲート駆動部21は、パルス演算部23の演算結果に基づいて三相インバータ3を駆動する。ゲート駆動部21は、パルス演算部23により算出されたオン時間Ton、周期T、位相差Tdに基づいて上アームスイッチSW1又は下アームスイッチSW2をオン・オフ駆動する。
The
多重数切替部25Aは、電流制御器31からq軸電流の電流指令値Iq_cmdを入力して、コンバータ5の多重動作個数naを変更するブロックである。多重数切替部25Aは、図17に示すように電流指令値Iq_cmdの値に基づいて多重動作個数naを切替え、変更する。例えば、電流指令値Iq_cmdが10を超えていれば多重動作個数naを8に設定し、電流指令値Iq_cmdが4を超え10以下であれば多重動作個数naを4に設定し、電流指令値Iq_cmdが1を超え4以下であれば多重動作個数naを2に設定し、電流指令値Iq_cmdが1以下であれば多重動作個数naを1に設定してもよい。
The multiplexing
このように、電流指令値Iq_cmdに応じて多重動作個数nを2^n毎に変更すると、パルス演算部23における位相差演算を省略することが可能になる。この多重動作個数naの変更時の動作例は、前述の図10、図11の流れと同様であるため説明を省略する。図18に適用前と適用後の三相電流Iu、Iv、Iwの波形例を示したように、高調波電流歪みの影響を改善できる。
In this way, when the multiple operation number n is changed every 2̂n in accordance with the current command value Iq_cmd, the phase difference calculation in the
例えば、図19に例示したように、コンバータ5が4多重動作しているときに多重数切替部25が3多重動作に切替えた場合には、周期Tに対する位相差T/3に係る信号を再計算することが必要となる。前述したように、予め定められた条件に基づいて、該当コンバータ5の動作/停止を切り替えることで、動作させるコンバータ5を変更できる。図20に2多重動作に切り替える例を示したように、2、4多重目の信号を停止するだけで良くなるため、位相差T/2に係る信号をわざわざ算出する必要がなくなり、制御処理量を削減できる。
For example, as exemplified in FIG. 19, when the converter 5 is operating in 4-multiplex mode and the multiplex
(第4実施形態)
第4実施形態について図21から図24を参照しながら説明する。本実施形態では、コンバータ5の多重動作個数nを同一としながら、電流指令値Ioの変化に応じて多重パルスに基づく相電流Iu、Iv、Iwを滑らかに変化させる場合の実施形態について説明する。すなわち、本実施形態では第1から第3実施形態にて説明した多重数切替部25の構成を省いても良い。
(Fourth embodiment)
A fourth embodiment will be described with reference to FIGS. 21 to 24. FIG. In the present embodiment, an embodiment will be described in which phase currents Iu, Iv, and Iw based on multiple pulses are smoothly changed in accordance with changes in current command value Io while keeping the number n of converters 5 in multiple operation the same. That is, in this embodiment, the configuration of the multiplex
電流指令値Ioの変化に応じて、パルス幅を変更する過渡的な状態においても電流境界モードの動作を継続できるように、パルス生成部112は、各コンバータ5に順次出力される複数の多重パルスの間を補間する補間多重パルスPuを補間部12bの機能により生成すると良い。図21に示すように、パルス生成部112は補間部12bとしての機能を備える。
The
例えば、補間部12bは、UVW各相において各コンバータ5に入力させる今回の第1多重パルス間におけるターンオフタイミング間の位相差の値と、次回の第2多重パルス間におけるターンオフタイミング間の位相差の値と、の間に、補間多重パルスPu間におけるターンオフタイミング間の位相差の値を設定すると良い。
For example, the
具体的には、補間部12bの機能により次のように補間多重パルスPuを生成することが望ましい。図22に示すように、今回の第1多重パルス間のターンオフタイミング間の位相差をPkとし、次回の多重パルス間のターンオフタイミング間の位相差をPk+1とすると、補間多重パルスPu間のターンオフタイミング間の位相差Pkaを下記の(6)式に基づいて算出する。
ここでは(6)式を例示した線形補間方法を記載したが、これに限定されるものではない。補間多重パルスPuの間のターンオフタイミング間、又は、ターンオンタイミング間の位相差が、今回及び次回の多重パルス間の位相差の間の値に設定されていれば良い。すると、今回と次回の多重パルス間の出力電流を滑らかに補間でき、コンバータ5の駆動電流出力を平準化できる。 Although the linear interpolation method exemplifying the equation (6) is described here, the method is not limited to this. The phase difference between the turn-off timings or the turn-on timings between the interpolated multiple pulses Pu may be set to a value between the phase differences between the current and next multiple pulses. Then, the output current between the current and next multiple pulses can be smoothly interpolated, and the driving current output of the converter 5 can be leveled.
図23には、前述実施形態で説明したカウンタ24を用いて補間多重パルスPuを生成する場合の、パルス幅カウンタ24a、開始位相カウンタ24b、終了位相カウンタ24cの各カウンタ値の変化と、パルス演算部23による補間多重パルスPuの出力結果の一例を示している。
FIG. 23 shows changes in each counter value of the
以下、図24のフローチャートを参照し、補間多重パルスPuの生成方法を説明する。図24に示すように、パルス生成部12は、S11においてマスタ相のコンバータ5u1のインダクタ電流ILをゼロ検出したか否かを判定し、ゼロ検出したことを条件として、S12においてカウンタ値を設定する。
A method for generating the interpolated multiple pulse Pu will be described below with reference to the flow chart of FIG. As shown in FIG. 24, the
パルス演算部23は、第1実施形態に示した方法と同様の方法を用いて、パルス幅カウンタ24a、開始位相カウンタ24b、終了位相カウンタ24cによるカウンタ値を設定することで、パワースイッチSW1又はSW2のオン時間Ton、オフ時間Toff、周期T、及びマスタ相及びスレーブ相のコンバータ5u1…5unの間のオン/オフタイミングの位相差Tdを設定する。
The
パルス生成部12は、電流指令値Ioが変化せず、多重パルスの現在のパルス幅から次回パルス幅を変更しないときには、S13にてNOと判定し、設定したカウンタ値に基づいてS18において次回の多重パルスを出力する。
When the current command value Io does not change and the next pulse width is not changed from the current pulse width of the multiple pulse, the
しかし、電流指令値Ioが変化し、多重パルスの今回のパルス幅から次回パルス幅を変更するときには、S13においてYESと判定し、S14において前述した補間多重パルスPuの間の位相差間の条件を満たすようにカウンタ値を算出し、S15において補間多重パルスPuを出力する。 However, when the current command value Io changes and the pulse width of the multiple pulse is changed from the current pulse width to the next pulse width, YES is determined in S13, and the condition for the phase difference between the interpolated multiple pulses Pu is adjusted in S14. A counter value is calculated so as to satisfy the condition, and an interpolated multiple pulse Pu is output in S15.
他方、パルス生成部12は、S16において補間多重パルスPuのマスタ相のゼロ電流を検出すると、S17において次回の多重パルスのパルス幅及び位相差に基づいて再度カウンタ値を設定し、S18において次回の多重パルスを出力する。
On the other hand, when the
上記では流れを理解しやすいようにフローチャートにより図示したが、各処理ステップについてはその処理プロセスを必要に応じて並列処理するようにしても良い。 In the above description, the flow is illustrated as a flow chart for easy understanding, but each processing step may be processed in parallel as needed.
従来の技術を適用した場合、多重パルスの間の補間値としてマスタ相と各スレーブ相のコンバータ5に入力させるパルスの幅をそれぞれ算出する必要があり、しかも、これらの補間パルスを出力中には出力電流が一時的に増加してしまうことが確認されている。 When the conventional technique is applied, it is necessary to calculate the width of the pulse input to the converter 5 of the master phase and each slave phase as an interpolated value between multiple pulses. It has been confirmed that the output current increases temporarily.
本実施形態によれば、今回の第1多重パルスと次回の第2多重パルスとの間の位相差に着目し、補間部12bの機能により位相差を線形補間するように補間多重パルスPuを生成している。前述した方法では、補間前の第1多重パルス間の位相差をPk、補間後の第2多重パルス間の位相をPk+1としたとき、補間多重パルスPuの間の位相差を位相差Pkと位相差Pk+1の間の値に設定している。これにより、今回の多重パルスと次回の多重パルスの間を滑らかに補間でき、各コンバータ5の駆動電流出力を平準化できる。 According to the present embodiment, attention is paid to the phase difference between the current first multiplexed pulse and the next second multiplexed pulse, and the interpolated multiplexed pulse Pu is generated so as to linearly interpolate the phase difference by the function of the interpolator 12b. is doing. In the above-described method, when the phase difference between the first multiple pulses before interpolation is Pk and the phase between the second multiple pulses after interpolation is Pk + 1 , the phase difference between the interpolated multiple pulses Pu is the phase difference P It is set to a value between k and the phase difference Pk+1 . As a result, the current multiple pulse and the next multiple pulse can be smoothly interpolated, and the drive current output of each converter 5 can be leveled.
また本形態によれば、補間多重パルスPuの間の位相差は、全て同一の位相差に設定できるため算出処理を一回で済ませることができる。補間多重パルスPuの間の位相差を例えば線形補間する場合、今回の多重パルス間の位相差Pkと、次回の多重パルス間の位相差Pk+1との平均値で求めることができ、従来技術の補間演算量に対して演算負荷を低減できる。コンバータ5の多重数に対応した補間多重パルスPuの幅及び補間多重パルスPuの間の位相差をマップ化してメモリ37に記憶しておき、このメモリ37に記憶されたマップを用いて演算するようにしても良い。
Further, according to this embodiment, the phase differences between the interpolated multiple pulses Pu can all be set to the same phase difference, so that the calculation process can be completed only once. When the phase difference between interpolated multiple pulses Pu is linearly interpolated, for example, it can be obtained from the average value of the phase difference Pk between the current multiple pulses and the phase difference Pk + 1 between the next multiple pulses. It is possible to reduce the calculation load with respect to the interpolation calculation amount of . The width of the interpolated multiple pulse Pu corresponding to the multiplexing number of the converter 5 and the phase difference between the interpolated multiple pulses Pu are mapped and stored in the
(第5実施形態)
第5実施形態について図25及び図26を参照しながら説明する。本実施形態は、第4実施形態の変形例であるため、第4実施形態と異なる部分について説明する。
(Fifth embodiment)
The fifth embodiment will be described with reference to FIGS. 25 and 26. FIG. Since this embodiment is a modified example of the fourth embodiment, only parts different from the fourth embodiment will be described.
図25に示すように、パルス演算部23は、多重パルスのそれぞれのパルスの開始位相を計測する開始位相カウンタ24bと、多重パルスの各パルス毎にパルス幅を制御する多重パルス幅カウンタ24dとを備える。パルス生成部112は、開始位相カウンタ24bが満了する毎に次回多重目のコンバータ5にパルスを入力させる。
As shown in FIG. 25, the
開始位相カウンタ24bは、多重パルスのそれぞれのパルスを出力開始する開始位相を計測する。また多重パルス幅カウンタ24dは、1多重目~4多重目のコンバータ5u1…5u4に入力させるそれぞれのパルス幅の時間を計測するカウンタであり、開始位相カウンタ24bにより計測された開始位相を基準として計測すると共に多重パルスのそれぞれのパルス幅を計測する。
The
今回のマスタ相~スレーブ相のコンバータ5に入力させる一群の多重パルスのパルス幅をTkとし、これらの多重パルス間の位相差をPkとする。また、次回マスタ相~スレーブ相のコンバータ5に入力させる一群の多重パルスのパルス幅をTk+1、これらの多重パルス間の位相差をPk+1とすると、図26に示した補間多重パルスPuのパルス幅Tkaを下記の(7)式に基づいて算出できる。
パルス演算部23は、開始位相カウンタ24bにより位相差Pk、Pk+1を順次計測し、多重パルス幅カウンタ24dによりパルス幅Tk、Tka、Tk+1を計測することにより今回の多重パルス、補間多重パルスPu、次回の多重パルスを順次演算できる。本実施形態の方法によっても、多重パルスを生成できるため、第4実施形態と同様の作用効果を奏する。
The
(第3から第5実施形態に関連したフィードバック制御構成の変形例)
第3から第5実施形態に関連したフィードバック制御構成の変形例について図27から図31を参照しながら説明する。図27に示すように制御装置10Bを構成しても良い。制御装置10Bは、制御部11B、パルス生成部12B、メモリ37を内蔵している。制御部11Bは、減算器30、電流制御器31、相変換器としての二相三相変換器32、及び三相二相変換器34を図示形態に接続して構成される。
(Modification of Feedback Control Configuration Related to Third to Fifth Embodiments)
Modifications of the feedback control configuration related to the third to fifth embodiments will be described with reference to FIGS. 27 to 31. FIG. The
制御部11Bは、d軸電流指令値Id*、q軸電流指令値Iq*を入力する。また制御部11の三相二相変換器34は、相電流Iu、Iv、Iwを入力すると共に、モータ4に設置されるレゾルバなどの回転位置センサ4aによりロータの角度θを入力し角速度ωの情報を演算する。三相二相変換器34は、モータ4の三相の相電流Iu、Iv、Iwをd軸電流Id、q軸電流Iqに変換し減算器30に出力する。
The
減算器30は、d軸電流指令値Id*、q軸電流指令値Iq*からd軸電流Id、q軸電流Iqをそれぞれ減算し、電流制御器31に出力する。電流制御器31は、例えば、比例積分制御によりdq軸の電流指令値Id_cmd、Iq_cmdを二相三相変換器32に出力する。二相三相変換器32は、電流制御器31から入力されるdq軸の操作量をモータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmd、に変換し、パルス生成部12Bに出力する。
The
パルス生成部12Bは、パルス生成ブロック12u、12v、12wを三相の相毎に備える。各パルス生成ブロック12u、12v、12wは、それぞれゼロ電流検出部22、パルス演算部23Z、ゲート駆動部21としての機能的構成を備える。パルス生成ブロック12u、12v、12wの各相のパルス演算部23Zは、それぞれ、モータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmdを入力する。ゼロ電流検出部22は、相毎にゼロ電流を検出しパルス演算部23Zに出力する。
The
パルス演算部23Zは、各相のマルチフェーズコンバータ6u、6v、6wの各コンバータ5が電流境界モードにて動作するときの上アームスイッチSW1及び下アームスイッチSW2のオン時間Ton及びオフ時間Toff、周期T、及び、同相の複数のコンバータ5に入力させる多重パルス間の位相差Tdの各パラメータを算出する。
The pulse calculator 23Z calculates the on-time Ton and off-time Toff of the upper arm switch SW1 and the lower arm switch SW2 when each converter 5 of the
ゲート駆動部21は、パルス演算部23の演算結果に基づいて三相インバータ3を駆動する。ゲート駆動部21は、パルス演算部23により算出されたオン時間Ton、周期T、位相差Tdに基づいて上アームスイッチSW1又は下アームスイッチSW2をオン・オフ駆動する。
The
各相のパルス演算部23Zは、電流指令値Iu_cmd、Iv_cmd、Iw_cmdの値に基づいて上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを算出する。例えば、U相のパルス生成ブロック12uにおいては、パルス演算部23Zは、電流指令値Iu_cmd>0のときには、上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(1-1)式~(1-4)式に基づいて算出する。
The pulse calculator 23Z for each phase calculates the on-time Ton and off-time Toff, the period T and the phase difference Td of the upper arm switch SW1 based on the current command values Iu_cmd, Iv_cmd and Iw_cmd. For example, in the U-phase
V相のパルス生成ブロック12vにおいては、パルス演算部23Zは、電流指令値Iv_cmd>0のときには、上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(1-1)式~(1-4)式に基づいて算出する。W相のパルス生成ブロック12wにおいては、パルス演算部23Zは、電流指令値Iw_cmd>0のときには、上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(1-1)式~(1-4)式に基づいて算出する。
In the V-phase
パルス演算部23Zは、電流指令値Iu_cmd、Iv_cmd、Iw_cmdの値に基づいて上アームスイッチSW1のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを算出する。例えば、U相のパルス生成ブロック12uにおいては、パルス演算部23Zは、電流指令値Iu_cmd<0のときには、下アームスイッチSW2のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(2-1)式~(2-4)式に基づいて算出する。
The pulse calculator 23Z calculates the on-time Ton and off-time Toff, the period T and the phase difference Td of the upper arm switch SW1 based on the current command values Iu_cmd, Iv_cmd and Iw_cmd. For example, in the U-phase
V相のパルス生成ブロック12vにおいては、パルス演算部23Zは、電流指令値Iv_cmd<0のときには、下アームスイッチSW2のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(2-1)式~(2-4)式に基づいて算出する。W相のパルス生成ブロック12wにおいては、パルス演算部23Zは、電流指令値Iw_cmd<0のときには、下アームスイッチSW2のオン時間Ton及びオフ時間Toff、並びに、周期T及び位相差Tdを、それぞれ(2-1)式~(2-4)式に基づいて算出する。
In the V-phase
図23には、カウンタ24を用いて補間多重パルスPuを生成する場合の、パルス幅カウンタ24a、開始位相カウンタ24b、終了位相カウンタ24cの各カウンタ値の変化を示している。パルス演算部23は、図28の上段に示したハードウェア構成でも補間多重パルスPuの生成を実現できる。
FIG. 23 shows changes in the counter values of the
このパルス演算部23Zは、(1-1)式~(2-4)式の処理を実行することで、上アームスイッチSW1、下アームスイッチSW2のオン時間Ton、周期Tを、カウンタ24のパラメータとしてパルス幅カウンタ24aに入力させる。そしてパルス演算部23は、次回の多重パルス間の位相差Pk+1を開始位相カウンタ24b、終了位相カウンタ24cに入力させる。
The pulse calculation unit 23Z executes the processing of the formulas (1-1) to (2-4) to convert the on-time Ton and period T of the upper arm switch SW1 and the lower arm switch SW2 into parameters of the
パルス演算部23Zは、補間多重パルスPuの間の位相差を例えば線形補間する場合、前回の多重パルス間の位相差Pkと、今回の多重パルス間の位相差Pk+1との平均値Pk+Pk+1/2を求め、この平均値を終了位相カウンタ24cに出力し、終了位相カウンタ24cにより終了位相を補正している。これにより、カウンタ24を用いて1~n多重目の補間多重パルスPuを図23に示すように生成できる。この方法を用いて補間多重パルスPuを生成することで、パルス幅変更時の電流境界モードを維持できるが、例えば相電圧Vu、Vv、Vwの変化が大きいケースでは電流境界モードを維持できない場合がある。
When the phase difference between interpolated multiple pulses Pu is linearly interpolated, for example, the pulse calculator 23Z calculates the average value P k of the phase difference P k between the previous multiple pulses and the phase difference P k+1 between the current multiple pulses. +P k+1 /2 is obtained, the average value is output to the
相電圧Vu、Vv、Vwがほぼ一定となる最大値、最小値の領域であれば、パルス演算部23の補間パルス出力で問題は生じない。図29の中央図参照。しかし、相電圧Vu,Vv、Vwが急峻に変化している時間領域では、マスタとなる1多重目のパルスを出力する時点と、スレーブとなる2~4多重目のパルスを出力する時点とで電圧が変化している。このため、パルス演算部23のオン時間Tonに対する電流が減少又は増加し、スレーブのパルスの周期が変化することで意図した出力とならない。図29の右図参照。後述する実施形態では、逆起電圧に基づいて補正することを示すが、逆起電圧に基づいて補正しても電流境界モードを維持できない場合がある。このときの、1多重目及び2多重目のパルスの実験例を、図31の上図に示しているが、領域Bにおいて電流境界モードを維持できていない。
If the phase voltages Vu, Vv, and Vw are in the region of the maximum value and the minimum value in which they are substantially constant, the interpolated pulse output of the
この不具合を解消するため、パルス演算部23Zを、図28の下段に示したハードウェア構成とすると良い。このハードウェア構成では、パルス演算部23Zが、開始位相カウンタ24b及び終了位相カウンタ24cにより計測を終了するたびに終了位相を補正する。
In order to solve this problem, the pulse calculation section 23Z should have the hardware configuration shown in the lower part of FIG. In this hardware configuration, the pulse calculator 23Z corrects the end phase each time the
このとき、パルス演算部23Zは、(1-1)式~(2-4)式の演算処理を実行することで、上アームスイッチSW1、下アームスイッチSW2のオン時間Ton、周期Tを、カウンタ24のパラメータとしてパルス幅カウンタ24aに入力させる。さらに、パルス演算部23Zは、次回の多重パルス間の位相差Pk+1を開始位相カウンタ24b、終了位相カウンタ24cに入力させる。前述同様に、パルス演算部23Zは、補間多重パルスPuの間の位相差を例えば線形補間する場合、前回の多重パルス間の位相差Pkと、今回の多重パルス間の位相差Pk+1との平均値Pk+Pk+1/2を求め、この平均値を終了位相カウンタ24cに出力し、終了位相カウンタ24cにより終了位相を補正する。さらに、パルス演算部23Zは、開始位相カウンタ24b及び終了位相カウンタ24cにより計測を終了する度に、カウンタ補正指示に基づいて補正値Aを終了位相カウンタ24cに出力することでカウンタ値を更新する。
At this time, the pulse calculation unit 23Z executes the arithmetic processing of the formulas (1-1) to (2-4) to calculate the on-time Ton and the period T of the upper arm switch SW1 and the lower arm switch SW2 by using a counter. 24 is input to the
図30の右側のタイミングチャート中に示すように、補正値Aの値に基づいて終了位相カウンタ24cの値を徐々に変化させる。すると、相電流Iu、Iv、Iwを意図した振幅に保持できるようになる。このようにすることで、図31の下図に示したように、パルス電流境界モードを維持できる。
As shown in the timing chart on the right side of FIG. 30, the value of the
(第6実施形態)
第6実施形態について図32から図35を参照しながら説明する。
(Sixth embodiment)
A sixth embodiment will be described with reference to FIGS. 32 to 35. FIG.
モータ4は回転速度に応じた磁束変化により逆起電力を生じ、出力電圧が変動する。制御の応答性が不十分な場合、この逆起電力の影響を受け、図32に示すように、相電流Iu、Iv、Iwが高調波電流歪みを生じる。この高周波電流成分はモータ4が騒音を発生させる原因となる。この場合、制御の応答性を上げないと、高調波電流歪みの影響を改善できず、限られた物理リソースによる制御装置10では改善できない虞がある。特に、モータ4を所定の回転数以上に高速回転させた場合、出力電圧Voutは逆起電圧の影響を顕著に受けるため、さらに電流歪みが大きくなる虞がある。
The
そこで本実施形態では、モータ4に生じた逆起電圧に基づいて多重パルスのパルス幅を補正する方法を説明する。図33に示すように、制御装置10は、パルス生成部212を備える。制御装置10は、逆起電圧補正部12cとしての機能を備えている。
Therefore, in this embodiment, a method for correcting the pulse width of multiple pulses based on the back electromotive force generated in the
このとき、逆起電圧が最大となる振幅をVmとし、逆起電圧の位相情報を(ωet+φ)=(2πfet+φ)とする。ここで、tは時間、ωeは電気角速度、φは電流に対する位相差、feは電気周波数、を示す。出力電圧Voutは、入力電圧Vinの2分の1、つまりVin/2を中心に動作させることが好ましく、前記の逆起電圧を考慮し、下記(8)式の関係性を備えるように制御すると良い。
またパルス生成部212が、逆起電圧の振幅Vmを計算するときにはモータ4の回転数に基づいて計算すると良い。そして、パルス生成部212は、モータ4の回転位置及び逆起電圧の振幅Vm、位相情報に基づいて出力電圧Voutを計算し、この出力電圧Voutに基づいて多重パルスのパルス幅を補正することが望ましい。具体的には、例えば、(1-1)式~(1-4)式、(2-1)式~(2-4)式、(3-1)式~(3-4)式においてVoutを(8)式として計算すればよい。
Further, when the
逆起電圧は、モータ4の個体に基づく固有値となるため予測可能である。例えば、モータ4に固有に定められた逆起電圧定数にモータ4の回転数を乗じて逆起電圧を計算、予測すると良い。また、前記のパルス幅を高精度に補正するためには、前記の出力電圧Voutの逆起電圧に加え、モータ4の巻線抵抗及びインダクタンスに生じる電圧を考慮すればよい。
The back electromotive voltage is a unique value based on the
制御装置10は、モータ4の回転位置センサ4aのセンシング結果を用いてモータ4の回転数を求め、三相の相電流Iu、Iv、Iw及びモータ4のロータの位置に基づき、相電流Iu、Iv、Iwをトルクに関係する磁力方向の電流に変換してベクトル制御する。
The
このときのフィードバック制御構成の一例について図34を参照しながら説明する。制御部11は、減算器30、電流制御器31、相変換器としての二相三相変換器32、及び三相二相変換器34を図示形態に接続して構成される。
An example of the feedback control configuration at this time will be described with reference to FIG. The
制御部11は、電流指令値Ioを入力しモータ4の各相電流Iu、Iv、Iwとの間の差電流に基づいて電流フィードバック制御する。三相二相変換器34は、三相電流をdq軸電流に変換し、電流制御器31は、例えば、比例積分制御によりdq軸の操作量を出力する。二相三相変換器32は、電流制御器31から入力されるdq軸の操作量をモータ4の三相毎の操作量に変換する。
The
本実施形態において、パルス生成部212は、逆起電圧補正部12c及びパルス演算部33の機能を備える。パルス演算部33は、モータ4の相毎にコンバータ5に入力させる多重パルスのオン時間Ton1、オフ時間Toff1、周期T、位相差Tdを含む各パラメータを演算する。これらのオン時間Ton1、オフ時間Toff1、周期Tは、電流指令値Ioが正のとき、前述した(1-1)式~(1-4)式のオン時間Ton1、オフ時間Toff1、周期T、位相差Tdを用いて計算できる。また、電流指令値Ioが負のとき、前述した(2-1)式~(2-4)式のオン時間Ton2、オフ時間Toff2、周期T、位相差Tdを用いて計算できる。
In this embodiment, the
ここでいう逆起電圧補正部12cの機能は、例えばモータ4の回転数から逆起電圧の振幅Vmを演算する処理と、逆起電圧の振幅Vm、位相情報に基づいて出力電圧Voutを計算する処理とを含む。パルス演算部33は、モータ4の相毎に前記のパラメータを演算するとき、逆起電圧補正部12cの機能により逆起電圧を考慮した出力電圧に基づいてパルスの幅を補正する。逆起電圧の振幅Vmは、モータ4の回転数に比例するため、モータ4の回転数に比例するように逆起電圧の振幅Vmを演算することが望ましい。
The function of the back electromotive
制御方法として、前述では電流制御方法を例示したが、図35に示すように制御部11に代えて制御部211を構成しても良い。制御部211は、減算器30、電流制御器31、二相三相変換器32、三相二相変換器34に加えて、速度制御器35、減算器36を備える。この制御部211に示すように、回転位置センサ4aを用いてモータ4の角速度ωを求め、指令角速度ω*との差を減算器36により検出し、速度制御器35により速度制御しても良い。このとき、d軸電流、q軸電流の相互干渉を排除する非干渉制御方法を用いても良い。これにより、モータ4の駆動時に生じる不安定化要因を排除できる。逆起電圧が入力電圧Vinに対して大きくなる場合、弱め界磁制御することが望ましい。
As a control method, the current control method is exemplified above, but a
各コンバータ5は、図33に示すように降圧コンバータを並列接続して構成されているが、この構成は、バッテリ2の電源電圧の範囲内で出力電圧Voutが変動する場合に好適となる。 Each converter 5 is configured by connecting step-down converters in parallel as shown in FIG.
前述ではモータ4の回転数から逆起電圧を演算により求めることを例示したが、モータ4の回転数と逆起電圧の振幅Vm、位相情報とを紐付けたマップを予めメモリ37に用意しておいても良い。パルス生成部212は、モータ4の回転数に対応してメモリ37に記憶された逆起電圧の振幅Vm、位相情報を参照して多重パルスの幅を補正するようにしても良い。また、出力電圧Voutを電圧センサ15により検出しつつ、電圧センサ15の検出に基づく遅延時間を考慮の上、計算に使用しても良い。
In the above example, the back electromotive force is calculated from the number of revolutions of the
パルス生成部212は、逆起電圧補正部12cにより多重パルスの幅を逆起電圧に応じて周期的に補正した結果について電流指令値Io又は指令回転数に対応してメモリ37に保持させると良い。また、パルス演算部33が、次回の電流指令値Ioに基づいて周期的に補正内容を計算している最中には、メモリ37に保持された多重パルスに関する現在又は過去の計算結果を用いて、多重パルスの幅を逆起電圧補正部12cの機能により補正すると良い。
The
本実施形態に示したように、逆起電圧補正部12cにより逆起電圧に基づいてパルス幅を補正することで、モータ4の逆起電圧をフィードフォワード的にパルス幅の演算に組み込むことができる。これにより、図36に示すように、目的となる理想正弦波に電流波形をより近似できるようになり、高効率化・低騒音化・低EMC化を実現できる。また、電流フィードバック制御のみの簡単でシンプルな制御系により実現できる。
As shown in the present embodiment, by correcting the pulse width based on the back electromotive force by the back electromotive
(第7実施形態)
第7実施形態を説明する。例えば、図3、図33に示すコンバータ5において、下アームスイッチSW2をオフしたまま、第1アームスイッチとして上アームスイッチSW1をオン・オフすると、電流はインダクタL、還流ダイオードD2を通じて転流する。
(Seventh embodiment)
A seventh embodiment will be described. For example, in the converter 5 shown in FIGS. 3 and 33, when the upper arm switch SW1 as the first arm switch is turned on/off while the lower arm switch SW2 is kept off, the current is commutated through the inductor L and the free wheel diode D2.
このとき、還流ダイオードD2の還流作用に代えて、上アームスイッチSW1に対向した下アームスイッチSW2を第2アームスイッチとしてオンすることで同期整流しても良い。 At this time, instead of the freewheeling action of the freewheeling diode D2, synchronous rectification may be performed by turning on the lower arm switch SW2 facing the upper arm switch SW1 as a second arm switch.
同期整流することで損失をより低減できる。また外付けの還流ダイオードD2が不要になり小型化できる。同期整流するには、前出のパルスのオフ時間Toffの計算式(例えば、(1-2)式のオフ時間Toff1、(2-2)式のオフ時間Toff2、又は(3-2)式のオフ時間Toff1)に基づき設定された時間だけ、対向する上アームスイッチSW1をオンすると良い。但し、パワースイッチSW1及びSW2の間の短絡防止のため、上アームスイッチSW1と下アームスイッチSW2のオン時間Tonの間にデッドタイムを設けることが望ましい。 Loss can be further reduced by synchronous rectification. In addition, the external freewheeling diode D2 becomes unnecessary, and the size can be reduced. For synchronous rectification, the above-described off-time Toff of the pulse is calculated using the formula (for example, the off-time Toff1 in formula (1-2), the off-time Toff2 in formula (2-2), or the off-time Toff2 in formula (3-2). It is preferable to turn on the opposite upper arm switch SW1 only for the time set based on the off time Toff1). However, in order to prevent a short circuit between the power switches SW1 and SW2, it is desirable to provide a dead time between the on-time Ton of the upper arm switch SW1 and the lower arm switch SW2.
前記の同期整流方法によれば、同期整流時間を計算により予測して求めることができる。この場合、外部に別途センサを設けて同期整流のタイミングを検出する必要がなくなるためシステムの小型化、低コスト化を図ることができる。 According to the synchronous rectification method described above, the synchronous rectification time can be estimated and obtained by calculation. In this case, there is no need to provide a separate sensor outside to detect the timing of synchronous rectification, so the system can be made smaller and less expensive.
前記でも説明したように、電流指令値Io>0のときには、上アームスイッチSW1のオン時間Ton1、周期T、位相差Tdをそれぞれ(1-1)式、(1-3)式、(1-4)式と同様に設定するが、同期整流時間は、(1-2)式に示すオフ時間Toff1と等しい時間を、同期整流時における下アームスイッチSW2のオン時間Ton2に対応して設定すると良い。 As described above, when the current command value Io>0, the on-time Ton1 of the upper arm switch SW1, the period T, and the phase difference Td are expressed by the equations (1-1), (1-3), and (1-1), respectively. 4) The synchronous rectification time is set in the same manner as the formula (1-2), but it is preferable to set the time equal to the OFF time Toff1 shown in the formula (1-2) corresponding to the ON time Ton2 of the lower arm switch SW2 during synchronous rectification. .
また電流指令値Io<0のときには、下アームスイッチSW2のオン時間Ton2、周期T、位相差Tdはそれぞれ(2-1)式、(2-3)式、(2-4)式と同様に設定し、(2-2)式に示すオフ時間Toff2と等しい時間を、同期整流時における上アームスイッチSW1のオン時間Ton1に対応して設定すると良い。 When the current command value Io<0, the on-time Ton2, period T, and phase difference Td of the lower arm switch SW2 are given by equations (2-1), (2-3), and (2-4) respectively. A time equal to the off-time Toff2 shown in equation (2-2) may be set corresponding to the on-time Ton1 of the upper arm switch SW1 during synchronous rectification.
(第6及び第7実施形態に関連したフィードバック制御構成の変形例)
第6及び第7実施形態に関連したフィードバック制御構成の変形例について図37から図42を用いて説明する。図37に示すように制御装置10Cを構成しても良い。制御装置10Cは、制御部11C、パルス生成部12C、及びメモリ37を内蔵している。制御部11Cは、減算器30、電流制御器31、相変換器としての二相三相変換器32、及び三相二相変換器34を図示形態に接続して構成される。
(Modification of Feedback Control Configuration Related to Sixth and Seventh Embodiments)
Modifications of the feedback control configuration related to the sixth and seventh embodiments will be described with reference to FIGS. 37 to 42. FIG. The
制御部11Cは、d軸電流指令値Id*、q軸電流指令値Iq*を入力する。また制御部11Cの三相二相変換器34は、相電流Iu、Iv、Iwを入力すると共に、回転位置センサ4aによりロータの角度θを入力し角速度ωの情報を演算する。三相二相変換器34は、モータ4の三相の相電流Iu、Iv、Iwをd軸電流Id、q軸電流Iqに変換し減算器30に出力する。
The
減算器30は、d軸電流指令値Id*、q軸電流指令値Iq*からd軸電流Id、q軸電流Iqをそれぞれ減算し、電流制御器31に出力する。電流制御器31は、例えば、比例積分制御によりdq軸の電流指令値Id_cmd、Iq_cmdを二相三相変換器32に出力する。二相三相変換器32は、電流制御器31から入力されるdq軸の操作量をモータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmd、に変換し、パルス生成部12Aに出力する。
The
パルス生成部12Cは、パルス生成ブロック12u、12v、12wを三相の相毎に備える。各パルス生成ブロック12u、12v、12wは、それぞれゼロ電流検出部22、パルス演算部23、ゲート駆動部21、及び、逆起電力に基づいてパルスを補正するための逆起電圧補正部12cとしての機能的構成を備える。パルス生成ブロック12u、12v、12wの各相のパルス演算部23は、それぞれ、モータ4の三相毎の電流指令値Iu_cmd、Iv_cmd、Iw_cmdを入力する。ゼロ電流検出部22は、相毎にゼロ電流を検出しパルス演算部23に出力する。
The
パルス演算部23は、各相のマルチフェーズコンバータ6u、6v、6wの各コンバータ5が電流境界モードにて動作するときの上アームスイッチSW1及び下アームスイッチSW2のオン時間Ton及びオフ時間Toff、周期T、及び、同相(例えばU相)の複数のコンバータ5に入力させる多重パルス間の位相差Tdの各パラメータを算出する。
The
ゲート駆動部21は、パルス演算部23の演算結果に基づいて三相インバータ3を駆動する。ゲート駆動部21は、パルス演算部23により算出されたオン時間Ton、周期T、位相差Tdに基づいて上アームスイッチSW1又は下アームスイッチSW2をオン・オフ駆動する。
The
メモリ37には、モータ4の回転数と逆起電圧の振幅Vm、位相差φとを紐付けたマップが予め記憶されている。各相の逆起電圧補正部12cは、モータ4の角度θに依存したモータ回転数をメモリ37の記憶内容と照合して参照し、各相毎に逆起電圧の振幅Vm_u、Vm_v、Vm_w、位相差φ_u、φ_v、φ_wを入力する。
The
各相の逆起電圧補正部12cは、電源電圧Vinと共に、逆起電圧の振幅Vm_u、Vm_v、Vm_w、位相差φ_u、φ_v、φ_wに基づいて出力電圧Vout_u、Vout_v、Vout_wを計算する。このとき前述の(8)式でも示したが、図38に示したように、逆起電圧補正部12cは出力電圧Voutを計算する。これにより、前述実施形態と同様に逆起電圧の影響を補正できる。図39に例示したように、出力電圧Voutを逆起電圧に基づいて補正できるようになり、図40に例示したように、高調波電流歪みの影響を極力排除して改善できる。
The back electromotive
また、モータ4の回転数が高回転になると、逆起電圧の振幅Vmが大きくなる。出力電圧Voutの振幅Vmが電源電圧Vinに近くなるにしたがって、インダクタLに生ずる電圧が小さくなり、インダクタLに電流が流せなくなる。この場合、制御不能、動作不可となる虞がある。そこで、図41に示すように、電源電圧Vinの利用率を向上する電源電圧利用率向上制御部21dを備えることが望ましい。この電圧利用率向上制御部12dは、逆起電圧の振幅Vmが所定の閾値を超えた場合、逆起電圧の補正後の出力電圧Voutに上下限を設定して出力する。
Further, when the number of revolutions of the
例えば、電源電圧Vinよりわずかに下回る値に上限値を設定すると共に、電源電圧Vinの基準値0をわずかに上回る値に下限値を設定する。ここで電圧利用率向上制御部12dは、逆起電圧の補正後の出力電圧Voutが上限値を超えればクランプして上限値どまりとし、下限値を下回ればクランプして下限値どまりとする。
For example, the upper limit is set to a value slightly lower than the power supply voltage Vin, and the lower limit is set to a value slightly higher than the
これにより、パルス演算部23は、パルス幅補正計算用の出力電圧Voutの正弦波ピークを上限値及び下限値にて制限した状態でパルス演算を行うことができる。出力電圧Voutに上下限を設けているため比較的大きく逆起電圧を生じる場合でも問題なく動作できるようになり動作可能範囲を広げることができる。また電圧利用率を高めることができる。
As a result, the
(第8実施形態)
第8実施形態について図43を参照しながら説明する。前述の第6実施形態、第7実施形態においては、多重動作個数nは2以上に限られるものではなく、n=1の場合にも適用できる。
(Eighth embodiment)
An eighth embodiment will be described with reference to FIG. In the sixth and seventh embodiments described above, the number n of multiple operations is not limited to 2 or more, and can be applied to the case of n=1.
すなわち、図43に示すように、UVW相の各相において、マスタ相に対応した多重動作個数n=1のコンバータ5u1、5v1、5w1を用いて各相単一のパルスを生成してモータ4を駆動するようにしても良い。
That is, as shown in FIG. 43, in each phase of the UVW phase, converters 5u1, 5v1, and 5w1 corresponding to the master phase and having n=1 in multiple operation are used to generate a single pulse for each phase to drive the
(第9実施形態)
第9実施形態について図44を参照しながら説明する。図44に示したように制御装置10Dを構成しても良い。制御装置10Dは、前述実施形態で説明した制御装置10A内の多重数切替部25A、制御装置10B内のパルス演算部23Z、制御装置10C内の逆起電圧補正部12cを全て備えている。すなわち、前述実施形態の特徴を全て備えた構成に適用できる。ここで、多重数切替部は25、パルス演算部は23、逆起電圧補正部は、「12」又は「12d」により構成しても良い。
(Ninth embodiment)
The ninth embodiment will be described with reference to FIG. The
(他の実施形態)
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば、以下に示す変形又は拡張が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiments, but can be implemented in various modifications, and can be applied to various embodiments without departing from the scope of the invention. For example, the following modifications or extensions are possible.
前述実施形態では、降圧型のコンバータ5を用いた電力変換器を記載しているが、これに限定されるものではなく、例えば、昇圧型、昇降圧型のコンバータ5を用いることができる。またコンバータ5は、非絶縁型であっても絶縁型であっても良い。電圧センサ15は必要に応じて設ければ良い。
Although the power converter using the step-down converter 5 is described in the above-described embodiment, the present invention is not limited to this, and for example, a step-up or step-up/step-down converter 5 can be used. Also, the converter 5 may be of a non-insulated type or an insulated type. The
前述実施形態では、多重動作個数nを4や2に設定した形態を示しているが、多重動作個数nは3でも5以上でも良い。前述実施形態では、パワースイッチSW1及びSW2は、Nチャネル型のパワーMOSFETを例示しているが、他種類のパワースイッチング素子により構成しても良い。 In the above embodiment, the number n of multiple operations is set to 4 or 2, but the number n of multiple operations may be 3 or 5 or more. In the above-described embodiment, the power switches SW1 and SW2 are N-channel power MOSFETs, but they may be composed of other types of power switching elements.
前述実施形態では、パワースイッチSW1、SW2を構成するパワーMOSFETに負荷電流を転流するため、並列に還流ダイオードD1、D2をそれぞれ設けているが、これに限定されるものではない。還流ダイオードD1、D2に代えてパワーMOSFETに付加されるボディダイオードを用いても良い。また逆導通性を備えたパワースイッチ(例えば逆導通IGBT(RC-IGBT))を用いて構成しても良い。 In the above embodiment, the freewheeling diodes D1 and D2 are provided in parallel to commutate the load current to the power MOSFETs forming the power switches SW1 and SW2, but the present invention is not limited to this. A body diode added to the power MOSFET may be used instead of the freewheeling diodes D1 and D2. Alternatively, a power switch having reverse conductivity (for example, a reverse-conducting IGBT (RC-IGBT)) may be used.
また、1多重目のコンバータ5u1、5v1、5w1と同様に、2以上のm多重目のコンバータ5u2…5un、5v2…5vn、5w2…5wnにゼロ電流検出部22を設け、インダクタ電流ILをゼロ検出した後に、対応するパワースイッチSW1又はSW2をオンするようにしても良い。パワースイッチSW1、SW2のオン時間Tonは、前述(1-1)式、(2-1)式、又は(3-1)式のように算出したオン時間Tonを用いることが望ましい。 5un, 5v2 . . . 5vn , 5w2 . After detection, the corresponding power switch SW1 or SW2 may be turned on. As the on-time Ton of the power switches SW1 and SW2, it is desirable to use the on-time Ton calculated by the above-described formula (1-1), formula (2-1), or formula (3-1).
制御装置10の中の構成である「制御部11」、「パルス生成部12、112、212」は、ロジック回路を組み合わせたハードウェアを用いて実現してもよいし、マイコンなどのハードウェアがプログラムを実行することで実現しても良い。
The "
本開示に記載の制御装置10、10A、10B、10C、10Dによる手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することにより提供された専用コンピュータにより実現されても良い。或いは、本開示に記載の制御装置10、10A、10B、10C、10D及びその手法は、一つ以上の専用ハードウェア論理回路によりプロセッサを構成することにより提供された専用コンピュータにより実現されても良い。若しくは、本開示に記載の制御装置10、10A、10B、10C、10D及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路により構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより実現されても良い。又、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていても良い。
The approach according to the
本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。 Although the present invention has been described with reference to the embodiments described above, it is understood that the invention is not limited to such embodiments or constructions. The present invention includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations including one, more, or less elements thereof, are within the scope and spirit of the invention.
図面中、3は三相インバータ(モータ駆動装置)、4はモータ、5、5u1、5v1、5w1、5u2、5v2、5w2、5u3、5v3、5w3、5un、5vn、5wnはコンバータ、6u、6v、6wはマルチフェーズコンバータ、10、10Cは制御装置、11、11Cは制御部、212はパルス生成部、12cは逆起電圧補正部、22はゼロ電流検出部、37は保持部、SW1は上アームスイッチ(第1アームスイッチ、第2アームスイッチ)、SW2は下アームスイッチ(第2アームスイッチ、第1アームスイッチ)、を示す。
In the drawings, 3 is a three-phase inverter (motor drive device), 4 is a motor, 5, 5u1, 5v1, 5w1, 5u2, 5v2, 5w2, 5u3, 5v3, 5w3, 5un, 5vn, 5wn are converters, 6u, 6v, 6w is a multiphase converter, 10 and 10C are controllers, 11 and 11C are controllers, 212 is a pulse generator, 12c is a back electromotive voltage corrector, 22 is a zero current detector, 37 is a holder, and SW1 is an upper arm. Switches (first arm switch, second arm switch), SW2 indicates a lower arm switch (second arm switch, first arm switch).
Claims (14)
入力される指令値に応じた制御情報を出力する制御部(11、11C)と、
前記制御部により出力される前記制御情報に基づいて、前記n個のコンバータを動作させるように前記コンバータに出力するパルスを生成するパルス生成部(212)と、
前記モータが駆動されるときに当該モータに生じた逆起電圧に応じて前記パルスの幅を補正する逆起電圧補正部(12c)と、
を備えるモータ駆動装置。 A motor driving device (3) that includes n converters equal to or greater than one and drives a motor by output of the converters,
a control unit (11, 11C) that outputs control information according to an input command value;
a pulse generation unit (212) for generating pulses to be output to the converters so as to operate the n converters, based on the control information output by the control unit;
a back electromotive force correction unit (12c) for correcting the width of the pulse according to the back electromotive force generated in the motor when the motor is driven;
A motor drive device comprising:
前記モータの回転数に基づいて前記逆起電圧の振幅を演算する請求項2記載のモータ駆動装置。 When the back electromotive voltage correction unit obtains the amplitude of the back electromotive force,
3. A motor driving device according to claim 2, wherein the amplitude of said back electromotive force is calculated based on the number of revolutions of said motor.
前記モータの回転数に対応してマップに記憶された前記逆起電圧の振幅、位相情報を参照して求める請求項2記載のモータ駆動装置。 When the back electromotive voltage correction unit obtains the amplitude and phase information of the back electromotive force,
3. A motor driving device according to claim 2, wherein the amplitude and phase information of said back electromotive force stored in a map corresponding to said motor speed is referred to and obtained.
nが2以上の多重構成に適用した場合に前記パルスを多重パルスとして前記n個のコンバータに入力させるように構成され、
前記指令値としての電流指令値が正のとき、前記コンバータの上アームスイッチを駆動するものであり、前記上アームスイッチのオン時間Ton1、オフ時間Toff1、並びに、周期T及び前記多重パルスの間の位相差Tdを、それぞれ(1-1)式~(1-4)式に基づいて設定し、
前記指令値としての電流指令値が負のとき、前記コンバータの下アームスイッチを駆動するものであり、前記下アームスイッチのオン時間Ton2、オフ時間Toff2、並びに、周期T及び前記多重パルスの間の位相差Tdを、それぞれ、(2-1)式~(2-4)式に基づいて設定する請求項6記載のモータ駆動装置。
ここで、Vin:入力電圧、Vout:出力電圧、L:インダクタのインダクタンス、Iは各コンバータの平均電流、ILPはインダクタ電流のピーク電流、n:コンバータの多重動作数を示す。
When applied to a multiplex configuration where n is 2 or more, the pulse is configured to be input to the n converters as a multiplex pulse,
When the current command value as the command value is positive, the upper arm switch of the converter is driven. The phase difference Td is set based on formulas (1-1) to (1-4), respectively,
When the current command value as the command value is negative, the lower arm switch of the converter is driven. 7. The motor driving device according to claim 6, wherein the phase difference Td is set based on the formulas (2-1) to (2-4).
where Vin is the input voltage, Vout is the output voltage, L is the inductance of the inductor, I is the average current of each converter, ILP is the peak current of the inductor current, and n is the number of multiple operations of the converter.
前記電流制御器から入力される前記操作量を前記モータの相毎の操作量に変換する相変換器(32)と、
前記モータの相毎に前記パルスのオン時間、オフ時間、周期を含むパラメータを演算するパルス演算部(33)と、を備え、
前記逆起電圧補正部が、前記逆起電圧に応じて前記パルスの幅を補正するときには、
前記パルス演算部により前記モータの相毎に前記パラメータを演算するときに前記パルスの幅を計算する請求項1から12の何れか一項に記載のモータ駆動装置。 a current controller (31) that performs current feedback control based on a difference current between an input current command value and a phase current to be input to the motor, and outputs an operation amount;
a phase converter (32) for converting the manipulated variable input from the current controller into a manipulated variable for each phase of the motor;
a pulse calculation unit (33) for calculating parameters including the ON time, OFF time, and cycle of the pulse for each phase of the motor;
When the back electromotive voltage correction unit corrects the width of the pulse according to the back electromotive voltage,
13. The motor drive device according to any one of claims 1 to 12, wherein the width of the pulse is calculated when the parameter is calculated for each phase of the motor by the pulse calculator.
前記逆起電圧補正部により前記多重パルスの幅を変化させて周期的に補正した結果を保持する保持部(37)を備え、
前記周期的な補正を実行している最中には、前記逆起電圧補正部は、前記保持部に保持された多重パルスに関する過去の計算結果を用いて前記多重パルスの幅を補正する請求項1から13の何れか一項に記載のモータ駆動装置。
When applied to a multiplex configuration where n is 2 or more, the pulse is configured to be input to the n converters as a multiplex pulse,
A holding unit (37) holding a result of periodic correction by changing the width of the multiple pulse by the back electromotive voltage correcting unit,
3. During the periodical correction, the back electromotive force correcting unit corrects the width of the multiple pulse using past calculation results regarding the multiple pulse held in the holding unit. 14. The motor driving device according to any one of 1 to 13.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102022104594.3A DE102022104594A1 (en) | 2021-02-26 | 2022-02-25 | POWER CONVERSION DEVICE |
US17/680,745 US20220278621A1 (en) | 2021-02-26 | 2022-02-25 | Power conversion apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021030373 | 2021-02-26 | ||
JP2021030373 | 2021-02-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022132053A true JP2022132053A (en) | 2022-09-07 |
Family
ID=83153234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021174812A Pending JP2022132053A (en) | 2021-02-26 | 2021-10-26 | Motor drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022132053A (en) |
-
2021
- 2021-10-26 JP JP2021174812A patent/JP2022132053A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555186B2 (en) | AC motor control device | |
JP4329855B2 (en) | AC motor control device and AC motor control method | |
US8816612B2 (en) | Controller for multi-phase rotary device | |
JP4497235B2 (en) | AC motor control apparatus and control method | |
US8232753B2 (en) | Control device for electric motor drive apparatus | |
JP4729526B2 (en) | Electric motor drive control device | |
US8278865B2 (en) | Control device | |
JP4635703B2 (en) | Control device for motor drive system | |
JP5435292B2 (en) | Control device | |
US9543868B2 (en) | Apparatus for controlling rotary electric machine | |
JP2007159368A (en) | Control unit of motor drive system | |
US20120206076A1 (en) | Motor-driving apparatus for variable-speed motor | |
JPWO2019008676A1 (en) | Inverter device and electric power steering device | |
CN107710596B (en) | Rotating electric machine control device | |
JP2012023885A (en) | Control device and control method of ac motor | |
JP5958400B2 (en) | Motor drive control device | |
JP5577714B2 (en) | AC motor control device | |
JP2022132053A (en) | Motor drive device | |
JP2022132051A (en) | power converter | |
JP2022132052A (en) | power converter | |
JP5293159B2 (en) | AC motor control system | |
JP5515787B2 (en) | Rotating electrical machine control system | |
JP6053448B2 (en) | Motor control device | |
JP7062084B2 (en) | Control device for AC rotary electric machine | |
JP5648853B2 (en) | Rotating electrical machine control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20211214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211217 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |