JP2022128560A - Manufacturing method of semiconductor chip - Google Patents

Manufacturing method of semiconductor chip Download PDF

Info

Publication number
JP2022128560A
JP2022128560A JP2021026896A JP2021026896A JP2022128560A JP 2022128560 A JP2022128560 A JP 2022128560A JP 2021026896 A JP2021026896 A JP 2021026896A JP 2021026896 A JP2021026896 A JP 2021026896A JP 2022128560 A JP2022128560 A JP 2022128560A
Authority
JP
Japan
Prior art keywords
wafer
processed
processed wafer
forming
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021026896A
Other languages
Japanese (ja)
Inventor
淳士 大原
Atsushi Ohara
一都 原
Kazuto Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021026896A priority Critical patent/JP2022128560A/en
Publication of JP2022128560A publication Critical patent/JP2022128560A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

To provide a manufacturing method of a semiconductor chip capable of improving productivity.SOLUTION: A manufacturing method of a semiconductor chip includes the steps of constructing a processed wafer 10 using a GaN wafer 1, forming a one-side element-constituting portion 11 of a semiconductor element, forming a degraded layer 15 along the surface direction inside the processed wafer 10 by irradiating the other surface 10b side of the processed wafer with a laser beam L, dividing the processed wafer 10 into a chip-constituting wafer 30 and a recycled wafer 40 by dividing the processed wafer 10 with the deteriorated layer 15 as a boundary, removing a semiconductor chip S1 from the chip-constituting wafer 30, and using the recycled wafer 40 again as a GaN wafer. In the step of forming the degraded layer 15, the surface 210a opposite to the processed wafer 10 becomes flat on the other surface 10b side of the processed wafer 10, and irradiation with the laser beam L is performed with a cushioning material 210 made of a material having a refractive index of 1.8 or higher and equal to or lower than that of GaN.SELECTED DRAWING: Figure 1E

Description

本発明は、窒化ガリウム（以下では、単にＧａＮともいう）を含んで構成される半導体チップの製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor chip containing gallium nitride (hereinafter also simply referred to as GaN).

従来より、半導体ウェハにエピタキシャル膜を形成して加工ウェハを形成し、当該加工ウェハに半導体素子を形成した後にチップ単位に分割することで半導体チップを製造する製造方法が提案されている（例えば、特許文献１参照）。具体的には、この製造方法では、加工ウェハのうちのエピタキシャル膜側の面を一面とし、加工ウェハのうちの半導体ウェハ側の面を他面とすると、まず、加工ウェハの一面側に拡散層や表面電極等の半導体素子の一面側の部分を構成する一面側素子構成部分を形成する。次に、加工ウェハの他面側を研削して所定の厚さまで薄くし、加工ウェハの他面側に、裏面電極等の半導体素子の他面側の部分を構成する他面側素子構成部分を形成する。その後、加工ウェハをチップ単位に分割する。 Conventionally, there has been proposed a manufacturing method for manufacturing semiconductor chips by forming an epitaxial film on a semiconductor wafer to form a processed wafer, forming semiconductor elements on the processed wafer, and then dividing the processed wafer into chip units (for example, See Patent Document 1). Specifically, in this manufacturing method, assuming that the epitaxial film side surface of the processed wafer is one surface and the semiconductor wafer side surface of the processed wafer is the other surface, first, a diffusion layer is formed on one surface side of the processed wafer. A one-surface-side element-constituting portion that constitutes a portion on the one-surface side of a semiconductor element such as a surface electrode or the like is formed. Next, the other surface side of the wafer to be processed is ground to a predetermined thickness, and on the other surface side of the wafer to be processed, the other surface side element forming part constituting the part of the other surface side of the semiconductor element such as the back surface electrode is formed. Form. After that, the wafer to be processed is divided into chips.

特開２０１６－２０７９０８号公報JP 2016-207908 A

ところで、本発明者らは、バンドギャップが広く、電子の飽和速度が大きい等の利点を有するＧａＮを含んで構成される半導体チップについて検討している。そして、このような半導体チップを上記製造方法を利用して製造する場合、以下のようになる。 By the way, the present inventors are studying a semiconductor chip comprising GaN, which has advantages such as a wide bandgap and a high electron saturation velocity. When such a semiconductor chip is manufactured using the manufacturing method described above, it is as follows.

すなわち、半導体ウェハとしてＧａＮウェハを用意し、ＧａＮウェハ上にＧａＮで構成されるエピタキシャル膜を成長させて加工ウェハを構成する。そして、加工ウェハに一面側素子構成部分を形成した後、加工ウェハの他面から研削する。その後、他面側素子部分を形成し、加工ウェハをチップ単位に分割する。 That is, a GaN wafer is prepared as a semiconductor wafer, and an epitaxial film made of GaN is grown on the GaN wafer to form a processed wafer. Then, after forming the element constituting portions on one side of the wafer to be processed, the other side of the wafer to be processed is ground. After that, the element portion on the other side is formed, and the wafer to be processed is divided into chips.

しかしながら、この製造方法では、加工ウェハを他面から研削する。つまり、ＧａＮウェハを研削する。このため、半導体チップを製造する毎にＧａＮウェハを用意する必要があり、生産性が低くなる可能性がある。 However, in this manufacturing method, the processed wafer is ground from the other side. That is, the GaN wafer is ground. For this reason, it is necessary to prepare a GaN wafer each time a semiconductor chip is manufactured, which may reduce productivity.

本発明は上記点に鑑み、生産性の向上を図ることができる半導体チップの製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor chip that can improve productivity.

上記目的を達成するための請求項１では、半導体素子が形成された半導体チップの製造方法であって、ＧａＮで構成され、一面（１ａ）および一面と反対側の他面（１ｂ）を有し、一面側がガリウム面とされていると共に他面側が窒素面とされているＧａＮウェハ（１）を用意することと、ＧａＮウェハの一面上にエピタキシャル膜（３）を形成することにより、エピタキシャル膜側の面を一面（１０ａ）とすると共にＧａＮウェハ側の面を他面（１０ｂ）とし、一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、複数のチップ形成領域に対し、半導体素子の一面側素子構成部分（１１）を形成することと、加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、加工ウェハの内部に、加工ウェハの面方向に沿った変質層（１５）を形成することと、変質層を境界として加工ウェハを分割することにより、加工ウェハを、加工ウェハの一面側のチップ構成ウェハ（３０）と、加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、リサイクルウェハを再びＧａＮウェハとして利用することと、を行う。そして、変質層を形成することでは、加工ウェハの他面側に、加工ウェハと反対側の表面（２１０ａ、２３０ａ、２４０ａ）が平坦となり、屈折率が１．８以上であって、ＧａＮの屈折率以下の材料で構成される緩衝材（２１０、２３０、２４０）を配置した状態でレーザ光を照射する。 In claim 1 for achieving the above object, there is provided a method for manufacturing a semiconductor chip having a semiconductor element formed thereon, which is made of GaN and has one surface (1a) and the other surface (1b) opposite to the one surface. By preparing a GaN wafer (1) having a gallium surface on one side and a nitrogen surface on the other side and forming an epitaxial film (3) on one surface of the GaN wafer, forming a processed wafer (10) having one surface (10a) and a GaN wafer side surface (10b), and having a plurality of chip forming regions (RA) on one surface side; and a plurality of chips The inside of the processed wafer is formed by forming an element component portion (11) on one side of the semiconductor element in the formation region and irradiating the inside of the processed wafer with a laser beam (L) from the other side of the processed wafer. Then, by forming a degraded layer (15) along the surface direction of the processed wafer and dividing the processed wafer with the degraded layer as a boundary, the processed wafer is divided into chip-constituting wafers (30) on one side of the processed wafer. and a recycled wafer (40) on the other side of the processed wafer, taking out the semiconductor chips (S1) from the chip-constituting wafer, and using the recycled wafer again as a GaN wafer. By forming the altered layer, the surface (210a, 230a, 240a) opposite to the processed wafer becomes flat on the other side of the processed wafer, the refractive index is 1.8 or more, and the refractive index of GaN is A laser beam is irradiated in a state in which cushioning materials (210, 230, 240) made of a material having a density equal to or less than that of the material are arranged.

これによれば、リサイクルウェハを再びＧａＮウェハとして利用する。このため、半導体チップを製造する度にＧａＮウェハを新たに用意する必要がなく、ＧａＮウェハを有効利用できる。したがって、半導体チップの生産性の向上を図ることができる。また、レーザ光を照射して加工ウェハに変質層を形成する際、緩衝材を介してレーザ光を加工ウェハに照射する。このため、レーザ光が乱反射することを抑制でき、加工ウェハの内部に好適に変質層を形成することができる。したがって、さらに半導体チップの生産性の向上を図ることができる。 According to this method, recycled wafers are reused as GaN wafers. Therefore, it is not necessary to prepare a new GaN wafer each time a semiconductor chip is manufactured, and the GaN wafer can be used effectively. Therefore, the productivity of semiconductor chips can be improved. When irradiating a laser beam to form an altered layer on a processed wafer, the processed wafer is irradiated with the laser beam through a buffer material. For this reason, it is possible to suppress irregular reflection of the laser light, and it is possible to suitably form a deteriorated layer inside the processed wafer. Therefore, it is possible to further improve the productivity of semiconductor chips.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 It should be noted that the reference numerals in parentheses attached to each component etc. indicate an example of the correspondence relationship between the component etc. and specific components etc. described in the embodiments described later.

第１実施形態における半導体チップの製造工程を示す断面図である。4A to 4C are cross-sectional views showing a manufacturing process of the semiconductor chip in the first embodiment; 図１Ａに続く半導体チップの製造工程を示す断面図である。1B is a cross-sectional view showing the manufacturing process of the semiconductor chip continued from FIG. 1A; FIG. 図１Ｂに続く半導体チップの製造工程を示す断面図である。FIG. 1C is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1B; 図１Ｃに続く半導体チップの製造工程を示す断面図である。1D is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1C; FIG. 図１Ｄに続く半導体チップの製造工程を示す断面図である。1D is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1D; FIG. 図１Ｅに続く半導体チップの製造工程を示す断面図である。FIG. 1E is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1E; 図１Ｆに続く半導体チップの製造工程を示す断面図である。1F is a cross-sectional view showing the manufacturing process of the semiconductor chip continued from FIG. 1F; FIG. 図１Ｇに続く半導体チップの製造工程を示す断面図である。FIG. 1G is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1G; 図１Ｈに続く半導体チップの製造工程を示す断面図である。FIG. 1H is a cross-sectional view showing the manufacturing process of the semiconductor chip continued from FIG. 1H; 図１Ｉに続く半導体チップの製造工程を示す断面図である。FIG. 1I is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1I; 図１Ｊに続く半導体チップの製造工程を示す断面図である。1J is a cross-sectional view showing the manufacturing process of the semiconductor chip following FIG. 1J; FIG. 溶液の屈折率と反射率との関係を示す図である。It is a figure which shows the relationship between the refractive index of a solution, and a reflectance. 第２実施形態における半導体チップの製造工程を示す断面図である。It is a sectional view showing a manufacturing process of a semiconductor chip in a 2nd embodiment. 第３実施形態における半導体チップの製造工程を示す断面図である。It is a sectional view showing a manufacturing process of a semiconductor chip in a 3rd embodiment. 他の実施形態における半導体チップの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor chip in other embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 An embodiment of the present invention will be described below with reference to the drawings. In addition, in each of the following embodiments, portions that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。以下では、ＧａＮを用いて構成された半導体チップＳ１の製造方法について説明する。 (First embodiment)
A first embodiment will be described with reference to the drawings. Below, the manufacturing method of semiconductor chip S1 comprised using GaN is demonstrated.

まず、図１Ａに示されるように、一面１ａおよび他面１ｂを有し、バルクウェハ状とされているＧａＮウェハ１を用意する。例えば、ＧａＮウェハ１は、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３とされたものが用いられる。ＧａＮウェハ１の厚みについては任意であるが、例えば４００μｍ程度のものを用意している。なお、本実施形態のＧａＮウェハ１は、一面１ａがガリウム面とされ、他面１ｂが窒素面とされている。また、このＧａＮウェハ１は、下記半導体チップＳ１の製造工程を行った後では、後述する図１Ｋのリサイクルウェハ４０を再利用することで用意される。 First, as shown in FIG. 1A, a GaN wafer 1 in the form of a bulk wafer having one surface 1a and the other surface 1b is prepared. For example, the GaN wafer 1 is doped with silicon, oxygen, germanium, etc., and has an impurity concentration of 5×10 17 to 5×10 19 cm −3 . Although the thickness of the GaN wafer 1 is arbitrary, a wafer with a thickness of about 400 μm, for example, is prepared. The GaN wafer 1 of this embodiment has one surface 1a as a gallium surface and the other surface 1b as a nitrogen surface. Further, this GaN wafer 1 is prepared by reusing a recycle wafer 40 shown in FIG. 1K, which will be described later, after performing the manufacturing process of the semiconductor chip S1 described below.

次に、図１Ｂに示されるように、ＧａＮウェハ１の一面１ａ上に、１０～１００μｍ程度のＧａＮで構成されるエピタキシャル膜３を形成することにより、複数のチップ形成領域ＲＡを有する加工ウェハ１０を用意する。本実施形態では、エピタキシャル膜３は、ｎ＋型エピタキシャル層３ａと、ｎ－型エピタキシャル層３ｂとがＧａＮウェハ１側から順に成膜されて構成される。例えば、ｎ＋型エピタキシャル層３ａは、シリコン、酸素、ゲルマニウム等がドーパントされ、不純物濃度が５×１０１７～５×１０１９ｃｍ－３程度とされる。ｎ－型エピタキシャル層３ｂは、シリコン等がドーパントされ、不純物濃度が１×１０１７～４×１０１７ｃｍ－３程度とされる。 Next, as shown in FIG. 1B, an epitaxial film 3 made of GaN with a thickness of about 10 to 100 μm is formed on one surface 1a of the GaN wafer 1, thereby forming a processed wafer 10 having a plurality of chip forming regions RA. prepare. In this embodiment, the epitaxial film 3 is formed by sequentially depositing an n + -type epitaxial layer 3a and an n − -type epitaxial layer 3b from the GaN wafer 1 side. For example, the n + -type epitaxial layer 3a is doped with silicon, oxygen, germanium, or the like, and has an impurity concentration of about 5×10 17 to 5×10 19 cm −3 . The n − -type epitaxial layer 3b is doped with silicon or the like and has an impurity concentration of approximately 1×10 17 to 4×10 17 cm −3 .

なお、ｎ－型エピタキシャル層３ｂは、後述する拡散層１２等の一面側素子構成部分１１が形成される部分であり、例えば、厚さが８～１０μｍ程度とされる。ｎ＋型エピタキシャル層３ａは、後述する半導体チップＳ１の厚さを確保するための部分であり、例えば、厚さが４０～１００μｍ程度とされる。また、ｎ＋型エピタキシャル層３ａとｎ－型エピタキシャル層３ｂとの厚みの大小については任意であるが、ここでは半導体チップＳ１の厚みを確保できるようにｎ＋型エピタキシャル層３ａをｎ－型エピタキシャル層３ｂよりも厚くしてある。 Note that the n − -type epitaxial layer 3b is a portion where the one-side element-constituting portion 11 such as a diffusion layer 12, which will be described later, is formed, and has a thickness of, for example, about 8 to 10 μm. The n + -type epitaxial layer 3a is a portion for ensuring the thickness of the semiconductor chip S1, which will be described later, and has a thickness of about 40 to 100 μm, for example. Further, the thicknesses of the n + -type epitaxial layer 3a and the n − -type epitaxial layer 3b are arbitrary, but here, the n + -type epitaxial layer 3a is replaced with the n − -type epitaxial layer so as to secure the thickness of the semiconductor chip S1. It is thicker than layer 3b.

以下では、加工ウェハ１０のうちのエピタキシャル膜３側の面を加工ウェハ１０の一面１０ａとし、加工ウェハ１０のうちのＧａＮウェハ１側の面を加工ウェハ１０の他面１０ｂとする。また、上記のように、ＧａＮウェハ１の一面１ａがガリウム面とされていると共に他面１ｂが窒素面とされているため、加工ウェハ１０は、一面１０ａがガリウム面となると共に他面１０ｂが窒素面となる。そして、各チップ形成領域ＲＡは、加工ウェハ１０の一面１０ａ側に構成される。 Hereinafter, the surface of processed wafer 10 facing epitaxial film 3 is referred to as one surface 10 a of processed wafer 10 , and the surface of processed wafer 10 facing GaN wafer 1 is referred to as second surface 10 b of processed wafer 10 . Further, as described above, one surface 1a of the GaN wafer 1 is a gallium surface and the other surface 1b is a nitrogen surface. It becomes a nitrogen surface. Each chip forming area RA is formed on the one surface 10a side of the wafer 10 to be processed.

ここで、この工程では、エピタキシャル膜３を成長させる場合等のプロセス温度が１０００℃程度になる。このため、各エピタキシャル膜３を成膜する際、加工ウェハ１０は、当該加工ウェハ１０から窒素がガス化して抜け易くなる。具体的には、窒素は、化学的に活性化し易い窒素面から抜け易くなる。したがって、本実施形態では、加工ウェハ１０の他面１０ｂが窒素面とされているため、他面１ｂから窒素が抜け易くなる。そして、加工ウェハ１０の他面１０ｂでは、窒素が抜け出ることによって微細な凹凸Ｕが形成された状態となる。 Here, in this step, the process temperature for growing the epitaxial film 3 is about 1000.degree. Therefore, when forming each epitaxial film 3 , the nitrogen gasses from the processed wafer 10 and easily escapes from the processed wafer 10 . Specifically, nitrogen is easily released from the nitrogen surface, which is easily chemically activated. Therefore, in the present embodiment, since the other surface 10b of the processed wafer 10 is a nitrogen surface, nitrogen is easily released from the other surface 1b. Then, on the other surface 10b of the wafer 10 to be processed, fine irregularities U are formed due to the release of nitrogen.

次に、図１Ｃに示されるように、一般的な半導体製造プロセスのうちの一面１０ａ側に対するプロセスである表面側プロセスを行う。具体的には、表面側プロセスとして、イオン注入、蒸着、ウェットプロセス等を適宜行い、各チップ形成領域ＲＡに、拡散層１２やゲート電極１３、図示しない表面電極や配線パターンやパッシベーション膜等の半導体素子における一面側素子構成部分１１を形成する工程を行う。なお、ここでの半導体素子は、種々の構成のものが採用され、例えば、縦型ＭＯＳトランジスタ等のパワーデバイスや、発光ダイオード等の光半導体素子、半導体レーザ等が採用される。その後、必要に応じ、加工ウェハ１０の一面１０ａ側に、レジスト等で構成される表面保護膜を形成する。 Next, as shown in FIG. 1C, a surface side process, which is a process for the one surface 10a side of the general semiconductor manufacturing process, is performed. Specifically, ion implantation, vapor deposition, wet processing, and the like are appropriately performed as surface-side processes, and semiconductors such as diffusion layers 12, gate electrodes 13, surface electrodes (not shown), wiring patterns, and passivation films are formed in each chip formation region RA. A step of forming the one-side element-constituting portion 11 of the element is performed. Here, semiconductor elements having various configurations are employed, for example, power devices such as vertical MOS transistors, optical semiconductor elements such as light emitting diodes, semiconductor lasers, and the like are employed. After that, a surface protection film made of resist or the like is formed on the one surface 10a side of the processed wafer 10, if necessary.

ここで、この工程では、ウェットプロセスによる薬液と加工ウェハ１０とが反応する可能性がある。この場合、化学的に活性し易い窒素面が薬液と反応し易いため、加工ウェハ１０の他面１０ｂは、さらに微細な凹凸Ｕが形成された状態となる。 Here, in this step, there is a possibility that the chemical solution in the wet process reacts with the processed wafer 10 . In this case, since the nitrogen surface, which is easily chemically active, easily reacts with the chemical solution, the other surface 10b of the wafer 10 to be processed is in a state in which even finer irregularities U are formed.

続いて、図１Ｄに示されるように、加工ウェハ１０の一面１０ａ側に保持部材２０を配置する。保持部材２０は、例えば、支持台２１と粘着剤２２とを有するダイシングテープ等が用いられる。支持台２１は、製造工程中に反り難い材料で構成され、例えば、ガラス、シリコン基板、セラミックス等で構成される。粘着剤２２は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。この場合、粘着剤２２は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。但し、粘着剤２２は、後述する図１Ｇの他面側素子構成部分６０を形成する際にも粘着力を維持する材料で構成される。 Subsequently, as shown in FIG. 1D, the holding member 20 is arranged on the one surface 10a side of the wafer 10 to be processed. A dicing tape or the like having a support base 21 and an adhesive 22 is used as the holding member 20, for example. The support base 21 is made of a material that is unlikely to warp during the manufacturing process, such as glass, a silicon substrate, or ceramics. The adhesive 22 is made of a material whose adhesive strength can be changed. For example, a material whose adhesive strength changes depending on temperature or light is used. In this case, the adhesive 22 is composed of, for example, ultraviolet curing resin, wax, double-sided tape, or the like. However, the adhesive 22 is composed of a material that maintains its adhesive force even when forming the other-surface-side element-constituting portion 60 of FIG. 1G, which will be described later.

次に、図１Ｅに示されるように、加工ウェハ１０の他面１０ｂからレーザ光Ｌを照射し、加工ウェハ１０の一面１０ａから所定深さＤとなる位置に、加工ウェハ１０の面方向に沿った変質層１５を形成する。 Next, as shown in FIG. 1E, laser light L is irradiated from the other surface 10b of the processed wafer 10, and along the surface direction of the processed wafer 10, a laser beam L is irradiated from the one surface 10a of the processed wafer 10 to a predetermined depth D. A degraded layer 15 is formed.

具体的には、図示しない、レーザ光Ｌを発振するレーザ光源、レーザ光の光軸、すなわち光路の向きを変えるように配置されたダイクロイックミラー、加工ウェハ１０が配置される変位可能なステージ等を有すると共に、レーザ光を集光するための集光レンズ２００を備えたレーザ装置を用意する。そして、変質層１５を形成する際には、レーザ光Ｌの集光点が加工ウェハ１０の面方向に沿って相対的に走査されるように、ステージ等の位置を調整しつつ、集光レンズ２００を介してレーザ光Ｌを照射する。これにより、加工ウェハ１０には、面方向に沿った変質層１５が形成される。より詳しくは、レーザ光Ｌを照射することにより、窒素がガスとして蒸発すると共にガリウムが析出された変質層１５が形成される。 Specifically, a laser light source that oscillates the laser light L, a dichroic mirror that is arranged to change the direction of the optical axis of the laser light, that is, the direction of the optical path, and a displaceable stage on which the processed wafer 10 is arranged, etc. A laser device is prepared which has a condensing lens 200 for condensing laser light. Then, when forming the deteriorated layer 15, the position of the stage or the like is adjusted so that the focal point of the laser beam L is relatively scanned along the surface direction of the processed wafer 10, and the condensing lens A laser beam L is applied through 200 . As a result, a degraded layer 15 is formed along the surface direction of the processed wafer 10 . More specifically, by irradiating the laser light L, the altered layer 15 is formed by evaporating nitrogen as gas and depositing gallium.

ここで、上記のように、加工ウェハ１０の他面１０ｂには、微細な凹凸Ｕが形成されている。このため、そのままレーザ光Ｌを加工ウェハ１０の他面１０ｂ側から照射すると、レーザ光Ｌが加工ウェハ１０の他面１０ｂで乱反射し、好適に変質層１５を形成できない可能性がある。 Here, as described above, fine unevenness U is formed on the other surface 10b of the wafer to be processed 10 . Therefore, if the laser beam L is irradiated from the other surface 10b side of the processed wafer 10 as it is, the laser beam L may be irregularly reflected from the other surface 10b of the processed wafer 10, and the deteriorated layer 15 may not be properly formed.

このため、本実施形態では、加工ウェハ１０の他面１０ｂ側に、加工ウェハ１０と反対側の表面が平坦となり、屈折率が１．８以上であって、ＧａＮの屈折率以下の材料で構成される緩衝材を配置した状態でレーザ光Ｌを照射する。なお、ＧａＮの屈折率は、約２．３８である。 Therefore, in the present embodiment, the surface opposite to the processing wafer 10 is flat on the side of the other surface 10b of the processing wafer 10, and is made of a material having a refractive index of 1.8 or more and less than or equal to that of GaN. A laser beam L is irradiated in a state in which the cushioning material is arranged. Note that the refractive index of GaN is approximately 2.38.

本実施形態では、高屈折率材料を水系、または油系の溶媒に分散させて屈折率を１．８～２．３８とした溶液２１０を容器２２０内に用意する。なお、高屈折材料は、ＴｉＯ２、ＺｒＯ２、ＺｎＳｅ等のナノ粒子が用いられる。また、本実施形態では、このナノ粒子が添加粒子に相当し、この溶液２１０が緩衝材に相当し、溶液２１０の液面２１０ａが緩衝材の表面に相当する。 In this embodiment, a solution 210 having a refractive index of 1.8 to 2.38 is prepared in a container 220 by dispersing a high refractive index material in a water-based or oil-based solvent. Nanoparticles such as TiO 2 , ZrO 2 and ZnSe are used as the high refractive material. Further, in this embodiment, the nanoparticles correspond to the added particles, the solution 210 corresponds to the buffer material, and the liquid surface 210a of the solution 210 corresponds to the surface of the buffer material.

そして、加工ウェハ１０の他面１０ｂが溶液２１０の液面２１０ａと対向するように、加工ウェハ１０を溶液２１０内に浸漬させる。その後、この状態で加工ウェハ１０をステージに配置し、加工ウェハ１０の他面１０ｂ側からレーザ光Ｌを照射する。これにより、溶液２１０の液面２１０ａは平坦であるため、まず、レーザ光Ｌが溶液２１０と外気との界面での乱反射することが抑制される。 Then, the wafer to be processed 10 is immersed in the solution 210 so that the other surface 10b of the wafer to be processed 10 faces the liquid surface 210a of the solution 210 . After that, the wafer 10 to be processed is placed on the stage in this state, and the laser beam L is irradiated from the other surface 10b side of the wafer 10 to be processed. As a result, since the liquid surface 210a of the solution 210 is flat, the laser light L is suppressed from being irregularly reflected at the interface between the solution 210 and the outside air.

また、溶液２１０と加工ウェハ１０の他面１０ｂとの境界の反射率は、反射率をＲとし、溶液２１０の屈折率をＮ０とし、ＧａＮの屈折率をＮ１とすると、下記数式１で示される。 The reflectance at the boundary between the solution 210 and the other surface 10b of the processed wafer 10 is expressed by the following formula 1, where R is the reflectance, N0 is the refractive index of the solution 210, and N1 is the refractive index of GaN. .

Figure 2022128560000002
Figure 2022128560000002

そして、反射率Ｒと溶液２１０の屈折率Ｎ０との関係は、図２のように示される。この場合、現状では、反射率Ｒが０．０２以下である場合には、一般的に、表面に微小な凹凸Ｕが形成されていないと認識される。言い換えると、反射率Ｒが０．０２以下である場合には、加工ウェハ１０の他面１０ｂが白濁していないと認識される。そして、本実施形態の溶液２１０の屈折率は、１．８～２．３８とされている。このため、溶液２１０と加工ウェハ１０の他面１０ｂとの反射率Ｒが０．０２以下となる。これにより、本実施形態では、レーザ光Ｌが加工ウェハ１０と溶液２１０との界面で乱反射することも抑制される。したがって、本実施形態では、加工ウェハ１０に好適に変質層１５を形成することができる。 The relationship between the reflectance R and the refractive index N0 of the solution 210 is shown in FIG. In this case, at present, when the reflectance R is 0.02 or less, it is generally recognized that the minute unevenness U is not formed on the surface. In other words, when the reflectance R is 0.02 or less, it is recognized that the other surface 10b of the processed wafer 10 is not cloudy. The refractive index of the solution 210 of this embodiment is set to 1.8 to 2.38. Therefore, the reflectance R between the solution 210 and the other surface 10b of the processed wafer 10 is 0.02 or less. As a result, in the present embodiment, irregular reflection of the laser light L at the interface between the wafer 10 to be processed and the solution 210 is also suppressed. Therefore, in this embodiment, the degraded layer 15 can be preferably formed on the processed wafer 10 .

また、上記のように構成される溶液２１０は、ＧａＮ以上の透過率を有するように構成されることが好ましい。これにより、溶液２１０内でレーザ光Ｌが吸収されることを抑制でき、加工ウェハ１０の内部に、さらに好適に変質層１５を形成することができる。 Moreover, the solution 210 configured as described above is preferably configured to have a transmittance higher than that of GaN. As a result, absorption of the laser light L in the solution 210 can be suppressed, and the deteriorated layer 15 can be more preferably formed inside the processed wafer 10 .

なお、本実施形態では、集光レンズ２００が溶液２１０の外（すなわち、外気中）に配置された状態でレーザ光Ｌを照射する。また、特に限定されるものではないが、本実施形態では、変質層１５を形成する際のレーザ光Ｌは、赤外線から可視光線の波長領域を有するものであって、対象となるウェハの透過率（すなわち、ＧａＮの透過率）を考慮して設定されたものが用いられる。そして、本実施形態では、このようなレーザ光Ｌの加工点出力やパルス幅等を適宜調整して変質層１５を形成する。 In this embodiment, the laser light L is applied while the condenser lens 200 is placed outside the solution 210 (that is, in the open air). Although not particularly limited, in the present embodiment, the laser light L used when forming the degraded layer 15 has a wavelength range from infrared to visible light, and the transmittance of the target wafer is (that is, the transmittance of GaN) is used. In the present embodiment, the modified layer 15 is formed by appropriately adjusting the processing point output and pulse width of the laser light L as described above.

また、変質層１５を形成する際の所定深さＤは、半導体チップＳ１のハンドリングのし易さや耐圧等に応じて設定され、１０～２００μｍ程度とされる。この場合、変質層１５は、エピタキシャル膜３の厚さに応じて形成される場所が変更され、エピタキシャル膜３の内部、エピタキシャル膜３とＧａＮウェハ１との境界、またはＧａＮウェハ１の内部のいずれかに形成される。なお、図１Ｅ中では、エピタキシャル膜３とＧａＮウェハ１との境界に変質層１５を形成する例を示している。 The predetermined depth D for forming the deteriorated layer 15 is set according to the ease of handling of the semiconductor chip S1, the withstand voltage, etc., and is about 10 to 200 μm. In this case, the location where the altered layer 15 is formed changes according to the thickness of the epitaxial film 3 , and is either inside the epitaxial film 3 , at the boundary between the epitaxial film 3 and the GaN wafer 1 , or inside the GaN wafer 1 . Crab is formed. Note that FIG. 1E shows an example in which an altered layer 15 is formed at the boundary between epitaxial film 3 and GaN wafer 1 .

但し、後述するように、加工ウェハ１０におけるＧａＮウェハ１の少なくとも一部は、リサイクルウェハ４０として再利用される。このため、変質層１５は、エピタキシャル膜３の内部、またはエピタキシャル膜３とＧａＮウェハ１との境界に形成されることが好ましい。また、変質層１５がＧａＮウェハ１の内部に形成される場合には、変質層１５は、ＧａＮウェハ１の一面１ａ側に形成されることが好ましい。そして、変質層１５がエピタキシャル膜３の内部に形成される場合には、変質層１５は、半導体素子を構成するｎ－型エピタキシャル層３ｂではなく、ｎ＋型エピタキシャル層３ａの内部に形成されることが好ましい。 However, at least part of the GaN wafer 1 in the processed wafer 10 is reused as a recycled wafer 40, as will be described later. Therefore, degraded layer 15 is preferably formed inside epitaxial film 3 or at the boundary between epitaxial film 3 and GaN wafer 1 . Moreover, when the altered layer 15 is formed inside the GaN wafer 1 , the altered layer 15 is preferably formed on the one surface 1 a side of the GaN wafer 1 . When the degraded layer 15 is formed inside the epitaxial film 3, the degraded layer 15 is formed inside the n + -type epitaxial layer 3a rather than the n − -type epitaxial layer 3b constituting the semiconductor device. is preferred.

以下では、加工ウェハ１０のうちの変質層１５より一面１０ａ側の部分をチップ構成ウェハ３０とし、加工ウェハ１０のうちの変質層１５より他面１０ｂ側の部分をリサイクルウェハ４０として説明する。 Hereinafter, the portion of the processed wafer 10 closer to the surface 10a than the degraded layer 15 is referred to as a chip-constituting wafer 30, and the portion of the processed wafer 10 closer to the other surface 10b than the degraded layer 15 is referred to as a recycled wafer 40.

次に、特に図示しないが、変質層１５を形成した加工ウェハ１０を溶液２１０から取り出し、洗浄する。これにより、後述する図１Ｋの工程を行って再びＧａＮウェハ１を利用する際、異物が付着した状態で図１Ｂ以降の工程が行われることを抑制できる。 Next, although not particularly illustrated, the processed wafer 10 having the deteriorated layer 15 formed thereon is removed from the solution 210 and washed. As a result, when the GaN wafer 1 is reused after performing the process shown in FIG. 1K, which will be described later, it is possible to prevent the processes after FIG. 1B from being carried out with foreign matter attached.

続いて、図１Ｆに示されるように、加工ウェハ１０の他面１０ｂ側に補助部材５０を配置する。補助部材５０は、図１Ｆでは簡略化して示しているが、例えば、基材と、粘着力を変化させることのできる粘着剤とで構成される。この場合、補助部材５０における基材は、例えば、ガラス、シリコン基板、セラミックス等で構成され、補助部材５０における粘着剤は、例えば、紫外線硬化樹脂、ワックス、両面テープ等で構成される。そして、支持台２１および補助部材５０を把持して加工ウェハ１０の厚さ方向に引張力等を印加し、変質層１５を境界（すなわち分岐の起点）としてチップ構成ウェハ３０とリサイクルウェハ４０とに分割する。 Subsequently, as shown in FIG. 1F, an auxiliary member 50 is arranged on the side of the other surface 10b of the wafer 10 to be processed. The auxiliary member 50 is simplified in FIG. 1F, but is composed of, for example, a base material and an adhesive whose adhesion can be changed. In this case, the base material of the auxiliary member 50 is made of, for example, glass, a silicon substrate, or ceramics, and the adhesive of the auxiliary member 50 is made of, for example, an ultraviolet curable resin, wax, double-sided tape, or the like. Then, a tensile force or the like is applied in the thickness direction of the processed wafer 10 by gripping the supporting table 21 and the auxiliary member 50, and the chip-constituting wafer 30 and the recycled wafer 40 are separated from each other with the deteriorated layer 15 as a boundary (that is, the starting point of branching). To divide.

なお、以下では、チップ構成ウェハ３０のうちの一面側素子構成部分１１が形成されている側の面を一面３０ａとし、チップ構成ウェハ３０のうちの分割された面側を他面３０ｂとし、リサイクルウェハ４０のうちの分割された面側を一面４０ａとして説明する。また、図１Ｆ以降の各図では、チップ構成ウェハ３０の他面３０ｂおよびリサイクルウェハ４０の一面４０ａに残存する変質層１５等を適宜省略して示している。 In the following description, the surface of the chip-constituting wafer 30 on which the one-side element constituting portion 11 is formed is referred to as one surface 30a, and the divided surface of the chip-constituting wafer 30 is referred to as the other surface 30b. The divided surface side of the wafer 40 will be described as one surface 40a. In addition, in each figure after FIG. 1F, the deteriorated layer 15 remaining on the other surface 30b of the chip-constituting wafer 30 and the one surface 40a of the recycle wafer 40 and the like are omitted as appropriate.

その後、図１Ｇに示されるように、残りの半導体製造プロセスとして、チップ構成ウェハ３０の他面３０ｂに、裏面電極を構成する金属膜６１等の半導体素子における他面側素子構成部分６０を形成する裏面側プロセスを行う。 After that, as shown in FIG. 1G, as the remaining semiconductor manufacturing process, on the other surface 30b of the chip-constituting wafer 30, the other surface side element constituting portion 60 of the semiconductor element such as the metal film 61 constituting the back surface electrode is formed. Perform the backside process.

なお、この他面側素子構成部分６０を形成する工程の前に、必要に応じて、ＣＭＰ（chemical mechanical polishingの略)法等でチップ構成ウェハ３０の他面３０ｂを平坦化する工程を行うようにしてもよい。図１Ｇは、チップ構成ウェハ３０の他面３０ｂを平坦化した場合の図を示している。また、他面側素子構成部分６０を形成する工程を行った後、必要に応じて、金属膜６１とチップ構成ウェハ３０の他面３０ｂとをオーミック接触とするためのレーザアニールなどの加熱処理を行うようにしてもよい。 Incidentally, before the step of forming the other-side element-constituting portion 60, if necessary, a step of planarizing the other surface 30b of the chip-constituting wafer 30 by CMP (abbreviation of chemical mechanical polishing) method or the like may be performed. can be FIG. 1G shows a diagram in which the other surface 30b of the chip-constituting wafer 30 is flattened. Further, after performing the step of forming the other-side element-constituting portion 60, if necessary, heat treatment such as laser annealing is performed to bring the metal film 61 and the other-side surface 30b of the chip-constituting wafer 30 into ohmic contact. You can do it.

続いて、図１Ｈに示されるように、チップ構成ウェハ３０のうちの他面３０ｂ側、つまり金属膜６１側に保持部材５１を配置する。保持部材５１は、例えば、基材５２と粘着剤５３とを有するダイシングテープ等が用いられる。なお、粘着剤５３は、粘着力を変化させることができる材料で構成され、例えば、温度や光によって粘着力が変化するものが用いられる。 Subsequently, as shown in FIG. 1H, the holding member 51 is placed on the other surface 30b side of the chip-constituting wafer 30, that is, on the metal film 61 side. A dicing tape or the like having a substrate 52 and an adhesive 53 is used as the holding member 51, for example. Note that the adhesive 53 is made of a material whose adhesive strength can be changed, and for example, a material whose adhesive strength changes depending on temperature or light is used.

その後、図１Ｉに示されるように、チップ構成ウェハ３０のうちの一面３０ａ側に貼り付けてある支持台２１を剥離する。ここでは、支持台２１をチップ構成ウェハ３０に貼り付けている粘着剤２２の接着力を低下させる処理、例えば、粘着剤２２をＵＶ樹脂接着材で構成している場合にはＵＶ照射を行う。 Thereafter, as shown in FIG. 1I, the support base 21 attached to the one surface 30a of the chip-constituting wafer 30 is peeled off. Here, a process for lowering the adhesive force of the adhesive 22 that adheres the support base 21 to the chip-constituting wafer 30, for example, UV irradiation is performed when the adhesive 22 is composed of a UV resin adhesive.

続いて、図１Ｊに示されるように、ダイシングソー、またはレーザダイシングなどにより、チップ構成ウェハ３０をチップ単位に個片化することで、各半導体チップＳ１を構成する。この際、チップ構成ウェハ３０をチップ単位に分割しつつも、保持部材５１については切断されること無く繋がったままの状態となるように、ダイシング深さを調整することが好ましい。 Subsequently, as shown in FIG. 1J, by singulating the chip-constituting wafer 30 into individual chips using a dicing saw, laser dicing, or the like, each semiconductor chip S1 is formed. At this time, it is preferable to adjust the dicing depth so that the holding member 51 remains connected without being cut while the chip-constituting wafer 30 is divided into chips.

半導体チップＳ１に関するこの後の工程については図示しないが、保持部材５１をエキスパンドし、ダイシングカットした部分にて各半導体チップＳ１の間隔を広げる。その後、加熱処理や光を照射する等して粘着剤５３の粘着力を弱まらせ、半導体チップＳ１をピックアップする。これにより、半導体チップＳ１が製造される。 Although the subsequent process for the semiconductor chip S1 is not shown, the holding member 51 is expanded to increase the distance between the semiconductor chips S1 at the dicing cut portions. After that, the adhesive force of the adhesive 53 is weakened by heat treatment, light irradiation, or the like, and the semiconductor chip S1 is picked up. Thereby, the semiconductor chip S1 is manufactured.

また、図１Ｋに示されるように、図１Ｆで構成されたリサイクルウェハ４０には、一面４０ａに対して研磨装置７０等を用いたＣＭＰ法を行うことにより、当該一面４０ａを平坦化する。そして、平坦化したリサイクルウェハ４０をＧａＮウェハ１とし、再び上記図１Ａ以降の工程を行う。これにより、ＧａＮウェハ１は、半導体チップＳ１を構成するのに複数回利用されることができる。 Further, as shown in FIG. 1K, one surface 40a of the recycled wafer 40 configured in FIG. 1F is flattened by performing a CMP method using a polishing apparatus 70 or the like. Then, the flattened recycle wafer 40 is used as the GaN wafer 1, and the steps after FIG. 1A are performed again. Thus, the GaN wafer 1 can be used multiple times to construct the semiconductor chip S1.

以上説明した本実施形態によれば、リサイクルウェハ４０を再びＧａＮウェハ１として利用する。このため、半導体チップＳ１を製造する度にＧａＮウェハ１を新たに用意する必要がなく、ＧａＮウェハ１を有効利用できる。したがって、半導体チップＳ１の生産性の向上を図ることができる。 According to the present embodiment described above, the recycled wafer 40 is reused as the GaN wafer 1 . Therefore, it is not necessary to prepare a new GaN wafer 1 each time the semiconductor chip S1 is manufactured, and the GaN wafer 1 can be effectively used. Therefore, it is possible to improve the productivity of the semiconductor chip S1.

また、本実施形態では、レーザ光Ｌを照射して加工ウェハ１０に変質層１５を形成する際、溶液２１０を介してレーザ光Ｌを加工ウェハ１０に照射している。このため、変質層１５を形成する際、溶液２１０の液面２１０ａが平坦となるため、溶液２１０と外気との界面でレーザ光Ｌが乱反射することを抑制できる。そして、溶液２１０は、屈折率が１．８以上であって、ＧａＮの屈折率以下とされている。このため、加工ウェハ１０の他面１０ｂと溶液２１０との界面でレーザ光Ｌが乱反射することも抑制できる。したがって、加工ウェハ１０の内部に好適に変質層１５を形成することができ、さらに半導体チップＳ１の生産性の向上を図ることができる。 Further, in the present embodiment, when the laser beam L is irradiated to form the altered layer 15 on the processed wafer 10 , the laser beam L is irradiated onto the processed wafer 10 through the solution 210 . Therefore, when the altered layer 15 is formed, the liquid surface 210a of the solution 210 becomes flat, so that the diffuse reflection of the laser light L at the interface between the solution 210 and the outside air can be suppressed. The solution 210 has a refractive index of 1.8 or more and less than or equal to that of GaN. Therefore, irregular reflection of the laser light L at the interface between the other surface 10b of the wafer 10 to be processed and the solution 210 can be suppressed. Therefore, the deteriorated layer 15 can be preferably formed inside the processed wafer 10, and furthermore, the productivity of the semiconductor chip S1 can be improved.

（１）本実施形態では、溶液２１０の透過率がＧａＮよりも高くされることにより、溶液２１０内でレーザ光Ｌが吸収されることを抑制できる。このため、加工ウェハ１０の内部に、さらに好適に変質層１５を形成することができる。 (1) In the present embodiment, by making the transmittance of the solution 210 higher than that of GaN, absorption of the laser light L in the solution 210 can be suppressed. Therefore, the degraded layer 15 can be more preferably formed inside the processed wafer 10 .

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、緩衝材の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Second embodiment)
A second embodiment will be described. In this embodiment, the configuration of the cushioning material is changed from that of the first embodiment. Others are the same as those of the first embodiment, so description thereof is omitted here.

本実施形態では、図１Ｅの工程にてレーザ光Ｌを照射する際には、図３に示されるように、加工ウェハ１０の他面１０ｂに、緩衝材としてのレジスト２３０を配置してレーザ光Ｌを照射する。なお、レジスト２３０は、ＴｉＯ２等の高屈折材料を分散させた液状のレジスト材料を硬化することで構成されている。また、レジスト２３０は、加工ウェハ１０と反対側の表面２３０ａが平坦となり、屈折率が１．８以上であって、ＧａＮの屈折率以下の材料で構成されている。 In this embodiment, when irradiating the laser beam L in the process of FIG. 1E, as shown in FIG. Irradiate L. The resist 230 is formed by curing a liquid resist material in which a highly refractive material such as TiO 2 is dispersed. The resist 230 has a flat surface 230a on the side opposite to the wafer to be processed 10, and is made of a material having a refractive index of 1.8 or higher and lower than that of GaN.

そして、レーザ光Ｌを照射して変質層１５を形成した後は、リムーバ液での剥離処理や、アッシング等の剥離処理を行い、レジスト２３０を除去して加工ウェハ１０を洗浄する。 After the altered layer 15 is formed by irradiating the laser light L, the resist 230 is removed and the processed wafer 10 is cleaned by performing a peeling treatment using a remover liquid or a peeling treatment such as ashing.

以上説明した本実施形態によれば、緩衝材としてのレジスト２３０を介してレーザ光Ｌを照射するため、上記第１実施形態と同様の効果を得ることができる。 According to the present embodiment described above, since the laser light L is irradiated through the resist 230 as a buffer material, the same effects as those of the first embodiment can be obtained.

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、緩衝材の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Third Embodiment)
A third embodiment will be described. In this embodiment, the configuration of the cushioning material is changed from that of the first embodiment. Others are the same as those of the first embodiment, so description thereof is omitted here.

本実施形態では、図１Ｅの工程にてレーザ光Ｌを照射する際には、図４に示されるように、加工ウェハ１０の他面１０ｂに、緩衝材としてのシート２４０を貼り付けた状態でレーザ光Ｌを照射する。なお、シート２４０は、ＴｉＯ２等の高屈折材料を分散させて製造したポリマー系のシートで構成される。また、シート２４０は、加工ウェハ１０と反対側の表面２４０ａが平坦となり、屈折率が１．８以上であって、ＧａＮの屈折率以下の材料で構成される。シート２４０は、加工ウェハ１０の他面１０ｂに押圧されることで加工ウェハ１０の他面１０ｂに密着させられる。 In this embodiment, when irradiating the laser light L in the process of FIG. 1E, as shown in FIG. A laser beam L is applied. The sheet 240 is composed of a polymer-based sheet manufactured by dispersing a high refractive index material such as TiO 2 . The sheet 240 has a flat surface 240a on the side opposite to the wafer to be processed 10, and is made of a material having a refractive index of 1.8 or higher and lower than that of GaN. The sheet 240 is brought into close contact with the other surface 10b of the processed wafer 10 by being pressed against the other surface 10b of the processed wafer 10 .

そして、レーザ光Ｌを照射して変質層１５を形成した後は、シート２４０を剥がして加工ウェハ１０を洗浄する。 After the altered layer 15 is formed by irradiating the laser light L, the sheet 240 is peeled off and the processed wafer 10 is cleaned.

以上説明した本実施形態によれば、緩衝材としてのシート２４０を介してレーザ光Ｌを照射するため、上記第１実施形態と同様の効果を得ることができる。 According to the present embodiment described above, since the laser light L is irradiated through the sheet 240 as a cushioning material, the same effects as those of the first embodiment can be obtained.

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 (Other embodiments)
Although the present disclosure has been described with reference to embodiments, it is understood that the present disclosure is not limited to such embodiments or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.

例えば、上記各実施形態において、エピタキシャル膜３は、ｎ－型エピタキシャル層３ｂのみで構成されていてもよい。 For example, in each of the embodiments described above, the epitaxial film 3 may consist of only the n − -type epitaxial layer 3b.

また、上記各実施形態において、図１Ｇの工程では、チップ構成ウェハ３０の他面３０ｂを研磨せずに金属膜６１を形成するようにしてもよい。例えば、半導体素子として光半導体素子等を形成する場合には、半導体チップＳ１の他面側に凹凸構造を形成することにより、他面側から効果的に光を取り出すことが可能となる。そして、加工ウェハ１０をチップ構成ウェハ３０とリサイクルウェハ４０とに分割した直後においては、チップ構成ウェハ３０の他面３０ｂは、変質層１５が残存した状態となっており、微小な凹凸が形成された状態となっている。このため、光半導体素子を形成する場合には、チップ構成ウェハ３０の他面３０ｂを研磨せず、変質層１５の凹凸を利用するようにしてもよい。 Further, in each of the above-described embodiments, in the process of FIG. 1G, the metal film 61 may be formed without polishing the other surface 30b of the chip-constituting wafer 30 . For example, when an optical semiconductor element or the like is formed as the semiconductor element, it is possible to effectively extract light from the other surface side by forming an uneven structure on the other surface side of the semiconductor chip S1. Immediately after the processed wafer 10 is divided into the chip-constituting wafer 30 and the recycled wafer 40, the other surface 30b of the chip-constituting wafer 30 is in a state in which the deteriorated layer 15 remains, and fine unevenness is formed. It is in a state of Therefore, when optical semiconductor elements are formed, the unevenness of the altered layer 15 may be used without polishing the other surface 30b of the chip-constituting wafer 30. FIG.

さらに、上記各実施形態において、図１Ｂのエピタキシャル膜３を形成する工程では、ＧａＮウェハ１の他面１ｂ側にもエピタキシャル膜が形成されるようにしてもよい。これによれば、例えば、変質層１５をＧａＮウェハ１内に形成する場合においても、リサイクルウェハ４０として所定以上の厚さを残し易くなり、再利用できる回数の増加を図ることができる。なお、このような構成とする場合においても、加工ウェハ１０の他面１０ｂには微小な凹凸Ｕが形成されるため、上記のように緩衝材を介してレーザ光を照射することにより、好適に変質層１５を形成することができる。 Furthermore, in each of the above-described embodiments, an epitaxial film may also be formed on the other surface 1b side of the GaN wafer 1 in the step of forming the epitaxial film 3 in FIG. 1B. According to this, for example, even when the altered layer 15 is formed in the GaN wafer 1, it becomes easy to leave a predetermined thickness or more as the recycled wafer 40, and the number of times of reuse can be increased. Even in the case of such a configuration, since the other surface 10b of the processed wafer 10 is formed with minute unevenness U, it is possible to preferably Altered layer 15 can be formed.

また、上記第１実施形態では、図５に示されるように、集光レンズ２００を溶液２１０と外気との界面に配置するようにしてもよい。これによれば、集光レンズ２００で集光されたレーザ光Ｌがそのまま溶液２１０内に出射されるため、集光されたレーザ光Ｌが溶液２１０と外気との界面による影響を受けなくなる。したがって、加工ウェハ１０の内部に、さらに好適に変質層１５を形成することができる。なお、図５では、集光レンズ２００を溶液２１０と外気との界面に配置する例を示しているが、集光レンズ２００は、溶液２１０内に配置されていてもよい。 Further, in the above-described first embodiment, as shown in FIG. 5, the condenser lens 200 may be arranged at the interface between the solution 210 and the outside air. According to this, the laser light L condensed by the condensing lens 200 is emitted into the solution 210 as it is, so that the condensed laser light L is not affected by the interface between the solution 210 and the outside air. Therefore, the deteriorated layer 15 can be more preferably formed inside the processed wafer 10 . Although FIG. 5 shows an example in which the condenser lens 200 is arranged at the interface between the solution 210 and the outside air, the condenser lens 200 may be arranged inside the solution 210 .

１ａ 一面
１ｂ 他面
１ ＧａＮウェハ
３ エピタキシャル膜
１０ 加工ウェハ
１０ａ 一面
１０ｂ 他面
１１ 一面側素子構成部分
１５ 変質層
３０ チップ構成ウェハ
４０ リサイクルウェハ
２１０ａ 液面
２１０ 溶液
Ｌ レーザ光
Ｓ１ 半導体チップ 1a One side 1b Other side 1 GaN wafer 3 Epitaxial film 10 Processed wafer 10a One side 10b Other side 11 One side element constituent part 15 Altered layer 30 Chip constituent wafer 40 Recycled wafer 210a Liquid surface 210 Solution L Laser beam S1 Semiconductor chip

Claims (6)

半導体素子が形成された半導体チップの製造方法であって、
窒化ガリウムで構成され、一面（１ａ）および前記一面と反対側の他面（１ｂ）を有し、前記一面側がガリウム面とされていると共に前記他面側が窒素面とされている窒化ガリウムウェハ（１）を用意することと、
前記窒化ガリウムウェハの前記一面上にエピタキシャル膜（３）を形成することにより、前記エピタキシャル膜側の面を一面（１０ａ）とすると共に前記窒化ガリウムウェハ側の面を他面（１０ｂ）とし、前記一面側に複数のチップ形成領域（ＲＡ）を有する加工ウェハ（１０）を構成することと、
前記複数のチップ形成領域に対し、前記半導体素子の一面側素子構成部分（１１）を形成することと、
前記加工ウェハの他面側から当該加工ウェハの内部にレーザ光（Ｌ）を照射することにより、前記加工ウェハの内部に、前記加工ウェハの面方向に沿った変質層（１５）を形成することと、
前記変質層を境界として前記加工ウェハを分割することにより、前記加工ウェハを、前記加工ウェハの一面側のチップ構成ウェハ（３０）と、前記加工ウェハの他面側のリサイクルウェハ（４０）とに分割することと、
前記チップ構成ウェハから半導体チップ（Ｓ１）を取り出すことと、
前記リサイクルウェハを再び前記窒化ガリウムウェハとして利用することと、を行い、
前記変質層を形成することでは、前記加工ウェハの他面側に、前記加工ウェハと反対側の表面（２１０ａ、２３０ａ、２４０ａ）が平坦となり、屈折率が１．８以上であって、前記窒化ガリウムの屈折率以下の材料で構成される緩衝材（２１０、２３０、２４０）を配置した状態で前記レーザ光を照射する半導体チップの製造方法。 A method for manufacturing a semiconductor chip on which a semiconductor element is formed, comprising:
A gallium nitride wafer made of gallium nitride and having one surface (1a) and the other surface (1b) opposite to the one surface, wherein the one surface is a gallium surface and the other surface is a nitrogen surface ( 1) and
By forming an epitaxial film (3) on the one surface of the gallium nitride wafer, the epitaxial film side surface is one surface (10a) and the gallium nitride wafer side surface is the other surface (10b), and constructing a processed wafer (10) having a plurality of chip formation areas (RA) on one side;
forming a one-side element constituting portion (11) of the semiconductor element in the plurality of chip forming regions;
Forming an altered layer (15) along the surface direction of the processed wafer inside the processed wafer by irradiating the inside of the processed wafer with a laser beam (L) from the other surface side of the processed wafer. When,
By dividing the processed wafer with the deteriorated layer as a boundary, the processed wafer is divided into a chip-constituting wafer (30) on one side of the processed wafer and a recycled wafer (40) on the other side of the processed wafer. splitting and
taking out a semiconductor chip (S1) from the chip-constituting wafer;
reusing the recycled wafer as the gallium nitride wafer;
By forming the deteriorated layer, the surface (210a, 230a, 240a) opposite to the processed wafer becomes flat on the other surface side of the processed wafer, has a refractive index of 1.8 or more, and has the nitrided layer. A method for manufacturing a semiconductor chip in which the laser beam is irradiated in a state in which cushioning materials (210, 230, 240) made of a material having a refractive index lower than that of gallium are arranged. 前記変質層を形成することでは、前記緩衝材として、所定の屈折率を有する添加粒子が分散された溶液（２１０）に前記加工ウェハを浸漬させた状態で前記レーザ光を照射する請求項１に記載の半導体チップの製造方法。 2. The method according to claim 1, wherein in forming the modified layer, the laser beam is irradiated while the processed wafer is immersed in a solution (210) in which additive particles having a predetermined refractive index are dispersed as the buffer material. A method of manufacturing the semiconductor chip described. 前記変質層を形成することでは、集光レンズ（２００）を介して前記レーザ光を照射すると共に、前記集光レンズを前記溶液内または前記溶液と外気との界面に配置する請求項２に記載の半導体チップの製造方法。 3. The method according to claim 2, wherein forming the modified layer includes irradiating the laser beam through a condenser lens (200) and arranging the condenser lens in the solution or at an interface between the solution and the outside air. of semiconductor chips. 前記変質層を形成することでは、前記緩衝材として、所定の屈折率を有する添加粒子を分散させたレジスト（２３０）を前記加工ウェハの他面に配置した状態で前記レーザ光を照射する請求項１に記載の半導体チップの製造方法。 In the step of forming the deteriorated layer, the laser beam is irradiated while a resist (230) in which additive particles having a predetermined refractive index are dispersed is arranged as the buffer material on the other surface of the wafer to be processed. 2. The method for manufacturing the semiconductor chip according to 1. 前記変質層を形成することでは、前記緩衝材として、所定の屈折率を有する添加粒子を分散させたシート（２４０）を前記加工ウェハの他面に配置した状態で前記レーザ光を照射する請求項１に記載の半導体チップの製造方法。 In the step of forming the modified layer, the laser beam is irradiated while a sheet (240) in which additive particles having a predetermined refractive index are dispersed is arranged as the buffer material on the other surface of the processing wafer. 2. The method for manufacturing the semiconductor chip according to 1. 前記緩衝材は、前記窒化ガリウムよりも透過率が高くされている請求項１ないし５のいずれか１つに記載の半導体チップの製造方法。 6. The method of manufacturing a semiconductor chip according to claim 1, wherein said buffer material has a higher transmittance than said gallium nitride.
JP2021026896A 2021-02-23 2021-02-23 Manufacturing method of semiconductor chip Pending JP2022128560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021026896A JP2022128560A (en) 2021-02-23 2021-02-23 Manufacturing method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021026896A JP2022128560A (en) 2021-02-23 2021-02-23 Manufacturing method of semiconductor chip

Publications (1)

Publication Number Publication Date
JP2022128560A true JP2022128560A (en) 2022-09-02

Family

ID=83064120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026896A Pending JP2022128560A (en) 2021-02-23 2021-02-23 Manufacturing method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP2022128560A (en)

Similar Documents

Publication Publication Date Title
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9076860B1 (en) Residue removal from singulated die sidewall
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
KR20140039049A (en) Laser and plasma etch wafer dicing using physically-removable mask
KR20200005668A (en) Mitigating Particle Contamination During Wafer Dicing Processes
JP7470104B2 (en) Wafer dicing using a hybrid laser scribing and plasma etching technique with intermediate breakthrough processing
TWI783251B (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
JP2022544924A (en) A Hybrid Wafer Dicing Method Using Uniform Rotating Beam Laser Scribing and Plasma Etching
JP2022128560A (en) Manufacturing method of semiconductor chip
CN113539928B (en) Semiconductor chip and method for manufacturing the same
JP7402312B2 (en) Hybrid wafer dicing method using actively focused laser beam laser scribing and plasma etching processes
JP2022128561A (en) Gallium nitride wafer and method of manufacturing semiconductor chip
JP2022135625A (en) Semiconductor chip, processed wafer, and method for manufacturing semiconductor chip
JP7553915B2 (en) Method for manufacturing a gallium nitride semiconductor device
JP7531151B2 (en) Method for manufacturing a gallium nitride semiconductor device
JP2022179136A (en) Manufacturing method of semiconductor chip
JP2023056752A (en) Semiconductor chip and manufacture method thereof
TWI835575B (en) Manufacturing method of semiconductor wafer
JP2024054760A (en) Processed wafer dividing device and processed wafer dividing method
TW202437366A (en) Manufacturing method of semiconductor wafer
CN115274843A (en) Semiconductor chip and method for manufacturing the same
JP2023095359A (en) Silicon carbide wafer and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903