JP2022126966A - メモリ障害検出装置、検出プログラム、および検出方法 - Google Patents

Abstract

【課題】修正可能な障害を含んだ障害検出に基づく誤ったメモリ障害の判定を防止する。【解決手段】メモリ障害明出装置は、データを記憶するメモリ１と、メモリ１を制御するとともにエラーの有無を検出するメモリコントローラ２と、ファームウェア３とを備え、メモリコントローラ２は、訂正可能エラーの発生を検出するエラー検出部１０と、エラーが検出される頻度を計測する頻度計測部１１と、所定以上の頻度でエラーが検出されたことを判定する頻度判定部１２と、所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出するエラー算出部１３と、算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定するエラー判定部１４とを有する。【選択図】図１

Description

本発明は、メモリ障害検出装置および検出方法に関する。

半導体を用いたメモリにあっては、放射線の衝突等の原因により、メモリ内のデータが不正な値となる(以後「データ化け」 と呼ぶ)場合があり、このような現象をソフトエラーと呼ぶ。このソフトエラーは一過性の現象である為、データ化けが発生しても、正しいデータを書き込む事により、修復が可能である。また、近年のメモリの高密度化／微細化に伴い、ソフトエラーの影響が大きくなる傾向があり、このソフトエラーを原因として、メモリ内において大量のデータ化けが発生する場合がある。さらに、このようなソフトエラーだけでなく、メモリ自体の故障によっても、メモリ内においてデータ化けが発生する場合がある。

前記ソフトエラーやメモリ故障への対策に関連する技術として、ＥＣＣ(Error Correcting Code：誤り訂正符号)、ＳＤＤＣ(Single Device Data Correction：単デバイスデータ訂正)、ＤＤＤＣ(Double Device Data Correction：複デバイスデータ訂正)等がある。前記ＳＤＤＣの技術は、ＥＣＣをサポートするメモリモジュールを構成するメモリ部品のうち1個の、全データが化けたとしてもＣＥとして検出／訂正する能力を持つ。同様に、ＤＤＤＣの技術は、２個の全データが化けたとしても訂正可能エラー（correctable error：以下ＣＥと称す）として検出／訂正する能力を持つ。
これらの技術を採用している場合、ソフトエラーによりメモリ内において大量のデータ化けが発生しても、ほとんどの場合、検出／訂正することができる。

さらに、ソフトエラーやメモリ故障への対策に関連する技術として、Patrol Scrubがある。Patrol Scrubは、メモリコントローラが、周期的に全メモリのリードを行い、リードしたデータにおいて訂正可能なデータ化けを検出した場合、正しいデータを書き戻して修復する機能である。ソフトエラーにより、メモリ内に訂正可能なデータ化けが発生していた場合、前記Patrol Scrubの実行により全て修復することができる。

また、メモリを用いる機器が一般的に持つ機能として、機器の起動時等に、メモリ初期化処理として、メモリ全体へ特定のデータを書き込む機能がある。ソフトエラーにより、メモリ内に訂正可能なデータ化けが発生していた場合、メモリ初期化により全て修復することができる。

例えば基礎入出力システムプログラム（ＢＩＯＳ：Basic Input Output System）によってメモリのＣＥを監視する技術に関連して、下記の特許文献１、２がある。
特許文献１に記載されたメモリ障害対処システムでは、メモリコントローラからファームウェアへのＣＥ発生通知を用いてＣＥ発生回数を計測し、ＣＥ発生回数が閾値に到達した場合、メモリ故障と判断している。
また、特許文献２に記載されたメモリ障害処理システムでは、メモリにおいて検出した障害の発生回数総和が総和閾値を超えるとメモリ故障と判断し、総和閾値はメモリに発生する障害がソフトエラーではなくハードエラーであるとみなすことができ、メモリが故障している可能性が高いと判断するのに好適な値を設定している。
特許文献1の手段の閾値を、特許文献2の手段で選定すれば、ソフトエラーによるCEが原因で 誤ってメモリ故障と判断してしまう可能性が低い、CE監視を実現できる。

特開２０２０－１５４５９１号公報 特開２０１１－１５０４６９号公報

しかしながら、特許文献１と特許文献２とに記載された技術を用いてメモリ障害を検出する場合、下記の課題がある。
適切な閾値を選択しないと、ソフトエラーによるＣＥを原因とする障害を誤ってメモリ故障と判断してしまう可能性があるにもかかわらず、適切な閾値を選定することが難しい。
ソフトエラーによるＣＥが原因で 誤ってメモリ故障と判断してしまう可能性が低い、閾値の選定には、ソフトエラーによって発生しうるＣＥ発生回数よりも、閾値を大きくする必要がある。
その理由は、ソフトエラーによって発生しうるＣＥ発生回数を見積もるには、ソフトエラーが継続的に発生する現象である事を考慮すると、一例として、以下の式（１）の値を見積もる必要がある。
ソフトエラーによって発生しうるＣＥ発生回数＝
(監視期間の単位時間数)＊(単位時間あたりのソフトエラーによって発生しうるＣＥ発生回数) ……（１）
ここで、「監視期間の単位時間数」は、機器の運用期間に依存する為、機器の運用期間を、閾値選定時に把握しておく必要があり、その値の設定の難易度が高い。
また、「単位時間あたりのソフトエラーによって発生しうるＣＥ発生回数」も、ソフトエラーにおいて、放射線のメモリへの衝突場所等により、メモリ内に どれだけの量のデータ化けが発生するかが大幅に異なる為、その値の見積もりの難易度が高い。

この発明は、メモリ障害の誤検出の可能性の低い判定の閾値を選定することを目的とする。

上記課題を解決するために、本発明の第１の態様にかかるメモリ障害検出装置は、データを記憶するメモリと、このメモリを制御するとともにエラーの有無を検出するメモリコントローラと、ファームウェアと、を備え、前記メモリコントローラは、前記メモリにおける訂正可能エラーの発生を検出するエラー検出部と、該エラー検出部によりエラーが検出される頻度を計測する頻度計測部と、該頻度計測部により所定以上の頻度でエラーが検出されたことを判定する頻度判定部と、該頻度判定部が所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出するエラー算出部と、該エラー算出部により算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定するエラー判定部とを有する。

本発明の第２の態様にかかるメモリ障害検出方法は、データを記憶するメモリにおける訂正可能エラーの発生を検出する工程と、エラーが検出される頻度を計測する工程と、所定以上の頻度でエラーが検出されたことを判定する工程と、所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出する工程と、算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定する工程とを有する。

本発明によれば、メモリ障害の誤検出の可能性の低い判定の閾値を選定することができる。

本発明の最少構成にかかるメモリ障害検出装置のブロック図である。 本発明の一実施形態にかかるメモリ障害検出装置のブロック図である。 一実施形態のメモリ障害検出装置の処理ステップを示すフローチャートである。

図１は、メモリ障害検出装置の最少構成例を示すものである。
図１のメモリ障害検出装置は、データを記憶するメモリ１と、このメモリ１を制御するとともにエラーの有無を検出するメモリコントローラ２と、ファームウェア３とを備え、前記メモリコントローラ１は、前記メモリ１における訂正可能エラーの発生を検出するエラー検出部１０と、該エラー検出部１０によりエラーが検出される頻度を計測する頻度計測部１１と、該頻度計測部１１により所定以上の頻度でエラーが検出されたことを判定する頻度判定部１２と、該頻度判定部１２が所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出するエラー算出部１３と、該エラー算出部１３により算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定するエラー判定部１４とを有する。

上記構成のメモリ障害検出装置によれば、頻度判定部１２によって訂正可能エラーの発生頻度を判定した後に計数を開始するので、訂正可能エラーを本来検出すべき障害と誤って判定する可能性が低い閾値を選定して、エラー計数回数と比較することにより、メモリ障害の誤検出を最小限にすることができる。

また、メモリ障害検出方法の最少構成は、例えばメモリコントローラ２において、データを記憶するメモリ１における訂正可能エラーの発生を検出する工程と、エラーが検出される頻度を計測する工程と、所定以上の頻度でエラーが検出されたことを判定する工程と、所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出する工程と、算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定する工程とを有する。

上記構成のメモリ障害方法によれば、訂正可能エラーの発生頻度を判定した後に計数を開始するので、訂正可能エラーを本来検出すべき障害と誤って判定する可能性が低い閾値を選定して、エラー計数回数と比較することにより、誤ったメモリ障害の検出を最小限にすることができる。

図１を具体化した本発明の一実施形態に係る構成について図２及び図３を参照して説明する。
ＣＰＵ(Central Processing Unit 中央制御装置)１００は、ファームウェアを記憶したファームウェア格納部２００、ＮＶＲＡＭ(Non Volatile RAM 電源を落としても記憶が保存される不揮発メモリ)３００、後述する＃１メモリ４１０、＃２メモリ４２０を制御するメモリコントローラ４００にアクセスする機能を持つ。
また前記ＣＰＵ１００は、前記ファームウェア格納部２００のファームウェアを実行する機能を持つ。

前記メモリコントローラ４００は、＃１メモリ４１０、＃２メモリ４２０、にアクセスする機能を持つ。
前記メモリコントローラ４００は、内部に、前記＃１メモリ４１０で発生したＣＥを検出して訂正するＣＥ検出/訂正部４１１、前記＃１メモリ４１０でＣＥが発生したことをファームウェア格納部２００へ通知する＃１ＣＥ通知部４１２、前記＃２メモリ４２０で発生したＣＥを検出して訂正するＣＥ検出/訂正部４２１、前記＃２メモリでＣＥが発生したことをファームウェア格納部２００へ通知する＃２ＣＥ通知部４２２、前記＃１メモリ４１０、＃２メモリ４２０にデータ化けを検出した場合、正しいデータを書き戻して修復する機能を持つパトロールスクラブ制御部４５０を備える。

すなわち、一実施形態の障害検出装置の構成を要約すれば、下記の通りである。
（１）＃１，＃２メモリ４１０および４２０、メモリコントローラ４００、ファームウェア格納部２００に格納されたファームウェア、ファームウェアが利用可能なＮＶＲＡＭ３００を備える。
（２）前記メモリコントローラ４００が、＃１，＃２メモリ４１０および４２０から読み出したデータの訂正可能なデータ化けをＣＥの発生として検出し訂正する機能を持つ。
（３）前記メモリコントローラ４００が、ＣＥの発生を、ファームウェアへ通知する機能を持つ。
（４）前記ファームウェア格納部２００に格納されたファームウェアが、前記（３）の機能による通知の有効化と無効化を行う事が可能である。
（５）前記ファームウェア格納部２００に格納されたファームウェアが、前記（３）の通知の有効化を行う際、有効化前に発生したＣＥが通知されない処置を実施することが可能である。

（６）ファームウェア格納部２００に格納されたファームウェアが、前記（３）の機能による通知を受けて、ＣＥの発生を認識する機能を持つ。
（７）機器の起動時等に、＃１，＃２メモリ４１０、４２０の初期化処理として、メモリ全体へ特定のデータが書き込まれる。
（８）ファームウェア格納部２００に格納されたファームウェアが、前記（７）の機能によるデータの書き込みの完了を認識する事が可能である。
（９）メモリコントローラ４００が、Patrol ScrubまたはPatrol Scrubと同等の機能を持つ。
（１０）ファームウェア格納部２００に格納されたファームウェアが、前記（９）の一周期の処理の完了を認識する事が可能である。

前記ファームウェア格納部２００に格納されたファームウェアは、図３のフローチャートに示すように、下記ステップＳ１～Ｓ８の処理を行う。
以下、メモリ障害検出装置の動作とともに、一実施形態のメモリ障害検出プログラム、および障害検出方法の各工程で行われる処理について説明する。
下記ステップＳ１～Ｓ８の処理は、監視対象の＃１，＃２メモリ４１０、４２０のそれぞれについて実行される。
Ｓ１: ＃１，＃２メモリ４１０、４２０の初期化の完了、または、これらのメモリへのPatrol Scrubの一周期の完了、を待つ。
Ｓ２: ＃１，＃２メモリ４１０、４２０のＣＥ発生通知を有効化する。この有効化の際、有効化前に発生したＣＥが通知されない処置を実施する。
Ｓ３: ＃１，＃２メモリ４１０、４２０において、ＣＥ発生通知をもとに、ＣＥ発生頻度の計測を続け、「閾値を超える頻度のＣＥ」を検出するまで待つ。
Ｓ４: ＃１，＃２メモリ４１０、４２０のＣＥ発生通知を無効化する。

Ｓ５:ステップＳ３での「閾値を超える頻度のＣＥ」の検出時刻、または検出時刻を算出可能な情報を、ＮＶＲＡＭに格納する。
Ｓ６: ステップＳ５でＮＶＲＡＭに格納された情報をもとに、単位時間内の「閾値を超える頻度のＣＥ」の検出数を算出する。
Ｓ７:ステップＳ６で算出された値が閾値未満の場合、Ｓ１へ戻る。Ｓ６で算出された値が閾値以上の場合、Ｓ８へ進む。
Ｓ８:メモリ故障検出時の処理を実施。

ステップＳ３における「ＣＥ発生頻度の閾値」は、メモリの故障が疑われるＣＥ発生頻度とする。ソフトエラーにより、この閾値以上の頻度でＣＥが発生する可能性があっても良い。前記メモリの故障が疑われる「ＣＥ発生頻度の閾値」は、例えばメモリの異常についての過去の品質管理データを利用して統計的な手法により選定、設定された値が採用される。
ＮＶＲＡＭを利用する理由は、メモリ初期化が行われても、Ｓ６で利用する情報を保持する為である。

前記ステップＳ７における、メモリ故障判別は、詳細には、以下の判断基準に基づいて行われる。
メモリが故障していた場合、メモリ故障によりステップＳ３で「閾値を超える頻度のＣＥ」が検出された後、ステップＳ１が実施されてもメモリ故障は回復しない。この結果、メモリ故障により、ステップＳ３で「閾値を超える頻度のＣＥ」が再検出される。この為、メモリが故障していた場合、「閾値を超える頻度のＣＥ」の検出が繰り返される。
メモリが正常であった場合、「閾値を超える頻度のＣＥ」を発生させる規模のソフトエラーの発生により、ステップＳ３で「閾値を超える頻度のＣＥ」が検出された場合であっても、その後のステップＳ１で ソフトエラーによるメモリ内のデータ化けは全て修復される為、新たに「閾値を超える頻度のＣＥ」を発生させる規模のソフトエラーが発生しない限り、ステップＳ３では「閾値を超える頻度のＣＥ」が再検出されることはない。

以上説明した処理により、単位時間内の「閾値を超える頻度のＣＥ」を発生させる規模のソフトエラー の発生数を見積もり、ステップＳ７のＣＥ検出数と比較すべき閾値を見積もりよりも大きく設定しておけば、ソフトエラーによるＣＥを原因とするにもかかわらず誤ってメモリ故障と判断してしまう可能性が低い、ＣＥ発生の検出による監視が可能である。

前記一実施形態のステップＳ７の処理を下記のように変形して実施しても良い。
前記一実施形態のステップＳ１～Ｓ８のうち、ステップＳ７における監視対象となる一のメモリの「ステップＳ６で算出された値」を、他のメモリの「ステップＳ６で算出された値」や、本発明を導入した他の機器上のメモリの「ステップＳ６で算出された値」と比較し、監視対象の一のメモリの「ステップＳ６算出された値」が極端に大きい場合は、ステップＳ８へ進み(メモリ故障と判断する)、さもなければステップＳ１へ進む(メモリ故障ではないと判断する)ようにしても良い。

なお前記変形例における、導入した他の機器上のメモリの「ステップＳ６で算出された値」と比較する、手段については、具体的な手段を限定するものではない。
この方法により、前記一実施形態のステップＳ７で比較の対象とする閾値を見積って設定する処理の必要が無くなる。

以上、本発明の一実施形態について図面を参照して詳述したが、メモリコントローラを構成する各機能の具体的構成、メモリの数は一実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

本発明は、メモリのエラー検出装置、検出プログラム、および検出方法に利用することができる。

１ メモリ
２ メモリコントローラ
３ ファームウェア
１０ エラー検出部
１１ 頻度計測部
１２ 頻度判定部
１３ エラー算出部
１４ エラー判定部
１００ ＣＰＵ
２００ ファームウェア格納部
３００ ＮＶＲＡＭ
４００ メモリコントローラ
４１０ ＃１メモリ
４１１ ＣＥ検出／訂正部
４１２ ＃１ＣＥ通知部
４２０ ＃２メモリ
４２１ ＣＥ検出／訂正部
４２２ ＃２ＣＥ通知部
４５０ パトロールスクラブ制御部４５０

Claims (6)

1. データを記憶するメモリと、
   このメモリを制御するとともにエラーの有無を検出するメモリコントローラと、
   ファームウェアと、
   を備え、
   前記メモリコントローラは、前記メモリにおける訂正可能エラーの発生を検出するエラー検出部と、
   該エラー検出部によりエラーが検出される頻度を計測する頻度計測部と、
   該頻度計測部により所定以上の頻度でエラーが検出されたことを判定する頻度判定部と、
   該頻度判定部が所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出するエラー算出部と、
   該エラー算出部により算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定するエラー判定部と、
   を有するメモリ障害検出装置。
2. 前記頻度計測部は、前記メモリの初期化完了後に前記頻度計測部によるエラー発生頻度の計測を開始する、
   請求項１に記載のメモリ障害検出装置。
3. 前記頻度計測部は、前記メモリからデータを読み出して訂正可能なデータ化けを検出した場合に正しいデータを書き戻して修復する処理の一周期が終了した後に前記頻度計測部によるエラー発生頻度の計測を行う、
   請求項１に記載のメモリ障害検出装置。
4. 前記エラー算出部は、前記頻度判定部により所定以上の頻度で訂正可能エラーが発生したことを検出した場合に、前記メモリの訂正可能エラーの発生の通知を無効化する、
   請求項１～３のいずれか１項に記載のメモリ障害検出装置。
5. 請求項１～４のいずれか１項に記載のメモリ障害検出装置で実行される処理であって、前記メモリにおける訂正可能エラーの発生を前記エラー検出部が検出する工程と、
   エラーが検出される頻度を前記頻度計測部が計測する工程と、
   所定以上の頻度でエラーが検出されたことを前記頻度判定部が判定する工程と、
   所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を前記エラー算出部が算出する工程と、算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを前記エラー判定部が判定する工程と、
   をコンピュータに実行させるメモリ障害検出プログラム。
6. データを記憶するメモリにおける訂正可能エラーの発生を検出する工程と、
   エラーが検出される頻度を計測する工程と、
   所定以上の頻度でエラーが検出されたことを判定する工程と、
   所定以上の頻度で訂正可能エラーが発生したと判定した場合に、所定以上の頻度で発生した訂正可能エラーの単位時間あたりの検出数を算出する工程と、
   算出された検出数と予め設定されたエラー検出閾値とを比較して前記メモリが故障したか否かを判定する工程と、
   を有するメモリ障害検出方法。

Images