JP2022126602A - 結合ゲート構造を有する画像ピクセル - Google Patents

Abstract

【課題】十分なピクセル動作を提供しながら、少数のトランジスタ又は他の要素を有する画像センサピクセル回路、画像センサ及び画像センサピクセルを動作させる方法を提供する。【解決手段】画像ピクセルのアレイ内の１つ以上の画像ピクセル２２は、各々１つの入力端子におけるフォトダイオード４０を、第１の出力端子におけるコンデンサ５２及び第２の出力端子における浮遊拡散領域４６に結合する結合ゲート構造を含む。結合ゲート構造は、フォトダイオード生成電荷のオーバーフロー部分を画定するポテンシャル障壁を設定する第１のトランジスタ４２を含む。結合ゲート構造内の第２のトランジスタ４４及び第３のトランジスタ５０は、オーバーフロー電荷をコンデンサ及び浮遊拡散領域に好適な時間で転送するように変調する。第２のトランジスタ及び第３のトランジスタは、低変換ゲイン動作モードの場合に、コンデンサと浮遊拡散領域との間に導電経路を形成する。【選択図】図３

Description

本出願は、概して、撮像システムに関し、より具体的には、画像センサ内のピクセル回路に関する。

画像センサは、画像をキャプチャするために電子デバイスにおいて一般的に使用されている。典型的な構成では、画像センサは、ピクセル行及びピクセル列に配置された画像ピクセルのアレイを含む。

典型的には、各画像ピクセルは、入射光に応答して電荷を生成するための感光性素子と、生成された電荷を蓄積する電荷蓄積構造と、１つ以上のピクセル要素を互いに結合するトランジスタと、を含む。いくつかの用途では、（例えば、低ゲイン信号が生成される低ゲイン動作モードの場合）１つ以上の低ゲインコンデンサを有する画像ピクセルを提供することが望ましい場合がある。しかしながら、そのようなコンデンサ又は他の電荷蓄積構造を含めることにより、追加のピクセル領域を必要とする（画像ピクセル内の接続性のための）追加のトランジスタ又は他の要素を含めることをもたらす可能性がある。画像ピクセルのサイズが縮小されるため、これは特に問題となる。

したがって、（例えば、低ゲイン動作モードでの）十分なピクセル動作を提供しながら、少数のトランジスタ又は他の要素を有するピクセル回路及びピクセル構成を提供することが望ましいであろう。

いくつかの実施形態による、画像をキャプチャするための１つ以上の画像センサ及び処理回路を有する例示的な撮像システムの図である。 いくつかの実施形態による、ピクセルアレイ及びピクセルアレイのための制御及び読み出し回路を有する例示的な画像センサ回路の図である。 いくつかの実施形態による、結合ゲート構造を有する例示的な画像ピクセルの回路図である。 いくつかの実施形態による、図３の画像ピクセルなどの画像ピクセルを動作させるための例示的なタイミング図である。 いくつかの実施形態による、図３の画像ピクセルなどの画像ピクセルを動作させるための例示的なタイミング図である。 いくつかの実施形態による、図３の画像ピクセルなどの画像ピクセルを動作させるための例示的なタイミング図である。 いくつかの実施形態による、図３の結合ゲート構造などの結合ゲート構造を実装するための例示的なピクセルレイアウトである。 いくつかの実施形態による、３つの出力端子を有する結合ゲート構造を有する例示的な画像ピクセルの回路図である。 いくつかの実施形態による、図７の画像ピクセルなどの画像ピクセルを動作させるための例示的なタイミング図である。 いくつかの実施形態による、図７の結合ゲート構造などの結合ゲート構造を実装するための例示的なピクセルレイアウトである。 いくつかの実施形態による、図７の結合ゲート構造などの結合ゲート構造を実装するための追加の例示的なピクセルレイアウトである。

デジタルカメラ、コンピュータ、携帯電話、及び他の電子デバイスなどの電子デバイスは、画像をキャプチャするために入射光を収集する画像センサを含み得る。画像センサは、画像ピクセルのアレイを含み得る。画像センサ内のピクセルは、入射光を画像電荷（例えば、画像信号）に変換するフォトダイオードなどの感光性素子を含み得る。画像センサは、任意の数のピクセル（例えば、数百又は数千以上）を有し得る。典型的な画像センサは、例えば、数十万又は数百万のピクセル（例えば、メガピクセル）を有し得る。画像センサは、画像ピクセルを動作させるための回路、及び感光性素子によって生成された電荷に対応する画像信号を読み出すための読み出し回路などの制御回路を含み得る。

図１は、画像センサを使用して画像をキャプチャする電子デバイスなどの例示的な撮像システムの図である。図１の撮像システム１０は、カメラ、携帯電話、タブレットコンピュータ、ラップトップコンピュータ、ウェブカメラ、若しくはビデオカメラなどの携帯電子デバイスであってもよく、ビデオ監視システム、自動車撮像システム、撮像能力を有するビデオゲームシステム、拡張現実及び／若しくは仮想現実システム、無人航空機システム（例えば、ドローン）、若しくは産業システムなどの他のタイプの撮像システムであってもよく、又は画像データをキャプチャする任意の他の好適な撮像システム若しくはデバイスであってもよい。カメラモジュール１２（撮像モジュールと称されることもある）を使用して、入射光をデジタル画像データに変換することができる。カメラモジュール１２は、１つ以上のレンズ１４及び１つ以上の対応する画像センサ１６を含み得る。レンズ１４は、固定レンズ及び／又は調整可能なレンズを含み得、画像センサ１６及び他のマクロレンズの撮像面上に形成されたマイクロレンズを含み得る。画像キャプチャ動作中、シーンからの光は、レンズ１４によって画像センサ１６に焦点を合わせられ得る。画像センサ１６は、アナログピクセル画像信号を、記憶及び処理回路１８に提供される対応するデジタル画像データに変換するための回路を含み得る。所望される場合、カメラモジュール１２には、レンズ１４のアレイ及び対応する画像センサのアレイ１６が提供され得る。

記憶及び処理回路１８は、１つ以上の集積回路（例えば、画像処理回路、マイクロプロセッサ、ランダムアクセスメモリ及び不揮発性メモリなどの記憶デバイスなど）を含み得、カメラモジュールとは別個の、かつ／又はカメラモジュールの一部を形成する構成要素（例えば、画像センサ１６を含む集積回路又は画像センサ１６に関連付けられたモジュール内の集積回路の一部を形成する回路）を使用して実装され得る。記憶及び処理回路１８が、画像センサ１６の集積回路とは異なる集積回路（例えば、チップ）上に含まれる場合、処理回路１８を有する集積回路は、画像センサ１６を有する集積回路に対して積層又はパッケージ化され得る。カメラモジュール１２によってキャプチャされた画像データは、処理回路１８を使用して（例えば、処理回路１８上の画像処理エンジンを使用、処理回路１８上の撮像モード選択エンジンを使用など）処理及び記憶され得る。処理された画像データは、所望される場合、処理回路１８に結合された有線及び／又は無線通信経路を使用して、外部機器（例えば、コンピュータ、外部ディスプレイ、又は他のデバイス）に提供され得る。

図２に示すように、画像センサ１６は、画像センサピクセル２２を含むピクセルアレイ２０（本明細書では、画像ピクセル、又は単にピクセルと称されることもある）と、制御及び処理回路２４と、を含み得る。例示的な例として本明細書に記載されるいくつかの構成では、画像ピクセル２２は、行及び列に配置され得る。アレイ２０は、例えば、数百又は数千の行及び列の画像ピクセル２２を含み得る。制御回路２４は、行制御回路２６（行ドライバ回路と称されることもある）と、列読み出し及び制御回路２８（列制御回路、列読み出し回路、又は単に読み出し回路と称されることもある）とに結合され得る。行制御回路２６は、制御回路２４から行アドレスを受信し、行制御経路３０などの１つ以上の制御経路を介してリセット信号、アンチブルーミング信号、行選択信号、電荷転送信号、ダブル変換ゲイン信号（例えば、低変換ゲイン信号）、及び読み出し制御信号などの対応する行制御信号をピクセル２２の各行に供給し得る。列線３２などの１つ以上の導電線は、アレイ２０内のピクセル２２の各列に結合され得る。列線３２は、ピクセル２２から画像信号を読み出し、ピクセル２２にバイアス信号（例えばバイアス電流又はバイアス電圧）を供給するために使用され得る。所望される場合、ピクセル読み出し動作中に、行制御回路２６を使用してアレイ２０内のピクセル行が選択され得、そのピクセル行内の画像ピクセル２２によって生成された画像信号は、列線３２に沿って読み出され得る。

列読み出し回路２８は、列線３２を介して画像信号（例えば、ピクセル２２によって生成されたアナログピクセル値）を受信し得る。列読み出し回路２８は、アレイ２０から読み出される較正信号（例えば、リセットレベル信号、基準レベル信号）及び／又は画像信号（例えば、画像レベル信号）を一時的に記憶するためのメモリ回路、増幅器回路、アナログデジタル変換（analog to digital conversion、ＡＤＣ）回路、バイアス回路、列回路を選択的にイネーブル若しくはディセーブルにするためのラッチ回路、又はピクセル２２を動作させるため、かつピクセル２２から画像信号を読み出すためにアレイ２０内の１つ以上のピクセル列に結合された他の回路を含み得る。読み出し回路２８内のＡＤＣ回路は、アレイ２０から受信したアナログピクセル値を、対応するデジタルピクセル値（デジタル画像データ又はデジタルピクセルデータと称されることもある）に変換し得る。列読み出し回路２８は、１つ以上のピクセル列内のピクセルに関連付けられたデジタルピクセルデータを制御及び処理回路２４及び／又はプロセッサ１８（図１）に供給し得る。

ピクセルアレイ２０にはまた、単一の画像センサが異なる色又は波長のセットの光をサンプリングすることを可能にする複数の（色）フィルタ素子（各々が１つ以上のそれぞれのピクセルに対応する）を有するフィルタアレイが提供され得る。一例として、アレイ２０内の画像ピクセルなどの画像センサピクセルには、赤色、緑色、及び青色のフィルタ素子を有するカラーフィルタアレイが提供され得、これにより、単一の画像センサが、ベイヤーモザイクパターンに配置された対応する赤色、緑色、及び青色の画像センサピクセルを使用して、赤色、緑色、及び青色（ＲＧＢ）の光をサンプリングすることが可能になる。別の例では、ベイヤーパターンの緑色ピクセルは、広帯域カラーフィルタ素子（例えば、透明カラーフィルタ素子、黄色カラーフィルタ素子など）を有する広帯域画像ピクセルに置き換えられ得る。更に別の例では、ベイヤーパターンの緑色ピクセルのうちの１つは、赤外（infrared、ＩＲ）カラーフィルタ素子の下に形成されたＩＲ画像ピクセルに置き換えられ得、かつ／又は残りの赤色、緑色、及び青色の画像ピクセルも、ＩＲ光に敏感であってもよい（例えば、それぞれの色の光に加えてＩＲ光を通すフィルタ素子の下に形成され得る）。これらの例は単なる例示であり、一般に、任意の所望の色及び／又は波長並びに任意の所望のパターンのフィルタ素子が、任意の数の画像ピクセル２２の上に形成され得る。

図３は、例示的な画像ピクセル２２の回路図である。図３に示すように、ピクセル２２は、フォトダイオード４０などの感光性素子を含み得る。フォトダイオード４０は、基準電圧（例えば、グランド電圧）を受信する電圧端子３８に結合された第１の端子を有する。入射光からの電荷は、フォトダイオード４０によって収集され得る。フォトダイオード４０は、入射光（例えば、衝突する光子）の受信に応答して電荷（例えば、電子）を生成し得る。フォトダイオード４０によって収集される電荷の量は、衝突する光の強度及び露光持続時間（又は集積時間）に依存し得る。

図３のピクセル２２はまた、浮遊拡散領域４６などの浮遊拡散領域を含む。浮遊拡散領域４６は、ドープ半導体領域（例えば、イオン注入、不純物拡散、又は他のドーピングプロセスによってドープされるシリコン基板内の領域）であってもよい。したがって、浮遊拡散領域４６は、関連する電荷蓄積容量を有し得る（例えば、図３のコンデンサとして概略的に示されている）。フォトダイオード電荷又は他の電荷（例えば、リセット電圧レベル電荷、暗電流電荷など）は、ピクセル読み出し動作のために浮遊拡散領域４６に転送及び蓄積され得る。

いくつかの用途では、浮遊拡散領域４６の蓄積容量を拡張し、低（変換）ゲインコンデンサを含めることにより、低（変換）ゲイン動作モードでピクセル２２を動作させることが望ましい場合がある。図３に示すように、ピクセル２２は、コンデンサ５２（例えば、低ゲインコンデンサ）などの電荷蓄積構造を含む。浮遊拡散領域４６をコンデンサ５２により効率的に結合するために、図３のピクセル２２は、コンデンサ５２と浮遊拡散領域４６との間に結合ゲート構造（例えば、互いに結合された複数のトランジスタ又はゲートを含む構造）を含み得る。

特に、ピクセル２２は、（例えば、ピクセル２２内の結合ゲート構造の一部として）トランジスタ４２、４４、及び５０を含み得る。図３に示すように、トランジスタ４２及び４４はフォトダイオード４０を浮遊拡散領域４６に結合（例えば、選択的に接続）し、それによってフォトダイオード生成電荷を、トランジスタ４２及び４４を使用して、フォトダイオード４０から浮遊拡散領域４６に転送することを可能にする。トランジスタ４２及び５０は、フォトダイオード４０をコンデンサ５２に結合し、それによってフォトダイオード生成電荷を、トランジスタ４２及び５０を使用して、フォトダイオード４０からコンデンサ５２に転送することを可能にする。コンデンサ５２は、受信電荷の複数のインスタンスを集積し、集積された電荷を蓄積するように構成され得る。トランジスタ４４及び５０は、浮遊拡散領域４６をコンデンサ５２に結合し、それによって（例えば、電荷転送動作の場合、電荷共有動作の場合に）トランジスタ４４及び５０を使用して、浮遊拡散領域４６とコンデンサ５２との間の導電経路によってコンデンサ５２を接続することを可能にする。

トランジスタ５０は、電荷蓄積構造５２の第１の端子（例えば、コンデンサ５２の第１の端子）に結合され得る。電荷蓄積構造５２の第２の端子（例えば、コンデンサ５２の第２の端子）は、基準電圧（信号）を受信する電圧端子５４に結合され得る。例として、電圧端子５４は、コンデンサ５２の第２の端子に固定された基準電圧を提供し得るか、又はコンデンサ５２の第２の端子に可変基準電圧信号（例えば、第１の期間中に第１の電圧値、第２の期間中に第２の電圧値を呈する）を提供し得る。

フォトダイオード４０は、生成電荷を結合ゲート構造に提供するため、フォトダイオード４０に結合されたトランジスタ４２の端子は、結合ゲート構造の入力端子と称される場合がある。同様に、結合ゲート構造は、フォトダイオード生成電荷を浮遊拡散領域４６及びコンデンサ５２に出力するため、浮遊拡散領域４６に結合されたトランジスタ４４の端子及びコンデンサ５２に結合されたトランジスタ５０の端子は、それぞれ、結合ゲート構造の第１及び第２の出力端子と称される場合がある。

所望される場合、トランジスタ４２、４４、及び５０の間の（共有される）結合ゲート構造内の中間ノード又は領域は、枯渇したノードであり得る。より一般的には、結合ゲート構造は、フォトダイオード生成オーバーフロー電荷の対応する領域への各転送（例えば、フォトダイオード４０から浮遊拡散領域４６又はコンデンサ５２へのオーバーフロー電荷）が、対応する領域へのすべての対応するオーバーフロー電荷を完全に転送し得るように構成され得る。所望される場合、結合ゲート構造は、すべてのオーバーフロー電荷のこの完全な転送を容易にするために、及び所望の場合に、他の（残りの）フォトダイオード生成電荷の転送を容易にするための任意の他の好適な構造を含み得る。

１つ以上のピクセル要素を（例えば、リセット電圧レベルに）リセットするために、ピクセル２２は、リセットトランジスタ４８などのリセットトランジスタを含み得る。図３に示すように、トランジスタ４８は、基準電圧（例えば、リセット電圧レベルに関連付けられた電源電圧）を受信する電圧端子５６を浮遊拡散領域４６に結合する。特に、トランジスタ４８が（例えば、制御信号ＲＳＴをアサートすることによって）作動する場合に、浮遊拡散領域４６は、リセット電圧レベル（例えば、電源電圧）にリセットされ得る。追加的に、トランジスタ４８は、他のトランジスタとともに（例えば、対応する制御信号ＴＸ＿ＢＲ、ＴＸ＿ＦＤ、及びＴＸ＿Ｅ２をアサートすることによってトランジスタ４２、４４、及び５０とともに）作動する場合に、フォトダイオード４０及びコンデンサ５２もリセット電圧レベルにリセットし得る。トランジスタ４２、４４、及び４８はまた、一例として、フォトダイオード４０のための（例えば、電圧端子５６への）アンチブルーミング経路を提供し得る。

図３に示すように、ピクセル２２は、ピクセル２２の読み出し部分を形成するソースフォロワトランジスタ６０と、ピクセル選択（又は行選択）トランジスタ６２と、を含む。特に、選択トランジスタ６２は、選択信号ＳＥＬによって制御されるゲート端子を有する。選択信号ＳＥＬがアサートされると、トランジスタ６２が作動し、浮遊拡散領域４６における電荷の量に比例する大きさを有する対応するピクセル出力信号が、ソースフォロワトランジスタ６０を介して、列線６８（例えば、図２の線３２）などのピクセル出力経路に渡される。浮遊拡散領域４６が読み出し中のフォトダイオード生成電荷を蓄積している場合に、対応するピクセル出力信号は、画像（レベル）信号と称される場合がある。浮遊拡散領域４６が読み出し中のリセットレベル電荷を蓄積している場合、対応するピクセル出力信号は、リセットレベル信号と称される場合がある。

例示的な画像ピクセルアレイ構成では、ピクセル２２の行及び列が多数存在する。列線６８は、ピクセル２２の各列に関連付けられ得る（例えば、列内の各画像ピクセル２２は、対応する行選択トランジスタ６２を介して同じ列線６８に結合され得る）。制御信号ＳＥＬは、選択された画像ピクセル２２から列線６８へのピクセル出力信号を読み出すためにアサートされ得る。ピクセル出力信号は、更なる処理のために、読み出し回路２８（図２）及び処理回路１８（図１）に提供され得る。

図３のピクセル２２などの画像ピクセルのアレイを有する画像センサは、様々な光条件（例えば、比較的低光の環境、比較的高光の環境、低光環境と高光環境との間の中間光環境など）で動作し得る。いくつかの用途では（例えば、高ダイナミックレンジ画像を提供するために）、図３のピクセル２２は、集積サイクルごとに（例えば、集積期間ごとに）２つ以上の画像信号（例えば、２つの画像信号）を生成することが望ましい場合がある。

図３のピクセル２２が、オーバーフロー電荷（例えば、フォトダイオード生成電荷の１つ以上のオーバーフロー部分）に基づく低変換ゲイン画像信号及び、残りの電荷（例えば、フォトダイオード生成電荷の１つ以上のオーバーフロー部分を除去した後にフォトダイオードに蓄積されたままであるフォトダイオード生成電荷の一部分）に基づく高変換ゲイン画像信号を生成する構成が、例示的な例として本明細書に記載されている。したがって、図４は、図３のピクセル２２などのピクセルが、これらの低及び高変換ゲイン信号を生成するように動作可能であり得る方法を示す例示的なタイミング図である。

図４の例では、制御信号ＳＥＬ、ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、ＴＸ＿ＦＤ、ＲＳＴ、ＣＬＧ＿ＲＥＦ、及びＳＨを使用して、ピクセル２２の動作を制御し得る。特に、行制御回路２６及び／又は制御回路２４などの制御回路（図２）は、それぞれの制御線３０を介して（図２）、これらの制御信号の１つ以上（例えば、すべて）をピクセル２２内の対応する要素（及び読み出し回路２８などの他の回路）に提供するように構成され得る。図３のピクセル２２を参照すると、制御回路は、制御信号ＳＥＬをトランジスタ６２に提供し、制御信号ＴＸ＿ＢＲをトランジスタ４２に提供し、制御信号ＴＸ＿Ｅ２をトランジスタ５０に提供し、制御信号ＴＸ＿ＦＤをトランジスタ４４に提供し、制御信号ＲＳＴをトランジスタ４８に提供し、制御信号（又は基準電圧信号）ＣＬＧ＿ＲＥＦを電圧端子５４に提供し、制御信号ＳＨを読み出し回路２８（図２）のサンプリングホールド回路及びサンプリングスイッチ又は回路などの対応する読み出し回路構成要素に提供し得る。

図４に示すように、制御回路は、シャッタ期間Ｔ１、集積期間Ｔ２、及び読み出し期間Ｔ３中にピクセル２２を動作させ得る。シャッタ期間Ｔ１中に、制御回路は、制御信号ＳＥＬ、ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、ＴＸ＿ＦＤ、及びＲＳＴを完全にアサートして、ピクセル２２内のピクセル要素（例えば、浮遊拡散領域４６、フォトダイオード４０、コンデンサ５２など）をリセット電圧レベル（例えば、電圧端子５６に供給されるピクセル電源電圧）にリセットし得る。フォトダイオード４０がリセット電圧レベルにリセットされた後（例えば、シャッタ期間Ｔ１中の制御信号ＴＸ＿ＢＲの脱アサーション後）、フォトダイオード４０のための集積期間が開始し得る（例えば、フォトダイオード４０は、入射光に応答して電荷の蓄積を開始し得る）。

集積期間Ｔ２中に、フォトダイオード生成電荷のオーバーフロー部分の転送は、制御信号ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、及びＴＸ＿ＦＤを使用して、浮遊拡散領域４６とコンデンサ５２との間で変調され得る（例えば、選択的に転送され得る）。フォトダイオードオーバーフロー電荷のこの選択的な転送は、いくつかのパルス期間にわたって繰り返し実行され得る。トランジスタ４２は、フォトダイオード４０におけるフォトダイオード生成電荷を第１及び第２の部分（例えば、ポテンシャル障壁を上回る第１のオーバーフロー部分、及びポテンシャル障壁を下回る第２の残りの部分）に分離するポテンシャル障壁として機能する（例えば、形成する、画定するなど）ように構成され得る。具体的には、制御回路は、（部分的に）制御信号ＴＸ＿ＢＲを好適な電圧にアサートして、トランジスタ４２を制御し、ポテンシャル障壁を形成し得る。ＴＸ＿ＢＲのこの部分的なアサーションとともに、制御回路はまた、（部分的に）制御信号ＴＸ＿ＦＤ又はＴＸ＿Ｅ２のうちの１つをアサートして、フォトダイオード生成電荷のオーバーフロー部分を、それぞれ浮遊拡散領域４６又はコンデンサ５２に転送し得る。

例示的な例として、制御回路は、第１の電圧レベルで制御信号を提供して、制御信号を完全にアサートし得、第２の電圧レベルで制御信号を提供して、制御信号を脱アサートし得、第１の電圧レベルと第２の電圧レベルとの間の第３の好適な電圧レベルで制御信号を提供して、制御信号を部分的にアサートし得る。各制御信号の第３の電圧レベルは変動し得、制御信号のタイプ及び機能に応じて必要に応じて調整され得る（例えば、所望のポテンシャル障壁レベルを提供する、十分な電荷転送を確保するなど）。

図４の例では、集積期間Ｔ２は、ある数のパルス期間Ｔ２－１、Ｔ２－２、．．．、Ｔ２－Ｎを含み得、その間にオーバーフロー電荷の浮遊拡散領域４６及びコンデンサ５２への転送が生じる。図４の例では、３つのそのようなパルス期間が示されているが、これは単なる例示である。所望される場合、集積期間Ｔ２は、任意の好適な数のパルス期間を含み得る。各期間中に、フォトダイオード生成電荷のそれぞれのオーバーフロー電荷部分は、最初に浮遊拡散領域４６に転送され、次いでコンデンサ５２に転送され得る。

図４に示すように、各パルス期間は、ＴＸ＿ＦＤの（部分的）アサーション（例えば、制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤのアサーションパルス）と同時に、制御信号ＴＸ＿ＢＲの部分アサーションを含んで、フォトダイオード生成電荷のオーバーフロー部分を画定し、フォトダイオード生成電荷の画定されたオーバーフロー部分を浮遊拡散領域４６（例えば、トランジスタ４２及び４４を介して）に転送するために好適なポテンシャル障壁を設定し得る。制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤのパルス後に好適な時間の後、制御信号ＴＸ＿ＢＲ及びＴＸ＿Ｅ２もまた、パルス期間内にパルスし得る。特に、制御信号ＴＸ＿ＢＲは、制御信号ＴＸ＿Ｅ２の（部分的）アサーションと同時に部分的にアサートされて、フォトダイオード生成電荷のオーバーフロー部分を画定し、フォトダイオード生成電荷の画定されたオーバーフロー部分をコンデンサ５２（例えば、トランジスタ４２及び５０を介して）に転送するために好適なポテンシャル障壁を設定し得る。複数のパルス期間にわたってコンデンサ５２に転送されたフォトダイオード生成電荷のオーバーフロー部分は、互いに集積又は組み合わされ得る。

集積期間中に、制御回路は、制御信号ＲＳＴを（周期的又は連続的に）部分的にアサートして、フォトダイオード生成電荷のためのアンチブルーミング経路を提供し得る（例えば、浮遊拡散領域４６に転送され、かつ任意の画像信号を生成するために使用されない電荷のオーバーフロー部分について）。

図４に示すような各パルス期間中のピクセル２２の動作は、単なる例示である。所望される場合、制御回路は、制御信号ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、及びＴＸ＿ＦＤを任意の他の好適な方式でアサートし得る。図５Ａに示す第１の例示的な例として、各パルス期間中に、制御回路は、制御信号ＴＸ＿ＢＲ及びＴＸ＿Ｅ２を同時にアサートする前に、制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤを複数回（例えば、複数のパルスで）アサートし得る。図５Ｂに示される第２の例示的な例として、各パルス期間中に、制御回路は、（図４及び図５Ａに示すように）制御信号ＴＸ＿ＢＲをパルスする代わりに、制御信号ＴＸ＿ＢＲを連続的に（かつ部分的に）アサートし得、制御信号ＴＸ＿Ｅ２をパルスする前に、制御信号ＴＸ＿ＦＤをより長い期間（例えば、制御信号ＴＸ＿Ｅ２がアサートされない相当量の時間）アサートし得る。所望される場合、制御回路は、（図４のスキームの代わりに）図５Ａ又は図５Ｂに示されるスキームを使用して、集積期間内の１つ以上のパルス期間においてピクセル２２を動作させ得る。

図４に戻って参照すると、制御回路は、最終パルス期間Ｔ２＿Ｎに続く読み出し期間Ｔ３中にピクセル読み出し動作を実行するためにピクセル２２を動作させ得る。制御回路は、読み出し期間Ｔ３中にピクセル読み出し動作全体を通して（又は少なくともピクセル出力信号がピクセル出力又は列線に渡されているとき）制御信号ＳＥＬをアサートし得る。読み出し期間Ｔ３は、コンデンサ５２において蓄積されたオーバーフロー電荷のための第１の読み出し期間Ｔ３－１と、フォトダイオード４０において蓄積された残りの電荷のための第２の読み出し期間Ｔ３－２とを含み得る。

読み出し期間Ｔ３－１中に、制御回路は（部分的に）制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤをアサートし、制御信号ＲＳＴをアサートして、フォトダイオード４０からオーバーフロー電荷部分を転送して除去し、浮遊拡散領域４６をリセット電圧レベル（例えば、ピクセル電源電圧）にリセットし得る。その後、制御回路は（完全に）制御信号ＴＸ＿Ｅ２及びＴＸ＿ＦＤを同時にアサートして、コンデンサ５２をトランジスタ４４及び５０を介して浮遊拡散領域４６に導電的に接続し得る。これにより、コンデンサ５２を使用して浮遊拡散領域４６の蓄積容量を拡張することによって、コンデンサ５２におけるオーバーフロー電荷の低変換ゲイン読み出し（例えば、パルス期間の各々からのオーバーフロー電荷を組み合わせるか又は集積するオーバーフロー電荷）を可能にすることができる。特に、制御回路は、制御信号ＳＨをアサートして、読み出し回路内のサンプリング回路を作動させ、コンデンサ５２と浮遊拡散領域４６との間で共有されるオーバーフロー電荷と関連付けられた低変換ゲイン画像信号を（例えば、サンプリング回路において）サンプリング及び記憶し得る。

その後、制御回路は、制御信号ＲＳＴをアサートして、（一方、制御信号ＴＸ＿Ｅ２及びＴＸ＿ＦＤはアサートされたままである）、浮遊拡散領域４６及びコンデンサ５２をリセット電圧レベル（例えば、電圧端子５６に供給されるピクセル電源電圧）にリセットし得る。制御信号ＲＳＴが脱アサートされた後、制御回路は、制御信号ＳＨをアサートして、（一方、制御信号ＴＸ＿Ｅ２及びＴＸ＿ＦＤはアサートされたままである）、浮遊拡散領域４６（低変換ゲイン動作モードでは、その蓄積容量がコンデンサ５２によって拡張されている）におけるリセットレベル電圧に基づいて生成されたリセットレベル信号をサンプリング及び記憶し得る。このリセットレベル信号は、オーバーフロー電荷低変換ゲイン画像信号と関連付けられ得、オーバーフロー電荷低変換ゲイン画像信号におけるノイズを補償するために使用され得る。

読み出し期間Ｔ３－１後であり、かつ読み出し期間Ｔ３－２中に、制御回路は再び制御信号ＲＳＴをアサートして、浮遊拡散領域をリセット電圧にリセットし得る。制御信号ＲＳＴが脱アサートされた後、制御回路は、制御信号ＳＨをアサートして、（一方、制御信号ＴＸ＿Ｅ２及びＴＸ＿ＦＤは脱アサートされている）、浮遊拡散領域４６におけるリセットレベル電圧に基づいて生成された別のリセットレベル信号をサンプリング及び記憶し得る（高変換ゲイン動作モードでは、コンデンサ５２が浮遊拡散領域４６から切り離される）。このリセットレベル信号は、フォトダイオード蓄積電荷高変換ゲイン画像信号と関連付けられ得、続いて読み出し及びサンプリングされたフォトダイオード蓄積電荷高変換ゲイン画像信号で相関ダブルサンプリング読み出しを形成し得る。

特に、このリセットレベル信号のサンプリング後、制御回路は、（完全に）制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤを同時にアサートして、フォトダイオード蓄積電荷をフォトダイオード４０からトランジスタ４２及び４４を介して浮遊拡散領域４６に転送し得る。その後、制御回路は、制御信号ＳＨをアサートして、読み出し回路内のサンプリング回路を作動させ、フォトダイオード４０から浮遊拡散領域４６に転送されたフォトダイオード蓄積電荷と関連付けられた高変換ゲイン画像信号をサンプリング及び記憶し得る（高変換ゲイン動作モードでは、コンデンサ５２が浮遊拡散領域４６から切り離される）。

所望される場合、電圧端子５４（図３）で提供される基準電圧信号は、コンデンサ５２の第２の端子に異なる基準電圧を供給するために、ピクセル動作の異なる期間中に異なる電圧であり得る。図４に示す例示的な例として、制御回路は、シャッタ及び読み出し期間Ｔ１及びＴ３中に、第１の基準電圧レベルを提供し得、集積期間Ｔ２中に第２の基準電圧レベルを提供し得る。これは、単なる例示である。

図４、図５Ａ、及び図５Ｂに関連して上述した方式で、制御回路は、ピクセル２２を動作させて、低変換ゲイン動作モードでオーバーフロー電荷画像信号及び対応するリセットレベル信号を生成及び読み出し、高変換ゲイン動作モード（及び相関ダブルサンプリング読み出し）でフォトダイオード蓄積電荷画像信号及び対応するリセットレベル信号を生成及び読み出し得る。有利には、結合ゲート構造の使用により、ピクセル２２は、いくつかの要素（例えば、コンデンサ５２を浮遊拡散領域４６に直接接続するトランジスタ）を省略しながらこれらのピクセル信号を生成するように構成されている。言い換えれば、コンデンサ５２は、少なくとも２つのトランジスタ（両方ともオーバーフロー電荷変調目的の機能を果たす）を介してのみ浮遊拡散領域４６に接続されている、コンデンサ５２を浮遊拡散領域４６に直接接続する別個のトランジスタは必要とされない。これは、望ましくは、ピクセルを実装するときの面積要件を低減し、特に小さなピクセルサイズを有するピクセルを利用する用途において、改善されたピクセル構成を提供する。

図６は、図３のピクセル２２内の結合ゲート構造などの結合ゲート構造（例えば、図３のトランジスタ４２、４４、及び５０）を実装するための例示的なピクセルレイアウトの概略平面図である。図６に示すように、トランジスタ（又はゲート）４２は、フォトダイオード４０とトランジスタ（又はゲート）４４及び５０との間に第１の方向に沿って挿入され得る。トランジスタ５０及び４４は、端子５３（例えば、電圧端子５４に接続された端子に対向するコンデンサ５２の第２の端子に接続されている）と、端子４７（例えば、浮遊拡散領域４６の一部分に接続されているか、又はそれを形成する）との間に、第１の方向に垂直な第２の方向に沿って挿入され得る。このような方式で構成されると、（部分的にアサートされた制御信号を受信することによって）トランジスタ４２は、領域４３内にポテンシャル障壁（フォトダイオード４０からのオーバーフロー電荷を画定するオーバーフローバリアと称されることがある）を形成し得る。

集積期間中（例えば、図４、図５Ａ、又は図５Ｂのうちの１つにおける各パルス期間中）に、（トランジスタ４４のための）制御信号ＴＸ＿ＦＤ及び（トランジスタ５０のための）ＴＸ＿Ｅ２は、好適な周波数及び持続時間で１つずつアサートされて、それぞれ、矢印７２及び７４によって示されるように、ポテンシャル障壁領域４３によって画定されるオーバーフロー電荷の端子４７（例えば、浮遊拡散領域４６）又は端子５３（例えば、コンデンサ５２）のうちの１つへのフローを変調し得る。読み出し期間（例えば、図４の読み出し期間Ｔ３－１）中に、制御信号ＴＸ＿ＦＤ及びＴＸ＿Ｅ２は、アサートされて、矢印７６によって示されるように、端子５３及び４７を導電的に接続されて、それによって、低変換ゲイン動作モードの場合にコンデンサ５２及び浮遊拡散領域４６を接続し得る（一方、トランジスタ４２のための制御信号ＴＸ＿ＢＲは脱アサートされ、フォトダイオード４０はコンデンサ５２及び浮遊拡散領域４６から隔離される）。

図６に示すようなピクセル内の結合ゲート構造のレイアウトは、単なる例示である。所望される場合、任意の好適なピクセルレイアウトを使用して、結合ゲート構造（例えば、図３のピクセル２２内の結合ゲート構造）を実装し得る。

図３の例では、ピクセル２２は、２つの出力端子（例えば、低ゲインコンデンサ５２に結合された第１の出力端子及び浮遊拡散領域４６に結合された第２の出力端子）を有する結合ゲート構造を含む。これは、単なる例示である。所望される場合、画像ピクセルは、適切な対応する要素に結合された任意の好適な数の出力端子を有する結合ゲート構造を含み得る。

図７は、３つの出力端子を有する結合ゲート構造を有する例示的な画像ピクセル２２’の回路図である。いくつかの例示的な実施形態では、アレイ２０（図２）は、図７の画像ピクセル２２’を含み得る。ピクセル２２’は、図３のピクセル２２（例えば、フォトダイオード４０、トランジスタ４２、４４、４８、５０、６０、及び６２、コンデンサ５２、浮遊拡散領域４６）と同じ又は同様の要素のいくつかを含む。これらの同じ又は同様の要素の記載は、図７の実施形態を不必要に不明瞭にしないために省略されている。特に明記しない限り、ピクセル２２’内の対応する要素は、同じ又は同様の機能を果たし、同じ又は同様の方式で互いに結合及び接続され、図３～図６のピクセル２２に関連して記載される要素と同じ又は同様の方式で構成及び動作可能であり得る。

図７に示すように、ピクセル２２’は、２つの低ゲインコンデンサ５２及び８２（図３のピクセル２２内の１つの低ゲインコンデンサ５２と比較して）などの２つの電荷蓄積構造を含む。したがって、ピクセル２２’は、１つの入力端子（例えば、フォトダイオード４０に結合されたトランジスタ４２の端子）、及び３つの出力端子（例えば、コンデンサ５２に結合されたトランジスタ５０の端子、浮遊拡散領域４６に結合されたトランジスタ４４の端子、及びコンデンサ８２に結合されたトランジスタ８０の端子）を有する結合ゲート構造を含む。フォトダイオード４０からのオーバーフロー電荷のフローは、（図３の例の２つの出力端子の代わりに）図７の例の３つの出力端子間で変調され得る。

図７に示されているように、かつコンデンサ５２と同様に、コンデンサ８２は、第１の端子でトランジスタ８０に結合され、第２の端子で電圧端子８４に結合される。電圧端子８４は、基準電圧（信号）を受信し得る。例として、電圧端子８４は、コンデンサ８２の第２の端子に固定された基準電圧を提供し得るか、又はコンデンサ８２の第２の端子に可変基準電圧信号（例えば、第１の期間中に第１の電圧値、第２の期間中に第２の電圧値を呈する）を提供し得る。所望される場合、電圧端子５４及び８４は、同じ基準電圧（信号）を受信し得る。

図７の例では、トランジスタ４２及び８０は、フォトダイオード４０をコンデンサ８２に結合し、それによって、コンデンサ８２は、トランジスタ４２及び８０を使用して、フォトダイオード４０からトランジスタ４２によって設定されたポテンシャル障壁を上回るオーバーフロー電荷を受信することを可能にする。トランジスタ４４及び８０は、浮遊拡散領域４６をコンデンサ８２に結合し、それによってコンデンサ８２が（例えば、電荷転送動作の場合、電荷共有動作の場合に）トランジスタ４４及び８０を使用して、浮遊拡散領域４６とコンデンサ８２との間の導電経路を形成することを可能にする。コンデンサ５２に類似して、コンデンサ８２は、フォトダイオード４０から受信したオーバーフロー電荷を複数のパルス期間にわたって集積し、集積されたオーバーフロー電荷を蓄積するように構成され得る。

図８は、図７のピクセル２２’などのピクセルが、単一の集積サイクル（例えば、単一の集積期間）に基づいて複数の画像信号を生成するように動作可能であり得る方法を示す例示的なタイミング図である。特に、コンデンサ５２及び８２は各々、対応する集積されたオーバーフロー電荷を別々に蓄積し、浮遊拡散領域４６の蓄積容量を拡張するように構成され得るため、ピクセル２２’は、２つの低ゲイン画像信号を生成するように動作可能であり得る（例えば、図３～図６に関連して記載される例示的な例において、ピクセル２２の場合に生成された１つの低ゲイン画像信号よりも大きい）。

（例えば、図７のピクセル２２’に関連して記載される）図８のタイミング図は、（例えば、図３のピクセル２２に関連して記載される）図４のタイミング図と同じ又は同様の特徴のいくつかを含む。これらの同じ又は同様の特徴の記載は、図８の実施形態を不必要に不明瞭にしないために省略されている。別段の指定がない限り、図８のタイミング図の対応する特徴は、同じ又は同様の機能を果たし、同じ又は同様の特性を有し、図４のタイミング図に関連して記載された特徴と同じ又は同様の方式でピクセル（例えば、ピクセル列、ピクセルアレイ）を構成及び動作させ得る。

図８の例では、（図４に関連して記載されるような）制御信号ＳＥＬ、ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、ＴＸ＿ＦＤ、ＲＳＴ、ＣＬＧ＿ＲＥＦ、及びＳＨに加えて、制御信号ＴＸ＿Ｅ３を使用して、図７のピクセル２２’の動作を制御し得る。図３及び図４に関連して同様に説明されているように、各制御信号は、図７のピクセル２２’内の対応する要素に提供され得る。制御信号ＴＸ＿Ｅ３を参照すると、制御回路は、図７のピクセル２２’内のトランジスタ８０に制御信号ＴＸ＿Ｅ３を提供し得る。特に、行制御回路２６及び／又は制御回路２４などの制御回路（図２）は、これらの制御信号の１つ以上（例えば、すべて）をピクセル２２’内の対応する要素（及び読み出し回路２８などの他の回路）に提供するように構成され得る。

図８に示すように、制御回路は、シャッタ期間Ｔ１、集積期間Ｔ２、及び読み出し期間Ｔ３中にピクセル２２’を動作させ得る。シャッタ期間Ｔ１中に、制御回路は、制御信号ＳＥＬ、ＴＸ＿ＢＲ、ＴＸ＿Ｅ２、ＴＸ＿ＦＤ、及びＲＳＴに加えて制御信号ＴＸ＿Ｅ３を完全にアサートして、ピクセル２２’内のピクセル要素（例えば、コンデンサ８２、浮遊拡散領域４６、フォトダイオード４０、コンデンサ５２など）をリセット電圧レベル（例えば、電圧端子５６に供給されるピクセル電源電圧）にリセットし得る。

集積期間Ｔ２中に、制御回路は、同様に、ピクセル２２’をある数のパルス期間Ｔ２－１、Ｔ２－２、．．．、Ｔ２－Ｎを含み得る。図４に関連して記載されたように各パルス期間中に制御信号（トランジスタ４４のための）ＴＸ＿ＦＤと（トランジスタ５０のための）ＴＸ＿Ｅ２との変調に加えて、制御回路はまた、（制御信号ＴＸ＿ＦＤとＴＸ＿Ｅ２と組み合わせた）トランジスタ８０のための制御信号ＴＸ＿Ｅ３の間で変調し得る。これは、トランジスタ４２によって画定されるオーバーフロー電荷を浮遊拡散領域４６、コンデンサ８２、又はコンデンサ５２のうちの１つに（１つずつ）分配する機能を果たし得る。それぞれのオーバーフロー電荷は、任意の所与のパルス期間中に、浮遊拡散領域４６、コンデンサ８２、及びコンデンサ５２の各々に転送され得る。

図８の例では、制御信号ＴＸ＿ＢＲ及びＴＸ＿Ｅ３の同時（部分的）アサーションは、制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤの同時（部分的）アサーションと、各パルス期間に対する制御信号ＴＸ＿ＢＲ及びＴＸ＿Ｅ２の同時（部分的）アサーションとの間で生じ得る。更に、各パルス期間について、ＴＸ＿ＢＲ及びＴＸ＿ＦＤの同時アサーションとＴＸ＿ＢＲ及びＴＸ＿Ｅ３の同時アサーションとの間の第１の期間は、ＴＸ＿ＢＲとＴＸ＿Ｅ３の同時アサーションとＴＸ＿ＢＲ及びＴＸ＿Ｅ３の同時アサーションとの間の第２の期間よりも短くてもよい。これは、コンデンサ８２が、一例として、コンデンサ５２よりも高い（より明るい）光条件の電荷を蓄積することを可能にし得る。図４に関連して記載されるように、コンデンサ５２は、複数のパルス期間にわたって受信されたオーバーフロー電荷を集積又は組み合わせ得る。同様に、コンデンサ８２はまた、複数のパルス期間にわたって受信されたオーバーフロー電荷を集積又は組み合わせ得る。

読み出し期間Ｔ３中に、制御回路は、ピクセル２２について図４に関連して記載したのと同様の方式で、ピクセル２２’について、期間Ｔ３－１及びＴ３－２中に、それぞれ、コンデンサ５２（例えば、ＣＡＰ＿Ｅ２読み出し）及びフォトダイオード４０（ＰＤ読み出し）と関連付けられた信号のピクセル読み出し動作を実行し得る。更に、ピクセル２２’を動作させるとき、制御回路はまた、読み出し期間Ｔ３－１の前であって、集積期間Ｔ２後の読み出し期間Ｔ３－０中に、コンデンサ８２（例えば、ＣＡＰ＿Ｅ３読み出し）と関連付けられた信号の読み出しを含むように読み出し動作を実行し得る。

（例えば、図４の期間Ｔ３－１中の）コンデンサ５２の読み出し動作と同様に、読み出し期間Ｔ３－０中に、制御回路は、まず浮遊拡散領域４６をリセットし、制御信号ＲＳＴをアサートし、制御信号ＴＸ＿ＢＲ及びＴＸ＿ＦＤを部分的にアサートすることによってフォトダイオード４０からのいかなる追加のオーバーフロー過電荷も除去し得る。

その後、制御回路は、（完全に）制御信号ＴＸ＿Ｅ３及びＴＸ＿ＦＤを同時にアサートして、コンデンサ８２をトランジスタ４４及び８０を介して浮遊拡散領域４６に導電的に接続し得る。これにより、コンデンサ８２を使用して浮遊拡散領域４６の蓄積容量を拡張することによって、コンデンサ８２におけるオーバーフロー電荷の低変換ゲイン読み出し（例えば、パルス期間の各々からのオーバーフロー電荷を組み合わせるか、又は集積するオーバーフロー電荷）を可能にすることができる。特に、制御回路は、制御信号ＳＨをアサートして、読み出し回路内のサンプリング回路を作動させ、コンデンサ８２と浮遊拡散領域４６との間で共有されるオーバーフロー電荷と関連付けられた低変換ゲイン画像信号を（例えば、サンプリング回路において）サンプリング及び蓄積し得る。

その後、制御回路は、制御信号ＲＳＴをアサートして、（一方、制御信号ＴＸ＿Ｅ３及びＴＸ＿ＦＤはアサートされたままである）、浮遊拡散領域４６及びコンデンサ８２をリセット電圧レベル（例えば、電圧端子５６に供給されるピクセル電源電圧）にリセットし得る。制御信号ＲＳＴが脱アサートされた後、制御回路は、制御信号ＳＨをアサートして、（一方、制御信号ＴＸ＿Ｅ３及びＴＸ＿ＦＤはアサートされたままである）、浮遊拡散領域４６（低変換ゲイン動作モードでは、その蓄積容量がコンデンサ８２によって拡張されている）におけるリセット電圧レベルに基づいて生成されたリセットレベル信号をサンプリング及び記憶し得る。このリセットレベル信号は、オーバーフロー電荷低変換ゲイン画像信号と関連付けられ得、オーバーフロー電荷低変換ゲイン画像信号におけるノイズを補償するために使用され得る。

読み出し期間Ｔ３－０の後に、浮遊拡散領域４６が既にリセット電圧レベルにリセットされているため、（例えば、図４に関連して記載したような読み出し期間Ｔ３－１とは対照的に）読み出し期間Ｔ３－１は、別の浮遊拡散領域リセット動作を省略し得る。そうでない場合、制御回路は、図３のピクセル２２について図４に関連して同様に説明されるように、読み出し期間Ｔ３－１及びＴ３－２中にピクセル２２’を動作させ得る。更に、所望される場合、基準電圧信号ＣＬＧ＿ＲＥＦを電圧端子８４に（電圧端子５４に加えて）提供し得る。

図３～図６の例では、ピクセル２２は、比較的高い光条件に最適な（コンデンサ５２で蓄積されたオーバーフロー電荷と関連付けられた）第１の（Ｅ２）低変換ゲイン信号、及び比較的低い光条件に最適な（フォトダイオード４０で蓄積された残りの電荷に関連付けられた）第２の（Ｅ１）高変換ゲイン信号を生成し得る。図７及び図８の例では、ピクセル２２’はまた、比較的高い光条件に最適な（コンデンサ５２で蓄積されたオーバーフロー電荷に関連付けられた）第１の（Ｅ２）低変換ゲイン信号、及び比較的低い光条件に最適な（フォトダイオード４０で蓄積された残りの電荷に関連付けられた）第２の（Ｅ１）高変換ゲイン信号を生成し得る。追加的に、ピクセル２２’は、更に高い光条件に最適な（コンデンサ８２で蓄積されたオーバーフロー電荷に関連付けられた）追加の（Ｅ３）低変換ゲイン信号を生成し得、それにより、（例えば、ピクセル２２と比較したときに）ピクセル２２’のダイナミックレンジを更に拡張する。

図９及び図１０は、図７のピクセル２２’内の結合ゲート構造などの結合ゲート構造（例えば、図７のトランジスタ４２、４４、５０、及び８０）を実装するための例示的なピクセルレイアウトの概略平面図である。図９に示すように、トランジスタ（又はゲート）４２は、フォトダイオード４０とトランジスタ（又はゲート）４４、５０、及び８０との間に挿入され得る。トランジスタ４２は、一方側でトランジスタ５０に隣接していてもよく、対向する側でトランジスタ８０に隣接していてもよく、中央でトランジスタ４４に隣接していてもよい。同様に、トランジスタ４４は、一方側でトランジスタ５０に隣接していてもよく、対向する側でトランジスタ８０に隣接していてもよく、中央でトランジスタ４２に隣接していてもよい。トランジスタ５０及び８０は、トランジスタ４２及び４４の部分によって互いに分離され得る。トランジスタ５０は、コンデンサ５２の第１の端子に接続された端子に結合され得る。トランジスタ８０は、コンデンサ８２の第１の端子に接続された端子に結合され得る。トランジスタ４４は、浮遊拡散領域４６に接続された端子に結合され得る。

このような方式で構成されると、（部分的にアサートされた制御信号を受信することによって）トランジスタ４２は、フォトダイオード４０からのオーバーフロー電荷を画定するポテンシャル障壁を形成し得る。集積期間中（例えば、図８の各パルス期間中）に、（トランジスタ４４のための）制御信号ＴＸ＿ＦＤ、（トランジスタ５０のための）ＴＸ＿Ｅ２、及び（トランジスタ８０のための）ＴＸ＿Ｅ３は、浮遊拡散領域４６、コンデンサ５２、又はコンデンサ８２のうちの１つに、形成されたポテンシャル障壁を超えたオーバーフロー電荷を方向付けるように変調され得る（例えば、好適な周波数及び持続時間で１つずつアサートされる）。読み出し期間（例えば、図８の読み出し期間Ｔ３－１）中に、制御信号ＴＸ＿ＦＤ及びＴＸ＿Ｅ２は、アサートされて、コンデンサ５２及び浮遊拡散領域４６を低変換ゲイン動作モードの場合に導電的に接続し得る（一方、トランジスタ４２のための制御信号ＴＸ＿ＢＲ及びトランジスタ８０のためのＴＸ＿Ｅ３が脱アサートされ、フォトダイオード４０及びコンデンサ８２がコンデンサ５２及び浮遊拡散領域４６から隔離される）。読み出し期間（例えば、図８の読み出し期間Ｔ３－０）中に、制御信号ＴＸ＿ＦＤ及びＴＸ＿Ｅ３は、アサートされて、コンデンサ８２及び浮遊拡散領域４６を低変換ゲイン動作モードの場合に導電的に接続し得る（一方、トランジスタ４２のための制御信号ＴＸ＿ＢＲ及びトランジスタ５０のためのＴＸ＿Ｅ２が脱アサートされ、フォトダイオード４０及びコンデンサ５２がコンデンサ８２及び浮遊拡散領域４６から隔離される）。

図１０に示される代替的なレイアウトでは、トランジスタ４２、５０、８０、及び４４は、矩形のピクセル輪郭の４つの角に形成され得る。（導電性）インプラント領域９０は、トランジスタ４２（例えば、突出部分４２－１）、５０、８０、及び４４によって重複され得、それにより、対応する電荷蓄積構造（例えば、コンデンサ５２、コンデンサ８２、及びトランジスタ４４に接続された浮遊拡散領域４６）へのオーバーフロー電荷の転送を可能にする。別の（導電性）インプラント領域９２は、トランジスタ５０及び４４によって重複され得、それにより、コンデンサ５２と浮遊拡散領域４６との間に（例えば、トランジスタ５０及び４４を介して、かつインプラント領域９２を介して）導電性経路を提供する。更に別の（導電性）インプラント領域９４は、トランジスタ８０及び４４によって重複され得、それにより、コンデンサ８２と浮遊拡散領域４６との間に（例えば、トランジスタ８０及び４４を介して、かつインプラント領域９４を通して）導電性経路を提供する。図１０の構成は、図９と同じ機能を呈するようにピクセル２２を構成し得る。

図９及び図１０に示すように、ピクセル内の３つの出力端子を有する結合ゲート構造のレイアウトは、単なる例示である。所望される場合、任意の好適なピクセルレイアウトを使用して、結合ゲート構造（例えば、図７のピクセル２２’内の結合ゲート構造）を実装し得る。

結合ゲート構造を有する画像ピクセルを有する画像センサを例示する様々な実施形態が記載されている。

例示的な例として、画像センサピクセルは、感光性素子（例えば、フォトダイオード）と、浮遊拡散領域と、感光性素子を浮遊拡散領域に結合する第１及び第２のトランジスタと、電荷蓄積構造（例えば、コンデンサ）と、第３のトランジスタと、を含み得る。第２及び第３のトランジスタが、ピクセル読み出し動作中（例えば、電荷蓄積構造に蓄積されたオーバーフロー電荷の低変換ゲイン読み出し中）に浮遊拡散領域と電荷蓄積構造との間に導電経路を形成するように構成され得る。第１のトランジスタが、感光性素子によって生成された電荷のオーバーフロー部分を画定するポテンシャル障壁を形成するように構成され得る。第１及び第３のトランジスタが、感光性素子から電荷蓄積構造に電荷のオーバーフロー部分を転送するように構成され得る。画像センサピクセルが、浮遊拡散領域を供給電圧端子に結合するリセットトランジスタと、浮遊拡散領域をピクセル出力経路に結合するソースフォロワトランジスタと、を更に含み得る。所望される場合、画像センサピクセルが、電荷のオーバーフロー部分に基づいて、低変換ゲイン画像信号を出力するように構成されており、かつ感光性素子において蓄積された電荷の残りの部分に基づいて、高変換ゲイン画像信号を出力するように構成され得る。

所望される場合、画像センサピクセルが、追加の電荷蓄積構造（例えば、追加のコンデンサ）と、第４のトランジスタと、を更に含み得る。第１及び第４のトランジスタが、感光性素子から追加の電荷蓄積構造に電荷のオーバーフロー部分を転送するように構成され得る。第２及び第４のトランジスタが、ピクセル読み出し動作中（例えば、追加の電荷蓄積構造に蓄積されたオーバーフロー電荷の低変換ゲイン読み出し中）に浮遊拡散領域と追加の電荷蓄積構造との間に追加の導電性経路を形成するように構成され得る。所望される場合、画像センサピクセルは、電荷蓄積構造に蓄積された電荷の第１の部分に基づいて第１の低変換ゲイン画像信号を出力するように構成され得、追加の電荷蓄積構造において蓄積された電荷の第２の部分に基づいて第２の低変換ゲイン画像信号を出力するように構成され得、感光性素子に蓄積された電荷の残りの部分に基づいて高変換ゲイン画像信号を出力するように構成され得る。

別の例示的な例として、画像センサは、制御回路（例えば、行制御回路）と、読み出し回路（例えば、列読み出し回路）と、制御回路に結合され、読み出し回路に結合された画像ピクセルのアレイと、を含み得る。アレイ内の１つ以上の画像ピクセルは各々、感光性素子と、浮遊拡散領域と、コンデンサと、感光性素子に結合された入力端子、浮遊拡散領域に結合された第１の出力端子、及びコンデンサに結合された第２の出力端子を有する結合ゲート構造と、を含み得る。制御回路は、結合ゲート構造を制御して、第１の出力端子と第２の出力端子との間に導電経路を形成し、結合ゲート構造を介して浮遊拡散領域をコンデンサに接続するように構成され得る。

特に、結合ゲート構造が、感光性素子に結合された第１のトランジスタ、浮遊拡散領域に結合された第２のトランジスタ、及びコンデンサに結合された第３のトランジスタを含み得る。制御回路が、第１のトランジスタを制御して、感光性素子によって生成された電荷のオーバーフロー部分を画定し、感光性素子によって生成及び蓄積された電荷の残りの部分を画定するように構成され得る。制御回路が、第２のトランジスタを作動させて、電荷のオーバーフロー部分の第１のセットを拡散領域に転送し、かつ第３のトランジスタを作動させて、電荷のオーバーフロー部分の第２のセットをコンデンサに転送するように構成され得る。読み出し回路が、電荷のオーバーフロー部分の第２のセットに基づいて生成された第１の画像信号を（例えば、画像ピクセルから）受信し、感光性素子において蓄積された電荷の残りの部分に基づいて生成された第２の画像信号を受信するように構成され得る。

更に別の例示的な例として、画像センサピクセルを動作させる方法は、感光性素子において、入射光に応答して電荷を生成することと、第１のトランジスタにおいて、生成された電荷のオーバーフロー部分を画定することと、第２及び第３のトランジスタを使用して、浮遊拡散領域と電荷蓄積構造（例えば、コンデンサ）との間で生成された電荷のオーバーフロー部分の転送を変調すること（例えば、第２及び第３のトランジスタを１つずつ選択的に作動させて、それぞれの浮遊拡散領域又は電荷蓄積構造に転送すること）と、読み出し動作中（例えば、電荷蓄積構造に蓄積されたオーバーフロー電荷の低変換ゲイン読み出し中）に、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続することと、を含み得る。

本方法は、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続しながら、低変換ゲイン画像信号を出力することと、（例えば、感光性素子に蓄積された残りの電荷の高変換ゲイン読み出しのために）読み出し動作中に第１及び第２のトランジスタを使用して、生成された電荷の残りの部分を浮遊拡散領域に転送することと、第１及び第２のトランジスタを使用して、生成された電荷の残りの部分を浮遊拡散領域に転送した後に、高変換ゲイン画像信号を出力することと、を更に含み得る。所望される場合、本方法は、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続する前に、（例えば、浮遊拡散領域をリセット電圧レベルにリセットすることによって）浮遊拡散領域に転送された任意の生成された電荷のオーバーフロー部分を除去することを更に含み得る。

一実施形態によれば、画像センサピクセルは、感光性素子と、浮遊拡散領域と、感光性素子を浮遊拡散領域に結合する第１及び第２のトランジスタと、電荷蓄積構造と、第３のトランジスタと、を含み得る。第２及び第３のトランジスタが、ピクセル読み出し動作中に浮遊拡散領域と電荷蓄積構造との間に導電経路を形成するように構成され得る。

別の実施形態によれば、電荷蓄積構造が、コンデンサを含み得る。

別の実施形態によれば、コンデンサが、低変換ゲイン動作モードで浮遊拡散領域の蓄積容量を拡張するように構成され得る。

別の実施形態によれば、第１のトランジスタが、感光性素子によって生成された電荷のオーバーフロー部分を画定するポテンシャル障壁を形成するように構成され得る。

別の実施形態によれば、第１及び第３のトランジスタが、感光性素子からコンデンサに電荷のオーバーフロー部分を転送するように構成され得る。

別の実施形態によれば、画像センサピクセルが、電荷のオーバーフロー部分に基づいて、低変換ゲイン画像信号を出力するように構成されており、かつ感光性素子において蓄積された電荷の残りの部分に基づいて、高変換ゲイン画像信号を出力するように構成され得る。

別の実施形態によれば、画像センサピクセルが、浮遊拡散領域を供給電圧端子に結合するリセットトランジスタと、浮遊拡散領域をピクセル出力経路に結合するソースフォロワトランジスタと、を更に含み得る。

別の実施形態によれば、第１のトランジスタ、第２のトランジスタ、及びリセットトランジスタが、感光性素子のためのアンチブルーミング経路を形成し得る。

別の実施形態によれば、画像センサピクセルが、追加の電荷蓄積構造と、第４のトランジスタと、を更に含み得る。第２及び第４のトランジスタが、ピクセル読み出し動作中に浮遊拡散領域と追加の電荷蓄積構造との間に追加の導電性経路を形成するように構成され得る。

別の実施形態によれば、画像センサピクセルは、電荷蓄積構造に蓄積された電荷の第１の部分に基づいて第１の低変換ゲイン画像信号を出力するように構成され得、追加の電荷蓄積構造に蓄積された電荷の第２の部分に基づいて第２の低変換ゲイン画像信号を出力するように構成され得、感光性素子において蓄積された電荷の残りの部分に基づいて高変換ゲイン画像信号を出力するように構成され得る。

一実施形態によれば、画像センサは、制御回路と、読み出し回路と、制御回路に結合され、読み出し回路に結合された画像ピクセルのアレイと、を含み得る。アレイ内の画像ピクセルは、感光性素子と、浮遊拡散領域と、コンデンサと、感光性素子に結合された入力端子、浮遊拡散領域に結合された第１の出力端子、及びコンデンサに結合された第２の出力端子を有する結合ゲート構造と、を含み得る。制御回路は、結合ゲート構造を制御して、第１の出力端子と第２の出力端子との間に導電経路を形成し、結合ゲート構造を介して浮遊拡散領域をコンデンサに接続するように構成され得る。

別の実施形態によれば、結合ゲート構造が、感光性素子に結合された第１のトランジスタ、浮遊拡散領域に結合された第２のトランジスタ、及びコンデンサに結合された第３のトランジスタを含み得る。

別の実施形態によれば、制御回路が、第１のトランジスタを制御して、感光性素子によって生成された電荷のオーバーフロー部分を画定し、感光性素子によって生成及び蓄積された電荷の残りの部分を画定するように構成され得る。

別の実施形態によれば、制御回路が、第２のトランジスタを作動させて、電荷のオーバーフロー部分の第１のセットを拡散領域に転送し、かつ第３のトランジスタを作動させて、電荷のオーバーフロー部分の第２のセットをコンデンサに転送するように構成され得る。

別の実施形態によれば、読み出し回路が、電荷のオーバーフロー部分の第２のセットに基づいて生成された第１の画像信号を受信し、感光性素子において蓄積された電荷の残りの部分に基づいて生成された第２の画像信号を受信するように構成され得る。

一実施形態によれば、画像センサピクセルを動作させる方法は、感光性素子において、入射光に応答して電荷を生成することと、第１のトランジスタにおいて、生成された電荷のオーバーフロー部分を画定することと、第２及び第３のトランジスタを使用して、浮遊拡散領域と電荷蓄積構造との間に生成された電荷のオーバーフロー部分の転送を変調することと、読み出し動作中に、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続することと、を含み得る。

別の実施形態によれば、本方法は、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続しながら、低変換ゲイン画像信号を出力することを更に含み得る。

別の実施形態によれば、本方法は、読み出し動作中に、第１及び第２のトランジスタを使用して、生成された電荷の残りの部分を浮遊拡散領域に転送することを更に含み得る。

別の実施形態によれば、本方法は、第１及び第２のトランジスタを使用して、生成された電荷の残りの部分を浮遊拡散領域に転送した後に、高変換ゲイン画像信号を出力することを更に含み得る。

別の実施形態によれば、本方法は、第２及び第３のトランジスタを使用して、浮遊拡散領域を電荷蓄積構造に接続する前に、浮遊拡散領域に転送された任意の生成された電荷のオーバーフロー部分を除去することを更に含み得る。

上記は、単に、本発明の原理の単なる例示であり、本発明の範囲及び趣旨を逸脱しない限り、当業者は、様々な修正を行うことができる。前述の実施形態は、個別に、又は任意の組み合わせで実装され得る。

Claims (7)

1. 画像センサピクセルであって、
   感光性素子と、
   浮遊拡散領域と、
   前記感光性素子を前記浮遊拡散領域に結合する第１及び第２のトランジスタと、
   電荷蓄積構造と、
   第３のトランジスタであって、前記第２及び第３のトランジスタが、ピクセル読み出し動作中に前記浮遊拡散領域と前記電荷蓄積構造との間に導電経路を形成するように構成されている、第３のトランジスタと、を備える、画像センサピクセル。
2. 前記電荷蓄積構造が、低変換ゲイン動作モードで前記浮遊拡散領域の蓄積容量を拡張するように構成されたコンデンサを備え、前記第１のトランジスタが、前記感光性素子によって生成された電荷のオーバーフロー部分を画定するポテンシャル障壁を形成するように構成されており、前記第１及び第３のトランジスタが、前記感光性素子から前記コンデンサに前記電荷のオーバーフロー部分を転送するように構成されており、前記画像センサピクセルが、前記電荷のオーバーフロー部分に基づいて、低変換ゲイン画像信号を出力するように構成されており、かつ前記感光性素子において蓄積された電荷の残りの部分に基づいて、高変換ゲイン画像信号を出力するように構成されている、請求項１に記載の画像センサピクセル。
3. 前記浮遊拡散領域を供給電圧端子に結合するリセットトランジスタと、
   前記浮遊拡散領域をピクセル出力経路に結合するソースフォロワトランジスタであって、前記第１のトランジスタ、前記第２のトランジスタ、及び前記リセットトランジスタが、前記感光性素子のためのアンチブルーミング経路を形成する、ソースフォロワトランジスタと、を更に備える、請求項１に記載の画像センサピクセル。
4. 画像センサであって、
   制御回路と、
   読み出し回路と、
   前記制御回路に結合され、前記読み出し回路に結合された画像ピクセルのアレイと、を備え、前記アレイ内の画像ピクセルが、
   感光性素子と、
   浮遊拡散領域と、
   コンデンサと、
   前記感光性素子に結合された入力端子と、前記浮遊拡散領域に結合された第１の出力端子と、前記コンデンサに結合された第２の出力端子と、を有する、結合ゲート構造であって、前記制御回路が、前記結合ゲート構造を制御して、前記第１及び第２の出力端子間に導電経路を形成し、前記結合ゲート構造を介して前記浮遊拡散領域を前記コンデンサに接続するように構成されている、結合ゲート構造と、を備える、画像センサ。
5. 前記結合ゲート構造が、前記感光性素子に結合された第１のトランジスタと、前記浮遊拡散領域に結合された第２のトランジスタと、前記コンデンサに結合された第３のトランジスタと、を備え、前記制御回路が、前記第１のトランジスタを制御して、前記感光性素子によって生成された電荷のオーバーフロー部分を画定し、前記感光性素子によって生成及び蓄積された電荷の残りの部分を画定するように構成されており、前記制御回路が、前記第２のトランジスタを作動させて、前記電荷のオーバーフロー部分の第１のセットを前記拡散領域に転送し、かつ前記第３のトランジスタを作動させて、前記電荷のオーバーフロー部分の第２のセットを前記コンデンサに転送するように構成されており、前記読み出し回路が、前記電荷のオーバーフロー部分の前記第２のセットに基づいて生成された第１の画像信号を受信し、前記感光性素子において蓄積された前記電荷の残りの部分に基づいて生成された第２の画像信号を受信するように構成されている、請求項４に記載の画像センサ。
6. 画像センサピクセルを動作させる方法であって、
   感光性素子において、入射光に応答して電荷を生成することと、
   第１のトランジスタにおいて、前記生成された電荷のオーバーフロー部分を画定することと、
   第２及び第３のトランジスタを使用して、浮遊拡散領域と電荷蓄積構造との間に前記生成された電荷の前記オーバーフロー部分の転送を変調することと、
   読み出し動作中に、前記第２及び第３のトランジスタを使用して、前記浮遊拡散領域を前記電荷蓄積構造に接続することと、を含む、方法。
7. 前記第２及び第３のトランジスタを使用して、前記浮遊拡散領域を前記電荷蓄積構造に接続しながら、低変換ゲイン画像信号を出力することと、
   前記読み出し動作中に、前記第１及び第２のトランジスタを使用して、前記生成された電荷の残りの部分を前記浮遊拡散領域に転送することと、
   前記第１及び第２のトランジスタを使用して、前記生成された電荷の前記残りの部分を前記浮遊拡散領域に転送した後に、高変換ゲイン画像信号を出力することと、
   前記第２及び第３のトランジスタを使用して、前記浮遊拡散領域を前記電荷蓄積構造に接続する前に、前記浮遊拡散領域に転送された任意の前記生成された電荷のオーバーフロー部分を除去することと、を更に含む、請求項６に記載の方法。

Images