JP2022114470A - Information recording device and information recording method - Google Patents
Information recording device and information recording method Download PDFInfo
- Publication number
- JP2022114470A JP2022114470A JP2021010720A JP2021010720A JP2022114470A JP 2022114470 A JP2022114470 A JP 2022114470A JP 2021010720 A JP2021010720 A JP 2021010720A JP 2021010720 A JP2021010720 A JP 2021010720A JP 2022114470 A JP2022114470 A JP 2022114470A
- Authority
- JP
- Japan
- Prior art keywords
- information
- information recording
- unit
- cpu
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 4
- 238000004891 communication Methods 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Abstract
Description
この発明は、CPU(Central Processing Unit)の動作解析のための情報記録装置及び情報記録方法に関する。 The present invention relates to an information recording apparatus and information recording method for analyzing the operation of a CPU (Central Processing Unit).
従来、CPUを有するシステムの故障を診断するための技術が知られている(例えば特許文献1参照)。この特許文献1に開示された技術では、CPUから可動部に指示を出してシステムを動作させ、センサ部でその動作を検知することで、可動部及びセンサ部に異常が無いかを確認している。 Conventionally, a technique for diagnosing a failure of a system having a CPU is known (see, for example, Patent Document 1). In the technique disclosed in Patent Document 1, the CPU issues an instruction to the movable part to operate the system, and the sensor detects the operation, thereby confirming whether there is an abnormality in the movable part and the sensor. there is
しかしながら、特許文献1に開示された技術は、プログラムが常に正常に動作すること、及び、センサ部の応答が想定した範囲内であるということが前提で成り立っている。そのため、プログラムが正常に動作しなかった又はセンサ部が想定外の応答を行ったことによりCPUが停止した場合、或いは、プログラムが正常に動作しなかったことによりCPUがリブート(リセット)した場合、このシステムは動作が停止してしまい、センサ部の応答値等を確認できない。そのため、このような場合には、故障の原因究明に関わる情報が限られてしまう。 However, the technology disclosed in Patent Document 1 is based on the premise that the program always operates normally and that the response of the sensor unit is within the expected range. Therefore, if the CPU stops due to the program not operating normally or the sensor section makes an unexpected response, or if the CPU reboots (resets) due to the program not operating normally, This system stops working and cannot check the response value of the sensor unit. Therefore, in such a case, information relating to investigation of the cause of failure is limited.
この発明は、上記のような課題を解決するためになされたもので、従来に対し、CPUの想定外の動作直前の情報を取得可能な情報記録装置を提供することを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide an information recording apparatus capable of acquiring information immediately before an unexpected operation of the CPU.
この発明に係る情報記録装置は、CPUと1つ以上のRAMとの間での通信情報を取得する情報取得部と、情報取得部により取得された通信情報を記録する情報記録部と、外部からの読出し要求に応じ、情報記録部に記録された通信情報を外部に出力する情報出力部とを備えたことを特徴とする。 An information recording device according to the present invention comprises an information acquisition unit that acquires communication information between a CPU and one or more RAMs, an information recording unit that records the communication information acquired by the information acquisition unit, and an external and an information output unit for outputting the communication information recorded in the information recording unit to the outside in response to the read request.
この発明によれば、上記のように構成したので、従来に対し、CPUの想定外の動作直前の情報を取得可能となる。 According to the present invention, since it is configured as described above, it is possible to acquire information immediately before an unexpected operation of the CPU, unlike the conventional art.
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1は実施の形態1に係る情報記録装置1を含むシステム全体の構成例を示す図である。
情報記録装置1は、CPU2と1つ以上のRAM3(Random Access Memory)との間の通信路に接続され、CPU2の動作解析のための情報を取得する。情報記録装置1としては、例えばFPGA(Field-Programmable Gate Array)が用いられる。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1.
FIG. 1 is a diagram showing a configuration example of an entire system including an information recording apparatus 1 according to Embodiment 1. As shown in FIG.
The information recording device 1 is connected to a communication path between the
なお、CPU2は、システムに搭載され、1つ以上のRAM3との間で通信を行っている。すなわち、CPU2は、大きな記憶容量を持たないため、CPU2に比べて大きな記憶容量を持つRAM3との間で情報をやり取りしながら処理を行っている。図1では、CPU2が2つのRAM3との間で通信を行う場合を示している。
The
情報記録装置1は、図2に示すように、情報取得部101、情報記録部102及び情報出力部103を備えている。
The information recording apparatus 1 includes an
情報取得部101は、CPU2とRAM3との間での通信情報を取得する。情報取得部101により取得される通信情報は、CPU2とRAM3との間でやり取りされる通信の内容を示す情報そのものであり、readコマンド又はwriteコマンドといったコマンドを示す情報も含まれる。
情報記録部102は、情報取得部101により取得された通信情報を記録する。
The
情報出力部103は、外部からの読出し要求に応じ、情報記録部102に記録された通信情報を外部に出力する。
次に、図1,2に示す実施の形態1に係る情報記録装置1の動作例について、図3を参照しながら説明する。
図1,2に示す実施の形態1に係る情報記録装置1の動作例では、図3に示すように、まず、情報取得部101は、CPU2とRAM3との間での通信情報を取得する(ステップST301)。情報取得部101による通信情報の取得は、CPU2とRAM3との間で通信情報のやり取りが行われている間、常時リアルタイムに実施される。
Next, an operation example of the information recording apparatus 1 according to Embodiment 1 shown in FIGS. 1 and 2 will be described with reference to FIG.
In the operation example of the information recording apparatus 1 according to Embodiment 1 shown in FIGS. 1 and 2, as shown in FIG. step ST301). Acquisition of communication information by the
次いで、情報記録部102は、情報取得部101により取得された通信情報を記録する(ステップST302)。情報記録部102による通信情報の記録は、情報取得部101により通信情報が取得される度に実施される。
Next,
その後、情報出力部103は、外部からの読出し要求に応じ、情報記録部102に記録された通信情報を外部に出力する(ステップST303)。すなわち、CPU2の動作が不具合により停止した場合、当該CPU2が搭載されたシステムを使用するユーザは、情報記録装置1に対して通信情報の読出しを要求する。そして、情報出力部103は、このユーザからの要求に応じて情報記録部102に記録された通信情報を出力する。その後、ユーザは、情報出力部103により出力された通信情報を用いてCPU2の動作解析を行う。
Thereafter,
ここで、汎用PC(Personal Computer)のように、CPU2とは別にRAM3又はストレージ(SSD(Solid State Drive)又はHDD(Hard Disc Drive)等)を使用するシステムでは、動作に不具合が生じた場合に原因究明可能なよう、動作状態をログとしてストレージに記録する作りになっている。しかしながら、このシステムでは、不具合によりCPU2が想定外の動作を行う(停止又はリブートする)と、ログをストレージに記録する動作も停止してしまうため、CPU2が想定外の動作を行う直前の状態をログの情報から確認することはできない。
Here, in a system such as a general-purpose PC (Personal Computer) that uses a
一方、CPU2は、大きな記憶容量を持たないため、CPU2に比べて大きな記憶容量を持つRAM3と情報をやり取りしながら処理が行われているが、このやりとりされる情報(通信情報)はCPU2の動作に直結する。そのため、この情報は、CPU2が想定外の動作を行った場合に、ストレージに記録されるログに比べ、直前の動作の確認に利用可能である。
On the other hand, since the
そこで、実施の形態1に係る情報記録装置1では、CPU2とRAM3との間での通信情報を常時記録し、外部からの読出し要求に応じて当該記録した通信情報を外部に出力可能とした。これにより、システムを使用するユーザは、CPU2に不具合が生じた場合に情報記録装置1に対して読出し要求を行って通信情報を取得することで、当該通信情報からCPU2でどのような動作が行われていたかを詳細に確認可能であり、CPU2の故障等を含む想定外の動作の原因の特定が可能となる。
Therefore, in the information recording apparatus 1 according to Embodiment 1, communication information between the
以上のように、この実施の形態1によれば、情報記録装置1は、CPU2と1つ以上のRAM3との間での通信情報を取得する情報取得部101と、情報取得部101により取得された通信情報を記録する情報記録部102と、外部からの読出し要求に応じ、情報記録部102に記録された通信情報を外部に出力する情報出力部103とを備えた。これにより、実施の形態1に係る情報記録装置1は、従来に対し、CPU2の想定外の動作直前の情報を取得可能となる。
As described above, according to the first embodiment, the information recording apparatus 1 includes the
実施の形態2.
図2に示す実施の形態1に係る情報記録装置1では、CPU2とRAM3との間での通信情報を常時記録し、外部からの読出し要求に応じて当該記録した通信情報を外部に出力可能に構成されている。一方、CPU2が搭載されたシステムでは、WDT(ウォッチドックタイマ)機能を有する場合がある。このWDT機能を有するシステムでは、CPU2が停止すると、CPU2に対してリセット信号(HW RESET信号)を入力し、CPU2を強制的にリスタート(再起動)させる。この場合、図2に示す実施の形態1に係る情報記録装置1では、CPU2が再起動することで通信情報の更新を行ってしまい、CPU2が停止する直前での通信情報の記録を上書きしてしまう。そこで、これを解決する構成について説明する。
In the information recording apparatus 1 according to the first embodiment shown in FIG. 2, the communication information between the
図4は実施の形態2に係る情報記録装置1の構成例を示す図である。この図4に示す実施の形態2に係る情報記録装置1の構成例では、図2に示す実施の形態1に係る情報記録装置1に対し、リセット信号検知部104が追加されている。図4に示す実施の形態2に係る情報記録装置1におけるその他の構成は、図2に示す実施の形態1に係る情報記録装置1と同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
FIG. 4 is a diagram showing a configuration example of the information recording apparatus 1 according to
リセット信号検知部104は、CPU2が搭載されたシステムが有するWDT機能により、当該CPU2に対して入力されるリセット信号(HW RESET信号)を検知する。この場合、上記システムは、WDT機能により、CPU2に対してリセット信号を入力する際に、当該リセット信号を情報記録装置1に対しても入力する。そして、リセット信号検知部104は、情報記録装置1に対して入力されたリセット信号を検知することで、CPU2に対して入力されたリセット信号を検知する。
The reset
また、実施の形態2における情報記録部102は、リセット信号検知部104によりリセット信号が検知された場合、通信情報の記録を停止する。
Further, the
このように、実施の形態2に係る情報記録装置1では、WDT機能によりCPU2が再起動した場合、通信情報のサンプリングを停止して通信情報の記録を停止する。これにより、実施の形態2に係る情報記録装置1では、CPU2が停止する直前での通信情報の記録を上書きして無くしてしまうことを防止可能となる。
As described above, in the information recording apparatus 1 according to the second embodiment, when the
なお上記では、リセット信号検知部104が、WDT機能によるリセット信号を検知する場合を示した。しかしながら、CPU2の再起動は、WDT機能だけではなく、CPU2のリブートによっても生じる。CPU2がリブートした場合、CPU2は停止せずに再起動を行い、また、この場合にはWDM機能によるリセットは発生しない。そのため、リセット信号検知部104は、WDT機能又はCPU2のリブートによるリセット信号のうちの少なくとも一方を検知するように構成されていてもよい。
In the above description, the reset
実施の形態3.
図2に示す実施の形態1に係る情報記録装置1では、CPU2とRAM3との間での通信情報を常時記録し、外部からの読出し要求に応じて当該記録した通信情報を外部に出力可能に構成されている。しかしながら、この構成では、通信情報を保管するのみであるため、通信が何時行われたのかは把握できず、CPU2の異常発生よりもずっと前の通信であるのか、CPU2の異常発生直前の通信であるのか、といったタイミングを確認することができない。そこで、この課題を解消する構成について説明する。
In the information recording apparatus 1 according to the first embodiment shown in FIG. 2, the communication information between the
図5は実施の形態3に係る情報記録装置1の構成例を示す図である。この図5に示す実施の形態3に係る情報記録装置1の構成例では、図2に示す実施の形態1に係る情報記録装置1に対し、計時部105が追加されている。図5に示す実施の形態3に係る情報記録装置1におけるその他の構成は、図2に示す実施の形態1に係る情報記録装置1と同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
FIG. 5 is a diagram showing a configuration example of the information recording apparatus 1 according to
計時部105は、情報取得部101により通信情報が取得された時刻を計時する。
The
また、実施の形態3における情報記録部102は、情報取得部101により取得された通信情報を、計時部105により計時された時刻を示す情報(タイムスタンプ)とともに記録する。
Further, the
このように、実施の形態3に係る情報記録装置1では、記録する通信情報にタイムスタンプを付加する。これにより、実施の形態3に係る情報記録装置1では、ユーザは時間軸も加味してCPU2の動作解析を行うことが可能となり、解析効率が向上する。
As described above, the information recording apparatus 1 according to the third embodiment adds a time stamp to the recorded communication information. As a result, in the information recording apparatus 1 according to the third embodiment, the user can analyze the operation of the
なお、図5に示す実施の形態3に係る情報記録装置1では、実施の形態1に係る情報記録装置1に対して上記機能を追加した場合を示した。しかしながら、これに限らず、実施の形態2に係る情報記録装置1に対して上記機能を追加してもよく、上記と同様の効果が得られる。 Note that the information recording apparatus 1 according to the third embodiment shown in FIG. 5 shows the case where the above function is added to the information recording apparatus 1 according to the first embodiment. However, without being limited to this, the above function may be added to the information recording apparatus 1 according to the second embodiment, and the same effect as above can be obtained.
実施の形態4.
図2に示す実施の形態1に係る情報記録装置1では、CPU2とRAM3との間での通信情報を常時記録し、外部からの読出し要求に応じて当該記録した通信情報を外部に出力可能に構成されている。ここで、例えば、図1に示すようにCPU2が複数のRAM3との間で通信を行っている場合において、そのうちの一部のRAM3との通信にのみ異常が生じていたとする。このような場合でも、実施の形態1に係る情報記録装置1では、CPU2と全てのRAM3との間での通信情報を記録するため、不要な記録を行っていることになる。そこで、この課題を解消する構成について説明する。
Embodiment 4.
In the information recording apparatus 1 according to the first embodiment shown in FIG. 2, the communication information between the
図6は実施の形態4に係る情報記録装置1の構成例を示す図である。この図6に示す実施の形態4に係る情報記録装置1の構成例では、図2に示す実施の形態1に係る情報記録装置1に対し、対象選択部106が追加されている。図6に示す実施の形態4に係る情報記録装置1におけるその他の構成は、図2に示す実施の形態1に係る情報記録装置1と同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
FIG. 6 is a diagram showing a configuration example of the information recording apparatus 1 according to Embodiment 4. As shown in FIG. In the configuration example of the information recording apparatus 1 according to Embodiment 4 shown in FIG. 6, a
対象選択部106は、CPU2が通信を行う複数のRAM3のうち、記録対象とするRAM3を選択する。この際、対象選択部106は、CPU2が搭載されたシステムを使用するユーザにより選択されたRAM3を、記録対象とするRAM3として選択する。
The
また、実施の形態4における情報取得部101は、CPU2と、対象選択部106により選択されたRAM3との間での通信情報を、取得する。
Further, the
このように、実施の形態4に係る情報記録装置1では、CPU2が複数のRAM3との間で通信を行っている場合、記録対象とするRAM3を選択可能に構成されている。これにより、実施の形態4に係る情報記録装置1では、CPU2の異常が特定のRAM3との通信内容に依存することが判明している場合、その特定のRAM3との間での通信情報のみを記録するように記録対象を絞ることで、情報記録装置1における通信情報の記録可能な期間を延ばすことが可能となる。
As described above, the information recording apparatus 1 according to Embodiment 4 is configured to be able to select the
例えば図1に示すように、CPU2が2つのRAM3との間で通信を行っている場合において、左側のRAM3との間の通信にのみ異常が生じていたとする。そして、ユーザがそのことを把握できている場合には、記録対象とするRAM3として左側のRAM3を選択する。これにより、情報記録装置1は、CPU2と右側のRAM3との間での通信情報は取得せず、CPU2と左側のRAM3との間での通信情報のみを取得することができ、通信情報の記録可能な期間を延ばすことが可能となる。
For example, as shown in FIG. 1, when the
なお、図6に示す実施の形態4に係る情報記録装置1では、実施の形態1に係る情報記録装置1に対して上記機能を追加した場合を示した。しかしながら、これに限らず、実施の形態2に係る情報記録装置1又は実施の形態3に係る情報記録装置1に対して上記機能を追加してもよく、上記と同様の効果が得られる。
The information recording device 1 according to the fourth embodiment shown in FIG. 6 shows the case where the above function is added to the information recording device 1 according to the first embodiment. However, without being limited to this, the above function may be added to the information recording apparatus 1 according to
また、本願発明はその発明の範囲内において、各実施の形態の自由な組合わせ、或いは各実施の形態の任意の構成要素の変形、若しくは各実施の形態において任意の構成要素の省略が可能である。 Further, within the scope of the present invention, it is possible to freely combine each embodiment, modify any component of each embodiment, or omit any component in each embodiment. be.
1 情報記録装置
2 CPU
3 RAM
101 情報取得部
102 情報記録部
103 情報出力部
104 リセット信号検知部
105 計時部
106 対象選択部
1
3 RAM
101
Claims (5)
前記情報取得部により取得された通信情報を記録する情報記録部と、
外部からの読出し要求に応じ、前記情報記録部に記録された通信情報を外部に出力する情報出力部と
を備えた情報記録装置。 an information acquisition unit that acquires communication information between the CPU and one or more RAMs;
an information recording unit that records communication information acquired by the information acquisition unit;
An information recording device comprising: an information output unit that outputs communication information recorded in the information recording unit to the outside in response to a read request from the outside.
前記情報記録部は、前記リセット信号検知部によりリセット信号が検知された場合、通信情報の記録を停止する
ことを特徴とする請求項1記載の情報記録装置。 A reset signal detection unit that detects at least one of a watchdog timer function of a system in which the CPU is mounted and a reset signal due to rebooting of the CPU,
2. The information recording apparatus according to claim 1, wherein the information recording section stops recording the communication information when the reset signal is detected by the reset signal detection section.
前記情報記録部は、前記情報取得部により取得された通信情報を、前記計時部により計時された時刻を示す情報とともに記録する
ことを特徴とする請求項1又は請求項2記載の情報記録装置。 A clocking unit that clocks the time when the communication information is acquired by the information acquisition unit,
3. The information recording apparatus according to claim 1, wherein the information recording unit records the communication information acquired by the information acquisition unit together with information indicating the time measured by the clock unit.
前記情報取得部は、前記CPUと、前記対象選択部により選択されたRAMとの間での通信情報を、取得する
ことを特徴とする請求項1から請求項3のうちの何れか1項記載の情報記録装置。 A target selection unit for selecting a RAM to be recorded from among the plurality of RAMs with which the CPU communicates,
4. The information acquiring unit acquires communication information between the CPU and the RAM selected by the target selecting unit. information recording device.
情報記録部が、前記情報取得部により取得された通信情報を記録するステップと、
情報出力部が、外部からの読出し要求に応じ、前記情報記録部に記録された通信情報を外部に出力するステップと
を有する情報記録方法。 an information acquisition unit acquiring communication information between the CPU and one or more RAMs;
an information recording unit recording the communication information acquired by the information acquisition unit;
and an information output unit outputting the communication information recorded in the information recording unit to the outside in response to a read request from the outside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021010720A JP2022114470A (en) | 2021-01-27 | 2021-01-27 | Information recording device and information recording method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021010720A JP2022114470A (en) | 2021-01-27 | 2021-01-27 | Information recording device and information recording method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022114470A true JP2022114470A (en) | 2022-08-08 |
Family
ID=82747419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021010720A Pending JP2022114470A (en) | 2021-01-27 | 2021-01-27 | Information recording device and information recording method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022114470A (en) |
-
2021
- 2021-01-27 JP JP2021010720A patent/JP2022114470A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109783262B (en) | Fault data processing method, device, server and computer readable storage medium | |
US8024609B2 (en) | Failure analysis based on time-varying failure rates | |
US9336387B2 (en) | System, method, and computer program product for detecting access to a memory device | |
US7769562B2 (en) | Method and apparatus for detecting degradation in a remote storage device | |
US20180173617A1 (en) | System and method for testing program using user interaction replay | |
US20140068350A1 (en) | Self-checking system and method using same | |
US20140129875A1 (en) | Method for reading kernel log upon kernel panic in operating system | |
US20150006961A1 (en) | Capturing trace information using annotated trace output | |
JP2010086364A (en) | Information processing device, operation state monitoring device and method | |
CN111078515A (en) | SSD layered log recording method and device, computer equipment and storage medium | |
US11023335B2 (en) | Computer and control method thereof for diagnosing abnormality | |
JP5440073B2 (en) | Information processing apparatus, information processing apparatus control method, and control program | |
JP6880961B2 (en) | Information processing device and log recording method | |
JP2022114470A (en) | Information recording device and information recording method | |
US10962593B2 (en) | System on chip and operating method thereof | |
US20110107072A1 (en) | Method for self-diagnosing system management interrupt handler | |
KR102550886B1 (en) | System on chip and operating method thereof | |
KR20130115331A (en) | Log recording apparatus | |
JP4299634B2 (en) | Information processing apparatus and clock abnormality detection program for information processing apparatus | |
CN112988442B (en) | Method and equipment for transmitting fault information in server operation stage | |
US11593209B2 (en) | Targeted repair of hardware components in a computing device | |
CN113708986B (en) | Server monitoring apparatus, method and computer-readable storage medium | |
JP2009223714A (en) | Arithmetic circuit and failure analysis method of arithmetic circuit | |
KR101539933B1 (en) | Method and apparatus for creating log on cpu hang-up | |
JP2015130023A (en) | Information recording device, information processor, information recording method and information recording program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231226 |