JP2022108786A - Insulation type dcdc converter - Google Patents
Insulation type dcdc converter Download PDFInfo
- Publication number
- JP2022108786A JP2022108786A JP2021003916A JP2021003916A JP2022108786A JP 2022108786 A JP2022108786 A JP 2022108786A JP 2021003916 A JP2021003916 A JP 2021003916A JP 2021003916 A JP2021003916 A JP 2021003916A JP 2022108786 A JP2022108786 A JP 2022108786A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- conductive path
- switching circuit
- switch element
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本開示は、絶縁型DCDCコンバータに関するものである。 The present disclosure relates to isolated DCDC converters.
特許文献1には、トランスの二次側の電圧値に基づいてトランスの一次側の電圧値を求める技術が開示されている。特許文献1のものは、こうして求めたトランスの一次側の電圧値に基づいて、メインスイッチング素子と、リセットスイッチング素子とのソフトスイッチングを行うことができる。
特許文献1においてトランスの二次側には、ダイオードを用いた整流回路が設けられている。この整流回路のダイオードをFET(Field Effect Transistor)に置き換えても整流できることはよく知られている。FETを用いて整流回路を構成した場合、負荷に流す電流(二次側からの出力電流)が所定の大きさよりも大きい場合には、FETをオンオフ動作させて整流し(これを、同期整流モードという)、負荷に流す電流が所定の大きさよりも小さい場合には、FETのオンオフ動作を停止し、FETのボディダイオードを利用して整流する(これを、ダイオード整流モードという)。ダイオード整流モードにおけるFETのドレイン-ソース間における電圧降下の大きさは、ボディダイオードの順方向電圧となる。一方、同期整流モードにおけるドレイン-ソース間の電圧降下の大きさは、順方向電圧に比べて極めて小さくなる。したがって、この構成(FETを用いた整流回路の構成)における、ダイオード整流モード、及び同期整流モードの各々において、トランスの二次側の電圧値に基づいてトランスの一次側の電圧値を求める場合、求めたトランスの一次側の電圧値へのFETの特性の影響が懸念される。
In
本開示は、トランスの二次側の電圧に基づいてトランスの一次側の電圧を良好に求めることができるDCDCコンバータの提供を目的とするものである。 An object of the present disclosure is to provide a DCDC converter that can satisfactorily determine the voltage on the primary side of a transformer based on the voltage on the secondary side of the transformer.
本開示の絶縁型DCDCコンバータは、
第1スイッチング回路と、第2スイッチング回路と、第1コイル部及び第2コイル部を備えるトランスと、を有し、第1導電路と第2導電路との間で電圧変換を行う絶縁型DCDCコンバータであって、
前記第2コイル部と前記第2導電路との間の経路に介在するチョークコイルと、
前記第1スイッチング回路及び前記第2スイッチング回路を制御する制御部と、を有し、
前記第1スイッチング回路は、前記第1導電路に印加された電圧を入力電圧として前記第1コイル部に交流電圧を印加する変換動作を行い、
前記第2スイッチング回路は、ボディダイオードを具備するFETを備え、基準導電路に電気的に接続され、前記第1スイッチング回路が前記変換動作を行うことに応じて前記第2コイル部に生じる電圧を整流して前記第2導電路に出力電圧を印加する整流動作を行い、
前記制御部は、前記第2スイッチング回路に対して同期整流モードで整流動作を行わせる第1制御と、前記第2スイッチング回路に対してダイオード整流モードで整流動作を行わせる第2制御と、を行い、
前記制御部は、前記第1制御のときに前記基準導電路の電位を基準とする前記チョークコイルの前記第2コイル部側の電圧に基づいて第1の決定方式で前記入力電圧を求め、前記第2制御のときに前記基準導電路の電位を基準とする前記チョークコイルの前記第2コイル部側の電圧に基づいて第2の決定方式で前記入力電圧を求める。
The isolated DCDC converter of the present disclosure is
An insulated DCDC that includes a first switching circuit, a second switching circuit, and a transformer that includes a first coil section and a second coil section, and performs voltage conversion between the first conductive path and the second conductive path. a converter,
a choke coil interposed in a path between the second coil portion and the second conductive path;
a control unit that controls the first switching circuit and the second switching circuit;
The first switching circuit performs a conversion operation of applying an AC voltage to the first coil portion with the voltage applied to the first conductive path as an input voltage,
The second switching circuit includes an FET having a body diode, is electrically connected to a reference conductive path, and controls the voltage generated in the second coil section in response to the conversion operation performed by the first switching circuit. performing a rectifying operation of rectifying and applying an output voltage to the second conduction path;
The control unit performs a first control that causes the second switching circuit to perform a rectification operation in a synchronous rectification mode, and a second control that causes the second switching circuit to perform a rectification operation in a diode rectification mode. do,
The control unit obtains the input voltage by a first determination method based on the voltage on the second coil unit side of the choke coil based on the potential of the reference conductive path during the first control, and During the second control, the input voltage is obtained by a second determination method based on the voltage of the second coil portion of the choke coil with reference to the potential of the reference conductive path.
本開示によれば、トランスの二次側の電圧に基づいてトランスの一次側の電圧を良好に求めることができる。 According to the present disclosure, the voltage on the primary side of the transformer can be obtained satisfactorily based on the voltage on the secondary side of the transformer.
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。
[Description of Embodiments of the Present Disclosure]
First, the embodiments of the present disclosure are listed and described.
〔1〕本開示の絶縁型DCDCコンバータは、第1スイッチング回路と、第2スイッチング回路と、第1コイル部及び第2コイル部を備えるトランスと、を有し、第1導電路と第2導電路との間で電圧変換を行う絶縁型DCDCコンバータである。本開示の絶縁型DCDCコンバータは、第2コイル部と第2導電路との間の経路に介在するチョークコイルと、第1スイッチング回路及び第2スイッチング回路を制御する制御部と、を有している。第1スイッチング回路は、第1導電路に印加された電圧を入力電圧として第1コイル部に交流電圧を印加する変換動作を行う。第2スイッチング回路は、ボディダイオードを具備するFETを備え、基準導電路に電気的に接続され、第1スイッチング回路が変換動作を行うことに応じて第2コイル部に生じる電圧を整流して第2導電路に出力電圧を印加する整流動作を行う。制御部は、第2スイッチング回路に対して同期整流モードで整流動作を行わせる第1制御と、第2スイッチング回路に対してダイオード整流モードで整流動作を行わせる第2制御と、を行う。制御部は、第1制御のときに基準導電路の電位を基準とするチョークコイルの第2コイル部側の電圧に基づいて第1の決定方式で入力電圧を求める。制御部は、第2制御のときに基準導電路の電位を基準とするチョークコイルの前記第2コイル部側の電圧に基づいて第2の決定方式で入力電圧を求める。 [1] An isolated DCDC converter according to the present disclosure includes a first switching circuit, a second switching circuit, and a transformer including a first coil section and a second coil section, and a first conducting path and a second conducting path. It is an insulated DCDC converter that converts voltage between circuits. An isolated DCDC converter of the present disclosure includes a choke coil interposed in a path between a second coil section and a second conductive path, and a control section that controls the first switching circuit and the second switching circuit. there is The first switching circuit performs a conversion operation of applying an AC voltage to the first coil section using the voltage applied to the first conducting path as an input voltage. The second switching circuit includes an FET with a body diode, is electrically connected to the reference conductive path, and rectifies the voltage developed in the second coil section in response to the conversion operation of the first switching circuit to produce a second coil. A rectifying operation is performed by applying an output voltage to the two conducting paths. The control unit performs first control for causing the second switching circuit to perform rectification operation in the synchronous rectification mode and second control for causing the second switching circuit to perform the rectification operation in the diode rectification mode. The control unit obtains the input voltage by the first determination method based on the voltage of the second coil unit side of the choke coil with reference to the potential of the reference conductive path during the first control. The control section obtains the input voltage by a second determination method based on the voltage of the second coil section side of the choke coil based on the potential of the reference conductive path during the second control.
〔1〕の絶縁型DCDCコンバータは、同期整流モード及びダイオード整流モードの各々における入力電圧を個別の決定方式によって求めることができる。 The isolated DCDC converter of [1] can determine the input voltage in each of the synchronous rectification mode and the diode rectification mode by individual determination methods.
〔2〕上記〔1〕の絶縁型DCDCコンバータにおいて、制御部は、第2導電路から出力する出力電流を示す値が所定の閾値よりも小さい場合に第2制御を実行し、出力電流を示す値が所定の閾値以上の場合に第1制御を実行し得る。 [2] In the isolated DCDC converter of [1] above, the control unit executes the second control when the value indicating the output current output from the second conductive path is smaller than a predetermined threshold, and indicates the output current. A first control may be performed if the value is greater than or equal to a predetermined threshold.
〔2〕の絶縁型DCDCコンバータは、出力電流を示す値の大きさに応じて入力電圧を個別に求めることができる。 The insulated DCDC converter [2] can obtain the input voltage individually according to the magnitude of the value indicating the output current.
〔3〕上記〔1〕又は〔2〕の絶縁型DCDCコンバータにおいて、第1コイル部の巻数と第2コイル部の巻数との巻数比がNである。入力電圧は、基準導電路の電位を基準とするチョークコイルの第2コイル部側の電圧Vtr2と、FETのドレインとソースとの間の電圧Vdropとを加算した値に巻数比Nを乗じた式1におけるVinである。同期整流モードのとき、電圧Vdropは、式2におけるFETのドレインとソースとの間の電圧Vdsである。ダイオード整流モードのとき、電圧Vdropは、式3におけるボディダイオードの順方向電圧Vfであり得る。
Vin=N×(Vtr2+Vdrop) ・・・式1
Vdrop=Vds ・・・式2
Vdrop=Vf ・・・式3
[3] In the insulated DCDC converter of [1] or [2] above, N is the turns ratio between the number of turns of the first coil section and the number of turns of the second coil section. The input voltage is obtained by multiplying the sum of the voltage Vtr2 on the side of the second coil portion of the choke coil based on the potential of the reference conduction path and the voltage Vdrop between the drain and source of the FET by the turns ratio N. 1 is Vin. When in synchronous rectification mode, the voltage Vdrop is the voltage Vds between the drain and source of the FET in
Vin=N×(Vtr2+Vdrop)
Vdrop=
Vdrop=Vf Equation 3
上記〔3〕の絶縁型DCDCコンバータは、ダイオード整流モードにおいて、ボディダイオードの順方向電圧を考慮して入力電圧を求めることができるので、ダイオード整流モードにおける入力電圧をより正確に求めることができる。 The isolated DCDC converter of [3] above can determine the input voltage in the diode rectification mode in consideration of the forward voltage of the body diode, so the input voltage in the diode rectification mode can be determined more accurately.
〔4〕上記〔3〕の絶縁型DCDCコンバータにおいて、制御部は、周囲の温度、及び第2導電路から出力する出力電流を示す値の大きさの少なくともいずれかに基づいて順方向電圧Vfを決定し得る。 [4] In the isolated DCDC converter of [3] above, the controller controls the forward voltage Vf based on at least one of the ambient temperature and the magnitude of the value indicating the output current output from the second conductive path. can decide.
上記〔4〕の絶縁型DCDCコンバータは、より正確な入力電圧を求めることができる。
[本開示の実施形態の詳細]
The isolated DCDC converter of [4] above can obtain a more accurate input voltage.
[Details of the embodiment of the present disclosure]
<実施形態1>
〔絶縁型DCDCコンバータの概要〕
実施形態1の絶縁型DCDCコンバータ100(以下、単にコンバータ100ともいう)は、ハイブリッド自動車又は電気自動車(EV(Electric Vehicle))などの車両における電動駆動装置(モータ等)を駆動するための電力を出力する電源として用いられる。コンバータ100は、第1導電路1である第1高電位側導電路1Aと第1導電路1である第1低電位側導電路1Bとの間に与えられる入力電圧Vinを変圧し、入力電圧Vinよりも低い直流電圧である出力電圧Voutを生成する。そして、コンバータ100は、出力電圧Voutを第2導電路2である第2高電位側導電路2Aと第2導電路2である第2低電位側導電路2Bとの間に印加する。つまり、コンバータ100は、第1導電路1と第2導電路2との間で電圧変換を行う降圧型DCDCコンバータである。
<
[Overview of isolated DCDC converter]
An insulated DCDC converter 100 (hereinafter also simply referred to as converter 100) of
コンバータ100は、図1に示すように、トランス10、第1スイッチング回路20、第2スイッチング回路30、及び制御部40を備えている。第1スイッチング回路20は、第1導電路1とトランス10との間に設けられている。第2スイッチング回路30は、トランス10と第2導電路2との間に設けられている。制御部40は、第1スイッチング回路20及び第2スイッチング回路30の動作を制御する。実使用時においては、第1高電位側導電路1Aと第1低電位側導電路1Bとの間には直流電源(図示せず)が接続され、第2高電位側導電路2Aと第2低電位側導電路2Bとの間には負荷6が接続される。また、第1高電位側導電路1Aと第1低電位側導電路1Bとの間には入力電圧Vinを安定化させるための入力コンデンサ7が接続されている。
The
トランス10は、第1コイル部11及び第2コイル部12A,12Bを備えている。第1コイル部11の巻数は、N1である。第2コイル部12A,12Bの巻数は、共にN2である。第2コイル部12A,12Bは、第3接続点P3において互いに電気的に直列に接続されている。第3接続点P3は、センタータップに相当する。つまり、第2コイル部12A,12Bには、センタータップが設けられている。トランス10の巻数比Nは、N=N2/N1で表される。
The
本開示において、「電気的に接続される」とは、接続対象の両方の電位が等しくなるように互いに導通した状態(電流を流せる状態)で接続される構成であることが望ましい。ただし、この構成に限定されない。例えば、「電気的に接続される」とは、両接続対象の間に電気部品が介在しつつ両接続対象が導通し得る状態で接続された構成であってもよい。 In the present disclosure, “electrically connected” preferably means a configuration in which the objects are connected in a conductive state (a state in which current can flow) so that the potentials of both of the objects to be connected are equal. However, it is not limited to this configuration. For example, "electrically connected" may be a configuration in which both connection objects are connected in a state in which an electric component is interposed between them and both connection objects are electrically connected.
第1スイッチング回路20は、第1高電位側導電路1Aと第1低電位側導電路1Bとに印加された直流電圧である入力電圧Vinを交流電圧に変換し、トランス10の第1コイル部11にこの交流電圧を印加する変換動作を行う。第1スイッチング回路20は、第1スイッチ素子20A、第2スイッチ素子20B、第3スイッチ素子20C、及び第4スイッチ素子20D(以下、スイッチ素子20A,20B,20C,20Dともいう)がフルブリッジ接続された構成を有する。
The
第1スイッチング回路20は、スイッチ素子20A,20B,20C,20D、及びインダクタ13を有している。スイッチ素子20A,20B,20C,20Dには、公知である種々のスイッチ素子を用いることができるが、FETであるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いることが好ましい。
The
スイッチ素子20A,20B,20C,20Dのそれぞれには、寄生成分であるボディダイオード20G,20H,20J,20Kが設けられた構成とされている。具体的には、スイッチ素子20A,20B,20C,20Dのそれぞれにおいて、各ボディダイオード20G,20H,20J,20Kのカソードがドレイン側、アノードがソース側に電気的に接続される構成とされている。なお、ボディダイオード20G,20H,20J,20Kに加えて、ダイオードを別個の素子として付加してもよい。
スイッチ素子20A,20B,20C,20Dのそれぞれには容量成分であるコンデンサ20L,20M,20N,20Pが電気的に並列に接続されている。具体的には、スイッチ素子20A,20B,20C,20Dのそれぞれのドレインに各コンデンサ20L,20M,20N,20Pの一方の端子が電気的に接続され、ソースに各コンデンサ20L,20M,20N,20Pの他方の端子が電気的に接続されている。また、スイッチ素子20A,20B,20C,20DにMOSFETが用いられる場合、各スイッチ素子20A,20B,20C,20Dのそれぞれに容量成分が寄生するように寄生容量成分が形成されることになる。このため、コンデンサ20L,20M,20N,20Pを設けず寄生容量成分を用いる構成としてもよい。
第1スイッチ素子20A及び第2スイッチ素子20Bは、第1スイッチング回路20に入力電圧Vinを入力する第1高電位側導電路1Aと第1低電位側導電路1Bとの間に直列に接続され、互いが第1接続点P1において電気的に接続している。第3スイッチ素子20C及び第4スイッチ素子20Dは、第1高電位側導電路1Aと第1低電位側導電路1Bとの間に直列に接続され、互いが第2接続点P2において電気的に接続している。
The
インダクタ13の一端は、第1接続点P1に電気的に接続されている。インダクタ13の他端は、トランス10の第1コイル部11の一端に電気的に接続されている。第2接続点P2は、第1コイル部11の他端に電気的に接続されている。インダクタ13は、第1スイッチング回路20において発生するスイッチングロスを低減するためにコンデンサ20L,20M,20N,20PとLC共振させる目的で設けられている。インダクタ13のインダクタンスの値は、トランス10の漏れインダクタンス(図示せず)よりも十分大きい値としておくことが好ましい。
One end of the
第2スイッチング回路30は、第1スイッチング回路20が変換動作を行うことに応じてトランス10の第2コイル部12A,12Bに生じる交流電圧を整流・平滑して直流電圧である出力電圧Voutを生成する。そして、第2スイッチング回路30は、この出力電圧Voutを第2高電位側導電路2Aと第2低電位側導電路2Bとの間に印加する。こうして第2スイッチング回路30は、整流動作を行う。第2スイッチング回路30は、第5スイッチ素子30A、第6スイッチ素子30B、整流出力経路30C、チョークコイル33、及び出力コンデンサ34を備えている。第5スイッチ素子30Aは、トランス10の第2コイル部12Aの一端と基準導電路であるグラウンド経路Gとの間に接続されている。第6スイッチ素子30Bは、トランス10の第2コイル部12Bの一端とグラウンド経路Gとの間に接続されている。つまり、第2スイッチング回路30はグラウンド経路G(基準導電路)に電気的に接続されている。
The
整流出力経路30Cの一端は、第2コイル部12Aの他端と第2コイル部12Bの他端とが電気的に接続する第3接続点P3(センタータップ)に電気的に接続される。整流出力経路30Cの他端には、チョークコイル33の一端が電気的に接続される。チョークコイル33の他端(すなわち、第3接続点P3側から離れた側の端)は、第2高電位側導電路2Aに電気的に接続されると共に、出力コンデンサ34を介して第2低電位側導電路2Bに電気的に接続されている。つまり、チョークコイル33は、第3接続点P3と第2高電位側導電路2Aとの間であって、第2コイル部12A,12Bと第2導電路2との間の経路に介在する。出力コンデンサ34は、第2高電位側導電路2Aと第2低電位側導電路2Bとの間に電気的に接続されている。第2低電位側導電路2Bは、グラウンド経路Gに電気的に接続されている。
One end of the
第5スイッチ素子30A及び第6スイッチ素子30Bには、公知である種々のスイッチ素子を用いることができるが、FETであるMOSFETを用いることが好ましい。第5スイッチ素子30Aのドレインは第2コイル部12Aの一端に電気的に接続され、ソースはグラウンド経路Gに電気的に接続されている。第6スイッチ素子30Bのドレインは第2コイル部12Bの一端に電気的に接続され、ソースはグラウンド経路Gに電気的に接続されている。第5スイッチ素子30A、及び第6スイッチ素子30Bのそれぞれには、寄生成分であるボディダイオード30D,30Eが設けられた構成とされている。具体的には、第5スイッチ素子30A及び第6スイッチ素子30Bのそれぞれにおいて、ボディダイオード30D,30Eのカソードがドレイン側、アノードがソース側に電気的に接続される構成とされている。つまり、第5スイッチ素子30A及び第6スイッチ素子30Bは、ボディダイオード30D,30Eを具備している。
Various known switch elements can be used for the
このような構成を有する第2スイッチング回路30のうち、第5スイッチ素子30A及び第6スイッチ素子30Bは、トランス10の第2コイル部12A,12Bに生じる交流電圧を整流する整流回路を構成する。チョークコイル33及び出力コンデンサ34は整流出力経路30Cに現れる整流出力を平滑する。
In the
制御部40は、例えばマイクロコンピュータを主体として構成されており、CPU(Central Processing Unit)などの演算装置、ROM(Read Only Memory)又はRAM(Random Access Memory)などのメモリ、A/D変換器等を有している。制御部40は二次側電圧検出部40Eによって第1高電位側導電路1Aの電圧値を検出し得る構成とされている。制御部40は、第2電圧検出部40Bによって第2高電位側導電路2Aの電圧値を検出し得る構成とされている。二次側電圧検出部40E及び第2電圧検出部40Bは、電圧検出回路として構成される。制御部40は、第1電流検出部40Cによって第1高電位側導電路1Aに流れる電流値を検出し得る構成とされている。制御部40は、第2電流検出部40Dによって第2高電位側導電路2Aに流れる電流値を検出し得る構成とされている。第1電流検出部40C及び第2電流検出部40Dは、例えばカレントトランス等の電流検出回路として構成される。
The
制御部40は、二次側電圧検出部40E、第2電圧検出部40B、第1電流検出部40C、及び第2電流検出部40Dから入力される値に基づいて位相シフト方式によってスイッチ素子20A,20B,20C,20Dの各々のゲートに向けてPWM信号を出力する。これにより、スイッチ素子20A,20B,20C,20Dは、位相シフト方式によりスイッチング動作をする。
The
制御部40は、第2電流検出部40Dから入力される値に基づいて第5スイッチ素子30A及び第6スイッチ素子30Bの各々のゲートに向けて所定のタイミングのスイッチング信号を出力したり、スイッチング信号の出力を停止したりする。具体的には、制御部40は、第2電流検出部40Dによって検出した第2高電位側導電路2Aから出力する出力電流Ioutを示す値が所定の閾値以上の場合、第1制御を実行する。第1制御は、第2スイッチング回路30の第5スイッチ素子30A及び第6スイッチ素子30Bの各々のゲートに向けて所定のタイミングのスイッチング信号を出力し同期整流モードで整流動作を行わせる制御である。所定の閾値は、制御部40のROM等に記憶されている。
Based on the value input from the second
そして、制御部40は、第2電流検出部40Dによって検出した第2高電位側導電路2Aから出力する出力電流Ioutを示す値が所定の閾値よりも小さい場合、第2制御を実行する。第2制御は、第2スイッチング回路30の第5スイッチ素子30A及び第6スイッチ素子30Bの各々のゲートへのスイッチング信号の出力を停止し、第2スイッチング回路30に対してダイオード整流モードで整流動作を行わせる制御である。ダイオード整流モードとは、第5スイッチ素子30A及び第6スイッチ素子30Bに設けられたボディダイオード30D,30Eを用いて整流動作を行うモードである。
Then, when the value indicating the output current Iout output from the second high-potential-side
コンバータ100には、温度検出部50が設けられている。温度検出部50は、例えばサーミスタ等の温度センサとして構成されている。温度検出部50、自身が配置された位置の温度を示す電圧値を制御部40に向けて出力し得る構成をなす。温度検出部50は、例えばコンバータ100が実装されている電気基板(図示せず)の表面に接触する形で固定されており、電気基板の表面の温度(外面温度)を示す電圧値を検出値として出力する。なお、温度検出部50は、第1スイッチング回路20、トランス10、第2スイッチング回路30等の温度変化を検出し得る位置に配置されていればよく、電気基板に接触していなくてもよい。例えば、温度検出部50は、第1スイッチング回路20、トランス10、及び第2スイッチング回路30が実装される電気基板において第1スイッチング回路20、トランス10、及び第2スイッチング回路30のいずれかの近傍に実装する形で固定してもよい。
〔絶縁型DCDCコンバータの動作〕
次に、コンバータ100の動作を説明する。コンバータ100が搭載された車両において、例えば、イグニッションスイッチがオフ状態からオン状態に切り替えられる。すると、制御部40からスイッチ素子20A,20B,20C,20DのそれぞれにPWM信号が出力され、第5スイッチ素子30A及び第6スイッチ素子30Bのそれぞれに所定のタイミングのスイッチング信号を出力する。
[Operation of isolated DCDC converter]
Next, the operation of
基本的には、フルブリッジ接続されたスイッチング回路を有する絶縁型のDCDCコンバータは、図2~図4に示すように動作する。具体的には、この絶縁型のDCDCコンバータは、第1スイッチング回路120の第1スイッチ素子120A及び第4スイッチ素子120Dと、第2スイッチ素子120B及び第3スイッチ素子120Cとが交互にオンとオフとを繰り返す。これにより直流電源からトランス110の第1コイル部111に交流の電圧を印加するように動作して第2スイッチング回路130側に電圧を発生させることができる。具体的には、第1スイッチ素子120A及び第4スイッチ素子120Dがオンすると第1スイッチング回路120側(トランス110の一次側)に矢印C1に示す経路で電流が流れる。矢印C1に示す経路は、第1高電位側導電路101A→第1スイッチ素子120A→第1コイル部111→第4スイッチ素子120D→第1低電位側導電路101Bの経路である。これに対応して第2スイッチング回路130側(トランス110の二次側)に矢印C2に示す経路で電流が流れる。矢印C2に示す経路は、第2低電位側導電路102B→第6スイッチ素子130B→第2コイル部112B→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である(図2参照。)。
Basically, an isolated DCDC converter having switching circuits connected in a full bridge operates as shown in FIGS. 2 to 4. FIG. Specifically, in this isolated DCDC converter, the
次に、第1スイッチ素子120A及び第4スイッチ素子120Dがオンからオフに切り替わり、第1スイッチ素子120A、第2スイッチ素子120B、第3スイッチ素子120C、及び第4スイッチ素子120Dの全てがオフした状態になる。すると、第1スイッチング回路120側(トランス110の一次側)には電流が流れなくなる。第2スイッチング回路130側(トランス110の二次側)では、チョークコイル133に蓄えられたエネルギーによって、矢印C3又は矢印C4の経路で電流が流れる。矢印C3に示す経路は、第2低電位側導電路102B→第6スイッチ素子130B→第2コイル部112B→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である。矢印C4に示す経路は、第2低電位側導電路102B→第5スイッチ素子130A→第2コイル部112A→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である(図3参照。)。
Next, the
次に、第2スイッチ素子120B及び第3スイッチ素子120Cがオフからオンに切り替わる。すると、第1スイッチング回路120側(トランス110の一次側)に矢印C5に示す経路で電流が流れる。矢印C5に示す経路は、第1高電位側導電路101A→第3スイッチ素子120C→第1コイル部111→第2スイッチ素子120B→第1低電位側導電路101Bの経路である。これに対応して第2スイッチング回路130側(トランス110の二次側)に矢印C6に示す経路で電流が流れる。矢印C6に示す経路は、第2低電位側導電路102B→第5スイッチ素子130A→第2コイル部112A→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である(図4参照。)。
Next, the
次に、第2スイッチ素子120B及び第3スイッチ素子120Cがオンからオフに切り替わり、第1スイッチ素子120A、第2スイッチ素子120B、第3スイッチ素子120C、及び第4スイッチ素子120Dの全てがオフした状態になる。すると、第1スイッチング回路120側(トランス110の一次側)には、電流が流れなくなる。第2スイッチング回路130側(トランス110の二次側)では、チョークコイル133に蓄えられたエネルギーによって、矢印C3又は矢印C4の経路で電流が流れる。矢印C3に示す経路は、第2低電位側導電路102B→第6スイッチ素子130B→第2コイル部112B→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である。矢印C4に示す経路は、第2低電位側導電路102B→第5スイッチ素子130A→第2コイル部112A→整流出力経路130C→チョークコイル133→第2高電位側導電路102Aの経路である(図3参照。)。
Next, the
これに対して、本開示のコンバータ100は、位相シフト方式によりスイッチング動作をする。位相シフト方式は、図5に示すように、第1スイッチ素子20Aと第4スイッチ素子20Dとで互いのオンオフ動作のタイミングをずらし、第2スイッチ素子20Bと第3スイッチ素子20Cとで互いのオンオフ動作のタイミングをずらす。これと共に、位相シフト方式は、スイッチ素子20A,20B,20C,20Dの互いのオンオフ動作のタイミングをずらすように制御する。これにより、スイッチ素子20A,20B,20C,20Dがオフからオンにスイッチングする際にZVS(Zero Voltage Switching)を実現し、コンバータ100をより高効率に動作させることができる。位相シフト方式では、第1スイッチ素子20A及び第2スイッチ素子20Bを1つの組(以下、第1レグともいう)とし、第3スイッチ素子20C及び第4スイッチ素子20Dを1つの組(以下、第2レグともいう)として扱う。第1レグにおいて、第1スイッチ素子20A及び第2スイッチ素子20Bが共にオフになる時間(図5におけるT2、T4、T6、T8)は第1デッドタイムである。第2レグにおいて、第3スイッチ素子20C及び第4スイッチ素子20Dが共にオフになる時間(図5におけるT1、T3、T5、T7)は第2デッドタイムである。
On the other hand, the
ここで、時間T2に着目して、第1デッドタイムにおいて第2スイッチ素子20Bがオフからオンに切り替わる場合について説明する。図6に示すように、時刻T2Sより前(すなわち、第1スイッチ素子20Aがオン)において、第2スイッチ素子20Bのドレインとソースとの間には直流の入力電圧Vinが印加された状態である(図6の下側参照。)。このとき、第2スイッチ素子20Bに並列に接続されたコンデンサ20Mにも直流の入力電圧Vinが印加された状態である。そして、時刻T2Sにおいて、第1スイッチ素子20Aがオンからオフに切り替わると、第1スイッチ素子20Aには電流が流れなくなる。このとき、第2スイッチ素子20Bに並列に接続されたコンデンサ20Mとインダクタ13との間でLC共振が開始し、第2スイッチ素子20Bのドレインとソースとの間の電圧が直流の入力電圧Vinの半分の大きさに近づいていく。第2スイッチ素子20Bのドレインとソースとの間の電圧はLC共振が開始して最初に電圧が降下した時刻T2Eに0Vに最も近くなる(図6下側参照。)。したがって、第2スイッチ素子20Bをオフからオンに切り替える時刻をT2Eとすることによって、第2スイッチ素子20BにおけるZVSを実現することができる。なお、第2スイッチ素子20Bをオフからオンに切り替える時刻をT2Eより僅かに早い時刻に切り替えてもよい。
Here, focusing on the time T2, the case where the
時間T2に着目して第1デッドタイムにおいて第2スイッチ素子20Bがオフからオンに切り替わる場合について説明した。これに限らず、図5における他の時間T1、T3、T4、T5、T6、T7、T8、及び他のスイッチ素子20A,20C,20Dがオフからオンに切り替わる場合についても同様である。
Focusing on the time T2, the case where the
〔入力電圧の求め方〕
二次側電圧検出部40Eは、トランス10の第2コイル部12Bの一方の端と第3接続点P3との間に生じる電圧Vtr2(すなわち、トランス10の二次側における電圧であり、第2コイル部12Bに生じる電圧)を検出する。電圧Vtr2は、トランス10に電気的に接続された整流出力経路30C(第5導電路)とグラウンドに電気的に接続された第2低電位側導電路2Bと、の間の電位差である(図1参照。)。整流出力経路30Cは、トランス10における第2コイル部12A,12Bの中間位置である第3接続点P3(センタータップ)とチョークコイル33との間の導電路である。すなわち、電圧Vtr2は、第2低電位側導電路2Bの電位(グラウンド電位)を基準とする整流出力経路30C(第5導電路)の電圧であり、第2スイッチング回路30に生じる電圧である。
[How to find the input voltage]
The secondary side
電圧Vtr2は、第2コイル部12Bの両端電圧と第6スイッチ素子30Bのドレインとソースとの間の電圧Vdropとの合計値である。この値は、チョークコイル33及び出力コンデンサ34を有してなるフィルタ回路によって平滑化される前の値である。なお、第2電圧検出部40Bが示す値は、第2高電位側導電路2Aと第2低電位側導電路2Bとの間の電位差であり、上記電圧が上記フィルタ回路によって平滑化された後の直流電圧の値である。二次側電圧検出部40Eは、電圧Vtr2の値を示す信号を制御部40に入力する。電圧Vtr2の値を示す信号は、電圧Vtr2の値を特定し得る信号であればよく、電圧Vtr2の値そのものを示す信号であってもよく、電圧Vtr2を所定の分圧比で分圧した値を示す信号であってもよい。
The voltage Vtr2 is the sum of the voltage across the
制御部40は、二次側電圧検出部40Eが検出した電圧Vtr2に基づいて第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値を求める。第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値は、入力電圧Vinを示す値であり、第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電位差である。
The
第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値(入力電圧Vin)は、数1に示す数式によって求めることができる。
A voltage value (input voltage Vin) between the first high-potential-side
ここで、Vtr2はグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部12B側の(第2コイル部12Bに生じる)電圧値、Nは第1コイル部11の巻数と第2コイル部12B(12A)の巻数との巻数比(以下、単に巻数比Nともいう)、Vdropは第6スイッチ素子30Bにおけるドレインとソースとの間の電圧(以下、単に電圧Vdropともいう)である。つまり、数1に示す数式は、入力電圧Vinが電圧Vtr2と電圧Vdropとを加算した値に巻数比Nを乗じて求め得ることを示している。
Here, Vtr2 is the voltage value (produced in the
制御部40が第2スイッチング回路30に対して同期整流モードで整流動作を行わせる第1制御を実行する際、電圧Vdropは、FET(第6スイッチ素子30B)のドレインとソースとの間の電圧Vds(以下、単に、電圧Vdsともいう)である。すなわち、同期整流モードのとき、電圧Vdropは、Vdrop=Vdsである。これに対して、制御部40が第2スイッチング回路30に対してダイオード整流モードで整流動作を行わせる第2制御を実行する際、電圧Vdropは、ボディダイオード30Eの順方向電圧Vf(以下、単に順方向電圧Vfともいう)である。すなわち、ダイオード整流モードのとき、電圧Vdropは、Vdrop=Vfである。
When the
〔同期整流モードにおける第1の決定方式での入力電圧の求め方〕
第2スイッチング回路30に対して同期整流モードで整流動作を行わせる第1制御のときに、制御部40がグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部12B側の(第2コイル部12Bに生じる)電圧Vtr2に基づいて第1の決定方式で入力電圧Vinを求める求め方について説明する。
[Method for determining input voltage in first determination method in synchronous rectification mode]
During the first control that causes the
電圧Vdsの値は、整流出力経路30Cに流れる出力電流Iout(第2電流検出部40Dにおいて検出した値)とFET(第6スイッチ素子30B)のオン抵抗Rds(以下、単にオン抵抗Rdsともいう)とを乗じて求め得る。すなわち、電圧Vdsは、Vds=Iout×Rdsである。オン抵抗Rdsは、周囲の温度Tに応じて変化する性質を有している。この性質を考慮に入れて入力電圧Vinを求めるため、制御部40のROM等には、図7に示すテーブルデータD1が記憶されている。テーブルデータD1には、例えば、周囲の温度Tに対応したFET(第6スイッチ素子30B)のオン抵抗Rdsの値が複数配列されている。
The value of the voltage Vds is determined by the output current Iout flowing through the rectified
制御部40は、同期整流モードのとき、テーブルデータD1を用い、温度検出部50から取得した周囲の温度Tを示す電圧値に基づいてオン抵抗Rdsを決定する。例えば、温度検出部50から取得した周囲の温度Tを示す電圧値が10℃以上20℃未満(すなわち、10℃≦T<20℃)を示す場合、制御部40は、図7におけるRds3をオン抵抗Rdsとして用いる。そして、制御部40は、このときの第2電流検出部40Dにおいて検出した値(出力電流Iout)にRds3を乗じることによって電圧Vdsを求める。そして、制御部40は、こうして求めた電圧Vdsと、二次側電圧検出部40Eが検出した電圧Vtr2と、に基づいて、入力電圧Vinを求める。制御部40は、所定の時間毎(周期的)に温度検出部50から取得した周囲の温度Tを示す電圧値に対応するオン抵抗RdsをテーブルデータD1から選択して電圧Vdsを求め得る構成とされている。これによって、制御部40は、こうして求めた電圧Vdsと、電圧Vtr2と、を用いて入力電圧Vinを動的に求め得る。
In the synchronous rectification mode, the
〔ダイオード整流モードにおける第2の決定方式での入力電圧の求め方〕
次に、第2スイッチング回路30に対してダイオード整流モードで整流動作を行わせる第2制御のときに、制御部40がグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部12A,12B側の(第2コイル部12Bに生じる)電圧Vtr2に基づいて第2の決定方式で入力電圧Vinを求める求め方について説明する。
[How to find the input voltage in the second determination method in the diode rectification mode]
Next, during the second control for causing the
順方向電圧Vfは、例えば、第6スイッチ素子30Bに用いられるFETのデータシートに記載されている。同期整流モードにおける電圧Vdsは、順方向電圧Vfよりも小さい。ここで、順方向電圧Vfは、周囲の温度T、及び整流出力経路30Cに流れる出力電流Iout(第2電流検出部40Dにおいて検出した値)に応じて変化する性質を有している。この性質を考慮に入れて入力電圧Vinを求めるため、制御部40のROM等には、図8に示すテーブルデータD2が記憶されている。
The forward voltage Vf is described, for example, in the data sheet of the FET used for the
テーブルデータD2には、例えば、周囲の温度T、及び出力電流Ioutの2つの値に対応したボディダイオード30Eの順方向電圧Vfの値が複数配列されている。制御部40は、ダイオード整流モードのとき、テーブルデータD2を用い、周囲の温度T、及び出力電流Ioutを示す値の大きさに基づいて順方向電圧Vfを決定する。例えば、温度検出部50から取得した周囲の温度Tを示す電圧値が30℃以上40℃未満(すなわち、30℃≦T<40℃)を示す場合、制御部40は、Vf41,Vf42・・・Vf4mの中から出力電流Ioutを示す値に対応する値を順方向電圧Vfとして選択する。このとき、例えば、第2電流検出部40Dにおいて検出した値(出力電流Iout)が10A以上20A未満(すなわち、10A≦Iout<20A)を示す場合、制御部40は、Vf42を順方向電圧Vfとして選択する。
In table data D2, for example, a plurality of values of forward voltage Vf of
制御部40は、こうして選択した順方向電圧Vfと、電圧Vtr2と、に基づいて、入力電圧Vinを求める。制御部40は、所定の時間毎(周期的)に温度検出部50から取得した周囲の温度Tを示す電圧値、及び第2電流検出部40Dにおいて検出した値(出力電流Iout)に対応する順方向電圧VfをテーブルデータD2から選択して順方向電圧Vfを求め得る構成とされている。これによって、制御部40は、こうして求めた順方向電圧Vfと、電圧Vtr2と、を用いて入力電圧Vinを動的に求め得る。
The
このように、制御部40は、二次側電圧検出部40Eが検出した電圧Vtr2、電圧Vds、及び順方向電圧Vfに基づいて、第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値(入力電圧Vin)を求めることができる。よって、コンバータ100は、第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値(入力電圧Vin)を直接検出し難い事情、又は直接検出するよりも電圧Vtr2を検出して上記電圧値を推定したほうが望ましい事情がある場合に有利になる。
In this manner, the
コンバータ100は、第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値(入力電圧Vin)よりも相対的に低い値となる電圧Vtr2を検出する。そして、コンバータ100は、この電圧Vtr2から第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値を求めることができる。よって、コンバータ100は、高い電圧を検出するために必須な構成を省略又は簡略化することができ、第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値を検出し得る構成をより小型に実現できる。例えば、入力電圧Vinの値を直接検出して検出値を制御部40に入力する場合、入力電圧Vinの値が高くなると、入力側と制御部40との間に絶縁アンプ等の絶縁部が必要になるが、本開示によれば、このような部品を省略することができる。
The
次に、本構成の効果を例示する。
本開示の絶縁型DCDCコンバータ100は、第1スイッチング回路20と、第2スイッチング回路30と、第1コイル部11及び第2コイル部12A,12Bを備えるトランス10と、を有している。本開示の絶縁型DCDCコンバータ100は、第1導電路1と第2導電路2との間で電圧変換を行う。本開示の絶縁型DCDCコンバータ100は、第2コイル部12A,12Bと第2導電路2との間の経路に介在するチョークコイル33と、第1スイッチング回路20及び第2スイッチング回路30を制御する制御部40と、を有している。第1スイッチング回路20は、第1導電路1に印加された電圧を入力電圧Vinとして第1コイル部11に交流電圧を印加する変換動作を行う。第2スイッチング回路30は、ボディダイオード30D,30Eを具備する第5スイッチ素子30A及び第6スイッチ素子30Bを備えている。第2スイッチング回路30は、グラウンド経路Gに電気的に接続されている。第2スイッチング回路30は、第1スイッチング回路20が変換動作を行うことに応じて第2コイル部12Bに生じる電圧Vtr2を整流して第2導電路2に出力電圧Voutを印加する整流動作を行う。制御部40は、第2スイッチング回路30に対して同期整流モードで整流動作を行わせる第1制御と、第2スイッチング回路30に対してダイオード整流モードで整流動作を行わせる第2制御と、を行う。制御部40は、第1制御のときにグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部12A,12B側の電圧Vtr2に基づいて第1の決定方式で入力電圧Vinを求める。制御部40は、第2制御のときにグラウンド経路の電位を基準とするチョークコイル33の第2コイル部12A,12B側の電圧Vtr2に基づいて第2の決定方式で入力電圧Vinを求める。この構成によれば、同期整流モード及びダイオード整流モードの各々における入力電圧Vinを個別の決定方式によって求めることができる。
Next, the effect of this configuration will be illustrated.
The
本開示の絶縁型DCDCコンバータ100において、制御部40は、第2導電路2から出力する出力電流Ioutを示す値が所定の閾値よりも小さい場合に第2制御を実行し、出力電流Ioutを示す値が所定の閾値以上の場合に第1制御を実行する。この構成によれば、絶縁型DCDCコンバータ100は、出力電流Ioutを示す値の大きさに応じて入力電圧Vinを個別に求めることができる。
In the
本開示の絶縁型DCDCコンバータ100において、第2コイル部12A,12Bには、第3接続点P3が設けられ、第1コイル部11の巻数と第2コイル部12Bの巻数との巻数比がNである。入力電圧Vinは、グラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部12A,12B側の電圧Vtr2と、FET(第6スイッチ素子30B)のドレインとソースとの間の電圧Vdropとを加算した値に巻数比Nを乗じた式1におけるVinである。同期整流モードのとき、電圧Vdropは、式2におけるFETのドレインとソースとの間の電圧Vdsである。ダイオード整流モードのとき、電圧Vdropは、式3におけるボディダイオード30Eの順方向電圧Vfである。
Vin=N×(Vtr2+Vdrop) ・・・式1
Vdrop=Vds ・・・式2
Vdrop=Vf ・・・式3
この構成によれば、絶縁型DCDCコンバータ100は、ダイオード整流モードにおいて、ボディダイオード30Eの順方向電圧Vfを考慮して入力電圧Vinを求めることができる。このため、絶縁型DCDCコンバータ100は、ダイオード整流モードにおける入力電圧Vinをより正確に求めることができる。
In the
Vin=N×(Vtr2+Vdrop)
Vdrop=
Vdrop=Vf Equation 3
According to this configuration, the
本開示の絶縁型DCDCコンバータ100において、制御部40は、周囲の温度T、及び第2導電路2から出力する出力電流Ioutを示す値の大きさに基づいて順方向電圧Vfを決定する。この構成によれば、絶縁型DCDCコンバータ100は、より正確な入力電圧Vinを求めることができる。
In the
<実施形態2>
本開示の実施形態2に係る絶縁型DCDCコンバータ200を、図9を参照して説明する。実施形態2に係る絶縁型DCDCコンバータ200は、トランス210の構成、第2スイッチング回路230が所謂、スイッチ素子を4つ用いた全波整流回路である点等が実施形態1と異なる。実施形態1と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
<
An
トランス210は、第1コイル部211及び第2コイル部212を備えている。第1コイル部211の巻数は、N1である。第2コイル部212の巻数は、N2である。トランス210の巻数比Nは、N=N2/N1で表される。
The
第2スイッチング回路230は、所謂、全波整流回路であり、第1スイッチング回路20が変換動作を行うことに応じてトランス210の第2コイル部212に生じる交流電圧を整流・平滑して直流電圧である出力電圧Voutを生成する。そして、第2スイッチング回路230は、この出力電圧Voutを第2高電位側導電路2Aと第2低電位側導電路2Bとの間に印加する。こうして第2スイッチング回路230は、整流動作を行う。第2スイッチング回路230は、第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、第8スイッチ素子230D、整流出力経路230J、チョークコイル33、及び出力コンデンサ34を備えている。
The
第5スイッチ素子230Aは、トランス210の第2コイル部212の一端と整流出力経路230Jとの間に接続されている。第6スイッチ素子230Bは、第2コイル部212の一端と基準導電路であるグラウンド経路Gとの間に接続されている。第7スイッチ素子230Cは、第2コイル部212の他端と整流出力経路130Jとの間に接続されている。第8スイッチ素子230Dは、第2コイル部212の他端とグラウンド経路Gとの間に接続されている。つまり、第2スイッチング回路230は、基準導電路に電気的に接続している。
The
整流出力経路230Jと、第2高電位側導電路2A(第2導電路2)との間にはチョークコイル33が介在している。チョークコイル33は、第2高電位側導電路2Aに電気的に接続されると共に、出力コンデンサ34を介して第2低電位側導電路2Bに電気的に接続されている。チョークコイル33は、第2コイル部212と第2導電路2との間の経路に介在する。出力コンデンサ34は、第2高電位側導電路2Aと第2低電位側導電路2Bとの間に電気的に接続されている。第2低電位側導電路2Bは、グラウンド経路Gに電気的に接続されている。
A
第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dには、公知である種々のスイッチ素子を用いることができるが、FETであるMOSFETを用いることが好ましい。第5スイッチ素子230Aのソースは第2コイル部212の一端に電気的に接続され、ドレインは整流出力経路230Jに電気的に接続されている。第6スイッチ素子230Bのドレインは第2コイル部212の一端に電気的に接続され、ソースはグラウンド経路Gに電気的に接続されている。第7スイッチ素子230Cのソースは第2コイル部212の他端に電気的に接続され、ドレインは整流出力経路230Jに電気的に接続されている。第8スイッチ素子230Dのドレインは第2コイル部212の他端に電気的に接続され、ソースはグラウンド経路Gに電気的に接続されている。
Various known switch elements can be used for the
第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dのそれぞれには、寄生成分であるボディダイオード230E,230F,230G,230Hが設けられた構成とされている。具体的には、第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dのそれぞれにおいて、ボディダイオード230E,230F,230G,230Hのカソードがドレイン側、アノードがソース側に電気的に接続される構成とされている。つまり、第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dは、ボディダイオード230E,230F,230G,230Hを具備している。
このような構成を有する第2スイッチング回路230のうち、第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dは、第2コイル部212に生じる交流電圧を整流する整流回路を構成する。チョークコイル33及び出力コンデンサ34は整流出力経路130Jに現れる整流出力を平滑する。
In the
制御部40は、第2電流検出部40Dから入力される値に基づいて第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dの各々のゲートに向けて所定のタイミングのスイッチング信号を出力したり、スイッチング信号の出力を停止したりする。具体的には、制御部40は、第2電流検出部40Dによって検出した第2高電位側導電路2Aから出力する出力電流Ioutを示す値が所定の閾値以上の場合、第1制御を実行する。第1制御は、第2スイッチング回路230の第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dの各々のゲートに向けて所定のタイミングのスイッチング信号を出力し同期整流モードで整流動作を行わせる制御である。
Based on the value input from the second
そして、制御部40は、第2電流検出部40Dによって検出した第2高電位側導電路2Aから出力する出力電流Ioutを示す値が所定の閾値よりも小さい場合、第2制御を実行する。第2制御は、第2スイッチング回路230の第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dの各々のゲートへのスイッチング信号の出力を停止し、第2スイッチング回路230に対してダイオード整流モードで整流動作を行わせる制御である。ダイオード整流モードとは、第5スイッチ素子230A、第6スイッチ素子230B、第7スイッチ素子230C、及び第8スイッチ素子230Dに設けられたボディダイオード230E,230F,230G,230Hを用いて整流動作を行うモードである。
Then, when the value indicating the output current Iout output from the second high-potential-side
〔入力電圧の求め方〕
二次側電圧検出部40Eは、整流出力経路130Jと基準導電路であるグラウンド経路Gとの間に生じる電圧Vtr2(すなわち、トランス210の二次側における電圧であり、第2コイル部212に生じる電圧)を検出する。電圧Vtr2は、整流出力経路230Jとグラウンド経路Gに電気的に接続された第2低電位側導電路2Bと、の間の電位差であり、グラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部212側の電圧である(図9参照。)。すなわち、電圧Vtr2は、第2低電位側導電路2Bの電位(グラウンド電位)を基準とする整流出力経路230Jの電圧であり、第2スイッチング回路230に生じる電圧である。
[How to find the input voltage]
The secondary-side
電圧Vtr2は、第2コイル部212の両端電圧と、第5スイッチ素子230Aにおけるドレインとソースとの間の電圧Vdropと、第8スイッチ素子230Dにおけるドレインとソースとの間の電圧Vdropと、の合計値である。又は、電圧Vtr2は、第2コイル部212の両端電圧と、第6スイッチ素子230Bにおけるドレインとソースとの間の電圧Vdropと、第7スイッチ素子230Cにおけるドレインとソースとの間の電圧Vdropと、の合計値である。この値は、チョークコイル33及び出力コンデンサ34を有してなるフィルタ回路によって平滑化される前の値である。二次側電圧検出部40Eは、電圧Vtr2の値を示す信号を制御部40に入力する。
The voltage Vtr2 is the sum of the voltage across the second coil section 212, the voltage Vdrop between the drain and source of the
制御部40は、二次側電圧検出部40Eが検出した電圧Vtr2に基づいて第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値を求める。第1高電位側導電路1Aと第1低電位側導電路1Bとの間の電圧値(入力電圧Vin)は、数1に示す数式によって求めることができる。ここで、数1におけるVdropには、第5スイッチ素子230Aにおけるドレインとソースとの間の電圧Vdropと、第8スイッチ素子230Dにおけるドレインとソースとの間の電圧Vdropと、の合計値(又は、第6スイッチ素子230Bにおけるドレインとソースとの間の電圧Vdropと、第7スイッチ素子230Cにおけるドレインとソースとの間の電圧Vdropと、の合計値)が適用される。
The
ここで、実施形態1では、1つの第6スイッチ素子30Bのドレインとソースとの間の電圧をVdropに適用している。つまり、第2スイッチング回路の回路構成に応じて考慮すべきスイッチ素子の数が変更されても、スイッチ素子の数に応じたドレインとソースとの間の電圧を数1に示す数式のVdropに適用することによって、入力電圧Vinを求めることができる。
Here, in
制御部40が第1制御を実行する際、電圧Vdropは、FETである第5スイッチ素子230Aのドレインとソースとの間の電圧と、FETである第8スイッチ素子230Dのドレインとソースとの間の電圧との合計の電圧Vds、又はFETである第6スイッチ素子230Bのドレインとソースとの間の電圧と、FETである第7スイッチ素子230Cのドレインとソースとの間の電圧との合計の電圧Vdsである。すなわち、同期整流モードのとき、電圧Vdropは、Vdrop=Vdsである。
When the
これに対して、制御部40が第2制御を実行する際、電圧Vdropは、ボディダイオード230Eとボディダイオード230Hとの各々の順方向電圧の合計の電圧Vf、又はボディダイオード230Fとボディダイオード230Gとの各々の順方向電圧との合計の電圧Vfである。すなわち、ダイオード整流モードのとき、電圧Vdropは、Vdrop=Vfである。
On the other hand, when the
第1制御のときに、制御部40がグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部212側の(第2コイル部212に生じる)電圧Vtr2に基づいて第1の決定方式で入力電圧Vinを求める求め方は、実施形態1における開示と同様である。また、第2制御のときに、制御部40がグラウンド経路Gの電位を基準とするチョークコイル33の第2コイル部212側の(第2コイル部212に生じる)電圧Vtr2に基づいて第2の決定方式で入力電圧Vinを求める求め方は、実施形態1における開示と同様である。
During the first control, the
<他の実施形態>
本構成は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
<Other embodiments>
The present configuration is not limited to the embodiments explained by the above description and drawings, and for example, the following embodiments are also included in the technical scope of the present invention.
実施形態1では、制御部40がマイクロコンピュータを主体として構成されているが、マイクロコンピュータ以外の複数のハードウェア回路によって実現されてもよい。
In the first embodiment, the
実施形態1では、制御部40は、周囲の温度Tに対応するオン抵抗Rdsを定めたテーブルデータD1を用いて電圧Vdsを求めている。しかし、この例に限定されず、オン抵抗Rdsを固定値として電圧Vdsを求めてもよい。さらに、温度検出部50において検出する周囲の温度Tを示す電圧値、及び出力電流Ioutを変数としてVdsを求める演算式によって電圧Vdsを決定してもよい。
In the first embodiment, the
実施形態1では、制御部40は、周囲の温度T及び出力電流Ioutの2つの値に対応した順方向電圧Vfを定めたテーブルデータD2を用いて順方向電圧Vfを求めている。しかし、この例に限定されず、順方向電圧Vfを固定値としてもよい。さらに、温度検出部50において検出する周囲の温度Tを示す電圧値、及び出力電流Ioutを変数として順方向電圧Vfを求める演算式によってVfを決定してもよい。さらにまた、周囲の温度T、又は出力電流Ioutのいずれかの値のみに対応した順方向電圧Vfを定めたテーブルデータを用いて順方向電圧Vfを求めてもよい。つまり、周囲の温度T、又は出力電流Ioutの大きさのいずれかのみに基づいて順方向電圧Vfを決定してもよい。
In the first embodiment, the
実施形態1では、第2スイッチング回路30に、2つのFET(第5スイッチ素子30A、第6スイッチ素子30B)が設けられている。しかし、これに限らず、第2スイッチング回路に、1つ、又は3つ以上のFETを設ける構成としてもよい。
In
実施形態1では、降圧型DCDCコンバータを例示した。しかし、これに限らず、第1導電路に印加された電圧を昇圧して第2導電路に印加する昇圧型DCDCコンバータであってもよく、昇降圧型のDCDCコンバータであってもよい。また、第1導電路に印加された電圧を昇圧又は降圧して第2導電路に印加する電圧変換動作と、第2導電路に印加された電圧を昇圧又は降圧して第1導電路に印加する電圧変換動作とを行い得る双方向型のDCDCコンバータであってもよい。
実施形態1では、二次側電圧検出部40Eは、トランス10の第2コイル部12Bに生じる電圧を検出している。しかし、これに限らず、二次側電圧検出部40Eは、トランス10の第2コイル部12Aに生じる電圧を検出してもよい。この場合、オン抵抗Rds、電圧Vdrop、電圧Vds、順方向電圧Vfは、第5スイッチ素子のものを用いる構成とすればよい。
In
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The scope of the present invention is not limited to the embodiments disclosed this time, but is indicated by the claims, and includes all modifications within the meaning and scope of claims equivalent to the claims. intended.
1…第1導電路
1A,101A…第1高電位側導電路
1B,101B…第1低電位側導電路
2…第2導電路
2A,102A…第2高電位側導電路
2B,102B…第2低電位側導電路
6…負荷
7…入力コンデンサ
10,110,210…トランス
11,111,211…第1コイル部
12A,12B,112A,112B,212…第2コイル部
13…インダクタ
20,120…第1スイッチング回路
20A,120A…第1スイッチ素子
20B,120B…第2スイッチ素子
20C,120C…第3スイッチ素子
20D,120D…第4スイッチ素子
20L,20M,20N,20P…コンデンサ
30,130,230…第2スイッチング回路
30A,130A,230A…第5スイッチ素子
30B,130B,230B…第6スイッチ素子
230C…第7スイッチ素子
230D…第8スイッチ素子
30C,130C,230J…整流出力経路
30D,30E,230E,230F,230G,230H…ボディダイオード
33,133…チョークコイル
34…出力コンデンサ
40…制御部
40B…第2電圧検出部
40C…第1電流検出部
40D…第2電流検出部
40E…二次側電圧検出部
50…温度検出部
100…絶縁型DCDCコンバータ
C1,C2,C3,C4,C5,C6…矢印
D1,D2…テーブルデータ
G…グラウンド経路(基準導電路)
Iout…出力電流
N…巻数比(第1コイル部の巻数と第2コイル部との巻数比)
N1…第1コイル部の巻数
N2…第2コイル部の巻数
P1…第1接続点
P2…第2接続点
P3…第3接続点(センタータップ)
Rds…FET(第6スイッチ素子)のオン抵抗
T…周囲の温度
Vdrop…FETのドレインとソースとの間の電圧
Vds…FETのドレインとソースとの間の電圧
Vf…ボディダイオードの順方向電圧
Vin…入力電圧
Vout…出力電圧
Vtr2…電圧(グラウンド経路の電位を基準とするチョークコイルの第2コイル部側の電圧)(第2コイル部の一方の端とセンタータップとの間に生じる電圧)
Iout ... Output current N ... Turns ratio (turns ratio between the number of turns of the first coil portion and the number of turns of the second coil portion)
N1 Number of turns of the first coil portion N2 Number of turns of the second coil portion P1 First connection point P2 Second connection point P3 Third connection point (center tap)
Rds: On-resistance of FET (sixth switch element) T: Ambient temperature Vdrop: Voltage between drain and source of FET Vds: Voltage between drain and source of FET Vf: Forward voltage of body diode Vin ... input voltage Vout ... output voltage Vtr2 ... voltage (voltage on the second coil section side of the choke coil based on the potential of the ground path) (voltage generated between one end of the second coil section and the center tap)
Claims (4)
前記第2コイル部と前記第2導電路との間の経路に介在するチョークコイルと、
前記第1スイッチング回路及び前記第2スイッチング回路を制御する制御部と、を有し、
前記第1スイッチング回路は、前記第1導電路に印加された電圧を入力電圧として前記第1コイル部に交流電圧を印加する変換動作を行い、
前記第2スイッチング回路は、ボディダイオードを具備するFETを備え、基準導電路に電気的に接続され、前記第1スイッチング回路が前記変換動作を行うことに応じて前記第2コイル部に生じる電圧を整流して前記第2導電路に出力電圧を印加する整流動作を行い、
前記制御部は、前記第2スイッチング回路に対して同期整流モードで整流動作を行わせる第1制御と、前記第2スイッチング回路に対してダイオード整流モードで整流動作を行わせる第2制御と、を行い、
前記制御部は、前記第1制御のときに前記基準導電路の電位を基準とする前記チョークコイルの前記第2コイル部側の電圧に基づいて第1の決定方式で前記入力電圧を求め、前記第2制御のときに前記基準導電路の電位を基準とする前記チョークコイルの前記第2コイル部側の電圧に基づいて第2の決定方式で前記入力電圧を求める絶縁型DCDCコンバータ。 An insulated DCDC that includes a first switching circuit, a second switching circuit, and a transformer that includes a first coil section and a second coil section, and performs voltage conversion between the first conductive path and the second conductive path. a converter,
a choke coil interposed in a path between the second coil portion and the second conductive path;
a control unit that controls the first switching circuit and the second switching circuit;
The first switching circuit performs a conversion operation of applying an AC voltage to the first coil portion with the voltage applied to the first conductive path as an input voltage,
The second switching circuit includes an FET having a body diode, is electrically connected to a reference conductive path, and controls the voltage generated in the second coil section in response to the conversion operation performed by the first switching circuit. performing a rectification operation of rectifying and applying an output voltage to the second conduction path;
The control unit performs a first control that causes the second switching circuit to perform a rectification operation in a synchronous rectification mode, and a second control that causes the second switching circuit to perform a rectification operation in a diode rectification mode. do,
The control section obtains the input voltage by a first determination method based on the voltage of the second coil section side of the choke coil based on the potential of the reference conductive path during the first control, and The isolated DCDC converter obtains the input voltage by a second determination method based on the voltage on the second coil portion side of the choke coil with reference to the potential of the reference conductive path during the second control.
前記第2導電路から出力する出力電流を示す値が所定の閾値よりも小さい場合に前記第2制御を実行し、
前記出力電流を示す値が前記所定の閾値以上の場合に前記第1制御を実行する請求項1に記載の絶縁型DCDCコンバータ。 The control unit
executing the second control when a value indicating the output current output from the second conductive path is smaller than a predetermined threshold;
2. The isolated DCDC converter according to claim 1, wherein said first control is executed when the value indicating said output current is equal to or greater than said predetermined threshold.
前記入力電圧は、前記基準導電路の電位を基準とする前記チョークコイルの前記第2コイル部側の電圧Vtr2と、前記FETのドレインとソースとの間の電圧Vdropとを加算した値に前記巻数比Nを乗じた式1におけるVinであり、
前記同期整流モードのとき、前記電圧Vdropは、式2における前記FETのドレインとソースとの間の電圧Vdsであり、
前記ダイオード整流モードのとき、前記電圧Vdropは、式3における前記ボディダイオードの順方向電圧Vfである請求項1又は請求項2に記載の絶縁型DCDCコンバータ。
Vin=N×(Vtr2+Vdrop) ・・・式1
Vdrop=Vds ・・・式2
Vdrop=Vf ・・・式3 A turns ratio between the number of turns of the first coil portion and the number of turns of the second coil portion is N,
The input voltage is obtained by adding the voltage Vtr2 on the side of the second coil portion of the choke coil with reference to the potential of the reference conductive path and the voltage Vdrop between the drain and the source of the FET and the number of turns. is Vin in Equation 1 multiplied by the ratio N,
when in the synchronous rectification mode, the voltage Vdrop is the voltage Vds between the drain and source of the FET in Equation 2;
3. The isolated DCDC converter according to claim 1 or 2, wherein in the diode rectification mode, the voltage Vdrop is the forward voltage Vf of the body diode in equation (3).
Vin=N×(Vtr2+Vdrop) Equation 1
Vdrop=Vds Equation 2
Vdrop=Vf Equation 3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021003916A JP2022108786A (en) | 2021-01-14 | 2021-01-14 | Insulation type dcdc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021003916A JP2022108786A (en) | 2021-01-14 | 2021-01-14 | Insulation type dcdc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022108786A true JP2022108786A (en) | 2022-07-27 |
Family
ID=82557082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021003916A Pending JP2022108786A (en) | 2021-01-14 | 2021-01-14 | Insulation type dcdc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022108786A (en) |
-
2021
- 2021-01-14 JP JP2021003916A patent/JP2022108786A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6501193B1 (en) | Power converter having regulated dual outputs | |
US8023291B2 (en) | Voltage detecting circuit and switching power source apparatus | |
US10008945B2 (en) | Switching power supply device | |
KR20060083162A (en) | Dc-dc converter of multi-output type | |
US10778218B2 (en) | Transformer based gate drive circuit | |
CN107342681B (en) | Method and apparatus for efficient switching in a semi-resonant power converter | |
JP6559081B2 (en) | Power converter | |
US7683590B2 (en) | Step-down switching DC-DC converter | |
JP6913599B2 (en) | Control device | |
JP4619769B2 (en) | Power supply | |
Raman et al. | Design and stability analysis of interleaved flyback converter control using Lyapunov direct method with FPGA implementation | |
JP4271673B2 (en) | Switching power supply | |
US10447141B2 (en) | Waveform shaping circuit, semiconductor device, and switching power supply device | |
US11804781B2 (en) | Electronic circuit and method | |
JP2022108786A (en) | Insulation type dcdc converter | |
JP2019009848A (en) | Dc-dc converter, power supply system employing the same, and automobile employing the power supply system | |
WO2020255720A1 (en) | Isolated dc-dc converter | |
Zeljkovic et al. | Analysis of rectifier topologies for automotive HV to LV phase shift ZVT DC/DC converter | |
US20060039170A1 (en) | Resonance transducer | |
Yerra et al. | Simplified Gate Driver Design Technique for Multi-MHz Switching GaN FETs in Three-Level Buck-Based 4G/5G Envelope Tracking | |
Brown | Addressing the topologies, converters, and switching devices for intermediate bus architectures | |
US11799383B2 (en) | Hybrid DC-DC converter | |
JP6253200B2 (en) | Switching power supply | |
WO2023042392A1 (en) | Switching control device, switching power supply device, and power supply system | |
WO2019142704A1 (en) | Automotive dc-dc converter |