JP2022096841A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022096841A
JP2022096841A JP2020210057A JP2020210057A JP2022096841A JP 2022096841 A JP2022096841 A JP 2022096841A JP 2020210057 A JP2020210057 A JP 2020210057A JP 2020210057 A JP2020210057 A JP 2020210057A JP 2022096841 A JP2022096841 A JP 2022096841A
Authority
JP
Japan
Prior art keywords
circuit
switch circuit
amplifier circuit
high frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020210057A
Other languages
English (en)
Inventor
聡 後藤
Satoshi Goto
俊二 吉見
Shunji Yoshimi
美紀子 深澤
Mikiko Fukazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020210057A priority Critical patent/JP2022096841A/ja
Priority to US17/548,718 priority patent/US20220199558A1/en
Priority to CN202111550704.2A priority patent/CN114743964A/zh
Publication of JP2022096841A publication Critical patent/JP2022096841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Transceivers (AREA)

Abstract

【課題】放熱特性を高めることが可能な半導体装置を提供する。【解決手段】第１部材の第１面を平面視したとき、第１面の内部にスイッチを含む少なくとも１つのスイッチ回路が配置されている。第２部材が、第１部材の第１面に面接触して接合されている。第２部材は、高周波増幅回路を構成する化合物半導体系の複数のトランジスタ含む。第２部材から、第１部材の側とは反対側に第１導体突起が突出している。第１部材は、平面視において、高周波増幅回路と少なくとも１つのスイッチ回路との間に配置されて、スイッチ回路を構成しない回路素子を含む。【選択図】図５

Description

本発明は、半導体装置に関する。
移動体通信や衛星通信等に用いられる電子機器に、高周波信号の送受信機能を一体化したＲＦフロントエンドモジュールが組み込まれている。ＲＦフロントエンドモジュールは、高周波増幅機能を持つモノリシックマイクロ波集積回路素子（ＭＭＩＣ）、高周波増幅回路を制御する制御ＩＣ、スイッチＩＣ、デュプレクサ等を備えている。
ＭＭＩＣの上に制御ＩＣを積み重ねることによって小型化した高周波モジュールが下記の特許文献１に開示されている。特許文献１に開示された高周波モジュールは、モジュール基板の上に搭載されたＭＭＩＣと、その上に積み重ねられた制御ＩＣとを含む。ＭＭＩＣの電極、制御ＩＣの電極、及びモジュール基板上の電極が、ワイヤボンディングにより電気的に接続されている。
米国特許出願公開第２０１５／０３０３９７１号明細書
高周波増幅回路に、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）が用いられる。ＨＢＴは、動作中にコレクタ損失が発生することによって発熱する。発熱によるＨＢＴの温度上昇は、コレクタ電流をさらに増大させる方向に働く。この正帰還の条件が満たされるとＨＢＴが熱暴走に至る。ＨＢＴの熱暴走を回避するために、ＨＢＴの出力電力の上限値が制限される。
高周波増幅回路の高出力化を図るために、ＨＢＴ等を含む半導体装置からの放熱特性を向上させることが望まれる。特許文献１に開示された高周波モジュールでは、近年の高周波増幅回路に対する高出力化の要求を満たすことが困難である。
本発明の目的は、放熱特性を高めることが可能な半導体装置を提供することである。
本発明の一観点によると、
第１面を有し、前記第１面を平面視したとき、前記第１面の内部にスイッチを含む少なくとも１つのスイッチ回路が配置されている第１部材と、
前記第１部材の前記第１面に面接触して接合され、高周波増幅回路を構成する化合物半導体系の複数のトランジスタを含む第２部材と、
前記第２部材から、前記第１部材の側とは反対側に突出する第１導体突起と
を備え、
前記第１部材は、平面視において、前記高周波増幅回路と前記少なくとも１つのスイッチ回路との間に配置され、前記少なくとも１つのスイッチ回路を構成しない回路素子を含む半導体装置が提供される。
複数のトランジスタから、第１部材と第２部材との接合界面を通過して第１部材に至る伝熱経路と、第２部材から第１導体突起を介して、半導体装置が実装されたモジュール基板に至る伝熱経路との２つの経路が形成される。このため、トランジスタからの放熱特性を高めることができる。また、高周波増幅回路と少なくとも１つのスイッチ回路との間に、スイッチ回路を構成しない回路素子が配置されているため、高周波増幅回路とスイッチ回路との間のアイソレーションを高めることができる。
図１は、第１実施例による半導体装置を含む高周波モジュールのブロック図である。 図２は、第１実施例による半導体装置を含む高周波モジュールの回路部品の平面視における位置関係を示す図である。 図３は、第１実施例による半導体装置の概略断面図である。 図４Ａは、第１実施例による半導体装置のパワー段増幅回路を構成する複数のセルの各々の等価回路図であり、図４Ｂは、第２部材に形成されたパワー段増幅回路を構成する１つのセルの概略断面図である。 図５Ａは、第１実施例による半導体装置の各構成要素の平面視における配置を示す模式図であり、図５Ｂは、パワー段増幅回路を構成する複数のトランジスタの平面視における配置を示す図である。 図６Ａ及び図６Ｂは、２つの回路の間の領域を説明するための模式図である。 図７Ａから図７Ｆまでの図面は、製造途中段階における半導体装置の断面図である。 図８Ａから図８Ｃまでの図面は、製造途中段階における半導体装置の断面図であり、図８Ｄは、完成した半導体装置の断面図である。 図９は、第２実施例による半導体装置の各構成要素の平面視における配置を示す模式図である。 図１０は、第２実施例による半導体装置の概略断面図である。 図１１は、第３実施例による半導体装置の各構成要素の平面視における配置を示す模式図である。 図１２は、第３実施例の変形例による半導体装置の各構成要素の平面視における配置を示す模式図である。
［第１実施例］
図１から図８Ｄまでの図面を参照して、第１実施例による半導体装置について説明する。以下に説明する第１実施例による半導体装置は、高周波電力増幅器である。
図１は、第１実施例による半導体装置３０を含む高周波モジュール２０のブロック図である。この高周波モジュール２０は、第１実施例による半導体装置３０、出力整合回路７６、複数のデュプレクサ７０、アンテナスイッチ７２、２つの受信用のバンド選択スイッチ７３、２つのローノイズアンプ７１、受信用の出力端子選択スイッチ７４、及び受信制御回路７５を含む。これらの回路部品はモジュール基板にフリップチップ実装される。この高周波モジュール２０は、周波数分割複信（ＦＤＤ）方式の送受信を行う機能を有する。
半導体装置３０は、第１部材３１と、第１部材３１に接合された第２部材３２とを含む。第１部材３１に、入力スイッチ回路４３、送信制御回路４２、及び出力スイッチ回路４１が形成されている。第２部材３２に、パワー段増幅回路５１及びドライバ段増幅回路５２からなる２段構成の高周波増幅回路５０、バイアス回路５３、入力整合回路５４、及び段間整合回路５６が形成されている。ドライバ段増幅回路５２が初段の増幅回路であり、パワー段増幅回路５１が最終段の増幅回路である。図１において、第１部材３１に設けられている回路に相対的に淡いハッチングを付し、第２部材３２に設けられている回路に相対的に濃いハッチングを付している。
バイアス回路５３は、送信制御回路４２からの制御信号に応じて、パワー段増幅回路５１及びドライバ段増幅回路５２にバイアス電流を供給する。
入力スイッチ回路４３の２つの入力接点が、それぞれモジュール基板に設けられた高周波信号入力端子ＩＮ１、ＩＮ２に接続されている。２つの高周波信号入力端子ＩＮ１、ＩＮ２から高周波信号が入力される。入力スイッチ回路４３は、２つの入力接点から１つの接点を選択し、選択した接点に入力される高周波信号を、入力整合回路５４を介してドライバ段増幅回路５２に入力させる。
ドライバ段増幅回路５２で増幅された高周波信号が段間整合回路５６を介してパワー段増幅回路５１に入力される。パワー段増幅回路５１で増幅された高周波信号が、出力整合回路７６を通って出力スイッチ回路４１の１つの入力接点に入力される。出力スイッチ回路４１は、複数の出力接点から１つの接点を選択し、高周波増幅回路５０で増幅された高周波信号を、選択した出力接点から出力させる。
出力スイッチ回路４１の複数の出力接点のうち２つの接点は、それぞれモジュール基板に設けられた補助出力端子ＰＡＡＵＸ１、ＰＡＡＵＸ２に接続されている。他の６個の接点は、それぞれバンドごとに準備された複数のデュプレクサ７０の送信用入力ポートに接続されている。出力スイッチ回路４１は、バンドごとに準備された複数のデュプレクサ７０から１つのデュプレクサ７０を選択する機能を有する。
アンテナスイッチ７２が、回路側の複数の接点とアンテナ側の２つの接点とを有する。アンテナスイッチ７２の複数の回路側の接点のうち２つの接点が、それぞれ送信信号入力端子ＴＲＸ１、ＴＲＸ２に接続されている。回路側の他の６個の接点は、それぞれ複数のデュプレクサ７０の入出力共用ポートに接続されている。アンテナ側の２つの接点は、それぞれアンテナ端子ＡＮＴ１、ＡＮＴ２に接続されている。アンテナ端子ＡＮＴ１、ＡＮＴ２に、それぞれアンテナが接続される。
アンテナスイッチ７２は、２つのアンテナ側の接点を、それぞれ回路側の複数の接点から選択した２つの接点に接続する。１つのバンドを用いて通信を行う場合には、アンテナスイッチ７２は、回路側の１つの接点と、アンテナ側の１つの接点とを接続する。高周波増幅回路５０で増幅され、対応するバンド用のデュプレクサ７０を通過した高周波信号が、選択されたアンテナ側の接点に接続されているアンテナから送信される。
２つの受信用のバンド選択スイッチ７３の各々が、４個の入力接点と１つの出力接点とを有する。２つのバンド選択スイッチ７３の各々の４個の入力接点のうち３個の接点は、それぞれデュプレクサ７０の受信用出力ポートに接続されている。２つのバンド選択スイッチ７３の各々の残りの１つの接点は、それぞれ補助入力端子ＬＮＡＡＵＸ１、ＬＮＡＡＵＸ２に接続されている。
２つの受信用のバンド選択スイッチ７３の出力接点は、それぞれ２つのローノイズアンプ７１に接続されている。２つの受信用のバンド選択スイッチ７３は、それぞれデュプレクサ７０を通過した受信信号をローノイズアンプ７１に入力させる。
出力端子選択スイッチ７４の２つの回路側の接点が、それぞれ２つのローノイズアンプ７１の出力ポートに接続されている。出力端子選択スイッチ７４の３つの端子側の接点が、それぞれ受信信号出力端子ＬＮＡＯＵＴ１、ＬＮＡＯＵＴ２、ＬＮＡＯＵＴ３に接続されている。ローノイズアンプ７１で増幅された受信信号が、出力端子選択スイッチ７４で選択された受信信号出力端子から出力される。
モジュール基板に設けられた電源端子ＶＣＣ１、ＶＣＣ２から、それぞれパワー段増幅回路５１及びドライバ段増幅回路５２に電源電圧が印加される。
送信制御回路４２が、電源端子ＶＩＯ１、制御信号端子ＳＤＡＴＡ１、及びクロック端子ＳＣＬＫ１に接続されている。送信制御回路４２は、制御信号端子ＳＤＡＴＡ１に与えられる制御信号に基づいてバイアス回路５３、入力スイッチ回路４３、及び出力スイッチ回路４１を制御する。
受信制御回路７５が、電源端子ＶＩＯ２、制御信号端子ＳＤＡＴＡ２、及びクロック端子ＳＣＬＫ２に接続されている。受信制御回路７５は、制御信号端子ＳＤＡＴＡ２に与えられる制御信号に基づいてローノイズアンプ７１、受信用のバンド選択スイッチ７３、及び出力端子選択スイッチ７４を制御する。
モジュール基板に、さらに電源端子ＶＢＡＴ及びドレイン電圧端子ＶＤＤ２が設けられている。電源端子ＶＢＡＴから、バイアス回路５３及び送信制御回路４２に電源が供給される。ドレイン電圧端子ＶＤＤ２からローノイズアンプ７１に電源電圧が印加される。
図２は、第１実施例による半導体装置を含む高周波モジュール２０の回路部品の平面視における位置関係を示す図である。モジュール基板２１に、半導体装置３０、複数のデュプレクサ７０、ローノイズアンプ７１、アンテナスイッチ７２、及びその他の表面実装型の複数の受動部品が実装されている。半導体装置３０の第１部材３１は、平面視において第２部材３２より大きく、第２部材３２を包含している。
出力整合回路７６は、モジュール基板内に配置されたインダクタ等の受動素子と、モジュール基板に表面実装されたキャパシタ等で構成される。出力整合回路７６を構成するインダクタは、平面視において半導体装置３０と重なる位置に配置されている。なお、出力整合回路７６を、集積型受動部品で構成してもよい。
図３は、第１実施例による半導体装置３０の概略断面図である。第１部材３１は、基板３１１、その上に配置された多層配線構造３１２、及び多層配線構造３１２の表面を覆う第１部材保護膜３１７を含んでいる。基板３１１は、単体半導体系の半導体部分を含む。基板３１１として、例えばシリコン基板またはシリコンオンインシュレータ（ＳＯＩ）基板が用いられる。出力スイッチ回路４１（図１）、送信制御回路４２（図１）、及び入力スイッチ回路４３（図１）が、基板３１１の表層部に形成された半導体素子及び多層配線構造３１２内の配線により構成される。図３では、入力スイッチ回路４３が形成される領域を破線で囲んで示している。第１部材３１の最表面を第１面３１Ａということとする。第１部材保護膜３１７の一部に開口が設けられており、開口に金属膜３１８が充填されている。第１部材保護膜３１７及び金属膜３１８の上面が第１面３１Ａに相当する。
第２部材３２が、第１部材３１の第１面３１Ａに面接触して接合されている。また、平面視において第２部材３２の少なくとも一部分が金属膜３１８の少なくとも一部分と重なっており、第２部材３２が金属膜３１８に面接触している。第２部材３２に、図１に示したパワー段増幅回路５１、ドライバ段増幅回路５２、バイアス回路５３、入力整合回路５４、及び段間整合回路５６が形成されている。図３において、入力整合回路５４が配置されている領域を破線で囲んで示している。
第２部材３２を覆うように、第１面３１Ａの上に層間絶縁膜６７が配置されている。層間絶縁膜６７の所定の位置に複数の開口が設けられている。層間絶縁膜６７の上に、パッド６２、６３、及び配線６１が配置されている。パッド６２、６３、及び配線６１が配置された配線層は、再配線層といわれる場合がある。再配線層内の配線６１は、再配線といわれる場合がある。
配線６１は、層間絶縁膜６７に設けられている開口を通って、第２部材３２に形成されている回路と、第１部材３１に形成されている回路とを接続する。例えば、配線６１は、層間絶縁膜６７に設けられた開口を通り、多層配線構造３１２内の配線３１５を介して入力スイッチ回路４３に接続されるとともに、層間絶縁膜６７に設けられた他の開口を通って入力整合回路５４に接続されている。再配線層内には、配線６１以外に他の複数の配線が配置されている。再配線層内の配線は、例えば、図１に示した送信制御回路４２とバイアス回路５３との接続に用いられる。
パッド６２は、平面視において第２部材３２に包含されており、第２部材３２に形成されている回路に接続されている。他のパッド６３は、平面視において第２部材３２の外側に配置されており、多層配線構造３１２内の配線３１６を介して、第１部材３１に形成されている入力スイッチ回路４３に接続されている。
再配線層を覆うように、層間絶縁膜６７の上に保護膜６８が配置されている。保護膜６８に、パッド６２、６３のそれぞれの上面の一部の領域を露出させる開口が設けられている。パッド６２、６３の上に、それぞれ導体突起８２、８３が配置されている。導体突起８２は、パッド６２に接続されたＣｕピラー８２Ｐと、Ｃｕピラー８２Ｐの上面に配置されたハンダ層８２Ｓとを含む。このような構造の導体突起８２は、Ｃｕピラーバンプといわれる。
なお、Ｃｕピラー８２Ｐの底面に、密着性向上を目的としてアンダーバンプメタル層を配置してもよい。他の導体突起８３も、導体突起８２と同じ積層構造を有する。なお、導体突起８２、８３等に、Ｃｕピラーバンプに代えて、Ａｕバンプ、ハンダボールバンプ、パッド上に立てられた導体柱等を用いてもよい。Ａｕバンプのように、ハンダ層が載せられていないバンプは、ピラーともいわれる。パッド上に立てられた導体柱は、ポストともいわれる。
導体突起８２は、例えば図１に示した電源端子ＶＣＣ１とパワー段増幅回路５１との接続、電源端子ＶＣＣ２とドライバ段増幅回路５２との接続、パワー段増幅回路５１と出力整合回路７６との接続に用いられる。さらに、導体突起８２は、第２部材３２内のグランド導体と、モジュール基板のグランド導体との接続に用いられる。
導体突起８３は、例えば図１に示した入力スイッチ回路４３と高周波信号入力端子ＩＮ１、ＩＮ２との接続、送信制御回路４２と電源端子ＶＩＯ１、制御信号端子ＳＤＡＴＡ１、及びクロック端子ＳＣＬＫ１との接続、出力スイッチ回路４１と出力整合回路７６、複数のデュプレクサ７０等との接続に用いられる。
多層配線構造３１２内に、少なくとも１層の金属パターン３１３、及び複数のビア３１４が配置されている。複数のビア３１４は、金属パターン３１３同士、または金属膜３１８と金属パターン３１３とを厚さ方向に接続する。複数の金属パターン３１３は、平面視において第２部材３２の一部の領域と重なっている。最も下の配線層に配置された金属パターン３１３は、複数のビア３１４を介して基板３１１に接続されている。金属パターン３１３は、第１部材３１のいずれの回路にも電気的に接続されていない。金属膜３１８、金属パターン３１３及びビア３１４は、第２部材３２から基板３１１に至る伝熱経路として機能する。また、導体突起８２は、電流経路としての機能の他に、第２部材３２からモジュール基板に至る伝熱経路としての機能を持つ。
図４Ａは、第１実施例による半導体装置３０のパワー段増幅回路５１（図１）を構成する複数のセルの各々の等価回路図である。パワー段増幅回路５１は、相互に並列に接続された複数のセルで構成される。なお、ドライバ段増幅回路５２（図１）も、パワー段増幅回路５１と同様の回路構成を有する。ただし、ドライバ段増幅回路５２を構成するセルの個数は、パワー段増幅回路５１を構成するセルの個数より少ない。
各セルは、トランジスタＱ、入力キャパシタＣｉｎ、及びバラスト抵抗素子Ｒｂを含む。トランジスタＱのベースが入力キャパシタＣｉｎを介して高周波信号入力配線１０５ＲＦに接続されている。さらに、トランジスタＱのベースが、バラスト抵抗素子Ｒｂを介してベースバイアス配線１０４ＢＢに接続されている。トランジスタＱのエミッタが接地されている。トランジスタＱのコレクタがコレクタ配線１０４Ｃに接続されている。コレクタ配線１０４Ｃを介してトランジスタＱのコレクタに電源電圧が印加されるとともに、増幅された高周波信号がコレクタから出力される。
図４Ｂは、第２部材３２に形成されたパワー段増幅回路５１（図１）を構成する１つのセルの概略断面図である。第２部材３２が下地半導体層１０１を含む。下地半導体層１０１が第１部材３１に面接触することにより、第２部材３２が第１部材３１に接合されている。下地半導体層１０１は、導電領域１０１Ａと素子分離領域１０１Ｂとに区分されている。下地半導体層１０１には、例えばＧａＡｓが用いられる。導電領域１０１Ａはｎ型ＧａＡｓで形成されており、素子分離領域１０１Ｂはｎ型ＧａＡｓ層に絶縁化不純物をイオン注入することにより形成される。
導電領域１０１Ａの上に、トランジスタＱが配置されている。トランジスタＱは、導電領域１０１Ａから順番に積層されたコレクタ層１０２Ｃ、ベース層１０２Ｂ、及びエミッタ層１０２Ｅを含む。エミッタ層１０２Ｅは、ベース層１０２Ｂの一部の領域の上に配置されている。一例として、コレクタ層１０２Ｃはｎ型ＧａＡｓで形成され、ベース層１０２Ｂはｐ型ＧａＡｓで形成され、エミッタ層１０２Ｅはｎ型ＩｎＧａＰで形成される。すなわち、トランジスタＱは、ヘテロ接合バイポーラトランジスタである。トランジスタＱとして、他の化合物半導体系の半導体素子を用いてもよい。
ベース層１０２Ｂの上にベース電極１０３Ｂが配置されており、ベース電極１０３Ｂがベース層１０２Ｂに電気的に接続されている。エミッタ層１０２Ｅの上にエミッタ電極１０３Ｅが配置されており、エミッタ電極１０３Ｅがエミッタ層１０２Ｅに電気的に接続されている。導電領域１０１Ａの上にコレクタ電極１０３Ｃが配置されている。コレクタ電極１０３Ｃは、導電領域１０１Ａを介してコレクタ層１０２Ｃに電気的に接続されている。
トランジスタＱ、コレクタ電極１０３Ｃ、ベース電極１０３Ｂ、及びエミッタ電極１０３Ｅを覆うように、下地半導体層１０１の上に１層目の層間絶縁膜１１１が配置されている。１層目の層間絶縁膜１１１は、例えばＳｉＮ等の無機絶縁材料で形成される。層間絶縁膜１１１の所定の複数の位置にそれぞれ開口が設けられている。
層間絶縁膜１１１の上に、１層目のエミッタ配線１０４Ｅ、ベース配線１０４Ｂ、コレクタ配線１０４Ｃ、ベースバイアス配線１０４ＢＢが配置されている。さらに、層間絶縁膜１１１の上にバラスト抵抗素子Ｒｂが配置されている。エミッタ配線１０４Ｅは、層間絶縁膜１１１に設けられた開口を通ってエミッタ電極１０３Ｅに接続されている。ベース配線１０４Ｂは、層間絶縁膜１１１に設けられた他の開口を通ってベース電極１０３Ｂに接続されている。コレクタ配線１０４Ｃは、層間絶縁膜１１１に設けられた他の開口を通ってコレクタ電極１０３Ｃに接続されている。
ベース配線１０４Ｂは、トランジスタＱが配置されていない領域まで延びており、その先端がバラスト抵抗素子Ｒｂの一方の端部に重なっている。重なり部分において、ベース配線１０４Ｂとバラスト抵抗素子Ｒｂとが電気的に接続されている。バラスト抵抗素子Ｒｂの他方の端部がベースバイアス配線１０４ＢＢに重なっている。重なり部分において、バラスト抵抗素子Ｒｂとベースバイアス配線１０４ＢＢとが電気的に接続されている。
１層目のエミッタ配線１０４Ｅ、ベース配線１０４Ｂ、ベースバイアス配線１０４ＢＢ、及びバラスト抵抗素子Ｒｂを覆うように、層間絶縁膜１１１の上に２層目の層間絶縁膜１１２が配置されている。２層目の層間絶縁膜１１２も、ＳｉＮ等の無機絶縁材料で形成される。
層間絶縁膜１１２の上に、２層目のエミッタ配線１０５Ｅ及び高周波信号入力配線１０５ＲＦが配置されている。２層目のエミッタ配線１０５Ｅは、層間絶縁膜１１２に設けられた開口を通って１層目のエミッタ配線１０４Ｅに接続されている。高周波信号入力配線１０５ＲＦの一部分は、平面視において１層目のベース配線１０４Ｂと重なっている。両者の重なり領域に入力キャパシタＣｉｎが形成される。
２層目のエミッタ配線１０５Ｅ及び高周波信号入力配線１０５ＲＦを覆うように、３層目の層間絶縁膜６７が配置されている。３層目の層間絶縁膜６７は、例えばポリイミド等の有機絶縁材料で形成される。なお、３層目の層間絶縁膜６７は、図３に示したように第１部材３１の上まで広がっている。
３層目の層間絶縁膜６７の上にパッド６２が配置されている。パッド６２は、層間絶縁膜６７に設けられた開口を通って２層目のエミッタ配線１０５Ｅに接続されている。
図５Ａは、第１実施例による半導体装置３０の各構成要素の平面視における配置を示す模式図である。平面視において、第２部材３２が第１部材３１に包含されている。
第１部材３１の第１面３１Ａ（図３）を平面視したとき、第１面３１Ａの内部に、入力スイッチ回路４３、送信制御回路４２、出力スイッチ回路４１、チャージポンプ回路４４、その他の回路４５が配置されている。その他の回路４５には、例えば静電気保護回路、ヒューズ回路、温度補償回路等が含まれる。図５Ａにおいて、第１部材３１のこれらの回路が配置されている領域に、相対的に濃い右下がりのハッチングを付している。なお、「回路が配置されている領域」とは、回路を構成する能動素子、受動素子等の複数の回路素子、及びこれらの回路素子同士を接続する配線を、平面視において包含する１つの領域を意味する。
第２部材３２に、ドライバ段増幅回路５２とパワー段増幅回路５１との２段構成の高周波増幅回路５０、バイアス回路５３、入力整合回路５４、及び段間整合回路５６が配置されている。図５Ａにおいて、第２部材３２のこれらの回路が配置されている領域に、相対的に淡い右上がりのハッチングを付している。
入力スイッチ回路４３と入力整合回路５４とが、再配線層の配線６１（図３）によって相互に接続されている。送信制御回路４２とバイアス回路５３とが、再配線層の他の配線６４によって相互に接続されている。
チャージポンプ回路４４は、周期的なクロック信号によってスイッチのオンオフを繰り返すことにより、キャパシタに印加される電圧の極性を反転させて入力電圧を昇圧する。出力スイッチ回路４１は、図１に示したように、１つの入力接点と複数の出力接点との間で高周波信号のオンオフを行うスイッチである。このように、オンオフ動作を行うスイッチを含むチャージポンプ回路４４及び出力スイッチ回路４１をまとめてスイッチ回路４７ということとする。チャージポンプ回路４４と出力スイッチ回路４１とは、相互に隣接して配置されている。
平面視においてチャージポンプ回路４４及び出力スイッチ回路４１は、第２部材３２から間隔を隔てて配置されている。入力スイッチ回路４３、他の回路４５は、平面視において第２部材３２と重なっている。
平面視において、第２部材３２に形成されている高周波増幅回路５０と、第１部材３１に配置されているスイッチ回路４７との間の領域に、送信制御回路４２が配置されている。すなわち、第１部材３１のうち、高周波増幅回路５０とスイッチ回路４７との間の領域に、スイッチ回路４７を構成しない少なくとも１つの回路素子が配置されている。スイッチ回路４７を構成しない回路素子は、例えば、第１部材３１に形成されている能動素子、受動素子、ヒューズ等を含む。
図５Ｂは、パワー段増幅回路５１を構成する複数のトランジスタＱ（図４Ａ、図４Ｂ）の平面視における配置を示す図である。複数のトランジスタＱの各々が、コレクタ層１０２Ｃ及びベース層１０２Ｂを含む。平面視において、コレクタ層１０２Ｃの外周線とベース層１０２Ｂの外周線とは、ほぼ一致している。エミッタ層１０２Ｅ（図４Ｂ）は、平面視においてベース層１０２Ｂに包含される。トランジスタＱの各々は、平面視において一方向（図５Ｂにおいて上下方向）に長い形状を有する。複数のトランジスタＱのそれぞれの長手方向は平行であり、複数のトランジスタＱは、長手方向に対して直交する方向（図５Ｂにおいて左右方向）に並んで配置されている。
複数のトランジスタＱが領域５５内に分布している。複数のトランジスタＱが分布する領域５５は、例えば、平面視において複数のトランジスタＱを包含する最小の凸多角形と定義される。
複数のトランジスタＱからなるトランジスタ列を、トランジスタＱが配列する方向に対して直交する方向に、複数列配置してもよい。この場合には、複数のトランジスタ列に含まれるすべてのトランジスタＱを包含する最小の凸多角形を、複数のトランジスタＱが分布する領域５５と定義すればよい。
図５Ａに示すように、パワー段増幅回路５１内に、複数のトランジスタＱが分布する領域５５が配置されている。導体突起８２Ｅ、８２Ｃが、それぞれ複数のトランジスタＱのエミッタ及びコレクタに接続されている。平面視においてエミッタ用の導体突起８２Ｅは、複数のトランジスタＱが分布する領域５５を包含している。パワー段増幅回路を構成する回路ブロック内には、その他に図４Ａ及び図４Ｂに示した入力キャパシタＣｉｎ及びバラスト抵抗素子Ｒｂが配置されている。
次に、図６Ａ及び図６Ｂを参して、「２つの回路の間の領域」について説明する。
図６Ａ及び図６Ｂは、２つの回路の間の領域を説明するための模式図である。第１回路Ａ１に含まれる複数の回路要素と第２回路Ａ２に含まれる複数の回路要素とを接続する線分のうち長さの最も短い線分Ｌｍｉｎを、線分Ｌｍｉｎに対して直交する方向に移動させたときに、線分Ｌｍｉｎが通過する領域をＬｐａｓｓと標記する。図６Ａは、線分Ｌｍｉｎが複数本存在する例を示しており、図６Ｂは、線分Ｌｍｉｎが１本のみ存在する例を示している。
領域Ｌｐａｓｓのうち、線分Ｌｍｉｎと直交する方向に関して第１回路Ａ１及び第２回路Ａ２の少なくとも一方が配置されている範囲を、第１回路Ａ１と第２回路Ａ２との間の領域ＡＢ（図６Ａ、図６Ｂにおいてハッチングを付した領域）と定義する。第１回路Ａ１及び第２回路Ａ２が、それぞれ複数の分離された領域に配置されている場合には、分離された領域のそれぞれいついて「２つの回路の間の領域」が定義される。
次に、図７Ａから図８Ｄまでの図面を参照して、第１実施例による半導体装置３０の作製方法について説明する。図７Ａから図８Ｃまでの図面は、製造途中段階における半導体装置３０の断面図であり、図８Ｄは、完成した半導体装置３０の断面図である。
図７Ａに示すように、ＧａＡｓ等の化合物半導体の単結晶の母基板２００の上に剥離層２０１をエピタキシャル成長させ、剥離層２０１の上に素子形成層２０２を形成する。素子形成層２０２には、図４Ｂに示した第２部材３２のトランジスタＱ、１層目の配線層、２層目の配線層等が形成されている。これらの回路素子及び配線層は、一般的な半導体プロセスにより形成される。図７Ａでは、素子形成層２０２に形成されている素子構造については記載を省略している。この段階では、素子形成層２０２は個々の第２部材３２に分離されていない。
次に、図７Ｂに示すように、レジストパターン（図示せず）をエッチングマスクとして、素子形成層２０２（図５Ａ）及び剥離層２０１をパターニングする。この段階で、素子形成層２０２（図５Ａ）は第２部材３２ごとに分離される。
次に、図７Ｃに示すように、分離された第２部材３２の上に連結支持体２０４を貼り付ける。これにより、複数の第２部材３２が、連結支持体２０４を介して相互に連結される。なお、図７Ｂのパターニング工程でエッチングマスクとして用いたレジストパターンを残しておき、第２部材３２と連結支持体２０４との間にレジストパターンを介在させてもよい。
次に、図７Ｄに示すように、母基板２００及び第２部材３２に対して剥離層２０１を選択的にエッチングする。これにより、第２部材３２及び連結支持体２０４が母基板２００から剥離される。剥離層２０１を選択的にエッチングするために、剥離層２０１として、母基板２００及び第２部材３２のいずれともエッチング耐性の異なる化合物半導体が用いられる。
図７Ｅに示すように、第１部材３１（図３）に設けられる入力スイッチ回路４３及び多層配線構造３１２（図３）等が形成された基板２１０を準備する。この段階で、基板２１０は個々の第１部材３１に分離されていない。
図７Ｆに示すように、第２部材３２を基板２１０に接合する。第２部材３２と基板２１０との接合は、ファンデルワールス結合または水素結合による。その他に、静電気力、共有結合、共晶合金結合等によって第２部材３２を基板２１０に接合してもよい。例えば、基板２１０の表面の一部がＡｕで形成されている場合、第２部材３２をＡｕ領域に密着させて加圧することにより、両者を接合してもよい。
次に、図８Ａに示すように、第２部材３２から連結支持体２０４を剥離する。連結支持体２０４を剥離した後、図８Ｂに示すように、基板２１０及び第２部材３２の上に層間絶縁膜６７及び再配線層を形成する。再配線層には、配線６１、パッド６２、６３（図３）等が含まれる。
次に、図８Ｃに示すように、再配線層の上に保護膜６８を形成し、保護膜６８の所定の位置に開口を形成する。その後、開口内及び保護膜６８の上に、導体突起８２を形成する。導体突起８２の形成と同時に、他の導体突起８３（図３）等も形成する。
最後に、図８Ｄに示すように、基板２１０をダイシングする。これにより、半導体装置３０が得られる。
次に、第１実施例の優れた効果について説明する。
第１実施例では、図３に示したように、第２部材３２から第１部材３１に向かう伝熱経路が形成される。第２部材３２が第１部材３１に面接触しているため、第２部材３２と第１部材３１とは、低い熱抵抗で熱的に結合される。さらに、第２部材３２の直下の多層配線構造３１２内に、金属パターン３１３及びビア３１４が配置されているため、第２部材３２の直下の多層配線構造３１２の全域が絶縁材料で形成されている構成と比べて、第２部材３２から基板３１１までの伝熱経路の熱抵抗が低くなる。なお、金属パターン３１３は、第１部材３１のいずれの回路ブロックにも電気的に接続されていないため、伝熱経路として機能する金属パターン３１３は、第１部材３１の回路ブロックの動作に影響を及ぼさない。なお、金属パターン３１３を、第１部材３１内のグランド導体に電気的に接続してもよい。
第２部材３２から第１部材３１に伝導された熱は、第１部材３１内に拡散される。第１部材３１内に拡散した熱は、第１部材３１の表面から外部に放射される。半導体装置３０がモジュール基板に実装された状態で、モールド樹脂で覆われている場合には、第１部材３１からモールド樹脂に熱が伝導される。
さらに、導体突起８２が、第２部材３２からモジュール基板までの伝熱経路として機能する。このように、第２部材３２から、モジュール基板に向かう伝熱経路と、第１部材３１に向かう伝熱経路との２つの経路を通って放熱される。このため、第２部材３２からの放熱特性を高めることができる。放熱特性を高める十分な効果を得るために、第１部材３１の基板３１１の半導体部分に、第２部材３２に形成されている半導体素子を形成する化合物半導体よりも熱伝導率の高い半導体、例えばＳｉ、Ｇｅ等の単体半導体を用いることが好ましい。また、第２部材３２に形成されている半導体素子として、高周波信号の増幅のために、第１部材３１の基板３１１の半導体部分より電子移動度の高い化合物半導体系の半導体素子を用いることが好ましい。
第２部材３２のうち、パワー段増幅回路５１を構成する複数のトランジスタＱが分布する領域５５（図５Ａ）で特に発熱が生じやすい。複数のトランジスタＱが分布する領域５５から第１部材３１の基板３１１（図３）までの伝熱経路の熱抵抗を低減させるために、複数のトランジスタＱが分布する領域５５が平面視において金属パターン３１３（図３）に包含されるように、金属パターン３１３を配置することが好ましい。さらに、複数のトランジスタＱが分布する領域５５が平面視において金属膜３１８（図３）に包含されるように、金属膜３１８を配置することが好ましい。
また、第１実施例では、第２部材３２（図５Ａ）が、第１部材３１の入力スイッチ回路４３、及び他の回路４５と重なっている。このため、第２部材３２が、第１部材３１のいずれの回路とも重ならない場合と比べて、半導体装置３０の平面視における寸法を小さくすることが可能である。
さらに第１実施例では、スイッチ回路４７が、高周波増幅回路５０から面内方向に間隔を隔てて配置されているため、高周波増幅回路５０とスイッチ回路４７とのアイソレーションを高めることができる。例えば、高周波増幅回路５０で増幅されるまたは増幅された高周波信号に、出力スイッチ回路４１及びチャージポンプ回路４４で発生したスプリアスが混入することを抑制することができる。また、パワー段増幅回路５１で増幅された高周波信号の高調波が、出力整合回路７６（図１）でフィルタリングされることなく出力スイッチ回路４１に直接結合してしまうことを抑制することができる。
なお、入力スイッチ回路４３とドライバ段増幅回路５２とが相互に近接して配置されているが、以下の理由により、スイッチ回路４７と高周波増幅回路５０とを近接させた場合のような問題は発生しにくい。入力スイッチ回路４３と入力整合回路５４とを合わせて、ドライバ段増幅回路５２の入力側のインピーダンス整合が実現される。このため、入力スイッチ回路４３とドライバ段増幅回路５２との間で、高いアイソレーションが必要とされない。また、入力スイッチ回路４３を通過する信号のレベルは、出力スイッチ回路４１を通過する信号のレベルに比べて十分低い。このため、入力スイッチ回路４３では、チャージポンプ回路４４で発生する負電圧が使用されない場合もある。この場合には、入力スイッチ回路４３は、出力スイッチ回路４１と比べて、他の回路とのアイソレーションを高める必要性が低い。
高周波増幅回路５０とスイッチ回路４７とを相互に間隔を隔てて配置し、両者の間に送信制御回路４２を配置しているため、高周波増幅回路５０とスイッチ回路４７とを相互に間隔を隔てて配置しても半導体装置３０の大型化を招くことはない。
さらに第１実施例では、チャージポンプ回路４４と出力スイッチ回路４１とを隣接して配置している。チャージポンプ回路４４で発生される負電圧によって、出力スイッチ回路４１が動作する。出力スイッチ回路４１を動作させる負電圧を発生するチャージポンプ回路４４を、出力スイッチ回路の近傍に配置しているため、スイッチの誤動作を抑制することができる。また、両者を接続する配線が短くなるため、周囲の回路から出力スイッチ回路４１への、配線を介したスプリアスの混入が抑制される。
次に、第１実施例の変形例について説明する。
第１実施例（図３）では、第１部材３１の金属膜３１８、多層配線構造３１２内の複数の金属パターン３１３及び複数のビア３１４（図３）からなる伝熱経路が、第２部材３２及び基板３１１に接触しているが、金属膜３１８、金属パターン３１３及び複数のビア３１４からなる伝熱経路は、必ずしも第２部材３２及び基板３１１に接触する必要はない。例えば、複数の金属パターン３１３及び複数のビア３１４からなる伝熱経路が、絶縁膜を介して第２部材３２及び基板３１１に熱結合してもよい。この場合には、絶縁膜が、第２部材３２から基板３１１までの伝熱経路の一部として機能する。また、金属膜３１８を配置せず、第１面３１Ａの全域を第１部材保護膜３１７としてもよい。この場合には、第１部材保護膜３１７のうち第２部材３２に接触する部分が、主として伝熱経路として機能する。
また、金属パターン３１３及びビア３１４を配置しない場合には、第２部材３２から基板３１１までの伝熱経路の熱抵抗が高くなるが、パワー段増幅回路５１の十分な出力を確保できる場合には、必ずしも金属パターン３１３及びビア３１４を配置しなくてもよい。この場合には、多層配線構造３１２に含まれる絶縁膜が伝熱経路として機能する。
第１実施例（図５Ａ）では、高周波増幅回路５０とスイッチ回路４７との間に送信制御回路４２を配置しているが、スイッチ回路４７を構成しない他の回路の回路素子を配置してもよい。高周波増幅回路５０とスイッチ回路４７との間に配置する回路は、チャージポンプ回路４４及び出力スイッチ回路４１と比べてスプリアスが発生しにくい回路とすることが好ましい。または、高周波増幅回路５０の動作中は動作しない回路を、高周波増幅回路５０とスイッチ回路４７との間に配置するとよい。このような回路として、静電気保護回路、温度補償回路、ヒューズ回路等が挙げられる。
第１実施例では、半導体装置３０を周波数分割複信（ＦＤＤ）方式の高周波モジュール２０（図１）に搭載したが、時分割複信（ＴＤＤ）方式の高周波モジュールに搭載することも可能である。
半導体装置３０をＴＤＤ方式の高周波モジュールに搭載する場合には、出力スイッチ回路４１（図１）として送受信切替スイッチが用いられる。送受信切替スイッチは、２つの接点と１つのコモン端子とを有する。２つの接点のうち一方の接点が出力整合回路７６（図１）を介してパワー段増幅回路５１に接続され、もう一方の接点が、受信信号を増幅するためのローノイズアンプ７１（図１）に接続されるか、または受信用のバンド選択スイッチ７３（図１）を介してローノイズアンプ７１に接続される。コモン端子は、フィルタを介してアンテナ端子に接続される。出力スイッチ回路４１として送受信切替スイッチを用いる場合にも、第１実施例と同様に、出力スイッチ回路４１（図５Ａ）と高周波増幅回路５０との間に、送信制御回路４２が配置される。
［第２実施例］
次に、図９及び図１０を参照して第２実施例による半導体装置について説明する。以下、図１から図８Ｄまでの図面を参照して説明した第１実施例による半導体装置と共通の構成については説明を省略する。
図９は、第２実施例による半導体装置３０の各構成要素の平面視における配置を示す模式図である。図９において図５Ａと同様に、第１部材３１の各回路が配置されている領域に、相対的に濃い右下がりのハッチングを付し、第２部材３２の各回路が配置されている領域に、相対的に淡い右上がりのハッチングを付している。
第１実施例による半導体装置３０（図５Ａ）では、第１部材３１に１つの第２部材３２が接合されているが、第２実施例による半導体装置３０では、第１部材３１に、第２部材３２の他にさらに第３部材３２Ｂが接合されている。第２部材３２の構成は、第１実施例による半導体装置３０の第２部材３２の構成と同一である。第３部材３２Ｂは、第２部材３２と同様に、パワー段増幅回路５１Ｂ及びドライバ段増幅回路５２Ｂを含む２段構成の高周波増幅回路５０Ｂ、バイアス回路５３Ｂ、入力整合回路５４Ｂ、及び段間整合回路５６Ｂを含んでいる。
第１部材３１に、第１実施例による半導体装置３０の第１部材３１と同様に、第２部材３２用の入力スイッチ回路４３、送信制御回路４２、及び出力スイッチ回路４１が配置されている。さらに、第３部材３２Ｂ用の入力スイッチ回路４３Ｂ、送信制御回路４２Ｂ、及び出力スイッチ回路４１Ｂが配置されている。さらに、第２部材３２と第３部材３２Ｂとで共用されるチャージポンプ回路４４が配置されている。また、第１実施例と同様に、第１部材３１に、その他の回路４５が配置されている。
平面視において、第２部材３２の高周波増幅回路５０と第２部材３２用の出力スイッチ回路４１との間に、第３部材３２Ｂ用の出力スイッチ回路４１Ｂが配置されている。第２部材３２用の出力スイッチ回路４１は、第３部材３２Ｂの高周波増幅回路５０Ｂと第３部材３２Ｂ用の出力スイッチ回路４１Ｂとの間に配置されている。
チャージポンプ回路４４と第２部材３２の高周波増幅回路５０との間に、他の回路４５及び第３部材３２Ｂ用の出力スイッチ回路４１Ｂが配置されている。チャージポンプ回路４４と第３部材３２Ｂの高周波増幅回路５０Ｂとの間に、他の回路４５及び第２部材３２用の出力スイッチ回路４１が配置されている。
すなわち、第２部材３２の高周波増幅回路５０及び第２部材３２用の出力スイッチ回路４１は、相互に間隔を隔てて配置されている。同様に、第３部材３２Ｂの高周波増幅回路５０Ｂ及び第３部材３２Ｂ用の出力スイッチ回路４１Ｂも、相互に間隔を隔てて配置されている。
第３部材３２Ｂの入力整合回路５４Ｂと第３部材３２Ｂ用の入力スイッチ回路４３Ｂとが、再配線層の配線６１Ｂによって相互に接続されている。第３部材３２Ｂのバイアス回路５３Ｂと第３部材３２Ｂ用の送信制御回路４２Ｂとが、再配線層内の配線６４Ｂによって相互に接続されている。
第２部材３２の高周波増幅回路５０と、第３部材３２Ｂの高周波増幅回路５０Ｂとは、相互に異なる周波数バンドで動作する。一方の高周波増幅回路５０と他方の高周波増幅回路５０Ｂとは選択的に動作し、両者が同時に動作することはない。
図１０は、第２実施例による半導体装置３０の概略断面図である。第１部材３１の第１面３１Ａに、第２部材３２の他に第３部材３２Ｂが面接触して接合されている。第３部材３２Ｂについても第２部材３２と同様に、パッド６２Ｂ、導体突起８２Ｂ、配線６１Ｂ、金属膜３１８Ｂ、少なくとも１層の金属パターン３１３Ｂ、及び複数のビア３１４Ｂが配置されている。導体突起８２Ｂは、第３部材３２Ｂから突出している。金属膜３１８Ｂ、多層配線構造３１２内の金属パターン３１３Ｂ及び複数のビア３１４Ｂは、平面視において第３部材３２Ｂと重なっている。再配線層内の配線６１Ｂは、第３部材３２Ｂの入力整合回路５４Ｂと、第１部材３１に形成された第３部材３２Ｂ用の入力スイッチ回路４３Ｂとを相互に接続している。
次に、第２実施例の優れた効果について説明する。
第２実施例においても第１実施例と同様に、第２部材３２の高周波増幅回路５０と第２部材３２用の出力スイッチ回路４１とが相互に間隔を隔てて配置されているため、両者の間のアイソレーションを高めることができる。同様に、第３部材３２Ｂの高周波増幅回路５０Ｂと第３部材３２Ｂ用の出力スイッチ回路４１Ｂとの間のアイソレーションを高めることができる。
第２実施例では、第２部材３２の高周波増幅回路５０の近傍に、第３部材３２Ｂ用の出力スイッチ回路４１Ｂが配置されており、第３部材３２Ｂの高周波増幅回路５０Ｂの近傍に、第２部材３２用の出力スイッチ回路４１が配置されている。ただし、高周波増幅回路５０と高周波増幅回路５０Ｂとは、同時に動作することがない。このため、相互に近接して配置された高周波増幅回路５０と出力スイッチ回路４１Ｂとの間、及び高周波増幅回路５０Ｂと出力スイッチ回路４１との間で電磁気的な結合が生じたとしても、高周波増幅回路５０及び高周波増幅回路５０Ｂの動作は、実質的にこれらの電磁気的な結合の影響を受けない。
さらに、第３部材３２Ｂが第１部材３１に面接触しており、かつ第３部材３２Ｂに対しても導体突起８２Ｂが設けられているため、第３部材３２Ｂからの放熱特性を高めることができる。
［第３実施例］
次に、図１１を参照して第３実施例による半導体装置について説明する。以下、図９及び図１０を参照して説明した第２実施例による半導体装置と共通の構成については説明を省略する。
図１１は、第３実施例による半導体装置３０の各構成要素の平面視における配置を示す模式図である。図１１において図９と同様に、第１部材３１の各回路が配置されている領域に、相対的に濃い右下がりのハッチングを付し、第２部材３２の各回路が配置されている領域に、相対的に淡い右上がりのハッチングを付している。
第３実施例においても第２実施例と同様に、第１部材３１に第２部材３２及び第３部材３２Ｂが面接触して接合されている。第２部材３２及び第３部材３２Ｂの構成は、第２実施例による半導体装置３０（図９、図１０）の第２部材３２及び第３部材３２Ｂの構成と同一である。
第１部材３１に、第２部材３２用の送信制御回路４２及び出力スイッチ回路４１、第３部材３２Ｂ用の送信制御回路４２Ｂ及び出力スイッチ回路４１Ｂが配置されている。第１部材３１に配置された入力スイッチ回路４３は、第２部材３２と第３部材３２Ｂとで共用される。
再配線層の配線６１、６４が、第２実施例と同様に、第２部材３２の回路と第１部材３１の回路とを接続し、配線６１Ｂ、６４Ｂが、第３部材３２Ｂの回路と第１部材３１の回路とを接続している。
第３実施例では、第２部材３２の高周波増幅回路５０と第２部材３２用の出力スイッチ回路４１との間に、第２部材３２用の送信制御回路４２が配置されている。この位置関係は、第１実施例による半導体装置３０（図５Ａ）における位置関係と同様である。また、第３部材３２Ｂの高周波増幅回路５０Ｂと第３部材３２Ｂ用の出力スイッチ回路４１Ｂとの間に、第３部材３２Ｂ用の送信制御回路４２Ｂが配置されている。
チャージポンプ回路４４と第２部材３２の高周波増幅回路５０との間に、第２部材３２用の送信制御回路４２及び第３部材３２Ｂ用の送信制御回路４２Ｂが配置されている。チャージポンプ回路４４と第３部材３２Ｂの高周波増幅回路５０Ｂとの間にも、第２部材３２用の送信制御回路４２及び第３部材３２Ｂ用の送信制御回路４２Ｂが配置されている。
さらに、第２部材３２の高周波増幅回路５０と第３部材３２Ｂ用の出力スイッチ回路４１Ｂとの間、及び第３部材３２Ｂの高周波増幅回路５０Ｂと第２部材３２用の出力スイッチ回路４１との間のいずれにも、第２部材３２用の送信制御回路４２及び第３部材３２Ｂ用の送信制御回路４２Ｂが配置されている。
次に、第３実施例の優れた効果について説明する。
第３実施例においても第２実施例と同様に、第２部材３２の高周波増幅回路５０と第２部材３２用の出力スイッチ回路４１とが相互に間隔を隔てて配置されているため、両者の間のアイソレーションを高めることができる。同様に、第３部材３２Ｂの高周波増幅回路５０Ｂと第３部材３２Ｂ用の出力スイッチ回路４１Ｂとの間のアイソレーションを高めることができる。
第２実施例（図９）では、第２部材３２の高周波増幅回路５０と第３部材３２Ｂ用の出力スイッチ回路４１Ｂとが近接して配置されている。これに対して第３実施例では、第２部材３２の高周波増幅回路５０と第３部材３２Ｂ用の出力スイッチ回路４１Ｂとが間隔を隔てて配置されている。このため、高周波増幅回路５０と出力スイッチ回路４１Ｂとの間のアイソレーションを高めることができる。同様に、高周波増幅回路５０Ｂと出力スイッチ回路４１との間のアイソレーションを高めることができる。したがって、第２部材３２の高周波増幅回路５０と第３部材３２Ｂの高周波増幅回路５０Ｂとを同時に動作させても、両者の間の電磁気的な干渉が生じにくいという優れた効果が得られる。
次に、図１２を参照して第３実施例の変形例について説明する。
図１２は、第３実施例の変形例による半導体装置３０の各構成要素の平面視における配置を示す模式図である。図１２において図１１と同様に、第１部材３１の各回路が配置されている領域に、相対的に濃い右下がりのハッチングを付し、第２部材３２の各回路が配置されている領域に、相対的に淡い右上がりのハッチングを付している。
第３実施例では、第１部材３１に第２部材３２及び第３部材３２Ｂが接合されており、第２部材３２及び第３部材３２Ｂに、それぞれドライバ段増幅回路５２、５２Ｂ、パワー段増幅回路５１、５１Ｂ等が形成されている。これに対して本変形例では、第１部材３１に１つの第２部材３２が接合されており、１つの第２部材に、２つのドライバ段増幅回路５２、５２Ｂ、２つのパワー段増幅回路５１、５１Ｂ、２つの入力整合回路５４、５４Ｂ、及び２つのバイアス回路５３、５３Ｂが形成されている。
第１部材３１に形成された入力スイッチ回路４３の少なくとも一部は、平面視において第２部材３２の外側に配置されている。再配線層内の配線６１、６１Ｂは、平面視において第２部材３２の外側で入力スイッチ回路４３に接続されている。本変形例のように、１つの第２部材３２に２系統の増幅回路を形成してもよい。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 高周波モジュール
２１ モジュール基板
３０ 半導体装置
３１ 第１部材
３１Ａ 第１面
３２ 第２部材
３２Ｂ 第３部材
４１、４１Ｂ 出力スイッチ回路
４２、４２Ｂ 送信制御回路
４３、４３Ｂ 入力スイッチ回路
４４ チャージポンプ回路
４５ 他の回路
４７ スイッチ回路
５０、５０Ｂ 高周波増幅回路
５１、５１Ｂ パワー段増幅回路
５２、５２Ｂ ドライバ段増幅回路
５３、５３Ｂ バイアス回路
５４、５４Ｂ 入力整合回路
５５ 複数のトランジスタが分布する領域
５６、５６Ｂ 段間整合回路
６１、６１Ｂ 配線
６２、６２Ｂ、６３ パッド
６４、６４Ｂ 配線
６７ 層間絶縁膜
６８ 保護膜
７０ デュプレクサ
７１ ローノイズアンプ
７２ アンテナスイッチ
７３ バンド選択スイッチ
７４ 出力端子選択スイッチ
７５ 受信制御回路
７６ 出力整合回路
８２、８２Ｂ、８２Ｃ、８２Ｅ 導体突起
８２Ｐ Ｃｕピラー
８２Ｓ ハンダ層
８３ 導体突起
１０１ 下地半導体層
１０１Ａ 導電領域
１０１Ｂ 素子分離領域
１０２Ｂ ベース層
１０２Ｃ コレクタ層
１０２Ｅ エミッタ層
１０３Ｂ ベース電極
１０３Ｃ コレクタ電極
１０３Ｅ エミッタ電極
１０４Ｂ ベース配線
１０４ＢＢ ベースバイアス配線
１０４Ｃ コレクタ配線
１０４Ｅ エミッタ配線
１０５Ｅ エミッタ配線
１０５ＲＦ 高周波信号入力配線
１１１、１１２ 層間絶縁膜
２００ 母基板
２０１ 剥離層
２０４ 連結支持体
２１０ 基板
３１１ 基板
３１２ 多層配線構造
３１３、３１３Ｂ 金属パターン
３１４、３１４Ｂ ビア
３１５、３１６ 配線
３１７ 第１部材保護膜

Claims (4)

  1. 第１面を有し、前記第１面を平面視したとき、前記第１面の内部にスイッチを含む少なくとも１つのスイッチ回路が配置されている第１部材と、
    前記第１部材の前記第１面に面接触して接合され、高周波増幅回路を構成する化合物半導体系の複数のトランジスタを含む第２部材と、
    前記第２部材から、前記第１部材の側とは反対側に突出する第１導体突起と
    を備え、
    前記第１部材は、平面視において、前記高周波増幅回路と前記少なくとも１つのスイッチ回路との間に配置され、前記少なくとも１つのスイッチ回路を構成しない回路素子を含む半導体装置。
  2. 前記少なくとも１つのスイッチ回路は、
    チャージポンプ回路と、
    前記高周波増幅回路から出力された高周波信号を複数の出力接点から選択した１つの出力接点に振り向ける出力スイッチ回路と
    を含み、
    前記チャージポンプ回路と前記出力スイッチ回路とが隣接して配置されている請求項１に記載の半導体装置。
  3. 前記第１面に面接触して前記第１部材に接合され、他の高周波増幅回路を構成する化合物半導体系の複数の他のトランジスタを含む第３部材と、
    前記第３部材から、前記第１部材の側とは反対側に突出する第２導体突起と
    をさらに備え、
    前記第１部材は、前記第３部材の高周波増幅回路から出力された高周波信号を複数の出力接点から選択した１つの出力接点に振り向ける第３部材用の出力スイッチ回路をさらに含み、
    平面視において、前記第２部材の高周波増幅回路と前記第２部材用の出力スイッチ回路との間に、前記第３部材用の出力スイッチ回路が配置されており、前記第２部材用の出力スイッチ回路は、前記第３部材の高周波増幅回路と前記第３部材用の出力スイッチ回路との間に配置されている請求項２に記載の半導体装置。
  4. 前記第２部材の高周波増幅回路と前記第３部材の高周波増幅回路とは、異なる周波数バンドで動作する請求項３に記載の半導体装置。
JP2020210057A 2020-12-18 2020-12-18 半導体装置 Pending JP2022096841A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020210057A JP2022096841A (ja) 2020-12-18 2020-12-18 半導体装置
US17/548,718 US20220199558A1 (en) 2020-12-18 2021-12-13 Semiconductor device
CN202111550704.2A CN114743964A (zh) 2020-12-18 2021-12-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020210057A JP2022096841A (ja) 2020-12-18 2020-12-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2022096841A true JP2022096841A (ja) 2022-06-30

Family

ID=82022373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020210057A Pending JP2022096841A (ja) 2020-12-18 2020-12-18 半導体装置

Country Status (3)

Country Link
US (1) US20220199558A1 (ja)
JP (1) JP2022096841A (ja)
CN (1) CN114743964A (ja)

Also Published As

Publication number Publication date
CN114743964A (zh) 2022-07-12
US20220199558A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11631659B2 (en) High-frequency module and communication apparatus
JP5239309B2 (ja) 半導体装置
US10950569B2 (en) High frequency module and communication device
US20220108936A1 (en) Semiconductor module
KR100993579B1 (ko) 반도체장치 및 전자 장치
CN114696863B (zh) 高频模块
WO2011104774A1 (ja) 半導体装置
US11804450B2 (en) Semiconductor device and semiconductor module
US20220189936A1 (en) Semiconductor device and semiconductor module
JP2022096841A (ja) 半導体装置
JP2022096839A (ja) 半導体装置
CN114696864B (zh) 高频模块
JP2022096840A (ja) 半導体装置及び半導体モジュール
TWI787979B (zh) 半導體裝置
US20220200548A1 (en) Semiconductor device
US11764197B2 (en) RF circuit module and manufacturing method therefor
US20240096792A1 (en) Semiconductor module and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230914