JP2022076620A - メモリシステムおよび制御方法 - Google Patents

Abstract

【課題】ホストからのコマンドの処理をスムーズに実行することができるメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、ホストとの通信をＮＶＭ ｅｘｐｒｅｓｓ規格に準拠して実行する。メモリシステムのコントローラは、第１のサブミッションキューからコマンドをフェッチすべき場合、第１のコンプリーションキューに含まれる複数のスロットのうちのフリースロットの数を上限として、フェッチすべきコマンドの個数を決定する。コントローラは、決定された個数のコマンドを、第１のサブミッションキューからフェッチする。【選択図】図１

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤのようなメモリシステムとホストとの間の通信のための論理的なインタフェース用の規格としては、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）が知られている。ＮＶＭｅ規格のインタフェースにおいては、ホストは、各コマンドをホスト内の任意のサブミッションキューに格納する。ＮＶＭｅ規格のインタフェースにおいては、メモリシステムに含まれるコントローラは、完了したコマンドのステータスをホスト内のコンプリーションキューに格納する。

このようなメモリシステムにおいては、コンプリーションキュー内のコマンド完了に対するホストによる処理の遅滞によってコンプリーションキューがフルになると、次のコマンド完了がコンプリーションキューに格納できなくなる。この結果、コンプリーションキューに格納されるべき幾つかのコマンド完了がコントローラ内に滞留する場合がある。このようなコマンド完了の滞留は、コントローラによるコマンドの処理が停止される要因となり得る。

したがって、メモリシステムにおいては、ホストからのコマンドの処理をスムーズに実行するための新たな機能の実現が要求されている。

特開２０２０－０９１５５４号公報 米国特許出願公開第２０２０／０２２５８７９号明細書 米国特許第１０，２３５，１０２号明細書

本発明の一実施形態が解決しようとする課題は、ホストからのコマンドの処理をスムーズに実行することができるメモリシステムおよび制御方法を提供することである。

実施形態によれば、メモリシステムは、不揮発性メモリと、不揮発性メモリに電気的に接続され、不揮発性メモリを制御するように構成され、ホストとの通信をＮＶＭ ｅｘｐｒｅｓｓ規格に準拠して実行するように構成されたコントローラとを具備する。コントローラは、第１のサブミッションキューからコマンドをフェッチすべき場合、第１のサブミッションキューに関連付けられた第１のコンプリーションキューに含まれる複数のスロットのうちのフリースロットの数を上限として、フェッチすべきコマンドの個数を決定する。コントローラは、決定された個数のコマンドを、第１のサブミッションキューからフェッチする。

実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 実施形態に係るメモリシステムが接続されるホストのメモリ内に割り当てられたキューがエンプティである場合におけるヘッドポインタとテールポインタとの関係を示す図。 キューのスロット＃３～＃５に新たな三つのキューエントリが格納された場合のテールポインタの更新動作を示す図。 キューのスロット＃３内に格納されているコマンドまたはコマンド完了が消費された場合のヘッドポインタの更新動作を示す図。 キューがフルである場合におけるヘッドポインタとテールポインタとの関係を示す図。 比較例に係るコマンド処理の手順を示す図。 比較例に係るコマンド処理の一つ目の処理を示す図。 比較例に係るコマンド処理の二つ目の処理を示す図。 比較例に係るコマンド処理の三つ目の処理を示す図。 比較例に係るコマンド処理の四つ目の処理を示す図。 比較例に係るコマンド処理の五つ目の処理を示す図。 比較例に係るコマンド処理の六つ目の処理を示す図。 比較例に係るコマンド処理の七つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の手順を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の一つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の二つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の三つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の四つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の五つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の六つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の七つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の八つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される、二つのＳＱ／ＣＱペアに対するコマンド処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の手順を示すフローチャート。

以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係るメモリシステムを含む情報処理システム１の構成例を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、ＳＳＤ３とを含む。

メモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。メモリシステムは、例えば、ＮＡＮＤ型フラッシュメモリ５を含むＳＳＤ３として実現され得る。

ＳＳＤ３は、ホスト２にケーブルまたはネットワークを介して接続されてもよい。あるいは、ＳＳＤ３は、ホスト２に内蔵されてもよい。ホスト２とＳＳＤ３とを接続するための論理インタフェースの規格としては、ＮＶＭｅ規格が使用され得る。ＮＶＭｅ規格のインタフェースでは、少なくとも一つのサブミッションキュー（ＳＱ）とこの少なくとも一つのサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とを含む対のキューを用いて、ホスト２とＳＳＤ３との間の通信が行われる。この対のキューは、サブミッション／コンプリーションキューペア（ＳＱ／ＣＱペア）と称される。

ホスト２は、ＳＳＤ３を制御するように構成された情報処理装置である。ホスト２の例には、パーソナルコンピュータ、サーバコンピュータ、携帯端末、車載機器、が含まれる。

ホスト２は、プロセッサ１０１と、メモリ１０２を含む。メモリ１０２は、ホスト２に設けられたメインメモリである。メモリ１０２は、例えば、ＤＲＡＭのようなランダムアクセスメモリによって実現される。メモリ１０２の記憶領域の一部は、一つ以上のＳＱ／ＣＱペアを格納するために使用される。図１においては、メモリ１０２の記憶領域の一部に複数のＳＱ／ＣＱペアが格納されている場合が例示されている。

あるＳＱ／ＣＱペアは、一つのサブミッションキュー（ＳＱ）と一つのコンプリーションキュー（ＣＱ）のみを含んでいてもよい。この場合、サブミッションキュー（ＳＱ）とコンプリーションキュー（ＣＱ）とは、一対一でマッピングされる。別のＳＱ／ＣＱペアは、ｎ個（ｎ≧２）のサブミッションキュー（ＳＱ）と一つのコンプリーションキュー（ＣＱ）とを含んでいてもよい。この場合、これらサブミッションキュー（ＳＱ）が同じコンプリーションキュー（ＣＱ）にｎ対１でマッピングされる。すなわち、ＳＱ／ＣＱペアの各々は、一つのコンプリーションキュー（ＣＱ）と、少なくとも一つのサブミッションキュー（ＳＱ）とを含む
ＮＶＭｅ規格のインタフェースでは、少なくとも一つのＳＱ／ＣＱペアを使用して、ホスト２からＳＳＤ３への各コマンドの発行、およびＳＳＤ３からホスト２への各コマンド完了の通知が行われる。

この場合、各コマンドは、ホスト２によってホスト２内の一つ以上のサブミッションキュー（ＳＱ）のうちの任意のサブミッションキュー（ＳＱ）に格納される。完了したコマンドのステータスを示すコマンド完了（「コマンド完了応答」、「完了」、「コマンド完了ステータス」とも称される）は、このコマンドの発行に使用されたサブミッションキュー（ＳＱ）に関連付けられているコンプリーションキュー（ＣＱ）に、ＳＳＤ３のコントローラ４によって格納される。

ＳＳＤ３は、少なくとも一つのサブミッションキュー（ＳＱ）とこの少なくとも一つのサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とを含むホスト２との通信を、ＮＶＭｅ規格に準拠して実行するように構成されている。

このＮＶＭｅ規格のインタフェースには、ＰＣＩ ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）バスを経由したインタフェース（ＮＶＭｅ ｏｖｅｒ ＰＣＩｅ）と、イーサネット^ＴＭのようなネットワークを経由したインタフェース（ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ：ＮＶＭｅ－ＯＦ）とが含まれる。ＳＳＤ３が準拠するインタフェース規格は、ＮＶＭｅ ｏｖｅｒ ＰＣＩｅであってもよいし、ＮＶＭｅ－ＯＦであってもよい。

ＳＳＤ３は、コントローラ４と、不揮発性メモリ（例えば、ＮＡＮＤ型フラッシュメモリ５）とを備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。各ページは、同一ワード線に接続された複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データを消去するデータ消去動作の単位である。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御することによって、ホスト２から受信したデータをＮＡＮＤ型フラッシュメモリ５に書き込むデータ書き込み動作と、ホスト２へ送信するデータをＮＡＮＤ型フラッシュメモリ５から読み出すデータ読み出し動作とを制御する。

コントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。コントローラ４は、これに限定されないが、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェースまたはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）に準拠するＮＡＮＤインタフェース１３を介して、ＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。

コントローラ４は、上述したＮＡＮＤインタフェース１３の他、ホストインタフェース１１と、ＣＰＵ１２と、ＤＲＡＭインタフェース１４と、直接メモリアクセスコントローラ（ＤＭＡＣ）１５と、スタティックＲＡＭ（ＳＲＡＭ）１６と、ＥＣＣエンコード／デコード部１７とを含む。これらホストインタフェース１１と、ＣＰＵ１２と、ＮＡＮＤインタフェース１３と、ＤＲＡＭインタフェース１４と、ＤＭＡＣ１５と、ＳＲＡＭ１６と、ＥＣＣエンコード／デコード部１７とは、バス１０を介して相互接続される。

ホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。ホストインタフェース１１は、例えば、ＰＣＩｅコントローラである。あるいは、ＳＳＤ３がネットワークインタフェースコントローラを内蔵する構成である場合には、ホストインタフェース１１は、ネットワークインタフェースコントローラの一部として実現されてもよい。

ホストインタフェース１１は、ＮＶＭｅ規格に準拠してホスト２との通信を実行する。ホストインタフェース１１は、アービトレーション機構を含む。このアービトレーション機構は、コマンドがフェッチされるべきサブミッションキューを、ホスト２のメモリ１０２上に存在する複数のサブミッションキューから選択するための機構である。アービトレーション機構は、ラウンドロビンアービトレーション機構であってもよいし、重み付きラウンドロビンアービトレーション機構であってもよい。そして、ホストインタフェース１１は、ＣＰＵ１２の制御の下、アービトレーション機構によって選択されたサブミッションキューから一つ以上のコマンドをフェッチする。

ホストインタフェース１１は、サブミッションキュー（ＳＱ）毎に、サブミッションキューテールポインタ（ＳＱＴＰ）とサブミッションキューヘッドポインタ（ＳＱＨＰ）とを管理する。さらに、ホストインタフェース１１は、コンプリーションキュー（ＣＱ）毎に、コンプリーションキューテールポインタ（ＣＱＴＰ）とコンプリーションキューヘッドポインタ（ＣＱＨＰ）とを管理する。

サブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）の各々は循環バッファとして実現され得る。サブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）の各々は、複数のスロットを含む。複数のスロットの各々は、一つのキューエントリ（一つのコマンドまたは一つのコマンド完了）を格納するために使用される。

サブミッションキュー（ＳＱ）の状態は、このサブミッションキュー（ＳＱ）に対応するサブミッションキューテールポインタ（ＳＱＴＰ）と、このサブミッションキュー（ＳＱ）に対応するサブミッションキューヘッドポインタ（ＳＱＨＰ）とを使用して管理される。同様に、コンプリーションキュー（ＣＱ）の状態は、このコンプリーションキュー（ＣＱ）に対応するコンプリーションキューテールポインタ（ＣＱＴＰ）と、このコンプリーションキュー（ＣＱ）に対応するコンプリーションキューヘッドポインタ（ＣＱＨＰ）とを使用して管理される。

サブミッションキューテールポインタ（ＳＱＴＰ）は、ホスト２がコマンドをサブミッションキュー（ＳＱ）に格納する時にホスト２によって更新されるポインタである。サブミッションキューテールポインタ（ＳＱＴＰ）は、サブミッションキュー（ＳＱ）内の次のフリースロットを示す。サブミッションキューテールポインタ（ＳＱＴＰ）が示すフリースロットは、新たなサブミッションキューエントリ、つまり新たなコマンドの格納に使用可能なスロット、を意味する。サブミッションキュー（ＳＱ）内の次のフリースロットは、次のフリーＳＱスロットとも称される。ホスト２は、サブミッションキューテールポインタ（ＳＱＴＰ）によって示される次のフリーＳＱスロットに新たなコマンドを格納する。

サブミッションキューテールポインタ（ＳＱＴＰ）は、ホストインタフェース１１内のサブミッションキューテールドアベルレジスタに格納されている。ホスト２は、あるサブミッションキュー（ＳＱ）に新たな一つ以上のコマンドを格納すると、このサブミッションキュー（ＳＱ）に対応するサブミッションキューテールドアベルレジスタにサブミッションキューテールポインタ（ＳＱＴＰ）の新たな値を書き込み、これによってサブミッションキュー（ＳＱ）に新たなコマンドが格納されたことをＳＳＤ３に通知する。サブミッションキューテールポインタ（ＳＱＴＰ）の新たな値とこのサブミッションキューテールポインタ（ＳＱＴＰ）の以前の値との間の差分は、このサブミッションキュー（ＳＱ）にホスト２によって格納された新たなコマンドの個数を示す。

サブミッションキューヘッドポインタ（ＳＱＨＰ）は、コントローラ４がコマンドをフェッチする時にコントローラ４によって更新されるポインタである。サブミッションキューヘッドポインタ（ＳＱＨＰ）は、フェッチされるべき次のコマンドを格納している、サブミッションキュー（ＳＱ）内のスロットを示す。コントローラ４は、サブミッションキューヘッドポインタ（ＳＱＨＰ）の値に基づいて、サブミッションキュー（ＳＱ）から一つ以上の新たなコマンドをフェッチする。

コントローラ４は、あるサブミッションキュー（ＳＱ）から一つ以上の新たなコマンドをフェッチすると、これらコマンドがフェッチされたサブミッションキュー（ＳＱ）内の各スロットを解放するためにサブミッションキューヘッドポインタ（ＳＱＨＰ）の値を更新する。解放された各スロットは、有効なコマンドが格納されていないスロットであるエンプティスロットになる。

コンプリーションキューヘッドポインタ（ＣＱＨＰ）は、ホスト２がコマンド完了を処理する時にホスト２によって更新されるポインタである。コンプリーションキューヘッドポインタ（ＣＱＨＰ）は、処理されるべき次のコマンド完了を格納しているコンプリーションキュー（ＣＱ）内のスロットを示す。コンプリーションキュー（ＣＱ）内のスロットはＣＱスロットとも称される。ホスト２は、コンプリーションキューヘッドポインタ（ＣＱＨＰ）によって示されるＣＱスロットに格納されているコマンド完了を処理する。

コンプリーションキューヘッドポインタ（ＣＱＨＰ）は、ホストインタフェース１１内のコンプリーションキューヘッドドアベルレジスタに格納されている。ホスト２は、あるコンプリーションキュー（ＣＱ）内の一つ以上のコマンド完了を処理すると、このコンプリーションキュー（ＣＱ）に対応するコンプリーションキューヘッドドアベルレジスタにコンプリーションキューヘッドポインタ（ＣＱＨＰ）の新たな値を書き込み、これによって処理された一つ以上のコマンド完了が格納されている一つ以上のＣＱスロットの各々を解放する。解放された各スロットは、有効なコマンド完了が格納されていないスロットであるエンプティスロットになる。

コンプリーションキューテールポインタ（ＣＱＴＰ）は、コントローラ４がコマンド完了をコンプリーションキュー（ＣＱ）に格納する時にコントローラ４によって更新されるポインタである。コンプリーションキューテールポインタ（ＣＱＴＰ）は、コンプリーションキュー（ＣＱ）内の次のフリースロット（次のフリーＣＱスロット）を示す。フリーＣＱスロットは、新たなコンプリーションキューエントリ、つまり新たなコマンド完了の格納のために使用可能なＣＱスロット、を意味する。コントローラ４は、コンプリーションキューテールポインタ（ＣＱＴＰ）に基づいて、コンプリーションキュー（ＣＱ）に一つ以上の新たなコマンド完了を格納する。

ホストインタフェース１１は、ＳＱ／ＣＱペア毎に、つまりコンプリーションキュー（ＣＱ）毎に、コンプリーションキューアローケートポインタ（ＣＱＡＰ）も管理する。あるコンプリーションキュー（ＣＱ）に対応するコンプリーションキューアローケートポインタ（ＣＱＡＰ）は、このコンプリーションキュー（ＣＱ）内のフリースロットの数を得るために使用されるポインタである。コンプリーションキューアローケートポインタ（ＣＱＡＰ）の詳細については、図８を参照して後述する。

ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤコントローラである。ＮＡＮＤ型フラッシュメモリ５が複数のＮＡＮＤ型フラッシュメモリチップ（ＮＡＮＤ型フラッシュメモリダイ）から構成されている場合、ＮＡＮＤインタフェース１３は、複数のチャンネル（Ｃｈ）を介してこれらＮＡＮＤ型フラッシュメモリチップそれぞれと接続されていてもよい。

ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭコントローラである。

ＤＲＡＭ６の記憶領域の一部は、Ｌ２Ｐテーブル３１およびブロック管理テーブル３２を記憶する領域として利用されてもよい。ブロック管理テーブル３２は、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のブロックの各々の状態を示す情報を管理するために使用される。各ブロックの状態を示す情報には、例えば、各ブロックの消去回数を示す情報、各ブロックがアクティブブロックまたはフリーブロックのいずれであるかを示す情報、等が含まれる。

内部バッファ１６１は、ホスト２から受信したコマンドおよびデータと、ホスト２に送信すべきコマンド完了およびデータとを一時的に記憶する記憶領域として使用される。内部バッファ１６１は、例えば、ＳＲＡＭ１６の記憶領域内に割り当てられている。あるいは、内部バッファ１６１は、ＤＲＡＭ６の記憶領域内に割り当てられてもよい。

ＤＭＡＣ１５は、ＣＰＵ１２の制御の下、ホスト２のメモリ１０２と内部バッファ１６１との間のデータ転送を実行する。

ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコードすることによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う。

ＣＰＵ１２は、ホストインタフェース１１と、ＮＡＮＤインタフェース１３と、ＤＲＡＭインタフェース１４と、ＤＭＡＣ１５と、ＳＲＡＭ１６と、ＥＣＣエンコード／デコード部１７を制御するように構成されたプロセッサである。ＣＰＵ１２は、ＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭに格納されている制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはＳＲＡＭ１６上にロードされてもよい。

ＣＰＵ１２は、ＮＡＮＤ型フラッシュメモリ５内のデータの管理およびＮＡＮＤ型フラッシュメモリ５内のブロックの管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。ＦＴＬによって実行されるデータ管理には、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを示すマッピング情報の管理が含まれる。論理アドレスは、ＳＳＤ３の論理アドレス空間内の位置を指すアドレスである。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータが書き込まれたＮＡＮＤ型フラッシュメモリ５内の物理的な記憶位置を示す。論理アドレスとしては、一般に、ＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ）が使用され得る。ＣＰＵ１２は、論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ：Ｌ２Ｐテーブル）３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを管理する。

ＣＰＵ１２は、フリーＣＱスロット数取得部２１、コマンドフェッチ部２２、およびコマンド処理部２３として機能することができる。これらフリーＣＱスロット数取得部２１、コマンドフェッチ部２２、およびコマンド処理部２３の各々の一部または全部は、コントローラ４内の専用ハードウェアによって実現されてもよい。例えば、コマンドフェッチ部２２は、ホストインタフェース１１によって実現されてもよい。

コマンドがフェッチされるべきサブミッションキュー（ＳＱ）がホストインタフェース１１のアービトレーション機構によって選択された場合、フリーＣＱスロット数取得部２１は、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に含まれる複数のスロットのうちのフリースロット（フリーＣＱスロット）の数、つまり新たなコマンド完了の格納のために利用可能なコンプリーションキュー（ＣＱ）内のスロットの数を算出する。

算出されたフリーＣＱスロットの数は、選択されたサブミッションキュー（ＳＱ）から一度にフェッチ可能なコマンドの個数の上限を規定するために使用される。つまり、選択されたサブミッションキュー（ＳＱ）から一度にフェッチ可能なコマンドの個数は、最大で、算出されたフリーＣＱスロットの数である。

コマンドフェッチ部２２は、算出されたフリーＣＱスロットの数を上限として、選択されたサブミッションキュー（ＳＱ）からフェッチすべきコマンドの個数を決定する。換言すれば、コマンドフェッチ部２２は、最大でフリーＣＱスロットの数と同数のコマンドを、選択されたサブミッションキュー（ＳＱ）からフェッチする。

例えば、算出されたフリーＣＱスロットの数が４である場合には、コマンドフェッチ部２２は、最大で４個のコマンドを、選択されたサブミッションキュー（ＳＱ）からフェッチすることが許可される。また、例えば、算出されたフリーＣＱスロットの数が１である場合には、コマンドフェッチ部２２は、最大で１個のコマンドを、選択されたサブミッションキュー（ＳＱ）からフェッチすることが許可される。また、例えば、算出されたフリーＣＱスロットの数が０である場合には、コマンドフェッチ部２２は、選択されたサブミッションキュー（ＳＱ）からコマンドをフェッチしない。

ホスト２の理不尽な振る舞いおよび／またはホスト２の貧弱な性能によって、あるコンプリーションキュー（ＣＱ）内のコマンド完了の処理が遅滞する場合がある。ホスト２の理不尽な振る舞いとは、ホスト２があるコンプリーションキュー（ＣＱ）内のコマンド完了を長い間処理しないといった動作を意味する。ホスト２の貧弱な性能は、ホスト２の性能不足を意味する。あるコンプリーションキュー（ＣＱ）内のコマンド完了の処理が遅滞すると、このコンプリーションキュー（ＣＱ）がフルの状態が長い間維持されてしまう可能性がある。この場合、たとえこのＳＱ／ＣＱペアのサブミッションキュー（ＳＱ）から既にフェッチされているコマンドそれぞれの実行が完了しても、これらコマンドの各々に対応するコマンド完了はこのコンプリーションキュー（ＣＱ）に格納できない。このため、これらコマンド完了は内部バッファ１６１内に滞留する。

内部バッファ１６１がこれら滞留しているコマンド完了で占有されると、このＳＱ／ＣＱペアのサブミッションキュー（ＳＱ）から新たなコマンドをフェッチできなくなるばかりでなく、別のＳＱ／ＣＱペアのサブミッションキュー（ＳＱ）からも新たなコマンドをフェッチできなくなる。このような負の連鎖は、全てのＳＱ／ＣＱペアに対するコマンド処理を停止させる要因となる。この結果、最悪の場合には、ＳＳＤ３とホスト２とを含む情報処理システム１全体のハングアップ（またはストール）が引き起こされる可能性がある。

本実施形態では、任意のサブミッションキュー（ＳＱ）からコマンドをフェッチすべき時に、コントローラ４は、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に新たなコマンド完了を格納可能なスロットの数、つまりフリーＣＱスロットの数を算出する。そして、コントローラ４は、算出したフリーＣＱスロットの数以下の個数のコマンドを、このサブミッションキュー（ＳＱ）からフェッチする。このように、本実施形態では、コンプリーションキュー（ＣＱ）に一つ以上のフリーＣＱスロットが存在している間は、任意のサブミッションキュー（ＳＱ）からコマンドをフェッチすべき場合に、コントローラ４は、最大でフリーＣＱスロットの個数と同数のコマンドをこのサブミッションキュー（ＳＱ）からフェッチする。そして、コンプリーションキュー（ＣＱ）にフリーＣＱスロットが存在しない場合には、コントローラ４は、サブミッションキュー（ＳＱ）からコマンドをフェッチしない。

したがって、例えば、ホスト２によるコマンド完了の処理の遅滞によってあるコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数が減少するに連れて、このコンプリーションキュー（ＣＱ）に関連付けられたサブミッションキュー（ＳＱ）からフェッチされるコマンドの数も自動的に減少される。よって、コンプリーションキュー（ＣＱ）に一つ以上のフリーＣＱスロットが存在している間は、このコンプリーションキュー（ＣＱ）に関連付けられた任意のサブミッションキュー（ＳＱ）からフェッチされるコマンドの数を、このコンプリーションキュー（ＣＱ）に格納されているコマンド完了の処理の進行度合いに基づいて、適応的に制御することが可能となる。

この結果、どのコンプリーションキュー（ＣＱ）がフルになった場合であっても、コマンド完了が内部バッファ１６１内に滞留してしまうことを防止することが可能となり、ＳＳＤ３の信頼性、ひいては情報処理システム１全体の信頼性の向上を図ることができる。

フリーＣＱスロットの数を算出する方法には、第１の算出方法と第２の算出方法とがある。第１の算出方法は、コンプリーションキュー（ＣＱ）に実際に格納されているコンプリーションエントリ（コマンド完了）の数を考慮して、フリーＣＱスロットの数を算出する方法である。

第１の算出方法を使用するケースにおいては、フリーＣＱスロット数取得部２１は、コンプリーションキュー（ＣＱ）のサイズと、コンプリーションキュー（ＣＱ）に格納されているコマンド完了の数とに基づいて、コンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を算出することができる。

コンプリーションキュー（ＣＱ）のサイズは、コンプリーションキュー（ＣＱ）に含まれるスロットの総数によって表され得る。コンプリーションキュー（ＣＱ）に格納されているコマンド完了の数は、このコンプリーションキュー（ＣＱ）に対応するＣＱＴＰとこのコンプリーションキュー（ＣＱ）に対応するＣＱＨＰとの間の差分によって表される。

ただし、第１の算出方法を使用するケースにおいては、算出されたフリーＣＱスロットの数と、利用可能な実際のフリーＣＱスロットの数と、が一致することを確実にするための対処が必要となる場合がある。

この対処の一例としては、コマンド完了をコンプリーションキュー（ＣＱ）に格納する処理と、コマンドをサブミッションキュー（ＳＱ）からフェッチする処理とを、並列に実行するのではなく、これら処理を排他的に実行することが挙げられる。

例えば、コントローラ４は、あるＳＱ／ＣＱペアの任意のサブミッションキュー（ＳＱ）から既にフェッチされたコマンドそれぞれに対応するコマンド完了の全てがこのＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）に格納されるまでは、このＳＱ／ＣＱペアのサブミッションキューからの新たなコマンドのフェッチを開始しないようにしてもよい。

第２の算出方法は、コマンド完了をコンプリーションキュー（ＣＱ）に格納する処理とコマンドをサブミッションキュー（ＳＱ）からフェッチする処理とを並列に実行することを許容可能な算出方法である。

第２の算出方法は、あるサブミッションキュー（ＳＱ）から既にフェッチされた全てのコマンドの個数、つまり、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に将来格納されることが確定されているコマンド完了の数を考慮して、このコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を算出する方法である。

例えば、あるＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）のフリーＣＱスロットを第２の算出方法を使用して算出するケースにおいては、フリーＣＱスロット数取得部２１は、第１のポインタを使用して、このコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を算出する。第１のポインタは、このＳＱ／ＣＱペアの任意のサブミッションキュー（ＳＱ）から既にフェッチされ、かつ、コマンド完了がこのＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）に格納されていないコマンドの個数と同数のコマンド完了が、このＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）に格納された場合におけるこのコンプリーションキュー（ＣＱ）の次のフリースロットを示す。このＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）のＣＱＡＰの値が、第１のポインタとして使用され得る。

例えば、あるＳＱ／ＣＱペアのコンプリーションキュー（ＣＱ）のフリーＣＱスロットを算出する場合には、フリーＣＱスロット数取得部２１は、このコンプリーションキュー（ＣＱ）のＣＱＡＰの値と、このコンプリーションキュー（ＣＱ）のＣＱＨＰの値と、このコンプリーションキュー（ＣＱ）のサイズとに基づいて、このコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を算出する。

第２の算出方法を使用した場合には、コンプリーションキュー（ＣＱ）に将来格納されることが確定されているコマンド完了の数を考慮して、このコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を得ることができる。

したがって、算出されたフリーＣＱスロットの数が、利用可能な実際のフリーＣＱスロットの数を下回らないことを確実にすることができる。この結果、コマンド完了をコンプリーションキュー（ＣＱ）に格納する処理と、コマンドをサブミッションキュー（ＳＱ）からフェッチする処理とを、並列に実行することを許容することが可能となる。

コマンド処理部２３は、フェッチされたコマンドの各々を解釈および実行して、各コマンドによって要求された処理、例えば、ＮＡＮＤ型フラッシュメモリ５にデータを書き込むデータ書き込み動作、ＮＡＮＤ型フラッシュメモリ５からデータを読み出すデータ読み出し動作、を実行する。また、コマンド処理部２３は、完了したコマンドのステータスを含むコマンド完了を生成する。ステータスは、コマンドの実行が成功したか失敗したかの情報を含む。そして、コマンド処理部２３は、生成したコマンド完了を、このコマンドがフェッチされたサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に格納する。

次に、ホスト２の構成例を説明する。

プロセッサ１０１は、ホスト２内の各コンポーネントの動作を制御するように構成されたＣＰＵである。プロセッサ１０１は、ＳＳＤ３またはホスト２に接続される他のストレージデバイスからメモリ１０２にロードされる様々なソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアには、オペレーティングシステム、ファイルシステム、デバイスドライバ、アプリケーションプログラム等が含まれる。

サブミッションキュー（ＳＱ）は、ＳＳＤ３にコマンドを発行するために使用されるキューである。コンプリーションキュー（ＣＱ）は、完了したコマンドのステータスを示すコマンド完了をＳＳＤ３から受信するために使用されるキューである。

ホスト２は、各ＳＱ／ＣＱペアに含まれるサブミッションキュー（ＳＱ）を経由してＳＳＤ３に様々なコマンドを送信する。ＳＳＤ３に送信されるコマンドの種類は、ＮＶＭｅ規格で規定されたＮＶＭｅコマンド（Ｉ／Ｏコマンド）と、ＮＶＭｅ規格で規定されたａｄｍｉｎｉｓｔｒａｔｉｖｅコマンド（管理コマンド）とに大別される。

Ｉ／Ｏコマンドには、ライトコマンド、リードコマンド等が含まれる。ライトコマンドは、ＳＳＤ３に対してＮＡＮＤ型フラッシュメモリ５へデータを書き込むことを要求するコマンドである。リードコマンドは、ＳＳＤ３に対してＮＡＮＤ型フラッシュメモリ５からデータを読み出すことを要求するコマンドである。

ａｄｍｉｎｉｓｔｒａｔｉｖｅコマンドには、ＳＳＤ３の制御および管理のための様々なコマンドが含まれる。これらコマンドには、Ｉ／Ｏコンプリーションキュー・クリエイト・コマンド、Ｉ／Ｏサブミッションキュー・クリエイト・コマンドも含まれる。

Ｉ／Ｏサブミッションキュー・クリエイト・コマンドは、Ｉ／Ｏサブミッションキューを作成するためのコマンドである。Ｉ／Ｏサブミッションキューは、ＳＳＤ３にＩ／Ｏコマンドを発行するために使用されるサブミッションキューである。Ｉ／Ｏサブミッションキュー・クリエイト・コマンドは、作成すべきＩ／Ｏサブミッションキューの識別子、作成すべきＩ／Ｏサブミッションキューのサイズ、作成すべきＩ／Ｏサブミッションキューが関連付けられるべきＩ／Ｏコンプリーションキューの識別子、作成すべきＩ／Ｏサブミッションキューの優先度、および作成すべきＩ／Ｏサブミッションキューが割り当てられたホスト２のメモリ１０２上のメモリ領域、等を指定する。

Ｉ／Ｏコンプリーションキュー・クリエイト・コマンドは、Ｉ／Ｏコンプリーションキューを作成するためのコマンドである。Ｉ／Ｏコンプリーションキューは、完了したＩ／Ｏコマンドのステータスを示すコマンド完了をＳＳＤ３から受信するために使用されるコンプリーションキューである。Ｉ／Ｏコンプリーションキュー・クリエイト・コマンドは、作成すべきＩ／Ｏコンプリーションキューの識別子、作成すべきＩ／Ｏコンプリーションキューのサイズ、作成すべきＩ／Ｏコンプリーションキューの優先度、および作成すべきＩ／Ｏコンプリーションキューが割り当てられたホスト２のメモリ１０２上のメモリ領域、等を指定する。

Ｉ／ＯサブミッションキューおよびＩ／Ｏコンプリーションキューの各々の最大サイズは６５，５３５スロットであり、Ｉ／ＯサブミッションキューおよびＩ／Ｏコンプリーションキューの各々の最小サイズは２スロットである。ホスト２は、作成すべきＩ／Ｏサブミッションキューまたは作成すべきＩ／Ｏコンプリーションキュー毎に、最小サイズから最大サイズまでの範囲内の任意のサイズを指定することができる。コントローラ４は、ホスト２によって指定された個々のＩ／Ｏサブミッションキューのサイズ、およびホスト２によって指定された個々のＩ／Ｏコンプリーションキューのサイズを管理する。

以下では、各ＳＱ／ＣＱペアに含まれるサブミッションキューおよびコンプリーションキューがＩ／ＯサブミッションキューおよびＩ／Ｏコンプリーションキューである場合を想定する。ただし、本実施形態のコマンド処理は、Ｉ／ＯサブミッションキューおよびＩ／Ｏコンプリーションキューに適用されるだけでなく、ａｄｍｉｎｉｓｔｒａｔｉｖｅサブミッションキュー、およびｄｍｉｎｉｓｔｒａｔｉｖｅコンプリーションキューにも適用できる。ａｄｍｉｎｉｓｔｒａｔｉｖｅサブミッションキューは、ＳＳＤ３に送信すべきａｄｍｉｎｉｓｔｒａｔｉｖｅコマンドを格納するために使用される。ａｄｍｉｎｉｓｔｒａｔｉｖｅコンプリーションキューは、ａｄｍｉｎｉｓｔｒａｔｉｖｅコマンドに対応するコマンド完了を格納するために使用される。

次に、図２、図３、図４および図５を参照して、キュー（サブミッションキューまたはコンプリーションキュー）の状態遷移について説明する。

図２は、キュー（サブミッションキューまたはコンプリーションキュー）がエンプティである場合におけるヘッドポインタとテールポインタとの関係を示す。

キューは、複数のスロットを含む。複数のスロットの各々は、一つのコマンドまたは一つのコマンド完了を格納可能である。コマンドまたはコマンド完了は、「キューエントリ」または「エントリ」とも称される。キューが割り当てられているメモリ１０２上の位置は、このキューに対応するキューベースアドレスによって示される。キューのサイズは、キューに含まれるスロットの総数で表され得る。ここでは、キューのサイズが８スロットである場合が例示されている。

キューは、このキューに対応するヘッドポインタと、このキューに対応するテールポインタとを使用して管理される。テールポインタは、キュー内の次のフリースロットを示す。テールポインタは、キューにエントリ（コマンドまたはコマンド完了）を格納するプロデューサによって更新される。プロデューサは、テールポインタによって示される次のフリースロットにコマンドまたはコマンド完了を格納し、そしてテールポインタの値が１だけ増えるようにテールポインタをインクリメントする。インクリメントされたテールポインタの値がキューの最終スロット（ここでは、＃７）を超えた場合、テールポインタはゼロに戻される。

ヘッドポインタは、消費されるべき次のエントリ（次のコマンドまたは次のコマンド完了）を格納しているスロットを示す。ヘッドポインタは、キューからエントリ（コマンドまたはコマンド完了）を取得するコンシューマによって更新される。コンシューマは、ヘッドポインタによって示されるスロットからコマンドまたはコマンド完了を取得し、そして、ヘッドポインタの値が１だけ増えるようにヘッドポインタをインクリメントする。インクリメントされたヘッドポインタの値がキューの最終スロット（ここでは、＃７）を超えた場合、ヘッドポインタはゼロに戻される。

ここで、キューがエンプティであるとは、キュー内の全てのスロットがエンプティであることを意味する。また、スロットがエンプティであるとは、そのスロットに有効なキューエントリが格納されていないことを意味する。

ヘッドポインタの値がテールポインタの値に等しい場合、キューはエンプティである。図２では、ヘッドポインタおよびテールポインタの双方が同じスロット＃３を示している場合が例示されている。

図３は、キューのスロット＃３～＃５に三つのキューエントリ（三つのコマンドまたは三つのコマンド完了）が格納された場合のテールポインタの更新動作を示す。プロデューサは、スロット＃３～＃５に三つのコマンドまたは三つのコマンド完了を格納した場合、テールポインタの新しい値がスロット＃６を示すようにテールポインタを更新（インクリメント）する。

図４は、キューのスロット＃３内に格納されている一つのコマンドまたは一つのコマンド完了が消費された場合のヘッドポインタの更新動作を示す。コンシューマがヘッドポインタの現在の値によって示されるスロット＃３からコマンドまたはコマンド完了を取得した場合、コンシューマは、ヘッドポインタの新しい値がスロット＃４を示すように、ヘッドポインタを更新（インクリメント）する。

図５は、キューがフルである場合におけるヘッドポインタとテールポインタとの関係を示す。キューがフルである場合、追加のコマンドまたはコマンド完了をこのキューに格納することはできない。テールポインタの値がヘッドポインタの値よりも１小さい場合、キューはフルである。したがって、フル状態のキューに格納されているコマンドまたはコマンド完了の総数は、キューのサイズ（ここでは、８）よりも１小さい数（ここでは、７）と等しい。つまり、キューに含まれる八つのスロットのうちのいずれか一つのスロットは、常にエンプティに維持される。このように、ＮＶＭｅ規格においては、新たなコマンド（または新たなコマンド完了）の格納のために利用可能なスロットであるフリースロットの数は、キューに含まれるスロットの数よりも１少ない数と等しい。例えば、８個のスロットを含むキューがエンプティである場合、各々がエンプティであるこれら８個のスロットのうち、新たなコマンド（または新たなコマンド完了）の格納のために利用可能なスロット（フリースロット）の数は、７である。

次に、本実施形態のコマンド処理について説明する。本実施形態のコマンド処理の説明に先立ち、まず、比較例に係るコマンド処理の手順を説明する。比較例に係るコマンド処理の手順は、関連付けられたコンプリーションキュー（ＣＱ）の状態を考慮せずに、サブミッションキュー（ＳＱ）から任意の数のコマンドをフェッチする。

図６は、比較例に係るコマンド処理の手順を示す図である。図６では、ホスト２によってコマンドが発行されてから、このコマンドに対応するコマンド完了がホスト２によって処理されるまでの手順が示されている。

ステップ１： まず、ホスト２は、ＳＳＤ３に送信すべき新たな一つ以上のコマンドをサブミッションキュー（ＳＱ）の一つ以上のフリーＳＱスロットに格納する。これら一つ以上の新たなコマンドは、サブミッションキューテールポインタ（ＳＱＴＰ）の現在の値によって示されるスロットから始まる一つ以上のフリーＳＱスロットに格納される。サブミッションキュー（ＳＱ）に格納される新たなコマンドは、ライトコマンドであってもよいし、リードコマンドであってもよいし、他のコマンドであってもよい。図６では、サブミッションキュー（ＳＱ）に格納されている各コマンドは「ＣＭＤ」として表記されている。

ステップ２： サブミッションキュー（ＳＱ）に新たな一つ以上のコマンドが格納されたことをＳＳＤ３のコントローラ４に通知するために、ホスト２は、このサブミッションキュー（ＳＱ）に対応するＳＳＤ３内のサブミッションキューテールドアベルレジスタにライトアクセスして、このサブミッションキュー（ＳＱ）に対応するサブミッションキューテールポインタ（ＳＱＴＰ）の値を更新する。サブミッションキューテールポインタ（ＳＱＴＰ）の値は、サブミッションキュー（ＳＱ）に格納された新たなコマンドの数だけインクリメントされる。このようなサブミッションキューテールポインタ（ＳＱＴＰ）の更新は、サブミッションキュー（ＳＱ）に格納されたコマンドそれぞれの処理をコントローラ４に開始させるトリガーとなる。

ステップ３： コントローラ４は、サブミッションキューテールポインタ（ＳＱＴＰ）の新たな値とサブミッションキューテールポインタ（ＳＱＴＰ）の以前の値との間の差分から、サブミッションキュー（ＳＱ）に格納された新たなコマンドの数を認識することができる。コントローラ４は、サブミッションキュー（ＳＱ）から一つ以上の任意の数のコマンドをフェッチする。フェッチされた各コマンドは、コントローラ４内の内部バッファ１６１に一時的に格納される。

ステップ４： コントローラ４は、このサブミッションキュー（ＳＱ）に対応するサブミッションキューヘッドポインタ（ＳＱＨＰ）の値がステップ３でフェッチしたコマンドの数だけ増えるように、このサブミッションキュー（ＳＱ）に対応するサブミッションキューヘッドポインタ（ＳＱＨＰ）の値を更新する。

ステップ５： コントローラ４は、フェッチしたコマンドそれぞれを実行する。これらコマンドが実行される順序は制限されず、これらコマンドは、これらコマンドがフェッチされた順序と異なる順序で実行されてもよい。各コマンドを実行する処理においては、コントローラ４は、必要に応じて、ホスト２のメモリ１０２からコントローラ４の内部バッファ１６１へのデータの転送、または内部バッファ１６１からホスト２のメモリ１０２へのデータの転送を行う。

ステップ６： あるコマンドの実行が完了すると、コントローラ４は、まず、この完了したコマンドがフェッチされたサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に対応するコンプリーションキューテールポインタ（ＣＱＴＰ）を更新して、このコンプリーションキューテールポインタ（ＣＱＴＰ）の値を１増やす。

ステップ７： コントローラ４は、この完了したコマンドのステータスを示す新たなコマンド完了を、このコンプリーションキュー（ＣＱ）の次のフリーＣＱスロットに格納する。図６では、コンプリーションキュー（ＣＱ）に格納されているコマンド完了の各々は「ＣＰＬ」として表記されている。

ステップ８： コントローラ４は、ホスト２への割り込み信号を発生させて、新たなコマンド完了がコンプリーションキュー（ＣＱ）に格納されたことをホスト２に通知する。

ステップ９： ホスト２は、コンプリーションキューヘッドポインタ（ＣＱＨＰ）の現在の値によって示されるＣＱスロットからコマンド完了を取得し、取得したコマンド完了を処理する。

ステップ１０： ホスト２は、このコンプリーションキュー（ＣＱ）に対応するＳＳＤ３内のコンプリーションキューヘッドドアベルレジスタにライトアクセスして、コンプリーションキューヘッドポインタ（ＣＱＨＰ）の値を更新する。コンプリーションキューヘッドポインタ（ＣＱＨＰ）の値は、ステップ９で処理されたコマンド完了の数だけインクリメントされる。

比較例に係るコマンド処理では、コントローラ４は、内部バッファ１６１に利用可能な記憶領域が残っている限り、ホスト２の任意のサブミッションキュー（ＳＱ）からコマンドをフェッチし続け得る。そのため、ホスト２によるコマンド完了の処理が遅滞すると、あるコンプリーションキュー（ＣＱ）に格納されるべき新たな幾つかのコマンド完了が内部バッファ１６１内に滞留してしまう場合がある。以下、図７Ａ～図７Ｇを参照して、比較例に係るコマンド処理の例を説明する。

図７Ａは、比較例に係るコマンド処理の一つ目の処理を示す図である。ホスト２は、例えば、メモリ１０２内に２つのＳＱ／ＣＱペア、つまりＳＱ／ＣＱペアＸおよびＳＱ／ＣＱペアＹ、を作成する。

ＳＱ／ＣＱペアＸは、一つのサブミッションキュー（ＳＱ）と、このサブミッションキュー（ＳＱ）に関連付けられた一つのコンプリーションキュー（ＣＱ）とを含む。これらサブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）の各々のサイズは、例えば、８スロットである。

ＳＱ／ＣＱペアＸの作成直後は、ＳＱ／ＣＱペアＸに含まれるサブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）の各々はエンプティである。したがって、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＨＰおよびＳＱＴＰは、同じスロット（ここでは、スロット＃０）を示す。同様に、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）に対応するＣＱＨＰおよびＣＱＴＰも、同じスロット（ここではスロット＃０）を示す。

ＳＱ／ＣＱペアＹは、一つのサブミッションキュー（ＳＱ）と、このサブミッションキュー（ＳＱ）に関連付けられた一つのコンプリーションキュー（ＣＱ）とを含む。サブミッションキュー（ＳＱ）サイズは、例えば、８スロットである。一方、コンプリーションキュー（ＣＱ）のサイズは、例えば、ＮＶＭｅ規格で規定された最小サイズである２スロットである。ＳＱ／ＣＱペアＹの作成直後は、ＳＱ／ＣＱペアＹに含まれるサブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）の各々はエンプティである。したがって、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＨＰおよびＳＱＴＰは、同じスロット（ここでは、スロット＃０）を示す。同様に、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に対応するＣＱＨＰおよびＣＱＴＰも、同じスロット（ここではスロット＃０）を示す。

コントローラ４は、フェッチされたコマンドそれぞれを一時的に格納するための受信バッファと、生成されたコマンド完了を一時的に格納するための送信バッファとを含む。これら受信バッファおよび送信バッファは、例えば図１を参照して説明した内部バッファ１６１に割り当てられる。

図７Ｂは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の二つ目の処理を示す図である。

ホスト２は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）およびＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）の各々に一つ以上のコマンドを格納する。ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）には、例えば、コマンド０～コマンド６の七つのコマンドが格納される。この場合、ホスト２は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＴＰの値を、スロット＃０を示す値からスロット＃７を示す値に更新する。これにより、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）はフルになる。

ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）には、例えば、コマンド０’～コマンド３’の四つのコマンドが格納される。この場合、ホスト２は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＴＰの値を、スロット＃０を示す値からスロット＃４を示す値に更新する。

図７Ｃは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の三つ目の処理を示す図である。

コントローラ４は、アービトレーション機構を用いて、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）とＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）のうちから、コマンドがフェッチされるべきサブミッションキュー（ＳＱ）を選択する。そして、コントローラ４は、選択したサブミッションキュー（ＳＱ）から一つ以上のコマンドをフェッチする。以下では、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）およびＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）から交互に一個ずつコマンドをフェッチする場合を想定する。

コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からコマンド０をフェッチし、コマンド０を受信バッファに格納する。また、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からコマンド０’をフェッチし、コマンド０’を受信バッファに格納する。

そして、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃０を示す値からスロット＃１を示す値に更新する。同様に、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃０を示す値からスロット＃１を示す値に更新する。

以降、コントローラ４は、受信バッファに利用可能なフリー記憶領域がある限り、２つのサブミッションキュー（ＳＱ）の各々からコマンドをフェッチし続ける。

図７Ｄは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の四つ目の処理を示す図である。

コントローラ４は、受信バッファに格納されているコマンド０およびコマンド０’を実行する。コマンド０の実行が完了すると、コントローラ４は、完了したコマンド０のステータスを示すコマンド完了０を作成し、作成したコマンド完了０を送信バッファに格納する。同様に、コマンド０’の実行が完了すると、コントローラ４は、完了したコマンド０’のステータスを示すコマンド完了０’を作成し、作成したコマンド完了０’を送信バッファに格納する。

コマンド０およびコマンド０’の実行が完了することにより、受信バッファ内の２つの記憶領域の双方は、新たなコマンドの格納に利用可能なフリー記憶領域となる。

したがって、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からコマンド１をフェッチし、フェッチしたコマンド１を受信バッファに格納する。また、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からコマンド１’をフェッチし、フェッチしたコマンド１’を受信バッファに格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃１を示す値からスロット＃２を示す値に更新する。同様に、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃１を示す値からスロット＃２を示す値に更新する。

図７Ｅは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の五つ目の処理を示す図の図である。

コントローラ４は、送信バッファに格納されているコマンド完了０を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃０に格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）に対応するＣＱＴＰを、スロット＃０を示す値からスロット＃１を示す値に更新する。なお、コントローラ４は、先に、ＣＱＴＰを、スロット＃０を示す値からスロット＃１を示す値に更新してもよく、次いで、送信バッファに格納されているコマンド完了０を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃０に格納してもよい。

また、コントローラ４は、送信バッファに格納されているコマンド完了０’を、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）のスロット＃０に格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に対応するＣＱＴＰを、スロット＃０を示す値からスロット＃１を示す値に更新する。これにより、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）はフルになる。なお、コントローラ４は、先に、ＣＱＴＰを、スロット＃０を示す値からスロット＃１を示す値に更新してもよく、次いで、送信バッファに格納されているコマンド完了０’を、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）のスロット＃０に格納してもよい。

コマンド完了０およびコマンド完了０’がＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）およびＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）にそれぞれ格納されたため、送信バッファ内の二つの記憶領域は、新たなコマンド完了の格納に利用可能なフリー記憶領域となる。

コントローラ４は、受信バッファに格納されているコマンド１およびコマンド１’を実行する。コマンド１の実行が完了すると、コントローラ４は、完了したコマンド１のステータスを示すコマンド完了１を作成し、作成したコマンド完了１を送信バッファに格納する。同様に、コマンド１’の実行が完了すると、コントローラ４は、完了したコマンド１’のステータスを示すコマンド完了１’を作成し、作成したコマンド完了１’を送信バッファに格納する。

コマンド１およびコマンド１’の実行が完了することにより、受信バッファ内の２つの記憶領域はフリー記憶領域となる。

したがって、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からコマンド２をフェッチし、コマンド２を受信バッファに格納する。また、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からコマンド２’をフェッチし、コマンド２’を受信バッファに格納する。

そして、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃２を示す値からスロット＃３を示す値に更新する。同様に、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃２を示す値からスロット＃３を示す値に更新する。

図７Ｆは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の六つ目の処理を示す図である。

コントローラ４は、送信バッファに格納されているコマンド完了１を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃１に格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）に対応するＣＱＴＰを、スロット＃１を示す値からスロット＃２を示す値に更新する。なお、コントローラ４は、先に、ＣＱＴＰを、スロット＃１を示す値からスロット＃２を示す値に更新してもよく、次いで、送信バッファに格納されているコマンド完了１を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃１に格納してもよい。

一方、コマンド完了１’が格納されるべきＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）は、フルである。したがって、コントローラ４は、コマンド完了１’をＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に格納できない。ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）内のコマンド完了０’がホスト２によって処理されない限り、コマンド完了１’は、送信バッファ内に滞留し続ける。

ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）にコマンド完了１が格納されると、新たな一つのコマンド完了を送信バッファに格納することが可能となる。

したがって、コントローラ４は、受信バッファに格納されているコマンド２を実行する。コマンド２の実行が完了すると、コントローラ４は、完了したコマンド２のステータスを示すコマンド完了２を作成し、作成したコマンド完了２を送信バッファに格納する。

コマンド２の実行が完了することにより、新たな一つのコマンドを受信バッファに格納することが可能となる。したがって、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からコマンド３をフェッチし、コマンド３を受信バッファに格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃３を示す値からスロット＃４を示す値に更新する。

図７Ｇは、二つのＳＱ／ＣＱペアに対する比較例に係るコマンド処理の七つ目の処理を示す図である。

コントローラ４は、送信バッファに格納されているコマンド完了２を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃２に格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）に対応するＣＱＴＰを、スロット＃２を示す値からスロット＃３を示す値に更新する。なお、コントローラ４は、先に、ＣＱＴＰを、スロット＃２を示す値からスロット＃３を示す値に更新してもよく、次いで、送信バッファに格納されているコマンド完了２を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のスロット＃２に格納してもよい。

ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）にコマンド完了２が格納されると、新たな一つのコマンド完了を送信バッファに格納することが可能となる。したがって、コントローラ４は、受信バッファに格納されているコマンド２’を実行する。コマンド２’の実行が完了すると、コントローラ４は、完了したコマンド２’のステータスを示すコマンド完了２’を作成し、作成したコマンド完了２’を送信バッファに格納する。

コマンド２’の実行が完了することにより、新たな一つのコマンドを受信バッファに格納することが可能となる。したがって、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からコマンド３’をフェッチし、コマンド３’を受信バッファに格納する。そして、コントローラ４は、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）に対応するＳＱＨＰの値を、スロット＃３を示す値からスロット＃４を示す値に更新する。

ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）はフル状態であるため、コントローラ４は、送信バッファに格納されているコマンド完了１’およびコマンド完了２’を、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に格納できない。そのため、送信バッファ内にコマンド完了１’およびコマンド完了２’の双方が滞留する。すなわち、送信バッファは、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に格納できないコマンド完了１’およびコマンド完了２’によって占有されてしまう。

送信バッファにフリー記憶領域が存在しないため、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からフェッチ済みのコマンド３’を実行することができなくなる。

一方、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）においては、複数のフリースロットが存在している。しかしながら、送信バッファは、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に格納できないコマンド完了１’およびコマンド完了２’によって既に占有されてしまっている。したがって、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）はフルではないにもかかわらず、ＳＱ／ＣＱペアＸからフェッチ済みのコマンド３を実行することができなくなる。さらに、受信バッファも、実行を開始できないコマンド３’およびコマンド３によって占有されているため、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）から新たなコマンドをフェッチすることもできなくなる。

このように、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に格納されるべきコマンド完了１’およびコマンド完了２’が送信バッファに滞留すると、ＳＱ／ＣＱペアＹのコマンド処理が停止されるだけでなく、他の全てのＳＱ／ＣＱペアのコマンド処理が停止されてしまう。

次に、実施形態に係るコマンド処理について説明する。図８は、実施形態に係るコマンド処理の手順を示す図である。

実施形態に係るコマンド処理においては、まず、図８のステップ１～ステップ２の処理がホスト２によって実行される。図８のステップ１～ステップ２の処理は、図６を参照して説明した比較例に係るコマンド処理のステップ１～ステップ２の処理と同じであるので、ここでは説明を省略する。次いで、図８のステップ３－１およびステップ３－２の処理が以下のように実行される。

ステップ３－１： コントローラ４がサブミッションキュー（ＳＱ）からコマンドをフェッチすべき場合、コントローラ４は、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）の状態に基づいて、サブミッションキュー（ＳＱ）からフェッチすべきコマンドの個数の上限を決める。この場合、コントローラ４は、まず、コマンド完了の格納に利用可能なこのコンプリーションキュー（ＣＱ）内のスロットの数、つまりこのコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数、を算出する。

ステップ３－２： コントローラ４は、算出したフリーＣＱスロットの数を上限として、フェッチすべきコマンドの個数を決定する。例えば、サブミッションキュー（ＳＱ）に格納されているコマンドの数が４で、算出したフリーＣＱスロットの数が３である場合には、フェッチすべきコマンドの個数は３であると決定されてもよい。また、例えば、サブミッションキュー（ＳＱ）に格納されているコマンドの数が２で、算出したフリーＣＱスロットの数が３である場合には、フェッチすべきコマンドの個数は２であると決定されてもよい。そして、コントローラ４は、決定した個数のコマンドをサブミッションキュー（ＳＱ）からフェッチする。

次いで、コントローラ４は、図８のステップ４～ステップ１０の処理を実行する。図８のステップ４～ステップ１０の処理は、図６を参照して説明した比較例に係るコマンド処理のステップ４～ステップ１０の処理と同じであるので、ここでは説明を省略する。

次に、図９Ａ～図９Ｈを参照して、実施形態に係るコマンド処理の例を説明する。以下では、上述の第２の算出方法を使用してフリーＣＱスロットの数を算出する場合を例示して、実施形態に係るコマンド処理の例について説明する。また、複数のＳＱ／ＣＱペアのうちのどのペアに対しても同じ手順でコマンド処理が実行されるため、以下では、ある一つのＳＱ／ＣＱペアに着目して、実施形態に係るコマンド処理の例を説明する。

図９Ａは、あるＳＱ／ＣＱペアに対するコマンド処理の一つ目の処理を示す図である。

このＳＱ／ＣＱペアは、一つのサブミッションキュー（ＳＱ）と、このサブミッションキュー（ＳＱ）に関連付けられた一つのコンプリーションキュー（ＣＱ）とを含む。サブミッションキュー（ＳＱ）のサイズは、例えば、８スロットである。コンプリーションキュー（ＣＱ）のサイズは、例えば、４スロットである。４つのスロットを含むコンプリーションキュー（ＣＱ）がエンプティである場合、新たなコマンド完了の格納のために使用可能なフリーＣＱスロットの数は、３である。図３を参照して説明したように、ＮＶＭｅ規格では、キュー（ＣＱ）内のいずれか一つのスロットは、常にエンプティに維持されるからである。

コントローラ４は、上述の第２の算出方法を使用してフリーＣＱスロットの数を算出するために、コンプリーションキューアローケートポインタ（ＣＱＡＰ）を管理する。ＣＱＡＰは、このコンプリーションキュー（ＣＱ）内のフリーＣＱスロットの数を得るために使用される。ＣＱＡＰは、サブミッションキュー（ＳＱ）から既にフェッチされ、かつ、コマンド完了がこのコンプリーションキュー（ＣＱ）に格納されていないコマンドの個数と同数のコマンド完了が、このコンプリーションキュー（ＣＱ）に格納された場合におけるこのコンプリーションキュー（ＣＱ）内の次のフリースロット（次のフリーＣＱスロット）を示す第１のポインタとして使用される。

コントローラ４は、コンプリーションキュー（ＣＱ）と同じサイズを有するシャドウコンプリーションキュー（シャドウＣＱ）を使用して、ＣＱＡＰの値を管理する。シャドウコンプリーションキューとコンプリーションキュー（ＣＱ）とは、一対一で対応している。コンプリーションキュー（ＣＱ）に含まれるスロットの総数が４である場合、シャドウコンプリーションキュー（ＣＱ）に含まれるスロットの総数も４である。４スロットを含むシャドウコンプリーションキュー（ＣＱ）がエンプティである場合、新たなコマンド完了のために予約可能なシャドウコンプリーションキュー（ＣＱ）内のフリースロットの数は、３である。

サブミッションキュー（ＳＱ）およびコンプリーションキュー（ＣＱ）はホスト２のメモリ１０２に存在するが、シャドウコンプリーションキューは、ホスト２のメモリ１０２およびコントローラ４のどちらにも存在しない仮想的なキューである。

シャドウコンプリーションキューは、コンプリーションキュー（ＣＱ）の将来の状態を表すために使用される。ＣＱＡＰは、シャドウコンプリーションキュー内の次のフリースロットを示すポインタとして使用される。

また、コンプリーションキュー（ＣＱ）に対応するＣＱＨＰは、処理されるべき次のコマンド完了を格納しているコンプリーションキュー（ＣＱ）内のスロットを示すために使用されるだけでなく、処理されるべき次のコマンド完了の格納のために予約されているシャドウコンプリーションキュー内のスロットを示すためにも使用される。つまり、ＣＱＨＰは、コンプリーションキュー（ＣＱ）とシャドウコンプリーションキューとによって共有される。

まず、コントローラ４は、シャドウコンプリーションキューのフリースロットの数を、コンプリーションキュー（ＣＱ）のフリーＣＱスロットの数として算出する。

シャドウコンプリーションキューのフリースロットの数は、コンプリーションキューヘッドポインタ（ＣＱＨＰ）と、コンプリーションキューアローケートポインタ（ＣＱＡＰ）と、コンプリーションキュー（ＣＱ）のサイズとから、以下の式で求められる。

シャドウＣＱのフリースロットの数＝（ＣＱサイズ－１）－（ＣＱＡＰ－ＣＱＨＰ）
このように、シャドウコンプリーションキューのフリースロットの数は、コンプリーションキュー（ＣＱ）に含まれるスロットの数よりも１だけ少ない値から、ＣＱＡＰとＣＱＨＰとの間の差分を減算することによって得られる。

図９Ａでは、シャドウコンプリーションキューはエンプティであるので、シャドウコンプリーションキューのフリースロットの数は３である。これにより、コントローラ４は、サブミッションキュー（ＳＱ）から最大三つのコマンドをフェッチすることが可能であると判定する。

ホスト２は、サブミッションキュー（ＳＱ）に７つのコマンド（コマンド０～コマンド６）を格納する。ホスト２は、サブミッションキューテールポインタ（ＳＱＴＰ）の値を、スロット＃０を示す値からスロット＃７を示す値に更新する。

図９Ｂは、ＳＱ／ＣＱペアに対するコマンド処理の二つ目の処理を示す図である。

コントローラ４は、実際にフェッチするコマンドの個数だけＣＱＡＰの値が増えるようにＣＱＡＰを更新する。実際にフェッチするコマンドの個数が３である場合、つまりサブミッションキュー（ＳＱ）から三つのコマンド（コマンド０、コマンド１、コマンド２）をフェッチすることが決定された場合、コントローラ４は、シャドウコンプリーションキューの三つのスロット（スロット＃０、＃１、＃２）がコマンド０、コマンド１、コマンド２に対応する三つのコマンド完了の格納のためにそれぞれ予約されるように、ＣＱＡＰの値を３だけインクリメントする。

図９Ｂにおいて、「ａｌｌｏｃａｔｉｏｎ ０」は、コマンド０に対応するコマンド完了の格納のためにシャドウコンプリーションキュー内の一つのスロットが予約された状態を示している。同様に、「ａｌｌｏｃａｔｉｏｎ １」は、コマンド１に対応するコマンド完了の格納のためにシャドウコンプリーションキュー内の一つのスロットが予約された状態を示す。「ａｌｌｏｃａｔｉｏｎ ２」は、コマンド２に対応するコマンド完了の格納のためにシャドウコンプリーションキュー内の一つのスロットが予約された状態を示している。

三つのスロットが予約されることにより、シャドウコンプリーションキュー内に含まれるエンプティのスロットの数は一つになる。つまり、新たに予約可能なフリースロットの数はゼロとなるので、シャドウコンプリーションキューはフルになる。このように、コンプリーションキュー（ＣＱ）と同様に、シャドウコンプリーションキュー内のいずれか一つのスロットは、常にエンプティに維持される。シャドウコンプリーションキューがフル、つまり、シャドウコンプリーションキューのフリースロットの数がゼロになると、コントローラ４は、サブミッションキュー（ＳＱ）から追加のコマンド（ここでは、コマンド３～コマンド６）をフェッチしない。

図９Ｃは、ＳＱ／ＣＱペアに対するコマンド処理の三つ目の処理を示す図である。コントローラ４は、サブミッションキュー（ＳＱ）からコマンド０～コマンド２の三つのコマンドをフェッチする。コントローラ４は、フェッチしたコマンドの数に応じて、サブミッションキューヘッドポインタ（ＳＱＨＰ）の値を、スロット＃０を示す値からスロット＃３を示す値に更新する。

図９Ｄは、ＳＱ／ＣＱペアに対するコマンド処理の四つ目の処理を示す図である。コントローラ４は、フェッチしたコマンド０～コマンド２を実行する。コマンド０～コマンド２の実行が完了すると、コントローラ４は、完了したコマンド０～コマンド２に対応するコマンド完了０～コマンド完了２を作成する。コントローラ４は、コマンド完了０～コマンド完了２をコンプリーションキュー（ＣＱ）に格納する。

コントローラ４は、コンプリーションキュー（ＣＱ）に格納したコマンド完了の数に応じて、コンプリーションキューテールポインタ（ＣＱＴＰ）の値を、スロット＃０を示す値からスロット＃３を示す値に更新する。この結果、コンプリーションキュー（ＣＱ）とシャドウコンプリーションキューとは、同じ状態、つまりフルになる。

図９Ｅは、ＳＱ／ＣＱペアに対するコマンド処理の五つ目の処理を示す図である。ホスト２は、コマンド完了０を処理し、コンプリーションキューヘッドポインタ（ＣＱＨＰ）の値を、スロット＃０を示す値からスロット＃１を示す値に更新する。コンプリーションキューヘッドポインタ（ＣＱＨＰ）がホスト２によって更新された場合、コントローラ４は、ＣＱＨＰの更新前の値によって示されるコンプリーションキュー（ＣＱ）のスロット＃０とシャドウコンプリーションキューのスロット＃０を解放する。解放されたコンプリーションキュー（ＣＱ）のスロット＃０と解放されたシャドウコンプリーションキューのスロット＃０は、エンプティになる。

コントローラ４は、ＣＱＨＰと、ＣＱＡＰと、コンプリーションキュー（ＣＱ）のサイズとに基づいて、シャドウコンプリーションキューのフリースロットの数（ここでは、１）を算出する。シャドウコンプリーションキューのフリースロットの数はゼロから１になるので、コントローラ４は、サブミッションキュー（ＳＱ）からコマンドをフェッチする処理を再開することができる。

図９Ｆは、ＳＱ／ＣＱペアに対するコマンド処理の六つ目の処理を示す図である。

コントローラ４は、実際にフェッチするコマンドの数（＝１）だけＣＱＡＰの値をインクリメントする。これにより、ＣＱＡＰの値は、スロット＃３を示す値からスロット＃０を示す値に更新される。図９Ｆの「ａｌｌｏｃａｔｉｏｎ ３」は、コマンド３に対応するコマンド完了の格納のためにシャドウコンプリーションキュー内の一つのスロットが予約された状態を示している。

ＣＱＡＰの更新後、シャドウコンプリーションキューがフル、つまり、シャドウコンプリーションキューのフリースロットの数がゼロになるので、コントローラ４は、サブミッションキュー（ＳＱ）から追加のコマンド（コマンド４～コマンド６）をフェッチしない。

図９Ｇは、ＳＱ／ＣＱペアに対するコマンド処理の七つ目の処理を示す図である。コントローラ４は、サブミッションキュー（ＳＱ）からコマンド３をフェッチする。コントローラ４は、フェッチしたコマンドの数（ここでは、１）に応じて、サブミッションキューヘッドポインタ（ＳＱＨＰ）の値を、スロット＃３を示す値からスロット＃４を示す値に更新する。

図９Ｈは、ＳＱ／ＣＱペアに対するコマンド処理の八つ目の処理を示す図である。コントローラ４は、フェッチしたコマンド３を実行する。フェッチしたコマンド３の実行が完了すると、コントローラ４は、コマンド３に対応するコマンド完了３を作成する。コントローラ４は、コマンド完了３をコンプリーションキュー（ＣＱ）のスロット＃３に格納する。

コントローラ４は、コンプリーションキュー（ＣＱ）に格納したコマンド完了の数（ここでは、１）に応じて、コンプリーションキューテールポインタ（ＣＱＴＰ）の値を更新する。コンプリーションキュー（ＣＱ）とシャドウコンプリーションキューとは、同じ状態、つまりフルになる。

このようにして、サブミッションキュー（ＳＱ）から一つ以上のコマンドをフェッチする前に、コマンド完了を格納することができるコンプリーションキュー（ＣＱ）内のフリーＣＱスロットの数が算出される。そして、サブミッションキュー（ＳＱ）からフェッチ可能なコマンドの個数は、最大でフリーＣＱスロットの数に制限される。

したがって、例えば、ホスト２によるコマンド完了の処理の遅滞によってコンプリーションキュー（ＣＱ）のフリースロットの数が減少した場合には、コンプリーションキュー（ＣＱ）に関連付けられたサブミッションキュー（ＳＱ）からフェッチされるコマンドの数が自動的に減少される。よって、サブミッションキュー（ＳＱ）からフェッチされるコマンドの数を、ホスト２によるコマンド完了の処理の進行度合いに基づいて、適応的に制御することが可能となる。

よって、コンプリーションキュー（ＣＱ）に格納できないコマンド完了が内部バッファ１６１内に滞留してしまうことを防ぐことができる。この結果、特定のＳＱ／ＣＱペアのコマンド処理が停止してしまうことを防止することができ、さらには、この特定のＳＱ／ＣＱペアのコマンド処理の停止に起因して他の全てのＳＱ／ＣＱペアのコマンド処理が停止されてしまうことも防止することができる。

図１０は、実施形態に係るＳＳＤ３において実行される二つのＳＱ／ＣＱペアに対するコマンド処理を示す図である。

ここでは、ホスト２のメモリ１０２に二つのＳＱ／ＣＱペア（ＳＱ／ＣＱペアＸ、ＳＱ／ＣＱペアＹ）が割り当てられている場合について説明する。各ＳＱ／ＣＱペアには、一つのサブミッションキュー（ＳＱ）と、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とが含まれている。さらに、ＳＱ／ＣＱペア毎に、シャドウコンプリーションキューとＣＱＡＰとが管理される。

ＳＱ／ＣＱペアＸのおよびＳＱ／ＣＱペアＹの各々について、図９Ａ～図９Ｈで説明したコマンド処理が実行される。

つまり、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からコマンドをフェッチすべき場合には、コントローラ４は、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のサイズと、ＳＱ／ＣＱペアＸに対応するＣＱＡＰ１と、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）に対応するＣＱＨＰとに基づいて、ＳＱ／ＣＱペアＸのシャドウコンプリーションキューのフリースロットの数を、ＳＱ／ＣＱペアＸのコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数として算出する。そして、ＳＱ／ＣＱペアＸのサブミッションキュー（ＳＱ）からフェッチ可能なコマンドの個数は、算出されたフリーＣＱスロットの数までに制限される。

ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からコマンドをフェッチすべき場合には、コントローラ４は、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）のサイズと、ＳＱ／ＣＱペアＹに対応するＣＱＡＰ２と、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）に対応するＣＱＨＰとに基づいて、ＳＱ／ＣＱペアＹのシャドウコンプリーションキューのフリースロットの数を、ＳＱ／ＣＱペアＹのコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数として算出する。そして、ＳＱ／ＣＱペアＹのサブミッションキュー（ＳＱ）からフェッチ可能なコマンドの個数は、算出されたフリーＣＱスロットの数までに制限される。

図１１は、ＳＳＤ３において実行されるコマンド処理の手順を示すフローチャートである。

コントローラ４は、アービトレーション機構によって、コマンドがフェッチされるべきサブミッションキュー（ＳＱ）を決定する（ステップＳ１０１）。

コントローラ４は、ステップＳ１０１において決定されたサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数を、このコンプリーションキュー（ＣＱ）のサイズと、このコンプリーションキュー（ＣＱ）の現在のＣＱＨＰと、このコンプリーションキュー（ＣＱ）の現在のコンプリーションキューアローケートポインタ（ＣＱＡＰ）とに基づいて算出する（ステップＳ１０２）。このとき、現在のコンプリーションキューアローケートポインタ（ＣＱＡＰ）は、ステップＳ１０１において決定されたサブミッションキュー（ＳＱ）から既にフェッチされ、かつ、コマンド完了がこのコンプリーションキュー（ＣＱ）に格納されていないコマンドの個数と同数のコマンド完了が、このコンプリーションキュー（ＣＱ）に格納された場合における次のフリーＣＱスロットを示す。

コントローラ４は、ステップＳ１０２で算出したフリーＣＱスロットの数が０と等しいか否かを判定する（ステップＳ１０３）。

算出したフリーＣＱスロットの数が０と等しい場合（ステップＳ１０３のＹＥＳ）、コントローラ４は、コマンドフェッチ部２２がサブミッションキュー（ＳＱ）からコマンドをフェッチすることを一時的に禁止する（ステップＳ１０４）。

算出したフリーＣＱスロットの数が１以上である場合（ステップＳ１０３のＮＯ）、コントローラ４は、算出したフリーＣＱスロットの数の範囲内で、サブミッションキュー（ＳＱ）からフェッチすべきコマンドの個数を決定する（ステップＳ１０５）。

コントローラ４は、ＣＱＡＰの新たな値が、ステップＳ１０５で決定したフェッチすべきコマンドの個数と同数のコマンド完了がコンプリーションキュー（ＣＱ）に将来格納された場合における次のフリーＣＱスロットを示すように、ＣＱＡＰを更新する（ステップＳ１０６）。

コントローラ４は、ステップＳ１０５で決定した個数分のコマンドを、サブミッションキュー（ＳＱ）からフェッチする（ステップＳ１０７）。

以上説明したように、本実施形態によれば、サブミッションキュー（ＳＱ）からフェッチ可能なコマンドの個数の上限は、算出されたフリーＣＱスロットの数に制限される。したがって、例えば、ホスト２によるコマンド完了の処理の遅滞によってあるコンプリーションキュー（ＣＱ）のフリーＣＱスロットの数が減少した場合には、このコンプリーションキュー（ＣＱ）に関連付けられたサブミッションキュー（ＳＱ）からフェッチされるコマンドの数も自動的に減少される。よって、このサブミッションキュー（ＳＱ）からフェッチされるコマンドの数を、このサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）に格納されているコマンド完了の処理の進行度合いに基づいて、適応的に制御することが可能となる。

この結果、ある特定のコンプリーションキュー（ＣＱ）に格納できない複数のコマンド完了が内部バッファ１６１内に滞留してしまうことを防止することが可能となり、ＳＳＤ３の信頼性、ひいては情報処理システム１全体の信頼性の向上を図ることができる。

また、ＣＱＡＰを使用してフリーＣＱスロットの数を算出することにより、算出されたフリーＣＱスロットの数が、利用可能な実際のフリーＣＱスロットの数を下回らないことを確実にすることができる。この結果、コマンド完了をコンプリーションキュー（ＣＱ）に格納する処理と、コマンドをサブミッションキュー（ＳＱ）からフェッチする処理と、を並列に実行することを許容することが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報処理システム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストインタフェース、１２…メモリインタフェース、１３…ＣＰＵ、１４…ＤＲＡＭインタフェース、１５…ＤＭＡＣ、１６…ＳＲＡＭ、１７…ＥＣＣエンコード／デコード部、２１…フリーＣＱスロット数取得部、２２…コマンドフェッチ部、２３…コマンド処理部、３１…Ｌ２Ｐテーブル、３２…ブロック管理テーブル、１６１…内部バッファ。

Claims (12)

1. 不揮発性メモリと、
   前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成され、ホストとの通信をＮＶＭ ｅｘｐｒｅｓｓ規格に準拠して実行するように構成されたコントローラとを具備し、
   前記コントローラは、
   第１のサブミッションキューからコマンドをフェッチすべき場合、前記第１のサブミッションキューに関連付けられた第１のコンプリーションキューに含まれる複数のスロットのうちのフリースロットの数を上限として、フェッチすべきコマンドの個数を決定し、
   前記決定された個数のコマンドを、前記第１のサブミッションキューからフェッチするように構成されている、メモリシステム。
2. 前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数は、（１）前記第１のサブミッションキューから既にフェッチされ、かつ、コマンド完了が前記第１のコンプリーションキューに格納されていないコマンドの個数と同数のコマンド完了が、前記第１のコンプリーションキューに格納された場合における前記第１のコンプリーションキューの次のフリースロットを示す第１のポインタと、（２）前記ホストによって処理されるべき次のコマンド完了を格納している前記第１のコンプリーションキュー内のスロットを示す第１のコンプリーションキューヘッドポインタと、（３）前記第１のコンプリーションキューに含まれる前記複数のスロットの数と、に基づいて得られる請求項１に記載のメモリシステム。
3. 前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数は、前記第１のコンプリーションキューに含まれる前記複数のスロットの数よりも１だけ少ない値から、前記第１のポインタの値と前記第１のコンプリーションキューヘッドポインタの値との間の差分を減算することによって得られる請求項２に記載のメモリシステム。
4. 前記コントローラは、
   前記第１のサブミッションキューからコマンドをフェッチすべき場合、（１）前記第１のサブミッションキューから既にフェッチされ、かつ、コマンド完了が前記第１のコンプリーションキューに格納されていないコマンドの個数と同数のコマンド完了が、前記第１のコンプリーションキューに格納された場合における前記第１のコンプリーションキューの次のフリースロットを示す第１のポインタと、（２）前記ホストによって処理されるべき次のコマンド完了を格納している前記第１のコンプリーションキュー内のスロットを示す第１のコンプリーションキューヘッドポインタと、（３）前記第１のコンプリーションキューに含まれる前記複数のスロットの数と、に基づいて、前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数を算出し、
   前記算出したフリースロットの数を上限として、前記フェッチすべきコマンドの個数を決定するように構成されている請求項１に記載のメモリシステム。
5. 前記コントローラは、前記第１のコンプリーションキューに含まれる前記複数のスロットの数よりも１だけ少ない値から、前記第１のポインタの値と前記第１のコンプリーションキューヘッドポインタの値との間の差分を減算することによって、前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数を算出するように構成されている請求項４に記載のメモリシステム。
6. 前記コントローラは、
   前記第１のコンプリーションキューと同じサイズを有し、前記第１のコンプリーションキューの将来の状態を表す仮想的なコンプリーションキューであるシャドウコンプリーションキューを使用して、前記第１のポインタを管理し、前記第１のポインタは前記シャドウコンプリーションキュー内の次のフリースロットを示し、
   前記決定された個数のコマンドをフェッチする場合に、前記決定されたコマンドの個数と同数の前記シャドウコンプリーションキュー内のスロットが、前記決定されたコマンドの個数と同数のコマンド完了の格納のために予約されるように、前記決定されたコマンドの個数だけ前記第１のポインタをインクリメントし、
   前記第１のコンプリーションキューヘッドポインタの値が前記ホストによって更新された場合、前記第１のコンプリーションキューヘッドポインタの更新前の値によって示される前記シャドウコンプリーションキュー内のスロットを解放し、
   前記第１のポインタと、前記第１のコンプリーションキューヘッドポインタと、前記シャドウコンプリーションキューのサイズとに基づいて得られる前記シャドウコンプリーションキュー内のフリースロットの数を、前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数として算出するように構成されている請求項４に記載のメモリシステム。
7. 前記コントローラは、
   前記第１のサブミッションキューとは異なる第２のサブミッションキューからコマンドをフェッチすべき場合、前記第２のサブミッションキューに関連付けられた第２のコンプリーションキューに含まれる複数のスロットのうちのフリースロットの数を上限として、フェッチすべきコマンドの個数を決定し、
   前記決定された個数のコマンドを、前記第２のサブミッションキューからフェッチするようにさらに構成されている請求項１に記載のメモリシステム。
8. 前記第２のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数は、（１）前記第２のサブミッションキューから既にフェッチされ、かつ、コマンド完了が前記第２のコンプリーションキューに格納されていないコマンドの個数と同数のコマンド完了が、前記第２のコンプリーションキューに格納された場合における前記第２のコンプリーションキューの次のフリースロットを示す第２のポインタと、（２）前記ホストによって処理されるべき次のコマンド完了を格納している前記第２のコンプリーションキュー内のスロットを示す第２のコンプリーションキューヘッドポインタと、（３）前記第２のコンプリーションキューに含まれる前記複数のスロットの数、とに基づいて得られる請求項７に記載のメモリシステム。
9. 前記第２のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数は、前記第２のコンプリーションキューに含まれる前記複数のスロットの数よりも１だけ少ない値から、前記第２のポインタの値と前記第２のコンプリーションキューヘッドポインタの値との間の差分を減算することによって得られる請求項８に記載のメモリシステム。
10. 前記コントローラは、
    前記第１のコンプリーションキューに一つ以上のフリースロットが存在している間は、前記第１のサブミッションキューからコマンドをフェッチすべき場合に、最大で前記第１のコンプリーションキューの前記フリースロットの数と同数のコマンドを前記第１のコンプリーションキューからフェッチし、
    前記第１のコンプリーションキューにフリースロットが存在しない場合は、前記第１のサブミッションキューからコマンドをフェッチしないように構成されている請求項１に記載のメモリシステム。
11. ＮＶＭ ｅｘｐｒｅｓｓ規格に準拠したホストとの通信を制御する方法であって、
    第１のサブミッションキューからコマンドをフェッチすべき場合、前記第１のサブミッションキューに関連付けられた第１のコンプリーションキューに含まれる複数のスロットのうちのフリースロットの数を上限として、フェッチすべきコマンドの個数を決定することと、
    前記決定された個数のコマンドを、前記第１のサブミッションキューからフェッチすることとを具備する制御方法。
12. 前記第１のコンプリーションキューに含まれる前記複数のスロットのうちの前記フリースロットの数は、（１）前記第１のサブミッションキューから既にフェッチされ、かつ、コマンド完了が前記第１のコンプリーションキューに格納されていないコマンドの個数と同数のコマンド完了が、前記第１のコンプリーションキューに格納された場合における前記第１のコンプリーションキューの次のフリースロットを示す第１のポインタと、（２）前記ホストによって処理されるべき次のコマンド完了を格納している前記第１のコンプリーションキュー内のスロットを示す第１のコンプリーションキューヘッドポインタと、（３）前記第１のコンプリーションキューに含まれる前記複数のスロットの数と、に基づいて得られる請求項１１に記載の制御方法。

Images