JP2022076098A - Ceramic wiring board and method for manufacturing ceramic wiring board - Google Patents

Ceramic wiring board and method for manufacturing ceramic wiring board Download PDF

Info

Publication number
JP2022076098A
JP2022076098A JP2020186347A JP2020186347A JP2022076098A JP 2022076098 A JP2022076098 A JP 2022076098A JP 2020186347 A JP2020186347 A JP 2020186347A JP 2020186347 A JP2020186347 A JP 2020186347A JP 2022076098 A JP2022076098 A JP 2022076098A
Authority
JP
Japan
Prior art keywords
glass
wiring board
resistor
ceramic
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020186347A
Other languages
Japanese (ja)
Inventor
正樹 沓名
Masaki Kutsuna
晃 清家
Akira Seike
延隆 敷根
Nobutaka Shikine
真史 菊地
Masashi Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2020186347A priority Critical patent/JP2022076098A/en
Publication of JP2022076098A publication Critical patent/JP2022076098A/en
Pending legal-status Critical Current

Links

Images

Abstract

To suppress deterioration in withstand voltage characteristics of a resistor in a ceramic wiring board.SOLUTION: In a ceramic wiring board, a resistor containing a conductive material and a second glass is formed in a ceramic substrate containing a first glass. The composition of the first glass in the ceramic substrate and the composition of the second glass in the resistor are different from each other. The softening point Tsa of the first glass and the crystallization temperature Tcb of the second glass satisfy the following inequality (1): Tsa>Tcb.SELECTED DRAWING: Figure 1

Description

本発明は、セラミック配線基板およびセラミック配線基板の製造方法に関する。 The present invention relates to a ceramic wiring board and a method for manufacturing a ceramic wiring board.

ガラスセラミックスからなる絶縁層と、絶縁層間に形成された内部導体と、内部導体に接続された抵抗体を備える抵抗体内蔵多層ガラスセラミック基板(以降「セラミック配線基板」とも呼ぶ)が知られている(例えば、特許文献1参照)。特許文献1に記載されたセラミック配線基板では、抵抗体に含まれるガラス粉末のガラス軟化点は、絶縁層に用いられるガラス粉末のガラス軟化点から110℃を引いた温度以上、かつ、絶縁層に用いられるガラス粉末のガラス軟化点から70℃を加えた温度以下である。 A multilayer glass ceramic substrate with a built-in resistor (hereinafter also referred to as "ceramic wiring substrate") having an insulating layer made of glass ceramics, an internal conductor formed between the insulating layers, and a resistor connected to the internal conductor is known. (See, for example, Patent Document 1). In the ceramic wiring substrate described in Patent Document 1, the glass softening point of the glass powder contained in the resistor is equal to or higher than the temperature obtained by subtracting 110 ° C. from the glass softening point of the glass powder used for the insulating layer, and the insulating layer has a glass softening point. The temperature is equal to or lower than the temperature obtained by adding 70 ° C. from the glass softening point of the glass powder used.

特許第6113664号公報Japanese Patent No. 6113664

ここで、絶縁層間に抵抗体が内蔵されたセラミック配線基板を製造する場合には、一般に、絶縁層を形成するためのグリーンシートと、抵抗体とを同時に焼成する。この場合に、グリーンシートに含まれるガラスと、抵抗体に含まれるガラスとが混ざり合う場合があった。これらのガラスが混ざり合うと、焼成条件における時間や温度の変化によって抵抗体内部のガラス量が変化し、抵抗体の特性、主に耐電圧特性に影響が出るおそれがある。したがって、このような抵抗体の特性の悪化を抑制したいという要望があった。この点、特許文献1に記載された技術において考慮されている「ガラス軟化点」は、ガラスが流動し始めるタイミングを指すものであり、このガラス軟化点のみをもって、グリーンシートに含まれるガラスと、抵抗体に含まれるガラスとの混合を抑制することは容易でない。 Here, in the case of manufacturing a ceramic wiring board having a resistor built in between insulating layers, generally, a green sheet for forming an insulating layer and a resistor are fired at the same time. In this case, the glass contained in the green sheet and the glass contained in the resistor may be mixed with each other. When these glasses are mixed, the amount of glass inside the resistor changes due to changes in time and temperature under firing conditions, which may affect the characteristics of the resistor, mainly the withstand voltage characteristics. Therefore, there has been a demand for suppressing the deterioration of the characteristics of such a resistor. In this regard, the "glass softening point" considered in the technique described in Patent Document 1 refers to the timing at which the glass begins to flow, and the glass contained in the green sheet and the glass have only this glass softening point. It is not easy to suppress mixing with the glass contained in the resistor.

本発明は、上述した課題を解決するためになされたものであり、セラミック配線基板において、抵抗体の耐電圧特性の悪化を抑制することを目的とする。 The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to suppress deterioration of the withstand voltage characteristics of a resistor in a ceramic wiring board.

本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現できる。 The present invention has been made to solve the above-mentioned problems, and can be realized as the following forms.

(1)本発明の一形態によれば、第1ガラスを含むセラミック基板に、導電性材料と第2ガラスとを含む抵抗体が形成されたセラミック配線基板が提供される。このセラミック配線基板において、前記セラミック基板中の前記第1ガラスの組織と、前記抵抗体中の前記第2ガラスの組織とが異なり、さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たす。
Tsa>Tcb ・・(1)
(1) According to one embodiment of the present invention, there is provided a ceramic wiring board in which a resistor containing a conductive material and a second glass is formed on a ceramic substrate containing the first glass. In this ceramic wiring substrate, the structure of the first glass in the ceramic substrate and the structure of the second glass in the resistor are different, and further, the softening point Tsa of the first glass and the second glass The crystallization temperature Tcb satisfies the following formula (1).
Tsa> Tcb ... (1)

この構成のセラミック配線基板の製造時に、セラミック基板に含まれる第1ガラスの成分が軟化点Tsaに達する前に、抵抗体に含まれる第2ガラスの成分が結晶化温度Tcbに達する。これにより、セラミック配線基板の焼成時間が長くなっても、セラミック基板に含まれる第1ガラスの成分が軟化する前に、抵抗体に含まれる第2ガラスの成分が結晶化する。そのため、セラミック基板に含まれる第1ガラスの成分と、抵抗体に含まれる第2ガラスの成分とが混ざり合うことを抑制できる。この結果、焼成時間の長短による抵抗体の抵抗値のバラツキが抑制され、緻密な抵抗体が得られるため、抵抗体の特性を悪化せずに済む。 During the manufacture of the ceramic wiring board having this configuration, the component of the second glass contained in the resistor reaches the crystallization temperature Tcb before the component of the first glass contained in the ceramic substrate reaches the softening point Tsa. As a result, even if the firing time of the ceramic wiring board is long, the component of the second glass contained in the resistor is crystallized before the component of the first glass contained in the ceramic substrate is softened. Therefore, it is possible to prevent the component of the first glass contained in the ceramic substrate from being mixed with the component of the second glass contained in the resistor. As a result, the variation in the resistance value of the resistor due to the length of the firing time is suppressed, and a dense resistor can be obtained, so that the characteristics of the resistor do not deteriorate.

(2)上記態様のセラミック配線基板において、前記第1ガラスは、ディオプサイドを含んでいてもよい。
この構成によれば、セラミック基板は、急激な温度変化に対する耐性を有する。
(2) In the ceramic wiring board of the above aspect, the first glass may contain diopside.
According to this configuration, the ceramic substrate is resistant to sudden temperature changes.

(3)上記態様のセラミック配線基板において、前記抵抗体は、前記基板に内蔵されていてもよい。
この構成によれば、抵抗体がセラミック基板に内蔵されているため、セラミック基板の表面に実装する抵抗体の量を減らすことができる。
(3) In the ceramic wiring board of the above aspect, the resistor may be built in the board.
According to this configuration, since the resistor is built in the ceramic substrate, the amount of the resistor mounted on the surface of the ceramic substrate can be reduced.

なお、本発明は、種々の態様で実現することが可能であり、例えば、セラミック配線基板、抵抗体材料内蔵配線基板、配線基板、セラミック配線基板の製造方法、およびこれらを備えるシステム等の形態で実現することができる。 The present invention can be realized in various aspects, for example, in the form of a ceramic wiring board, a wiring board with a built-in resistor material, a wiring board, a method for manufacturing a ceramic wiring board, and a system including these. It can be realized.

本発明の実施形態のセラミック配線基板を備える複合積層焼結体の概略断面図である。It is a schematic sectional drawing of the composite laminated sintered body provided with the ceramic wiring board of embodiment of this invention. セラミック配線基板を備える複合積層焼結体の製造方法のフローチャートである。It is a flowchart of the manufacturing method of the composite laminated sintered body provided with a ceramic wiring board. 一次積層体の概略断面図である。It is a schematic sectional drawing of a primary laminated body. 貫通穴が形成された第1グリーンシートの概略断面図である。It is a schematic sectional drawing of the 1st green sheet in which a through hole was formed. 積層される前の複合シート積層体の概略断面図である。It is the schematic sectional drawing of the composite sheet laminated body before being laminated. 実施例および比較例のセラミック配線基板の評価についての説明図である。It is explanatory drawing about the evaluation of the ceramic wiring board of an Example and a comparative example.

<実施形態>
・セラミック配線基板の構成
図1は、本発明の実施形態のセラミック配線基板10を備える複合積層焼結体100の概略断面図である。複合積層焼結体100は、複数のセラミックを主成分とする層が厚さ方向に積層された焼結体である。図1に示されるように、本実施形態の複合積層焼結体100は、1層のセラミック配線基板10と、セラミック配線基板10の両面に積層された外側セラミック基板20,30と、を備えている。
<Embodiment>
Configuration of Ceramic Wiring Board FIG. 1 is a schematic cross-sectional view of a composite laminated sintered body 100 including the ceramic wiring board 10 of the embodiment of the present invention. The composite laminated sintered body 100 is a sintered body in which a plurality of layers mainly composed of ceramics are laminated in the thickness direction. As shown in FIG. 1, the composite laminated sintered body 100 of the present embodiment includes a single-layer ceramic wiring board 10 and outer ceramic substrates 20 and 30 laminated on both sides of the ceramic wiring board 10. There is.

本実施形態のセラミック配線基板10は、ガラスを含む低温焼成積層セラミックス基板(LTCC:Low Temperature Co-fired Ceramics)である。セラミック配線基板10は、セラミックとガラスとを含む内側セラミック基板(セラミック基板)1,2に、導電性材料の粉末であるRuO2とガラスとを含む抵抗体3が形成された基板である。なお、以降では、内側セラミック基板1,2に含まれるガラスを第1ガラスGL1と呼び、抵抗体3に含まれるガラスを第2ガラスGL2と呼ぶ。 The ceramic wiring board 10 of the present embodiment is a low temperature co-fired ceramics substrate (LTCC) containing glass. The ceramic wiring board 10 is a substrate on which inner ceramic substrates (ceramic substrates) 1 and 2 containing ceramic and glass are formed with a resistor 3 containing RuO 2 which is a powder of a conductive material and glass. Hereinafter, the glass contained in the inner ceramic substrates 1 and 2 will be referred to as a first glass GL1, and the glass contained in the resistor 3 will be referred to as a second glass GL2.

図1に示されるように、セラミック配線基板10は、厚さ方向(Z軸方向)に積層された内側セラミック基板1,2と、2つの内側セラミック基板1,2間に形成されている内層電極4,5と、一部の内層電極4,5に接するように形成されている抵抗体3と、を備えている。本実施形態の内側セラミック基板1,2は、第1ガラスGL1としてのSiO2,CaO,BaO,MgOなどを含むホウケイ酸系ガラスと、セラミックとしてのAl23(アルミナ)と、により形成されている。 As shown in FIG. 1, the ceramic wiring board 10 is formed between an inner ceramic substrate 1 and 2 laminated in the thickness direction (Z-axis direction) and an inner layer electrode 1 and 2 formed between the two inner ceramic substrates 1 and 2. It includes 4, 5 and a resistor 3 formed so as to be in contact with a part of the inner layer electrodes 4, 5. The inner ceramic substrates 1 and 2 of the present embodiment are formed of borosilicate glass containing SiO 2 , CaO, BaO, MgO, etc. as the first glass GL 1 and Al 2 O 3 (alumina) as the ceramic. ing.

内側セラミック基板1,2は、結晶化しており、ディオプサイドを含んでいる。本実施形態の第1ガラスGL1の軟化点Tsaは、摂氏863度(℃)である。第1ガラスGL1の軟化点Tsaは、第1ガラスGL1に含まれるSiO2などの割合により制御される。 The inner ceramic substrates 1 and 2 are crystallized and contain diopside. The softening point Tsa of the first glass GL1 of the present embodiment is 863 degrees Celsius (° C.). The softening point Tsa of the first glass GL1 is controlled by the ratio of SiO 2 and the like contained in the first glass GL1.

内層電極4,5は、Agと、ホウケイ酸系ガラスと、により形成されている。本実施形態の抵抗体3は、図1に示されるように、内側セラミック基板2に内蔵されている。抵抗体3は、第2ガラスGL2の成分としてのRuO2と、第2ガラスGL2としてのホウケイ酸系ガラスと、により形成されている。本実施形態の第2ガラスGL2の結晶化温度Tcbは、790℃である。なお、本実施形態では、第1ガラスGL1に含まれるSiO2などの割合と、第2ガラスGL2に含まれるSiO2などの割合とが異なる。すなわち、第1ガラスGL1の組成と、第2ガラスGL2の組成とは異なる。 The inner layer electrodes 4 and 5 are formed of Ag and borosilicate glass. As shown in FIG. 1, the resistor 3 of the present embodiment is built in the inner ceramic substrate 2. The resistor 3 is formed of RuO 2 as a component of the second glass GL 2 and borosilicate glass as the second glass GL 2. The crystallization temperature Tcb of the second glass GL2 of the present embodiment is 790 ° C. In this embodiment, the ratio of SiO 2 and the like contained in the first glass GL 1 and the ratio of SiO 2 and the like contained in the second glass GL 2 are different. That is, the composition of the first glass GL1 and the composition of the second glass GL2 are different.

上記に示されるように、本実施形態における内側セラミック基板1,2の第1ガラスGL1軟化点Tsaと、抵抗体3の第2ガラスGL2結晶化温度Tcbとには、下記(1)の関係が満たされている。
Tsa>Tcb・・・(1)
As shown above, the relationship of the following (1) is between the first glass GL1 softening point Tsa of the inner ceramic substrates 1 and 2 and the second glass GL2 crystallization temperature Tcb of the resistor 3 in the present embodiment. be satisfied.
Tsa> Tcb ... (1)

図1に示されるように、外側セラミック基板20,30は、セラミック配線基板10の内側セラミック基板1,2の外側の各面に積層されている。外側セラミック基板20,30は、セラミックであるAl23(アルミナ)を主成分として形成されている。 As shown in FIG. 1, the outer ceramic substrates 20 and 30 are laminated on the outer surfaces of the inner ceramic substrates 1 and 2 of the ceramic wiring board 10. The outer ceramic substrates 20 and 30 are formed mainly of Al 2 O 3 (alumina), which is a ceramic.

・セラミック配線基板を備える複合積層焼結体の製造方法
図2は、セラミック配線基板10を備える複合積層焼結体100の製造方法のフローチャートである。図2に示される複合積層焼結体100の製造フローでは、初めに、内側セラミック基板1,2、外側セラミック基板20,30、内層電極4,5、および抵抗体3の各材料が準備される(ステップS1)。
-Method of manufacturing a composite laminated sintered body including a ceramic wiring board FIG. 2 is a flowchart of a method of manufacturing a composite laminated sintered body 100 including a ceramic wiring board 10. In the manufacturing flow of the composite laminated sintered body 100 shown in FIG. 2, first, the materials of the inner ceramic substrates 1 and 2, the outer ceramic substrates 20 and 30, the inner layer electrodes 4 and 5, and the resistor 3 are prepared. (Step S1).

焼結前の内側セラミック基板1,2の第1グリーンシートの材料として、平均粒径が2.0μmのSiO2,CaO,BaO,MgOなどを含むホウケイ酸ガラス粉末と、平均粒径が2.5μmのAl23(アルミナ)とが準備される。焼結前の外側セラミック基板20,30の第2グリーンシートの材料として、平均粒径が2.5μmのAl23(アルミナ)が準備される。焼結前の内層電極4,5の内層電極ペーストの材料として、平均粒径が2.0μmのAg粉末と、平均粒径が2.0μmのガラス粉末とが準備される。焼結前の抵抗体3の抵抗体ペーストの材料として、RuO2粉末と、ガラス粉末とが準備される。なお、各材料として準備されるガラス粉末は焼結後の各部材の組成を制御するために、ガラス粉末に含まれる分量や成分の割合が適宜選択される。 As the material of the first green sheet of the inner ceramic substrates 1 and 2 before sintering, borosilicate glass powder containing SiO 2 , CaO, BaO, MgO, etc. having an average particle size of 2.0 μm, and an average particle size of 2. 5 μm of Al 2 O 3 (alumina) is prepared. Al 2 O 3 (alumina) having an average particle size of 2.5 μm is prepared as a material for the second green sheet of the outer ceramic substrates 20 and 30 before sintering. As the material of the inner layer electrode paste of the inner layer electrodes 4 and 5 before sintering, Ag powder having an average particle size of 2.0 μm and glass powder having an average particle size of 2.0 μm are prepared. RuO 2 powder and glass powder are prepared as materials for the resistor paste of the resistor 3 before sintering. In the glass powder prepared as each material, the amount and the ratio of the components contained in the glass powder are appropriately selected in order to control the composition of each member after sintering.

次に、準備された各部材の材料に、バインダーおよび溶剤が加えられて撹拌されたスラリーとペースト材が作製される(ステップS2)。第1グリーンシートのスラリーは、ホウケイ酸ガラス粉末とアルミナ粉末とを質量比3:2で混合された総量800gに、バインダー成分としてのアクリル系バインダーを80gと、溶剤としてのMEK(メチルエチルケトン)およびトルエンと、可塑剤としてのDOP(ジ・オクチル・フタレート)と、を混合して作製される。この混合物がアルミナ製のポットに投入されて5時間混合されると、セラミックススラリーが得られる。なお、混合物に加えられる溶剤および可塑剤の量は、スラリー粘度およびシート強度を持たせるために必要な量が選択される。 Next, a slurry and a paste material are produced by adding a binder and a solvent to the prepared materials of each member and stirring the mixture (step S2). The slurry of the first green sheet is a total amount of 800 g of a mixture of borosilicate glass powder and alumina powder at a mass ratio of 3: 2, 80 g of an acrylic binder as a binder component, and MEK (methyl ethyl ketone) and toluene as solvents. And DOP (the octyl phthalate) as a plasticizer are mixed and produced. When this mixture is put into a pot made of alumina and mixed for 5 hours, a ceramic slurry is obtained. The amount of the solvent and the plasticizer added to the mixture is selected to be the amount required to have the slurry viscosity and the sheet strength.

第2グリーンシートのスラリーは、アルミナ粉末1000gに、アクリル系バインダーを120gと、溶剤としてのMEKおよびトルエンと、可塑剤としてのDOPと、を混合して作製される。この混合物がアルミナ製のポットに投入されて3時間混合されると、スラリーが得られる。 The slurry of the second green sheet is prepared by mixing 1000 g of alumina powder with 120 g of an acrylic binder, MEK and toluene as a solvent, and DOP as a plasticizer. When this mixture is placed in an alumina pot and mixed for 3 hours, a slurry is obtained.

内層電極ペーストは、Ag粉末とガラス粉末とが体積比80:20で混合された混合粉末に、ワニス成分としてのエチルセルロース樹脂と、ブチルカルビトール溶剤とが加えられて作製される。この混合物が3本ロールミルにより混練されると、内層電極ペーストが作製される。 The inner layer electrode paste is prepared by adding ethyl cellulose resin as a varnish component and butyl carbitol solvent to a mixed powder in which Ag powder and glass powder are mixed at a volume ratio of 80:20. When this mixture is kneaded by a three-roll mill, an inner layer electrode paste is produced.

抵抗体ペーストは、RuO2粉末とガラス粉末とを体積比80:20で混合された混合粉末に、ワニス成分としてのエチルセルロース樹脂(2~8wt%)と、ブチルカルビトール溶剤(25~35wt%)と、添加剤(0~3wt%)と、が加えられて作製される。この混合物が3本ロールミルにより混練されると、抵抗体ペーストが作製される。 The resistor paste is a mixed powder obtained by mixing RuO 2 powder and glass powder at a volume ratio of 80:20, ethyl cellulose resin (2 to 8 wt%) as a varnish component, and butyl carbitol solvent (25 to 35 wt%). And an additive (0 to 3 wt%) are added to prepare the product. When this mixture is kneaded by a three-roll mill, a resistor paste is produced.

次に、作製された第1グリーンシートおよび第2グリーンシートの元となるスラリーが、成膜される(ステップS3)。第1グリーンシートの元となるスラリーは、ドクターブレード法により、厚み0.20mmに成膜される。第2グリーンシートの元となるスラリーは、ドクターブレード法により、厚み0.50mmに成膜される。 Next, the produced first green sheet and the slurry that is the source of the second green sheet are formed into a film (step S3). The slurry that is the source of the first green sheet is formed into a film having a thickness of 0.20 mm by the doctor blade method. The slurry that is the source of the second green sheet is formed into a film having a thickness of 0.50 mm by the doctor blade method.

成膜後に、所定の寸法にカットされた第1グリーンシートおよび第2グリーンシートが作製される(ステップS4)。作製された第1グリーンシートの表面に、接続用の内部導体用電極パターンとしての内層電極ペーストが印刷により形成される(ステップS5)。内層電極ペーストが印刷された第1グリーンシートは乾燥させられた後に、第1グリーンシートの所定位置に抵抗体ペーストが印刷により形成され(ステップS6)、一次積層体11が作製される。 After the film formation, the first green sheet and the second green sheet cut to a predetermined size are produced (step S4). An inner layer electrode paste as an electrode pattern for an inner conductor for connection is formed on the surface of the produced first green sheet by printing (step S5). After the first green sheet on which the inner layer electrode paste is printed is dried, a resistor paste is formed by printing at a predetermined position on the first green sheet (step S6), and the primary laminate 11 is produced.

図3は、一次積層体11の概略断面図である。図3に示されるように、第1グリーンシート(グリーンシート)SH1の表面に、内層電極ペーストP4,P5が印刷された後、抵抗体ペーストP3が印刷されている。本実施形態の抵抗体ペーストP3は、1.0mm×1.2mmの印刷パターンにより、内部導体用電極パターンと重なるように印刷される。 FIG. 3 is a schematic cross-sectional view of the primary laminated body 11. As shown in FIG. 3, the inner layer electrode pastes P4 and P5 are printed on the surface of the first green sheet (green sheet) SH1, and then the resistor paste P3 is printed. The resistor paste P3 of the present embodiment is printed by a printing pattern of 1.0 mm × 1.2 mm so as to overlap with the electrode pattern for the internal conductor.

内層電極ペーストP4,P5および抵抗体ペーストP3が印刷された第1グリーンシートSH1とは別の第1グリーンシートに対して、マイコンパンチングにより厚さ方向に貫通するφ1.0mmの貫通穴が形成される(図2のステップS7)。 A through hole of φ1.0 mm is formed by microcomputer punching in the first green sheet different from the first green sheet SH1 on which the inner layer electrode pastes P4 and P5 and the resistor paste P3 are printed. (Step S7 in FIG. 2).

図4は、貫通穴H1が形成された第1グリーンシート(グリーンシート)SH2の概略断面図である。図4には、貫通穴H1が形成された第1グリーンシートSH2に加えて、後で第1グリーンシートSH2に積層される一次積層体11も示されている。貫通穴H1は、一次積層体11と、貫通穴H1が形成された第1グリーンシートSH2とが積層された場合に、2つの第1グリーンシートSH1,SH2間に形成される内層電極4,5に接続可能にするための穴である。 FIG. 4 is a schematic cross-sectional view of the first green sheet (green sheet) SH2 in which the through hole H1 is formed. In FIG. 4, in addition to the first green sheet SH2 in which the through hole H1 is formed, the primary laminate 11 to be laminated later on the first green sheet SH2 is also shown. The through hole H1 is formed between the two first green sheets SH1 and SH2 when the primary laminated body 11 and the first green sheet SH2 on which the through hole H1 is formed are laminated. It is a hole to make it connectable to.

一次積層体11と、貫通穴H1が形成された第1グリーンシートSH2とが積層された多層体の両側に第2グリーンシートが積層されて、図1に示されるような複合シート積層体が作製される(図2のステップS8)。 The second green sheet is laminated on both sides of the multilayer body in which the primary laminate 11 and the first green sheet SH2 in which the through hole H1 is formed are laminated to produce a composite sheet laminate as shown in FIG. (Step S8 in FIG. 2).

図5は、積層される前の複合シート積層体の概略断面図である。図5に示されるように、一次積層体11と、一次積層体11の上側に配置された第1グリーンシートSH2と、第1グリーンシートSH2の上側に配置された第2グリーンシートSH30と、一次積層体11の下側に配置された第2グリーンシートSH20と、が積層されることにより、複合シート積層体が作製される。 FIG. 5 is a schematic cross-sectional view of the composite sheet laminated body before being laminated. As shown in FIG. 5, the primary laminated body 11, the first green sheet SH2 arranged on the upper side of the primary laminated body 11, and the second green sheet SH30 arranged on the upper side of the first green sheet SH2 are primary. A composite sheet laminated body is produced by laminating the second green sheet SH20 arranged under the laminated body 11.

作製された複合シート積層体が900℃にて1時間(1h)焼成されて(図2のステップS9)、複合積層焼結体100が生成される。焼成工程では、第1グリーンシートSH1,SH2と、抵抗体ペーストP3とは同時焼成されている。複合積層焼結体100が生成されると、複合積層焼結体100の製造フローが終了する。 The produced composite sheet laminate is fired at 900 ° C. for 1 hour (1 h) (step S9 in FIG. 2) to produce the composite laminated sintered body 100. In the firing step, the first green sheets SH1 and SH2 and the resistor paste P3 are fired at the same time. When the composite laminated sintered body 100 is generated, the manufacturing flow of the composite laminated sintered body 100 is completed.

・セラミック配線基板の評価
図6は、実施例および比較例のセラミック配線基板の評価についての説明図である。図6には、上記実施形態のセラミック配線基板10としての実施例と、第2ガラスGL2の組成を調整することにより結晶化温度Tcbを変化させた比較例の配線基板とのESD(Electro-Statics Discharge)特性値(%)の評価結果が示されている。本実施形態の評価では、図2の製造方法の焼成工程において900℃で1h焼成された場合のESD特性と、900℃で3時間(3h)焼成された場合のESD特性とにおけるバラツキが評価された。ESD特性の測定には、ノイズ研究所製のESS-100Lの装置を用いた。測定では、2kVの電圧を5パルス印加し、電圧の印加前後抵抗値を測定し、測定値の変化率をESD特性値とした。なお、図6に示されるガラス組成は、実施例および比較例の第2ガラスGL2に含まれる元素である。
-Evaluation of Ceramic Wiring Board FIG. 6 is an explanatory diagram for evaluation of ceramic wiring boards of Examples and Comparative Examples. FIG. 6 shows ESD (Electro-Statics) of the example as the ceramic wiring board 10 of the above embodiment and the wiring board of the comparative example in which the crystallization temperature Tcb was changed by adjusting the composition of the second glass GL2. Discharge) The evaluation result of the characteristic value (%) is shown. In the evaluation of the present embodiment, the variation between the ESD characteristics when firing at 900 ° C. for 1 hour and the ESD characteristics when firing at 900 ° C. for 3 hours (3 hours) in the firing step of the production method of FIG. 2 is evaluated. rice field. An ESS-100L device manufactured by Noise Research Institute was used for measuring the ESD characteristics. In the measurement, a voltage of 2 kV was applied in 5 pulses, the resistance value before and after the application of the voltage was measured, and the rate of change of the measured value was taken as the ESD characteristic value. The glass composition shown in FIG. 6 is an element contained in the second glass GL2 of Examples and Comparative Examples.

実施例および比較例は、図2のセラミック配線基板10の製造方法を用いて、ガラス組成を制御することにより結晶化温度Tcbを変化させたサンプルである。実施例のサンプルは、第2ガラスGL2の結晶化温度Tcbが第1ガラスGL1の軟化点Tsaよりも小さくなるように作製されている。比較例のサンプルは、第2ガラスGL2の結晶化温度Tcbが第1ガラスGL1の軟化点Tsaよりも高くなるように作製されている。なお、各サンプルの結晶化温度Tcbおよび第1ガラスGL1の軟化点Tsaは、示差熱分析(DTA)により測定された。示差熱分析は、Ptパン(φ5mm×5mmt)に各サンプルのガラス試料を40mg充填させ、大気中で1000℃まで昇温速度5℃/minの条件で行った。示差熱分析によって得られた曲線において、第2吸熱部の吸熱ピーク温度を「軟化点Tsa」、第2吸熱ピークよりも高温で発現する発熱部のピーク温度を「結晶化温度Tcb」として測定した。 Examples and Comparative Examples are samples in which the crystallization temperature Tcb was changed by controlling the glass composition using the method for manufacturing the ceramic wiring board 10 of FIG. The sample of the example is prepared so that the crystallization temperature Tcb of the second glass GL2 is smaller than the softening point Tsa of the first glass GL1. The sample of the comparative example is prepared so that the crystallization temperature Tcb of the second glass GL2 is higher than the softening point Tsa of the first glass GL1. The crystallization temperature Tcb of each sample and the softening point Tsa of the first glass GL1 were measured by differential thermal analysis (DTA). The differential thermal analysis was carried out under the condition that a Pt pan (φ5 mm × 5 mmt) was filled with 40 mg of a glass sample of each sample and the temperature was raised to 1000 ° C. in the air at a heating rate of 5 ° C./min. In the curve obtained by the differential thermal analysis, the endothermic peak temperature of the second endothermic part was measured as "softening point Tsa", and the peak temperature of the endothermic part developed at a temperature higher than the second endothermic peak was measured as "crystallization temperature Tcb". ..

例えば、図6に示されるように、実施例の結晶化温度Tcbは、790℃であり、第1ガラスGL1の軟化点Tsaの863℃よりも低い。一方で、比較例の結晶化温度Tcbは、914℃であり、第1ガラスGL1の軟化点Tsaの863℃よりも高い。 For example, as shown in FIG. 6, the crystallization temperature Tcb of the example is 790 ° C., which is lower than the softening point Tsa of the first glass GL1 of 863 ° C. On the other hand, the crystallization temperature Tcb of the comparative example is 914 ° C, which is higher than the softening point Tsa of the first glass GL1 of 863 ° C.

図6に示されるように、実施例の第2ガラスGL2を含むセラミック配線基板10では、焼成時間にかかわらずにいずれのESD特性の測定値が0.0である。すなわち、実施例のESD特性は、焼成時間に影響されずに測定値のバラツキが小さい。一方で、比較例の第2ガラスGL2を含むセラミック配線基板のESD特性の測定値は、焼成時間が1hである場合に-7.2であり、焼成時間が3時間である場合に-1.3である。すなわち、比較例のESD特性は、焼成時間に影響されて測定値のバラツキが大きくなる。 As shown in FIG. 6, in the ceramic wiring substrate 10 including the second glass GL2 of the embodiment, the measured value of any ESD characteristic is 0.0 regardless of the firing time. That is, the ESD characteristics of the examples are not affected by the firing time, and the variation in the measured values is small. On the other hand, the measured value of the ESD characteristic of the ceramic wiring substrate including the second glass GL2 of the comparative example is -7.2 when the firing time is 1h, and -1 when the firing time is 3 hours. It is 3. That is, the ESD characteristics of the comparative example are affected by the firing time, and the measured values vary widely.

以上説明したように、本実施形態のセラミック配線基板10では、内側セラミック基板1,2に含まれる第1ガラスGL1の組成と、抵抗体3に含まれる第2ガラスGL2の組成とが異なる。また、図6に示されるように、第1ガラスGL1の軟化点Tsaと、実施例の結晶化温度Tcbとには、上記式(1)で示されるTsa>Tcbの大小関係が満たされている。そのため、本実施形態のセラミック配線基板10の製造時に、内側セラミック基板1,2に含まれる第1ガラスGL1の成分が軟化点Tsaに達する前に、抵抗体3に含まれる第2ガラスGL2の成分が結晶化温度Tcbに達する。これにより、セラミック配線基板10の焼成時間が長くなっても、内側セラミック基板1,2に含まれる第1ガラスGL1の成分が軟化する前に、抵抗体3に含まれる第2ガラスGL2の成分が結晶化する。そのため、内側セラミック基板1,2に含まれる第1ガラスGL1の成分と、抵抗体3に含まれる第2ガラスGL2の成分とが混ざり合うことを抑制できる。この結果、焼成時間の長短による抵抗体3の抵抗値のバラツキが抑制され、緻密な抵抗体3が得られるため、抵抗体3の特性を悪化せずに済む。 As described above, in the ceramic wiring board 10 of the present embodiment, the composition of the first glass GL1 contained in the inner ceramic substrates 1 and 2 is different from the composition of the second glass GL2 contained in the resistor 3. Further, as shown in FIG. 6, the softening point Tsa of the first glass GL1 and the crystallization temperature Tcb of the example satisfy the magnitude relationship of Tsa> Tcb represented by the above formula (1). .. Therefore, at the time of manufacturing the ceramic wiring board 10 of the present embodiment, the component of the second glass GL2 contained in the resistor 3 is contained before the component of the first glass GL1 contained in the inner ceramic substrates 1 and 2 reaches the softening point Tsa. Reachs the crystallization temperature Tcb. As a result, even if the firing time of the ceramic wiring board 10 becomes long, the component of the second glass GL2 contained in the resistor 3 is released before the component of the first glass GL1 contained in the inner ceramic substrates 1 and 2 softens. Crystallize. Therefore, it is possible to prevent the component of the first glass GL1 contained in the inner ceramic substrates 1 and 2 from being mixed with the component of the second glass GL2 contained in the resistor 3. As a result, the variation in the resistance value of the resistor 3 due to the length of the firing time is suppressed, and the dense resistor 3 can be obtained, so that the characteristics of the resistor 3 do not deteriorate.

また、本実施形態の内側セラミック基板1,2に含まれる第1ガラスGL1は、ディオプサイドを含んでいる。そのため、本実施形態の内側セラミック基板1,2は、急激な温度変化に対する耐性を有する。 Further, the first glass GL1 included in the inner ceramic substrates 1 and 2 of the present embodiment contains diopside. Therefore, the inner ceramic substrates 1 and 2 of the present embodiment have resistance to sudden temperature changes.

また、本実施形態の抵抗体3は、図1に示されるように、内側セラミック基板2に内蔵されている。そのため、内側セラミック基板2の表面に実装する抵抗体の量を減らすことができる。 Further, as shown in FIG. 1, the resistor 3 of the present embodiment is built in the inner ceramic substrate 2. Therefore, the amount of the resistor mounted on the surface of the inner ceramic substrate 2 can be reduced.

<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
<Modified example of this embodiment>
The present invention is not limited to the above embodiment, and can be carried out in various embodiments without departing from the gist thereof, and for example, the following modifications are also possible.

上記実施形態および実施例は、セラミック配線基板10の一例であり、セラミック配線基板10が備える構成および成分等については種々変形可能である。例えば、第1ガラスGL1のガラス組成は、上記式(1)の関係を満たす範囲で変更可能であり、例えば、Mg等を含んでいなくてもよいし、第1ガラスGL1と同じ元素を異なる量で含んでいてもよい。また、セラミック配線基板10は、ディオプサイドを含んでいなくてもよい。 The above-described embodiments and examples are examples of the ceramic wiring board 10, and the configurations and components of the ceramic wiring board 10 can be variously modified. For example, the glass composition of the first glass GL1 can be changed within a range satisfying the relationship of the above formula (1), and may not contain, for example, Mg or the like, and is different from the same element as the first glass GL1. It may be included in an amount. Further, the ceramic wiring board 10 does not have to include diopside.

他の実施形態の複合積層焼結体100は、複数のセラミック配線基板が積層されていてもよい。例えば、上記実施形態の複数のセラミック配線基板10が積層された積層体の両面を、第2グリーンシートSH20,SH30で挟み込んだ複合積層焼結体であってもよい。抵抗体3が含む導電性材料は、RuO2以外であってもよく、周知の導電性を有する粉末を採用できる。 In the composite laminated sintered body 100 of another embodiment, a plurality of ceramic wiring boards may be laminated. For example, it may be a composite laminated sintered body in which both sides of the laminated body in which the plurality of ceramic wiring boards 10 of the above embodiment are laminated are sandwiched between the second green sheets SH20 and SH30. The conductive material contained in the resistor 3 may be other than RuO 2 , and a powder having well-known conductivity can be adopted.

以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。 Although this embodiment has been described above based on the embodiments and modifications, the embodiments described above are for facilitating the understanding of the present embodiment and do not limit the present embodiment. This aspect may be modified or improved without departing from its spirit and claims, and this aspect includes its equivalent. Further, if the technical feature is not described as essential in the present specification, it may be deleted as appropriate.

1,2…内側セラミック基板(セラミック基板)
3…抵抗体
4…内層電極
10…セラミック配線基板
11…一次積層体
20,30…外側セラミック基板
100…複合積層焼結体
GL1…第1ガラス
GL2…第2ガラス
H1…貫通穴
P3…抵抗体ペースト
P4…内層電極ペースト
SH1,SH2…第1グリーンシート(グリーンシート)
SH20,SH30…第2グリーンシート
Tcb…第2ガラスGL2の結晶化温度
Tsa…第1ガラスGL1の軟化点
1, 2, ... Inner ceramic substrate (ceramic substrate)
3 ... Resistor 4 ... Inner layer electrode 10 ... Ceramic wiring board 11 ... Primary laminate 20, 30 ... Outer ceramic substrate 100 ... Composite laminated sintered body GL1 ... First glass GL2 ... Second glass H1 ... Through hole P3 ... Resistor Paste P4 ... Inner layer electrode paste SH1, SH2 ... First green sheet (green sheet)
SH20, SH30 ... 2nd green sheet Tcb ... Crystallization temperature of 2nd glass GL2 Tsa ... Softening point of 1st glass GL1

Claims (4)

第1ガラスを含むセラミック基板に、導電性材料と第2ガラスとを含む抵抗体が形成されたセラミック配線基板において、
前記セラミック基板中の前記第1ガラスの組成と、前記抵抗体中の前記第2ガラスの組成とが異なり、
さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たすことを特徴とするセラミック配線基板。
Tsa>Tcb ・・(1)
In a ceramic wiring board in which a resistor containing a conductive material and a second glass is formed on a ceramic substrate containing the first glass.
The composition of the first glass in the ceramic substrate is different from the composition of the second glass in the resistor.
Further, a ceramic wiring board characterized in that the softening point Tsa of the first glass and the crystallization temperature Tcb of the second glass satisfy the following formula (1).
Tsa> Tcb ... (1)
請求項1に記載のセラミック配線基板において、
前記第1ガラスは、ディオプサイドを含むことを特徴とする、セラミック配線基板。
In the ceramic wiring board according to claim 1,
The first glass is a ceramic wiring board, characterized in that it contains diopside.
請求項1または請求項2に記載のセラミック配線基板において、
前記抵抗体は、前記セラミック基板に内蔵されていることを特徴とする、セラミック配線基板。
In the ceramic wiring board according to claim 1 or 2.
The resistor is a ceramic wiring board, characterized in that it is built in the ceramic board.
セラミックと第1ガラスとを含むグリーンシートの表面に、導電性材料と第2ガラスとを含む抵抗体ペーストを用いて抵抗体パターンを形成し、前記グリーンシートと前記抵抗体パターンとを同時焼成して、抵抗体を備えたセラミック配線基板を製造するセラミック配線基板の製造方法において、
前記グリーンシート中の前記第1ガラスの組織と、前記抵抗体ペースト中の前記第2ガラスの組織とが異なり、
さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たすことを特徴とするセラミック配線基板の製造方法。
Tsa>Tcb ・・(1)
A resistor pattern is formed on the surface of the green sheet containing the ceramic and the first glass using a resistor paste containing the conductive material and the second glass, and the green sheet and the resistor pattern are simultaneously fired. In the method of manufacturing a ceramic wiring board for manufacturing a ceramic wiring board provided with a resistor,
The structure of the first glass in the green sheet is different from the structure of the second glass in the resistor paste.
Further, a method for manufacturing a ceramic wiring substrate, wherein the softening point Tsa of the first glass and the crystallization temperature Tcb of the second glass satisfy the following formula (1).
Tsa> Tcb ... (1)
JP2020186347A 2020-11-09 2020-11-09 Ceramic wiring board and method for manufacturing ceramic wiring board Pending JP2022076098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020186347A JP2022076098A (en) 2020-11-09 2020-11-09 Ceramic wiring board and method for manufacturing ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020186347A JP2022076098A (en) 2020-11-09 2020-11-09 Ceramic wiring board and method for manufacturing ceramic wiring board

Publications (1)

Publication Number Publication Date
JP2022076098A true JP2022076098A (en) 2022-05-19

Family

ID=81606692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186347A Pending JP2022076098A (en) 2020-11-09 2020-11-09 Ceramic wiring board and method for manufacturing ceramic wiring board

Country Status (1)

Country Link
JP (1) JP2022076098A (en)

Similar Documents

Publication Publication Date Title
JPH0411495B2 (en)
JP6079899B2 (en) Multilayer ceramic electronic components
JP2006165585A (en) Ceramic multilayer printed circuit boards
JP5796602B2 (en) Ceramic electronic component and manufacturing method thereof
JP2004214573A (en) Manufacturing method for multilayered ceramic substrate
US7307032B2 (en) Low-temperature co-fired ceramics material and multilayer wiring board using the same
JP5071559B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2022076098A (en) Ceramic wiring board and method for manufacturing ceramic wiring board
JP4606115B2 (en) Multilayer substrate and manufacturing method thereof
JP2022076097A (en) Ceramic wiring board and method for manufacturing ceramic wiring board
JP2022152136A (en) Ceramic wiring board for communication satellite
CN100590754C (en) Resistance body ointment, resistance body, and circuit substrate using the resistance body
JP2989936B2 (en) Glass frit, resistor paste and wiring board
JPH034594A (en) Composite circuit board having built-in capacitor
JP6693836B2 (en) Ceramic wiring board and method for manufacturing ceramic wiring board
JP2964725B2 (en) Composition for ceramic substrate
JPH0260236B2 (en)
JP4655715B2 (en) Low temperature fired substrate material and multilayer wiring board using the same
JPH01112605A (en) Compound of counter paste
JP2008085035A (en) Multilayer wiring substrate
JPH06279104A (en) Ceramic composition for multilayered circuit board
JPH09153681A (en) Built-in resistor paste for manufacture of lowtemperature fired substrate
JP2010232255A (en) Method for manufacturing multilayer wiring board
JPH11233942A (en) Multilayer ceramic substrate and its manufacture
JPH06234568A (en) Composition for ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230828