JP2022073444A - Bridge circuit built-in strain resistance element and manufacturing method thereof - Google Patents

Bridge circuit built-in strain resistance element and manufacturing method thereof Download PDF

Info

Publication number
JP2022073444A
JP2022073444A JP2020183431A JP2020183431A JP2022073444A JP 2022073444 A JP2022073444 A JP 2022073444A JP 2020183431 A JP2020183431 A JP 2020183431A JP 2020183431 A JP2020183431 A JP 2020183431A JP 2022073444 A JP2022073444 A JP 2022073444A
Authority
JP
Japan
Prior art keywords
strain
resistance
bridge circuit
resistance film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020183431A
Other languages
Japanese (ja)
Inventor
功 堀内
Isao Horiuchi
淳 唐澤
Jun Karasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2020183431A priority Critical patent/JP2022073444A/en
Publication of JP2022073444A publication Critical patent/JP2022073444A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a bridge circuit built-in strain resistance element having a monolithic structure in which a bridge circuit is achieved by one element and also to provide a method of manufacturing the same.SOLUTION: A bridge circuit built-in strain resistance element includes: a substrate; an electrode formed on the substrate; and a resistance film electrically connected to the electrode. At least one of the resistance films is a strain-sensitive resistance film whose resistance value changes in accordance with the mechanical strain deformation. The resistance film excluding the strain-sensitive resistance film out of the resistance films is a low strain-sensitive resistance film. The resistance film forms a Wheatstone bridge circuit on the same surface of the substrate.SELECTED DRAWING: Figure 1

Description

本発明は、ブリッジ回路内蔵型歪抵抗素子およびその製造方法に関する。 The present invention relates to a strain resistance element having a built-in bridge circuit and a method for manufacturing the same.

物体に生じる歪の測定技術として、歪変形を電気信号に変換する(歪量に応じて抵抗値変化する)感歪抵抗膜を有する歪抵抗素子やひずみゲージを、対象の物体に実装または貼着すると共に、この歪抵抗素子と複数の抵抗素子や抵抗膜とによりホイートストンブリッジ回路を構成し、このブリッジ回路を用いて歪測定を行うものが一般に知られている。
また、このような測定方法に用いる歪変形を検知する素子として、図10に示すようなひずみゲージXが知られている(特許文献1参照)。
As a technique for measuring strain generated in an object, a strain resistance element or strain gauge having a strain-sensitive resistance film that converts strain deformation into an electric signal (the resistance value changes according to the amount of strain) is mounted or attached to the target object. At the same time, it is generally known that a Wheatstone bridge circuit is formed by the strain resistance element and a plurality of resistance elements or resistance films, and strain measurement is performed using this bridge circuit.
Further, as an element for detecting strain deformation used in such a measurement method, a strain gauge X as shown in FIG. 10 is known (see Patent Document 1).

ひずみゲージXは、グリッドパターン部102とゲージタブパターン部103と接続パターン部105が可撓性を有するゲージベース101上に貼着されている。
被測定対象物(機械や構造物等)の表面の機械的なひずみ量を、抵抗値、電圧などの電気量に変換して検出するため、ゲージリード104を測定回路と接続するとともに、ゲージベース101を被測定対象物の表面に取り付ける。
歪変形による小さな抵抗値変化を正確に検出するため、図10等に示されるひずみゲージは、図11に示すように、抵抗変化を電圧変化に変換するホイートストンブリッジ回路Y(以下、ホイートストンブリッジ回路をブリッジ回路と略して記載することがある。)に接続している(特許文献2参照)。
The strain gauge X is attached on a gauge base 101 in which the grid pattern portion 102, the gauge tab pattern portion 103, and the connection pattern portion 105 are flexible.
In order to convert the amount of mechanical strain on the surface of the object to be measured (machine, structure, etc.) into an amount of electricity such as resistance and voltage for detection, the gauge lead 104 is connected to the measurement circuit and the gauge base. The 101 is attached to the surface of the object to be measured.
In order to accurately detect a small change in resistance value due to strain deformation, the strain gauge shown in FIG. 10 or the like is a Wheatstone bridge circuit Y (hereinafter referred to as a Wheatstone bridge circuit) that converts a resistance change into a voltage change as shown in FIG. It is connected to a bridge circuit (may be abbreviated as a bridge circuit) (see Patent Document 2).

特許第6661348号公報Japanese Patent No. 661348 特許第3015333号公報Japanese Patent No. 30153333

ところで、図11に示すように、ホイートストンブリッジ回路Yには、歪を検出する素子(図10)に示すようなひずみゲージX、すなわち、感歪抵抗素子201のほかに、3つの固定抵抗器等の抵抗素子205~207が必要となるが、これらの抵抗素子205~207は歪変形の影響を受けないように歪変形する位置から離して接続している。抵抗素子205~207が歪変形の影響により抵抗値変化すると、ホイートストンブリッジ回路Yの抵抗値バランスが崩れる。測定回路はホイートストンブリッジ回路の出力電圧の変化によってひずみ量を検出するため、感歪抵抗素子201以外の抵抗素子205~207の抵抗値変化により出力電圧が変化してしまうと、ひずみ検出の感度と精度が低下してしまう。
従って、従来一般的であった特許文献2に示すホイートストンブリッジ回路Yへの特許文献1に示すひずみゲージXの適用は、全体としての回路面積が大きくなるという問題がある。
さらに、従来技術のひずみゲージXは、測定対象物の表面に接着剤等により貼り付ける必要があり、自動機を用いた実装に適さないという問題がある。
By the way, as shown in FIG. 11, in the Wheatstone bridge circuit Y, in addition to the strain gauge X as shown in the element for detecting strain (FIG. 10), that is, the strain-sensitive resistance element 201, three fixed resistors and the like are used. These resistance elements 205 to 207 are required, but these resistance elements 205 to 207 are connected away from the position where they are distorted and deformed so as not to be affected by the strain deformation. When the resistance values of the resistance elements 205 to 207 change due to the influence of strain deformation, the resistance value balance of the Wheatstone bridge circuit Y is lost. Since the measurement circuit detects the amount of strain by changing the output voltage of the Wheatstone bridge circuit, if the output voltage changes due to changes in the resistance values of the resistance elements 205 to 207 other than the strain-sensitive resistance element 201, the sensitivity of strain detection becomes The accuracy will decrease.
Therefore, the application of the strain gauge X shown in Patent Document 1 to the Wheatstone bridge circuit Y shown in Patent Document 2, which has been generally used in the past, has a problem that the circuit area as a whole becomes large.
Further, the strain gauge X of the prior art needs to be attached to the surface of the object to be measured by an adhesive or the like, and has a problem that it is not suitable for mounting using an automatic machine.

本発明は、ブリッジ回路を一素子で実現したモノリシック構成とするブリッジ回路内蔵型歪抵抗素子およびその製造方法を提供することを目的とする。 An object of the present invention is to provide a strain resistance element having a built-in bridge circuit and a method for manufacturing the same, which has a monolithic configuration in which a bridge circuit is realized by one element.

本発明の一観点によれば、基板と、前記基板上に形成された電極と、前記電極と電気的に接続された抵抗膜を備え、前記抵抗膜のうち少なくとも一つは機械的な歪変形に応じて抵抗値が変化する感歪抵抗膜であり、前記抵抗膜のうち前記感歪抵抗膜を除く抵抗膜は低感歪抵抗膜であり、前記抵抗膜は前記基板の同一面上においてホイートストンブリッジ回路を形成する抵抗膜であることを特徴とするブリッジ回路内蔵型歪抵抗素子が提供される。
前記感歪抵抗膜と前記低感歪抵抗膜との抵抗値は同程度である。より望ましくは、TCRも同程度になる。
According to one aspect of the present invention, a substrate, an electrode formed on the substrate, and a resistance film electrically connected to the electrode are provided, and at least one of the resistance films is mechanically strained and deformed. It is a strain-sensitive resistance film whose resistance value changes according to the above, and among the resistance films, the resistance film excluding the strain-sensitive resistance film is a low-strain-sensitive resistance film, and the resistance film is a Wheatstone on the same surface of the substrate. Provided is a strain resistance element having a built-in bridge circuit, which is a resistance film forming a bridge circuit.
The resistance values of the strain-sensitive resistance film and the low strain-sensitive resistance film are about the same. More preferably, the TCR will be about the same.

前記低感歪抵抗膜は、金属的な挙動を示す金属相と半導体的な挙動を示す半導体相が混在した組織を有するサーメット抵抗材料からなるものであることが好ましい。
前記低感歪抵抗膜は、クロムシリコンの結晶と、非晶質な窒化シリコン又は非晶質な酸化シリコンを含有するものであることが好ましい。
The low strain resistance film is preferably made of a cermet resistance material having a structure in which a metallic phase exhibiting metallic behavior and a semiconductor phase exhibiting semiconductor-like behavior are mixed.
The low strain resistance film preferably contains chromium silicon crystals and amorphous silicon nitride or amorphous silicon oxide.

本発明の他の観点によれば、基板の同一面上においてホイートストンブリッジ回路を形成する抵抗膜を形成する工程を含むブリッジ回路内蔵型歪抵抗素子の製造方法であって、基板の一面に低感歪抵抗膜を形成し、第1の熱処理を行う工程と、前記基板の一面に感歪抵抗膜を形成し、前記第1の熱処理よりも低い温度で第2の熱処理を行う工程と、を有するブリッジ回路内蔵型歪抵抗素子の製造方法が提供される。 According to another aspect of the present invention, it is a method of manufacturing a strain resistance element with a built-in bridge circuit, which comprises a step of forming a resistance film for forming a Wheatstone bridge circuit on the same surface of the substrate, and has a low feeling on one surface of the substrate. It has a step of forming a strain resistance film and performing a first heat treatment, and a step of forming a strain-sensitive resistance film on one surface of the substrate and performing a second heat treatment at a temperature lower than that of the first heat treatment. A method for manufacturing a strain resistance element having a built-in bridge circuit is provided.

前記低感歪抵抗膜は、クロムシリコンの結晶と、非晶質な窒化シリコン又は非晶質な酸化シリコンを含有するサーメット抵抗材料からなり、前記第1の熱処理の温度が前記クロムシリコンの結晶ネットワークを形成し始める温度範囲であることが好ましい。 The low strain resistance film is composed of a chromium silicon crystal and a cermet resistance material containing amorphous silicon nitride or amorphous silicon oxide, and the temperature of the first heat treatment is the crystal network of the chromium silicon. It is preferably in the temperature range where the formation of the amorphous substance begins.

本発明によれば、ブリッジ回路を一素子で実現したモノリシック構成とするブリッジ回路内蔵型歪抵抗素子およびその製造方法を提供することができる。 According to the present invention, it is possible to provide a strain resistance element having a built-in bridge circuit and a method for manufacturing the same, which has a monolithic configuration in which the bridge circuit is realized by one element.

本発明の第1の実施の形態によるブリッジ回路内蔵型歪抵抗素子の平面図である。It is a top view of the strain resistance element with a built-in bridge circuit according to 1st Embodiment of this invention. 図1のブリッジ回路内蔵型歪抵抗素子の斜視図である。It is a perspective view of the distortion resistance element with a built-in bridge circuit of FIG. 本発明にかかるブリッジ回路内蔵型歪抵抗素子の製造工程を示すフローチャート図である。It is a flowchart which shows the manufacturing process of the strain resistance element with a built-in bridge circuit which concerns on this invention. 図3の各工程を行った後の状態を示す斜視図である。It is a perspective view which shows the state after performing each process of FIG. 図3の各工程を行った後の状態を示す斜視図である。It is a perspective view which shows the state after performing each process of FIG. 図3の各工程を行った後の状態を示す斜視図である。It is a perspective view which shows the state after performing each process of FIG. 図3の各工程を行った後の状態を示す斜視図である。It is a perspective view which shows the state after performing each process of FIG. サーメット抵抗材の熱処理後のTEM画像である。熱処理後の組織写真である。It is a TEM image after the heat treatment of the cermet resistance material. It is a structure photograph after heat treatment. 図6は、図5の拡大写真である。FIG. 6 is an enlarged photograph of FIG. 本発明の第2の実施の形態によるブリッジ回路内蔵型歪抵抗素子の斜視図であり、図1の変形例を示す図である。It is a perspective view of the strain resistance element with a built-in bridge circuit according to the 2nd Embodiment of this invention, and is the figure which shows the modification of FIG. 本発明の第3の実施の形態によるブリッジ回路内蔵型歪抵抗素子の斜視図であり、図1,図7の変形例を示す図である。It is a perspective view of the strain resistance element with a built-in bridge circuit according to the 3rd Embodiment of this invention, and is the figure which shows the modification of FIGS. 1 and 7. 第4の実施の形態によるブリッジ回路内蔵型歪抵抗素子の図であり、図1,図7,図8の変形例を示す図である。図9(a)は表面から見た図、図9(b)は裏面から見た図である。It is a figure of the strain resistance element with a built-in bridge circuit according to 4th Embodiment, and is the figure which shows the modification of FIGS. 1, 7, and 8. 9 (a) is a view seen from the front surface, and FIG. 9 (b) is a view seen from the back surface. 特許文献1に開示されているひずみゲージの上面図である。It is a top view of the strain gauge disclosed in Patent Document 1. 特許文献2に開示されているホイートストンブリッジ回路の回路図である。It is a circuit diagram of the Wheatstone bridge circuit disclosed in Patent Document 2.

以下に本発明の実施の形態について図面を参照しながら詳細に説明する。 本明細書において、全体を通じて、同一の要素には同一の符号を付する。
本明細書において、スパッタ等による成膜後の、まだパターンが形成される前の状態を「低感歪抵抗層」、「感歪抵抗層」、「表面電極層」と称する。
また、フォトリソグラフィー等によりパターンが形成された状態を、「低感歪抵抗膜」、「感歪抵抗膜」、「表面電極」と称する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Throughout the specification, the same elements are designated by the same reference numerals.
In the present specification, the states after the film formation by sputtering or the like and before the pattern is formed are referred to as "low strain-sensitive resistance layer", "strain-sensitive resistance layer", and "surface electrode layer".
Further, the state in which the pattern is formed by photolithography or the like is referred to as "low strain-sensitive resistance film", "distortion-sensitive resistance film", and "surface electrode".

(発明の概要)
本発明では、高密度実装のため小型化や低背化といった要求に応えるため、チップ状歪抵抗素子のような一素子で、ホイートストンブリッジ回路(以下、ブリッジ回路)と称する。)を構成することに想到した。
感歪抵抗膜は、機械的な歪変形に応じて抵抗値が変化することにより測定対象物の歪変形を検出するため、感歪抵抗膜に測定対象物の歪変形が伝わる必要がある。従って、感歪抵抗膜とその他のブリッジ回路を構成する抵抗膜を同一基板上(チップ状)に形成してモノリシック化した場合に、感歪抵抗膜以外の抵抗膜にも歪変形が加わることになる。
(Outline of the invention)
In the present invention, in order to meet the demands of miniaturization and low profile for high-density mounting, one element such as a chip-shaped strain resistance element is referred to as a Wheatstone bridge circuit (hereinafter referred to as a bridge circuit). ) Was conceived.
Since the strain-sensitive resistance film detects the strain deformation of the object to be measured by changing the resistance value according to the mechanical strain deformation, it is necessary to transmit the strain deformation of the object to be measured to the strain-sensitive resistance film. Therefore, when the strain-sensitive resistance film and the resistance film constituting the other bridge circuit are formed on the same substrate (chip shape) and monolithic, the resistance film other than the strain-sensitive resistance film is also strain-deformed. Become.

そこで、歪抵抗素子(感歪抵抗膜)と同一基板上に形成しても、測定対象物である物体の歪による影響を受けにくい抵抗素子(低感歪抵抗膜)を見出し、この低感歪抵抗膜を利用することを思いついた。
より詳細には、本発明において、感歪抵抗膜とともにブリッジ回路を構成する抵抗膜は、基材(基板や基板が搭載された回路基板等)の変形に伴う抵抗値の変化を抵抗膜の相反する抵抗値変化挙動により打ち消す低感歪抵抗膜により形成する。
低感歪抵抗膜は、金属成分(金属相)と半導体成分(半導体相)が含まれる抵抗膜である。特に、クロムシリコンの結晶(金属相)と不規則(非晶質)な窒化シリコン又は酸化シリコンなどにより形成されている。
Therefore, we found a resistance element (low-strain resistance film) that is not easily affected by the strain of the object to be measured even if it is formed on the same substrate as the strain-resistant element (strain-sensitive resistance film). I came up with the idea of using a resistor film.
More specifically, in the present invention, the resistance film constituting the bridge circuit together with the strain-sensitive resistance film changes the resistance value due to the deformation of the base material (the substrate, the circuit board on which the substrate is mounted, etc.) and the reciprocity of the resistance film. It is formed by a low-sensitivity strain resistance film that cancels out due to the resistance value change behavior.
The low strain resistance film is a resistance film containing a metal component (metal phase) and a semiconductor component (semiconductor phase). In particular, it is formed of chromium silicon crystals (metal phase) and irregular (amorphous) silicon nitride or silicon oxide.

結晶性の金属相(クロムシリコン)と非晶質な半導体相(窒化シリコン、酸化シリコン)は、歪変形に対して反対の抵抗値変化挙動を示す。従って、機械的な変形に伴う抵抗値の変化が抵抗膜内部で打ち消されることにより、低感歪抵抗膜として機能する。 The crystalline metal phase (chromium silicon) and the amorphous semiconductor phase (silicon nitride, silicon oxide) show the opposite resistance change behavior to strain deformation. Therefore, the change in the resistance value due to the mechanical deformation is canceled inside the resistance film, so that the resistance film functions as a low strain resistance film.

本発明の低感歪抵抗膜を用いることにより、感歪抵抗膜とその他のブリッジ回路を構成する抵抗膜(低感歪抵抗膜)を同一基板上に形成しても、正確に測定対象物の歪を検出することが可能である。
これにより、一素子でブリッジ回路を構成したモノリシックブリッジ回路内蔵型歪抵抗素子を提供することができる。
従って、モノリシックなチップ状歪抵抗素子を提供することができ、高密度実装のため小型化や低背化に寄与する。
By using the low strain-sensitive resistance film of the present invention, even if the strain-sensitive resistance film and the resistance film (low-sensitivity strain resistance film) constituting the other bridge circuit are formed on the same substrate, the object to be measured accurately. It is possible to detect distortion.
This makes it possible to provide a distortion resistance element having a built-in monolithic bridge circuit in which a bridge circuit is configured by one element.
Therefore, it is possible to provide a monolithic chip-shaped strain resistance element, which contributes to miniaturization and low profile due to high-density mounting.

(第1の実施の形態)
図1は、本発明の第1の実施の形態によるブリッジ回路内蔵型歪抵抗素子Aの平面図である。図2は、図1に示すブリッジ回路内蔵型歪抵抗素子Aの斜視図である。ブリッジ回路内蔵型歪抵抗素子Aは、基板の一面側にブリッジ回路が形成される。そして、ブリッジ回路内蔵型歪抵抗素子Aは、通常のチップ状電子部品と同じように、基板の他面側をガラエポ基板などの測定対象物の一面に密着させて搭載する。例えば、電子回路基板の製造では、生産効率を上げるため、大きなシート基板に複数の製品基板を配列し、同時に多数の基板を作製することがあるが、完成した基板を分割する際、機械的なストレスにより、基板に実装した部品の接合等に悪影響を及ぼす可能性がある。そこで、本発明のブリッジ回路内蔵型歪抵抗素子Aを実装部品と同様に基板に実装することにより、基板への機械的なストレスをひずみ量として測定することができ、分割条件の検証に用いることができる。
以下に、図1及び図2を参照して、各構成要素について説明を行う。また、以下において、矢印は、歪み変形方向を示す。なお、図1および図2では、保護膜(図4C~図4D参照)は図示を省略している。
(First Embodiment)
FIG. 1 is a plan view of a strain resistance element A with a built-in bridge circuit according to the first embodiment of the present invention. FIG. 2 is a perspective view of the strain resistance element A with a built-in bridge circuit shown in FIG. In the strain resistance element A with a built-in bridge circuit, a bridge circuit is formed on one surface side of the substrate. Then, the strain resistance element A with a built-in bridge circuit is mounted so that the other surface side of the substrate is brought into close contact with one surface of a measurement object such as a glass epoxy board, as in the case of a normal chip-shaped electronic component. For example, in the manufacture of electronic circuit boards, in order to improve production efficiency, multiple product boards may be arranged on a large sheet board to produce a large number of boards at the same time. The stress may adversely affect the joining of parts mounted on the board. Therefore, by mounting the strain resistance element A with a built-in bridge circuit of the present invention on the substrate in the same manner as the mounted component, the mechanical stress on the substrate can be measured as the amount of strain, which is used for verification of the division conditions. Can be done.
Hereinafter, each component will be described with reference to FIGS. 1 and 2. Further, in the following, the arrows indicate the distortion deformation direction. In FIGS. 1 and 2, the protective film (see FIGS. 4C to 4D) is not shown.

1)基板
ブリッジ回路内蔵型歪抵抗素子Aのブリッジ回路を形成する基板1は、平面視で矩形状をした、直方体形状をしている。尚、基板1平面の形状は、長方形、正方形のいずれでも良いが、測定対象物の歪変形方向が不明の場合には、歪変形方向が短辺方向にならないように、基板1平面の形状を正方形にすることが好ましい。
基板1の材質は、セラミック基板または金属表面に絶縁処理を施した硬質の基板(基板表面に絶縁膜を形成する等によるもの)である。セラミック基板としては、例えば、アルミナやジルコニアを主成分とするセラミック基板を用いることができる。
基板1の裏面に密着させて歪みを測定する対象物に生じる歪変形を基板1の表面に形成されている感歪抵抗膜に伝達しやすくするため、基板1の材料として、樹脂等の柔らかい材料で基板表面をコーティングしたものを用いても良い。
1) Board The board 1 forming the bridge circuit of the strain resistance element A with a built-in bridge circuit has a rectangular parallelepiped shape in a plan view. The shape of the substrate 1 plane may be either rectangular or square, but when the strain deformation direction of the object to be measured is unknown, the shape of the substrate 1 plane is changed so that the strain deformation direction does not become the short side direction. It is preferable to make it square.
The material of the substrate 1 is a ceramic substrate or a hard substrate having an insulating treatment on the metal surface (by forming an insulating film on the substrate surface or the like). As the ceramic substrate, for example, a ceramic substrate containing alumina or zirconia as a main component can be used.
A soft material such as resin is used as the material of the substrate 1 in order to easily transmit the strain deformation generated in the object for which the strain is measured by being brought into close contact with the back surface of the substrate 1 to the strain-sensitive resistance film formed on the surface of the substrate 1. A material coated on the surface of the substrate may be used.

2)表面電極・裏面電極
基板1の一面(表面)にはブリッジ回路内蔵型歪抵抗素子Aを形成する。基板1の一面には、抵抗膜に電気的に接続される略矩形の金属膜(金属膜の材質は、Cu、Ag、Au等)からなる4つの表面電極7a~7dが形成されている。
基板1の他面(裏面)には、歪みを測定する対象物(実装基板等)に実装するための裏面電極9a~9dが形成されている。表面電極7a~7dおよび裏面電極9a~9dは、スパッタリングまたは蒸着により、金属膜(Cu、Ag、Au等)を成膜することで形成する。尚、電極の材料によってはスクリーン印刷で形成しても良い。
2) Front surface electrode / back surface electrode A strain resistance element A with a built-in bridge circuit is formed on one surface (front surface) of the substrate 1. On one surface of the substrate 1, four surface electrodes 7a to 7d made of a substantially rectangular metal film (the material of the metal film is Cu, Ag, Au, etc.) electrically connected to the resistance film are formed.
Backside electrodes 9a to 9d for mounting on an object (mounting board or the like) for measuring strain are formed on the other surface (back surface) of the substrate 1. The front surface electrodes 7a to 7d and the back surface electrodes 9a to 9d are formed by forming a metal film (Cu, Ag, Au, etc.) by sputtering or vapor deposition. Depending on the material of the electrode, it may be formed by screen printing.

また、基板1には、表面電極7a~7dと裏面電極9a~9dを接続する端面電極10a~10dが形成されている。端面電極10a~10dは、NiCr系の金属材料をターゲットとしたスパッタリング法により形成することができる。
表面電極、裏面電極、端面電極は、表面にNi,Snからなるめっき皮膜11(11a~11d)を形成すると良い。めっき皮膜11は、実装基板等とのはんだ接合状態を良好にするために用いることができる。
Further, the substrate 1 is formed with end face electrodes 10a to 10d connecting the front surface electrodes 7a to 7d and the back surface electrodes 9a to 9d. The end face electrodes 10a to 10d can be formed by a sputtering method targeting a NiCr-based metal material.
The front surface electrode, the back surface electrode, and the end surface electrode may have a plating film 11 (11a to 11d) made of Ni and Sn formed on the surface thereof. The plating film 11 can be used to improve the solder-bonded state with the mounting substrate or the like.

3)感歪抵抗膜(RST
感歪抵抗膜3aは、測定対象物の機械的な歪変形に応じて抵抗値が変化する抵抗膜である。スパッタリングまたは蒸着により、基板1上に成膜することができる。
感歪抵抗膜3aの材料は、求められる特性によって適宜選択される。例えば、CuNi系合金、NiCr系合金、Cr系合金、CrN系合金、CrAlN系合金からなる薄膜抵抗、その他シリコン等からなる半導体膜を用いることができる。
3) Distortion resistance film ( RST )
The strain-sensitive resistance film 3a is a resistance film whose resistance value changes according to the mechanical strain deformation of the object to be measured. A film can be formed on the substrate 1 by sputtering or vapor deposition.
The material of the strain-sensitive resistance film 3a is appropriately selected according to the required characteristics. For example, a thin film resistor made of CuNi-based alloy, NiCr-based alloy, Cr-based alloy, CrN-based alloy, CrAlN-based alloy, or a semiconductor film made of silicon or the like can be used.

感歪抵抗膜3aは、低感度の歪抵抗素子が求められる場合は、CuNi系合金、NiCr系合金(ゲージ率が1.5~3.0)を用いる。金属抵抗材料は、外部からの引っ張り力(圧縮力)を加えられると延び(縮み)、その抵抗率は増加(減少)する。ゲージ率は歪みゲージの感度を表す係数であり、一般的な金属抵抗膜はゲージ率2程度である。
また、高感度の歪抵抗素子が求められる場合は、Cr系合金、CrN系合金、CrAlN系合金(ゲージ率が5.0~20.0)や、半導体膜(ゲージ率が±100程度)を選択すれば良い。
When a low-sensitivity strain resistance element is required, the strain-sensitive resistance film 3a uses a CuNi-based alloy or a NiCr-based alloy (gauge ratio is 1.5 to 3.0). The metal resistance material expands (shrinks) when an external tensile force (compressive force) is applied, and its resistivity increases (decreases). The gauge ratio is a coefficient representing the sensitivity of the strain gauge, and a general metal resistance film has a gauge ratio of about 2.
If a highly sensitive strain resistance element is required, use Cr-based alloys, CrN-based alloys, CrAlN-based alloys (gauge ratio of 5.0 to 20.0), and semiconductor films (gauge ratio of about ± 100). Just choose.

感歪抵抗膜3aは歪み方向(測定したい歪変形の方向)Dである一方向の長さが長くなるような蛇行パターンを有している。蛇行パターンの長手方向が、測定対象となる物体の検出しようとする歪変形に対して平行な方向(歪み方向Dと同じ方向)になるように配置する。これにより、歪変形の検出感度が向上する。また、感歪抵抗膜3aの全長を長くすることで、基板1における感歪抵抗膜3aの単位占有面積当たりの抵抗値変化を大きくすることがきる。 The strain-sensitive resistance film 3a has a meandering pattern in which the length in one direction, which is the strain direction (direction of strain deformation to be measured) D, becomes long. The meandering pattern is arranged so that the longitudinal direction is parallel to the strain deformation to be detected (the same direction as the strain direction D) of the object to be measured. This improves the detection sensitivity of strain deformation. Further, by increasing the total length of the strain-sensitive resistance film 3a, it is possible to increase the change in the resistance value per unit occupied area of the strain-sensitive resistance film 3a on the substrate 1.

4)低感歪抵抗膜(R~R
低感歪抵抗膜(R~R)5a~5cは、抵抗率が高く(CrSi-Nの抵抗率範囲:1mΩcm以上)なることが特徴である。
低感歪抵抗膜(R~R)5a~5cは、金属的な挙動を示す結晶性の金属相と半導体的な挙動を示す非晶質の半導体相が混在した組織を有するサーメット抵抗材料からなる抵抗膜である。サーメット抵抗材料は、例えばクロムシリコンの酸化物またはクロムシリコンの窒化物を主成分として形成されている。サーメット抵抗材料は、例えばターゲットをCrSi合金とし、不活性ガスであるアルゴンと窒素または酸素の混合ガスによるスパッタリングにより成膜される薄膜抵抗である。
これらの製造方法については、図3および図4を参照して後述する。
4) Low-sensitivity strain resistance film (R 1 to R 3 )
The low-sensitivity strain resistance films (R 1 to R 3 ) 5a to 5c are characterized by having a high resistivity (resistivity range of CrSi—N: 1 mΩcm or more).
The low strain resistance films (R 1 to R 3 ) 5a to 5c are cermet resistance materials having a structure in which a crystalline metal phase exhibiting metallic behavior and an amorphous semiconductor phase exhibiting semiconductor-like behavior are mixed. It is a resistance film made of. The cermet resistance material is formed, for example, mainly composed of an oxide of chromium silicon or a nitride of chromium silicon. The cermet resistance material is, for example, a thin film resistance formed by sputtering with a mixed gas of argon, which is an inert gas, and nitrogen or oxygen, with the target being a CrSi alloy.
These manufacturing methods will be described later with reference to FIGS. 3 and 4.

図5及び図6は、サーメット抵抗材の熱処理後の断面を観察したTEM画像である。図5は熱処理後の組織写真であり、図6は、図5の一部拡大写真である。
図5及び図6に示すように、低感歪抵抗膜(R~R)5a~5cは、黒い部分と白い部分とが混在している。黒い部分は、クロムシリコンの結晶である。白い部分は、不規則(非晶質)なSiN(半導体相)である。
低感歪抵抗膜は、金属相と半導体相が混合した膜で、機械的な歪変形による抵抗値変化を結晶性の金属相と非晶質な半導体相が打ち消し合うことにより、低感歪抵抗膜として機能する。そのため、抵抗率が低い=金属相が支配的である場合には、低感歪抵抗膜として機能しない。抵抗率が高い=金属相と半導体相が混在していることで、抵抗膜が低感歪抵抗膜として機能する。
尚、低感歪抵抗膜は、クロムシリコンの酸化物またはクロムシリコンの窒化物を主成分とする抵抗膜であれば、その他に金属元素を含んでいても良い。
5 and 6 are TEM images of the cross section of the cermet resistor material after the heat treatment. FIG. 5 is a microstructure photograph after heat treatment, and FIG. 6 is a partially enlarged photograph of FIG.
As shown in FIGS. 5 and 6, the low strain resistance films (R 1 to R 3 ) 5a to 5c have a black portion and a white portion mixed together. The black part is a crystal of chromium silicon. The white part is an irregular (amorphous) SiN (semiconductor phase).
The low strain resistance film is a film in which a metal phase and a semiconductor phase are mixed. The change in resistance value due to mechanical strain deformation is canceled by the crystalline metal phase and the amorphous semiconductor phase, so that the low strain resistance film has low strain resistance. Functions as a membrane. Therefore, when the resistivity is low = the metal phase is dominant, it does not function as a low strain resistance film. High resistivity = The mixture of metal phase and semiconductor phase causes the resistance film to function as a low-sensitivity resistance film.
The low strain resistance film may contain a metal element as long as it is a resistance film containing an oxide of chromium silicon or a nitride of chromium silicon as a main component.

低感歪抵抗膜は蛇行パターンを有し、蛇行パターンの長手方向が、測定対象となる物体の検出しようとする歪変形の方向(歪み方向D)に対して垂直な方向になるように配置する。
その理由は、感歪抵抗膜の蛇行パターンの長手方向を測定対象となる物体の検出しようとする歪変形に対して水平な方向にすることで歪みの検出精度が向上するからである。基板に歪変形が生じるとき、歪変形の方向Dに対して垂直な方向にも基板の変形が生じる(歪変形が引張のとき垂直方向は縮み、変形が圧縮のとき垂直方向は伸びる)。しかし、基板の歪変形の方向Dに対して垂直な方向の変形量は、歪み方向Dの変形量と比べて歪変形の影響が非常に小さい。すなわち、低感歪抵抗膜は歪方向Dに対して垂直にパターン長手方向を配置することで、歪変形の影響を低減し、より検出精度を向上できる。
また、感歪抵抗膜(RST)3と低感歪抵抗膜(R~R)5a~5cはブリッジ回路を構成するため、それらの抵抗値は略同等になるように形成する。抵抗値を略同等にするための調整が可能なように、各抵抗膜にはレーザーによるトリミング溝形成用の抵抗値調整領域を設けておくと良い。
The low strain resistance film has a meandering pattern, and is arranged so that the longitudinal direction of the meandering pattern is perpendicular to the direction of strain deformation (strain direction D) to be detected of the object to be measured. ..
The reason is that the distortion detection accuracy is improved by making the longitudinal direction of the meandering pattern of the strain-sensitive resistance film horizontal to the strain deformation to be detected of the object to be measured. When strain deformation occurs on the substrate, the substrate also deforms in the direction perpendicular to the direction D of strain deformation (when the strain deformation is tension, the vertical direction shrinks, and when the deformation is compression, the vertical direction expands). However, the amount of deformation in the direction perpendicular to the direction D of strain deformation of the substrate is much less affected by the strain deformation than the amount of deformation in the strain direction D. That is, by arranging the low-sensitivity strain resistance film in the longitudinal direction of the pattern perpendicular to the strain direction D, the influence of strain deformation can be reduced and the detection accuracy can be further improved.
Further, since the strain-sensitive resistance film ( RST ) 3 and the low strain-sensitive resistance films (R 1 to R 3 ) 5a to 5c form a bridge circuit, their resistance values are formed to be substantially the same. It is preferable to provide a resistance value adjusting region for forming a trimming groove by a laser in each resistance film so that the resistance value can be adjusted to be substantially the same.

<本発明の製造方法>
本発明にかかるブリッジ回路内蔵型歪抵抗素子は、以下の工程により製造することができる。
<Manufacturing method of the present invention>
The strain resistance element with a built-in bridge circuit according to the present invention can be manufactured by the following steps.

図3は、本発明にかかるブリッジ回路内蔵型歪抵抗素子Aの製造工程を示すフローチャート図である。図4は、各工程を行った後の状態を示す斜視図である。
製造工程を開始するためには(STRAT)、まず、ステップS1において、アルミナまたはジルコニア等からなる多数個取り用の大判基板Zを準備する。
ステップS2において、基板分割用の溝L1,L2、…を形成する(図4A(a))。
ステップS3において、基板1上に低感歪抵抗層5を形成する(図4A(b))。低感歪抵抗層5は、スパッタリングによりゲージ率が小さい薄膜抵抗材料(CrSi-O,CrSi-N等)からなるサーメット系抵抗材料により形成する。尚、熱処理温度が高い方を先に形成するが、熱処理の温度によっては、低感歪抵抗層5と感歪抵抗層3とのどちらの抵抗を先に形成しても良い。
FIG. 3 is a flowchart showing a manufacturing process of the strain resistance element A with a built-in bridge circuit according to the present invention. FIG. 4 is a perspective view showing a state after each step is performed.
In order to start the manufacturing process (STRAT), first, in step S1, a large-sized substrate Z made of alumina, zirconia, or the like for taking a large number of pieces is prepared.
In step S2, grooves L1, L2, ... For substrate division are formed (FIG. 4A (a)).
In step S3, the low strain resistance layer 5 is formed on the substrate 1 (FIG. 4A (b)). The low strain resistance layer 5 is formed of a cermet resistance material made of a thin film resistance material (CrSi—O, CrSi—N, etc.) having a small gauge ratio by sputtering. The one having the higher heat treatment temperature is formed first, but depending on the heat treatment temperature, either the low strain-sensitive resistance layer 5 or the strain-sensitive resistance layer 3 may be formed first.

ステップS4において、フォトリソグラフィーにより低感歪抵抗膜(R~R)5a~5cを形成する(図4A(c))。
ステップS5において、低感歪抵抗膜(R~R)5a~5cのゲージ率調整およびTCR調整等のため、第1の熱処理を行う(第2の熱処理で一括できる場合等には第1の熱処理を省略しても良い)。
ステップS6において、低感歪抵抗膜(R~R)5a~5cを形成した基板1に、スパッタリングまたは蒸着により、ゲージ率が大きい材料(Cr,CrN,NiCr等)からなる感歪抵抗層3を形成する。次いで、ステップS7において、感歪抵抗層3上に重ねて、電極用材料(Cu等)からなる電極層7を形成する(図4B(d))。尚、図4B(d)においては、表面には感歪抵抗層3は露出していない。
In step S4, low strain resistance films (R 1 to R 3 ) 5a to 5c are formed by photolithography (FIG. 4A (c)).
In step S5, the first heat treatment is performed for adjusting the gauge ratio and TCR of the low-sensitivity strain resistance films (R 1 to R 3 ) 5a to 5c (when the second heat treatment can be performed collectively, the first heat treatment is performed. The heat treatment may be omitted).
In step S6, a strain-sensitive resistance layer made of a material (Cr, CrN, NiCr, etc.) having a large gauge ratio by sputtering or vapor deposition on the substrate 1 on which the low strain resistance films (R 1 to R 3 ) 5a to 5c are formed. Form 3. Next, in step S7, the electrode layer 7 made of an electrode material (Cu or the like) is formed by superimposing it on the strain-sensitive resistance layer 3 (FIG. 4B (d)). In FIG. 4B (d), the strain-sensitive resistance layer 3 is not exposed on the surface.

ステップS8,S9において、フォトリソグラフィーにより電極7a~7d及び感歪抵抗膜(RST)3aを形成する(図4B(e))。
ステップS10において、感歪抵抗膜(RST)3のTCR調整等のため、第2の熱処理を行う(TCR調整等が必要ない場合には、この熱処理は省略しても良い)。
感歪抵抗膜(RST)3を形成する第2の熱処理は、低感歪抵抗膜(R~R)5a~5cを形成する第1の熱処理よりも低い温度で行なわれる。熱処理の温度範囲は、第1の熱処理が600~800℃(クロムシリコンの結晶がネットワークを形成し始める温度領域)、第2の熱処理が200~500℃、望ましくは300℃程度(材料によって異なる)である。
In steps S8 and S9, the electrodes 7a to 7d and the strain-sensitive resistance film ( RST ) 3a are formed by photolithography (FIG. 4B (e)).
In step S10, a second heat treatment is performed to adjust the TCR of the strain-sensitive resistance film ( RST ) 3 (if TCR adjustment or the like is not required, this heat treatment may be omitted).
The second heat treatment for forming the strain-sensitive resistance film ( RST ) 3 is performed at a lower temperature than the first heat treatment for forming the low strain-sensitive resistance films (R 1 to R 3 ) 5a to 5c. The temperature range of the heat treatment is 600 to 800 ° C for the first heat treatment (temperature range in which chromium silicon crystals begin to form a network), 200 to 500 ° C for the second heat treatment, and preferably about 300 ° C (depending on the material). Is.

尚、低感歪抵抗膜(R~R)5a~5cと感歪抵抗膜(RST)3はブリッジ回路を構成するため抵抗値が同等になるように設計する。より望ましくは、低感歪抵抗膜(R~R)5a~5cと感歪抵抗膜(RST)3は抵抗値とTCRがともに同等になるよう設計する。 Since the low strain resistance films (R 1 to R 3 ) 5a to 5c and the strain sensitive resistance films ( RST ) 3 form a bridge circuit, they are designed so that the resistance values are the same. More preferably, the low strain resistance films (R 1 to R 3 ) 5a to 5c and the strain sensitive resistance films ( RST ) 3 are designed so that both the resistance value and the TCR are equal.

ステップS11において、例えば、メタルマスクを基板1の裏面(抵抗膜等を形成した反対の面)に密着させ、スパッタリングにより裏面電極9a~9dを形成する。この裏面電極の形成は、実装方法によっては省略しても良い(図4B(f))。
ステップS12において、表面電極7a~7dを露出させ、かつ低感歪抵抗膜(R~R)5a~5c及び感歪抵抗膜(RST)3上を覆うようにエポキシ系樹脂を印刷し、保護膜61を形成する(図4C(g))。
ステップS13において、ダイシングやブレーク等により、基板1を短冊状の基板1aに分割する(図4C(h))。
In step S11, for example, a metal mask is brought into close contact with the back surface of the substrate 1 (the opposite surface on which the resistance film or the like is formed), and the back surface electrodes 9a to 9d are formed by sputtering. The formation of the back surface electrode may be omitted depending on the mounting method (FIG. 4B (f)).
In step S12, the surface electrodes 7a to 7d are exposed, and an epoxy resin is printed so as to cover the low strain resistance films (R 1 to R 3 ) 5a to 5c and the strain resistance films ( RST ) 3. , A protective film 61 is formed (FIG. 4C (g)).
In step S13, the substrate 1 is divided into strip-shaped substrates 1a by dicing, breaking, or the like (FIG. 4C (h)).

ステップS14において、短冊状の基板1aの端面にNiCr系材料をスパッタリングし、端面電極10a~10dを形成する(図4D(i))。尚、この工程は、実装方法によっては省略しても良い。
ステップS15において、短冊上の基板1aを個片、すなわちチップ状に分割する(個片化基板1b)(図4D(j))。
ステップS16において、表面電極7a~7d、端面電極10a~10d、裏面電極9a~9d上にめっき皮膜11(11a~11d)を形成する(図4D(k))。
以上の工程により、本発明のブリッジ回路内蔵型歪抵抗素子を製造することができる。
尚、上記の工程は例示であり、製造方法は、これらの工程に限定されるものではない。
In step S14, a NiCr-based material is sputtered onto the end face of the strip-shaped substrate 1a to form end face electrodes 10a to 10d (FIG. 4D (i)). This step may be omitted depending on the mounting method.
In step S15, the substrate 1a on the strip is divided into individual pieces, that is, chips (individualized substrate 1b) (FIG. 4D (j)).
In step S16, the plating film 11 (11a to 11d) is formed on the front surface electrodes 7a to 7d, the end face electrodes 10a to 10d, and the back surface electrodes 9a to 9d (FIG. 4D (k)).
Through the above steps, the strain resistance element with a built-in bridge circuit of the present invention can be manufactured.
The above steps are exemplary, and the manufacturing method is not limited to these steps.

(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。図7は、第2の実施の形態によるブリッジ回路内蔵型歪抵抗素子の斜視図であり、図1の変形例を示す図である。尚、保護膜は省略している。なお、図3では、保護膜(図4C~図4D参照)は図示を省略している。
(Second embodiment)
Next, a second embodiment of the present invention will be described. FIG. 7 is a perspective view of the strain resistance element with a built-in bridge circuit according to the second embodiment, and is a diagram showing a modified example of FIG. 1. The protective film is omitted. In FIG. 3, the protective film (see FIGS. 4C to 4D) is not shown.

図7に示すように、本実施の形態によるブリッジ回路内蔵型歪抵抗素子Bにおいて、抵抗膜である感歪抵抗膜(RST)3と低感歪抵抗膜(R~R)5a~5cとは抵抗値が略同等になるようにパターンを設計する。
しかしながら、実際には抵抗値にばらつきが生じうる。
そこで、本実施の形態では、ブリッジ回路内蔵型歪抵抗素子Bにおいて、抵抗膜の抵抗値をパターン形成後に調整できるようにした。
より具体的には、ブリッジ回路内蔵型歪抵抗素子Bの基板1の表面に形成する抵抗膜のパターンに、予め、抵抗値調整領域を形成しておくと良い。
As shown in FIG. 7, in the strain resistance element B with a built-in bridge circuit according to the present embodiment, the strain-sensitive resistance film ( RST ) 3 which is a resistance film and the low strain-sensitive resistance film (R 1 to R 3 ) 5a to The pattern is designed so that the resistance value is substantially the same as that of 5c.
However, in reality, the resistance value may vary.
Therefore, in the present embodiment, in the strain resistance element B with a built-in bridge circuit, the resistance value of the resistance film can be adjusted after the pattern is formed.
More specifically, it is preferable to form a resistance value adjusting region in advance in the pattern of the resistance film formed on the surface of the substrate 1 of the strain resistance element B with a built-in bridge circuit.

抵抗値調整領域は、基板1に予め形成しておく抵抗膜のパターンである。当該パターンは、例えば蛇行パターンの線幅から膨出した膨出パターン21,23,25,27でも良い。膨出パターンとは、蛇行パターンの長手方向の一部の線幅を広くしたパターンである。また、膨出した部分を略矩形状に除去した粗調整パターン29であっても良い。これらのパターンの中から任意に選択して基板1に形成する。
また、要求される抵抗値によって、例えば高い抵抗値が必要な場合には抵抗膜のパターンは長くする(引き回す)必要があり、抵抗膜の占有面積を広くする必要がある。そこで、基板1の中央領域に向けて抵抗膜を形成する領域を広げても良いし、中央領域に抵抗膜を形成しても良い。
本実施の形態によれば、高い抵抗値を得るために細長の蛇行パターンを形成した場合であっても、幅が広い膨出パターンを予め形成しておくことで、抵抗値の調整が容易になる。
The resistance value adjusting region is a pattern of a resistance film formed in advance on the substrate 1. The pattern may be, for example, bulging patterns 21, 23, 25, 27 bulging from the line width of the meandering pattern. The bulging pattern is a pattern in which a part of the meandering pattern in the longitudinal direction is widened. Further, the coarse adjustment pattern 29 may be used in which the bulging portion is removed in a substantially rectangular shape. It is arbitrarily selected from these patterns and formed on the substrate 1.
Further, depending on the required resistance value, for example, when a high resistance value is required, the pattern of the resistance film needs to be lengthened (routed), and the occupied area of the resistance film needs to be widened. Therefore, the region where the resistance film is formed may be widened toward the central region of the substrate 1, or the resistance film may be formed in the central region.
According to the present embodiment, even when an elongated meandering pattern is formed in order to obtain a high resistance value, the resistance value can be easily adjusted by forming a wide bulging pattern in advance. Become.

(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。図8は、第3の実施の形態によるブリッジ回路内蔵型歪抵抗素子の斜視図であり、図1,図7の変形例を示す図である。尚、保護膜は省略している。
(Third embodiment)
Next, a third embodiment of the present invention will be described. FIG. 8 is a perspective view of the strain resistance element with a built-in bridge circuit according to the third embodiment, and is a diagram showing a modified example of FIGS. 1 and 7. The protective film is omitted.

図8に示すように、本実施の形態によるブリッジ回路内蔵型歪抵抗素子Cにおいて、抵抗膜である感歪抵抗膜(RST)3と低感歪抵抗膜(R~R)35a~35cとは抵抗値が略同等になるようにパターンを設計する。
低感歪抵抗膜(R~R)35a~35cは金属相と半導体相が混在する膜であるため、感歪抵抗膜RST3と比較して抵抗率が高い。
As shown in FIG. 8, in the strain resistance element C with a built-in bridge circuit according to the present embodiment, the strain-sensitive resistance film ( RST ) 3 which is a resistance film and the low strain-sensitive resistance film ( R1 to R3) 35a to The pattern is designed so that the resistance value is substantially the same as that of 35c.
Since the low strain-sensitive resistance films (R 1 to R 3 ) 35a to 35c are films in which a metal phase and a semiconductor phase are mixed, the resistivity is higher than that of the strain-sensitive resistance film RST 3.

感歪抵抗膜(RST)3,低感歪抵抗膜(R~R)35a~35cの抵抗値の差が大きい場合は、低感歪抵抗膜(R~R)35a~35cを蛇行パターンではなく単なる直線状パターンとしても良い。
このようにすると、パターンの設計が簡単であるためパターン異常による不良を低減できること、製造工程を簡略化できること、感歪抵抗膜(RST)3,低感歪抵抗膜(R~R)35a~35cとを目視等により見分けることができるため、実装方向の確認が容易であるという利点がある。
Low strain resistance film (R ST ) 3, Low strain resistance film (R 1 to R 3 ) 35a to 35c May be a simple linear pattern instead of a meandering pattern.
In this way, since the pattern design is simple, defects due to pattern abnormalities can be reduced, the manufacturing process can be simplified, and strain-sensitive resistance films ( RST ) 3 , low strain-sensitive resistance films ( R1 to R3) can be reduced. Since 35a to 35c can be visually distinguished from each other, there is an advantage that the mounting direction can be easily confirmed.

(第4の実施の形態)
次に、本発明の第4の実施の形態について説明する。図9は、第4の実施の形態によるブリッジ回路内蔵型歪抵抗素子の斜視図であり、図1,図7,図8の変形例を示す図である。尚、保護膜は省略している。図9(a)は表面から見た図、図9(b)は裏面から見た図である。
(Fourth Embodiment)
Next, a fourth embodiment of the present invention will be described. FIG. 9 is a perspective view of the strain resistance element with a built-in bridge circuit according to the fourth embodiment, and is a diagram showing modified examples of FIGS. 1, 7, and 8. The protective film is omitted. 9 (a) is a view seen from the front surface, and FIG. 9 (b) is a view seen from the back surface.

図9(a)に示すように、基板1表面71においては、実装先である回路基板の配線パターンによっては、4つの表面電極7a~7dを正方形等の一辺に偏在して形成することがある。
このような場合に、図9(a)、(b)に示すように、基板1の表面71において、感歪抵抗膜(RST)43を基板表面の各辺に沿うように引き回した抵抗膜のパターンとし、低感歪抵抗膜(R~R)41a~41cを基板表面71の中心に近い内部領域、すなわち感歪抵抗膜(RST)43のパターンの内側に形成した内部パターン41a~41cとするようにしても良い。
このような内部パターン41a~41cにより、感歪抵抗膜(RST)43を形成する領域を広く確保することができること、固定用金属膜51と組み合わせることにより強固な接着となり、安定したひずみ検出や耐久性が向上するという利点がある。
また、図9(b)に示すように、基板1の裏面72においては、表面電極7e~7hに対応した位置に裏面電極51a~51dが形成されている。また、裏面72には裏面電極51a~51dとは別に、ハンダ付け用の固定用金属膜51を、例えば、めっき、スパッタ、塗布等により形成する。
以上、本実施の形態で説明したように、実装先の回路基板の配線の形状、配置に応じて、表面電極や裏面電極の位置や形状を変更することができる。特に、表面電極や裏面電極を基板の端部近傍に偏在させて配置することで、低感歪抵抗膜(R~R)41a~41cを基板1の表面の中央部に設けることができ、感歪抵抗膜(RST)43を形成する領域を広めに確保することが可能になる。
As shown in FIG. 9A, on the substrate 1 surface 71, four surface electrodes 7a to 7d may be unevenly distributed on one side of a square or the like depending on the wiring pattern of the circuit board to be mounted. ..
In such a case, as shown in FIGS. 9A and 9B, a resistance film in which the strain-sensitive resistance film ( RST ) 43 is routed along each side of the substrate surface on the surface 71 of the substrate 1. The internal pattern 41a in which the low strain resistance films (R 1 to R 3 ) 41a to 41c are formed in the internal region near the center of the substrate surface 71, that is, inside the pattern of the strain resistance film ( RST ) 43. It may be set to ~ 41c.
With such internal patterns 41a to 41c, a wide area for forming the strain-sensitive resistance film ( RST ) 43 can be secured, and when combined with the fixing metal film 51, strong adhesion is achieved, and stable strain detection and stable strain detection can be performed. It has the advantage of improved durability.
Further, as shown in FIG. 9B, on the back surface 72 of the substrate 1, the back surface electrodes 51a to 51d are formed at positions corresponding to the front surface electrodes 7e to 7h. Further, on the back surface 72, apart from the back surface electrodes 51a to 51d, a fixing metal film 51 for soldering is formed by, for example, plating, spattering, coating, or the like.
As described above, as described in the present embodiment, the positions and shapes of the front surface electrodes and the back surface electrodes can be changed according to the shape and arrangement of the wiring of the circuit board of the mounting destination. In particular, by arranging the front surface electrodes and the back surface electrodes unevenly in the vicinity of the edges of the substrate, the low strain resistance films (R 1 to R 3 ) 41a to 41c can be provided in the center of the surface of the substrate 1. , It becomes possible to secure a wide area for forming the strain-sensitive resistance film ( RST ) 43.

上記の実施の形態において、図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
In the above embodiment, the configuration and the like shown in the illustration are not limited to these, and can be appropriately changed within the range in which the effect of the present invention is exhibited. In addition, it can be appropriately modified and implemented as long as it does not deviate from the scope of the object of the present invention.
In addition, each component of the present invention can be arbitrarily selected, and an invention having the selected configuration is also included in the present invention.

本発明は、ブリッジ回路内蔵型歪抵抗素子に利用可能である。 The present invention can be used for a strain resistance element having a built-in bridge circuit.

A,B,C ブリッジ回路内蔵型歪抵抗素子
D 歪み変形の方向
X ひずみケージ
Z 大型基板
1 基板
3a 感歪抵抗膜(RST
5a~5c 低感歪抵抗膜(R~R
7a~7d 表面電極
9a~9d 裏面電極
10a~10d 端面電極
11 メッキ層(皮膜)
A, B, C Strain resistance element with built-in bridge circuit D Direction of strain deformation X Strain cage Z Large board 1 Board 3a Strain-sensitive resistance film ( RST )
5a-5c Low-sensitivity strain resistance film (R 1 to R 3 )
7a to 7d Front surface electrodes 9a to 9d Back surface electrodes 10a to 10d End face electrodes 11 Plating layer (coating)

Claims (5)

基板と、
前記基板上に形成された電極と、
前記電極と電気的に接続された抵抗膜を備え、
前記抵抗膜のうち少なくとも一つは機械的な歪変形に応じて抵抗値が変化する感歪抵抗膜であり、
前記抵抗膜のうち前記感歪抵抗膜を除く抵抗膜は低感歪抵抗膜であり、
前記抵抗膜は前記基板の同一面上においてホイートストンブリッジ回路を形成する抵抗膜であることを特徴とするブリッジ回路内蔵型歪抵抗素子。
With the board
The electrodes formed on the substrate and
It has a resistance film that is electrically connected to the electrode.
At least one of the resistance films is a strain-sensitive resistance film whose resistance value changes according to mechanical strain deformation.
Of the resistance films, the resistance films other than the strain-sensitive resistance film are low strain-sensitive resistance films.
A strain resistance element with a built-in bridge circuit, wherein the resistance film is a resistance film that forms a Wheatstone bridge circuit on the same surface of the substrate.
前記低感歪抵抗膜は、金属的な挙動を示す金属相と半導体的な挙動を示す半導体相が混在した組織を有するサーメット抵抗材料からなる
請求項1に記載のブリッジ回路内蔵型歪抵抗素子。
The strain resistance element with a built-in bridge circuit according to claim 1, wherein the low strain resistance film is made of a cermet resistance material having a structure in which a metal phase exhibiting metallic behavior and a semiconductor phase exhibiting semiconductor behavior are mixed.
前記低感歪抵抗膜は、クロムシリコンの結晶と、非晶質な窒化シリコン又は非晶質な酸化シリコンを含有する
請求項1又は2に記載のブリッジ回路内蔵型歪抵抗素子。
The strain resistance element with a built-in bridge circuit according to claim 1 or 2, wherein the low strain resistance film contains chromium silicon crystals and amorphous silicon nitride or amorphous silicon oxide.
基板の同一面上においてホイートストンブリッジ回路を形成する抵抗膜を形成する工程を含むブリッジ回路内蔵型歪抵抗素子の製造方法であって、
基板の一面に低感歪抵抗膜を形成し、第1の熱処理を行う工程と、
前記基板の一面に感歪抵抗膜を形成し、前記第1の熱処理よりも低い温度で第2の熱処理を行う工程と
を有するブリッジ回路内蔵型歪抵抗素子の製造方法。
A method for manufacturing a strain resistance element with a built-in bridge circuit, which comprises a step of forming a resistance film for forming a Wheatstone bridge circuit on the same surface of a substrate.
The process of forming a low strain resistance film on one surface of the substrate and performing the first heat treatment,
A method for manufacturing a strain resistance element with a built-in bridge circuit, which comprises a step of forming a strain-sensitive resistance film on one surface of the substrate and performing a second heat treatment at a temperature lower than that of the first heat treatment.
前記低感歪抵抗膜は、クロムシリコンの結晶と、非晶質な窒化シリコン又は非晶質な酸化シリコンを含有するサーメット抵抗材料からなり、
前記第1の熱処理の温度が前記クロムシリコンの結晶ネットワークを形成し始める温度範囲である
請求項4に記載のブリッジ回路内蔵型歪抵抗素子の製造方法。
The low strain resistance film is composed of chromium silicon crystals and a cermet resistance material containing amorphous silicon nitride or amorphous silicon oxide.
The method for manufacturing a strain resistance element with a built-in bridge circuit according to claim 4, wherein the temperature of the first heat treatment is in a temperature range in which the crystal network of chromium silicon begins to be formed.
JP2020183431A 2020-11-02 2020-11-02 Bridge circuit built-in strain resistance element and manufacturing method thereof Pending JP2022073444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020183431A JP2022073444A (en) 2020-11-02 2020-11-02 Bridge circuit built-in strain resistance element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020183431A JP2022073444A (en) 2020-11-02 2020-11-02 Bridge circuit built-in strain resistance element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2022073444A true JP2022073444A (en) 2022-05-17

Family

ID=81605301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020183431A Pending JP2022073444A (en) 2020-11-02 2020-11-02 Bridge circuit built-in strain resistance element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2022073444A (en)

Similar Documents

Publication Publication Date Title
US8640549B2 (en) Strain gage and manufacturing method thereof
US5896081A (en) Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US4329878A (en) Bridge circuit formed of two or more resistance strain gauges
TWI506653B (en) Chip resistor and method of manufacturing the same
EP3702722B1 (en) Strain gauge and sensor module
WO1998029880A1 (en) Chip network resistor and method for manufacturing the same
WO2020059681A1 (en) Strain sensor resistor
US6614342B1 (en) Strain gauge
US11262256B2 (en) Sensor elements on thin foil/films
TW201344716A (en) Resistor device
KR101232613B1 (en) A thick film type pressure measuring sensor and manufacturing method of pressure measuring sensor
JPH0565807B2 (en)
JP6500182B2 (en) Strain gauge
JP2018133554A (en) Resistor element, method of manufacturing the same, and resistor element assembly
JP2022073444A (en) Bridge circuit built-in strain resistance element and manufacturing method thereof
US20220238260A1 (en) Ntc thin film thermistor and method for producing an ntc thin film thermistor
US20230175831A1 (en) Strain gauge
WO2020189217A1 (en) Chip resistor
JPH06275402A (en) Chip resistor, and method and circuit for detection of current
JP4867487B2 (en) Manufacturing method of chip resistor
JP2010199283A (en) Composite resistor and method of manufacturing the same
WO2023276884A1 (en) Sensor module and method for manufacturing sensor module
JP2007335488A5 (en)
JP2006080322A (en) Chip type compound electronic part
JPH033882B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423