JP2022049200A - Drive device - Google Patents
Drive device Download PDFInfo
- Publication number
- JP2022049200A JP2022049200A JP2020155286A JP2020155286A JP2022049200A JP 2022049200 A JP2022049200 A JP 2022049200A JP 2020155286 A JP2020155286 A JP 2020155286A JP 2020155286 A JP2020155286 A JP 2020155286A JP 2022049200 A JP2022049200 A JP 2022049200A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching element
- signal line
- fet
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本開示は、駆動装置に関する。 The present disclosure relates to a drive device.
特許文献1には、スイッチング回路の一例が開示される。このスイッチング回路は、並列スイッチング素子選択手段と、ゲート信号選択手段と、を具備する。並列スイッチング素子選択手段は、スイッチング素子を並列運転から除外する信号を発生する。 Patent Document 1 discloses an example of a switching circuit. This switching circuit includes a parallel switching element selection means and a gate signal selection means. The parallel switching element selection means generates a signal for excluding the switching element from parallel operation.
駆動回路から複数のスイッチング素子の各端子に信号を与えることで複数のスイッチング素子をオンオフする駆動装置では、発振防止等の観点から、端子に接続される信号線に抵抗を設ける構成が採用され得る。しかし、この構成のものでは、抵抗に異常が発生した場合(例えば、ドリフト故障が発生した場合等)、スイッチング素子を適切に動作させることができなくなる虞がある。このような問題を解消する方法としては、例えば、図3のように、抵抗(図3では、FETに対するゲート抵抗)を並列に接続するように二重化することが考えられるが、この方法では、スイッチ素子の2倍以上の抵抗数が必要となる。 In a drive device that turns on and off a plurality of switching elements by giving a signal from the drive circuit to each terminal of the plurality of switching elements, a configuration in which a resistor is provided in the signal line connected to the terminals can be adopted from the viewpoint of oscillation prevention and the like. .. However, with this configuration, if an abnormality occurs in the resistance (for example, when a drift failure occurs), there is a risk that the switching element cannot be operated properly. As a method of solving such a problem, for example, as shown in FIG. 3, it is conceivable to duplicate the resistance (gate resistance with respect to the FET in FIG. 3) so as to be connected in parallel. In this method, the switch is used. The number of resistances is more than twice that of the element.
本開示は、複数のスイッチング素子を適切に駆動しやすい装置を、抵抗数を抑えて実現する技術を提供することを一つの目的とする。 One object of the present disclosure is to provide a technique for realizing a device that can easily drive a plurality of switching elements appropriately while suppressing the number of resistors.
本開示の一つである駆動装置は、
端子に入力される信号に応じてオンオフ状態が切り替わる複数のスイッチング素子を駆動する駆動装置であって、
信号を出力する信号出力部と、
複数の第1抵抗部と、
第2抵抗部と、
を備え、
複数の前記第1抵抗部の各々は、前記信号出力部と各々の前記スイッチング素子との間の各信号線にそれぞれ設けられ、
前記第2抵抗部の一端は、複数の前記スイッチング素子のうちの一のスイッチング素子と前記信号出力部との間の第1信号線において、前記複数の第1抵抗部のうちの一の第1抵抗部と前記一のスイッチング素子の前記端子との間に電気的に接続され、
前記第2抵抗部の他端は、複数の前記スイッチング素子のうちの他のスイッチング素子と前記信号出力部との間の第2信号線において、前記複数の第1抵抗部のうちの他の第1抵抗部と前記他のスイッチング素子の前記端子との間に電気的に接続され、
前記信号出力部は、前記第1信号線及び前記第2信号線に対して第1信号及び第2信号を出力し、
前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第1信号が出力された場合に、前記第1信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力され、前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第2信号が出力された場合に、前記第2信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力される。
The drive device, which is one of the present disclosures, is
A drive device that drives multiple switching elements that switch on and off according to the signal input to the terminal.
A signal output unit that outputs a signal and
With multiple first resistance parts,
The second resistance part and
Equipped with
Each of the plurality of first resistance portions is provided in each signal line between the signal output portion and each of the switching elements.
One end of the second resistance section is the first of the plurality of first resistance sections in the first signal line between the switching element of one of the plurality of switching elements and the signal output section. It is electrically connected between the resistance part and the terminal of the one switching element.
The other end of the second resistance portion is the second of the plurality of first resistance portions in the second signal line between the other switching element of the plurality of switching elements and the signal output portion. It is electrically connected between one resistance part and the terminal of the other switching element.
The signal output unit outputs a first signal and a second signal to the first signal line and the second signal line.
When the first signal is output from the signal output unit to the first signal line and the second signal line, the signal corresponding to the first signal is the one switching element and the other switching element. Corresponds to the second signal when it is input to each of the terminals at the same time and the second signal is output from the signal output unit to the first signal line and the second signal line. A signal is input to each of the terminals of the one switching element and the other switching element at the same time.
本開示に係る技術は、複数のスイッチング素子を適切に駆動しやすい駆動装置を、抵抗数を抑えて実現することができる。 The technique according to the present disclosure can realize a drive device that can easily drive a plurality of switching elements appropriately while suppressing the number of resistors.
以下では、本開示の実施形態が列記されて例示される。なお、以下で例示される〔1〕~〔3〕の特徴は、矛盾しない範囲でどのように組み合わされてもよい。 Hereinafter, embodiments of the present disclosure are listed and exemplified. The features [1] to [3] exemplified below may be combined in any way within a consistent range.
〔1〕端子に入力される信号に応じてオンオフ状態が切り替わる複数のスイッチング素子を駆動する駆動装置であって、
2信号を出力する信号出力部と、
複数の第1抵抗部と、
第2抵抗部と、
を備え、
複数の前記第1抵抗部の各々は、前記信号出力部と各々の前記スイッチング素子との間の各信号線にそれぞれ設けられ、
前記第2抵抗部の一端は、複数の前記スイッチング素子のうちの一のスイッチング素子と前記信号出力部との間の第1信号線において、前記複数の第1抵抗部のうちの一の第1抵抗部と前記一のスイッチング素子の前記端子との間に電気的に接続され、
前記第2抵抗部の他端は、複数の前記スイッチング素子のうちの他のスイッチング素子と前記信号出力部との間の第2信号線において、前記複数の第1抵抗部のうちの他の第1抵抗部と前記他のスイッチング素子の前記端子との間に電気的に接続され、
前記信号出力部は、前記第1信号線及び前記第2信号線に対して第1信号及び第2信号を出力し、
前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第1信号が出力された場合に、前記第1信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力され、前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第2信号が出力された場合に、前記第2信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力される駆動装置。
[1] A drive device that drives a plurality of switching elements whose on / off state is switched according to a signal input to a terminal.
A signal output unit that outputs two signals and a signal output unit
With multiple first resistance parts,
The second resistance part and
Equipped with
Each of the plurality of first resistance portions is provided in each signal line between the signal output portion and each of the switching elements.
One end of the second resistance section is the first of the plurality of first resistance sections in the first signal line between the switching element of one of the plurality of switching elements and the signal output section. It is electrically connected between the resistance part and the terminal of the one switching element.
The other end of the second resistance portion is the second of the plurality of first resistance portions in the second signal line between the other switching element of the plurality of switching elements and the signal output portion. It is electrically connected between one resistance part and the terminal of the other switching element.
The signal output unit outputs a first signal and a second signal to the first signal line and the second signal line.
When the first signal is output from the signal output unit to the first signal line and the second signal line, the signal corresponding to the first signal is the one switching element and the other switching element. Corresponds to the second signal when it is input to each of the terminals at the same time and the second signal is output from the signal output unit to the first signal line and the second signal line. A drive device in which signals are input to the terminals of the one switching element and the other switching elements at the same time.
上記の〔1〕の駆動装置は、信号出力部と各スイッチング素子の端子との間に設けられる各信号線に第1抵抗部を介在させる構成を実現しつつ、いずれかの信号線に介在する第1抵抗部の故障時に、当該信号線に接続されるスイッチング素子の端子に対し、故障した第1抵抗部を介さずに信号出力部に基づく信号を与えることができる。例えば、信号出力部と一のスイッチング素子との間の第1信号線に介在する一の第1抵抗部に故障(例えばオープン故障等)が生じた場合でも、第2信号線側から第2抵抗部を介して上記一のスイッチング素子の端子に信号を与えることができる。同様に、信号出力部と他のスイッチング素子との間の第2信号線に介在する他の第1抵抗部に故障(例えばオープン故障等)が生じた場合でも、第1信号線側から第1抵抗部を介して上記他のスイッチング素子の端子に信号を与えることができる。 The drive device of the above [1] intervenes in one of the signal lines while realizing a configuration in which the first resistance portion is interposed in each signal line provided between the signal output unit and the terminal of each switching element. When the first resistance section fails, a signal based on the signal output section can be given to the terminal of the switching element connected to the signal line without going through the failed first resistance section. For example, even if a failure (for example, an open failure) occurs in the first resistance section interposed in the first signal line between the signal output section and the switching element, the second resistance from the second signal line side. A signal can be given to the terminal of the above-mentioned one switching element via the unit. Similarly, even if a failure (for example, an open failure) occurs in another first resistance section interposed in the second signal line between the signal output section and another switching element, the first from the first signal line side is the first. A signal can be given to the terminals of the other switching elements via the resistance portion.
〔2〕上記の〔1〕の駆動装置が適用される装置において、上記一のスイッチング素子は、第1のFET(Field Effect Transistor)であり、前記一のスイッチング素子の前記端子は、前記第1のFETのゲート端子である。前記他の第2スイッチ部は、第2のFETであり、前記他のスイッチング素子の前記端子は、前記第2のFETのゲート端子である。前記第1のFET及び前記第2のFETは、共通の導電路において互いに逆向きに配置される。前記信号出力部が前記第1信号線及び前記第2信号線に対して前記第1信号を出力した場合に、前記第1のFETのゲート端子及び前記第2のFETのゲート端子にハイレベル信号が入力される。前記信号出力部が前記第1信号線及び前記第2信号線に対して前記第2信号を出力した場合に、前記第1のFETのゲート端子及び前記第2のFETのゲート端子にローレベル信号が入力される。 [2] In the device to which the drive device of the above [1] is applied, the one switching element is a first FET (Field Effect Transistor), and the terminal of the one switching element is the first. This is the gate terminal of the FET. The other second switch unit is a second FET, and the terminal of the other switching element is a gate terminal of the second FET. The first FET and the second FET are arranged in opposite directions in a common conductive path. When the signal output unit outputs the first signal to the first signal line and the second signal line, a high level signal is sent to the gate terminal of the first FET and the gate terminal of the second FET. Is entered. When the signal output unit outputs the second signal to the first signal line and the second signal line, a low level signal is sent to the gate terminal of the first FET and the gate terminal of the second FET. Is entered.
上記〔2〕の駆動装置は、共通の導電路に第1のFETと第2のFETとが互いに逆向きに配置され、2つのFETのボディダイオードが逆向きとされた構造のものにおいて、両スイッチをいずれもオンする動作といずれもオフする動作とを良好に切り替え得る。つまり、上記〔2〕の駆動装置は、共通の導電路の通電を双方向に遮断する動作と、このような遮断を解除する動作とを良好に切り替え得る。具体的には、〔2〕の駆動装置は、いずれかのFETのゲート抵抗が故障した場合でも、2つのFETをオフさせて共通の導電路を双方向に遮断する動作と、2つのFETをオンさせて解除する動作とを切り替え得る構成を、抵抗数を抑えて実現することができる。 The drive device of the above [2] has a structure in which the first FET and the second FET are arranged in opposite directions on a common conductive path, and the body diodes of the two FETs are in opposite directions. The operation of turning on all the switches and the operation of turning off all the switches can be satisfactorily switched. That is, the drive device of the above [2] can satisfactorily switch between the operation of interrupting the energization of the common conductive path in both directions and the operation of canceling such interruption. Specifically, the drive device of [2] has an operation of turning off two FETs to cut off a common conductive path in both directions even if the gate resistance of one of the FETs fails, and two FETs. It is possible to realize a configuration in which the operation of turning on and off can be switched while suppressing the number of resistances.
〔3〕上記の〔2〕の駆動装置において、前記第1のFET及び前記第2のFETは、前記第1電源部と前記第2電源部との間の電力路に設けられる。そして、前記第1のFET及び前記第2のFETがいずれもオフ状態である場合に、前記第1電源部と前記第2電源部との間において前記電力路を介した電力供給が遮断され、前記第1のFET及び前記第2のFETがいずれもオン状態であることを条件として、前記第1電源部と前記第2電源部との間において前記電力路を介した電力供給が許容される。 [3] In the drive device of the above [2], the first FET and the second FET are provided in a power path between the first power supply unit and the second power supply unit. Then, when both the first FET and the second FET are in the off state, the power supply via the power path is cut off between the first power supply unit and the second power supply unit. On condition that both the first FET and the second FET are in the ON state, power supply via the power path is permitted between the first power supply unit and the second power supply unit. ..
上記の〔3〕の駆動装置は、いずれかのゲート抵抗が故障した場合でも2つのFETをオフさせて第1電源部と第2電源部との間を双方向に遮断する動作と2つのFETをオンさせて遮断を解除する動作とを切り替え得る構成を、抵抗数を抑えて実現することができる。 The drive device of the above [3] has an operation of turning off two FETs to cut off between the first power supply unit and the second power supply unit in both directions even if one of the gate resistances fails, and the two FETs. It is possible to realize a configuration in which the number of resistances can be suppressed to switch between the operation of turning on and the operation of releasing the cutoff.
<第1実施形態>
1.車載システムの概要
図1で示す車載システム100は、複数の電源(第1電源部91及び第2電源部92)を備えた車載用の電源システムとして構成されている。リレー装置1は、車載システム100の一部をなしている。駆動装置10は、リレー装置1の一部をなしている。以下では、駆動装置10を適用するシステムの例として、第1電源部91、第2電源部92、負荷94、スイッチング素子11,12,61,62などを備える車載システム100が代表例として説明される。但し、以下で説明される例は、あくまで代表例であり、駆動装置10の適用対象は、この例に限定されない。
<First Embodiment>
1. 1. Overview of the in-vehicle system The in-
第1電源部91及び第2電源部92は、例えば鉛バッテリ、リチウムイオン電池、電気二重層キャパシタなどの公知の蓄電部によって構成されている。第1電源部91及び第2電源部92の蓄電部の種類は、互いに同一でもよく、互いに異なっていてもよい。第1電源部91は、導電路80(電力路)の一部をなす第1電力路81に電気的に接続されている。第1電力路81は、導電路80のうちの複数のスイッチング素子11,12よりも第1電源部91側の導電路である。第2電源部92は、導電路80の一部をなす第2電力路82に電気的に接続されている。第2電力路82は、導電路80のうちの複数のスイッチング素子11,12よりも第2電源部92側の導電路である。第1電源部91及び第2電源部92は、一方の電源部の電力によって他方の電源部が充電されてもよく、図示されない発電機が設けられ、この発電機からの電力によって充電されてもよい。
The first
負荷94は、車載用の電気部品であり、負荷の種類は特に限定されない。図1の車載システム100では、第2電力路82に電気的に接続されて第2電力路82を介して電力の供給を受ける負荷94のみが例示されるが、第1電力路81に電気的に接続される負荷が設けられていてもよい。
The
リレー装置1は、主に、スイッチング素子11,12,61,62を備える。スイッチング素子11,12は、導電路80に設けられる。スイッチング素子11,12は、第1リレー部を構成する。スイッチング素子11,12は、導電路80の双方向の通電を遮断する遮断状態と、導電路80の双方向の通電を許容する解除状態とに切り替わる。スイッチング素子61,62は、第2のリレー部を構成する。スイッチング素子61,62は、導電路84(電力路)に設けられる。スイッチング素子61,62は、導電路84の双方向の通電を遮断する遮断状態と、導電路80の双方向の通電を許容する解除状態とに切り替わる。
The relay device 1 mainly includes switching
スイッチング素子11は、第1のFETに一例に相当する。スイッチング素子11は、Nチャネル型のMOSFETとして構成される。スイッチング素子11のゲート端子は、スイッチング素子の端子の一例に相当する。スイッチング素子11は、自身のゲート端子に入力される信号に応じてオンオフ状態が切り替わる素子である。図1の例では、スイッチング素子11のドレインは第1電力路81に電気的に接続される。第1電源部91から第1電力路81に対して出力電圧が印加された状態では、スイッチング素子11のドレイン端子は、第1電源部91の高電位側端子に電気的に接続される。スイッチング素子11のソース端子はスイッチング素子12のソース端子に電気的に接続されている。スイッチング素子11のボディダイオードは、アノードがスイッチング素子12のソースに電気的に接続され、カソードが第1電力路81に電気的に接続される。スイッチング素子11のゲート端子には、制御装置60からの信号に基づくオン信号(所定のハイレベル電圧の信号)及びオフ信号(所定のローレベル電圧の信号)が入力される。スイッチング素子11は、ゲート端子にオン信号が入力されたときにオン動作し、ゲート端子にオフ信号が入力されたときにオフ動作する。
The switching
スイッチング素子12は、第2のFETに一例に相当する。スイッチング素子12は、Nチャネル型のMOSFETとして構成される。スイッチング素子12は、自身のゲート端子に入力される信号に応じてオンオフ状態が切り替わる素子である。図1の例では、スイッチング素子12のドレインは第2電力路82に電気的に接続される。第2電源部92から第2電力路82に対して出力電圧が印加された状態では、スイッチング素子12のドレイン端子は、第2電源部92の高電位側端子に電気的に接続される。スイッチング素子12のソース端子はスイッチング素子11のソース端子に電気的に接続されている。スイッチング素子12のボディダイオードは、アノードがスイッチング素子11のソースに電気的に接続され、カソードが第2電力路82に電気的に接続される。スイッチング素子12のゲート端子には、制御装置60からの信号に基づくオン信号(所定のハイレベル電圧の信号)及びオフ信号(所定のローレベル電圧の信号)が入力される。スイッチング素子12は、ゲート端子にオン信号が入力されたときにオン動作し、ゲート端子にオフ信号が入力されたときにオフ動作する。
The switching
このように、スイッチング素子11(第1のFET)及びスイッチング素子12(第2のFET)は、共通の導電路80において互いに逆向きに配置される。なお、スイッチング素子61は、スイッチング素子11と同様の構成をなし、スイッチング素子62は、スイッチング素子12と同様の構成をなす。スイッチング素子61,62は、共通の導電路84において互いに逆向きに配置される。
In this way, the switching element 11 (first FET) and the switching element 12 (second FET) are arranged in opposite directions in the common
リレー装置1では、スイッチング素子11及びスイッチング素子12は、第1電源部91と第2電源部92との間の導電路80に設けられる。導電路80は、電力路の一例に相当する。そして、スイッチング素子11及びスイッチング素子12がいずれもオフ状態である場合に、第1電源部91と第2電源部92との間において導電路80を介した電力供給が遮断される。即ち、スイッチング素子11及びスイッチング素子12がいずれもオフ状態である場合には、第1電源部91から第2電源部92への通電が遮断され、第2電源部92から第1電源部91への通電が遮断される。スイッチング素子11及びスイッチング素子12がいずれもオン状態であることを条件として、第1電源部91と第2電源部92との間において導電路80を介した電力供給が許容される。スイッチング素子11及びスイッチング素子12がいずれもオン状態である場合には、第1電源部91から第2電源部92への通電が許容され、第2電源部92から第1電源部91への通電が許容される。
In the relay device 1, the switching
駆動装置10は、複数のスイッチング素子11,12,61,62を駆動する装置である。駆動装置10は、制御装置60と、ゲート抵抗部20,30を備える。複数のスイッチング素子11,12とゲート抵抗部20とによって第1リレー部3Aが構成される。複数のスイッチング素子61,62とゲート抵抗部30とによって第2リレー部3Bが構成される。第1リレー部3Aと第2リレー部3Bは同一の構成をなす。第1リレー部3A及び第2リレー部3Bはいずれも制御装置60に接続され、制御装置60から信号を受ける構成をなす。第1リレー部3Aは、自身の一部をなす複数のスイッチング素子11,12が導電路80に介在し、導電路80を遮断状態と解除状態とに切り替え。第2リレー部3Bは、自身の一部をなす複数のスイッチング素子61,62が導電路84に介在し、導電路84を遮断状態と解除状態とに切り替える。
The
制御装置60は、信号出力部の一例に相当する。制御装置60は、少なくとも第1信号及び第2信号を切り替えて出力する。制御装置60は、複数のスイッチング素子11,12,61,62を駆動する駆動回路として機能する。制御装置60は、例えば、マイクロコンピュータなどの情報処理装置によって構成されていてもよく、その他のハードウェア回路によって構成されていてもよい。第1信号は、スイッチング素子をオン動作させる信号である。第1信号は、例えば所定の第1電圧のハイレベル信号である。第2信号は、スイッチング素子をオフ動作させる信号である。第2信号は、例えばハイレベル信号よりも低い第2電圧のローレベル信号である。
The
ゲート抵抗部20は、第1信号線41と第2信号線42と複数の第1抵抗部21A,21Bと第2抵抗部22とを備える。なお、ゲート抵抗部20とゲート抵抗部30は同一の構成をなす。第1信号線41と第1信号線51は同一の構成をなし、第2信号線42と第2信号線52は同一の構成をなす。
The
第1信号線41は、一方側の端部が制御装置60に接続され、他方側の端部がスイッチング素子11のゲート端子に接続される信号線である。第1信号線41は、導体によって構成される導電路であり、電圧信号を伝達する機能を有する。第1信号線41は、信号線41A,41B,41Cを含む。信号線41Aは、一の第1抵抗部21Aの一端と制御装置60との間の信号線である。信号線41Bは、一の第1抵抗部21Aの他端と、接続点P1との間の信号線である。信号線41Cは、接続点P1とスイッチング素子11のゲート端子との間の信号線である。
The
第2信号線42は、一方側の端部が制御装置60に接続され、他方側の端部がスイッチング素子12のゲート端子に接続される信号線である。第2信号線42は、導体によって構成される導電路であり、電圧信号を伝達する機能を有する。第2信号線42は、信号線42A,42B,42Cを含む。信号線42Aは、他の第1抵抗部21Bの一端と制御装置60との間の信号線である。信号線42Bは、他の第1抵抗部21Bの他端と、接続点P2との間の信号線である。信号線42Cは、接続点P2とスイッチング素子12のゲート端子との間の信号線である。
The
複数の第1抵抗部21A,21Bの各々は、制御装置60と各々のスイッチング素子11,12との間の各信号線(第1信号線41及び第2信号線42の各々)にそれぞれ設けられる。一の第1抵抗部21Aは、第1信号線41の途中に介在、一端が信号線41Aに電気的に接続され、他端が信号線41Bに電気的に接続される。他の第1抵抗部21Bは、第2信号線42の途中に介在し、一端が信号線42Aに電気的に接続され、他端が信号線42Bに電気的に接続される。
Each of the plurality of
第2抵抗部22は、複数の第1抵抗部21A,21Bよりも複数のスイッチング素子11,12側において、第1信号線41及び第2信号線42に対して電気的に接続される。第2抵抗部22の一端は、第1信号線41における第1抵抗部21Aとスイッチング素子11のゲート端子との間の接続点P1に電気的に接続される。第2抵抗部22の他端は、第2信号線42における第1抵抗部21Bとスイッチング素子12のゲート端子との間の接続点P2に電気的に接続される。
The
リレー装置1では、制御装置60から第1信号線41及び第2信号線42に対しハイレベル電圧(例えば5V)の第1信号が出力された場合、第1信号に対応するハイレベル電圧の信号(ハイレベル信号)がスイッチング素子11,12の各ゲート端子に同時期に入力される。スイッチング素子11,12はいずれも、ゲート端子にハイレベル電圧の信号が入力されているときにオン状態となる。制御装置60から第1信号線41及び第2信号線42に対し上記第1信号よりも電圧が低いローレベル電圧(例えば0V)の第2信号が出力された場合、第2信号に対応するローレベル電圧の信号(ローレベル信号)がスイッチング素子11,12の各ゲート端子に対して同時期に入力される。スイッチング素子11,12はいずれも、ゲート端子にローレベル電圧の信号が入力されているときにオフ状態となる。
In the relay device 1, when the first signal of the high level voltage (for example, 5V) is output from the
リレー装置1では、一の第1抵抗部21Aがオープン故障しているときに、制御装置60から第1信号線41及び第2信号線42に対してハイレベル電圧の第1信号が出力されると、第1信号線41(信号線41A)に対して与えられた第1信号は、一の第1抵抗部21Aの位置で遮断される。しかし、制御装置60から第2信号線42に対して出力されたハイレベル電圧の第1信号に応じて、他の第1抵抗部21B及び第2抵抗部22を介してスイッチング素子11のゲート端子にハイレベル電圧の信号が入力される。従って、一の抵抗部21Aがオープン故障している場合でも、第1信号に対応するハイレベル電圧の信号(ハイレベル信号)がスイッチング素子11,12の各ゲート端子に同時期に入力される。同様に、一の第1抵抗部21Aがオープン故障しているときに制御装置60から第2信号線42に第2信号が出力された場合、他の第1抵抗部21B及び第2抵抗部22を介してスイッチング素子11のゲート端子にローレベル電圧の信号が入力される。従って、一の抵抗部21Aがオープン故障している場合でも、第2信号に対応するローレベル電圧の信号(ローレベル信号)がスイッチング素子11,12の各ゲート端子に同時期に入力される。このような動作は、一の第1抵抗部21Aではなく他の抵抗部21Bがオープン故障している場合でも、同様になされる。
In the relay device 1, when the
なお、上述の説明では、制御装置60から第1リレー部3Aに対して第1信号及び第2信号が出力される場合を説明したが、制御装置60から第2リレー部3Bに対して第1信号及び第2信号が出力される場合も第1リレー部3Aと同様に動作する。
In the above description, the case where the first signal and the second signal are output from the
次の説明は、本実施形態の効果の例に関する。
駆動装置10は、制御装置60(信号出力部)と複数のスイッチング素子11,12,61,62の各々の端子との間に設けられる各信号線に第1抵抗部を介在させる構成を実現しつつ、いずれかの信号線に介在する第1抵抗部の故障時に、当該信号線に接続されるスイッチング素子の端子に対し、故障した第1抵抗部を介さずに制御装置60に基づく信号を与えることができる。例えば、制御装置60と一のスイッチング素子11との間の第1信号線41に介在する一の第1抵抗部21Aに故障(例えばオープン故障等)が生じた場合でも、第2信号線42側から第2抵抗部22を介して一のスイッチング素子11の端子に信号を与えることができる。同様に、制御装置60と他のスイッチング素子12との間の第2信号線42に介在する他の第1抵抗部21Bに故障(例えばオープン故障等)が生じた場合でも、第1信号線41側から第1抵抗部21Aを介して他のスイッチング素子12の端子に信号を与えることができる。
The following description relates to an example of the effect of this embodiment.
The
駆動装置10は、共通の導電路80にスイッチング素子11(第1のFET)とスイッチング素子12(第2のFET)とが互いに逆向きに配置され、2つのFETのボディダイオードが逆向きとされた構造のものに適用される。駆動装置10は、このような装置において、両スイッチング素子をいずれもオンする動作といずれもオフする動作とを良好に切り替え得る。つまり、駆動装置10は、共通の導電路80の通電を双方向に遮断する動作と、このような遮断を解除する動作とを良好に切り替え得る。駆動装置10は、「いずれかのFETのゲート抵抗が故障した場合でも、2つのFETをオフさせて共通の導電路80を双方向に遮断する動作と、2つのFETをオンさせて解除する動作とを切り替え得る構成」を抵抗数を抑えて実現することができる。
In the
駆動装置10は、いずれかのゲート抵抗が故障した場合でも2つのFETをオフさせて第1電源部91と第2電源部92との間を双方向に遮断する動作と2つのFETをオンさせて遮断を解除する動作とを切り替え得る構成を、抵抗数を抑えて実現することができる。
Even if one of the gate resistances fails, the
<他の実施形態>
本開示は、上記記述及び図面によって説明した実施形態に限定されるものではない。例えば、上述又は後述の実施形態の特徴は、矛盾しない範囲であらゆる組み合わせが可能である。また、上述又は後述の実施形態のいずれの特徴も、必須のものとして明示されていなければ省略することもできる。更に、上述した実施形態は、次のように変更されてもよい。
<Other embodiments>
The present disclosure is not limited to the embodiments described above with reference to the description and drawings. For example, the features of the embodiments described above or below can be combined in any combination within a consistent range. Further, any of the features of the above-mentioned or later-described embodiments may be omitted unless it is clearly stated as essential. Further, the above-described embodiment may be modified as follows.
上記の実施形態では、スイッチング素子としてNチャネル型のMOSFETを例示したが、Pチャネル型のMOSFETであってもよい。或いは、スイッチング素子は、図1とは異なる他種のFETであってもよい。これらの場合も、ゲート端子がスイッチング素子の端子の一例に相当する。或いは、スイッチング素子は、一般的なバイポーラトランジスタであってもよい。この場合、バイポーラトランジスタのベース端子がスイッチング素子の端子の一例に相当する。或いは、スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。この場合、IGBTのゲート端子がスイッチング素子の端子の一例に相当する。 In the above embodiment, the N-channel MOSFET is exemplified as the switching element, but it may be a P-channel MOSFET. Alternatively, the switching element may be another type of FET different from that shown in FIG. In these cases as well, the gate terminal corresponds to an example of the terminal of the switching element. Alternatively, the switching element may be a general bipolar transistor. In this case, the base terminal of the bipolar transistor corresponds to an example of the terminal of the switching element. Alternatively, the switching element may be an IGBT (Insulated Gate Bipolar Transistor). In this case, the gate terminal of the IGBT corresponds to an example of the terminal of the switching element.
上記の実施形態では、駆動装置10がスイッチング素子11,12,61,62を含んでいなかったが、駆動装置10がスイッチング素子11,12,61,62を含んでいてもよい。即ち、リレー装置1の全体が駆動装置に該当してもよい。
In the above embodiment, the
上記実施形態では、第1信号線と第2信号線が制御装置60の別々の端子に接続されていたが、制御装置60における同一の端子に接続されていてもよい。
In the above embodiment, the first signal line and the second signal line are connected to different terminals of the
上記実施形態の駆動装置10に加え、第1電力路81の電流値を検出する電流検出回路が設けられていてもよい。制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第1電力路81の電流値が所定の閾値以上となった場合に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。この構成に代えて、又はこの構成に加えて、第2電力路82の電流値を検出する電流検出回路が設けられていてもよい。制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第2電力路82の電流値が所定の閾値以上となった場合に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。この構成は、ゲート抵抗が故障した場合であっても、過電流時に確実な遮断動作を実現することができる。
In addition to the
上記実施形態の駆動装置10に加え、第1電力路81の電圧値を検出する電圧検出回路が設けられていてもよい。制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第1電力路81の電圧値が第1電圧閾値未満となった場合(低電圧状態となった場合)に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。或いは、制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第1電力路81の電圧値が第2電圧閾値を超えた場合(過電圧状態となった場合)に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。この構成に代えて、又はこの構成に加えて、第2電力路82の電圧値を検出する電圧検出回路が設けられていてもよい。制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第2電力路82の電圧値が第1電圧閾値未満となった場合(低電圧状態となった場合)に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。或いは、制御装置60は、第1信号線41及び第2信号線42に対して第1信号を出力しているとき(スイッチング素子11,12をオン動作させているとき)に第1電力路81の電圧値が第2電圧閾値を超えた場合(過電圧状態となった場合)に、第1信号線41及び第2信号線42に対する出力を第1信号から第2信号に切り替えるように保護動作を行ってもよい。この構成は、ゲート抵抗が故障した場合であっても、電圧異常時に確実な遮断動作を実現することができる。
In addition to the
図1の構成に代えて、図2のような構成が採用されてもよい。図2に開示されるリレー装置201において、駆動装置10は、第1実施形態の駆動装置10と同一である。図2のリレー装置201では、各信号線41,42,51,52に接続される回路の配置が第1実施形態に係るリレー装置1とは異なる。なお、スイッチング素子11,12,61,62は、例えば、別々の導電路に設けられていてもよく、いずれか複数が共通の導電路に設けられていてもよい。
Instead of the configuration of FIG. 1, the configuration as shown in FIG. 2 may be adopted. In the
なお、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示された範囲内又は特許請求の範囲と均等の範囲内での全ての変更が含まれることが意図される。 It should be noted that the embodiments disclosed this time are exemplary in all respects and are not restrictive. The scope of the present invention is not limited to the embodiments disclosed here, but includes all modifications within the scope indicated by the claims or within the scope equivalent to the claims. Is intended.
10 :駆動装置
11,61:スイッチング素子(一のスイッチング素子、第1のFET)
12,62:スイッチング素子(他のスイッチング素子、第2のFET)
21A :第1抵抗部(一の第1抵抗部)
21B :第1抵抗部(他の第1抵抗部)
22 :第2抵抗部
41,51:第1信号線
42,52:第2信号線
60 :制御装置(信号出力部)
80 :導電路(共通の導電路)
84 :導電路(共通の導電路)
91 :第1電源部
92 :第2電源部
10: Drive
12, 62: Switching element (other switching element, second FET)
21A: 1st resistance part (1st resistance part)
21B: 1st resistance part (other 1st resistance part)
22:
80: Conductive path (common conductive path)
84: Conductive path (common conductive path)
91: 1st power supply unit 92: 2nd power supply unit
Claims (3)
信号を出力する信号出力部と、
複数の第1抵抗部と、
第2抵抗部と、
を備え、
複数の前記第1抵抗部の各々は、前記信号出力部と各々の前記スイッチング素子との間の各信号線にそれぞれ設けられ、
前記第2抵抗部の一端は、複数の前記スイッチング素子のうちの一のスイッチング素子と前記信号出力部との間の第1信号線において、前記複数の第1抵抗部のうちの一の第1抵抗部と前記一のスイッチング素子の前記端子との間に電気的に接続され、
前記第2抵抗部の他端は、複数の前記スイッチング素子のうちの他のスイッチング素子と前記信号出力部との間の第2信号線において、前記複数の第1抵抗部のうちの他の第1抵抗部と前記他のスイッチング素子の前記端子との間に電気的に接続され、
前記信号出力部は、前記第1信号線及び前記第2信号線に対して第1信号及び第2信号を出力し、
前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第1信号が出力された場合に、前記第1信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力され、前記信号出力部から前記第1信号線及び前記第2信号線に対して前記第2信号が出力された場合に、前記第2信号に対応する信号が前記一のスイッチング素子及び前記他のスイッチング素子の各前記端子に対して同時期に入力される
駆動装置。 A drive device that drives multiple switching elements that switch on and off according to the signal input to the terminal.
A signal output unit that outputs a signal and
With multiple first resistance parts,
The second resistance part and
Equipped with
Each of the plurality of first resistance portions is provided in each signal line between the signal output portion and each of the switching elements.
One end of the second resistance section is the first of the plurality of first resistance sections in the first signal line between the switching element of one of the plurality of switching elements and the signal output section. It is electrically connected between the resistance part and the terminal of the one switching element.
The other end of the second resistance portion is the second of the plurality of first resistance portions in the second signal line between the other switching element of the plurality of switching elements and the signal output portion. It is electrically connected between one resistance part and the terminal of the other switching element.
The signal output unit outputs a first signal and a second signal to the first signal line and the second signal line.
When the first signal is output from the signal output unit to the first signal line and the second signal line, the signal corresponding to the first signal is the one switching element and the other switching element. Corresponds to the second signal when it is input to each of the terminals at the same time and the second signal is output from the signal output unit to the first signal line and the second signal line. A drive device in which a signal is input to each of the terminals of the one switching element and the other switching element at the same time.
前記一のスイッチング素子の前記端子は、前記第1のFETのゲート端子であり、
前記他の第2スイッチ部は、第2のFETであり、
前記他のスイッチング素子の前記端子は、前記第2のFETのゲート端子であり、
前記第1のFET及び前記第2のFETは、共通の導電路において互いに逆向きに配置され、
前記信号出力部が前記第1信号線及び前記第2信号線に対して前記第1信号を出力した場合に、前記第1のFETのゲート端子及び前記第2のFETのゲート端子にハイレベル信号が入力され、前記信号出力部が前記第1信号線及び前記第2信号線に対して前記第2信号を出力した場合に、前記第1のFETのゲート端子及び前記第2のFETのゲート端子にローレベル信号が入力される
請求項1に記載の駆動装置。 The one switching element is a first FET, and is
The terminal of the one switching element is a gate terminal of the first FET.
The other second switch unit is a second FET, and is
The terminal of the other switching element is a gate terminal of the second FET.
The first FET and the second FET are arranged in opposite directions in a common conductive path.
When the signal output unit outputs the first signal to the first signal line and the second signal line, a high level signal is sent to the gate terminal of the first FET and the gate terminal of the second FET. Is input, and when the signal output unit outputs the second signal to the first signal line and the second signal line, the gate terminal of the first FET and the gate terminal of the second FET. The drive device according to claim 1, wherein a low level signal is input to.
前記第1のFET及び前記第2のFETがいずれもオフ状態である場合に、前記第1電源部と前記第2電源部との間において前記電力路を介した電力供給が遮断され、前記第1のFET及び前記第2のFETがいずれもオン状態であることを条件として、前記第1電源部と前記第2電源部との間において前記電力路を介した電力供給が許容される
請求項2に記載の駆動装置。 The first FET and the second FET are provided in a power path between the first power supply unit and the second power supply unit.
When both the first FET and the second FET are in the off state, the power supply via the power path is cut off between the first power supply unit and the second power supply unit, and the first power supply unit is cut off. A claim that power supply via the power path is permitted between the first power supply unit and the second power supply unit, provided that both the FET 1 and the second FET are in the ON state. 2. The drive device according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020155286A JP2022049200A (en) | 2020-09-16 | 2020-09-16 | Drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020155286A JP2022049200A (en) | 2020-09-16 | 2020-09-16 | Drive device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022049200A true JP2022049200A (en) | 2022-03-29 |
Family
ID=80853802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155286A Pending JP2022049200A (en) | 2020-09-16 | 2020-09-16 | Drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022049200A (en) |
-
2020
- 2020-09-16 JP JP2020155286A patent/JP2022049200A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108023583B (en) | Semiconductor switch control device | |
CN111469783B (en) | Power supply device | |
CN108604809B (en) | Relay device and power supply device | |
CN110235332B (en) | Power supply control device | |
CN109075597B (en) | Relay device and power supply device | |
CN108886266B (en) | Relay device and vehicle-mounted system | |
CN109075558B (en) | Relay device | |
US20220029410A1 (en) | Current sense circuit | |
US20130140884A1 (en) | Signal output circuit | |
WO2022244687A1 (en) | Blocking control device and blocking control system | |
WO2020137507A1 (en) | Conduction control device and power supply system | |
CN114448079A (en) | Power supply switching control system | |
CN111034046A (en) | Connection unit and power supply system | |
US11128131B2 (en) | Semiconductor device | |
JP2022049200A (en) | Drive device | |
WO2022202350A1 (en) | Abnormality detection device, and abnormality detection method | |
JP7420770B2 (en) | Power supply control device and semiconductor failure detection method | |
WO2022059370A1 (en) | Drive device | |
WO2015006449A1 (en) | Solid state switch | |
WO2017159307A1 (en) | Power supply box | |
JP7530556B2 (en) | Earth fault detection device | |
JP2019160487A (en) | Power supply circuit | |
US20170329378A1 (en) | Load driving device | |
JP2020005344A (en) | Power supply control device | |
CN110171392B (en) | Wiper drive circuit |