JP2022048884A - 半導体モジュール - Google Patents

Abstract

【課題】スイッチング素子のスイッチング速度に関する外部信号を入力する端子等を追加することなしに、スイッチング速度を切り替えることができる、半導体モジュールを提供する。【解決手段】半導体モジュール１００は、半導体スイッチ１１０と、半導体スイッチ１１０のスイッチングを指示する制御信号Ｖｉｎに応じて、半導体スイッチ１１０を駆動する駆動部１２０と、制御信号Ｖｉｎのレベルに応じて、駆動部１２０による半導体スイッチ１１０のスイッチング速度を変更する変更部１３０と、を備える。【選択図】図１

Description

本発明は、半導体モジュールに関する。

特許文献１には、電力変換装置において「インバータの各スイッチング素子のゲート抵抗を必要に応じて調整可能にする」ことが記載されている（段落００２４）。特許文献２には、「上記パッケージ（P1）の外部から、上記スイッチング素子（11,11a～11f）がオン及びオフするスイッチング速度に関する外部信号、が入力される入力部（3d,3e）と、上記パッケージ（P1）内に収められており、上記スイッチング素子（11,11a～11f）の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部（221,229,23）とを備えることを特徴とする半導体装置」が記載されている（段落０００９）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００９－２０７２６３号公報
［特許文献２］ 特開２０１９－１７６３９２号公報

上記特許文献１および２の技術においては、スイッチング素子のスイッチング速度に関する外部信号を入力する端子等を追加することなしに、スイッチング素子のスイッチング速度を切り替えることができない。

本発明の第１の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体スイッチを備えてよい。半導体モジュールは、半導体スイッチのスイッチングを指示する制御信号に応じて、半導体スイッチを駆動する駆動部を備えてよい。半導体モジュールは、制御信号のレベルに応じて、駆動部による半導体スイッチのスイッチング速度を変更する変更部を備えてよい。

変更部は、半導体スイッチのオンまたはオフの少なくとも１つを指示している場合における制御信号のレベルに応じて、スイッチング速度を変更してよい。

変更部は、制御信号のレベルと第１閾値とを比較する第１コンパレータを有してよい。変更部は、第１コンパレータの比較結果に応じて、スイッチング速度を変更する変更回路を有してよい。

変更部は、第１コンパレータの比較結果をホールドするホールド回路を有してよい。変更回路は、ホールド回路がホールドした第１コンパレータの比較結果に応じて、スイッチング速度を変更してよい。

ホールド回路は、半導体スイッチのオンまたはオフが指示されたことに応じてホールドした第１コンパレータの比較結果を、半導体スイッチが次回以降で少なくとも１回オンまたはオフされるまでの間ホールドしてよい。

ホールド回路は、半導体スイッチのオンまたはオフが指示されたことに応じてホールドした第１コンパレータの比較結果を、ホールド回路がリセットされるまでの間ホールドしてよい。

変更部は、第１コンパレータの比較結果を遅延させる遅延回路を有してよい。変更回路は、遅延回路が遅延させた第１コンパレータの比較結果に応じて、スイッチング速度を変更してよい。

遅延回路は、半導体スイッチのオンまたはオフが指示されたことに応じて第１コンパレータが出力する比較結果を、半導体スイッチが次回以降で少なくとも１回オンまたはオフされるまで遅延させてよい。

半導体モジュールは、制御信号のレベルを第２閾値と比較する第２コンパレータを更に備えてよい。駆動部は、第２コンパレータの比較結果に応じて、半導体スイッチをスイッチングしてよい。

駆動部は、半導体スイッチの駆動能力が異なる複数の駆動回路を有してよい。変更部は、制御信号のレベルに応じて、複数の駆動回路のうち半導体スイッチの駆動に用いる駆動回路を変更してよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る半導体モジュール１００の構成を示す。 本実施形態に係る半導体モジュール１００の動作例を示す。 本実施形態の第１変形例に係る駆動部３２０の構成を示す。 本実施形態の第２変形例に係る駆動部４２０の構成を示す。 本実施形態の第３変形例に係るホールド回路５４５の構成を示す。 本実施形態の第３変形例に係るホールド回路５４５の第１動作例を示す。 本実施形態の第３変形例に係るホールド回路５４５の第２動作例を示す。 本実施形態の第４変形例に係るホールド回路８４５の構成を示す。 本実施形態の第５変形例に係る変更部９３０を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る半導体モジュール１００の構成を示す。半導体モジュール１００は、パワーモジュールであってよく、半導体スイッチ１１０と、半導体スイッチ１１０の駆動回路および保護回路等を筐体に内蔵し、または樹脂封止することによりパッケージ化したインテリジェントパワーモジュール（ＩＰＭ）であってもよい。半導体モジュール１００は、半導体スイッチ１１０のスイッチング速度を指示するための外部端子を追加することなしに、半導体スイッチ１１０のスイッチング速度を外部から切り替えることを可能とする。半導体モジュール１００は、半導体スイッチ１１０と、駆動部１２０と、変更部１３０と、電圧源１７０と、コンパレータ１８０とを備える。

半導体スイッチ１１０は、主端子としてコレクタおよびエミッタ、制御端子としてゲートを有するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を有する。半導体スイッチ１１０は、本図に示すように、このＩＧＢＴと逆並列に接続された還流ダイオードを有してよい。半導体スイッチ１１０は、コレクタおよびエミッタの各主端子が半導体モジュール１００の外部端子ＣおよびＥに接続され、制御端子が駆動部１２０に接続される。これに代えて、半導体スイッチ１１０は、主端子としてドレインおよびソース、制御端子としてゲートを有するパワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を有してよい。この場合、半導体スイッチ１１０は、ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして用いてもよい。

駆動部１２０は、変更部１３０に接続される。駆動部１２０は、半導体モジュール１００の外部端子から入力される、半導体スイッチ１１０のスイッチングを指示する制御信号Ｖｉｎに応じて、半導体スイッチ１１０を駆動する。駆動部１２０は、半導体スイッチ１１０のスイッチング速度を変更可能とすべく、複数の駆動回路１２５ａ～ｂ（以下、「駆動回路１２５」とも示す。）を有する。各駆動回路１２５は、半導体モジュール１００内の制御用電源電圧Ｖｃｃ（以下、「電圧Ｖｃｃ」とも示す。）を受けて動作する。複数の駆動回路１２５は、半導体スイッチ１１０の駆動能力が互いに異なり、これによって半導体スイッチ１１０のスイッチング速度を異ならせる。本実施形態においては、駆動回路１２５ａは、駆動回路１２５ｂよりも駆動能力が高い。これに代えて、駆動回路１２５ａは、駆動回路１２５ｂよりも駆動能力が低くてもよい。

変更部１３０は、制御信号Ｖｉｎのレベルに応じて、駆動部１２０による半導体スイッチ１１０のスイッチング速度を変更する。本実施形態に係る変更部１３０は、半導体スイッチ１１０のオンを指示している場合における制御信号Ｖｉｎのレベルに応じて、スイッチング速度を変更する。ここで、変更部１３０は、制御信号Ｖｉｎのレベルに応じて、複数の駆動回路１２５のうち半導体スイッチ１１０の駆動に用いる駆動回路１２５を変更することにより、半導体スイッチ１１０のスイッチング速度を変更する。変更部１３０は、電圧源１３５と、コンパレータ１４０と、ホールド回路１４５と、変更回路１５０とを有する。

電圧源１３５は、複数の駆動回路１２５のいずれによって半導体スイッチ１１０を駆動するかの境界とする第１閾値電圧ｘを発生する。第１閾値電圧ｘは、第１閾値の一例である。コンパレータ１４０は、第１コンパレータの一例であり、制御信号Ｖｉｎのレベルと第１閾値電圧ｘとを比較する。本実施形態に係るコンパレータ１４０は、電圧Ｖｃｃを受けて動作し、正側端子に制御信号Ｖｉｎの電圧レベル、負側端子に第１閾値電圧ｘを入力する。コンパレータ１４０は、制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘよりも高い場合に論理Ｈ（Ｈｉｇｈ）、制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘ以下の場合に論理Ｌ（Ｌｏｗ）の比較結果を出力する。

ホールド回路１４５は、コンパレータ１４０に接続され、電圧Ｖｃｃを受けて動作する。ホールド回路１４５は、コンパレータ１４０の比較結果をホールドする。ホールド回路１４５は、半導体スイッチ１１０のオンまたはオフが指示されたことに応じてホールドしたコンパレータ１４０の比較結果を、半導体スイッチ１１０が次回以降で少なくとも１回オンまたはオフされるまでの間ホールドしてよい。例えば、ホールド回路１４５は、半導体スイッチ１１０のオンが指示されたことに応じてホールドしたコンパレータ１４０の比較結果を、ホールド回路１４５の電源が切れるまでの間、ホールド回路１４５がリセットされるまでの間、次に半導体スイッチ１１０がオフされるまでの間、または、次に再び半導体スイッチ１１０がオンされるまでの間、ホールドしてよい。同様に、ホールド回路１４５は、半導体スイッチ１１０のオフが指示されたことに応じてホールドしたコンパレータ１４０の比較結果を、ホールド回路１４５の電源が切れるまでの間、ホールド回路１４５がリセットされるまでの間、次に半導体スイッチ１１０がオンされるまでの間、または、次に再び半導体スイッチ１１０がオフされるまでの間、ホールドしてよい。なお、ホールド回路１４５は、半導体スイッチ１１０のオンが指示されたことに応じてコンパレータ１４０の比較結果をホールドする場合について以下に説明する。

変更回路１５０は、ホールド回路１４５に接続され、コンパレータ１４０の比較結果に応じて、駆動部１２０による半導体スイッチ１１０のスイッチング速度を変更する。本実施形態においては、コンパレータ１４０および変更回路１５０の間にホールド回路１４５が設けられているので、変更回路１５０は、ホールド回路１４５がホールドしたコンパレータ１４０の比較結果に応じて、駆動部１２０による半導体スイッチ１１０のスイッチング速度を変更する。

変更回路１５０は、論理否定素子１５５と、複数のスイッチング素子１６０ａ～ｂとを含む。論理否定素子１５５は、ホールド回路１４５に接続され、ホールド回路１４５がホールドしたコンパレータ１４０の比較結果の論理値を反転する。複数のスイッチング素子１６０ａ～ｂ（以下、「スイッチング素子１６０」とも示す。）は、コンパレータ１８０と、複数の駆動回路１２５との間にそれぞれ配置される。各スイッチング素子１６０は、コンパレータ１８０の出力を、対応する駆動回路１２５へと供給するか否かを切り替える。

スイッチング素子１６０ａは、論理否定素子１５５に接続され、論理否定素子１５５の出力が論理Ｈである場合にコンパレータ１８０および駆動回路１２５ａの間を接続し、論理否定素子１５５の出力が論理Ｌである場合にコンパレータ１８０および駆動回路１２５ａの間を切断する。これにより、スイッチング素子１６０ａは、制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘ以下であることを示す比較結果、すなわち論理Ｌである比較結果、がホールド回路１４５にホールドされている場合に、コンパレータ１８０および駆動回路１２５ａの間を接続する。

スイッチング素子１６０ｂは、ホールド回路１４５に接続され、ホールド回路１４５の出力が論理Ｈである場合にコンパレータ１８０および駆動回路１２５ｂの間を接続し、ホールド回路１４５の出力が論理Ｌである場合にコンパレータ１８０および駆動回路１２５ｂの間を切断する。これにより、スイッチング素子１６０ｂは、制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘを超えることを示す比較結果、すなわち論理Ｈである比較結果、がホールド回路１４５にホールドされている場合に、コンパレータ１８０および駆動回路１２５ｂの間を接続する。

これにより、変更回路１５０は、ホールド回路１４５の出力が論理Ｌである場合にコンパレータ１８０および駆動回路１２５ａの間を接続し、コンパレータ１８０および駆動回路１２５ｂの間を切断して、駆動回路１２５ａによって半導体スイッチ１１０を駆動させる。また、変更回路１５０は、ホールド回路１４５の出力が論理Ｈである場合にコンパレータ１８０および駆動回路１２５ａの間を切断し、コンパレータ１８０および駆動回路１２５ｂの間を接続して、駆動回路１２５ｂによって半導体スイッチ１１０を駆動させる。

電圧源１７０は、半導体スイッチ１１０をオンとするかオフとするかの境界とする第２閾値電圧ｙを発生する。第２閾値電圧ｙは、第２閾値の一例である。本実施形態において、第２閾値電圧ｙは、第１閾値電圧ｘよりも低い。

コンパレータ１８０は、第２コンパレータの一例であり、制御信号Ｖｉｎのレベルを第２閾値電圧ｙと比較する。本実施形態に係るコンパレータ１８０は、電圧Ｖｃｃを受けて動作し、正側端子に制御信号Ｖｉｎの電圧レベル、負側端子に第２閾値電圧ｙを入力する。コンパレータ１８０は、制御信号Ｖｉｎの電圧レベルが第２閾値電圧ｙよりも高い場合に論理Ｈ、制御信号Ｖｉｎの電圧レベルが第２閾値電圧ｙ以下の場合に論理Ｌの比較結果を出力する。

駆動部１２０は、コンパレータ１８０の比較結果に応じて、半導体スイッチ１１０をスイッチングする。本実施形態において、各駆動回路１２５は、コンパレータ１８０から対応するスイッチング素子１６０を介して論理Ｈの比較結果を受けたことに応じて、半導体スイッチ１１０をオン状態とすべく半導体スイッチ１１０の制御端子を論理Ｈへと切り替える。また、各駆動回路１２５は、コンパレータ１８０から対応するスイッチング素子１６０を介して論理Ｌの比較結果を受けたことに応じて、半導体スイッチ１１０をオフ状態とすべく半導体スイッチ１１０の制御端子を論理Ｌへと切り替える。

図２は、本実施形態に係る半導体モジュール１００の動作例を示す。本図においては、半導体スイッチ１１０をターンオンさせる場合における、制御信号Ｖｉｎ、半導体スイッチ１１０の主端子間電圧（コレクタ－エミッタ間電圧）Ｖｃｅ、および半導体スイッチ１１０の主端子に流れる電流（コレクタ電流）Ｉｃの時間変化を、制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘ以下の場合、および制御信号Ｖｉｎの電圧レベルが第１閾値電圧ｘを超える場合のそれぞれについて示す。

（１）制御信号Ｖｉｎの電圧レベル≦第１閾値電圧ｘの場合
制御信号Ｖｉｎが論理Ｌから論理Ｈへと立ち上がると、制御信号Ｖｉｎの電圧レベル＞第２閾値電圧ｙとなるので、コンパレータ１８０は、出力を論理Ｌから論理Ｈへと変化させる。ここで、制御信号Ｖｉｎの論理Ｈが第１閾値電圧ｘ以下である場合、コンパレータ１４０は、論理Ｌの比較結果を出力する。

ホールド回路１４５は、論理Ｌの比較結果をホールドする。スイッチング素子１６０ａは、論理否定素子１５５を介して、この比較結果の論理反転値である論理Ｈを受け取り、オン状態となる。これにより、駆動回路１２５ａは、コンパレータ１８０からの論理Ｈの比較結果を受けて、半導体スイッチ１１０をターンオンさせるべく制御端子の電圧を上昇させる。なお、半導体スイッチ１１０はパワー半導体スイッチであってゲート容量が比較的大きい。このため、駆動回路１２５ａが制御端子の電圧の変更を開始してから半導体スイッチ１１０が状態遷移を開始するまでには、ある程度の遅延がある。スイッチング素子１６０ｂは、ホールド回路１４５から論理Ｌの比較結果を受け取り、オフ状態となる。これにより、駆動回路１２５ｂは、半導体スイッチ１１０の駆動動作を行わない。この結果、半導体スイッチ１１０は、比較的駆動能力が高い駆動回路１２５ａによって駆動されて、時刻ｔ１からｔ２までの比較的短い間で、より大きなスイッチング速度（すなわち、より絶対値が大きな電圧変化率ｄｖ／ｄｔ）でオフ状態からオン状態へと遷移する。これに伴い、半導体スイッチ１１０のコレクタ電流Ｉｃは、時刻ｔ１からｔ２までの比較的短い間で０からオン電流まで上昇する。

（２）制御信号Ｖｉｎの電圧レベル＞第１閾値電圧ｘの場合
制御信号Ｖｉｎが論理Ｌから論理Ｈへと立ち上がると、制御信号Ｖｉｎの電圧レベル＞第２閾値電圧ｙとなるので、コンパレータ１８０は、出力を論理Ｌから論理Ｈへと変化させる。ここで、制御信号Ｖｉｎの論理Ｈが第１閾値電圧ｘを超える場合、コンパレータ１４０は、論理Ｈの比較結果を出力する。

ホールド回路１４５は、論理Ｈの比較結果をホールドする。スイッチング素子１６０ａは、論理否定素子１５５を介して、この比較結果の論理反転値である論理Ｌを受け取り、オフ状態となる。これにより、駆動回路１２５ａは、半導体スイッチ１１０の駆動動作を行わない。スイッチング素子１６０ｂは、ホールド回路１４５から論理Ｈの比較結果を受け取り、オン状態となる。これにより、駆動回路１２５ｂは、コンパレータ１８０からの論理Ｈの比較結果を受けて、半導体スイッチ１１０をターンオンさせるべく制御端子の電圧を上昇させる。この結果、半導体スイッチ１１０は、比較的駆動能力が小さい駆動回路１２５ｂによって駆動されて、時刻ｔ１からｔ３までの比較的長い間で、より小さなスイッチング速度（すなわち、より絶対値が小さな電圧変化率ｄｖ／ｄｔ）でオフ状態からオン状態へと遷移する。これに伴い、半導体スイッチ１１０のコレクタ電流Ｉｃは、時刻ｔ１からｔ３までの比較的長い間で０からオン電流まで上昇する。

ここで、半導体スイッチ１１０をより大きなスイッチング速度でスイッチングさせると、単位時間当たりの電圧および電流変動が大きくなるので、半導体スイッチ１１０をより小さなスイッチング速度でスイッチングさせた場合と比較して大きなノイズが発生する。その一方で、半導体スイッチ１１０をより大きなスイッチング速度でスイッチングさせると、遷移期間が短くなり、電力損失が小さくなる。本実施形態に係る半導体モジュール１００によれば、半導体スイッチ１１０のオンオフを制御するための制御信号のレベルを用いて半導体スイッチ１１０のスイッチング速度を変更可能とすることにより、専用の端子を設けることなく半導体モジュール１００の適用先に応じてスイッチング速度を変更することが可能となる。

以上に示した半導体モジュール１００においては、変更部１３０は、半導体スイッチ１１０のオンを指示している場合における制御信号Ｖｉｎのレベルに応じて半導体スイッチ１１０のスイッチング速度を変更する。これに代えて、変更部１３０は、半導体スイッチ１１０のオフを指示している場合における制御信号Ｖｉｎのレベルに応じて半導体スイッチ１１０のスイッチング速度を変更してもよい。例えば、コンパレータ１４０は、半導体スイッチ１１０のオフを指示する場合に０Ｖ、半導体スイッチ１１０のオンを指示する場合に５Ｖとなる制御信号Ｖｉｎが入力されている場合には駆動回路１２５ａを選択し、半導体スイッチ１１０のオフを指示する場合に－５Ｖ、半導体スイッチ１１０のオンを指示する場合に５Ｖとなる制御信号Ｖｉｎが入力されている場合には駆動回路１２５ｂを選択してもよい。また、半導体モジュール１００は、半導体スイッチ１１０のオンを指示している場合における制御信号Ｖｉｎのレベルと、半導体スイッチ１１０の負を指示している場合における制御信号Ｖｉｎのレベルとの両方に応じて、半導体スイッチ１１０のスイッチング速度を変更してもよい。

また、半導体モジュール１００は、制御信号Ｖｉｎのレベルに応じて、半導体スイッチ１１０のスイッチング速度を３段階以上変更可能であってもよい。例えば、駆動部１２０は、３以上の駆動回路１２５を有し、制御信号Ｖｉｎのレベルが閾値ｘ１以下の場合には第１の駆動回路１２５、制御信号Ｖｉｎのレベルが閾値ｘ１を超え閾値ｘ２以下の場合には第２の駆動回路１２５、制御信号Ｖｉｎのレベルが閾値ｘ２を超える場合には第３の駆動回路１２５を選択するようにしてもよい。

図３は、本実施形態の第１変形例に係る駆動部３２０の構成を示す。駆動部３２０は、半導体モジュール１００の駆動部１２０の代わりに用いられてよく、半導体モジュール１００以外の半導体モジュールに用いられてもよい。以下、駆動部３２０を半導体モジュール１００に適用する場合について説明する。なお、駆動部３２０の機能および構成は駆動部１２０と類似するから、相違点を除き説明を省略する。

駆動部３２０は、複数の駆動回路１２５ａ～ｂに代えて、複数の駆動回路３２５ａ～ｂを有する。駆動回路３２５ａは、制御用の電源電圧Ｖｃｃと半導体スイッチ１１０の制御端子との間に主端子間が接続された上側半導体スイッチＳ１ａと、半導体スイッチ１１０の制御端子とグランドとの間に主端子間が接続された下側半導体スイッチＳ２ａとを含む。上側半導体スイッチＳ１ａは、一例としてｎ型ＭＯＳＦＥＴであってよく、下側半導体スイッチＳ２ａは、一例としてｐ型ＭＯＳＦＥＴであってよい。

論理Ｈの制御信号Ｖｉｎが入力されたことに応じてコンパレータ１８０から論理Ｈの信号が入力されると、上側半導体スイッチＳ１ａがオン、下側半導体スイッチＳ１ｂがオフとなる。これにより、駆動回路３２５ａは、半導体スイッチ１１０の制御端子を電圧Ｖｃｃへとプルアップする。論理Ｌの制御信号Ｖｉｎが入力されたことに応じてコンパレータ１８０から論理Ｌの信号が入力されると、上側半導体スイッチＳ１ａがオフ、下側半導体スイッチＳ１ｂがオンとなる。これにより、駆動回路３２５ａは、半導体スイッチ１１０の制御端子をグランドへとプルダウンする。

駆動回路３２５ｂは、上側半導体スイッチＳ１ａに代えて上側半導体スイッチＳ１ｂ、下がエア半導体スイッチＳ２ａに代えて上側半導体スイッチＳ２ｂを含む。上側半導体スイッチＳ１ｂおよび下側半導体スイッチＳ２ｂの動作は、上側半導体スイッチＳ１ａおよび下側半導体スイッチＳ２ａと同様である。

ここで、上側半導体スイッチＳ１ｂおよび下側半導体スイッチＳ２ｂは、上側半導体スイッチＳ１ａおよび下側半導体スイッチＳ２ａと比較して、オン抵抗が大きくなるように設計されている。このため、駆動回路３２５ｂは、駆動回路３２５ａと比較して、半導体スイッチ１１０の制御端子との間で授受する電流の大きさが小さくなり、駆動能力が低くなる。

なお、本例の駆動部３２０を用いる場合には、上側半導体スイッチＳ１（ａまたはｂ）のゲートはプルダウン抵抗を介してプルダウンされ、下側半導体スイッチＳ２（ａまたはｂ）のゲートは上側半導体スイッチＳ１のゲートとアイソレートされてプルアップ抵抗を介してプルアップされてもよい。これにより、スイッチング素子１６０ａまたはｂがオフとなると、対応する駆動回路３２５の上側半導体スイッチＳ１はゲートがプルダウンされてオフとなり、対応する下側半導体スイッチＳ２はゲートがプルアップされてオフとなって、その駆動回路３２５が半導体スイッチ１１０の制御端子から切り離される。これにより、駆動部３２０は、他の駆動回路３２５によって半導体スイッチ１１０を駆動することができる。これに代えて、変更部１３０は、駆動回路３２５をオンとする場合には上側半導体スイッチＳ１（ａまたはｂ）および下側半導体スイッチＳ２（ａまたはｂ）にコンパレータ１８０からの信号を入力し、駆動回路３２５をオフとする場合には上側半導体スイッチＳ１に論理Ｌ、下側半導体スイッチＳ２に論理Ｈを入力して両方の半導体スイッチをオフとするようにしてもよい。

また例えば、駆動部３２０は、駆動能力が同じまたは異なる複数の駆動回路３２５のうち、変更部１３０から指示された駆動能力に応じた数または組合せの駆動回路３２５によって半導体スイッチ１１０を駆動することにより、半導体スイッチ１１０のスイッチング速度を変更してもよい。例えば、駆動部３２０は、ホールド回路１４５が論理Ｌを出力している場合には駆動回路３２５ａのみによって半導体スイッチ１１０を駆動し、ホールド回路１４５が論理Ｈを出力している場合には駆動回路３２５ａおよび駆動回路３２５ｂの両方を用いて半導体スイッチ１１０を駆動してもよい。このような形態においても、変更部１３０は、制御信号Ｖｉｎのレベルに応じて、駆動回路１２５ａのみの駆動回路と、駆動回路１２５ａおよび駆動回路１２５ｂを含む駆動回路とを切り替えるのであるから、複数の駆動回路のうち半導体スイッチ１１０の駆動に用いる駆動回路を変更するものとなる。

また例えば、変更部１３０は、駆動回路３２５のような駆動回路本体と半導体スイッチ１１０との間に接続するゲート抵抗の大きさを切り替えることにより、異なるゲート抵抗を含む複数種類の駆動回路のうち半導体スイッチ１１０の駆動に用いる駆動回路を変更してもよい。

図４は、本実施形態の第２変形例に係る駆動部４２０の構成を示す。駆動部４２０は、半導体モジュール１００の駆動部１２０の代わりに用いられてよく、半導体モジュール１００以外の半導体モジュールに用いられてもよい。以下、駆動部４２０を半導体モジュール１００に適用する場合について説明する。なお、駆動部４２０の機能および構成は駆動部１２０と類似するから、相違点を除き説明を省略する。

駆動部４２０は、複数の駆動回路１２５ａ～ｂに代えて、それぞれが駆動回路として機能する複数の電流源４２５ａ～ｂを有する。複数の電流源４２５ａ～ｂのそれぞれは、カレントミラー回路またはオペアンプ等を用いて実現されてよい。電流源４２５ａは、スイッチング素子１６０ａおよび半導体スイッチ１１０の制御端子の間に接続される。電流源４２５ａは、スイッチング素子１６０ａ側から論理Ｈの信号を入力すると、予め定められた定電流を半導体スイッチ１１０へと流す。また、電流源４２５ａは、スイッチング素子１６０ａ側から論理Ｌの信号を入力すると、予め定められた定電流を半導体スイッチ１１０から引き込む。スイッチング素子１６０ａがオフの場合、電流源４２５ａは、論理Ｈおよび論理Ｌの間の電圧レベルの信号を入力し、半導体スイッチ１１０との間で電流の入出力を行わない。

電流源４２５ｂは、スイッチング素子１６０ｂおよび半導体スイッチ１１０の制御端子の間に接続される。電流源４２５ｂの動作は、電流源４２５ａと同様である。ここで、電流源４２５ｂは、電流源４２５ａと比較して、半導体スイッチ１１０の制御端子との間で授受する定電流の大きさが小さい。このため、電流源４２５ｂは、電流源４２５ａと比較して、駆動能力が低くなる。

図５は、本実施形態の第３変形例に係るホールド回路５４５の構成を示す。ホールド回路５４５は、半導体モジュール１００のホールド回路１４５の代わりに用いられてよく、半導体モジュール１００以外の半導体モジュールに用いられてもよい。また、ホールド回路５４５は、駆動部３２０または駆動部４２０と共に半導体モジュール１００に適用されてもよい。以下、ホールド回路５４５を半導体モジュール１００に適用する場合について説明する。なお、ホールド回路５４５の機能および構成はホールド回路１４５と類似するから、相違点を除き説明を省略する。

ホールド回路５４５は、遅延回路５１０と、フリップフロップ５２０とを有する。遅延回路５１０は、半導体モジュール１００の制御用電源電圧Ｖｃｃを入力し、電圧Ｖｃｃが論理Ｈの電圧レベルに遷移したことに応じて立ち上がる信号を予め定められた時間分遅延させる。フリップフロップ５２０は、Ｄフリップフロップであり、クロック端子（ＣＬＫ端子）が遅延回路５１０に接続され、Ｄ入力端子がコンパレータ１４０に接続される。フリップフロップ５２０は、遅延回路５１０によって遅延された信号が立ち上がるタイミングでコンパレータ１４０からの比較結果をラッチし、電圧Ｖｃｃが維持されている間ホールドする。そして、フリップフロップ５２０は、ホールドした比較結果を、Ｑ出力端子から変更回路１５０へと出力する。

図６は、本実施形態の第３変形例に係るホールド回路５４５の第１動作例を示すタイミングチャートである。時刻ｔ１において電圧Ｖｃｃが論理Ｈレベルの電圧となる。電圧Ｖｃｃが立ち上がると、半導体モジュール１００を制御する装置は、時刻ｔ２以降、半導体モジュール１００を動作させるべく制御信号Ｖｉｎのスイッチングを開始する。ここで、半導体モジュール１００を制御する装置は、複数の駆動回路１２５のうち駆動回路１２５ｂを選択するべく制御信号Ｖｉｎの論理Ｈの電圧レベルを第１閾値電圧ｘより高くする。このため、コンパレータ１４０は、コンパレータ１４０内の伝搬遅延の後、時刻ｔ３において論理Ｈの比較結果をフリップフロップ５２０のＤ入力端子に供給する。

電圧Ｖｃｃの立上りから予め定められた遅延時間後である時刻ｔ４において、遅延回路５１０は、フリップフロップ５２０のクロック端子を論理Ｌから論理Ｈへと立ち上げる。これに応じて、フリップフロップ５２０は、Ｄ入力端子に入力された論理Ｈの比較結果をラッチし、フリップフロップ５２０内等での遅延の後、時刻ｔ５においてＱ出力端子から出力する。ここで、電圧Ｖｃｃの論理値は、半導体モジュール１００の電源電圧が落とされない限り論理Ｈのまま維持されるので、ホールド回路５４５は、電源が切れるまでの間、制御信号Ｖｉｎの複数サイクルにわたって論理Ｈの比較結果をホールドし続ける。変更回路１５０は、フリップフロップ５２０によってホールドされた論理Ｈの比較結果を受けて、スイッチング素子１６０ａをオフ、スイッチング素子１６０ｂをオンとして駆動回路１２５ｂにより半導体スイッチ１１０を駆動させる。

図７は、本実施形態の第３変形例に係るホールド回路５４５の第２動作例を示すタイミングチャートである。本図は、制御信号Ｖｉｎの論理Ｈの電圧レベルが第１閾値電圧ｘ以下であることに伴う相違以外は図６と同様であるから、以下相違点を除き説明を省略する。

本図においては、時刻ｔ２以降、半導体モジュール１００を制御する装置は、複数の駆動回路１２５のうち駆動回路１２５ａを選択するべく制御信号Ｖｉｎの論理Ｈの電圧レベルを第１閾値電圧ｘ以下とする。このため、コンパレータ１４０は、コンパレータ１４０内の伝搬遅延の後、時刻ｔ３において論理Ｌの比較結果をフリップフロップ５２０のＤ入力端子に供給する。時刻ｔ４においてクロック端子が論理Ｌから論理Ｈへと立ち上げられたことに応じて、フリップフロップ５２０は、Ｄ入力端子に入力された論理Ｌの比較結果をラッチし、フリップフロップ５２０内等での遅延の後、時刻ｔ５においてＱ出力端子から出力する。変更回路１５０は、フリップフロップ５２０によってホールドされた論理Ｌの比較結果を受けて、スイッチング素子１６０ａをオン、スイッチング素子１６０ｂをオフとして駆動回路１２５ａにより半導体スイッチ１１０を駆動させる。

以上に示したホールド回路５４５によれば、制御用の電源電圧Ｖｃｃの立ち上がりに応じて、外部の装置から供給される制御信号Ｖｉｎに応じた比較結果を電源電圧Ｖｃｃが落ちるまでの間ホールドすることができる。これにより、半導体モジュール１００は、ホールド回路５４５がホールドした比較結果に応じたスイッチング速度で半導体スイッチ１１０を駆動し続けることができる。

図８は、本実施形態の第４変形例に係るホールド回路８４５の構成を示す。ホールド回路８４５は、半導体モジュール１００のホールド回路１４５の代わりに用いられてよく、半導体モジュール１００以外の半導体モジュールに用いられてもよい。また、ホールド回路８４５は、駆動部３２０または駆動部４２０と共に半導体モジュール１００に適用されてもよい。以下、ホールド回路８４５を半導体モジュール１００に適用する場合について説明する。なお、ホールド回路８４５の機能および構成はホールド回路１４５と類似するから、相違点を除き説明を省略する。

ホールド回路８４５は、フリップフロップ８２０を有する。フリップフロップ８２０は、ＳＲ（セット－リセット）フリップフロップであり、電圧Ｖｃｃを電源電圧として動作する。フリップフロップ８２０は、Ｓ入力端子がコンパレータ１４０に接続され、Ｒ入力端子が半導体モジュール１００内のリセット信号（ＲＥＳＥＴ）に接続される。フリップフロップ８２０は、電源電圧Ｖｃｃが立ち上がったときにリセットされ、コンパレータ１４０から論理Ｈの比較結果が入力されるとセットされて、その比較結果をホールド回路８４５がリセットされるまでの間ホールドする。

ここで、フリップフロップ８２０は、電源電圧Ｖｃｃが立ち上がったときに、デフォルトでリセット状態（Ｑ出力端子＝論理Ｌ）から動作を開始してもよく、半導体モジュール１００内のパワーオンリセット回路からのリセット信号をＲ入力端子に受けてリセットされてもよい。一旦電源電圧Ｖｃｃが立ち上がると、フリップフロップ８２０は、リセットされることなくホールドした比較結果を変更回路１５０へと供給し続けてよい。

これに代えて、フリップフロップ８２０は、制御信号Ｖｉｎの立ち下がりをトリガとして、半導体スイッチ１１０がターンオフするまでの遅延時間の経過した以降でリセットされてもよい。この場合、半導体モジュール１００は、半導体スイッチ１１０をターンオンしてからターンオフするまでの間は、半導体スイッチ１１０のターンオンを指示した制御信号Ｖｉｎのレベルに応じて選択されたスイッチング速度を維持し、次に半導体スイッチ１１０がターンオンするときには、その際に新たに入力される制御信号Ｖｉｎのレベルに応じてスイッチング速度を選択し直すことができる。

図９は、本実施形態の第５変形例に係る変更部９３０を示す。変更部９３０は、半導体モジュール１００の変更部１３０の代わりに用いられてよく、半導体モジュール１００以外の半導体モジュールに用いられてもよい。また、変更部９３０は、駆動部３２０または駆動部４２０と共に半導体モジュール１００に適用されてもよい。以下、変更部９３０を半導体モジュール１００に適用する場合について説明する。なお、変更部９３０の機能および構成は変更部１３０と類似するから、相違点を除き説明を省略する。

変更部９３０は、ホールド回路１４５に代えて、遅延回路９４５および論理和素子９４７を有する点で変更部１３０と相違する。遅延回路９４５は、コンパレータ１４０に接続され、コンパレータ１４０の比較結果を遅延させる。論理和素子９４７は、コンパレータ１４０および遅延回路９４５に接続される。論理和素子９４７は、コンパレータ１４０からの比較結果と、遅延回路９４５により遅延された比較結果との論理和を変更回路１５０へと出力する。このような構成により、論理和素子９４７は、コンパレータ１４０からの論理Ｈの比較結果が出力された場合に論理Ｈの出力を開始し、コンパレータ１４０の出力が論理Ｌへと変化した後も遅延回路９４５により遅延された比較結果が論理Ｈである間は論理Ｈの出力を維持し続ける。これにより、変更回路１５０は、遅延回路９４５が遅延させたコンパレータ１４０の比較結果に応じて、スイッチング速度を変更することが可能となる。

一例として、遅延回路９４５は、制御信号Ｖｉｎが立ち下がってコンパレータ１４０の出力が論理Ｈから論理Ｌへと変化してから、半導体スイッチ１１０のターンオフが完了するまでの間、コンパレータ１４０の出力を遅延させてよい。この場合、半導体モジュール１００は、半導体スイッチ１１０をターンオンしてからターンオフするまでの間は、半導体スイッチ１１０のターンオンを指示した制御信号Ｖｉｎのレベルに応じて選択されたスイッチング速度を維持し、次に半導体スイッチ１１０がターンオンするときには、その際に新たに入力される制御信号Ｖｉｎのレベルに応じてスイッチング速度を選択し直すことができる。

また、遅延回路９４５は、半導体スイッチ１１０のオンまたはオフが指示されたことに応じてコンパレータ１４０が出力する比較結果を、半導体スイッチ１１０が次回以降で少なくとも１回オンまたはオフされるまで遅延させるようにしてもよい。例えば、ホールド回路１４５は、半導体スイッチ１１０のオンが指示されたことに応じて出力されるコンパレータ１４０の比較結果を、次に再び半導体スイッチ１１０がオンされるまでの間、遅延させてよい。同様に、ホールド回路１４５は、半導体スイッチ１１０のオフが指示されたことに応じて出力されるコンパレータ１４０の比較結果を、次に再び半導体スイッチ１１０がオフされるまでの間、遅延させてよい。なお、論理和素子９４７に代えて、コンパレータ１４０の出力でセットし、遅延回路９４５の出力でリセットするＳＲフリップフロップ等を用いれば、遅延回路９４５の遅延時間を制御信号Ｖｉｎのパルス幅よりも大きくすることも可能である。

以上に示した半導体モジュール１００およびその変形例によれば、半導体スイッチ１１０のオンオフを制御するための制御信号のレベルを用いて半導体スイッチ１１０のスイッチング速度を変更可能とすることができる。これにより、半導体モジュール１００にスイッチング速度の設定専用の端子を設けることなく半導体モジュール１００の適用先に応じてスイッチング速度を変更することが可能となる。

なお、以上に示した半導体モジュール１００は、説明の便宜上、半導体スイッチ１１０を１つ備えるものとした。これに代えて、半導体モジュール１００は、半導体スイッチ１１０を複数備えてもよく、複数の半導体スイッチ１１０の一部または全てに対して上記の構成によってスイッチング速度を変更可能としてよい。このような半導体モジュール１００は、一例として、上アーム側の１または複数の半導体スイッチ１１０と、下アーム側の１または複数の半導体スイッチ１１０とが直列に接続された単相用のスイッチング回路を１または複数備えるインバータ回路として用いられてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ 半導体モジュール
１１０ 半導体スイッチ
１２０ 駆動部
１２５ａ～ｂ 駆動回路
１３０ 変更部
１３５ 電圧源
１４０ コンパレータ
１４５ ホールド回路
１５０ 変更回路
１５５ 論理否定素子
１６０ａ～ｂ スイッチング素子
１７０ 電圧源
１８０ コンパレータ
３２０ 駆動部
３２５ａ～ｂ 駆動回路
４２０ 駆動部
４２５ａ～ｂ 電流源
５１０ 遅延回路
５２０ フリップフロップ
５４５ ホールド回路
８２０ フリップフロップ
８４５ ホールド回路
９３０ 変更部
９４５ 遅延回路
９４７ 論理和素子

Claims (10)

1. 半導体スイッチと、
   前記半導体スイッチのスイッチングを指示する制御信号に応じて、前記半導体スイッチを駆動する駆動部と、
   前記制御信号のレベルに応じて、前記駆動部による前記半導体スイッチのスイッチング速度を変更する変更部と
   を備える半導体モジュール。
2. 前記変更部は、前記半導体スイッチのオンまたはオフの少なくとも１つを指示している場合における前記制御信号のレベルに応じて、前記スイッチング速度を変更する請求項１に記載の半導体モジュール。
3. 前記変更部は、
   前記制御信号のレベルと第１閾値とを比較する第１コンパレータと、
   前記第１コンパレータの比較結果に応じて、前記スイッチング速度を変更する変更回路と
   を有する請求項１または２に記載の半導体モジュール。
4. 前記変更部は、前記第１コンパレータの比較結果をホールドするホールド回路を有し、
   前記変更回路は、前記ホールド回路がホールドした前記第１コンパレータの比較結果に応じて、前記スイッチング速度を変更する
   請求項３に記載の半導体モジュール。
5. 前記ホールド回路は、前記半導体スイッチのオンまたはオフが指示されたことに応じてホールドした前記第１コンパレータの比較結果を、前記半導体スイッチが次回以降で少なくとも１回オンまたはオフされるまでの間ホールドする請求項４に記載の半導体モジュール。
6. 前記ホールド回路は、前記半導体スイッチのオンまたはオフが指示されたことに応じてホールドした前記第１コンパレータの比較結果を、前記ホールド回路がリセットされるまでの間ホールドする請求項５に記載の半導体モジュール。
7. 前記変更部は、前記第１コンパレータの比較結果を遅延させる遅延回路を有し、
   前記変更回路は、前記遅延回路が遅延させた前記第１コンパレータの比較結果に応じて、前記スイッチング速度を変更する
   請求項３に記載の半導体モジュール。
8. 前記遅延回路は、前記半導体スイッチのオンまたはオフが指示されたことに応じて前記第１コンパレータが出力する比較結果を、前記半導体スイッチが次回以降で少なくとも１回オンまたはオフされるまで遅延させる請求項７に記載の半導体モジュール。
9. 前記制御信号のレベルを第２閾値と比較する第２コンパレータを更に備え、
   前記駆動部は、前記第２コンパレータの比較結果に応じて、前記半導体スイッチをスイッチングする
   請求項１から８のいずれか一項に記載の半導体モジュール。
10. 前記駆動部は、前記半導体スイッチの駆動能力が異なる複数の駆動回路を有し、
    前記変更部は、前記制御信号のレベルに応じて、前記複数の駆動回路のうち前記半導体スイッチの駆動に用いる駆動回路を変更する
    請求項１から９のいずれか一項に記載の半導体モジュール。

Images