JP2022045239A - 電子制御装置 - Google Patents

Abstract

【課題】ローカル変数をスタック領域に確保した際に、スタック領域に確保したローカル変数領域の異常を判定し、故障領域を回避することにより、ローカル変数を確実に退避および復帰することができる電子制御装置を提供すること。【解決手段】ＣＰＵは、プログラムに従い演算を実行し、演算で使用する演算データを一時的に記憶する複数の演算レジスタを有し、ＲＡＭは、割り込み処理または、プログラムによるサブルーチンコールが発生した場合に、演算レジスタを一時的に記憶する少なくとも１つのスタック領域を有し、ＣＰＵは、スタック領域の参照先アドレスを記憶するスタックポインタを有し、割り込み処理または、サブルーチンコールが発生した場合に、割り込み処理または、サブルーチンコール内で一時的に使用するローカル変数をスタック領域に確保するため、スタックポインタをローカル変数の分だけ次のアドレスに変更する。【選択図】 図９

Description

本発明は、電子制御装置に関する。

電子制御装置においては、ＣＰＵ（Central Processing Unit）で演算した結果を格納する記憶装置としてＲＡＭ（Random Access Memory）が使用されている。また、ＲＡＭの一部は、電子制御装置におけるＣＰＵが処理中の演算データなどを一時的に退避させるスタック領域として使用される。このＣＰＵによる演算データの一時退避は電子制御装置におけるプログラムのサブルーチンや、割り込みによって引き起こされる。その際、スタック領域において退避した演算データが故障した場合には、復帰した先の処理で不整合が生じてしまう。

そこで、このような不整合の防止を目的とする従来技術として、例えば、特許文献１には、演算処理を実行するＣＰＵと、前記演算処理を実行するための実行プログラムの記憶されたＲＯＭと、前記演算処理にて算出された算出データを記憶するＲＡＭと、を有する電子制御装置であって、前記ＣＰＵには、前記演算処理の実行途中の演算データを記憶する演算レジスタが含まれ、前記ＲＡＭには、サブ関数コール若しくは割り込み関数の発生時において、前記演算データを一時的に退避させるスタック領域が含まれ、前記ＣＰＵには前記演算レジスタの他に、前記スタック領域の参照アドレスを記憶するスタックポインタが含まれ、前記ＲＡＭには前記スタック領域の他に、前記参照アドレスを一時的に記憶する複数のバックアップ領域が含まれており、前記ＣＰＵは前記スタックポインタに記憶された前記参照アドレス、および、複数の前記バックアップ領域それぞれに記憶された前記参照アドレスそれぞれを比較することで、前記スタックポインタに記憶された前記参照アドレスの異常判定を行う電子制御装置が開示されている。

また、特許文献２には、メモリ及びＣＰＵを備えた電子制御装置において、前記メモリは、不揮発性メモリのＲＯＭと、揮発性メモリのＲＡＭを有し、前記ＲＯＭは、演算を実行するプログラムが記憶され、前記ＣＰＵは、前記プログラムに従い演算を実行し、前記演算で使用する演算データを一時的に記憶する複数の演算レジスタを有し、前記ＲＡＭは、割り込み処理、又は前記プログラムによるサブルーチンコールが発生した場合に前記演算レジスタを一時的に記憶するスタック領域を有し、前記ＣＰＵは、前記スタック領域の参照先アドレスを記憶するスタックポインタと、複数のコアと、を有し、該複数のコア毎に前記メモリが接続されてタスクを実行する電子制御装置が開示されている。

特開２０１７－１２３１１９号公報 特開２０１９－１６４５７９号公報

上記特許文献１に記載の従来技術では、スタック領域の退避先である参照アドレスを保存するスタックポインタの異常判定のために、そのスタックポインタに記憶された参照アドレスを複数のバックアップ領域に保存することにより、スタックポインタに記憶された参照アドレス、および複数のバックアップ領域それぞれに記憶された参照アドレスそれぞれを比較することで、スタックポインタに記憶された参照アドレスの異常判定を行っている。

また、上記特許文献２に記載の従来技術では、スタック領域に記憶された演算データとスタック領域に記憶する対象のレジスタを比較する事で、スタック領域に退避する記憶対象領域の異常を、その退避する際に判定し、故障領域を回避することにより、スタック領域に一時退避すべき演算データを確実に退避および復帰を行っている。

しかしながら、上記従来技術には次のような問題点がある。すなわち、スタック領域に一時退避すべき演算データには、記憶する対象のレジスタの他に、プログラムのサブルーチンがコールされた時に、そのサブルーチン内で一時的に使用するローカル変数がある。このローカル変数はサブルーチンがコールされた際にレジスタから保存されるのではなく、そのローカル変数の量だけスタックポインタをずらしてスタック領域に確保している。その後、サブルーチン実行時にローカル変数に退避処理を実行する際に初めてスタック領域に演算データを退避する。スタック領域が故障領域だった場合、サブルーチン内でローカル変数に退避するまで故障の判定が出来ない。

本発明は上記に鑑みてなされたものであり、ローカル変数をスタック領域に確保した際に、スタック領域に確保したローカル変数領域の異常を判定し、故障領域を回避することにより、ローカル変数を確実に退避および復帰することができる電子制御装置を提供することを目的とする。

本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、不揮発性メモリであるＲＯＭおよび揮発性メモリであるＲＡＭとからなるメモリと、ＣＰＵとを備えた電子制御装置において、前記ＲＯＭには、予め決められた演算を実行するためのプログラムが記憶され、前記ＣＰＵは、前記プログラムに従い演算を実行し、前記演算で使用する演算データを一時的に記憶する複数の演算レジスタを有し、前記ＲＡＭは、割り込み処理または、前記プログラムによるサブルーチンコールが発生した場合に、前記演算レジスタを一時的に記憶する少なくとも１つのスタック領域を有し、前記ＣＰＵは、前記スタック領域の参照先アドレスを記憶するスタックポインタを有し、前記ＣＰＵは、少なくとも１つのコアを有し、コア毎に前記メモリが接続され、少なくとも１つのタスクを実行し、前記ＣＰＵは、前記割り込み処理または、前記サブルーチンコールが発生した場合に、前記割り込み処理または、前記サブルーチンコール内で一時的に使用するローカル変数を前記スタック領域に確保するため、前記スタックポインタを前記ローカル変数の分だけ次のアドレスに変更するローカル変数領域確保処理を行うものとする。

本発明によれば、ローカル変数をスタック領域に確保した際に、その確保領域に故障を判定できるデータを書込み、その故障判定用データとスタック領域を比較する事で、スタック領域に確保したローカル変数領域の異常を判定し、故障領域を回避することにより、ローカル変数を確実に退避および復帰することができる。

電子制御装置をその制御対象となる火花点火内燃機関とともに抜き出して模式的に示す図である。 電子制御装置であるエンジンコントロールユニットの構成を関連構成とともに抜き出して模式的に示す機能ブロック図である。 マイクロコンピュータの一部の構成を抜き出して詳細を示す図である。 汎用レジスタとスタック領域で行われる退避および復帰に係る処理の様子を模式的に示す図であり、スタック退避処理を示す図である。 汎用レジスタとスタック領域で行われる退避および復帰に係る処理の様子を模式的に示す図であり、スタック復帰処理を示す図である。 汎用レジスタとスタック領域で行われる退避および復帰に係る処理の様子を模式的に示す図であり、ローカル確保処理を示す図である。 汎用レジスタとスタック領域で行われる退避および復帰に係る処理の様子を模式的に示す図であり、ローカル開放処理を示す図である。 エンジンコントロールユニットにおける処理内容を示すフローチャートである。 図８におけるローカル確保処理の処理内容を示すフローチャートである。 図８におけるローカル確保処理の処理内容を示すフローチャートである。

以下、本発明の一実施の形態について図面を参照しつつ説明する。なお、本実施の形態においては、火花点火内燃機関を制御する電子制御装置を例示して説明するが、これに限られず、例えば、ポート噴射式火花点火内燃機関や、筒内噴射とポート噴射の両方を備えたデュアル噴射式火花点火内燃機関においても本願発明を適用することが可能である。

図１は、本実施の形態に係る電子制御装置をその制御対象となる火花点火内燃機関とともに抜き出して模式的に示す図である。

図１において、火花点火内燃機関であるエンジン１には、ピストン２、吸気バルブ３、及び排気バルブ４が備えられている。吸気は、空気流量計（ＡＦＭ）１８を通過して絞り弁１７に入り、分岐部であるコレクタ１４より吸気管１０、吸気バルブ３を介してエンジン１の燃焼室１９に供給される。燃料は、燃料噴射弁５を介してエンジン１の燃焼室１９に噴射供給され、点火コイル７で生成された電圧により点火プラグ６で点火される。燃焼後の排気ガスは、排気バルブ４を介して排気管１１に排出される。排気管１１には、排気ガス浄化のための三元触媒１２が備えられている。

このように構成された火花点火内燃機関を制御する電子制御装置であるエンジンコントロールユニット（ＥＣＵ：Engine Control Unit）９には、エンジン１のクランク角度センサ１５の信号、ＡＦＭ１８の空気量信号、排気ガス中の空燃比を検出する空燃比センサ１３の信号、及びアクセル開度センサ２０のアクセル開度等の信号が入力されている。

エンジンコントロールユニット９は、アクセル開度センサ２０の信号からエンジンへの要求トルクの算出、アイドル状態の判定等を行ない、エンジン１に必要な吸入空気量を算出し、それに見合った開度信号を絞り弁１７に出力する。また燃料噴射弁５へは燃料噴射信号が、点火プラグ６へは点火信号が出力される。

また、エンジン１に取り付けられたノックセンサ８が、エンジン１の異常燃焼時に発生する異音（ノッキング）を検出し、点火信号をフィードバック制御している。

図２は、電子制御装置であるエンジンコントロールユニットの構成を関連構成とともに抜き出して模式的に示す機能ブロック図である。

図２において、エンジンコントロールユニット９は、マイクロコンピュータ２１０と、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などにより構成される外部不揮発性メモリ２０９とを有している。

マイクロコンピュータ２１０は、火花点火内燃機関などに設けられたセンサ類２１１及びアクチュエータ類２１２に接続されてエンジンコントロールユニット９内外間の信号送受信を行う入出力インタフェース（Ｉ／Ｆ）２０５と、外部の通信バス２１５を介して複数の外部装置２１３，２１４に接続されてエンジンコントロールユニット９の内外間の信号送受信を行う外部通信インタフェース（Ｉ／Ｆ）２０６と、一時的情報を記憶する揮発性メモリであるＲＡＭ（Random Access Memory）２０３と、制御プログラム及び各種制御設定を記憶する不揮発性メモリであるＲＯＭ（Read Only Memory）２０２と、制御用学習値や故障コードを記憶する内部不揮発性メモリ２０４と、外部不揮発性メモリ２０９に接続されてマイクロコンピュータ２１０の内外間の信号送受信を行う内部通信インタフェース（Ｉ／Ｆ）２０７と、それらを統括して制御を司るＣＰＵ（Central Processing Unit）２０１とを有しており、これらの要素がバス２０８を介して相互通信可能に接続されている。

ＣＰＵ２０１は、入出力Ｉ／Ｆ２０５を通じてセンサ類２１１から入力情報を取り込み、ＲＯＭ２０２に保存された制御プログラムに従って、各制御および診断等を実行する機能を備えている。演算結果および入力情報はＲＡＭ２０３に一時保管されるとともに、演算結果により、入出力Ｉ／Ｆ２０５を通じてアクチュエータ類２１２の制御に用いられる。ＣＰＵ２０１は、少なくとも１つのコアを有し、コア毎にメモリが接続され、少なくとも１つのタスクを実行可能である。

また、ＣＰＵ２０１はＲＯＭ２０２に保存された診断プログラムに従って、各種制御の診断を行うとともに、診断の結果の故障コードをＲＡＭ２０３と外部ＥＥＰＲＯＭ２０９に保存する。さらにＣＰＵ２０１はＲＯＭ２０２に保存された学習プログラムに従って各種制御の学習値を演算し、その学習値もＲＡＭ２０３と外部ＥＥＰＲＯＭ２０９に保存する。加えて、ＣＰＵ２０１は外部ＥＥＰＲＯＭ２０９と同様に内部ＥＥＰＲＯＭ２０４にも故障コードや学習値を保存する。

図３は、マイクロコンピュータの一部の構成を抜き出して詳細を示す図である。

図３に示すように、ＣＰＵ２０１は、演算するデータを一時的に保存する汎用レジスタ３０１と、ＲＡＭ２０３領域の一部に割り当てられたスタック領域を示すスタックポインタ３０２と、現在実行中のプログラムアドレスを指すプログラムカウンタ３０３を備えている。

ＲＡＭ２０３は、車両制御データを保存する車両制御ＲＡＭ領域３０４と、スタック領域の故障診断を行った結果、故障と判断されたスタック領域のアドレスを保存する故障アドレス保持領域３０５と、割り込みまたはサブルーチンコールが発生した場合に汎用レジスタで使用している演算データを一時的に退避するスタック領域３０６と、割り込みまたはサブルーチンコールが発生した場合にその処理内で使用するローカル変数を初回確保した際のアドレスを保持する初回アドレス保持領域３０７とを備えている。また、ＲＯＭ２０２には、故障判定用データ３０８が格納されている。

ここで、汎用レジスタとスタック領域との間で行われる退避および復帰に係る処理の概要について説明する。

図４～図７は、汎用レジスタとスタック領域で行われる退避および復帰に係る処理の様子を模式的に示す図であり、図４はスタック退避処理、図５はスタック復帰処理、図６はローカル確保処理、図７はローカル開放処理の様子をそれぞれ示している。

図４では、スタック退避処理において、スタック領域３０６に故障領域がある場合であって、スタック領域診断処理の実施後の状態を示している。このとき、スタックポインタ３０２は、故障領域の次の領域を指し、汎用レジスタ３０１のデータＤを退避しており、故障領域を回避している。

図５に示すように、スタック復帰処理においては、スタックポインタ３０２は、スタック領域３０６のデータＤが退避された領域を指し、汎用レジスタ３０１にデータＤを復帰する。

図６では、ローカル確保処理において、スタック領域３０６に初回ローカル領域４０１を確保した時に、その初回ローカル領域４０１に故障領域が含まれる場合であって、ローカル変数故障領域回避処理の実施後の状態を示している。このとき、スタックポインタ３０２は、故障領域を含まないローカル領域４０２を指し、故障領域の次の領域から順番にローカルＡ，Ｂ，Ｃを確保できており、故障領域を回避している。

図７に示すように、ローカル開放処理においては、初回アドレス保持領域３０７に保存したアドレスをスタックポインタ３０２に戻し、ローカル領域４０２を開放する。

続いて、汎用レジスタとスタック領域との間で行われる退避よび復帰に係る処理の詳細について説明する。

図８は、エンジンコントロールユニットにおける処理内容を示すフローチャートである。

図８に示すように、エンジンコントロールユニット９は、割り込みまたはサブルーチンコールが発生した時、汎用レジスタの演算データをスタック領域に退避させる（ステップＳ１００）。

次に、スタックに退避した演算データ（スタック値）と汎用レジスタに保存されている演算データ（レジスタ値）とを比較して一致するか否かを判定する（ステップＳ１１０）。

ステップＳ１１０での判定結果がＹＥＳの場合、すなわち、一致したと判断された場合には、今回スタック領域に退避したアドレスの記憶領域は正常と判断する（ステップＳ１２０）。

また、ステップＳ１１０での判定結果がＮＯの場合、すなわち、不一致であると判断された場合には、ステップＳ１００で退避した汎用レジスタと同じデータをスタック領域の次アドレスの領域へ退避させる（ステップＳ１１１）。

続いて、新たにスタック領域に退避した演算データ（スタック値）と、汎用レジスタに保存されている演算データ（レジスタ値）とを比較して一致するか否かを判定する（ステップＳ１１２）。

ステップＳ１１２での判定結果がＹＥＳの場合、すなわち、一致すると判断された場合には、前回領域、すなわちステップＳ１００でスタック領域に退避した領域は故障していると判断し（ステップＳ１１３）、故障していると診断した故障領域のアドレスを故障アドレス保持領域３０５へ格納する（ステップＳ１１４）。

また、ステップＳ１１２での判定結果がＮＯの場合、すなわち、不一致であると判断された場合には、不一致が所定の回数（予め定めた回数）以上となったか否かを判定する（ステップＳ１１５）。

ステップＳ１１５での判定結果がＮＯの場合には、ステップＳ１１１の処理に戻る。また、ステップＳ１１５での判定結果がＹＥＳの場合、すなわち、不一致が所定回数に達している場合には、スタック領域が正常に機能しないと判断して診断異常を確定し、例えば、エンジンコントロールユニット９が搭載されているエンジン１を原動機とする自動車に搭載されるインジケータであるＭＩＬ（Malfunction Indicator Lamp）等の警告するための通知を行う（ステップＳ１１６）。続いて、システムを安全に動作させるための初期化処理を行い（ステップＳ１１７）、処理を終了する。

また、ステップＳ１２０或いはＳ１１４の何れかの処理が終了すると、続いて、ローカル確保処理（後述）を実行し（ステップＳ２００）、割り込み時またはサブルーチンコール時の目的処理を実施し（ステップＳ１３０）、ローカル開放処理（後述）を実行する（ステップＳ３００）。

ステップＳ３００の処理が終了すると、続いて、スタックポインタの参照アドレスと故障アドレス保持領域３０５へ格納された故障アドレスとを比較して一致するか否かを判定する（ステップＳ１４０）。

ステップＳ１４０での判定結果がＹＥＳの場合には、スタックポインタを次の領域のアドレスに変更し（ステップＳ１５０）、ステップＳ１４０での判定結果がＮＯになるまでステップＳ１４０，Ｓ１５０の処理を繰り返す。

また、ステップＳ１４０での判定結果がＮＯの場合、すなわち、不一致と判定された場合には、スタック領域に退避されている演算データを汎用レジスタに復帰させ（ステップＳ１４１）、処理を終了する。

図９は、図８におけるローカル確保処理の処理内容を示すフローチャートである。

図９において、図８のステップＳ２００におけるローカル確保処理が開始されると、まず、スタック領域３０６に初回ローカル領域を確保し（ステップＳ２１０）、初回ローカル領域を確保した時のスタックポインタ３０２の指すアドレスを初回アドレス保持領域３０７へ格納する（ステップＳ２２０）。

続いて、現在確保しているローカル領域の中に、故障アドレス保持領域３０５で保持している故障アドレスが含まれるか否かを判定し（ステップＳ２３０）、判定結果がＹＥＳの場合、すなわち、故障アドレスが含まれていると判定した場合には、ローカル領域故障判定Ａを「有」とする（ステップＳ２４０）。また、ステップＳ２３０の判定結果がＮＯの場合には、ローカル領域故障判定Ａを「無」とする（ステップＳ２３１）。

ステップＳ２４０或いはＳ２３１の何れかの処理が終了すると、続いて、故障判定用データ３０８に格納している故障判定データを、現在確保しているローカル領域に退避する（ステップＳ２５０）。

続いて、ローカル変数領域の故障判定データと、故障判定用データ３０８に格納している故障判定データとを比較して一致するか否かを判定する（ステップＳ２６０）。

ステップＳ２６０の判定結果がＹＥＳの場合には、ローカル領域故障判定Ｂを「無」とする（ステップＳ２７０）。また、ステップＳ２６０での判定結果がＮＯの場合、すなわち、故障アドレスが含まれないと判断した場合には、ローカル領域故障判定Ｂを「有」とし（ステップＳ２６１）、ローカル変数領域の故障アドレスを故障アドレス保持領域３０５へ格納する（ステップＳ２６２）。

ステップＳ２７０或いはＳ２６２の何れかの処理が終了すると、続いて、ローカル領域故障判定Ａ及びＢの両方が「無」であるか否かを判定する（ステップＳ２８０）。

ステップＳ２８０での判定結果がＹＥＳの場合、すなわち、ローカル領域故障判定Ａが「無」であり、かつ、ローカル領域故障判定Ｂが「無」である場合には、今回スタック領域に確保したローカル変数領域は正常であると判断し（ステップＳ２９０）、処理を終了する。

また、ステップＳ２８０での判定結果がＮＯの場合、すなわち、ローカル領域故障判定Ａとローカル領域故障判定Ｂの少なくとも一方が「有」である場合には、ステップＳ２３０，Ｓ２６０で判断した際の故障アドレスの次のアドレスからローカル領域を確保し直す（ステップＳ２８１）。

続いて、不一致が所定の回数（予め定めた回数）以上となったか否かを判定する（ステップＳ２８２）。

ステップＳ２８２での判定結果がＹＥＳの場合には、スタック領域が正常に機能していないと判断して診断異常を確定し（ステップＳ２８３）、例えば、エンジンコントロールユニット９が搭載されているエンジン１を原動機とする自動車に搭載されるインジケータであるＭＩＬ（Malfunction Indicator Lamp）等の警告するための通知を行う（ステップＳ２８３）。続いて、システムを安全に動作させるための初期化処理を行い（ステップＳ２８４）、処理を終了する。また、ステップＳ２８２の判定結果がＮＯの場合には、ステップＳ２３０の処理に戻り、ステップＳ２８１で新たに確保したローカル領域について再評価する。

図１０は、図８におけるローカル確保処理の処理内容を示すフローチャートである。

図１０において、図８のステップＳ３００におけるローカル開放処理が開始されると、ローカル確保処理（図９のステップＳ２２０）で初回アドレス保持領域３０７へ格納した初回アドレスを、現在のスタックポインタ３０２に復帰することでローカル領域を解放し（ステップＳ３１０）、処理を終了する。

以上のように構成した本実施の形態における効果を説明する。

スタック領域に一時退避すべき演算データには、記憶する対象のレジスタの他に、プログラムのサブルーチンがコールされた時に、そのサブルーチン内で一時的に使用するローカル変数がある。従来技術においては、このローカル変数はサブルーチンがコールされた際にレジスタから保存されるのではなく、そのローカル変数の量だけスタックポインタをずらしてスタック領域に確保している。その後、サブルーチン実行時にローカル変数に退避処理を実行する際に初めてスタック領域に演算データを退避する。したがって、スタック領域が故障領域だった場合、サブルーチン内でローカル変数に退避するまで故障の判定が出来ないという問題があった。

これに対して本実施の形態においては、不揮発性メモリであるＲＯＭ２０２および揮発性メモリであるＲＡＭ２０３とからなるメモリと、ＣＰＵ２０１とを備えた電子制御装置（エンジンコントロールユニット９）において、ＲＯＭ２０２には、予め決められた演算を実行するためのプログラムが記憶され、ＣＰＵ２０１は、プログラムに従い演算を実行し、演算で使用する演算データを一時的に記憶する複数の演算レジスタを有し、ＲＡＭ２０３は、割り込み処理または、プログラムによるサブルーチンコールが発生した場合に、演算レジスタを一時的に記憶する少なくとも１つのスタック領域を有し、ＣＰＵ２０１は、スタック領域の参照先アドレスを記憶するスタックポインタを有し、ＣＰＵ２０１は、少なくとも１つのコアを有し、コア毎にメモリが接続され、少なくとも１つのタスクを実行し、ＣＰＵ２０１は、割り込み処理または、サブルーチンコールが発生した場合に、割り込み処理または、サブルーチンコール内で一時的に使用するローカル変数をスタック領域に確保するため、スタックポインタをローカル変数の分だけ次のアドレスに変更するローカル変数領域確保処理を行うように構成した。したがって、ローカル変数をスタック領域に確保した際に、その確保領域に故障を判定できるデータを書込み、その故障判定用データとスタック領域を比較する事で、スタック領域に確保したローカル変数領域の異常を判定し、故障領域を回避することにより、ローカル変数を確実に退避および復帰することができる。

＜付記＞
なお、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内の様々な変形例や組み合わせが含まれる。また、本発明は、上記の実施の形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。また、上記の各構成、機能等は、それらの一部又は全部を、例えば集積回路で設計する等により実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。

１…エンジン、２…ピストン、３…吸気バルブ、４…排気バルブ、５…燃料噴射弁、６…点火プラグ、７…点火コイル、８…ノックセンサ、９…エンジンコントロールユニット（ＥＣＵ）、１０…吸気管、１１…排気管、１２…三元触媒、１３…空燃比センサ、１４…コレクタ、１５…クランク角度センサ、１７…弁、１８…空気流量計（ＡＦＭ）、１９…燃焼室、２０…アクセル開度センサ、２０４…内部ＥＥＰＲＯＭ、２０４…内部不揮発性メモリ、２０５…入出力インタフェース（Ｉ／Ｆ）、２０６…外部通信インタフェース（Ｉ／Ｆ）、２０７…内部通信インタフェース（Ｉ／Ｆ）、２０８…バス、２０９…外部不揮発性メモリ、２１０…マイクロコンピュータ、２１１…センサ類、２１２…アクチュエータ類、２１３，２１４…外部装置、２１５…通信バス、３０１…汎用レジスタ、３０２…スタックポインタ、３０３…プログラムカウンタ、３０４…車両制御ＲＡＭ領域、３０５…故障アドレス保持領域、３０６…スタック領域、３０７…初回アドレス保持領域、３０８…故障判定用データ、４０１…初回ローカル領域、４０２…ローカル領域

Claims (16)

1. 不揮発性メモリであるＲＯＭおよび揮発性メモリであるＲＡＭとからなるメモリと、ＣＰＵとを備えた電子制御装置において、
   前記ＲＯＭには、予め決められた演算を実行するためのプログラムが記憶され、
   前記ＣＰＵは、前記プログラムに従い演算を実行し、前記演算で使用する演算データを一時的に記憶する複数の演算レジスタを有し、
   前記ＲＡＭは、割り込み処理または、前記プログラムによるサブルーチンコールが発生した場合に、前記演算レジスタを一時的に記憶する少なくとも１つのスタック領域を有し、
   前記ＣＰＵは、前記スタック領域の参照先アドレスを記憶するスタックポインタを有し、
   前記ＣＰＵは、少なくとも１つのコアを有し、コア毎に前記メモリが接続され、少なくとも１つのタスクを実行し、
   前記ＣＰＵは、前記割り込み処理または、前記サブルーチンコールが発生した場合に、前記割り込み処理または、前記サブルーチンコール内で一時的に使用するローカル変数を前記スタック領域に確保するため、前記スタックポインタを前記ローカル変数の分だけ次のアドレスに変更するローカル変数領域確保処理を行うことを特徴とする電子制御装置。
2. 請求項１記載の電子制御装置において、
   前記ＣＰＵは、前記演算レジスタに保持している前記演算データを前記スタック領域に退避するスタック退避処理と、
   前記スタック領域に退避した前記演算データを前記演算レジスタに復帰するスタック復帰処理とを行うことを特徴とする電子制御装置。
3. 請求項１記載の電子制御装置において、
   前記タスクは、通常タスクと、所定の優先度により前記通常タスクから独立した高優先度タスクをそれぞれに複数有し、
   前記ＣＰＵは、前記タスクが実行される前の初期化状態を有し、
   前記初期化状態における、前記スタック領域の初期化を行うスタック領域初期化処理、および前記スタック領域が正常か異常かを診断するスタック領域初期診断処理を行うことを特徴とする電子制御装置。
4. 請求項２記載の電子制御装置において、
   前記ＣＰＵは、前記割り込み処理または、前記サブルーチンコールが発生した場合に、前記スタック退避処理を実行した後、前記スタック領域に退避されている前記演算データと前記演算レジスタに格納されている前記演算データを比較することで、
   前記スタック領域の異常判定を行うスタック領域異常判定処理を行うことを特徴とする電子制御装置。
5. 請求項４記載の電子制御装置において、
   前記ＣＰＵは、前記スタック領域異常判定処理の結果により、前記スタック領域に退避されている前記演算データと前記演算レジスタに格納されている演算データが違うと判断した場合に、前記スタックポインタが現在記憶している前記参照先アドレスを故障と判断し、前記スタックポインタを次のアドレスに変更し、前記演算レジスタに格納されている演算データを前記スタック退避処理によって前記スタック領域に退避することにより、前記スタック領域の故障領域を回避する故障領域回避処理を行うことを特徴とする電子制御装置。
6. 請求項５記載の電子制御装置において、
   前記ＣＰＵは、前記スタック領域異常判定処理および前記故障領域回避処理を繰り返し実行することにより、前記スタック領域の故障を検知するとともに前記演算データを安全に前記スタック領域に退避することを特徴とする電子制御装置。
7. 請求項５記載の電子制御装置において、
   前記ＣＰＵは、前記スタック領域異常判定処理および前記故障領域回避処理を所定の回数繰り返した場合に、前記スタック領域が全て異常であると診断し、システムの初期化処理を実行する、スタック領域診断確定処理を行うことを特徴とする電子制御装置。
8. 請求項７記載の電子制御装置において、
   前記ＲＡＭは、前記スタック領域診断確定処理により、前記スタック領域が故障と判断された場合、その故障と判断されたスタック領域アドレスを格納する少なくとも1つの故障アドレス保持領域を有し、
   前記ＣＰＵは、前記故障と判断された前記スタック領域アドレスを前記故障アドレス保持領域に格納することを特徴とする電子制御装置。
9. 請求項８記載の電子制御装置において、
   前記ＣＰＵは、前記割り込み処理または、前記サブルーチンコールの処理後に、前記スタック復帰処理によって、前記スタック領域に退避した前記演算データを前記演算レジスタに復帰する場合に、前記故障アドレス保持領域に格納されている前記故障と判断された前記スタック領域アドレスと、前記スタックポインタを比較することで、前記故障と判断された前記スタック領域から故障した前記演算データを復帰させないことを特徴とする電子制御装置。
10. 請求項８記載の電子制御装置において、
    前記ＣＰＵは、前記タスクにより定期的に前記ＲＡＭが有する前記故障アドレス保持領域が正常に動作するか否かを監視するＲＡＭ診断処理を行うことを特徴とする電子制御装置。
11. 請求項１０記載の電子制御装置において、
    前記ＲＯＭは、故障を判定するための予め決められた固有である少なくとも１つの故障判定用データを有し、前記ＣＰＵは、前記ローカル変数領域確保処理にて前記スタック領域に確保したローカル変数領域に、前記故障判定用データを退避する故障判定用データ退避処理を有し、前記故障判定用データ退避処理を実行した後、前記ＲＯＭに有する前記故障判定用データと前記ローカル変数領域に退避した前記故障判定用データを比較することで、前記ローカル変数領域の異常判定を行うローカル変数領域異常判定処理を行うことを特徴とする電子制御装置。
12. 請求項１１記載の電子制御装置において、
    前記ＣＰＵは、前記ローカル変数領域異常判定処理を実施するか、前記ローカル変数領域確保処理にて確保したローカル変数領域に、前記故障アドレス保持領域に格納されている故障アドレスが含まれると判断した場合の、少なくともどちらか一方を判断した場合に、前記スタックポインタが現在記憶している前記ローカル変数領域を使用不可と判断し、その判断されたアドレスをベースに前記ローカル変数領域確保処理を実施することにより、前記スタック領域の故障領域を回避するローカル変数故障領域回避処理を行うことを特徴とする電子制御装置。
13. 請求項１２記載の電子制御装置において、
    前記ＣＰＵは、前記ローカル変数故障領域回避処理を所定の回数繰り返した場合に、前記ローカル変数領域が全て異常であると診断し、システムの初期化処理を実行する、ローカル変数領域診断確定処理を行うことを特徴とする電子制御装置。
14. 請求項１２記載の電子制御装置において、
    前記ＲＡＭは、前記ローカル変数故障領域回避処理が実施された場合、前記割り込み処理または、前記サブルーチンコールが発生した初回に前記ローカル変数領域確保処理を実施した後のアドレスを格納する少なくとも1つの初回アドレス保持領域を有し、前記ＣＰＵは、前記ローカル変数故障領域回避処理が実施された場合、初回ローカル変数アドレスを前記初回アドレス保持領域に格納することを特徴とする電子制御装置。
15. 請求項１４記載の電子制御装置において、
    前記ＣＰＵは、前記割り込み処理または、前記サブルーチンコールの処理後に、前記初回アドレス保持領域に保持されているアドレスを前記スタックポインタに戻すことを特徴とする電子制御装置。
16. 請求項１４記載の電子制御装置において、
    前記ＣＰＵは、前記タスクにより定期的に前記ＲＡＭが有する前記初回アドレス保持領域が正常に動作するか否か監視する初回アドレス保持領域処理を行うことを特徴とする電子制御装置。

Images