JP2022039105A - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP2022039105A JP2022039105A JP2020143956A JP2020143956A JP2022039105A JP 2022039105 A JP2022039105 A JP 2022039105A JP 2020143956 A JP2020143956 A JP 2020143956A JP 2020143956 A JP2020143956 A JP 2020143956A JP 2022039105 A JP2022039105 A JP 2022039105A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- sense
- terminal
- circuit
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 193
- 238000001514 detection method Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体モジュールに関する。 The present invention relates to a semiconductor module.
特許文献1には、パワーモジュール内のIGBT4~6のセンス電流電極に接続されるCIN端子に、センス抵抗を有する過電流検出部12を接続する構成が記載されている(段落0026、図1)。特許文献2には、「IGBT1は例えば誘導性の負荷4と接続し、電流検出用のセンスIGBT2を有し、その補助エミッタ端子3は電流検出用抵抗であるセンス抵抗6と接続する。点線内はIGBTを制御する集積回路5で、ゲート駆動回路9、電流検出器8、基準電圧回路7およびセンス抵抗6が内蔵されている。」と記載されている。
[先行技術文献]
[特許文献]
[特許文献1] 特開2015-33186号公報
[特許文献2] 特開平9-260592号公報
Patent Document 1 describes a configuration in which an overcurrent detection unit 12 having a sense resistance is connected to a CIN terminal connected to the sense current electrodes of the IGBTs 4 to 6 in the power module (paragraph 0026, FIG. 1). .. In Patent Document 2, "IGBT 1 is connected to, for example, an inductive load 4, has a sense IGBT 2 for current detection, and its auxiliary emitter terminal 3 is connected to a sense resistor 6 which is a resistance for current detection. Is an integrated circuit 5 that controls the IGBT, and has a gate drive circuit 9, a current detector 8, a reference voltage circuit 7, and a sense resistor 6 built-in. "
[Prior Art Document]
[Patent Document]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2015-33186 [Patent Document 2] Japanese Patent Application Laid-Open No. 9-260592
パワーMOSFET(金属酸化膜半導体電界効果トランジスタ)およびIGBT(絶縁ゲートバイポーラトランジスタ)等の半導体スイッチのセンス端子は、他の端子と比較して静電気耐量が低い。このため、特許文献1に記載のように半導体スイッチのセンス端子を半導体モジュールの外部に露出させると、製造時等の扱い方によっては半導体スイッチが静電破壊するおそれがある。また、特許文献2においては、集積回路5にセンス抵抗6を内蔵させるので、過電流の検出レベルを変更するのが難しい。 The sense terminals of semiconductor switches such as power MOSFETs (metal oxide semiconductor field effect transistors) and IGBTs (insulated gate bipolar transistors) have a lower electrostatic tolerance than other terminals. Therefore, if the sense terminal of the semiconductor switch is exposed to the outside of the semiconductor module as described in Patent Document 1, the semiconductor switch may be electrostatically destroyed depending on how it is handled at the time of manufacturing or the like. Further, in Patent Document 2, since the sense resistor 6 is built in the integrated circuit 5, it is difficult to change the detection level of the overcurrent.
本発明の第1の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体スイッチを備えてよい。半導体モジュールは、半導体スイッチのセンス端子および基準電位の間に接続されたセンス抵抗を備えてよい。半導体モジュールは、外部設定端子に接続可能な外部抵抗の抵抗値に応じたリファレンス電圧を発生するリファレンス電圧発生回路を備えてよい。半導体モジュールは、センス抵抗に流れるセンス電流に応じてセンス抵抗に発生するセンス電圧とリファレンス電圧とを比較する比較回路を備えてよい。半導体モジュールは、比較回路による比較結果を用いて半導体スイッチを制御する制御回路を備えてよい。半導体モジュールは、半導体スイッチ、センス抵抗、リファレンス電圧発生回路、比較回路、および制御回路を内蔵する筐体を備えてよい。 In the first aspect of the present invention, a semiconductor module is provided. The semiconductor module may include a semiconductor switch. The semiconductor module may include a sense resistor connected between the sense terminal of the semiconductor switch and the reference potential. The semiconductor module may include a reference voltage generation circuit that generates a reference voltage according to the resistance value of an external resistor that can be connected to the external setting terminal. The semiconductor module may include a comparison circuit that compares the sense voltage generated in the sense resistor with the reference voltage according to the sense current flowing through the sense resistor. The semiconductor module may include a control circuit that controls a semiconductor switch using the comparison result of the comparison circuit. The semiconductor module may include a housing containing a semiconductor switch, a sense resistor, a reference voltage generation circuit, a comparison circuit, and a control circuit.
リファレンス電圧発生回路は、外部抵抗に直列に接続される第1抵抗を有してよい。リファレンス電圧発生回路は、外部抵抗および第1抵抗を用いた抵抗分圧によりリファレンス電圧を発生してよい。 The reference voltage generator circuit may have a first resistor connected in series with an external resistor. The reference voltage generation circuit may generate a reference voltage by a resistance voltage divider using an external resistor and a first resistor.
リファレンス電圧発生回路は、第1抵抗と直列かつ外部抵抗と並列に接続される第2抵抗を有してよい。リファレンス電圧発生回路は、外部抵抗および第2抵抗を含む合成抵抗と、第1抵抗とを用いた抵抗分圧によりリファレンス電圧を発生してよい。 The reference voltage generator circuit may have a second resistor connected in series with the first resistor and in parallel with the external resistor. The reference voltage generation circuit may generate a reference voltage by a combined resistance including an external resistance and a second resistance, and a resistance voltage divider using the first resistance.
第2抵抗は、第1抵抗よりも抵抗値が大きくてよい。 The second resistance may have a larger resistance value than the first resistance.
外部抵抗は、外部設定端子および基準電位の間に接続されてよい。 The external resistance may be connected between the external setting terminal and the reference potential.
半導体モジュールは、センス端子および比較回路の間に接続されたフィルタ回路を更に備えてよい。 The semiconductor module may further include a filter circuit connected between the sense terminal and the comparison circuit.
リファレンス電圧発生回路、比較回路、および制御回路は、集積回路に内蔵されてよい。センス抵抗は、集積回路の外に設けられてよい。 The reference voltage generation circuit, comparison circuit, and control circuit may be incorporated in the integrated circuit. The sense resistance may be provided outside the integrated circuit.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the necessary features of the present invention. A subcombination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention within the scope of the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.
図1は、第1の比較例における半導体モジュール100の構成を、半導体モジュール100の外部に接続されるセンス抵抗140およびフィルタ回路150と共に示す。半導体モジュール100は、一例として3相モータを駆動するためのインバータに用いられる。半導体モジュール100は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる1相分のスイッチング回路を3組備えてよい。本図においては、説明の便宜上、半導体モジュール100の下アームに関する構成のみを説明する。
FIG. 1 shows the configuration of the
半導体モジュール100は、半導体モジュール100の外部に接続される外部端子として、制御電圧端子102と、制御接地端子104と、複数の制御入力端子106u~wと、複数の出力端子108u~wと、複数のエミッタ端子110u~wと、センスエミッタ端子112と、センス入力端子114とを備える。制御電圧端子102は、半導体モジュール100内における制御回路用の電源電圧Vccを入力する。制御接地端子104は、半導体モジュール100内における制御回路用のグランドに接続される。
The
複数の制御入力端子106u~w(以下、「制御入力端子106」とも示す。)は、u相の下アームの半導体スイッチ120uをオンまたはオフにすることを指示する制御信号LUc、v相の下アームの半導体スイッチ120vをオンまたはオフにすることを指示する制御信号LVc、w相の下アームの半導体スイッチ120wをオンまたはオフにすることを指示する制御信号LWcを入力する。複数の出力端子108u~w(以下、「出力端子108」とも示す。)は、u~w相の電圧を負荷へと出力する。
The plurality of
複数のエミッタ端子110u~w(以下、「エミッタ端子110」とも示す。)は、負側の直流母線Nに接続される。センスエミッタ端子112は、センス抵抗140に接続される。センス入力端子114は、フィルタ回路150に接続される。
The plurality of
半導体モジュール100は、複数の半導体スイッチ120u~wと、LVIC130とを備える。半導体モジュール100は、複数の半導体スイッチ120u~wおよびLVIC130を、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。
The
複数の半導体スイッチ120u~w(以下、「半導体スイッチ120」とも示す。)は、下アームのu~w相に設けられる。本実施形態に係る各半導体スイッチ120は、主端子としてコレクタおよびエミッタ、制御端子としてゲート、センス端子としてセンスエミッタを有するIGBTと、このIGBTと逆並列に接続された還流ダイオードとを有する。これに代えて、各半導体スイッチ120は、主端子としてドレインおよびソース、制御端子としてゲート、センス端子としてセンス用のソースを有するパワーMOSFETを有してよい。この場合、各半導体スイッチ120は、MOSFETの寄生ダイオードを還流ダイオードとして用いてもよい。
A plurality of
半導体スイッチ120uは、主端子間が出力端子108uおよびエミッタ端子110uの間に接続される。半導体スイッチ120vは、主端子間が出力端子108vおよびエミッタ端子110vの間に接続される。半導体スイッチ120wは、主端子間が出力端子108wおよびエミッタ端子110wの間に接続される。各半導体スイッチ120のセンス端子は、センスエミッタ端子112に接続される。ここで、各半導体スイッチ120のセンス端子は、通常、その半導体スイッチ120の負側の主端子(エミッタ等)に流れる主電流に比例する、電流検出用のセンス電流を流す。
In the
ここで、センスエミッタ端子112および負側の直流母線Nの間には、センス抵抗140が接続される。センスエミッタ端子112から出力されるセンス電流が流れると、センス抵抗140は、その抵抗値とセンス電流の電流値の積に相当するセンス電圧を発生させる。この結果、センスエミッタ端子112およびセンス抵抗140の間の電位は、負側の直流母線Nの電位である基準電位よりも、センス電圧分高くなる。
Here, a
フィルタ回路150は、センス抵抗140のセンスエミッタ端子112側の端部に接続され、センス電圧をフィルタリングしてセンス入力端子114へと出力する。本図の例において、フィルタ回路150は、RC積分回路であり、センス電圧を平滑化してセンス入力端子114へと出力する。
The
LVIC130は、制御電圧端子102および制御接地端子104に接続され、制御電圧端子102および制御接地端子104間の電圧を電源電圧として動作する下アーム側(低電圧側)の集積回路である。LVIC130は、複数の制御入力端子106u~wに接続され、複数の制御入力端子106u~wを介して入力される制御信号LUc、LVc、およびLWcによる各半導体スイッチ120のオン/オフ指示に応じて、各半導体スイッチ120の制御端子に供給する制御電圧を切替える。
The
また、LVIC130は、センス入力端子114に接続されて、センス電圧を入力する。LVIC130は、センス電圧が閾値よりも高い場合に、複数の半導体スイッチ120u~wに過電流が流れていることを検出する。LVIC130は、過電流を検出したことに応じて、一例として複数の半導体スイッチ120u~wをオフに切り替える等の保護動作を行ってよい。
Further, the
以上に示した半導体モジュール100においては、半導体モジュール100の外部にセンス抵抗140を接続するので、センス抵抗140として好適な抵抗値の抵抗を用いることにより、過電流の検出レベルを適切に設定することができる。その一方で、半導体モジュール100においては、各半導体スイッチ120のセンス端子につながるセンスエミッタ端子112が半導体モジュール100の外部に露出するので、各半導体スイッチ120が静電破壊しないよう取り扱いに十分注意する必要がある。
In the
図2は、第2の比較例における半導体モジュール200の構成を、半導体モジュール200の外部に接続される複数のシャント抵抗240u~w、フィルタ回路250、比較回路260、および検出回路270と共に示す。半導体モジュール200は、半導体モジュール100と同様に、一例として3相モータを駆動するためのインバータに用いられる。半導体モジュール200は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる1相分のスイッチング回路を3組備えてよい。本図においては、説明の便宜上、半導体モジュール200の下アームに関する構成のみを説明する。なお、半導体モジュール200における、図1の半導体モジュール100と同様の機能および構成を有する箇所については、以下説明を省略する。
FIG. 2 shows the configuration of the
半導体モジュール200は、半導体モジュール200の外部に接続される外部端子として、制御電圧端子202と、制御接地端子204と、複数の制御入力端子206u~wと、複数の出力端子208u~wと、複数のエミッタ端子210u~wと、検出端子215とを備える。このうち、制御電圧端子202と、制御接地端子204と、複数の制御入力端子206u~wと、複数の出力端子208u~wと、複数のエミッタ端子210u~wとは、図1の半導体モジュール100における、制御電圧端子102と、制御接地端子104と、複数の制御入力端子106u~wと、複数の出力端子108u~wと、複数のエミッタ端子110u~wと同様である。検出端子215は、検出回路270に接続され、過電流を検出したか否かを示す過電流検出信号を検出回路270から入力する。
The
半導体モジュール200は、複数の半導体スイッチ220u~wと、LVIC230とを備える。半導体モジュール200は、複数の半導体スイッチ220u~wおよびLVIC230を、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。複数の半導体スイッチ220u~w(以下、「半導体スイッチ220」とも示す。)は、センス端子を有しない他は図1における複数の半導体スイッチ120u~wと同様である。
The
ここで、複数のエミッタ端子210u~w(以下、「エミッタ端子210」とも示す。)のそれぞれと負側の直流母線Nの間には、複数のシャント抵抗240u~w(以下、「シャント抵抗240」とも示す。)のそれぞれが接続される。各相のシャント抵抗240は、その相の半導体スイッチ220からの主電流が流れたことに応じて、シャント抵抗240の抵抗値と主電流の電流値の積に相当するセンス電圧を発生させる。この結果、これらのエミッタ端子210およびシャント抵抗240の間の電位は、負側の直流母線Nにおける基準電位よりも、センス電圧分高くなる。
Here, between each of the plurality of
フィルタ回路250は、各シャント抵抗240における、対応するエミッタ端子210側の端部に接続され、各シャント抵抗240からのセンス電圧をフィルタリングして比較回路260へと出力する。フィルタ回路250は、各シャント抵抗240に対応して、図1のフィルタ回路150と同様の回路を有してよい。
The
比較回路260は、フィルタ回路250に接続される。比較回路260は、各シャント抵抗240からのセンス電圧をフィルタ回路250を介して受け取り、各シャント抵抗240からのセンス電圧が閾値を超えるか否かを判定する。検出回路270は、各シャント抵抗240からのセンス電圧のいずれかが閾値を超えたことに応じて過電流を検出して、論理H(High)の過電流検出信号を検出端子215へと出力する。
The
LVIC230は、センス入力端子114に代えて検出端子215に接続される点を除いて、図1のLVIC130と同様である。LVIC230は、過電流を検出したことを示す過電流検出信号(すなわち論理Hの過電流検出信号)を受けたことに応じて、一例として複数の半導体スイッチ220u~wをオフに切り替える等の保護動作を行ってよい。
The
以上に示した半導体モジュール200においては、各半導体スイッチ220がセンス端子を有しておらず、各半導体スイッチ220のセンス端子に直接つながる外部端子が半導体モジュール200の外部に露出することもない。また、各シャント抵抗240として好適な抵抗値の抵抗を用いるか、比較回路260の閾値を好適な電圧値とすることにより、過電流の検出レベルを適切に設定することも可能となる。しかし、半導体モジュール200においては、各出力端子208および負側の直流母線Nの間で主電流が流れる経路上に各シャント抵抗240を設けるので、各シャント抵抗240に大電流が流れる。このため、半導体モジュール200においては、各シャント抵抗240として、最大許容電流が大きな抵抗を用いる必要があり、また各シャント抵抗240による電力ロスが大きくなるという問題がある。
In the
図3は、本実施形態に係る半導体モジュール300の構成を示す第1の図である。本図は、半導体モジュール300における下アーム側に関する構成を、外部抵抗390と共に示す。半導体モジュール300は、一例として3相モータを駆動するためのインバータに用いられる。半導体モジュール300は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる1相分のスイッチング回路を3組備えるパワーモジュールである。ここで、半導体モジュール300は、各半導体スイッチを制御する制御回路等を内蔵するインテリジェントパワーモジュール(IPM)であってよい。以下、本図において半導体モジュール300の下アームに関する構成を示し、図4において半導体モジュール300の上アームに関する構成を示す。なお、半導体モジュール300における、図1の半導体モジュール100同様の機能・構成を有する箇所については、以下説明を省略する。
FIG. 3 is a first diagram showing the configuration of the
半導体モジュール300は、下アームに関して、半導体モジュール300の外部に接続される外部端子として、制御電圧端子302と、制御接地端子304と、複数の制御入力端子306u~wと、複数の出力端子308u~wと、複数のエミッタ端子310u~wと、外部設定端子315とを備える。このうち、制御電圧端子302と、制御接地端子304と、複数の制御入力端子306u~wと、複数の出力端子308u~wと、複数のエミッタ端子310u~wとは、図1の半導体モジュール100における、制御電圧端子102と、制御接地端子104と、複数の制御入力端子106u~wと、複数の出力端子108u~wと、複数のエミッタ端子110u~wと同様である。外部設定端子315は、外部抵抗390を接続可能とする。ここで、外部抵抗390は、外部設定端子315および負側の直流母線Nによる基準電位の間に接続されてよい。なお、負側の直流母線Nは、半導体モジュール300を含む装置のグランド380に接続されてよい。
The
半導体モジュール300は、複数の半導体スイッチ320u~wと、センス抵抗340と、フィルタ回路350と、LVIC330とを備える。半導体モジュール300は、複数の半導体スイッチ320u~wと、センス抵抗340と、フィルタ回路350と、LVIC330とを、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。複数の半導体スイッチ320u~w(以下、「半導体スイッチ320」とも示す。)は、図1における複数の半導体スイッチ120u~wと同様である。
The
センス抵抗340は、複数の半導体スイッチ320のセンス端子と、制御接地端子304との間に接続される。これにより、センス抵抗340は、制御接地端子304を介して負側の直流母線Nからの基準電位に接続される。センス抵抗340は、半導体モジュール300に内蔵される点を除き、図1のセンス抵抗140と同様である。
The
フィルタ回路350は、複数の半導体スイッチ320のセンス端子および比較回路336の間に接続される。フィルタ回路350は、半導体モジュール300に内蔵される点を除き、図1のフィルタ回路150と同様である。本図の例において、フィルタ回路350はRC積分回路であるが、これに代えて、フィルタ回路350は、センス電圧に過渡的に重畳されるノイズを低減できる他のフィルタ回路であってもよい。
The
LVIC330は、制御電圧端子302および制御接地端子304に接続され、制御電圧端子302および制御接地端子304間の電圧を電源電圧として動作する下アーム側(低電圧側)の集積回路である。LVIC330は、リファレンス電圧発生回路332と、比較回路336と、制御回路338とを有する。
The
リファレンス電圧発生回路332は、LVIC330内の基準電位Vregと、制御接地端子304と、外部設定端子315とに接続される。ここで、LVIC330内の基準電位Vregは、負側の直流母線Nの基準電位よりも高い。リファレンス電圧発生回路332は、外部設定端子315に接続可能な外部抵抗390の抵抗値に応じたリファレンス電圧を発生する。本実施形態において、リファレンス電圧発生回路332は、外部抵抗390に直列に接続される第1抵抗333を含む。これにより、リファレンス電圧発生回路332は、外部抵抗390および第1抵抗333を用いた抵抗分圧によって、リファレンス電圧を外部抵抗390および第1抵抗333の間の点から発生する。
The reference
リファレンス電圧発生回路332は、第1抵抗333と直列かつ外部抵抗390と並列に接続される第2抵抗334を含んでもよい。第2抵抗334を有する場合、リファレンス電圧発生回路332は、外部抵抗390および第2抵抗334を含む合成抵抗と、第1抵抗333とを用いた抵抗分圧によりリファレンス電圧を発生する。ここで、第2抵抗334は、外部設定端子315に外部抵抗390を接続しない場合に、第1抵抗333および第2抵抗334の抵抗分圧によりデフォルトのリファレンス電圧を発生させるために用いられてよい。また、第2抵抗334は、外部設定端子315に接続されるLVIC330の端子および比較回路336の負端子をプルダウンするためのものであってもよい。この場合、第2抵抗334は、第1抵抗333よりも抵抗値が大きくてもよい。
The reference
また、リファレンス電圧発生回路332は、外部設定端子315と、第1抵抗333および第2抵抗334の中点との間に、第3抵抗335を含んでよい。この場合、リファレンス電圧発生回路332は、直列に接続された第3抵抗335および外部抵抗390、並びに第2抵抗334の並列接続による合成抵抗と、第1抵抗333との間で抵抗分圧によりリファレンス電圧を発生する。第3抵抗335は、外部設定端子315から静電気が入力された場合に比較回路336の負端子の電圧変化を緩和する。第3抵抗335は、配線抵抗であってもよい。
Further, the reference
なお、本実施形態に係る外部抵抗390は、比較回路336の負端子の低電位側に接続される。これに代えて、外部抵抗390は、比較回路336の負端子の高電位側に、例えば第1抵抗333と並列に接続されるようにしてもよい。
The
比較回路336は、フィルタ回路350およびリファレンス電圧発生回路332に接続される。比較回路336は、センス抵抗340に流れるセンス電流に応じてセンス抵抗340に発生するセンス電圧をフィルタ回路350を介して受け取って、リファレンス電圧発生回路332が発生したリファレンス電圧とを比較する。本実施形態に係る比較回路336は、正端子にセンス電圧、負端子にリファレンス電圧を入力し、センス電圧からリファレンス電圧を減じた値が正となったことに応じて過電流を検出して、論理Hの過電流検出信号を制御回路338へと出力する。
The
制御回路338は、制御電圧端子302および制御接地端子304に接続され、制御電圧端子302および制御接地端子304間の電圧を電源電圧として動作する。制御回路338は、複数の制御入力端子306u~wに接続され、複数の制御入力端子306u~wを介して入力される制御信号LUc、LVc、およびLWcによる各半導体スイッチ320のオン/オフ指示に応じて、各半導体スイッチ320の制御端子に供給する制御電圧を切替える。
The
また、制御回路338は、比較回路336による比較結果を用いて各半導体スイッチ320を制御する。制御回路338は、過電流を検出したことを示す過電流検出信号(すなわち論理Hの過電流検出信号)を受けたことに応じて、一例として複数の半導体スイッチ320u~wをオフに切り替える等の保護動作を行ってよい。
Further, the
以上に示した半導体モジュール300によれば、半導体モジュール300の内部でセンス抵抗340を接続し、半導体モジュール300の外部に各半導体スイッチ320のセンス端子が直接露出しないようにすることができる。これにより、半導体モジュール300は、各半導体スイッチ320のセンス端子が静電破壊する可能性を減らすことができる。また、半導体モジュール300によれば、好適な抵抗値の外部抵抗390を接続することによってセンス電圧と比較するリファレンス電圧を適切に設定し、これにより過電流の検出レベルを適切に設定することができる。
According to the
なお、本実施形態に係る半導体モジュール300においては、リファレンス電圧発生回路332,比較回路336、および制御回路338は、LVIC330に内蔵され、センス抵抗340およびフィルタ回路350は、LVIC330の外に設けられる。これにより、LVIC330は、センス抵抗340に代えて抵抗値が異なるセンス抵抗を接続し、フィルタ回路350に代えてフィルタ特性が異なるフィルタ回路を接続することができ、特性が異なる半導体スイッチを使用する他品種の半導体モジュールにも流用可能となる。これに代えて、LVIC330は、小型化等を優先して、センス抵抗340またはフィルタ回路350の少なくとも一方を内蔵してもよく、自由度を高めるべくリファレンス電圧発生回路332および比較回路336の少なくとも一方を外部接続するようにしてもよい。
In the
また、本実施形態に係る半導体モジュール300においては、複数の半導体スイッチ320のエミッタ同士を接続し、1つのセンス抵抗340を用いてセンス電圧を発生させて過電流検出に用いている。これに代えて、半導体モジュール300は、図2のシャント抵抗240u~wおよびフィルタ回路250と同様にして、各相に個別のセンス抵抗を用いて相毎のセンス電圧を発生して過電流検出に用いてもよい。この場合、半導体モジュール300は、図2の比較回路260と同様に相毎に比較回路336を有してよく、リファレンス電圧発生回路332および外部抵抗390は全相で共通化して共通のリファレンス電圧を用いるようにしてもよい。
Further, in the
図4は、本実施形態に係る半導体モジュール300の構成を示す第2の図である。本図は、半導体モジュール300におけるu相の上アームに関する構成を、外部抵抗490uと共に示す。半導体モジュール300は、他の相に対しても本図と同様の構成を備えてよい。なお、本図における、図3に示した下アーム側と同様の機能・構成を有する箇所については、以下説明を省略する。
FIG. 4 is a second diagram showing the configuration of the
半導体モジュール300は、u相の上アームに関して、半導体モジュール300の外部に接続される外部端子として、制御電圧端子302と、制御接地端子404uと、制御入力端子406uと、出力端子308uと、コレクタ端子410uと、外部設定端子415uとを備える。このうち、制御電圧端子302および出力端子308uは、図3の制御電圧端子302および出力端子308uと共通である。制御接地端子404uは、半導体モジュール300内における、u相の上アームの制御回路用のグランドとなる基準電位に接続される。ここで、u相の上アームのグランドは、半導体スイッチ420uのエミッタおよび半導体スイッチ320uのコレクタの間の出力端子308uと同電位とする。
The
制御入力端子406uは、u相の上アームの半導体スイッチ420uをオンまたはオフにすることを指示する制御信号HUcを入力する。コレクタ端子410uは、正側の直流母線Pに接続される。ここで、正側の直流母線Pと負側の直流母線Nの間は、一例として数百Vの電位差を有する。
The
外部設定端子415uは、外部抵抗490uを接続可能とする。ここで、外部抵抗490uは、外部設定端子415uと、制御接地端子404uに供給される基準電位との間に接続されてよい。
The
半導体モジュール300は、u相の上アームに関して、半導体スイッチ420uと、センス抵抗440uと、フィルタ回路450uと、HVIC430uとを備える。半導体モジュール300は、半導体スイッチ420uと、センス抵抗440uと、フィルタ回路450uと、HVIC430uについても、一例として樹脂封止したパッケージ等の筐体内にv相およびw相の上アーム、並びに各相の下アームに関する回路と共に内蔵してよい。
The
半導体スイッチ420uは、主端子間がコレクタ端子410uおよび出力端子308uの間に接続される。半導体スイッチ420uは、上アーム側に位置する他は、半導体スイッチ320と同様である。センス抵抗440uは、半導体スイッチ420uのセンス端子と、制御接地端子404uとの間に接続される。これにより、センス抵抗440uは、制御接地端子404uを介して出力端子308uからの基準電位に接続される。フィルタ回路450uは、半導体スイッチ420uのセンス端子およびコンパレータ436uの間に接続される。フィルタ回路450uは、図3のフィルタ回路350と同様である。
In the
HVIC430uは、制御電圧端子302および制御接地端子404uに接続され、制御電圧端子302および制御接地端子404u間の電圧を電源電圧として動作する上アーム側(高電圧側)の集積回路である。HVIC430uは、昇圧回路431uと、リファレンス電圧発生回路432uと、コンパレータ436uと、制御回路438uとを有する。
The HVIC430u is an integrated circuit on the upper arm side (high voltage side) that is connected to the
昇圧回路431uは、負側の直流母線Nを基準電位とする電源電圧Vccを、制御接地端子404uの電位を基準電位とする電源電圧に昇圧する。一例として、昇圧回路431uは、上アームの半導体スイッチ420uがオフ、下アームの半導体スイッチ320uがオンとなり、出力端子308uおよび制御接地端子404uの電位が負側の直流母線Nの基準電位と実質的に同一となっている期間において、電源電圧Vccをキャパシタに充電する。そして、昇圧回路431uは、半導体スイッチ420uがオン、半導体スイッチ320がオフとなり、出力端子308uおよび制御接地端子404uの電位が正側の直流母線Pの電位またはその近くまで上昇した期間において、制御接地端子404uの電位に対してキャパシタに充電した電源電圧Vccを加えた電源電圧をHVIC430u内に供給してよい。
The
リファレンス電圧発生回路432uは、HVIC430u内の基準電位Vregと、制御接地端子404uと、外部設定端子415uとに接続される。ここで、HVIC430u内の基準電位Vregは、制御接地端子404uの基準電位よりも高い。リファレンス電圧発生回路432uは、図3のリファレンス電圧発生回路332と同様であり、図3の第1抵抗333に対応する第1抵抗433u、第2抵抗334に対応する第2抵抗434u、第3抵抗335に対応する第3抵抗435uを有するものであるから説明を省略する。
The reference
コンパレータ436uは、フィルタ回路450uおよびリファレンス電圧発生回路432uに接続される。コンパレータ436uは、比較回路336と同様である。制御回路438uは、昇圧回路431uおよび制御接地端子404uに接続され、昇圧回路431uにより昇圧された電圧を電源電圧として動作する。制御回路438uは、制御入力端子406uを介して入力される制御信号HUcに応じて半導体スイッチ420uの制御端子に供給する制御電圧を切り替える点を除いて制御回路338と同様であるから、説明を省略する。
The
以上において、上アーム側の回路は出力端子308の電位を基準電位(グランド電位)として動作するところ、各出力端子308の電位は相毎に異なる。したがって、半導体モジュール300は、上アーム側の回路を相毎に別々に備える。すなわち、半導体モジュール300は、センス抵抗440u等のセンス抵抗440、フィルタ回路450u等のフィルタ回路450、リファレンス電圧発生回路432u等のリファレンス電圧発生回路432、コンパレータ436u等のコンパレータ436、および制御回路438u等の制御回路438を相毎に備えてよい。
In the above, the circuit on the upper arm side operates with the potential of the output terminal 308 as the reference potential (ground potential), but the potential of each output terminal 308 is different for each phase. Therefore, the
以上に示した半導体モジュール300によれば、上アーム側においても下アーム側と同様に、半導体モジュール300の外部に半導体スイッチ420u等の各半導体スイッチ420のセンス端子が直接露出しないようにすることができる。また、半導体モジュール300によれば、好適な抵抗値の外部抵抗490u等を接続することによってセンス電圧と比較するリファレンス電圧を適切に設定し、これにより上アーム側の過電流の検出レベルを適切に設定することができる。
According to the
なお、上記の半導体モジュール300は、3相分の上下アームの半導体スイッチを内蔵する。これに代えて、半導体モジュール300は、単相、2相、または4相以上等の任意の相数を有してもよい。また、半導体モジュール300は、上アームまたは下アームのいずれか一方に関する回路のみを有してもよい。
The
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that the form with such changes or improvements may be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operation, procedure, step, and step in the apparatus, system, program, and method shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.
100 半導体モジュール、102 制御電圧端子、104 制御接地端子、106u~w 制御入力端子、108u~w 出力端子、110u~w エミッタ端子、112 センスエミッタ端子、114 センス入力端子、120u~w 半導体スイッチ、130 LVIC、140 センス抵抗、150 フィルタ回路、200 半導体モジュール、202 制御電圧端子、204 制御接地端子、206u~w 制御入力端子、208u~w 出力端子、210u~w エミッタ端子、215 検出端子、220u~w 半導体スイッチ、230 LVIC、240u~w シャント抵抗、250 フィルタ回路、260 比較回路、270 検出回路、300 半導体モジュール、302 制御電圧端子、304 制御接地端子、306u~w 制御入力端子、308u~w 出力端子、310u~w エミッタ端子、315 外部設定端子、320u~w 半導体スイッチ、330 LVIC、332 リファレンス電圧発生回路、333 第1抵抗、334 第2抵抗、335 第3抵抗、336 比較回路、338 制御回路、340 センス抵抗、350 フィルタ回路、380 グランド、390 外部抵抗、404u 制御接地端子、406u 制御入力端子、410u コレクタ端子、415u 外部設定端子、420u 半導体スイッチ、430u HVIC、431u 昇圧回路、432u リファレンス電圧発生回路、433u 第1抵抗、434u 第2抵抗、435u 第3抵抗、436u コンパレータ、438u 制御回路、440u センス抵抗、450u フィルタ回路、490u 外部抵抗 100 semiconductor module, 102 control voltage terminal, 104 control ground terminal, 106u to w control input terminal, 108u to w output terminal, 110u to w emitter terminal, 112 sense emitter terminal, 114 sense input terminal, 120u to w semiconductor switch, 130 LVIC, 140 sense resistance, 150 filter circuit, 200 semiconductor module, 202 control voltage terminal, 204 control ground terminal, 206u to w control input terminal, 208u to w output terminal, 210u to w emitter terminal, 215 detection terminal, 220u to w Semiconductor switch, 230 LVIC, 240u to w shunt resistance, 250 filter circuit, 260 comparison circuit, 270 detection circuit, 300 semiconductor module, 302 control voltage terminal, 304 control ground terminal, 306u to w control input terminal, 308u to w output terminal , 310u-w emitter terminal, 315 external setting terminal, 320u-w semiconductor switch, 330 LVIC, 332 reference voltage generation circuit, 333 first resistance, 334 second resistance, 335 third resistance, 336 comparison circuit, 338 control circuit, 340 sense resistance, 350 filter circuit, 380 ground, 390 external resistance, 404u control ground terminal, 406u control input terminal, 410u collector terminal, 415u external setting terminal, 420u semiconductor switch, 430u HVIC, 431u booster circuit, 432u reference voltage generation circuit 433u 1st resistance, 434u 2nd resistance, 435u 3rd resistance, 436u comparator, 438u control circuit, 440u sense resistance, 450u filter circuit, 490u external resistance
Claims (7)
前記半導体スイッチのセンス端子および基準電位の間に接続されたセンス抵抗と、
外部設定端子に接続可能な外部抵抗の抵抗値に応じたリファレンス電圧を発生するリファレンス電圧発生回路と、
前記センス抵抗に流れるセンス電流に応じて前記センス抵抗に発生するセンス電圧と前記リファレンス電圧とを比較する比較回路と、
前記比較回路による比較結果を用いて前記半導体スイッチを制御する制御回路と、
前記半導体スイッチ、前記センス抵抗、前記リファレンス電圧発生回路、前記比較回路、および前記制御回路を内蔵する筐体と
を備える半導体モジュール。 With semiconductor switches
The sense resistance connected between the sense terminal and the reference potential of the semiconductor switch,
A reference voltage generation circuit that generates a reference voltage according to the resistance value of the external resistor that can be connected to the external setting terminal.
A comparison circuit that compares the sense voltage generated in the sense resistor with the reference voltage according to the sense current flowing through the sense resistor.
A control circuit that controls the semiconductor switch using the comparison result of the comparison circuit, and
A semiconductor module including the semiconductor switch, the sense resistor, the reference voltage generation circuit, the comparison circuit, and a housing including the control circuit.
前記外部抵抗に直列に接続される第1抵抗を有し、
前記外部抵抗および前記第1抵抗を用いた抵抗分圧により前記リファレンス電圧を発生する
請求項1に記載の半導体モジュール。 The reference voltage generation circuit is
It has a first resistance connected in series with the external resistance,
The semiconductor module according to claim 1, wherein the reference voltage is generated by the external resistance and the voltage division of the resistance using the first resistance.
前記第1抵抗と直列かつ前記外部抵抗と並列に接続される第2抵抗を有し、
前記外部抵抗および前記第2抵抗を含む合成抵抗と、前記第1抵抗とを用いた抵抗分圧により前記リファレンス電圧を発生する
請求項2に記載の半導体モジュール。 The reference voltage generation circuit is
It has a second resistance that is connected in series with the first resistance and in parallel with the external resistance.
The semiconductor module according to claim 2, wherein the reference voltage is generated by a resistance voltage divider using the external resistance, the combined resistance including the second resistance, and the first resistance.
前記センス抵抗は、前記集積回路の外に設けられる請求項1から6のいずれか一項に記載の半導体モジュール。 The reference voltage generation circuit, the comparison circuit, and the control circuit are incorporated in an integrated circuit.
The semiconductor module according to any one of claims 1 to 6, wherein the sense resistance is provided outside the integrated circuit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020143956A JP2022039105A (en) | 2020-08-27 | 2020-08-27 | Semiconductor module |
CN202110849898.XA CN114121917A (en) | 2020-08-27 | 2021-07-27 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020143956A JP2022039105A (en) | 2020-08-27 | 2020-08-27 | Semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022039105A true JP2022039105A (en) | 2022-03-10 |
Family
ID=80359492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020143956A Pending JP2022039105A (en) | 2020-08-27 | 2020-08-27 | Semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022039105A (en) |
CN (1) | CN114121917A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023105887A1 (en) | 2022-03-14 | 2023-09-14 | Toyota Jidosha Kabushiki Kaisha | Vehicle exhaust system |
-
2020
- 2020-08-27 JP JP2020143956A patent/JP2022039105A/en active Pending
-
2021
- 2021-07-27 CN CN202110849898.XA patent/CN114121917A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023105887A1 (en) | 2022-03-14 | 2023-09-14 | Toyota Jidosha Kabushiki Kaisha | Vehicle exhaust system |
Also Published As
Publication number | Publication date |
---|---|
CN114121917A (en) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678180B2 (en) | Power semiconductor module | |
US6744644B2 (en) | Soft-start of DC link capacitors for power electronics and drive systems | |
KR101198566B1 (en) | Polyphase inverter, control method therefor, blower, and polyphase current output system | |
KR101863014B1 (en) | Short-circuit protection circuit for self-arc-extinguishing semiconductor element | |
JP5556353B2 (en) | Motor current detector and motor control device | |
JP5146555B2 (en) | Switching element drive circuit | |
CN107181420B (en) | Inverter driving device and semiconductor module | |
US7948276B2 (en) | Gate driver circuit, switch assembly and switch system | |
US20030112640A1 (en) | Method for controlling freewheeling paths in a matrix converter | |
CN110401335B (en) | Drive circuit, power module, and power conversion system | |
US10742204B2 (en) | Semiconductor device and power module | |
JPWO2019193805A1 (en) | Switch drive | |
JP5716158B2 (en) | Motor current detection IC and current detector or motor control device using the same | |
JP7205091B2 (en) | semiconductor equipment | |
JP2022039105A (en) | Semiconductor module | |
JP6664311B2 (en) | Drive system and power converter | |
JP2018061301A (en) | Semiconductor driving device and power conversion equipment using the same | |
US6680630B1 (en) | Driver circuit for power device | |
US20220045596A1 (en) | Drive circuit for power semiconductor element and power semiconductor module employing the same | |
US6239998B1 (en) | Inverter circuit | |
JPH1132426A (en) | Protection equipment for inverter | |
US20230231549A1 (en) | Overcurrent detection circuit, drive control device, and power conversion device | |
JP5477159B2 (en) | Motor current detection IC and current detector or motor control device using the same | |
KR20200123385A (en) | Power module with integrated surge voltage limiting element | |
JP2006067660A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240401 |