JP2022036785A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2022036785A
JP2022036785A JP2020141162A JP2020141162A JP2022036785A JP 2022036785 A JP2022036785 A JP 2022036785A JP 2020141162 A JP2020141162 A JP 2020141162A JP 2020141162 A JP2020141162 A JP 2020141162A JP 2022036785 A JP2022036785 A JP 2022036785A
Authority
JP
Japan
Prior art keywords
signal
lead
leads
pair
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020141162A
Other languages
Japanese (ja)
Other versions
JP7516980B2 (en
Inventor
泰三 巽
Taizo Tatsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020141162A priority Critical patent/JP7516980B2/en
Priority claimed from JP2020141162A external-priority patent/JP7516980B2/en
Priority to US17/443,987 priority patent/US11869867B2/en
Publication of JP2022036785A publication Critical patent/JP2022036785A/en
Application granted granted Critical
Publication of JP7516980B2 publication Critical patent/JP7516980B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

To provide a resin sealing type semiconductor device having improved impedance characteristics.SOLUTION: A semiconductor device 100 includes: one metal or alloy-made die pad 110 having a first surface, a second surface opposite to the first surface, and a pair of ground leads 111 to 113 projecting from end sides in plan view; signal leads 121 to 123 arranged between the pair of ground leads; a plurality of leads 120 arranged around the die pad in plan view; a semiconductor chip 130 mounted on the second surface; a plurality of bonding wires 140 for connecting between the signal pad and the signal lead of the semiconductor chip and between the ground pads 131B to 133B of the semiconductor chip and the pair of ground leads; and a mold resin 150 for covering the die pad, the signal leads, the plurality of leads, the semiconductor chip and the plurality of bonding wires, and exposing at least a part of the first surface, and at least a part of the first surface side of the signal leads.SELECTED DRAWING: Figure 2

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

従来より、ダイパッドと、信号リードと、ダイパッドに接続された接地リードと、接地用の電極パッドを有する半導体チップと、金属細線（ボンディングワイヤ）と、ダイパッド、半導体チップを封止すると共に信号リード及び接地リードの下部を外部端子として露出させて封止する封止樹脂とを備える樹脂封止型の半導体装置がある。接地リードは接地用の電極パッドに接続されている。樹脂封止型の半導体装置の一例としては、パッケージから露出した信号リードの下部が外部端子を兼ねたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置がある（例えば、特許文献１参照）。 Conventionally, a die pad, a signal lead, a grounding lead connected to the die pad, a semiconductor chip having an electrode pad for grounding, a thin metal wire (bonding wire), a die pad, and a semiconductor chip are sealed, and the signal lead and the signal lead and the semiconductor chip are sealed. There is a resin-sealed semiconductor device including a sealing resin that exposes and seals the lower part of the grounding lead as an external terminal. The grounding lead is connected to the grounding electrode pad. As an example of a resin-sealed semiconductor device, there is a QFN (Quad Flat Non-readed Package) type semiconductor device in which the lower part of the signal lead exposed from the package also serves as an external terminal (see, for example, Patent Document 1).

特開２０１０－１６６１００号公報Japanese Unexamined Patent Publication No. 2010-166100

ところで、上述のような樹脂封止型の半導体装置において、半導体チップに含まれる回路の動作特性を良好にするには、信号リードに接続されたボンディングワイヤのインピーダンス特性を良好にすることが望ましい。 By the way, in the resin-sealed semiconductor device as described above, in order to improve the operating characteristics of the circuit included in the semiconductor chip, it is desirable to improve the impedance characteristics of the bonding wire connected to the signal lead.

しかしながら、樹脂封止型の半導体装置は、低コスト化のために簡易化された構造を有するため、信号リードに接続されたボンディングワイヤのインピーダンス特性を改善するには構造的な制約がある。 However, since the resin-sealed semiconductor device has a simplified structure for cost reduction, there are structural restrictions in improving the impedance characteristics of the bonding wire connected to the signal lead.

そこで、インピーダンス特性を改善した樹脂封止型の半導体装置を提供することを目的とする。 Therefore, it is an object of the present invention to provide a resin-sealed semiconductor device having improved impedance characteristics.

本開示の半導体装置は、第１面と前記第１面の反対側の第２面と平面視で端辺から突出する一対のグランドリードとを有する金属製又は合金製の１枚のダイパッドと、前記一対のグランドリードの間に配置される信号リードと、平面視で前記ダイパッドの周りに配置される複数のリードと、前記第２面に実装される半導体チップと、前記半導体チップの信号パッドと前記信号リードとの間、及び、前記半導体チップのグランドパッドと前記一対のグランドリードとの間を接続する複数のボンディングワイヤと、前記ダイパッド、前記信号リード、前記複数のリード、前記半導体チップ、及び前記複数のボンディングワイヤを覆うモールド樹脂とを含み、前記信号リードと前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭い。 The semiconductor device of the present disclosure comprises a single die pad made of metal or alloy having a first surface, a second surface opposite to the first surface, and a pair of ground leads projecting from the edges in a plan view. A signal lead arranged between the pair of ground leads, a plurality of leads arranged around the die pad in a plan view, a semiconductor chip mounted on the second surface, and a signal pad of the semiconductor chip. A plurality of bonding wires connecting between the signal leads and between the ground pad of the semiconductor chip and the pair of ground leads, the die pad, the signal lead, the plurality of leads, the semiconductor chip, and the plurality of bonding wires. The distance between the signal lead and each of the pair of ground leads is narrower than the distance between the plurality of leads, including the mold resin covering the plurality of bonding wires.

インピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 It is possible to provide a resin-sealed semiconductor device having improved impedance characteristics.

図１は、ＲＦフロントエンド回路１０の構成の一例を示す図である。FIG. 1 is a diagram showing an example of the configuration of the RF front-end circuit 10. 図２は、実施形態の半導体装置１００の構成の一例を示す図である。FIG. 2 is a diagram showing an example of the configuration of the semiconductor device 100 of the embodiment. 図３は、図２における破線の四角で囲んだ部分を拡大して示す図である。FIG. 3 is an enlarged view showing a portion surrounded by a broken line square in FIG. 2. 図４は、図３におけるＡ－Ａ矢視断面を示す図である。FIG. 4 is a diagram showing a cross section taken along the line AA in FIG. 図５は、信号リード１２１、一対のグランドリード１１１、リード１２６、及び端辺１１０Ａの間の間隔を示す図である。FIG. 5 is a diagram showing the distance between the signal lead 121, the pair of ground leads 111, the lead 126, and the end side 110A. 図６は、信号リード１２１、一対のグランドリード１１１、及びダイパッド１１０の間に生じる静電容量と高周波電流の流れる方向とを示す図である。FIG. 6 is a diagram showing the capacitance generated between the signal lead 121, the pair of ground leads 111, and the die pad 110 and the direction in which the high frequency current flows. 図７は、信号リード１２１、一対のグランドリード１１１、及びダイパッド１１０の端辺１１０Ａの間と、信号ボンディングワイヤ１４１Ａ及びグランドボンディングワイヤ１４１Ｂとに生じる静電容量を示す図である。FIG. 7 is a diagram showing the capacitance generated between the signal lead 121, the pair of ground leads 111, and the end sides 110A of the die pad 110, and the signal bonding wire 141A and the ground bonding wire 141B. 図８は、信号リード１２１、一対のグランドリード１１１、端辺１１０Ａ、信号ボンディングワイヤ１４１Ａ、及びグランドボンディングワイヤ１４１Ｂの等化回路を示す図である。FIG. 8 is a diagram showing an equalization circuit of a signal lead 121, a pair of ground leads 111, an end side 110A, a signal bonding wire 141A, and a ground bonding wire 141B. 図９は、ワイヤ間の距離ｄに対するワイヤ間の静電容量Ｃの特性を示す図である。FIG. 9 is a diagram showing the characteristics of the capacitance C between the wires with respect to the distance d between the wires. 図１０は、信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの特性インピーダンスＺの計算結果を示す図である。FIG. 10 is a diagram showing the calculation results of the characteristic impedance Z of the signal bonding wire 141A and the ground bonding wire 141B. 図１１は、半導体装置１００におけるＳ２１パラメータの周波数特性を示す図である。FIG. 11 is a diagram showing the frequency characteristics of the S21 parameter in the semiconductor device 100. 図１２は、実施形態の変形例による半導体装置１００Ａを示す図である。FIG. 12 is a diagram showing a semiconductor device 100A according to a modified example of the embodiment.

実施するための形態について、以下に説明する。 The embodiment for carrying out will be described below.

［本開示の実施形態の説明］ [Explanation of Embodiments of the present disclosure]

〔１〕 本開示の一態様に係る半導体装置は、第１面と、前記第１面の反対側の第２面と、平面視で端辺から突出する一対のグランドリードとを有する金属製又は合金製の１枚のダイパッドと、前記一対のグランドリードの間に配置される信号リードと、平面視で前記ダイパッドの周りに配置される複数のリードと、前記第２面に実装される半導体チップと、前記半導体チップの信号パッドと前記信号リードとの間、及び、前記半導体チップのグランドパッドと前記一対のグランドリードとの間を接続する複数のボンディングワイヤと、前記ダイパッド、前記信号リード、前記複数のリード、前記半導体チップ、及び前記複数のボンディングワイヤを覆うモールド樹脂とを含み、前記信号リードと前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭い。 [1] The semiconductor device according to one aspect of the present disclosure is made of metal or has a first surface, a second surface on the opposite side of the first surface, and a pair of ground leads protruding from the end sides in a plan view. A single alloy die pad, a signal lead arranged between the pair of ground leads, a plurality of leads arranged around the die pad in a plan view, and a semiconductor chip mounted on the second surface. A plurality of bonding wires connecting between the signal pad of the semiconductor chip and the signal lead, and between the ground pad of the semiconductor chip and the pair of ground leads, and the die pad, the signal lead, and the above. The distance between the signal lead and each of the pair of ground leads is narrower than the distance between the plurality of leads, including the plurality of leads, the semiconductor chip, and the mold resin covering the plurality of bonding wires.

本開示の一態様に係る半導体装置は、樹脂封止型の半導体装置である。信号リードと一対のグランドリードの各々との間隔が複数のリードの間隔よりも狭いことで、信号リードと一対のグランドリードの各々との間の静電容量が増大し、信号リードに接続されたボンディングワイヤのインダクタンスが低下することで、信号リードに接続されたボンディングワイヤのインピーダンス特性が改善される。したがって、インピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 The semiconductor device according to one aspect of the present disclosure is a resin-sealed semiconductor device. The spacing between each of the signal leads and each of the pair of ground leads is narrower than the spacing of the plurality of leads, which increases the capacitance between each of the signal leads and the pair of ground leads and is connected to the signal leads. By reducing the inductance of the bonding wire, the impedance characteristic of the bonding wire connected to the signal lead is improved. Therefore, it is possible to provide a resin-sealed semiconductor device having improved impedance characteristics.

〔２〕 〔１〕において、前記信号リードと前記ダイパッドとの間隔は、前記複数のリードと前記ダイパッドとの間隔よりも狭くてもよい。信号リードとダイパッドとの間隔が狭いことにより、信号リードとダイパッドとの間の静電容量が増大し、信号リードに接続されたボンディングワイヤのインダクタンスが低下することで、信号リードに接続されたボンディングワイヤのインピーダンス特性がさらに改善される。したがって、インピーダンス特性をさらに改善した樹脂封止型の半導体装置を提供することができる。 [2] In [1], the distance between the signal lead and the die pad may be narrower than the distance between the plurality of leads and the die pad. The narrow spacing between the signal lead and the die pad increases the capacitance between the signal lead and the die pad, and reduces the inductance of the bonding wire connected to the signal lead, resulting in bonding connected to the signal lead. The impedance characteristics of the wire are further improved. Therefore, it is possible to provide a resin-sealed semiconductor device having further improved impedance characteristics.

〔３〕 本開示の他の一態様に係る半導体装置は、第１面と、前記第１面の反対側の第２面とを有する金属製又は合金製の１枚のダイパッドと、平面視で前記ダイパッドの隣に配置される信号リードと、平面視で前記ダイパッドの周りに配置される複数のリードと、前記第２面に実装される半導体チップと、前記半導体チップの信号パッドと前記信号リードとの間、及び、前記半導体チップと前記複数のリードのうちの少なくとも１つとを接続する複数のボンディングワイヤと、前記ダイパッド、前記信号リード、前記複数のリード、前記半導体チップ、及び前記複数のボンディングワイヤを覆うモールド樹脂とを含み、前記信号リードと前記ダイパッドとの間隔は、前記複数のリードと前記ダイパッドとの間隔よりも狭い。 [3] The semiconductor device according to another aspect of the present disclosure includes a single die pad made of metal or alloy having a first surface and a second surface opposite to the first surface, and in a plan view. A signal lead arranged next to the die pad, a plurality of leads arranged around the die pad in a plan view, a semiconductor chip mounted on the second surface, a signal pad of the semiconductor chip, and the signal lead. A plurality of bonding wires connecting the semiconductor chip and at least one of the plurality of leads, and the die pad, the signal lead, the plurality of leads, the semiconductor chip, and the plurality of bondings. The distance between the signal lead and the die pad is narrower than the distance between the plurality of leads and the die pad, including the mold resin covering the wire.

本開示の一態様に係る半導体装置は、樹脂封止型の半導体装置である。信号リードとダイパッドとの間隔が狭いことにより、信号リードとダイパッドとの間の静電容量が増大し、信号リードに接続されたボンディングワイヤのインダクタンスが低下することで、信号リードに接続されたボンディングワイヤのインピーダンス特性が改善される。したがって、インピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 The semiconductor device according to one aspect of the present disclosure is a resin-sealed semiconductor device. The narrow spacing between the signal lead and the die pad increases the capacitance between the signal lead and the die pad, and reduces the inductance of the bonding wire connected to the signal lead, resulting in bonding connected to the signal lead. The impedance characteristics of the wire are improved. Therefore, it is possible to provide a resin-sealed semiconductor device having improved impedance characteristics.

〔４〕 〔３〕において、前記ダイパッドは、平面視で端辺から突出する一対のグランドリードをさらに有し、前記複数のボンディングワイヤは、前記半導体チップのグランドパッドと前記一対のグランドリードとの間をさらに接続し、前記信号リードと前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭くてもよい。信号リードと一対のグランドリードの各々との間隔が複数のリードの間隔よりも狭いことで、信号リードと一対のグランドリードの各々との間の静電容量が増大し、信号リードに接続されたボンディングワイヤのインダクタンスが低下することで、信号リードに接続されたボンディングワイヤのインピーダンス特性がさらに改善される。したがって、インピーダンス特性をさらに改善した樹脂封止型の半導体装置を提供することができる。 [4] In [3], the die pad further has a pair of ground leads protruding from the end sides in a plan view, and the plurality of bonding wires are a ground pad of the semiconductor chip and the pair of ground leads. Further connecting the spaces, the distance between the signal lead and each of the pair of ground leads may be narrower than the distance between the plurality of leads. The spacing between each of the signal leads and each of the pair of ground leads is narrower than the spacing of the plurality of leads, which increases the capacitance between each of the signal leads and the pair of ground leads and is connected to the signal leads. By reducing the inductance of the bonding wire, the impedance characteristics of the bonding wire connected to the signal lead are further improved. Therefore, it is possible to provide a resin-sealed semiconductor device having further improved impedance characteristics.

〔５〕 〔１〕、〔２〕、及び〔４〕のいずれか１つにおいて、前記信号リードは、平面視で前記半導体チップから遠い側の第１リード部と、平面視で前記第１リード部よりも前記半導体チップに近い側に位置し、前記一対のグランドリードを結ぶ方向の幅が前記第１リード部よりも広い第２リード部とを有し、前記第２リード部と前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭くてもよい。信号リードのうちの半導体チップに近い側の第２リード部が半導体チップよりも遠い側の第１リード部よりも広い幅を有することによって、信号リードと一対のグランドリードの各々との間の静電容量を増大させるとともに、信号リードとダイパッドとの間の静電容量を増大させることができる。このような簡易な構成によって、信号リードに接続されたボンディングワイヤのインダクタンスを低下させて、信号リードに接続されたボンディングワイヤのインピーダンス特性を改善することができる。したがって、簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 [5] In any one of [1], [2], and [4], the signal lead is the first lead portion on the side far from the semiconductor chip in a plan view and the first lead in a plan view. It has a second lead portion that is located closer to the semiconductor chip than the portion and has a width in the direction connecting the pair of ground leads wider than that of the first lead portion, and the second lead portion and the pair. The distance between each of the ground leads may be narrower than the distance between the plurality of leads. The second lead portion of the signal lead on the side closer to the semiconductor chip has a wider width than the first lead portion on the side farther from the semiconductor chip, so that the static electricity between the signal lead and each of the pair of ground leads is static. The capacitance between the signal lead and the die pad can be increased as well as the capacitance. With such a simple configuration, the inductance of the bonding wire connected to the signal lead can be reduced, and the impedance characteristic of the bonding wire connected to the signal lead can be improved. Therefore, it is possible to provide a resin-sealed semiconductor device having improved impedance characteristics with a simple configuration.

〔６〕 〔５〕において、前記第１リード部と前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔と等しくてもよい。第１リード部と一対のグランドリードの各々との間隔が複数のリードの間隔と等しければ、第２リード部と一対のグランドリードとを有しない半導体装置からの変更点を最小限にすることができ、構成が非常に簡易である。したがって、非常に簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 [6] In [5], the distance between the first lead portion and each of the pair of ground leads may be equal to the distance between the plurality of leads. If the spacing between the first lead section and each of the pair of ground leads is equal to the spacing between the plurality of leads, the change from the semiconductor device that does not have the second lead section and the pair of ground leads can be minimized. It can be done and the configuration is very simple. Therefore, it is possible to provide a resin-sealed semiconductor device having improved impedance characteristics with a very simple configuration.

〔７〕 〔５〕又は〔６〕において、前記第２リード部の前記幅方向における両端は、前記第１リード部の前記幅方向の両端よりも外側に位置していてもよい。第２リード部の幅方向における両端が第１リード部の幅方向の両端よりも外側に位置していれば、第２リード部と、第２リード部の幅方向の両側に位置する一対のグランドリードとをバランス良く配置でき、信号リードと一対のグランドリードの各々との間の静電容量を効率的に増大させるとともに、信号リードとダイパッドとの間の静電容量を効率的に増大させることができる。この結果、信号リードに接続されたボンディングワイヤのインダクタンスを効率的に低下させることができ、信号リードに接続されたボンディングワイヤのインピーダンス特性を効率的に改善できる。したがって、インピーダンス特性を効率的に改善した樹脂封止型の半導体装置を提供することができる。 [7] In [5] or [6], both ends of the second lead portion in the width direction may be located outside the ends of the first lead portion in the width direction. If both ends in the width direction of the second lead portion are located outside the both ends in the width direction of the first lead portion, the second lead portion and a pair of grounds located on both sides in the width direction of the second lead portion. The leads can be arranged in a well-balanced manner, and the capacitance between the signal lead and each of the pair of ground leads can be efficiently increased, and the capacitance between the signal lead and the die pad can be efficiently increased. Can be done. As a result, the inductance of the bonding wire connected to the signal lead can be efficiently reduced, and the impedance characteristic of the bonding wire connected to the signal lead can be efficiently improved. Therefore, it is possible to provide a resin-sealed semiconductor device having efficiently improved impedance characteristics.

〔８〕 〔５〕から〔７〕のいずれか１つにおいて、前記第１リード部及び前記第２リード部は、平面視で前記端辺に垂直な方向に延在する対称軸に対して線対称な形状を有していてもよい。第１リード部及び第２リード部を線対称な形状にすることで、信号リードと一対のグランドリードの各々との間の静電容量と、信号リードとダイパッドとの間の静電容量とを調整しやすい構成が得られる。この結果、線対称な形状を用いて信号リードに接続されたボンディングワイヤのインダクタンスを効率的に低下させることができ、線対称な形状を用いて信号リードに接続されたボンディングワイヤのインピーダンス特性を効率的に改善できる。したがって、線対称な形状を用いてインピーダンス特性を効率的に改善した樹脂封止型の半導体装置を提供することができる。 [8] In any one of [5] to [7], the first lead portion and the second lead portion are lines with respect to an axis of symmetry extending in a direction perpendicular to the end edge in a plan view. It may have a symmetrical shape. By forming the first lead portion and the second lead portion in a line-symmetrical shape, the capacitance between the signal lead and each of the pair of ground leads and the capacitance between the signal lead and the die pad can be obtained. A configuration that is easy to adjust can be obtained. As a result, the inductance of the bonding wire connected to the signal lead can be efficiently reduced by using the axisymmetric shape, and the impedance characteristic of the bonding wire connected to the signal lead can be efficiently reduced by using the axisymmetric shape. Can be improved. Therefore, it is possible to provide a resin-sealed semiconductor device having an efficiently improved impedance characteristic by using a line-symmetrical shape.

〔９〕 〔５〕から〔８〕のいずれか１つにおいて、前記第１リード部及び前記第２リード部は、Ｔ字型であってもよい。第１リード部及び第２リード部をＴ字型にすることで、信号リードと一対のグランドリードの各々との間の静電容量と、信号リードとダイパッドとの間の静電容量とを調整しやすく、作製が容易な構成が得られる。この結果、静電容量を調整しやすく作製が容易な信号リードに接続されたボンディングワイヤのインダクタンスを効率的に低下させることができ、静電容量を調整しやすく作製が容易な信号リードに接続されたボンディングワイヤのインピーダンス特性を効率的に改善できる。したがって、静電容量を調整しやすく作製が容易でインピーダンス特性を効率的に改善した樹脂封止型の半導体装置を提供することができる。 [9] In any one of [5] to [8], the first lead portion and the second lead portion may be T-shaped. By making the first lead portion and the second lead portion T-shaped, the capacitance between the signal lead and each of the pair of ground leads and the capacitance between the signal lead and the die pad can be adjusted. A configuration that is easy to use and easy to manufacture can be obtained. As a result, the inductance of the bonding wire connected to the signal lead whose capacitance is easy to adjust and easy to manufacture can be efficiently reduced, and it is connected to the signal lead whose capacitance is easy to adjust and easy to manufacture. The impedance characteristics of the bonding wire can be efficiently improved. Therefore, it is possible to provide a resin-sealed semiconductor device in which the capacitance is easily adjusted, the fabrication is easy, and the impedance characteristics are efficiently improved.

〔１０〕 〔５〕から〔９〕のいずれか１つにおいて、前記複数のボンディングワイヤのうちの前記信号リードの前記第２リード部と前記信号パッドとを接続する一対の信号ボンディングワイヤは、前記第２リード部のうちの前記幅方向における両側で前記第１リード部よりも外側に位置する部分にそれぞれ接続されてもよい。信号リードの第２リード部と信号パッドとを接続する一対の信号ボンディングワイヤを第２リード部のうちの幅方向における両側で第１リード部よりも外側に位置する部分にそれぞれ接続すれば、一対の信号ボンディングワイヤを一対のグランドリードに近づけることができるので、一対の信号ボンディングワイヤのインダクタンスを効果的に低下させることができ、一対の信号ボンディングワイヤのインピーダンス特性を効果的に改善できる。したがって、一対の信号ボンディングワイヤのインピーダンスを効果的に改善した樹脂封止型の半導体装置を提供することができる。 [10] In any one of [5] to [9], the pair of signal bonding wires connecting the second lead portion of the signal lead and the signal pad among the plurality of bonding wires is described above. It may be connected to a portion of the second lead portion located outside the first lead portion on both sides in the width direction. If a pair of signal bonding wires connecting the second lead portion of the signal lead and the signal pad are connected to the portions of the second lead portion located outside the first lead portion on both sides in the width direction, a pair is formed. Since the signal bonding wires of the above can be brought close to the pair of ground leads, the inductance of the pair of signal bonding wires can be effectively reduced, and the impedance characteristics of the pair of signal bonding wires can be effectively improved. Therefore, it is possible to provide a resin-sealed semiconductor device in which the impedance of the pair of signal bonding wires is effectively improved.

〔１１〕 〔１０〕において、前記一対の信号ボンディングワイヤが前記信号パッドに接続される一対の第１端部同士の間隔よりも、前記一対の信号ボンディングワイヤが前記第２リード部に接続される第２端部同士の間隔の方が広くてもよい。一対の信号ボンディングワイヤを一対のグランドリードに確実に近づけることができるので、一対の信号ボンディングワイヤのインダクタンスをより確実に低下させることができ、一対の信号ボンディングワイヤのインピーダンス特性をより確実に改善できる。したがって、一対の信号ボンディングワイヤのインピーダンスをより確実に改善した樹脂封止型の半導体装置を提供することができる。 [11] In [10], the pair of signal bonding wires are connected to the second lead portion rather than the distance between the pair of first end portions to which the pair of signal bonding wires are connected to the signal pad. The distance between the second ends may be wider. Since the pair of signal bonding wires can be reliably brought close to the pair of ground leads, the inductance of the pair of signal bonding wires can be reduced more reliably, and the impedance characteristics of the pair of signal bonding wires can be improved more reliably. .. Therefore, it is possible to provide a resin-sealed semiconductor device in which the impedance of the pair of signal bonding wires is more reliably improved.

〔１２〕 〔１０〕又は〔１１〕において、前記複数のボンディングワイヤのうちの前記一対のグランドリードと前記グランドパッドとを接続する一対のグランドボンディングワイヤは、前記一対の信号ボンディングワイヤに沿って延在してもよい。一対のグランドボンディングワイヤと一対の信号ボンディングワイヤとの結合による静電容量を利用して一対の信号ボンディングワイヤのインダクタンスをより効果的に低下させることができ、一対の信号ボンディングワイヤのインピーダンス特性をより効果的に改善できる。したがって、一対の信号ボンディングワイヤのインピーダンスをより効果的に改善した樹脂封止型の半導体装置を提供することができる。 [12] In [10] or [11], the pair of ground bonding wires connecting the pair of ground leads and the ground pad among the plurality of bonding wires extends along the pair of signal bonding wires. May be present. The inductance of the pair of signal bonding wires can be reduced more effectively by utilizing the electrostatic capacitance generated by the coupling of the pair of ground bonding wires and the pair of signal bonding wires, and the impedance characteristics of the pair of signal bonding wires can be further improved. Can be effectively improved. Therefore, it is possible to provide a resin-sealed semiconductor device in which the impedance of the pair of signal bonding wires is more effectively improved.

〔１３〕 〔５〕～〔１２〕のいずれか１つにおいて、前記信号リードは、第１面側に位置する第１部分と、前記第１部分に連続し、前記第２面側に位置する第２部分とを有し、前記第１リード部は、前記第１部分及び前記第２部分に延在し、前記第２リード部は、前記第２部分のみに延在してもよい。信号リードのうち第１リード部については、第２リード部と一対のグランドリードとを有しない半導体装置からの変更点を最小限にすることができ、第２リード部については第２部分のみで実現できるので、構成が非常に簡易である。したがって、非常に簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置を提供することができる。 [13] In any one of [5] to [12], the signal lead is continuous with the first portion located on the first surface side and the first portion, and is located on the second surface side. It has a second portion, the first lead portion may extend to the first portion and the second portion, and the second lead portion may extend only to the second portion. Of the signal leads, the first lead portion can minimize the changes from the semiconductor device that does not have the second lead portion and the pair of ground leads, and the second lead portion is only the second portion. Since it can be realized, the configuration is very simple. Therefore, it is possible to provide a resin-sealed semiconductor device having improved impedance characteristics with a very simple configuration.

〔１４〕 〔１〕～〔１３〕のいずれか１つにおいて、前記モールド樹脂は、前記第１面の少なくとも一部と、前記信号リードの前記第１面側の少なくとも一部とを露出させる。したがって、第１リード部の第１面側の表面を外部端子として利用でき、インピーダンス特性を改善したＱＦＮ型の半導体装置を提供することができる。 [14] In any one of [1] to [13], the mold resin exposes at least a part of the first surface and at least a part of the signal lead on the first surface side. Therefore, the surface of the first lead portion on the first surface side can be used as an external terminal, and a QFN type semiconductor device having improved impedance characteristics can be provided.

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。 [Details of Embodiments of the present disclosure]
Hereinafter, embodiments of the present disclosure will be described in detail, but the present embodiments are not limited thereto. In the present specification and the drawings, components having substantially the same functional configuration may be designated by the same reference numerals to omit duplicate explanations.

＜実施形態＞
〔ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）フロントエンド回路１０の構成〕
図１は、ＲＦフロントエンド回路１０の構成の一例を示す図である。ＲＦフロントエンド回路１０は、パッケージ化された半導体装置によって実現され、一例として無線通信用の基地局で用いられる。なお、ここでは、半導体装置によって実現される回路がＲＦフロントエンド回路１０である形態について説明するが、ＲＦフロントエンド回路に限られるものではない。 <Embodiment>
[Structure of RF (Radio Frequency) front-end circuit 10]
FIG. 1 is a diagram showing an example of the configuration of the RF front-end circuit 10. The RF front-end circuit 10 is realized by a packaged semiconductor device and is used as an example in a base station for wireless communication. Although the form in which the circuit realized by the semiconductor device is the RF front-end circuit 10 will be described here, the circuit is not limited to the RF front-end circuit.

ＲＦフロントエンド回路１０は、スイッチ回路１１、ＰＡ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）１２、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１３、信号リード１２１、１２２、１２３、及び電源リード１２４、１２５を含む。スイッチ回路１１は、３端子型のスイッチであり、端子１１Ａ、１１Ｂ、１１Ｃを有する。端子１１Ａには、信号リード１２１が接続されており、端子１１ＢにはＰＡ１２の出力端子が接続されており、端子１１ＣにはＬＮＡ１３の入力端子が接続されている。スイッチ回路１１は、２つの電源リード１２４から電圧Ｖｃ１、Ｖｃ２の電力供給を受ける。また、ＲＦフロントエンド回路１０は、電源リード１２５から電圧Ｖｃｃの電力供給を受ける。 The RF front-end circuit 10 includes a switch circuit 11, a PA (Power Amplifier) 12, an LNA (Low Noise Amplifier) 13, signal leads 121, 122, 123, and power supply leads 124, 125. The switch circuit 11 is a three-terminal type switch and has terminals 11A, 11B, and 11C. A signal lead 121 is connected to the terminal 11A, an output terminal of the PA 12 is connected to the terminal 11B, and an input terminal of the LNA 13 is connected to the terminal 11C. The switch circuit 11 receives power supply of voltages Vc1 and Vc2 from two power supply leads 124. Further, the RF front-end circuit 10 receives power of a voltage Vcc from the power supply lead 125.

信号リード１２１は、アンテナ１５に接続される。信号リード１２１は、送信（Ｔｘ）信号をアンテナ１５に出力するとともに、アンテナ１５から受信（Ｒｘ）信号が入力される。このため、信号リード１２１にＲｘ＿ｉｎ／Ｔｘ＿ｏｕｔと記す。信号リード１２２は、ＰＡ１２の入力端子に接続されており、ＲＦフロントエンド回路１０の外部の送信回路から送信（Ｔｘ）信号が入力される。このため、信号リード１２２にＴｘ＿ｉｎと記す。信号リード１２３は、ＬＮＡ１３の出力端子に接続されており、ＲＦフロントエンド回路１０の外部の受信回路に受信（Ｒｘ）信号を出力する。このため、信号リード１２３にＲｘ＿ｏｕｔと記す。 The signal lead 121 is connected to the antenna 15. The signal lead 121 outputs a transmission (Tx) signal to the antenna 15, and receives a reception (Rx) signal from the antenna 15. Therefore, the signal read 121 is described as Rx_in / Tx_out. The signal lead 122 is connected to the input terminal of the PA 12, and a transmission (Tx) signal is input from an external transmission circuit of the RF front-end circuit 10. Therefore, Tx_in is described in the signal lead 122. The signal lead 123 is connected to the output terminal of the LNA 13, and outputs a received (Rx) signal to a receiving circuit outside the RF front-end circuit 10. Therefore, the signal read 123 is described as Rx_out.

このようなＲＦフロントエンド回路１０において、スイッチ回路１１は、端子１１Ａの接続先を端子１１Ｂと端子１１Ｃのいずれか一方に切り替える。ＰＡ１２は、送信（Ｔｘ）信号を増幅してスイッチ回路１１の端子１１Ｂに出力し、増幅された送信（Ｔｘ）信号はアンテナ１５から放射される。ＬＮＡ１３は、アンテナ１５で受信され、スイッチ回路１１の端子１１Ａ、１１Ｃを経て入力される受信（Ｒｘ）信号に対してノイズ除去及び増幅を行って信号リード１２３に出力する。送信（Ｔｘ）信号と受信（Ｒｘ）信号の周波数は、一例として２０ＧＨｚ帯から４０ＧＨｚ帯であり、ミリ波帯である。 In such an RF front-end circuit 10, the switch circuit 11 switches the connection destination of the terminal 11A to either the terminal 11B or the terminal 11C. The PA 12 amplifies the transmission (Tx) signal and outputs it to the terminal 11B of the switch circuit 11, and the amplified transmission (Tx) signal is radiated from the antenna 15. The LNA 13 performs noise reduction and amplification on the received (Rx) signal received by the antenna 15 and input via the terminals 11A and 11C of the switch circuit 11 and outputs the signal to the signal lead 123. The frequencies of the transmit (Tx) signal and the receive (Rx) signal are, for example, in the 20 GHz band to the 40 GHz band, and are in the millimeter wave band.

ここで、スイッチ回路１１の端子１１Ａと信号リード１２１との間と、ＰＡ１２の入力端子と信号リード１２２の間と、ＬＮＡ１３の出力端子と信号リード１２３との間は、それぞれ、ボンディングワイヤ（信号ボンディングワイヤ）によって接続される。端子１１Ａ、１１Ｂ、１１Ｃの特性インピーダンスと、信号リード１２１、１２２、１２３の特性インピーダンスとは、５０Ω又は５０Ωに近い値に設定することが比較的容易であるが、信号ボンディングワイヤの特性インピーダンスは、５０Ωよりも大きな値である。 Here, a bonding wire (signal bonding) is provided between the terminal 11A of the switch circuit 11 and the signal lead 121, between the input terminal of the PA 12 and the signal lead 122, and between the output terminal of the LNA 13 and the signal lead 123, respectively. Connected by wire). It is relatively easy to set the characteristic impedance of the terminals 11A, 11B, 11C and the characteristic impedance of the signal leads 121, 122, 123 to a value close to 50Ω or 50Ω, but the characteristic impedance of the signal bonding wire is set. It is a value larger than 50Ω.

スイッチ回路１１の端子１１Ａと信号リード１２１との間の信号ボンディングワイヤにおける信号の伝送損失が増加すると、ＰＡ１２が増幅した信号（基本波信号）の伝送損失や、ＬＮＡ１３のＮＦ（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）値が増加する。また、ＰＡ１２の入力端子と信号リード１２２との間の信号ボンディングワイヤにおける信号の伝送損失が増加すると、ＰＡ１２における増幅利得が低下する。また、ＬＮＡ１３の出力端子と信号リード１２３との間の信号ボンディングワイヤにおける信号の伝送損失が増加すると、ＬＮＡ１３における増幅利得が低下する。 When the signal transmission loss in the signal bonding wire between the terminal 11A of the switch circuit 11 and the signal lead 121 increases, the transmission loss of the signal (fundamental wave signal) amplified by the PA 12 and the NF (Noise Figure) value of the LNA 13 increase. To increase. Further, when the signal transmission loss in the signal bonding wire between the input terminal of the PA 12 and the signal lead 122 increases, the amplification gain in the PA 12 decreases. Further, when the signal transmission loss in the signal bonding wire between the output terminal of the LNA 13 and the signal lead 123 increases, the amplification gain in the LNA 13 decreases.

このため、ＲＦフロントエンド回路１０をパッケージ化して基地局に設置する場合には、各信号ボンディングワイヤにおけるＳ２１パラメータによって表される伝送損失を低減することが重要である。具体的には、一例として３０ＧＨｚの信号を伝送する場合にＳ２１パラメータによって表される伝送損失を絶対値で０．２ｄＢ程度に抑えることが望ましい。 Therefore, when the RF front-end circuit 10 is packaged and installed in a base station, it is important to reduce the transmission loss represented by the S21 parameter in each signal bonding wire. Specifically, as an example, when transmitting a 30 GHz signal, it is desirable to suppress the transmission loss represented by the S21 parameter to an absolute value of about 0.2 dB.

〔半導体装置１００の構成〕
図２は、実施形態の半導体装置１００の構成の一例を示す図である。図３は、図２における破線の四角で囲んだ部分を拡大して示す図である。図４は、図３におけるＡ－Ａ矢視断面を示す図である。以下では、ＸＹＺ座標系を定義して説明する。また、以下では、平面視とはＸＹ面視のことであり、説明の便宜上、－Ｚ方向側を下側又は下、＋Ｚ方向側を上側又は上と称すが、普遍的な上下関係を表すものではない。また、Ｚ方向を厚さ方向と称す。 [Structure of semiconductor device 100]
FIG. 2 is a diagram showing an example of the configuration of the semiconductor device 100 of the embodiment. FIG. 3 is an enlarged view showing a portion surrounded by a broken line square in FIG. 2. FIG. 4 is a diagram showing a cross section taken along the line AA in FIG. In the following, the XYZ coordinate system will be defined and described. Further, in the following, the plan view is an XY plane view, and for convenience of explanation, the −Z direction side is referred to as a lower side or a lower side, and the + Z direction side is referred to as an upper side or an upper side. is not it. Further, the Z direction is referred to as a thickness direction.

半導体装置１００は、ダイパッド１１０、リード１２０、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ１３０、ボンディングワイヤ１４０、及びモールド樹脂１５０を含む。半導体装置１００は、ダイパッド１１０の上面にＩＣチップ１３０を実装し、ダイパッド１１０の周囲に配置したリード１２０とＩＣチップ１３０とをボンディングワイヤ１４０で接続し、全体をモールド樹脂１５０で封止してパッケージ化した構成を有する。ＩＣチップ１３０は、半導体チップの一例であり、図１に示すスイッチ回路１１、ＰＡ１２、ＬＮＡ１３を内蔵する。なお、図２では、モールド樹脂１５０に覆われているダイパッド１１０、リード１２０、ＩＣチップ１３０、及びボンディングワイヤ１４０を透過的に示す。また、一例として半導体装置１００のＸ方向及びＹ方向の長さは２ｍｍ～１０ｍｍ、厚さは０．３ｍｍ～２ｍｍである。 The semiconductor device 100 includes a die pad 110, a lead 120, an IC (Integrated Circuit) chip 130, a bonding wire 140, and a mold resin 150. In the semiconductor device 100, the IC chip 130 is mounted on the upper surface of the die pad 110, the leads 120 arranged around the die pad 110 and the IC chip 130 are connected by a bonding wire 140, and the whole is sealed with a mold resin 150 and packaged. It has a modified configuration. The IC chip 130 is an example of a semiconductor chip, and incorporates the switch circuits 11, PA12, and LNA13 shown in FIG. Note that FIG. 2 transparently shows the die pad 110, the lead 120, the IC chip 130, and the bonding wire 140 covered with the mold resin 150. Further, as an example, the length of the semiconductor device 100 in the X direction and the Y direction is 2 mm to 10 mm, and the thickness is 0.3 mm to 2 mm.

ダイパッド１１０は、金属製又は合金製の１枚の金属層である。ダイパッド１１０は、グランド電位点に接続されており、グランド電位に保持される。ここでは一例として、ダイパッド１１０が銅製であり、一例として厚さが１００μｍ～４００μｍであることとする。ダイパッド１１０は、下面がモールド樹脂１５０に覆われてもよいし、露出してもよい。本実施形態では、ダイパッド１１０の下面はモールド樹脂１５０から露出する。ダイパッド１１０が１枚のみの金属層で構成されており、モールド樹脂１５０の下面から露出する部分は、１枚の金属層の下面であり、ＩＣチップ１３０が実装される上面は、１枚の金属層の上面である。ダイパッド１１０の下面（－Ｚ方向側の面）は、第１面の一例であり、ダイパッド１１０の上面は、第２面の一例である。ダイパッド１１０をこのように１枚の金属層で構成することは、低コスト化のために簡易化された構造にするためである。また、ダイパッド１１０の下面の一部がモールド樹脂１５０の下面から露出することは、低コスト化のために簡易化された構造でありながら、半導体装置１００の放熱性や電気的特性を向上させることに寄与している。 The die pad 110 is a single metal layer made of metal or alloy. The die pad 110 is connected to the ground potential point and is held at the ground potential. Here, as an example, the die pad 110 is made of copper, and as an example, the thickness is 100 μm to 400 μm. The lower surface of the die pad 110 may be covered with the mold resin 150 or may be exposed. In this embodiment, the lower surface of the die pad 110 is exposed from the mold resin 150. The die pad 110 is composed of only one metal layer, the portion exposed from the lower surface of the mold resin 150 is the lower surface of one metal layer, and the upper surface on which the IC chip 130 is mounted is one metal. The top surface of the layer. The lower surface of the die pad 110 (the surface on the −Z direction side) is an example of the first surface, and the upper surface of the die pad 110 is an example of the second surface. The reason why the die pad 110 is composed of one metal layer in this way is to make the structure simplified for cost reduction. Further, the fact that a part of the lower surface of the die pad 110 is exposed from the lower surface of the mold resin 150 improves the heat dissipation and electrical characteristics of the semiconductor device 100 while having a simplified structure for cost reduction. Contributes to.

ダイパッド１１０は、リード１２０とともに１枚の金属層から作製される。１枚の金属層にエッチング処理を施すことにより、ダイパッド１１０とリード１２０が作製される。ここでは一例として、エッチング処理が２段階で行われることにより、図４に示すように形状の異なる部分１１０－１と部分１１０－２がダイパッド１１０に形成される。ダイパッド１１０は、部分１１０－１と部分１１０－２を有し、部分１１０－１と部分１１０－２によって構成される。部分１１０－１と部分１１０－２の厚さは、一例として５０μｍ～２００μｍである。なお、エッチング処理は、ウェットエッチング処理又はドライエッチング処理のいずれでもよい。 The die pad 110 is made of one metal layer together with the lead 120. The die pad 110 and the reed 120 are manufactured by subjecting one metal layer to an etching process. Here, as an example, by performing the etching process in two steps, the portion 110-1 and the portion 110-2 having different shapes are formed on the die pad 110 as shown in FIG. The die pad 110 has a portion 110-1 and a portion 110-2, and is composed of a portion 110-1 and a portion 110-2. The thickness of the portions 110-1 and 110-2 is, for example, 50 μm to 200 μm. The etching process may be either a wet etching process or a dry etching process.

ダイパッド１１０とリード１２０を形成する前の１枚の金属層において、上側の部分１１０－２に相当する厚さの部分に対して１回目のエッチング処理を行い、下側の部分１１０－１に相当する厚さの部分に対して２回目のエッチング処理を行うことによって、ダイパッド１１０を作製することができる。このため、平面視では下側の部分１１０－１の方が上側の部分１１０－２よりも小さい。図２及び図３には平面視でのダイパッド１１０の形状を示すため、図２及び図３におけるダイパッド１１０の形状は上側の部分１１０－２の形状に等しい。図３に示す破線Ｂは、下側の部分１１０－１の端辺の位置を示す。図３において、下側の部分１１０－１は、破線Ｂよりも－Ｘ方向側に位置する。このため、図３におけるＡ－Ａ矢視断面を示す図４では、下側の部分１１０－１よりも上側の部分１１０－２の方が＋Ｘ方向側に突出している。 In one metal layer before forming the die pad 110 and the lead 120, the portion having a thickness corresponding to the upper portion 110-2 is subjected to the first etching treatment, and corresponds to the lower portion 110-1. The die pad 110 can be manufactured by performing a second etching process on a portion having a thickness to be formed. Therefore, in a plan view, the lower portion 110-1 is smaller than the upper portion 110-2. Since FIGS. 2 and 3 show the shape of the die pad 110 in a plan view, the shape of the die pad 110 in FIGS. 2 and 3 is equal to the shape of the upper portion 110-2. The broken line B shown in FIG. 3 indicates the position of the end edge of the lower portion 110-1. In FIG. 3, the lower portion 110-1 is located on the −X direction side with respect to the broken line B. Therefore, in FIG. 4, which shows the cross section taken along the line AA in FIG. 3, the upper portion 110-2 protrudes toward the + X direction rather than the lower portion 110-1.

ここではダイパッド１１０を部分１１０－１と部分１１０－２とに分けて説明するが、部分１１０－１と部分１１０－２は１枚の金属層であり、部分１１０－１と部分１１０－２との間に境界は存在しない。部分１１０－１と部分１１０－２とが１枚の金属層としてダイパッド１１０を構成している。 Here, the die pad 110 will be described separately as a portion 110-1 and a portion 110-2, but the portion 110-1 and the portion 110-2 are one metal layer, and the portion 110-1 and the portion 110-2 are described. There is no boundary between. The portion 110-1 and the portion 110-2 form a die pad 110 as one metal layer.

このようなダイパッド１１０は、平面視で矩形状であり、４つの端辺１１０Ａを有する。４つの端辺１１０Ａのうちの２つはＸ軸に平行であり、残りの２つはＹ軸に平行である。また、ダイパッド１１０は、一対の（２本の）グランドリード１１１、一対の（２本の）グランドリード１１２、及び一対の（２本の）グランドリード１１３を有する。グランドリード１１１、１１２、１１３にはＧＮＤと記す。一対のグランドリード１１１は、＋Ｘ方向側の端辺１１０Ａから＋Ｘ方向に突出している。一対のグランドリード１１２と、一対のグランドリード１１３とは、－Ｘ方向側の端辺１１０Ａから－Ｘ方向に突出している。一対のグランドリード１１２は、一対のグランドリード１１３よりも－Ｙ方向側に位置している。なお、グランドリード１１１、１１２、１１３の端辺１１０Ａに接続される側の端部とは反対側の端部は、モールド樹脂１５０の側面から露出する。 Such a die pad 110 is rectangular in plan view and has four end sides 110A. Two of the four edge 110A are parallel to the X-axis and the other two are parallel to the Y-axis. Also, the die pad 110 has a pair of (two) ground leads 111, a pair of (two) ground leads 112, and a pair of (two) ground leads 113. The ground leads 111, 112, and 113 are referred to as GND. The pair of ground leads 111 project in the + X direction from the end side 110A on the + X direction side. The pair of ground leads 112 and the pair of ground leads 113 project in the −X direction from the end side 110A on the −X direction side. The pair of ground leads 112 are located on the −Y direction side with respect to the pair of ground leads 113. The end of the ground leads 111, 112, 113 opposite to the end connected to the end 110A is exposed from the side surface of the mold resin 150.

一対のグランドリード１１１、１１２、１１３は、ボンディングワイヤ４０のうちの一対のグランドボンディングワイヤ１４１Ｂ、１４２Ｂ、１４３Ｂによって、ＩＣチップ１３０の一対のグランドパッド１３１Ｂ、１３２Ｂ、１３３Ｂにそれぞれ接続されている。このため、グランドパッド１３１Ｂ、１３２Ｂ、１３３Ｂは、グランド電位に保持される。 The pair of ground leads 111, 112, 113 are connected to the pair of ground pads 131B, 132B, 133B of the IC chip 130 by the pair of ground bonding wires 141B, 142B, 143B of the bonding wires 40, respectively. Therefore, the ground pads 131B, 132B, 133B are held at the ground potential.

リード１２０は、ダイパッド１１０とともに１枚の金属層に対して２段階のエッチング処理を行うことによって作製される。図４に示すように、リード１２０は、下側の部分１２０－１と、上側の部分１２０－２とを有する。上側の部分１２０－２に相当する厚さの部分に対して１回目のエッチング処理を行い、下側の部分１２０－１に相当する厚さの部分に対して２回目のエッチング処理を行うことによって、リード１２０を作製することができる。このため、平面視では下側の部分１２０－１の方が上側の部分１２０－２よりも小さい。図２及び図３には平面視でのリード１２０の形状を示すため、図２及び図３におけるリード１２０の形状は上側の部分１２０－２の形状に等しい。 The lead 120 is manufactured by performing a two-step etching process on one metal layer together with the die pad 110. As shown in FIG. 4, the lead 120 has a lower portion 120-1 and an upper portion 120-2. By performing the first etching treatment on the portion having the thickness corresponding to the upper portion 120-2 and the second etching treatment on the portion having the thickness corresponding to the lower portion 120-1. , Lead 120 can be manufactured. Therefore, in a plan view, the lower portion 120-1 is smaller than the upper portion 120-2. Since FIGS. 2 and 3 show the shape of the lead 120 in a plan view, the shape of the lead 120 in FIGS. 2 and 3 is equal to the shape of the upper portion 120-2.

ここではリード１２０を部分１２０－１と部分１２０－２とに分けて説明するが、部分１２０－１と部分１２０－２は１枚の金属層であり、部分１２０－１と部分１２０－２との間に境界は存在しない。部分１２０－１と部分１２０－２とが１枚の金属層としてリード１２０を構成している。部分１２０－１は第１部分の一例であり、部分１２０－２は第２部分の一例である。 Here, the lead 120 will be described separately as a portion 120-1 and a portion 120-2, but the portion 120-1 and the portion 120-2 are one metal layer, and the portion 120-1 and the portion 120-2 are described. There is no boundary between. The portion 120-1 and the portion 120-2 form a lead 120 as one metal layer. Part 120-1 is an example of the first part, and part 120-2 is an example of the second part.

リード１２０は、図２に示すように、信号リード１２１、１２２、１２３、電源リード１２４、１２５、及びリード１２６を有する。電源リード１２４、１２５、及びリード１２６の幅は、一例として２００μｍ～３００μｍであり、ピッチは一例として４００μｍ～６００μｍである。なお、グランドリード１１１とリード１２６のピッチは、一例として電源リード１２４、１２５、及びリード１２６のピッチと等しい。 As shown in FIG. 2, the lead 120 has signal leads 121, 122, 123, power supply leads 124, 125, and leads 126. The widths of the power supply leads 124, 125, and 126 are, for example, 200 μm to 300 μm, and the pitch is 400 μm to 600 μm, for example. The pitch of the ground lead 111 and the lead 126 is, for example, equal to the pitch of the power supply leads 124, 125, and the lead 126.

信号リード１２１は、図１に示すようにアンテナ１５に接続されるリードであるため、図２においてもＲｘ＿ｉｎ／Ｔｘ＿ｏｕｔと記す。信号リード１２１は、図２に示すように、ダイパッド１１０の＋Ｘ方向側の端辺１１０Ａから離間して、一対のグランドリード１１１の間に設けられている。信号リード１２１は、平面視でＴ字型を反時計回りに９０度回転させた形状を有する。信号リード１２１は、ボンディングワイヤ１４０のうちの一対の（２本の）信号ボンディングワイヤ１４１ＡによってＩＣチップ１３０の信号パッド１３１Ａに接続される。なお、信号リード１２１の詳細な構成については、図２及び図３を用いて後述する。 Since the signal lead 121 is a lead connected to the antenna 15 as shown in FIG. 1, it is also referred to as Rx_in / Tx_out in FIG. As shown in FIG. 2, the signal lead 121 is provided between the pair of ground leads 111, separated from the end side 110A on the + X direction side of the die pad 110. The signal lead 121 has a shape in which a T-shape is rotated counterclockwise by 90 degrees in a plan view. The signal lead 121 is connected to the signal pad 131A of the IC chip 130 by a pair of (two) signal bonding wires 141A of the bonding wires 140. The detailed configuration of the signal lead 121 will be described later with reference to FIGS. 2 and 3.

信号リード１２２は、図１に示すようにＰＡ１２の入力端子に接続されるリードであるため、図２においてもＴｘ＿ｉｎと記す。信号リード１２２は、図２に示すようにダイパッド１１０の－Ｘ方向側の端辺１１０Ａから離間して、一対のグランドリード１１２の間に設けられている。信号リード１２２は、平面視でＴ字型を時計回りに９０度回転させた形状を有する。信号リード１２２は、ボンディングワイヤ１４０のうちの一対の（２本の）信号ボンディングワイヤ１４２ＡによってＩＣチップ１３０の信号パッド１３２Ａに接続される。なお、信号リード１２２の詳細な構成は、信号リード１２１と同様であるため、後述する信号リード１２１の詳細な構成についての説明を援用する。 Since the signal lead 122 is a lead connected to the input terminal of the PA 12 as shown in FIG. 1, it is also referred to as Tx_in in FIG. As shown in FIG. 2, the signal lead 122 is provided between the pair of ground leads 112, separated from the end side 110A on the −X direction side of the die pad 110. The signal lead 122 has a shape in which a T-shape is rotated 90 degrees clockwise in a plan view. The signal lead 122 is connected to the signal pad 132A of the IC chip 130 by a pair of (two) signal bonding wires 142A of the bonding wires 140. Since the detailed configuration of the signal lead 122 is the same as that of the signal lead 121, the description of the detailed configuration of the signal lead 121, which will be described later, will be referred to.

信号リード１２３は、図１に示すようにＬＮＡ１３の出力端子に接続されるリードであるため、図２においてもＲｘ＿ｏｕｔと記す。信号リード１２３は、図２に示すようにダイパッド１１０の－Ｘ方向側の端辺１１０Ａから離間して、一対のグランドリード１１３の間に設けられている。信号リード１２３は、平面視でＴ字型を時計回りに９０度回転させた形状を有する。信号リード１２３は、ボンディングワイヤ１４０のうちの一対の（２本の）信号ボンディングワイヤ１４３ＡによってＩＣチップ１３０の信号パッド１３３Ａに接続される。信号リード１２３は、信号リード１２２よりも＋Ｙ方向側に位置する。なお、信号リード１２３の詳細な構成は、信号リード１２１、１２２と同様であるため、後述する信号リード１２１の詳細な構成についての説明を援用する。 Since the signal lead 123 is a lead connected to the output terminal of the LNA 13 as shown in FIG. 1, it is also referred to as Rx_out in FIG. As shown in FIG. 2, the signal lead 123 is provided between the pair of ground leads 113, separated from the end side 110A on the −X direction side of the die pad 110. The signal lead 123 has a shape in which a T-shape is rotated 90 degrees clockwise in a plan view. The signal lead 123 is connected to the signal pad 133A of the IC chip 130 by a pair of (two) signal bonding wires 143A of the bonding wires 140. The signal lead 123 is located on the + Y direction side of the signal lead 122. Since the detailed configuration of the signal lead 123 is the same as that of the signal leads 121 and 122, the description of the detailed configuration of the signal lead 121, which will be described later, will be referred to.

電源リード１２４は、図２に示すようにダイパッド１１０の－Ｙ方向側の端辺１１０Ａから離間して－Ｙ方向に延在する矩形状の６つのリードである。６つの電源リード１２４は、ボンディングワイヤ１４０のうちの６本の電源ボンディングワイヤ１４４によってＩＣチップ１３０の６つの電源パッド１３４にそれぞれ接続される。図１に示す電圧Ｖｃ１、Ｖｃ２の２つの電源リード１２４は、図２に示す６つの電源リード１２４のうちのいずれか２つである。なお、６つの電源リード１２４のうちの電圧Ｖｃ１、Ｖｃ２の２つの電源リード１２４以外の電源リード１２４は、電源リードとしてではなく、例えば信号リードとして用いてもよい。 As shown in FIG. 2, the power supply lead 124 is six rectangular leads extending in the −Y direction apart from the end side 110A on the −Y direction side of the die pad 110. The six power supply leads 124 are each connected to the six power supply pads 134 of the IC chip 130 by the six power supply bonding wires 144 of the bonding wires 140. The two power supply leads 124 having the voltages Vc1 and Vc2 shown in FIG. 1 are any two of the six power supply leads 124 shown in FIG. Of the six power supply leads 124, the power supply leads 124 other than the two power supply leads 124 having voltages Vc1 and Vc2 may be used, for example, as signal leads instead of as power supply leads.

電源リード１２５は、図２に示すようにダイパッド１１０の＋Ｙ方向側の端辺１１０Ａから離間して＋Ｙ方向に延在する矩形状の６つのリードである。６つの電源リード１２５は、ボンディングワイヤ１４０のうちの６本の電源ボンディングワイヤ１４５によってＩＣチップ１３０の６つの電源パッド１３５にそれぞれ接続される。図１に示す電圧Ｖｃｃの電源リード１２５は、図２に示す６つの電源リード１２５のうちのいずれか１つである。なお、６つの電源リード１２５のうちの電圧Ｖｃｃの電源リード１２５以外の電源リード１２５は、電源リードとしてではなく、例えば信号リードとして用いてもよい。 As shown in FIG. 2, the power supply lead 125 is six rectangular leads extending in the + Y direction apart from the end side 110A on the + Y direction side of the die pad 110. The six power supply leads 125 are each connected to the six power supply pads 135 of the IC chip 130 by the six power supply bonding wires 145 of the bonding wires 140. The power supply lead 125 having a voltage Vcc shown in FIG. 1 is any one of the six power supply leads 125 shown in FIG. Of the six power supply leads 125, the power supply leads 125 other than the power supply lead 125 having a voltage Vcc may be used, for example, as a signal lead instead of as a power supply lead.

リード１２６は、電源リード１２４、１２５と同様に平面視で矩形状の１１個のリードである。ダイパッド１１０の＋Ｘ方向側には、端辺１１０Ａから離間して、５つのリード１２６が設けられている。そのうちの２つは、－Ｙ方向側のグランドリード１１１の－Ｙ方向側に設けられており、残りの３つは、＋Ｙ方向側のグランドリード１１１の＋Ｙ方向側に設けられている。ダイパッド１１０の－Ｘ方向側には、端辺１１０Ａから離間して、－Ｙ方向側のグランドリード１１２の－Ｙ方向側１つのリード１２６が設けられるとともに、＋Ｙ方向側のグランドリード１１３の＋Ｙ方向側に１つのリード１２６が設けられている。ダイパッド１１０の－Ｙ方向側には、端辺１１０Ａから離間して、６つの電源リード１２４の両側にリード１２６が１つずつ設けられている。ダイパッド１１０の＋Ｙ方向側には、端辺１１０Ａから離間して、６つの電源リード１２５の両側にリード１２６が１つずつ設けられている。１１個のリード１２６には、一例としてボンディングワイヤが接続されていないが、ボンディングワイヤを介してＩＣチップ１３０の端子等と接続されていてもよい。 Like the power supply leads 124 and 125, the leads 126 are 11 leads having a rectangular shape in a plan view. Five leads 126 are provided on the + X direction side of the die pad 110 apart from the end side 110A. Two of them are provided on the −Y direction side of the ground lead 111 on the −Y direction side, and the remaining three are provided on the + Y direction side of the ground lead 111 on the + Y direction side. On the −X direction side of the die pad 110, one lead 126 on the −Y direction side of the ground lead 112 on the −Y direction side is provided apart from the end side 110A, and the + Y direction of the ground lead 113 on the + Y direction side. One lead 126 is provided on the side. On the −Y direction side of the die pad 110, one lead 126 is provided on each side of the six power supply leads 124, separated from the end side 110A. On the + Y direction side of the die pad 110, one lead 126 is provided on each side of the six power supply leads 125, separated from the end side 110A. Although the bonding wire is not connected to the 11 leads 126 as an example, it may be connected to the terminal of the IC chip 130 or the like via the bonding wire.

ＩＣチップ１３０は、ダイパッド１１０の上面に実装されている。ＩＣチップ１３０の下面にあるグランドパッドは、ダイパッド１１０に接続されている。また、ＩＣチップ１３０は、信号パッド１３１Ａ、一対のグランドパッド１３１Ｂ、１３２Ｂ、１３３Ｂ、６つの電源パッド１３４、及び６つの電源パッド１３５を上面に有する。 The IC chip 130 is mounted on the upper surface of the die pad 110. The ground pad on the lower surface of the IC chip 130 is connected to the die pad 110. Further, the IC chip 130 has a signal pad 131A, a pair of ground pads 131B, 132B, 133B, six power supply pads 134, and six power supply pads 135 on the upper surface.

ボンディングワイヤ１４０は、一対の（２本の）信号ボンディングワイヤ１４１Ａ、一対の（２本の）グランドボンディングワイヤ１４１Ｂ、一対の（２本の）信号ボンディングワイヤ１４２Ａ、一対の（２本の）グランドボンディングワイヤ１４２Ｂ、及び一対の（２本の）信号ボンディングワイヤ１４３Ａを有する。また、ボンディングワイヤ１４０は、一対の（２本の）グランドボンディングワイヤ１４３Ｂ、及び６本の電源ボンディングワイヤ１４４、及び６本の電源ボンディングワイヤ１４４を有する。各ボンディングワイヤ１４０の接続関係は、上述の通りである。 The bonding wires 140 are a pair of (two) signal bonding wires 141A, a pair of (two) ground bonding wires 141B, a pair of (two) signal bonding wires 142A, and a pair of (two) ground bonding. It has a wire 142B and a pair of (two) signal bonding wires 143A. Further, the bonding wire 140 has a pair of (two) ground bonding wires 143B, six power supply bonding wires 144, and six power supply bonding wires 144. The connection relationship of each bonding wire 140 is as described above.

モールド樹脂１５０は、ダイパッド１１０、リード１２０、ＩＣチップ１３０、及びボンディングワイヤ１４０を封止する。モールド樹脂１５０は、上述のように配置され、かつ接続されたダイパッド１１０、リード１２０、ＩＣチップ１３０、及びボンディングワイヤ１４０を金型等に入れて保持した状態で、樹脂材料を用いてモールド成形を行うことによって作製される。これにより、半導体装置１００は、パッケージ化される。なお、樹脂材料としては、一例としてエポキシ樹脂等を用いることができる。このような樹脂材料の比誘電率は、一例として約３．０から約５．０である。 The mold resin 150 seals the die pad 110, the lead 120, the IC chip 130, and the bonding wire 140. The mold resin 150 is molded using a resin material in a state where the die pad 110, the lead 120, the IC chip 130, and the bonding wire 140 connected as described above are placed in a mold or the like and held. Made by doing. As a result, the semiconductor device 100 is packaged. As the resin material, an epoxy resin or the like can be used as an example. The relative permittivity of such a resin material is, for example, about 3.0 to about 5.0.

半導体装置１００が完成した状態では、モールド樹脂１５０から露出するのは、ダイパッド１１０の下面の一部（部分１１０－１の下面）、グランドリード１１１、１１２、１１３の平面視における外側の端部、リード１２０の下面の一部（部分１２０－１の下面）、及び、リード１２０の平面視における外側の端部である。 In the completed state of the semiconductor device 100, what is exposed from the mold resin 150 is a part of the lower surface of the die pad 110 (the lower surface of the portion 110-1), and the outer ends of the ground leads 111, 112, 113 in a plan view. A part of the lower surface of the lead 120 (the lower surface of the portion 120-1) and the outer end of the lead 120 in a plan view.

半導体装置１００は、ダイパッド１１０の下面の一部（部分１１０－１の下面）は、半導体装置１００の外部にあるグランド電位点に接続するための端子（外部端子）として用いられ、リード１２０の下面の一部（部分１２０－１の下面）は、半導体装置１００の外部装置の信号端子又は電源端子等に接続するための端子（外部端子）として用いられる。半導体装置１００は、いわゆるＱＦＮ型の半導体装置である。 In the semiconductor device 100, a part of the lower surface of the die pad 110 (lower surface of the portion 110-1) is used as a terminal (external terminal) for connecting to a ground potential point outside the semiconductor device 100, and the lower surface of the lead 120 is used. (The lower surface of the portion 120-1) is used as a terminal (external terminal) for connecting to a signal terminal, a power supply terminal, or the like of an external device of the semiconductor device 100. The semiconductor device 100 is a so-called QFN type semiconductor device.

〔信号リード１２１及び一対のグランドリード１１１の詳細な構成〕
次に、主に図３及び図４を用いて、信号リード１２１及び一対のグランドリード１１１の詳細な構成について説明する。ここで、信号リード１２２及び一対のグランドリード１１２の詳細な構成と、信号リード１２３及び一対のグランドリード１１３の詳細な構成とは、信号リード１２１及び一対のグランドリード１１１の詳細な構成と同様であるため、ここでは信号リード１２１及び一対のグランドリード１１１の詳細な構成について説明する。 [Detailed configuration of signal lead 121 and pair of ground leads 111]
Next, the detailed configuration of the signal lead 121 and the pair of ground leads 111 will be described mainly with reference to FIGS. 3 and 4. Here, the detailed configuration of the signal lead 122 and the pair of ground leads 112 and the detailed configuration of the signal lead 123 and the pair of ground leads 113 are the same as the detailed configuration of the signal lead 121 and the pair of ground leads 111. Therefore, here, a detailed configuration of the signal lead 121 and the pair of ground leads 111 will be described.

信号リード１２１は、信号リード部１２１Ａ、１２１Ｂを有する。信号リード部１２１Ａは第１リード部の一例であり、信号リード部１２１Ｂは第２リード部の一例である。信号リード部１２１Ａは、平面視でＩＣチップ１３０から信号リード部１２１Ｂよりも遠い側にあり、反時計回りに９０度されたＴ字型の根元の部分である。信号リード部１２１Ｂは、信号リード部１２１ＡよりもＩＣチップ１３０に近い側に位置し、＋Ｘ方向側の端辺１１０Ａに沿ってＹ方向に延在している。信号リード部１２１Ａは、信号リード部１２１ＢのＹ方向の中心から＋Ｘ方向に延在している。 The signal lead 121 has signal lead portions 121A and 121B. The signal lead unit 121A is an example of the first lead unit, and the signal lead unit 121B is an example of the second lead unit. The signal lead portion 121A is located on the side farther from the IC chip 130 than the signal lead portion 121B in a plan view, and is a T-shaped root portion that is 90 degrees counterclockwise. The signal lead portion 121B is located closer to the IC chip 130 than the signal lead portion 121A, and extends in the Y direction along the end side 110A on the + X direction side. The signal lead portion 121A extends in the + X direction from the center of the signal lead portion 121B in the Y direction.

信号リード部１２１Ａは、図４に示す部分１２０－１と部分１２０－２とが重なっている部分であり、図３では矩形状の破線Ｃで囲む領域内に存在する。図３では破線Ｃが見えるように信号リード部１２１Ａの輪郭から少しずらして示す。信号リード部１２１Ｂは、Ｙ方向における中央部の＋Ｘ方向側が、信号リード部１２１Ａの－Ｘ方向側の端部の分だけ凹んでいる。破線Ｃ内に存在する信号リード部１２１Ａの下面は、モールド樹脂１５０の下面から外部端子として露出する。なお、このような凹みは無くてもよく、Ｘ方向に延在する矩形状の信号リード部１２１Ａと、Ｙ方向に延在する矩形状の信号リード部とを合わせて得られるＴ字型の信号リード１２１であってもよい。 The signal lead portion 121A is a portion where the portion 120-1 and the portion 120-2 shown in FIG. 4 overlap each other, and exists in the region surrounded by the rectangular broken line C in FIG. In FIG. 3, the signal lead portion 121A is slightly offset from the contour so that the broken line C can be seen. In the signal lead portion 121B, the + X direction side of the central portion in the Y direction is recessed by the end portion of the signal lead portion 121A on the −X direction side. The lower surface of the signal lead portion 121A existing in the broken line C is exposed as an external terminal from the lower surface of the mold resin 150. It should be noted that such a dent may not be necessary, and a T-shaped signal obtained by combining the rectangular signal lead portion 121A extending in the X direction and the rectangular signal lead portion extending in the Y direction is obtained. It may be lead 121.

図３において、信号リード部１２１Ａと一対のグランドリード１１１とのＹ方向の間隔は、－Ｙ方向側のグランドリード１１１と－Ｙ方向側のリード１２６との間隔と、＋Ｙ方向側のグランドリード１１１と＋Ｙ方向側のリード１２６との間隔と等しい。 In FIG. 3, the distance between the signal lead portion 121A and the pair of ground leads 111 in the Y direction is the distance between the ground lead 111 on the −Y direction side and the lead 126 on the −Y direction side, and the ground lead 111 on the + Y direction side. Is equal to the distance between and the lead 126 on the + Y direction side.

また、一対のグランドリード１１１は、矩形状の破線Ｄで囲む領域の下面が外部端子としてモールド樹脂１５０の下面から露出している。すなわち、一対のグランドリード１１１の＋Ｘ方向側の端部の下面が外部端子としてモールド樹脂１５０の下面から露出している。図３では破線Ｄが見えるように一対のグランドリード１１１の輪郭から少しずらして示す。また、図３において一対のグランドリード１１１のＹ方向における外側にある２つリード１２６の下面の全体が外部端子としてモールド樹脂１５０の下面から露出している。このため、リード１２６の全体を矩形状の破線Ｅで囲んで示す。破線Ｅで囲んだ部分（平面視におけるリード１２６の全体）の下面がモールド樹脂１５０の下面から露出している。なお、このような構成は、図３には示さないリード１２６についても同様である。図３では破線Ｅが見えるようにリード１２６の輪郭から少しずらして示す。 Further, in the pair of ground leads 111, the lower surface of the region surrounded by the rectangular broken line D is exposed from the lower surface of the mold resin 150 as an external terminal. That is, the lower surface of the end portion of the pair of ground leads 111 on the + X direction side is exposed from the lower surface of the mold resin 150 as an external terminal. In FIG. 3, the broken line D is shown slightly offset from the contour of the pair of ground leads 111 so that they can be seen. Further, in FIG. 3, the entire lower surface of the two leads 126 on the outer side of the pair of ground leads 111 in the Y direction is exposed from the lower surface of the mold resin 150 as external terminals. Therefore, the entire lead 126 is shown by being surrounded by a rectangular broken line E. The lower surface of the portion surrounded by the broken line E (the entire lead 126 in a plan view) is exposed from the lower surface of the mold resin 150. It should be noted that such a configuration is the same for the reed 126 (not shown in FIG. 3). In FIG. 3, the broken line E is shown slightly offset from the contour of the lead 126 so that it can be seen.

ここで、平面視における破線Ｄ及びＥで囲む領域のサイズ及び形状とＸ方向における位置とは、破線Ｃで囲む領域のサイズ及び形状とＸ方向における位置と等しい。このため、モールド樹脂１５０の下面には、一対のグランドリード１１１の２つの外部端子と、複数のリード１２６の外部端子と、信号リード１２１の外部端子とがＹ方向に等間隔かつ等ピッチで配列されている。なお、間隔とは最も近い端辺同士の間隔であり、ピッチとは線幅の中央同士の間隔である。 Here, the size and shape of the region surrounded by the broken lines D and E and the position in the X direction in the plan view are equal to the size and shape of the region surrounded by the broken line C and the position in the X direction. Therefore, on the lower surface of the mold resin 150, two external terminals of a pair of ground leads 111, external terminals of a plurality of leads 126, and external terminals of a signal lead 121 are arranged at equal intervals and pitches in the Y direction. Has been done. The spacing is the spacing between the closest edges, and the pitch is the spacing between the centers of the line width.

信号リード部１２１Ｂは、一対のグランドリード１１１を結ぶ方向（Ｙ方向）における幅が信号リード部１２１Ａよりも広いため、信号リード部１２１ＢのＹ方向における両端は、信号リード部１２１ＡのＹ方向の両端よりも外側に位置する。一例として、信号リード部１２１Ａの幅（Ｙ方向の幅）が２００μｍ～３００μｍであるのに対して、信号リード部１２１Ｂの幅（Ｙ方向の幅）は４５０μｍ～７００μｍである。 Since the width of the signal lead portion 121B in the direction connecting the pair of ground leads 111 (Y direction) is wider than that of the signal lead portion 121A, both ends of the signal lead portion 121B in the Y direction are both ends of the signal lead portion 121A in the Y direction. Located outside. As an example, the width of the signal lead portion 121A (width in the Y direction) is 200 μm to 300 μm, while the width of the signal lead portion 121B (width in the Y direction) is 450 μm to 700 μm.

信号リード部１２１Ｂのうち、Ｙ方向において信号リード部１２１ＡのＹ方向の幅と同じ幅の部分は中央部１２１Ｂ１である。信号リード部１２１Ｂのうち、Ｙ方向において信号リード部１２１Ａよりも外側に位置する両端の部分は端部１２１Ｂ２である。中央部１２１Ｂ１のＹ方向における両側に２つの端部１２１Ｂ２がそれぞれ位置する。中央部１２１Ｂ１の＋Ｘ方向側の端部は、２つの端部１２１Ｂ２の＋Ｘ方向側の端部に比べて、－Ｘ方向側にオフセットしている。 Of the signal lead portion 121B, the portion having the same width as the width of the signal lead portion 121A in the Y direction in the Y direction is the central portion 121B1. Of the signal lead portions 121B, the portions at both ends located outside the signal lead portion 121A in the Y direction are end portions 121B2. Two end portions 121B2 are located on both sides of the central portion 121B1 in the Y direction. The end portion of the central portion 121B1 on the + X direction side is offset toward the −X direction side as compared with the end portion of the two end portions 121B2 on the + X direction side.

信号リード１２１は、リード１２６と比べると、中央部１２１Ｂ１の分だけ端辺１１０Ａに近い。また、信号リード部１２１Ｂは、信号リード部１２１Ａと比べると、端部１２１Ｂ２の分だけグランドリード１１１に近い。換言すれば、信号リード部１２１ＢのＹ方向における両端は、信号リード部１２１ＡのＹ方向の両端よりもグランドリード１１１に近い。また、＋Ｙ方向側の端部１２１Ｂ２と－Ｙ方向側の端部１２１Ｂ２とのＹ方向の長さは等しいため、信号リード１２１は、平面視で信号リード部１２１Ａ及び信号リード部１２１ＢのＹ方向の中心を通りＸ軸に平行な直線を対称軸とする線対称なＴ字型の形状を有する。 Compared with the lead 126, the signal lead 121 is closer to the end side 110A by the amount of the central portion 121B1. Further, the signal lead portion 121B is closer to the ground lead 111 by the amount of the end portion 121B2 than the signal lead portion 121A. In other words, both ends of the signal lead portion 121B in the Y direction are closer to the ground lead 111 than both ends of the signal lead portion 121A in the Y direction. Further, since the lengths of the end portion 121B2 on the + Y direction side and the end portion 121B2 on the −Y direction side in the Y direction are the same, the signal lead 121 is the signal lead portion 121A and the signal lead portion 121B in the Y direction in a plan view. It has a line-symmetrical T-shape with a straight line passing through the center and parallel to the X-axis as the axis of symmetry.

ここで、信号リード１２１、一対のグランドリード１１１、及びリード１２６の位置関係を説明するために、図３及び図４に加えて図５を用いる。図５は、信号リード１２１、一対のグランドリード１１１、リード１２６、及び端辺１１０Ａの間の間隔を示す図である。図５では符号を省略し、符号については図３を援用して説明する。 Here, in order to explain the positional relationship between the signal leads 121, the pair of ground leads 111, and the leads 126, FIG. 5 is used in addition to FIGS. 3 and 4. FIG. 5 is a diagram showing the distance between the signal lead 121, the pair of ground leads 111, the lead 126, and the end side 110A. In FIG. 5, the reference numerals are omitted, and the reference numerals will be described with reference to FIG.

図５に示すように、端辺１１０Ａと信号リード部１２１Ｂとの間隔をＸ１、端辺１１０Ａとリード１２６との間隔をＸ２とすると、Ｘ１＜Ｘ２である。すなわち、端辺１１０Ａと信号リード部１２１Ｂとの間隔Ｘ１は、端辺１１０Ａとリード１２６との間隔Ｘ２よりも狭い。これは、信号リード１２１が信号リード部１２１Ｂを有しない構成に比べると、信号リード部１２１Ｂの分だけ信号リード１２１が端辺１１０Ａに近くなっていることを意味する。ダイパッド１１０は、端辺１１０Ａに沿って上側の部分１１０－２が＋Ｘ方向側に突出しており、信号リード部１２１Ｂは信号リード１２１の上側の部分１２０－２が－Ｘ方向側に突出しているため、間隔Ｘ１は一例として２００μｍ以下である。 As shown in FIG. 5, assuming that the distance between the end side 110A and the signal lead portion 121B is X1 and the distance between the end side 110A and the lead 126 is X2, X1 <X2. That is, the distance X1 between the end side 110A and the signal lead portion 121B is narrower than the distance X2 between the end side 110A and the lead 126. This means that the signal lead 121 is closer to the end side 110A by the amount of the signal lead portion 121B as compared with the configuration in which the signal lead 121 does not have the signal lead portion 121B. In the die pad 110, the upper portion 110-2 protrudes in the + X direction along the end side 110A, and the signal lead portion 121B has the upper portion 120-2 of the signal lead 121 protruding in the −X direction side. The interval X1 is, for example, 200 μm or less.

また、図５に示すように、信号リード部１２１Ｂとグランドリード１１１との間隔をＹ１、グランドリード１１１とリード１２６との間隔をＹ２とすると、Ｙ１＜Ｙ２である。すなわち、信号リード部１２１Ｂとグランドリード１１１との間隔Ｙ１は、グランドリード１１１とリード１２６との間隔Ｙ２よりも狭い。これは、信号リード１２１が信号リード部１２１Ｂを有しない構成に比べると、信号リード部１２１Ｂの分だけ信号リード１２１がグランドリード１１１に近くなっていることを意味する。 Further, as shown in FIG. 5, when the distance between the signal lead portion 121B and the ground lead 111 is Y1 and the distance between the ground lead 111 and the lead 126 is Y2, Y1 <Y2. That is, the distance Y1 between the signal lead portion 121B and the ground lead 111 is narrower than the distance Y2 between the ground lead 111 and the lead 126. This means that the signal lead 121 is closer to the ground lead 111 by the amount of the signal lead portion 121B as compared with the configuration in which the signal lead 121 does not have the signal lead portion 121B.

また、図３に示すように、一対の信号ボンディングワイヤ１４１Ａは、＋Ｙ方向側の端部１２１Ｂ２と－Ｙ方向側の端部１２１Ｂ２とにそれぞれ接続されている。一対の信号ボンディングワイヤ１４１Ａの信号パッド１３１Ａに接続される一対の端部（－Ｘ方向側の一対の端部）同士の間隔よりも、信号ボンディングワイヤ１４１Ａの一対の端部１２１Ｂ２にそれぞれ接続される一対の端部（＋Ｘ方向側の一対の端部）同士の間隔の方が広い。このため、一対の信号ボンディングワイヤ１４１Ａは、－Ｘ方向側から＋Ｘ方向側にかけてＹ方向の間隔が広がっている。ここで、一対の信号ボンディングワイヤ１４１Ａの信号パッド１３１Ａに接続される一対の端部（－Ｘ方向側の一対の端部）は、一対の第１端部の一例である。また、一対の信号ボンディングワイヤ１４１Ａの信号リード部１２１Ｂの端部１２１Ｂ２に接続される一対の端部（＋Ｘ方向側の一対の端部）は、一対の第２端部の一例である。 Further, as shown in FIG. 3, the pair of signal bonding wires 141A are connected to the end portion 121B2 on the + Y direction side and the end portion 121B2 on the −Y direction side, respectively. Rather than the distance between the pair of ends (the pair of ends on the −X direction side) connected to the signal pad 131A of the pair of signal bonding wires 141A, they are connected to the pair of ends 121B2 of the signal bonding wires 141A, respectively. The distance between the pair of ends (the pair of ends on the + X direction side) is wider. Therefore, the pair of signal bonding wires 141A have a wide interval in the Y direction from the −X direction side to the + X direction side. Here, the pair of ends (the pair of ends on the −X direction side) connected to the signal pad 131A of the pair of signal bonding wires 141A is an example of the pair of first ends. Further, the pair of ends (the pair of ends on the + X direction side) connected to the end 121B2 of the signal lead portion 121B of the pair of signal bonding wires 141A is an example of the pair of second ends.

また、－Ｙ方向側のグランドボンディングワイヤ１４１Ｂは、－Ｙ方向側のグランドリード１１１と、－Ｘ方向側のグランドパッド１３１Ｂとを接続している。＋Ｙ方向側のグランドボンディングワイヤ１４１Ｂは、＋Ｙ方向側のグランドリード１１１と、＋Ｘ方向側のグランドパッド１３１Ｂとを接続している。一対のグランドリード１１１同士の間隔は、一対のグランドパッド１３１Ｂ同士の間隔よりも広いため、一対のグランドボンディングワイヤ１４１Ｂは、一対の信号ボンディングワイヤ１４１Ａと同様に、－Ｘ方向側から＋Ｘ方向側にかけてＹ方向の間隔が広がっている。一対のグランドボンディングワイヤ１４１Ｂは、一対の信号ボンディングワイヤ１４１Ａに沿って延在している。換言すれば、一対のグランドボンディングワイヤ１４１Ｂは、一対の信号ボンディングワイヤ１４１Ａとそれぞれ並列に延在している。これは、互いに並列に延在する信号ボンディングワイヤ１４１Ａ及びグランドボンディングワイヤ１４１Ｂが２組あることを意味する。 Further, the ground bonding wire 141B on the −Y direction side connects the ground lead 111 on the −Y direction side and the ground pad 131B on the −X direction side. The ground bonding wire 141B on the + Y direction side connects the ground lead 111 on the + Y direction side and the ground pad 131B on the + X direction side. Since the distance between the pair of ground leads 111 is wider than the distance between the pair of ground pads 131B, the pair of ground bonding wires 141B is applied from the −X direction side to the + X direction side as in the case of the pair of signal bonding wires 141A. The interval in the Y direction is widening. The pair of ground bonding wires 141B extend along the pair of signal bonding wires 141A. In other words, the pair of ground bonding wires 141B extend in parallel with the pair of signal bonding wires 141A, respectively. This means that there are two sets of signal bonding wires 141A and ground bonding wires 141B extending in parallel with each other.

図６は、信号リード１２１、一対のグランドリード１１１、及びダイパッド１１０（の端辺１１０Ａ）の間に生じる静電容量（フリンジ容量）と高周波電流の流れる方向とを示す図である。ＩＣチップ１３０の信号パッド１３１Ａと信号リード１２１との間では、信号ボンディングワイヤ１４１Ａに破線の両矢印で示すようにＸ方向に高周波電流が流れる。なお、図６では主な符号のみを示す。 FIG. 6 is a diagram showing a capacitance (fringe capacitance) generated between a signal lead 121, a pair of ground leads 111, and a die pad 110 (end edge 110A) and a direction in which a high frequency current flows. A high frequency current flows in the X direction between the signal pad 131A and the signal lead 121 of the IC chip 130 in the signal bonding wire 141A as shown by the double arrow of the broken line. Note that FIG. 6 shows only the main reference numerals.

信号リード１２１に信号リード部１２１Ｂを設けて端辺１１０Ａに近づけるとともに、ダイパッド１１０も端辺１１０Ａを＋Ｘ方向側に延出させているため、信号リード１２１とダイパッド１１０の間の結合（静電結合）が大きくなり、図６に示すように静電容量（フリンジ容量）Ｃａが生じる。このような静電容量Ｃａは、信号リード１２１のインピーダンスに影響を与えるものであり、無視できない程度に大きい静電容量である。 Since the signal lead portion 121B is provided on the signal lead 121 to bring it closer to the end side 110A and the die pad 110 also extends the end side 110A toward the + X direction, the coupling (electrostatic coupling) between the signal lead 121 and the die pad 110 is provided. ) Increases, and a capacitance (fringe capacity) Ca is generated as shown in FIG. Such a capacitance Ca affects the impedance of the signal lead 121 and has a large capacitance that cannot be ignored.

また、信号リード１２１に信号リード部１２１ＡよりもＹ方向の外側に突出する信号リード部１２１Ｂを設けてグランドリード１１１に近づけているため、信号リード１２１とグランドリード１１１の間の結合（静電結合）が大きくなり、図６に示すように静電容量（フリンジ容量）Ｃｂが生じる。このような静電容量Ｃｂは、信号リード１２１のインピーダンスに影響を与えるものであり、無視できない程度に大きい静電容量である。 Further, since the signal lead portion 121 is provided with the signal lead portion 121B protruding outward in the Y direction from the signal lead portion 121A and brought close to the ground lead 111, the coupling (electrostatic coupling) between the signal lead 121 and the ground lead 111 is provided. ) Increases, and a capacitance (fringe capacitance) Cb is generated as shown in FIG. Such a capacitance Cb affects the impedance of the signal lead 121, and is a capacitance that cannot be ignored.

信号リード１２１とダイパッド１１０の間の静電容量Ｃａと、信号リード１２１とグランドリード１１１の間の静電容量Ｃｂとは、高周波電流の流れる方向に沿っており、高周波電流の流れる方向に対して広がりを有していないため、等化回路における集中定数で表現できる。一例として、信号リード１２１とグランドリード１１１の厚さを１００μｍ、信号リード部１２１ＢのＹ方向の幅を７００μｍ、信号リード１２１及びダイパッド１１０の間隔と信号リード１２１及びグランドリード１１１の間隔（ギャップ）とを１５０μｍとする。この場合に、信号リード１２１及びダイパッド１１０の間と信号リード１２１及びグランドリード１１１の間とに得られるフリンジ容量は、２５ｆＦ～３５ｆＦである。 The capacitance Ca between the signal lead 121 and the die pad 110 and the capacitance Cb between the signal lead 121 and the ground lead 111 are along the direction in which the high frequency current flows, with respect to the direction in which the high frequency current flows. Since it does not have a spread, it can be expressed by a lumped constant in an equalization circuit. As an example, the thickness of the signal lead 121 and the ground lead 111 is 100 μm, the width of the signal lead portion 121B in the Y direction is 700 μm, the distance between the signal lead 121 and the die pad 110 and the distance (gap) between the signal lead 121 and the ground lead 111. Is 150 μm. In this case, the fringe capacitance obtained between the signal lead 121 and the die pad 110 and between the signal lead 121 and the ground lead 111 is 25 fF to 35 fF.

図７は、信号リード１２１、一対のグランドリード１１１、及びダイパッド１１０の端辺１１０Ａの間と、信号ボンディングワイヤ１４１Ａ及びグランドボンディングワイヤ１４１Ｂとに生じる静電容量を示す図である。信号リード１２１とダイパッド１１０の間の静電容量Ｃａと、信号リード１２１とグランドリード１１１の間の静電容量Ｃｂとは、上述した集中定数で表せるフリンジ容量である。 FIG. 7 is a diagram showing the capacitance generated between the signal lead 121, the pair of ground leads 111, and the end sides 110A of the die pad 110, and the signal bonding wire 141A and the ground bonding wire 141B. The capacitance Ca between the signal lead 121 and the die pad 110 and the capacitance Cb between the signal lead 121 and the ground lead 111 are fringe capacitances that can be expressed by the above-mentioned lumped constant.

また、信号ボンディングワイヤ１４１Ａ及びグランドボンディングワイヤ１４１Ｂの間には、図７に示すように静電容量Ｃｃが生じる。静電容量Ｃｃは、一対のグランドボンディングワイヤ１４１Ｂを一対の信号ボンディングワイヤ１４１Ａにそれぞれ沿って延在するように設けたことによって得られる静電容量である。このような静電容量Ｃｃは、信号リード１２１のインピーダンスに影響を与えるものであり、無視できない程度に大きい静電容量である。 Further, as shown in FIG. 7, a capacitance Cc is generated between the signal bonding wire 141A and the ground bonding wire 141B. The capacitance Cc is a capacitance obtained by providing a pair of ground bonding wires 141B so as to extend along the pair of signal bonding wires 141A, respectively. Such a capacitance Cc affects the impedance of the signal lead 121, and is a capacitance that cannot be ignored.

〔等化回路〕
図８は、信号リード１２１、一対のグランドリード１１１、端辺１１０Ａ、信号ボンディングワイヤ１４１Ａ、及びグランドボンディングワイヤ１４１Ｂの等化回路を示す図である。図８において、左端の端子はＩＣチップ１３０の信号パッド１３１Ａ及びグランドパッド１３１Ｂに相当する。右端の端子は信号リード１２１及び一対のグランドリード１１１の外部端子に相当する。 [Equalization circuit]
FIG. 8 is a diagram showing an equalization circuit of a signal lead 121, a pair of ground leads 111, an end side 110A, a signal bonding wire 141A, and a ground bonding wire 141B. In FIG. 8, the terminal on the left end corresponds to the signal pad 131A and the ground pad 131B of the IC chip 130. The terminal on the right end corresponds to the external terminal of the signal lead 121 and the pair of ground leads 111.

コンデンサＣ１は、ダイパッド１１０の対地容量をコンデンサとして表したものである。インダクタＬ１は、一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとのインダクタンスをインダクタとして表したものである。コンデンサＣ２は、図６及び図７に示すフリンジ容量Ｃａ及びＣｂの合成容量をコンデンサとして表したものである。また、信号ボンディングワイヤ１４１Ａ及びグランドボンディングワイヤ１４１Ｂの静電容量Ｃｃは、インダクタＬ１のインダクタンスを低減する作用をもたらす。 The capacitor C1 represents the ground capacitance of the die pad 110 as a capacitor. The inductor L1 represents the inductance of the pair of signal bonding wires 141A and the pair of ground bonding wires 141B as an inductor. The capacitor C2 represents the combined capacitance of the fringe capacitors Ca and Cb shown in FIGS. 6 and 7 as a capacitor. Further, the capacitance Cc of the signal bonding wire 141A and the ground bonding wire 141B has an effect of reducing the inductance of the inductor L1.

また、インダクタＬ２は、信号リード１２１及び一対のグランドリード１１１と、信号リード１２１及び一対のグランドリード１１１に接続される半導体装置１００の外部の評価基板の線路とを合わせた線路のインダクタンスを有するインダクタである。評価基板の線路は、信号リード１２１及び一対のグランドリード１１１と同様に、信号線を一対のグランド線で挟んだＧＳＧ構造を有する。 Further, the inductor L2 is an inductor having an inductance of a line in which the signal lead 121 and the pair of ground leads 111 and the line of the external evaluation board of the semiconductor device 100 connected to the signal lead 121 and the pair of ground leads 111 are combined. Is. Like the signal lead 121 and the pair of ground leads 111, the line of the evaluation board has a GSG structure in which the signal lines are sandwiched between the pair of ground wires.

半導体装置１００は、信号リード１２１の信号リード部１２１Ｂを有さず、端辺１１０Ａが上側の部分１１０－２の分だけ＋Ｘ方向側に突出しておらず、信号ボンディングワイヤ１４１Ａを１本にしたＧＳＧ構造の比較用の半導体装置に比べて、コンデンサＣ２が追加されている。また、信号ボンディングワイヤ１４１Ａが２本に増え、一対の（２本の）信号ボンディングワイヤ１４１Ａと一対の（２本の）グランドボンディングワイヤ１４１Ｂとがそれぞれ並列に延在して結合することにより、コンデンサＣ１の静電容量も比較用の半導体装置に比べて変化している。 The semiconductor device 100 does not have the signal lead portion 121B of the signal lead 121, the end side 110A does not protrude in the + X direction side by the amount of the upper portion 110-2, and the GSG having one signal bonding wire 141A. A capacitor C2 is added as compared with the semiconductor device for structural comparison. Further, the number of signal bonding wires 141A is increased to two, and a pair of (two) signal bonding wires 141A and a pair of (two) ground bonding wires 141B extend in parallel and are coupled to each other to form a capacitor. The capacitance of C1 is also different from that of the comparative semiconductor device.

〔ワイヤ間の静電容量Ｃ〕
信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂとの間の静電容量Ｃ（ワイヤ間の静電容量Ｃ）は、ワイヤ間の距離をｄ、ワイヤの半径をｒとすると、近似的に次式（１）で表すことができる。なお、信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂとの半径は等しく、ともにｒであることとする。 [Capacitance C between wires]
The capacitance C (capacitance C between the wires) between the signal bonding wire 141A and the ground bonding wire 141B is approximately the following equation (1), where d is the distance between the wires and r is the radius of the wires. ) Can be expressed. It is assumed that the radii of the signal bonding wire 141A and the ground bonding wire 141B are equal and both are r.

Figure 2022036785000002
Figure 2022036785000002

図９は、ワイヤ間の距離ｄに対するワイヤ間の静電容量Ｃの特性を示す図である。図９において、横軸はワイヤ間の距離ｄ（μｍ）を表し、縦軸はワイヤ間の静電容量Ｃ（ｆＦ）を表す。ワイヤ間の静電容量Ｃ（ｆＦ）は、ワイヤの１ｍｍ当たりの静電容量Ｃ（ｆＦ）を表す。また、図９には、比誘電率が１．０と４．０の場合の特性を示す。モールド樹脂１５０の比誘電率は約４．０である。 FIG. 9 is a diagram showing the characteristics of the capacitance C between the wires with respect to the distance d between the wires. In FIG. 9, the horizontal axis represents the distance d (μm) between the wires, and the vertical axis represents the capacitance C (fF) between the wires. The capacitance C (fF) between the wires represents the capacitance C (fF) per 1 mm of the wire. Further, FIG. 9 shows the characteristics when the relative permittivity is 1.0 and 4.0. The relative permittivity of the mold resin 150 is about 4.0.

図９に示すように、比誘電率４．０の場合には、比誘電率が１．０の場合（モールド樹脂１５０がない場合）に比べて、ワイヤ間の静電容量Ｃが約３倍以上になっていることが分かる。また、比誘電率４．０でワイヤ間の距離ｄが４００（μｍ）以下になると、ワイヤ間の静電容量Ｃの増加割合が大きくなっている。ワイヤ間の距離ｄが３００（μｍ）の場合の静電容量Ｃは約３７．５（ｆＦ）であり、ワイヤ間の距離ｄが５００（μｍ）の場合の約３２（ｆＦ）に比べて約２０％増大している。 As shown in FIG. 9, when the relative permittivity is 4.0, the capacitance C between the wires is about three times as large as when the relative permittivity is 1.0 (without the mold resin 150). You can see that it is the above. Further, when the relative dielectric constant is 4.0 and the distance d between the wires is 400 (μm) or less, the rate of increase in the capacitance C between the wires becomes large. When the distance d between the wires is 300 (μm), the capacitance C is about 37.5 (fF), which is about 32 (fF) as compared with about 32 (fF) when the distance d between the wires is 500 (μm). It has increased by 20%.

〔ワイヤの特性インピーダンスＺ〕
信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの特性インピーダンスＺは、次式（２）で表すことができる。式（２）において、Ｃはワイヤ間の静電容量Ｃであり、Ｌは信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂのインダクタンスである。 [Wire characteristic impedance Z]
The characteristic impedance Z of the signal bonding wire 141A and the ground bonding wire 141B can be expressed by the following equation (2). In the formula (2), C is the capacitance C between the wires, and L is the inductance of the signal bonding wire 141A and the ground bonding wire 141B.

Figure 2022036785000003
Figure 2022036785000003

図１０は、信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの特性インピーダンスＺの計算結果を示す図である。図１０には、半導体装置１００における信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの特性インピーダンスＺの計算結果に加えて、比較用の半導体装置における信号ボンディングワイヤの特性インピーダンスの計算結果を示す。比較用の半導体装置は、上述のように、信号リード１２１の信号リード部１２１Ｂを有さず、端辺１１０Ａが上側の部分１１０－２の分だけ＋Ｘ方向側に突出しておらず、信号ボンディングワイヤ１４１Ａを１本にしたＧＳＧ構造の半導体装置である。 FIG. 10 is a diagram showing the calculation results of the characteristic impedance Z of the signal bonding wire 141A and the ground bonding wire 141B. FIG. 10 shows the calculation results of the characteristic impedance Z of the signal bonding wire 141A and the ground bonding wire 141B in the semiconductor device 100, as well as the calculation results of the characteristic impedance of the signal bonding wire in the semiconductor device for comparison. As described above, the semiconductor device for comparison does not have the signal lead portion 121B of the signal lead 121, the end side 110A does not protrude in the + X direction side by the amount of the upper portion 110-2, and the signal bonding wire. It is a semiconductor device having a GSG structure with 141A as one.

半導体装置１００では信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの長さを３００μｍに設定するとともに、ワイヤ間の距離ｄとワイヤの半径ｒを所定値に設定し、さらに一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとがそれぞれ並列に配置されている場合のインダクタンスを０．５ｎＨ／ｍｍ（２本ずつのワイヤが並列の場合の値）として計算した。 In the semiconductor device 100, the lengths of the signal bonding wire 141A and the ground bonding wire 141B are set to 300 μm, the distance d between the wires and the wire radius r are set to predetermined values, and the pair of signal bonding wires 141A and the pair The inductance when the ground bonding wires 141B were arranged in parallel was calculated as 0.5 nH / mm (value when two wires are in parallel).

また、比較用の半導体装置では、信号リード１２１が信号リード部１２１Ｂを有さず、端辺１１０Ａが上側の部分１１０－２の分だけ＋Ｘ方向側に突出していないため、信号ボンディングワイヤの長さを５００μｍに設定するとともに、ワイヤの半径ｒを半導体装置１００と同一値に設定し、さらに１本の信号ボンディングワイヤと２本のグランドボンディングワイヤのインダクタンスを０．７ｎＨ／ｍｍ（並列ではないワイヤが３本別々にある場合の値）として計算した。 Further, in the semiconductor device for comparison, the signal lead 121 does not have the signal lead portion 121B, and the end side 110A does not protrude in the + X direction by the amount of the upper portion 110-2, so that the length of the signal bonding wire is long. Is set to 500 μm, the wire radius r is set to the same value as that of the semiconductor device 100, and the inductance of one signal bonding wire and two ground bonding wires is 0.7 nH / mm (wires that are not in parallel). It was calculated as the value when there are three wires separately).

この結果、半導体装置１００における信号ボンディングワイヤ１４１Ａとグランドボンディングワイヤ１４１Ｂの特性インピーダンスＺは約８１Ωであり、比較用の半導体装置の信号ボンディングワイヤの特性インピーダンスＺは約１０５Ωであった。すなわち、信号リード部１２１Ｂを設けるとともに、ダイパッド１１０の端辺１１０Ａが信号リード１２１に近づくように突出させてフリンジ容量を形成することにより、信号伝送に関わるボンディングワイヤ１４０の特性インピーダンスＺを約２０％低減できることが分かった。換言すれば、図８に示す等化回路におけるインダクタＬ１の特性インピーダンスを２０％低減できることが分かった。なお、ここでは、ＧＳＧ構造を有する比較用の半導体装置と比較したが、グランドボンディングワイヤを有さずに信号ボンディングワイヤのみを有する従来の半導体装置と比較すると、特性インピーダンスの低減はさらに顕著なものとなる。 As a result, the characteristic impedance Z of the signal bonding wire 141A and the ground bonding wire 141B in the semiconductor device 100 was about 81Ω, and the characteristic impedance Z of the signal bonding wire of the comparative semiconductor device was about 105Ω. That is, the characteristic impedance Z of the bonding wire 140 involved in signal transmission is increased by about 20% by providing the signal lead portion 121B and projecting the end edge 110A of the die pad 110 so as to approach the signal lead 121 to form a fringe capacitance. It turned out that it can be reduced. In other words, it was found that the characteristic impedance of the inductor L1 in the equalization circuit shown in FIG. 8 can be reduced by 20%. Here, a comparison is made with a comparative semiconductor device having a GSG structure, but the reduction in characteristic impedance is even more remarkable as compared with a conventional semiconductor device having only a signal bonding wire without a ground bonding wire. It becomes.

〔Ｓ２１パラメータの計算結果〕
図１１は、半導体装置１００におけるＳ２１パラメータの周波数特性を示す図である。図１１において、横軸は周波数（ＧＨｚ）であり、縦軸はＳ２１パラメータ（ｄＢ）を示す図である。Ｓ２１パラメータは、ポート１を信号リード１２１の外部端子、ポート２を信号パッド１３１Ａとして回路シミュレータで計算したものである。すなわち、Ｓ２１パラメータは、一対の信号ボンディングワイヤ１４１Ａの伝送損失を表す。 [Calculation result of S21 parameter]
FIG. 11 is a diagram showing the frequency characteristics of the S21 parameter in the semiconductor device 100. In FIG. 11, the horizontal axis is the frequency (GHz), and the vertical axis is the S21 parameter (dB). The S21 parameter is calculated by a circuit simulator with the port 1 as the external terminal of the signal lead 121 and the port 2 as the signal pad 131A. That is, the S21 parameter represents the transmission loss of the pair of signal bonding wires 141A.

図１１には、信号リード１２１に信号リード部１２１Ｂを設けるとともに端辺１１０Ａを＋Ｘ方向側に突出させることによってフリンジ容量（図６参照）を形成し、さらに一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとをそれぞれ並列に延在させた半導体装置１００におけるＳ２１パラメータを実線で示す。また、実線で示すＳ２１パラメータの成分からフリンジ容量が寄与した分を除いたＳ２１パラメータを破線で示す。破線で示すＳ２１パラメータは、一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとをそれぞれ並列に延在させたことのみによる効果（フリンジ容量による効果を除いた効果）を表すものであり、現実的には実現不可能な構成であるが、回路シミュレータでは分けることが可能であるため、図１１に示す。換言すれば、破線のＳ２１パラメータは、図８の等化回路でインダクタＬ１として表す一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂの特性インピーダンスの軽減によるＳ２１パラメータの改善度合を示すものである。 In FIG. 11, a signal lead portion 121B is provided on the signal lead 121, and a fringe capacitance (see FIG. 6) is formed by projecting the end side 110A toward the + X direction, and a pair of signal bonding wires 141A and a pair of grounds are further formed. The S21 parameters in the semiconductor device 100 in which the bonding wires 141B are extended in parallel are shown by solid lines. Further, the S21 parameter shown by a broken line is obtained by removing the contribution of the fringe capacity from the component of the S21 parameter shown by the solid line. The S21 parameter shown by the broken line represents the effect (effect excluding the effect due to the fringe capacity) only due to the pair of signal bonding wires 141A and the pair of ground bonding wires 141B extending in parallel, respectively, and is a reality. Although it is not feasible in terms of configuration, it can be separated by a circuit simulator, so it is shown in FIG. In other words, the dashed S21 parameter indicates the degree of improvement of the S21 parameter by reducing the characteristic impedance of the pair of signal bonding wires 141A and the pair of ground bonding wires 141B represented as the inductor L1 in the equalization circuit of FIG. ..

図１１に示すように、３０ＧＨｚにおいて破線のＳ２１パラメータは－０．３ｄＢであり、実線のＳ２１パラメータは－０．２ｄＢであった。このように、図８の等化回路でインダクタＬ１として表す一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂの特性インピーダンスの低下によって－０．３ｄＢという小さい値が得られ、さらに、図８の等化回路でコンデンサＣ２として表すフリンジ容量が加わることによって－０．２ｄＢまで低減されることが分かった。なお、信号リード１２１の信号リード部１２１Ｂを有さず、端辺１１０Ａが上側の部分１１０－２の分だけ＋Ｘ方向側に突出しておらず、信号ボンディングワイヤ１４１Ａを１本にしたＧＳＧ構造の比較用の半導体装置における１本の信号ボンディングワイヤ１４１ＡのＳ２１パラメータは、－０．８２ｄＢであった。このため、半導体装置１００ではＳ２１パラメータが大幅に改善されていることが分かった。 As shown in FIG. 11, at 30 GHz, the dashed S21 parameter was −0.3 dB and the solid S21 parameter was −0.2 dB. As described above, a small value of −0.3 dB is obtained by lowering the characteristic impedance of the pair of signal bonding wires 141A and the pair of ground bonding wires 141B represented as the inductor L1 in the equalization circuit of FIG. 8, and further, in FIG. It was found that the addition of the fringe capacitance represented by the capacitor C2 in the equalization circuit reduces the voltage to -0.2 dB. A comparison of GSG structures in which the signal lead portion 121B of the signal lead 121 is not provided, the end side 110A does not protrude in the + X direction by the amount of the upper portion 110-2, and the signal bonding wire 141A is one. The S21 parameter of one signal bonding wire 141A in the semiconductor device was −0.82 dB. Therefore, it was found that the S21 parameter was significantly improved in the semiconductor device 100.

以上、実施形態では、信号リード１２１に信号リード部１２１Ｂを設け、ダイパッド１１０の端辺１１０Ａを＋Ｘ方向側に突出させ、かつ、一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとをそれぞれ並列に延在させる構成を採用した。このような構成により、信号伝送に関わるボンディングワイヤ１４０の特性インピーダンスＺを約２０％低減できることが分かった。これは、信号リード１２１に信号リード部１２１Ｂを設けるとともに、ダイパッド１１０の端辺１１０Ａを＋Ｘ方向側に突出させることで、信号リード部１２１Ｂと端辺１１０Ａとを近づけて、一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂの長さを短くできたことの効果である。 As described above, in the embodiment, the signal lead portion 121B is provided on the signal lead 121, the end side 110A of the die pad 110 is projected toward the + X direction, and the pair of signal bonding wires 141A and the pair of ground bonding wires 141B are arranged in parallel. Adopted a configuration that extends to. It was found that such a configuration can reduce the characteristic impedance Z of the bonding wire 140 involved in signal transmission by about 20%. This is because the signal lead portion 121B is provided on the signal lead 121, and the end side 110A of the die pad 110 is projected toward the + X direction so that the signal lead portion 121B and the end side 110A are brought close to each other and the pair of signal bonding wires 141A are brought close to each other. This is the effect of shortening the length of the pair of ground bonding wires 141B.

したがって、インピーダンス特性を改善した樹脂封止型の半導体装置１００を提供することができる。ボンディングワイヤ１４０の特性インピーダンスは、リード１２０の特性インピーダンスと比べると低減させるのが容易ではないが、上述のような構成によって、信号伝送に関わるボンディングワイヤ１４０の特性インピーダンスを低減することができる。 Therefore, it is possible to provide a resin-sealed semiconductor device 100 having improved impedance characteristics. Although it is not easy to reduce the characteristic impedance of the bonding wire 140 as compared with the characteristic impedance of the lead 120, the characteristic impedance of the bonding wire 140 involved in signal transmission can be reduced by the above-described configuration.

また、例えばセラミックパッケージの半導体装置においてボンディングワイヤの特性インピーダンスを調整しようとする場合には、ボンディングワイヤの上下方向にもインピーダンス調整用の構成要素を配置する自由度が高いが、樹脂封止型半導体装置の場合は、ダイパッド１１０が１枚の金属層であるため、このような自由度が圧倒的に低い。樹脂封止型半導体装置では、ダイパッド１１０が１枚の金属層であることから、ボンディングワイヤ１４０の特性インピーダンスを調整するための構成要素を設ける位置は平面方向に限られることになる。 Further, for example, in a semiconductor device of a ceramic package, when trying to adjust the characteristic impedance of the bonding wire, there is a high degree of freedom in arranging the components for impedance adjustment in the vertical direction of the bonding wire, but the resin-sealed semiconductor has a high degree of freedom. In the case of the device, since the die pad 110 is a single metal layer, such a degree of freedom is overwhelmingly low. In the resin-sealed semiconductor device, since the die pad 110 is a single metal layer, the position where the component for adjusting the characteristic impedance of the bonding wire 140 is provided is limited to the plane direction.

実施形態によれば、このような制約の下において、信号リード１２１の－Ｘ方向側に信号リード部１２１Ｂを設け、ダイパッド１１０の端辺１１０Ａを＋Ｘ方向側に突出させることで、フリンジ容量を稼ぐことによって、ボンディングワイヤ１４０の特性インピーダンスを低減している。また、一対の信号ボンディングワイヤ１４１Ａと一対のグランドボンディングワイヤ１４１Ｂとをそれぞれ並列に延在させて静電結合させることによって、さらにボンディングワイヤ１４０の特性インピーダンスＺを低減している。これは、図１１に示す通りである。 According to the embodiment, under such a constraint, the signal lead portion 121B is provided on the −X direction side of the signal lead 121, and the end side 110A of the die pad 110 is projected to the + X direction side to increase the fringe capacity. Thereby, the characteristic impedance of the bonding wire 140 is reduced. Further, the characteristic impedance Z of the bonding wire 140 is further reduced by extending the pair of signal bonding wires 141A and the pair of ground bonding wires 141B in parallel and electrostatically coupling them. This is as shown in FIG.

また、以上では、信号リード１２１及びグランドリード１１１の部分について説明したが、信号リード１２２及びグランドリード１１２の部分と、信号リード１２３及びグランドリード１１３の部分とについても同様である。 Further, although the parts of the signal lead 121 and the ground lead 111 have been described above, the same applies to the parts of the signal lead 122 and the ground lead 112 and the parts of the signal lead 123 and the ground lead 113.

また、信号リード１２１とダイパッド１１０との間隔は、複数のリード１２６とダイパッド１１０との間隔よりも狭い。信号リード１２１とダイパッド１１０との間隔が狭いことにより、信号リード１２１とダイパッド１１０との間の静電容量が増大し、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａが短くなってインダクタンスが低下することで、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性がさらに改善される。これは、信号リード１２２、１２３についても同様である。したがって、インピーダンス特性をさらに改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the distance between the signal leads 121 and the die pad 110 is narrower than the distance between the plurality of leads 126 and the die pad 110. Due to the narrow distance between the signal lead 121 and the die pad 110, the capacitance between the signal lead 121 and the die pad 110 increases, the signal bonding wire 141A connected to the signal lead 121 becomes shorter, and the inductance decreases. This further improves the impedance characteristics of the signal bonding wire 141A connected to the signal lead 121. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having further improved impedance characteristics.

また、ダイパッド１１０は、平面視で端辺１１０Ａから突出する一対のグランドリード１１１をさらに有し、複数のボンディングワイヤ１４０は、ＩＣチップ１３０のグランドパッド１３１Ｂと一対のグランドリード１１１との間をさらに接続し、信号リード１２１と一対のグランドリード１１１の各々との間隔は、複数のリード１２６の間隔よりも狭い。信号リード１２１と一対のグランドリード１１１の各々との間隔が複数のリードの間隔よりも狭いことで、信号リード１２１と一対のグランドリード１１１の各々との間の静電容量が増大し、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインダクタンスが低下することで、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性がさらに改善される。これは、信号リード１２２、１２３についても同様である。したがって、インピーダンス特性をさらに改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the die pad 110 further has a pair of ground leads 111 protruding from the end side 110A in a plan view, and the plurality of bonding wires 140 further have a pair of ground leads 111 between the ground pad 131B of the IC chip 130 and the pair of ground leads 111. The distance between each of the connected signal leads 121 and the pair of ground leads 111 is narrower than the distance between the plurality of leads 126. Since the distance between the signal lead 121 and each of the pair of ground leads 111 is narrower than the distance between the plurality of leads, the capacitance between the signal lead 121 and each of the pair of ground leads 111 increases, and the signal leads increase. By reducing the inductance of the signal bonding wire 141A connected to 121, the impedance characteristic of the signal bonding wire 141A connected to the signal lead 121 is further improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having further improved impedance characteristics.

また、信号リード１２１は、平面視でＩＣチップ１３０から遠い側の信号リード部１２１Ａと、平面視で信号リード部１２１ＡよりもＩＣチップ１３０に近い側に位置し、一対のグランドリード１１１を結ぶ方向の幅が信号リード部１２１Ａよりも広い信号リード部１２１Ｂとを有する。信号リード部１２１Ｂと一対のグランドリード１１１の各々との間隔は、複数のリード１２６の間隔よりも狭い。信号リード１２１のうちのＩＣチップ１３０に近い側の信号リード部１２１ＢがＩＣチップ１３０よりも遠い側の信号リード部１２１Ａよりも広い幅を有することによって、信号リード１２１と一対のグランドリード１１１の各々との間の静電容量を増大させるとともに、信号リード１２１とダイパッド１１０との間の静電容量を増大させることができる。このような簡易な構成によって、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインダクタンスを低下させて、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性を改善することができる。これは、信号リード１２２、１２３についても同様である。したがって、簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the signal lead 121 is located on the side closer to the IC chip 130 than the signal lead portion 121A in the plan view and the signal lead portion 121A on the side farther from the IC chip 130 in the plan view, and is in the direction of connecting the pair of ground leads 111. Has a signal lead portion 121B having a width wider than that of the signal lead portion 121A. The distance between the signal lead portion 121B and each of the pair of ground leads 111 is narrower than the distance between the plurality of leads 126. Since the signal lead portion 121B on the side closer to the IC chip 130 of the signal leads 121 has a wider width than the signal lead portion 121A on the side farther from the IC chip 130, each of the signal lead 121 and the pair of ground leads 111 The capacitance between the signal lead 121 and the die pad 110 can be increased as well as the capacitance between the signal lead 121 and the die pad 110. With such a simple configuration, the inductance of the signal bonding wire 141A connected to the signal lead 121 can be reduced, and the impedance characteristic of the signal bonding wire 141A connected to the signal lead 121 can be improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having improved impedance characteristics with a simple configuration.

また、信号リード部１２１Ａと一対のグランドリード１１１の各々との間隔は、複数のリード１２６の間隔と等しい。信号リード部１２１Ａと一対のグランドリード１１１の各々との間隔が複数のリード１２６の間隔と等しければ、信号リード部１２１Ｂと一対のグランドリード１１１とを有しない半導体装置１００からの変更点を最小限にすることができ、構成が非常に簡易である。これは、信号リード１２２、１２３についても同様である。したがって、非常に簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the distance between the signal lead portion 121A and each of the pair of ground leads 111 is equal to the distance between the plurality of leads 126. If the distance between the signal lead unit 121A and each of the pair of ground leads 111 is equal to the distance between the plurality of leads 126, the change from the semiconductor device 100 having no signal lead unit 121B and the pair of ground leads 111 is minimized. It can be and the configuration is very simple. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having an improved impedance characteristic with a very simple configuration.

また、信号リード部１２１Ｂの幅方向における両端は、信号リード部１２１Ａの幅方向の両端よりも外側に位置している。信号リード部１２１Ｂの幅方向における両端が信号リード部１２１Ａの幅方向の両端よりも外側に位置していれば、信号リード部１２１Ｂと、信号リード部１２１Ｂの幅方向の両側に位置する一対のグランドリード１１１とをバランス良く配置でき、信号リード１２１と一対のグランドリード１１１の各々との間の静電容量を効率的に増大させるとともに、信号リード１２１とダイパッド１１０との間の静電容量を効率的に増大させることができる。この結果、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインダクタンスを効率的に低下させることができ、信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性を効率的に改善できる。これは、信号リード１２２、１２３についても同様である。したがって、インピーダンス特性を効率的に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, both ends of the signal lead portion 121B in the width direction are located outside the ends of the signal lead portion 121A in the width direction. If both ends of the signal lead portion 121B in the width direction are located outside the both ends of the signal lead portion 121A in the width direction, the signal lead portion 121B and a pair of grounds located on both sides of the signal lead portion 121B in the width direction are located. The leads 111 can be arranged in a well-balanced manner, the capacitance between the signal lead 121 and each of the pair of ground leads 111 is efficiently increased, and the capacitance between the signal lead 121 and the die pad 110 is efficiently increased. Can be increased. As a result, the inductance of the signal bonding wire 141A connected to the signal lead 121 can be efficiently reduced, and the impedance characteristics of the signal bonding wire 141A connected to the signal lead 121 can be efficiently improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having efficiently improved impedance characteristics.

また、信号リード部１２１Ａ及び信号リード部１２１Ｂは、平面視で端辺１１０Ａに垂直な方向に延在する対称軸に対して線対称な形状を有している。信号リード部１２１Ａ及び信号リード部１２１Ｂを線対称な形状にすることで、信号リード１２１と一対のグランドリード１１１の各々との間の静電容量と、信号リード１２１とダイパッド１１０との間の静電容量とを調整しやすい構成が得られる。この結果、線対称な形状を用いて信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインダクタンスを効率的に低下させることができ、線対称な形状を用いて信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性を効率的に改善できる。これは、信号リード１２２、１２３についても同様である。したがって、線対称な形状を用いてインピーダンス特性を効率的に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the signal lead portion 121A and the signal lead portion 121B have a shape that is axisymmetric with respect to the axis of symmetry extending in the direction perpendicular to the end side 110A in a plan view. By forming the signal lead portion 121A and the signal lead portion 121B in a line-symmetrical shape, the capacitance between the signal lead 121 and each of the pair of ground leads 111 and the static electricity between the signal lead 121 and the die pad 110 are static. A configuration that is easy to adjust with the electric capacity can be obtained. As a result, the inductance of the signal bonding wire 141A connected to the signal lead 121 can be efficiently reduced by using the axisymmetric shape, and the signal bonding wire connected to the signal lead 121 by using the axisymmetric shape. The impedance characteristic of 141A can be efficiently improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 in which the impedance characteristics are efficiently improved by using a line-symmetrical shape.

また、信号リード部１２１Ａ及び信号リード部１２１Ｂは、Ｔ字型である。信号リード部１２１Ａ及び信号リード部１２１ＢをＴ字型にすることで、信号リード１２１と一対のグランドリード１１１の各々との間の静電容量と、信号リード１２１とダイパッド１１０との間の静電容量とを調整しやすく、作製が容易な構成が得られる。この結果、静電容量を調整しやすく作製が容易な信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインダクタンスを効率的に低下させることができ、静電容量を調整しやすく作製が容易な信号リード１２１に接続された信号ボンディングワイヤ１４１Ａのインピーダンス特性を効率的に改善できる。これは、信号リード１２２、１２３についても同様である。したがって、静電容量を調整しやすく作製が容易でインピーダンス特性を効率的に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the signal lead portion 121A and the signal lead portion 121B are T-shaped. By forming the signal lead portion 121A and the signal lead portion 121B into a T shape, the capacitance between the signal lead 121 and each of the pair of ground leads 111 and the capacitance between the signal lead 121 and the die pad 110 are formed. A configuration that is easy to adjust with the capacity and easy to manufacture can be obtained. As a result, the inductance of the signal bonding wire 141A connected to the signal lead 121 whose capacitance can be easily adjusted and easily manufactured can be efficiently reduced, and the capacitance can be easily adjusted and manufactured easily. The impedance characteristics of the signal bonding wire 141A connected to 121 can be efficiently improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 in which the capacitance is easily adjusted, the manufacturing is easy, and the impedance characteristics are efficiently improved.

また、複数のボンディングワイヤ１４０のうちの信号リード１２１の信号リード部１２１Ｂと信号パッド１３１Ａとを接続する一対の信号ボンディングワイヤ１４１Ａは、信号リード部１２１Ｂのうちの幅方向における両側で信号リード部１２１Ａよりも外側に位置する部分にそれぞれ接続されている。信号リード１２１の信号リード部１２１Ｂと信号パッド１３１Ａとを接続する一対の信号ボンディングワイヤ１４１Ａを信号リード部１２１Ｂのうちの幅方向における両側で信号リード部１２１Ａよりも外側に位置する部分にそれぞれ接続すれば、一対の信号ボンディングワイヤ１４１Ａを一対のグランドリード１１１に近づけることができるので、一対の信号ボンディングワイヤ１４１Ａのインダクタンスを効果的に低下させることができ、一対の信号ボンディングワイヤ１４１Ａのインピーダンス特性を効果的に改善できる。これは、信号リード１２２、１２３についても同様である。したがって、一対の信号ボンディングワイヤ１４１Ａのインピーダンスを効果的に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the pair of signal bonding wires 141A connecting the signal lead portion 121B of the signal lead 121 and the signal pad 131A among the plurality of bonding wires 140 are signal lead portions 121A on both sides of the signal lead portion 121B in the width direction. It is connected to each part located outside. A pair of signal bonding wires 141A connecting the signal lead portion 121B and the signal pad 131A of the signal lead 121 are connected to portions of the signal lead portion 121B located outside the signal lead portion 121A on both sides in the width direction. For example, since the pair of signal bonding wires 141A can be brought close to the pair of ground leads 111, the inductance of the pair of signal bonding wires 141A can be effectively reduced, and the impedance characteristics of the pair of signal bonding wires 141A can be effectively reduced. Can be improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 in which the impedance of the pair of signal bonding wires 141A is effectively improved.

また、一対の信号ボンディングワイヤ１４１Ａが信号パッド１３１Ａに接続される一対の端部同士の間隔よりも、一対の信号ボンディングワイヤ１４１Ａが信号リード部１２１Ｂに接続される端部同士の間隔の方が広い。一対の信号ボンディングワイヤ１４１Ａを一対のグランドリード１１１に確実に近づけることができるので、一対の信号ボンディングワイヤ１４１Ａのインダクタンスをより確実に低下させることができ、一対の信号ボンディングワイヤ１４１Ａのインピーダンス特性をより確実に改善できる。これは、信号リード１２２、１２３についても同様である。したがって、一対の信号ボンディングワイヤ１４１Ａのインピーダンスをより確実に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the distance between the ends of the pair of signal bonding wires 141A connected to the signal lead portion 121B is wider than the distance between the ends of the pair of signal bonding wires 141A connected to the signal pad 131A. .. Since the pair of signal bonding wires 141A can be reliably brought close to the pair of ground leads 111, the inductance of the pair of signal bonding wires 141A can be reduced more reliably, and the impedance characteristics of the pair of signal bonding wires 141A can be further improved. It can definitely be improved. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 in which the impedance of the pair of signal bonding wires 141A is more reliably improved.

また、複数のボンディングワイヤ１４０のうちの一対のグランドリード１１１とグランドパッド１３１Ｂとを接続する一対のグランドボンディングワイヤ１４１Ｂは、一対の信号ボンディングワイヤ１４１Ａに沿って延在している。一対のグランドボンディングワイヤ１４１Ｂと一対の信号ボンディングワイヤ１４１Ａとの結合による静電容量を利用して一対の信号ボンディングワイヤ１４１Ａのインダクタンスをより効果的に低下させることができ、一対の信号ボンディングワイヤ１４１Ａのインピーダンス特性をより効果的に改善できる。これは、グランドボンディングワイヤ１４２Ｂ、１４３Ｂについても同様である。したがって、一対の信号ボンディングワイヤ１４１Ａのインピーダンスをより効果的に改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the pair of ground bonding wires 141B connecting the pair of ground leads 111 and the ground pad 131B of the plurality of bonding wires 140 extend along the pair of signal bonding wires 141A. The inductance of the pair of signal bonding wires 141A can be reduced more effectively by utilizing the electrostatic capacitance due to the coupling of the pair of ground bonding wires 141B and the pair of signal bonding wires 141A, and the pair of signal bonding wires 141A can be reduced. The impedance characteristics can be improved more effectively. This also applies to the ground bonding wires 142B and 143B. Therefore, it is possible to provide a resin-sealed semiconductor device 100 in which the impedance of the pair of signal bonding wires 141A is more effectively improved.

また、信号リード１２１は、下面側に位置する部分１２０－１と、部分１２０－１に連続し、上面側に位置する部分１２０－２とを有し、信号リード部１２１Ａは、部分１２０－１及び部分１２０－２に延在し、信号リード部１２１Ｂは、部分１２０－２のみに延在している。信号リード１２１のうち信号リード部１２１Ａについては、信号リード部１２１Ｂと一対のグランドリード１１１とを有しない半導体装置１００からの変更点を最小限にすることができ、信号リード部１２１Ｂについては部分１２０－２のみで実現できるので、構成が非常に簡易である。これは、信号リード１２２、１２３についても同様である。したがって、非常に簡易な構成でインピーダンス特性を改善した樹脂封止型の半導体装置１００を提供することができる。 Further, the signal lead 121 has a portion 120-1 located on the lower surface side and a portion 120-2 continuous with the portion 120-1 and located on the upper surface side, and the signal lead portion 121A has a portion 120-1. And the portion 120-2, and the signal lead portion 121B extends only to the portion 120-2. Of the signal leads 121, the signal lead portion 121A can minimize the changes from the semiconductor device 100 that does not have the signal lead portion 121B and the pair of ground leads 111, and the signal lead portion 121B is the portion 120. Since it can be realized only with -2, the configuration is very simple. This also applies to the signal leads 122 and 123. Therefore, it is possible to provide a resin-sealed semiconductor device 100 having an improved impedance characteristic with a very simple configuration.

また、モールド樹脂１５０は、一対のグランドリード１１１の下面の少なくとも一部と、信号リード１２１、１２２、１２３の下面の少なくとも一部とを露出させるので、ＱＦＮ型半導体装置を実現できる。信号リード１２１の下面の少なくとも一部は、一例として信号リード部１２１Ａであり、信号リード１２２、１２３についても同様である。したがって、信号リード１２１、１２２、１２３の下面側の表面を外部端子として利用でき、インピーダンス特性を改善したＱＦＮ型の半導体装置１００を提供することができる。 Further, since the mold resin 150 exposes at least a part of the lower surface of the pair of ground leads 111 and at least a part of the lower surfaces of the signal leads 121, 122, 123, a QFN type semiconductor device can be realized. At least a part of the lower surface of the signal lead 121 is a signal lead portion 121A as an example, and the same applies to the signal leads 122 and 123. Therefore, the surface on the lower surface side of the signal leads 121, 122, 123 can be used as an external terminal, and the QFN type semiconductor device 100 having improved impedance characteristics can be provided.

なお、以上では、半導体装置１００が、信号リード１２１に信号リード部１２１Ｂを設けるとともに、ダイパッド１１０の端辺１１０Ａを＋Ｘ方向側に突出させることによって、フリンジ容量を獲得する形態について説明した。すなわち、信号リード１２１とダイパッド１１０とのＸ方向の間隔を狭めるとともに、信号リード１２１の信号リード部１２１Ｂとグランドリード１１１とのＹ方向の間隔を狭めることによってフリンジ容量を獲得する形態について説明した。しかしながら、信号リード１２１とダイパッド１１０とのＸ方向の間隔を狭めることと、信号リード１２１の信号リード部１２１Ｂとグランドリード１１１とのＹ方向の間隔を狭めることとを両方含まずに、いずれか一方のみを含むことによって得られるフリンジ容量で、信号伝送に関わるボンディングワイヤ１４０の特性インピーダンスを低減する構成であってもよい。 In the above, the form in which the semiconductor device 100 obtains the fringe capacity by providing the signal lead portion 121B on the signal lead 121 and projecting the end side 110A of the die pad 110 toward the + X direction has been described. That is, the embodiment in which the fringe capacity is acquired by narrowing the distance between the signal lead 121 and the die pad 110 in the X direction and narrowing the distance between the signal lead portion 121B of the signal lead 121 and the ground lead 111 in the Y direction has been described. However, it does not include both narrowing the distance between the signal lead 121 and the die pad 110 in the X direction and narrowing the distance between the signal lead portion 121B of the signal lead 121 and the ground lead 111 in the Y direction. The fringe capacitance obtained by including only may be configured to reduce the characteristic impedance of the bonding wire 140 involved in signal transmission.

また、以上では、信号リード１２１が信号リード部１２１Ａと、信号リード部１２１ＡよりもＹ方向において外側まで延在する信号リード部１２１Ｂとを有する形態について説明した。しかしながら、信号リード１２１はこのような構成には限定されず、信号リード１２１とダイパッド１１０とのＸ方向の間隔を狭めることと、信号リード１２１の信号リード部１２１Ｂとグランドリード１１１とのＹ方向の間隔を狭めることとの少なくともいずれか一方を実現できる構成であればよい。例えば、信号リード１２１は、－Ｘ方向側の端部から＋Ｘ方向側の端部まで信号リード部１２１ＢのＹ方向の幅と同一の幅を有する太いリードであってもよい。 Further, in the above, the mode in which the signal lead portion 121 has the signal lead portion 121A and the signal lead portion 121B extending to the outside in the Y direction from the signal lead portion 121A has been described. However, the signal lead 121 is not limited to such a configuration, and the distance between the signal lead 121 and the die pad 110 in the X direction is narrowed, and the signal lead portion 121B of the signal lead 121 and the ground lead 111 in the Y direction. Any configuration may be used as long as it can realize at least one of narrowing the interval. For example, the signal lead 121 may be a thick lead having the same width as the width of the signal lead portion 121B in the Y direction from the end portion on the −X direction side to the end portion on the + X direction side.

また、このため、信号リード１２１の信号リード部１２１Ａ及び信号リード部１２１Ｂは、Ｔ字型ではなくてもよく、信号リード部１２１Ａ及び信号リード部１２１ＢのＹ方向の幅の中心を通りＸ軸に平行な直線を対称軸とする線対称な形状ではなくてもよい。 Further, for this reason, the signal lead portion 121A and the signal lead portion 121B of the signal lead 121 do not have to be T-shaped, and pass through the center of the width of the signal lead portion 121A and the signal lead portion 121B in the Y direction along the X axis. It does not have to be a line-symmetrical shape with a parallel straight line as the axis of symmetry.

また、信号リード部１２１Ａとグランドリード１１１とのＹ方向の間隔は、隣り合うリード１２６同士の間隔とは等しくなくてもよく、隣り合う電源リード１２４同士の間隔、又は、隣り合う電源リード１２５同士の間隔と異なっていてもよい。 Further, the distance between the signal lead portion 121A and the ground lead 111 in the Y direction does not have to be equal to the distance between the adjacent leads 126, and the distance between the adjacent power supply leads 124 or the adjacent power supply leads 125. It may be different from the interval of.

また、信号ボンディングワイヤ１４１Ａが信号リード１２１に接続される部分は、信号リード部１２１Ｂのうちの中央部１２１Ｂ１よりも外側の端部１２１Ｂ２ではなく、中央部１２１Ｂ１であってもよい。 Further, the portion where the signal bonding wire 141A is connected to the signal lead 121 may be the central portion 121B1 instead of the end portion 121B2 outside the central portion 121B1 of the signal lead portion 121B.

また、一対の信号ボンディングワイヤ１４１Ａが信号リード１２１に接続されるＹ方向の間隔が、一対の信号ボンディングワイヤ１４１Ａが信号パッド１３１Ａに接続されるＹ方向の間隔よりも広くなくてもよい。また、一対のグランドボンディングワイヤ１４１Ｂは、一対の信号ボンディングワイヤ１４１Ａにそれぞれ沿っていなくても（並列ではなくても）よい。 Further, the distance in the Y direction in which the pair of signal bonding wires 141A are connected to the signal lead 121 does not have to be wider than the distance in the Y direction in which the pair of signal bonding wires 141A are connected to the signal pad 131A. Further, the pair of ground bonding wires 141B may not be along the pair of signal bonding wires 141A (not in parallel).

また、ダイパッド１１０又はリード１２０の下面がモールド樹脂１５０から露出することによって実現される外部端子の位置、サイズ、及び形状は、上述のものに限らずに適宜変更してもよい。また、ダイパッド１１０は２段階のエッチングで形成された部分１１０－１と部分１１０－２とを有する構成ではなくてもよく、リード１２０は２段階のエッチングで形成された部分１２０－１と部分１２０－２とを有する構成ではなくてもよい。 Further, the position, size, and shape of the external terminal realized by exposing the lower surface of the die pad 110 or the lead 120 from the mold resin 150 are not limited to those described above, and may be appropriately changed. Further, the die pad 110 does not have to have a configuration having a portion 110-1 and a portion 110-2 formed by two-step etching, and the lead 120 does not have to have a portion 120-1 and a portion 120 formed by two-step etching. It does not have to have a configuration having -2.

また、半導体装置１００を図１２に示すように変形してもよい。図１２は、実施形態の変形例による半導体装置１００Ａを示す図である。半導体装置１００Ａは、図２に示す一対の信号ボンディングワイヤ１４１Ａ、１４２Ａ、１４３Ａの間に、さらにもう１本の信号ボンディングワイヤ１４１Ａ、１４２Ａ、１４３Ａをそれぞれ追加した構成を有する。このようにすると、複数の信号ボンディングワイヤ１４１Ａ、１４２Ａ、１４３Ａ同士の静電結合がさらに強くなり、信号ボンディングワイヤ１４１Ａ、１４２Ａ、１４３ＡのＳ２１パラメータをさらに低減できる。この結果、信号ボンディングワイヤ１４１Ａ、１４２Ａ、１４３Ａのインピーダンスをさらに低減できる。 Further, the semiconductor device 100 may be deformed as shown in FIG. FIG. 12 is a diagram showing a semiconductor device 100A according to a modified example of the embodiment. The semiconductor device 100A has a configuration in which another signal bonding wire 141A, 142A, 143A is added between the pair of signal bonding wires 141A, 142A, 143A shown in FIG. 2, respectively. By doing so, the electrostatic coupling between the plurality of signal bonding wires 141A, 142A, and 143A becomes stronger, and the S21 parameters of the signal bonding wires 141A, 142A, and 143A can be further reduced. As a result, the impedance of the signal bonding wires 141A, 142A, and 143A can be further reduced.

以上、本発明の例示的な実施形態の半導体装置について説明したが、本発明は、具体的に開示された実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。 Although the semiconductor device according to the exemplary embodiment of the present invention has been described above, the present invention is not limited to the specifically disclosed embodiments, and various aspects are not deviated from the scope of claims. It can be transformed and changed.

１０ ＲＦフロントエンド回路
１１ スイッチ回路
１１Ａ、１１Ｂ、１１Ｃ 端子
１２ ＰＡ
１３ ＬＮＡ
１５ アンテナ
１００ 半導体装置
１１０ ダイパッド
１１０Ａ 端辺
１１０－１、１１０－２ 部分
１１１、１１２、１１３ グランドリード
１２０ リード
１２０－１、１２０－２ 部分
１２１、１２２、１２３ 信号リード
１２１Ａ、１２１Ｂ 信号リード部
１２１Ｂ１ 中央部
１２１Ｂ２ 端部
１２４、１２５ 電源リード
１２６ リード
１３０ ＩＣチップ
１３１Ａ、１３２Ａ、１３３Ａ 信号パッド
１３１Ｂ、１３２Ｂ、１３３Ｂ グランドパッド
１３４、１３５ 電源パッド
１４０ ボンディングワイヤ
１４１Ａ、１４２Ａ、１４３Ａ 信号ボンディングワイヤ
１４１Ｂ、１４２Ｂ、１４３Ｂ グランドボンディングワイヤ
１４４、１４５ 電源ボンディングワイヤ
１５０ モールド樹脂 10 RF front-end circuit 11 Switch circuit 11A, 11B, 11C terminal 12 PA
13 LNA
15 Antenna 100 Semiconductor device 110 Die pad 110A Edge edge 110-1, 110-2 part 111, 112, 113 Ground lead 120 lead 120-1, 120-2 part 121, 122, 123 Signal lead 121A, 121B Signal lead part 121B1 center 121B2 Ends 124, 125 Power Leads 126 Leads 130 IC Chips 131A, 132A, 133A Signal Pads 131B, 132B, 133B Ground Pads 134, 135 Power Pads 140 Bonding Wires 141A, 142A, 143A Signal Bonding Wires 141B, 142B, 143B Grounds Bonding wire 144, 145 Power bonding wire 150 Mold resin

Claims (14)

第１面と、前記第１面の反対側の第２面と、平面視で端辺から突出する一対のグランドリードとを有する金属製又は合金製の１枚のダイパッドと、
前記一対のグランドリードの間に配置される信号リードと、
平面視で前記ダイパッドの周りに配置される複数のリードと、
前記第２面に実装される半導体チップと、
前記半導体チップの信号パッドと前記信号リードとの間、及び、前記半導体チップのグランドパッドと前記一対のグランドリードとの間を接続する複数のボンディングワイヤと、
前記ダイパッド、前記信号リード、前記複数のリード、前記半導体チップ、及び前記複数のボンディングワイヤを覆うモールド樹脂と
を含み、
前記信号リードと前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭い、半導体装置。 A single die pad made of metal or alloy having a first surface, a second surface on the opposite side of the first surface, and a pair of ground leads protruding from the edges in a plan view.
A signal lead arranged between the pair of ground leads and
With a plurality of leads arranged around the die pad in a plan view,
The semiconductor chip mounted on the second surface and
A plurality of bonding wires connecting between the signal pad of the semiconductor chip and the signal lead, and between the ground pad of the semiconductor chip and the pair of ground leads.
The die pad, the signal lead, the plurality of leads, the semiconductor chip, and a mold resin covering the plurality of bonding wires are included.
A semiconductor device in which the distance between each of the signal leads and the pair of ground leads is narrower than the distance between the plurality of leads. 前記信号リードと前記ダイパッドとの間隔は、前記複数のリードと前記ダイパッドとの間隔よりも狭い、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the distance between the signal lead and the die pad is narrower than the distance between the plurality of leads and the die pad. 第１面と、前記第１面の反対側の第２面とを有する金属製又は合金製の１枚のダイパッドと、
平面視で前記ダイパッドの隣に配置される信号リードと、
平面視で前記ダイパッドの周りに配置される複数のリードと、
前記第２面に実装される半導体チップと、
前記半導体チップの信号パッドと前記信号リードとの間、及び、前記半導体チップと前記複数のリードのうちの少なくとも１つとを接続する複数のボンディングワイヤと、
前記ダイパッド、前記信号リード、前記複数のリード、前記半導体チップ、及び前記複数のボンディングワイヤを覆うモールド樹脂と
を含み、
前記信号リードと前記ダイパッドとの間隔は、前記複数のリードと前記ダイパッドとの間隔よりも狭い、半導体装置。 A single die pad made of metal or alloy having a first surface and a second surface opposite to the first surface.
A signal lead placed next to the die pad in a plan view,
With a plurality of leads arranged around the die pad in a plan view,
The semiconductor chip mounted on the second surface and
A plurality of bonding wires connecting the signal pad of the semiconductor chip and the signal lead, and connecting the semiconductor chip and at least one of the plurality of leads.
The die pad, the signal reed, the plurality of leads, the semiconductor chip, and a mold resin covering the plurality of bonding wires are included.
A semiconductor device in which the distance between the signal lead and the die pad is narrower than the distance between the plurality of leads and the die pad. 前記ダイパッドは、平面視で端辺から突出する一対のグランドリードをさらに有し、
前記複数のボンディングワイヤは、前記半導体チップのグランドパッドと前記一対のグランドリードとの間をさらに接続し、
前記信号リードと前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭い、請求項３に記載の半導体装置。 The die pad further has a pair of ground leads protruding from the edges in plan view.
The plurality of bonding wires further connect between the ground pad of the semiconductor chip and the pair of ground leads.
The semiconductor device according to claim 3, wherein the distance between the signal lead and each of the pair of ground leads is narrower than the distance between the plurality of leads. 前記信号リードは、
平面視で前記半導体チップから遠い側の第１リード部と、
平面視で前記第１リード部よりも前記半導体チップに近い側に位置し、前記一対のグランドリードを結ぶ方向の幅が前記第１リード部よりも広い第２リード部と
を有し、
前記第２リード部と前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔よりも狭い、請求項１、請求項２、及び請求項４のいずれか１項に記載の半導体装置。 The signal lead is
The first lead portion on the side far from the semiconductor chip in a plan view,
It has a second lead portion that is located closer to the semiconductor chip than the first lead portion in a plan view and has a width in a direction connecting the pair of ground leads wider than that of the first lead portion.
The semiconductor device according to any one of claims 1, 2, and 4, wherein the distance between the second lead portion and each of the pair of ground leads is narrower than the distance between the plurality of leads. .. 前記第１リード部と前記一対のグランドリードの各々との間隔は、前記複数のリードの間隔と等しい、請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein the distance between the first lead portion and each of the pair of ground leads is equal to the distance between the plurality of leads. 前記第２リード部の前記幅方向における両端は、前記第１リード部の前記幅方向の両端よりも外側に位置する、請求項５又は請求項６に記載の半導体装置。 The semiconductor device according to claim 5 or 6, wherein both ends of the second lead portion in the width direction are located outside the ends of the first lead portion in the width direction. 前記第１リード部及び前記第２リード部は、平面視で前記端辺に垂直な方向に延在する対称軸に対して線対称な形状を有する、請求項５から請求項７のいずれか１項に記載の半導体装置。 Any one of claims 5 to 7, wherein the first lead portion and the second lead portion have a shape that is axisymmetric with respect to an axis of symmetry extending in a direction perpendicular to the end edge in a plan view. The semiconductor device according to the section. 前記第１リード部及び前記第２リード部は、Ｔ字型である、請求項５から請求項８のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 5 to 8, wherein the first lead portion and the second lead portion are T-shaped. 前記複数のボンディングワイヤのうちの前記信号リードの前記第２リード部と前記信号パッドとを接続する一対の信号ボンディングワイヤは、前記第２リード部のうちの前記幅方向における両側で前記第１リード部よりも外側に位置する部分にそれぞれ接続される、請求項５から請求項９のいずれか１項に記載の半導体装置。 The pair of signal bonding wires connecting the second lead portion of the signal lead and the signal pad of the plurality of bonding wires is the first lead on both sides of the second lead portion in the width direction. The semiconductor device according to any one of claims 5 to 9, which is connected to a portion located outside the portion. 前記一対の信号ボンディングワイヤが前記信号パッドに接続される一対の第１端部同士の間隔よりも、前記一対の信号ボンディングワイヤが前記第２リード部に接続される第２端部同士の間隔の方が広い、請求項１０に記載の半導体装置。 Rather than the distance between the pair of first ends where the pair of signal bonding wires are connected to the signal pad, the distance between the second ends where the pair of signal bonding wires are connected to the second lead. The semiconductor device according to claim 10, which is wider. 前記複数のボンディングワイヤのうちの前記一対のグランドリードと前記グランドパッドとを接続する一対のグランドボンディングワイヤは、前記一対の信号ボンディングワイヤに沿って延在する、請求項１０又は請求項１１に記載の半導体装置。 The tenth or eleventh aspect of the present invention, wherein the pair of ground bonding wires connecting the pair of ground leads and the ground pad among the plurality of bonding wires extends along the pair of signal bonding wires. Semiconductor device. 前記信号リードは、
第１面側に位置する第１部分と、前記第１部分に連通し、前記第２面側に位置する第２部分と
を有し、
前記第１リード部は、前記第１部分及び前記第２部分に延在し、
前記第２リード部は、前記第２部分のみに延在する、請求項５から請求項１２のいずれか１項に記載の半導体装置。 The signal lead is
It has a first portion located on the first surface side and a second portion communicating with the first portion and located on the second surface side.
The first lead portion extends to the first portion and the second portion.
The semiconductor device according to any one of claims 5 to 12, wherein the second lead portion extends only to the second portion. 前記モールド樹脂は、前記第１面の少なくとも一部と、前記信号リードの前記第１面側の少なくとも一部とを露出させる、請求項１から請求項１３のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 13, wherein the mold resin exposes at least a part of the first surface and at least a part of the signal lead on the first surface side. ..
JP2020141162A 2020-08-24 2020-08-24 Semiconductor Device Active JP7516980B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020141162A JP7516980B2 (en) 2020-08-24 Semiconductor Device
US17/443,987 US11869867B2 (en) 2020-08-24 2021-07-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141162A JP7516980B2 (en) 2020-08-24 Semiconductor Device

Publications (2)

Publication Number Publication Date
JP2022036785A true JP2022036785A (en) 2022-03-08
JP7516980B2 JP7516980B2 (en) 2024-07-17

Family

ID=

Also Published As

Publication number Publication date
US11869867B2 (en) 2024-01-09
US20220059495A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US6985056B2 (en) High-frequency circuit and high-frequency package
US7365628B2 (en) Semiconductor apparatus
JP3735270B2 (en) High frequency semiconductor device
US8035203B2 (en) Radio frequency over-molded leadframe package
JP4972306B2 (en) Semiconductor device and circuit device
KR101330853B1 (en) Transmission line, integrated circuit mounted device, and communication device module
JP6074695B2 (en) High frequency amplifier circuit
JP4081284B2 (en) High frequency integrated circuit module
US7067743B2 (en) Transmission line and device including the same
JP2003115732A (en) Semiconductor device
WO2014199591A1 (en) Microwave circuit
JP2022036785A (en) Semiconductor device
JP7516980B2 (en) Semiconductor Device
US20230029621A1 (en) Lc filter, and diplexer and multiplexer using same
JP3619396B2 (en) High frequency wiring board and connection structure
JP2017092978A (en) Antenna device
JP2021111793A (en) Semiconductor device
JP2012212998A (en) Antenna device
WO2024075735A1 (en) Rfid module
JP6198049B2 (en) Antenna device
JP3850585B2 (en) Semiconductor integrated circuit
TWM605388U (en) Package structure applied to high frequency band
JP2012099609A (en) High-frequency semiconductor device
JP2001284490A (en) Grounding structure for high-frequency wave
JP2014150502A (en) Antenna device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604