JP2022034217A - 情報処理装置およびキャッシュ制御プログラム - Google Patents

情報処理装置およびキャッシュ制御プログラム Download PDF

Info

Publication number
JP2022034217A
JP2022034217A JP2020137906A JP2020137906A JP2022034217A JP 2022034217 A JP2022034217 A JP 2022034217A JP 2020137906 A JP2020137906 A JP 2020137906A JP 2020137906 A JP2020137906 A JP 2020137906A JP 2022034217 A JP2022034217 A JP 2022034217A
Authority
JP
Japan
Prior art keywords
reduction
divided
cache
areas
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020137906A
Other languages
English (en)
Inventor
孝司 榎並
Koji Enami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020137906A priority Critical patent/JP2022034217A/ja
Priority to US17/338,827 priority patent/US11474947B2/en
Publication of JP2022034217A publication Critical patent/JP2022034217A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/314—In storage network, e.g. network attached cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G06F2212/6082—Way prediction in set-associative cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】キャッシュ内の分割領域の割り当て数を削減する際に、削減後の分割領域の中からデータの格納先を決定するための処理負荷を軽減する情報処理装置及びキャッシュ制御プログラムを提供する。【解決手段】情報処理装置は、キャッシュを含む記憶部と、プロセスＡに割り当てる分割領域の数を削減する場合、削減後の分割領域の数を削減前の第１の個数の約数である第２の個数に決定し、削減前後の分割領域の位置関係に基づき、削減後の分割領域Ｒ０、Ｒ１の夫々に対して削減前の分割領域Ｒ０～Ｒ３の中から複数個の分割領域を第２の分割領域として特定し、削減後の分割領域Ｒ０、Ｒ１の夫々に対して、対応する第２の分割領域の夫々から追い出し順位が低い順にデータブロックを割り当てることで、削減後の分割領域Ｒ０，Ｒ１の夫々に格納されるデータブロックを決定し、削減前の分割領域Ｒ０～Ｒ３のうち残りの分割領域Ｒ２、Ｒ３を解放する処理部と、を有する。【選択図】図１

Description

本発明は、情報処理装置およびキャッシュ制御プログラムに関する。
記憶装置に対するアクセスの際、その記憶装置よりアクセス速度の高い記憶装置をキャッシュとして用いることで、アクセス性能を向上させることができる。
このようなキャッシュの制御に関しては、キャッシュの領域をプロセスやジョブに関連付けて制御することが提案されている。例えば、プロセスＩＤに対応してキャッシュ領域をブロック単位で任意に分割可能とした演算装置が提案されている。また、キャッシュの登録時、エントリごとにその時点で実行中のジョブのＩＤを登録しておき、ジョブの実行が終了した時点で、そのジョブのＩＤを有するキャッシュエントリ部分のみをフラッシュ可能とした制御方法が提案されている。
特開２０１２－２０３７２９号公報 特開平１１－２５９３６２号公報
ところで、キャッシュの領域をプロセスに関連付けて管理する方法として、キャッシュの領域をセットと呼ばれる分割領域単位で管理し、プロセスごとに１以上のセットを割り当てる方法が考えられる。この方法では、例えば、プロセスに複数のセットが割り当てられた場合、プロセスによるＩ／Ｏ（Input／Output）対象のデータブロックの格納先セットが、データブロックのアドレスと割り当てられたセット数とを用いた剰余計算によって決定される。
このような管理方法が用いられた場合において、キャッシュの空き領域を確保するために、あるプロセスに割り当て済みのセット数を削減することが考えられる。この場合に、削減前の各セットに格納されているデータブロックのうちキャッシュに残すデータブロックを、削減後のセットのうちのどれに格納するかをどのようにして効率よく決定するかという点に課題がある。例えば、キャッシュに残すすべてのデータブロックについて剰余計算を実行することで格納先を決定する場合、その計算負荷が高いという問題がある。特に、この剰余計算でデータブロックのアドレスを基にハッシュ値が計算される場合には、計算負荷の増大が顕著になる。
１つの側面では、本発明は、キャッシュ内の分割領域の割り当て数を削減する際に、削減後の分割領域の中からデータの格納先を決定するための処理負荷を軽減することが可能な情報処理装置およびキャッシュ制御プログラムを提供することを目的とする。
１つの案では、キャッシュの領域を含む記憶部と、処理部とを有する情報処理装置が提供される。この情報処理装置において、処理部は、複数のプロセスによる記憶装置に対するデータブロックの読み書きをキャッシュを用いて制御する際に、複数のプロセスのうち一のプロセスに対して、キャッシュを分割した複数の分割領域の中から第１の分割領域を第１の個数だけ割り当て、一のプロセスに対応する各データブロックのアドレスと第１の個数とに基づいて、第１の分割領域の中から一のプロセスに対応する各データブロックの格納先を決定する。また、処理部は、一のプロセスに割り当てる第１の分割領域の数を削減する場合、削減後の第１の分割領域の数を第１の個数の約数である第２の個数に決定し、削減前後の第１の分割領域の位置関係に基づき、削減後の第１の分割領域のそれぞれに対して削減前の第１の分割領域の中から複数個の分割領域を第２の分割領域として特定し、削減後の第１の分割領域のそれぞれに対して、対応する第２の分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てることで、削減後の第１の分割領域のそれぞれに格納されるデータブロックを決定し、削減前の第１の分割領域のうち削減後の第１の分割領域を除く残りの分割領域を解放する。
また、１つの案では、上記の情報処理装置と同様の処理をコンピュータに実行させるキャッシュ制御プログラムが提供される。
１つの側面では、キャッシュ内の分割領域の割り当て数を削減する際に、削減後の分割領域の中からデータの格納先を決定するための処理負荷を軽減できる。
第１の実施の形態に係る情報処理システムの構成例および処理例を示す図である。 第２の実施の形態に係る情報処理システムの構成例を示す図である。 サーバ装置およびストレージのハードウェア構成例を示す図である。 サーバ装置が備える処理機能の構成例を示す図である。 プロセスを考慮したキャッシュ制御について説明するための図である。 プロセスに対するセットの割り当て例を示す図である。 セット管理情報の構成例を示す図である。 キャッシュ管理情報を用いたキャッシュ管理を説明するための図である。 キャッシュを用いたデータ読み出し処理を示すフローチャートの例である。 セット数削減処理の第１の比較例を示す図である。 セット数削減処理の第２の比較例を示す図である。 セット割り当ておよび削減の第１の処理例を示す図である。 セット割り当ておよび削減の第２の処理例を示す図である。 セット割り当ておよび削減の第３の処理例を示す図である。 セット割り当ておよび削減の第４の処理例を示す図である。 プロセスに対するセット割り当て処理を示すフローチャートの例である。 セット数削減処理を示すフローチャートの例（その１）である。 セット数削減処理を示すフローチャートの例（その２）である。 セット数削減処理を示すフローチャートの例（その３）である。 セット数調整処理を示すフローチャートの例である。
以下、本発明の実施の形態について図面を参照して説明する。
〔第１の実施の形態〕
図１は、第１の実施の形態に係る情報処理システムの構成例および処理例を示す図である。図１に示す情報処理システムは、情報処理装置１０と記憶装置２０を含む。情報処理装置１０は、記憶装置２０に対するデータブロックの書き込みや、記憶装置２０からのデータブロックの読み出しを制御できるようになっている。
情報処理装置１０は、記憶部１１と処理部１２を有する。
記憶部１１は、記憶装置２０よりアクセス速度の高い記憶装置によって実現される。記憶部１１は、記憶装置２０に対するアクセス時に利用されるキャッシュ１３の領域を含む。キャッシュ１３には、記憶装置２０に記憶されたデータブロックの一部が一時的に格納される。
このキャッシュ１３は、分割領域Ｒ０～Ｒ３に分割されている。分割領域Ｒ０～Ｒ３には、それぞれ一定数以下のデータブロックを格納できるようになっている。また、分割領域Ｒ０～Ｒ３のそれぞれにおいて、個別に追い出し制御が行われる。なお、図１では、下方向を分割領域の先頭側とし、上方向を分割領域の終端側とする。また、分割領域の上側（終端側）ほど追い出し順位（追い出しの優先度）が高いものとする。
処理部１２は、例えば、プロセッサとして実現される。処理部１２は、複数のプロセスによる記憶装置２０に対するデータブロックの読み書きを、キャッシュ１３を用いて制御する。この制御において、処理部１２は、プロセスごとにキャッシュ１３内の１以上の分割領域を割り当てることができる。
図１の例では、処理部１２は、プロセスＡに対して４個の分割領域Ｒ０～Ｒ３を割り当てたとする（ステップＳ１）。その後、例えば、プロセスＡによって記憶装置２０から読み出されたデータブロックＤ０～Ｄ１５が分割領域Ｒ０～Ｒ３に格納されるとする。
ここで、処理部１２は、あるプロセスについてのデータブロックの格納先の分割領域を、そのプロセスに割り当てられた分割領域の個数と、そのデータブロックのアドレスとを用いた計算によって決定する。例えば、分割領域Ｒ０，Ｒ１，Ｒ２，Ｒ３のそれぞれについての、プロセスＡに割り当てられた分割領域の中における領域番号を、それぞれ０，１，２，３とする。また、「データブロックＤＸ」における「Ｘ」の値を、データブロックのアドレスとし、プロセスＡに割り当てられた分割領域の個数をＹとする。この場合、データブロックＤＸの格納先の領域番号は、「Ｘ ｍｏｄ Ｙ」（アドレスＸを個数Ｙで除算したときの余り）という剰余計算によって決定される。
次に、プロセスＡに割り当てられた分割領域の個数を削減する場合について説明する。例えば、他のプロセスＢに対応する分割領域を確保するためにキャッシュ１３上に空きの分割領域を作成したい場合に、プロセスＡに対する分割領域の割り当て個数が削減される。
この場合、処理部１２は、プロセスＡに割り当てられている分割領域の個数を、現状の個数Ｙ＝４の約数に決定する。図１の例では、削減後の個数が「４」の約数である「２」に決定される（ステップＳ２）。このとき、プロセスＡに対する割り当て先が、分割領域Ｒ０～Ｒ３から分割領域Ｒ０，Ｒ１に削減されるとする。
次に、処理部１２は、削減後の分割領域Ｒ０，Ｒ１のそれぞれに対して、削減前の分割領域Ｒ０～Ｒ３の中から複数個の分割領域を「対象分割領域」として特定する。この特定は、削減前の分割領域Ｒ０～Ｒ３と削減後の分割領域Ｒ０，Ｒ１との位置関係に基づいて行われる。例えば、削減後の分割領域の割り当て個数をＹ’とすると、削減後の一の分割領域に対応する対象分割領域は、削減前の分割領域の中から当該一の分割領域を起点としてＹ’間隔で選択することで特定される。
図１の例では、Ｙ’＝２であるので、削減後の分割領域Ｒ０に対応する対象分割領域は、削減前の分割領域Ｒ０を起点として２個間隔で選択することで特定される。これにより、削減後の分割領域Ｒ０に対応する対象分割領域として分割領域Ｒ０，Ｒ２が特定される。また、削減後の分割領域Ｒ１に対応する対象分割領域は、削減前の分割領域Ｒ１を起点として２個間隔で選択することで特定される。これにより、削減後の分割領域Ｒ１に対応する対象分割領域として分割領域Ｒ１，Ｒ３が特定される（ステップＳ３）。
次に、処理部１２は、削減後の分割領域Ｒ０，Ｒ１のそれぞれに対して、対応する対象分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てる。これにより、削減前の分割領域Ｒ０～Ｒ３に格納されていた各データブロックの、削減後における格納先の分割領域が決定される（ステップＳ４）。
図１の例では、削減後の分割領域Ｒ０に対して、対応する対象分割領域である削減前の分割領域Ｒ０，Ｒ２のそれぞれから、追い出し順位が低い順にデータブロックが割り当てられる。これにより、データブロックＤ１２，Ｄ１４，Ｄ８，Ｄ２，Ｄ４，Ｄ１０，Ｄ０，Ｄ６の順に、削減後の分割領域Ｒ０の先頭側からデータブロックが割り当てられる。ただし、分割領域Ｒ０から溢れるデータブロックＤ４，Ｄ１０，Ｄ０，Ｄ６については破棄される。
また、削減後の分割領域Ｒ１に対しては、対応する対象分割領域である削減前の分割領域Ｒ１，Ｒ３のそれぞれから、追い出し順位が低い順にデータブロックが割り当てられる。これにより、データブロックＤ９，Ｄ３，Ｄ１３，Ｄ１１，Ｄ５，Ｄ１５，Ｄ１，Ｄ７の順に、削減後の分割領域Ｒ１の先頭側からデータブロックが割り当てられる。ただし、分割領域Ｒ１から溢れるデータブロックＤ５，Ｄ１５，Ｄ１，Ｄ７については破棄される。
このようにして削減後の分割領域Ｒ０，Ｒ１に格納されるデータブロックが決定されると、残りの分割領域Ｒ２，Ｒ３は解放される。
ここで、データブロックＤ０～Ｄ１５の、削減後における格納先の分割領域を決定する他の処理例としては、データブロックＤ０～Ｄ１５のすべてについて、削減後の個数Ｙ’と各データブロックのアドレスとを用いた上記の剰余計算を行う方法が考えられる。しかし、この方法ではデータブロックＤ０～Ｄ１５のすべてについて剰余計算を行う必要があるので、処理負荷が高く、これらすべてについての格納先が決定されるまでに時間がかかる。
これに対して、上記の処理部１２の処理によれば、データブロックの削減後における格納先の分割領域は、削減前にそのデータブロックが格納されている分割領域によって決定される。例えば、ステップＳ３の処理により、削減前の分割領域Ｒ０，Ｒ２に格納されているデータブロックの削減後における格納先は、分割領域Ｒ０と決定される。また、削減前の分割領域Ｒ１，Ｒ３に格納されているデータブロックの削減後における格納先は、分割領域Ｒ１と決定される。このように、データブロック単位でなく、削減前の分割領域単位で削減後における格納先を決定することで、その決定のための処理負荷を軽減でき、決定に要する時間を短縮できる。
したがって、第１の実施の形態に係る情報処理装置１０によれば、キャッシュ１３内の分割領域の割り当て数を削減する際に、削減後の分割領域の中からデータブロックの格納先を決定するための処理負荷を軽減できる。
なお、以上の第１の実施の形態では、データブロックの格納先の分割領域を決定するための剰余計算において、アドレスＸを個数Ｙで除算したときの余りを計算した。しかし、この剰余計算を、アドレスＸのハッシュ値を個数Ｙで除算したときの余りとして計算することもできる。この場合、ハッシュ値計算が含まれる分だけ剰余計算の負荷が大きくなる。第１の実施の形態における上記処理によれば、分割領域数の削減後におけるデータブロックの格納先を決定するために、このような高負荷の剰余計算を実行しなくてよくなり、処理負荷の軽減効果がより大きくなる。
〔第２の実施の形態〕
図２は、第２の実施の形態に係る情報処理システムの構成例を示す図である。図２に示す情報処理システムは、サーバ装置１００、ストレージ２００およびクライアント装置３００を含む。なお、サーバ装置１００は、図１に示した情報処理装置１０の一例であり、ストレージ２００は、図１に示した記憶装置２０の一例である。
サーバ装置１００は、クライアント装置３００からの要求に応じて各種のサービスを提供するための処理を実行する。また、この処理の実行に伴い、サーバ装置１００は、ストレージ２００に対するＩ／Ｏ処理を実行可能になっている。
ストレージ２００には、サーバ装置１００からのアクセス対象となる１台以上の不揮発性記憶装置が搭載されている。本実施の形態では、例として、ストレージ２００には不揮発性記憶装置としてＨＤＤ（Hard Disk Drive）が搭載されている。なお、ストレージ２００は、サーバ装置１００に内蔵されるローカルストレージであってもよい。
クライアント装置３００は、サーバ装置１００に対して処理の実行を要求し、処理結果を示す情報を受信する。すなわち、クライアント装置３００は、サーバ装置１００に対するクライアント機能を実現する。ただし、クライアント装置３００は、例えば、業務処理などの各種の処理を実行するサーバコンピュータであってもよい。この場合、サーバコンピュータにサーバ装置１００に対するクライアント機能が実装される。なお、クライアント装置３００は、サーバ装置１００に対して複数台接続されていてもよい。
図３は、サーバ装置およびストレージのハードウェア構成例を示す図である。
サーバ装置１００は、プロセッサ１０１、ＲＡＭ（Random Access Memory）１０２、ＳＳＤ（Solid State Drive）１０３、読み取り装置１０４、ネットワークインタフェース（Ｉ／Ｆ）１０５およびドライブインタフェース（Ｉ／Ｆ）１０６を備える。
プロセッサ１０１は、サーバ装置１００全体を統括的に制御する。プロセッサ１０１は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）またはＰＬＤ（Programmable Logic Device）である。また、プロセッサ１０１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
ＲＡＭ１０２は、サーバ装置１００の主記憶装置として使用される。ＲＡＭ１０２には、プロセッサ１０１に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、プロセッサ１０１による処理に必要な各種データが格納される。
ＳＳＤ１０３は、サーバ装置１００の補助記憶装置として使用される。ＳＳＤ１０３には、ＯＳプログラム、アプリケーションプログラムおよび各種データが格納される。また、ＳＳＤ１０３は、ストレージ２００内のＨＤＤにアクセスする際のキャッシュとしても利用される。なお、補助記憶装置としての機能は、ＨＤＤなどの他の種類の不揮発性記憶装置を用いて実現されてもよい。
読み取り装置１０４には、可搬型記録媒体１０４ａが脱着される。読み取り装置１０４は、可搬型記録媒体１０４ａに記録されたデータを読み取ってプロセッサ１０１に送信する。可搬型記録媒体１０４ａとしては、光ディスク、半導体メモリなどがある。
ネットワークインタフェース１０５は、クライアント装置３００と通信するための通信インタフェース装置である。ネットワークインタフェース１０５は、例えば、ＬＡＮ（Local Area Network）などのネットワークを介してクライアント装置３００と通信する。
ドライブインタフェース１０６は、ストレージ２００に含まれるＨＤＤと通信するための通信インタフェース装置である。ドライブインタフェース１０６は、例えば、ＦＣ（Fibre Channel）やｉＳＣＳＩ（Internet Small Computer System Interface）、ＳＡＴＡ（Serial Advanced Technology Attachment）などを利用してストレージ２００と通信する。
ストレージ２００には、不揮発性記憶媒体としてＨＤＤ２０１，２０２，２０３，・・・が搭載されている。
図４は、サーバ装置が備える処理機能の構成例を示す図である。サーバ装置１００は、アプリケーション１１１，１１２，・・・とＩ／Ｏ制御部１２０を備える。アプリケーション１１１，１１２，・・・およびＩ／Ｏ制御部１２０の処理は、例えば、サーバ装置１００のプロセッサ１０１が所定のアプリケーションプログラムを実行することで実現される。また、ＳＳＤ１０３にはキャッシュ１３０の領域が確保される。さらに、ＲＡＭ１０２には、キャッシュ管理情報１４１とセット管理情報１４２が記憶される。
アプリケーション１１１，１１２，・・・は、クライアント装置３００からの要求に応じて各種の処理を実行する。また、アプリケーション１１１，１１２，・・・は、Ｉ／Ｏ制御部１２０を介してストレージ２００内のＨＤＤ２０１，２０２，２０３，・・・にアクセスすることが可能となっている。
Ｉ／Ｏ制御部１２０は、キャッシュ１３０を利用しながら、アプリケーション１１１，１１２，・・・からの要求に応じてストレージ２００内のＨＤＤ２０１，２０２，２０３，・・・にアクセスする。Ｉ／Ｏ制御部１２０は、Ｉ／Ｏ受信部１２１、キャッシュ制御部１２２およびＩ／Ｏ処理部１２３を含む。
Ｉ／Ｏ受信部１２１は、アプリケーション１１１，１１２，・・・からＩ／Ｏ要求（書き込み要求または読み出し要求）を受信する。キャッシュ制御部１２２は、Ｉ／Ｏ受信部１２１が受信したＩ／Ｏ要求に応じたＩ／Ｏ処理を、キャッシュ１３０を用いて制御する。Ｉ／Ｏ処理部１２３は、キャッシュ制御部１２２の指示に応じて、ストレージ２００内のＨＤＤ２０１，２０２，２０３，・・・に対するデータの書き込みや、ＨＤＤ２０１，２０２，２０３，・・・からのデータの読み出しを実行する。
キャッシュ１３０は、「セット」と呼ばれる領域を単位として管理される。各セットは一定数以下の単位領域（キャッシュライン。以下「ライン」と記載する。）を含み、このラインが最小単位領域となる。また、プロセスごとに１以上のセットを割り当てることが可能となっている。
キャッシュ管理情報１４１は、キャッシュ１３０内のラインごとの管理情報（管理ブロック）を含む。管理ブロックは、セット単位で連結して管理される。これにより、キャッシュ１３０に格納されるデータがセット単位で管理される。セット管理情報１４２は、キャッシュ１３０内の絶対セット番号と、プロセスごとの論理的なセット番号であるプロセス内セット番号とを対応付けて記憶する。
図５は、プロセスを考慮したキャッシュ制御について説明するための図である。一般的に、ＳＳＤはＨＤＤと比較してアクセス速度が高い。このため、ＳＳＤをキャッシュとして用いることで、より低速なＨＤＤに対するアクセスを高速化できる。
図５に示すＨＤＤ２１０は、ストレージ２００に含まれる１台または複数台のＨＤＤによって実現される記憶領域であり、アクセス先の単位記憶領域がブロックアドレスによって指定される。このブロックアドレスは、１台または複数台のＨＤＤの物理アドレス（例えばセクタ番号）であってもよいし、１台または複数台のＨＤＤにより実現される論理記憶領域の論理アドレスであってもよい。
本実施の形態では、図５に示すように、サーバ装置１００のＳＳＤ１０３が、ＨＤＤ２１０へのアクセス時におけるキャッシュ（図４のキャッシュ１３０）として利用される。これにより、アプリケーション１１１，１１２，・・・からのＨＤＤ２１０に対するアクセスを高速化することができる。
なお、ストレージ２００に搭載される記憶装置は、キャッシュとして利用される記憶装置と同じ種類であってもよい。このようなケースでも、例えば、ストレージ２００の記憶装置がネットワークを介して分散ストレージとして配置されている場合には、ネットワークがボトルネックになってストレージ２００の記憶装置に対するアクセス速度が低下し得る。このため、キャッシュが用いられることでデータアクセス速度を向上させることができる。
ところで、サーバ装置１００では、ＨＤＤ２１０へのアクセス処理に関する複数のプロセスＰ１，Ｐ２，・・・，ＰＮが実行されている。ここでいう「プロセス」とは、例えば、アプリケーション１１１，１１２，・・・による処理に含まれるタスクやコンテナである。一般的に、キャッシュの管理はＨＤＤ２１０のブロックアドレスを用いて行われる。この場合、ＳＳＤ１０３に確保されたキャッシュ領域は、プロセスＰ１，Ｐ２，・・・，ＰＮで共通に利用される。
これに対して、本実施の形態では、ＳＳＤ１０３内のキャッシュ１３０の領域がプロセス単位で確保される。この方法により、プロセスごとの優先度を考慮してキャッシュ制御を行うことができる。例えば、データベースアクセスなど、レイテンシが重要なプロセスに対応する第１の領域と、定期的なバックアップなど、レイテンシがそれほど重要でないプロセスに対応する第２の領域とがキャッシュ１３０内に確保されているとする。この状態で、他のプロセスによりキャッシュ１３０に空き領域を確保する必要が生じたとする。この場合に、第１、第２の領域のうち、レイテンシの重要性が低い（すなわち優先度が低い）第２の領域を解放することで、キャッシュ１３０の領域を効率的に利用できる。また、実行が終了したプロセスに対応する領域がキャッシュ１３０内に存在する場合には、その領域を優先的に解放することもできる。
図６は、プロセスに対するセットの割り当て例を示す図である。前述のように、本実施の形態では、キャッシュ１３０の領域はセット単位で管理される。各セットは、一定数を上限とするラインを含む。すなわち、各セットの最大セットサイズは同一である。以下の説明では、セットサイズとはセット内のライン数を示すものとする。
また、プロセスごとに１以上のセットが割り当てられる。図６の例では、プロセスＰ１に対して３つのセットが割り当てられ、プロセスＰ２に対して２つのセットが割り当てられている。各セットには、キャッシュ１３０内での通し番号である絶対セット番号があらかじめ付与されている。一方、プロセスにセットが割り当てられると、割り当てられた各セットにはプロセスごとのセット番号であるプロセス内セット番号が割り当てられる。図６の例では、プロセスＰ１用のプロセス内セット番号「０」「１」「２」が、それぞれ絶対セット番号「１５」「１６」「１７」のセットに割り当てられている。また、プロセスＰ２用のプロセス内セット番号「０」「１」が、それぞれ絶対セット番号「１８」「１９」のセットに割り当てられている。次の図７に示すように、絶対セット番号とプロセス内セット番号との対応関係は、セット管理情報１４２によって管理される。
図７は、セット管理情報の構成例を示す図である。図７に示すように、セット管理情報１４２は、絶対セット番号ごとのレコードを含む。セットにプロセスが割り当てられた場合、そのセットの絶対セット番号に対応するレコードに、プロセス内セット番号と、割り当てられたプロセスを示すプロセス識別子とが登録される。
図８は、キャッシュ管理情報を用いたキャッシュ管理を説明するための図である。前述のように、キャッシュ管理情報１４１は、キャッシュ１３０内のラインごとの管理ブロックを含む。各管理ブロックには、キャッシュ１３０内のラインを示すキャッシュインデックスがあらかじめ登録されている。
また、プロセスに対してキャッシュ１３０のセットが割り当てられ、そのセット内のラインにデータブロックが格納されると、そのラインに対応する管理ブロックが、そのセットに対応する管理ブロックの配列に加えられる。この状態では、管理ブロックには、ブロックアドレス、前アドレスおよび次アドレスが登録される。ブロックアドレスは、対応するラインに格納されるデータブロックのアドレスを示す。前アドレスは、配列においてその管理ブロックの先頭側に位置する他の管理ブロックのアドレス（管理ブロックアドレス）を示す。管理ブロックが配列の先頭に位置する場合、前アドレスにはＮＵＬＬが登録される。次アドレスは、配列においてその管理ブロックの終端側に位置する他の管理ブロックのアドレス（管理ブロックアドレス）を示す。管理ブロックが配列の終端に位置する場合、次アドレスにはＮＵＬＬが登録される。
セットに対してプロセスが割り当てられると、そのセットに対応する配列が生成される。このとき、配列には先頭アドレスおよび最終アドレスのみが登録される。先頭アドレスは、配列の先頭に位置する管理ブロックのアドレスを示すが、初期状態ではＮＵＬＬである。また、最終アドレスは、配列の終端に位置する管理ブロックのアドレスを示すが、初期状態ではＮＵＬＬである。
その後、セットに属するラインとして、管理ブロック１４１ａに対応するラインにデータブロックが格納されると、管理ブロック１４１ａが配列に追加される。このとき、配列の先頭アドレスおよび最終アドレスとして管理ブロック１４１ａのアドレスが設定される。また、管理ブロック１４１ａに含まれる前アドレスおよび次アドレスは、ともにＮＵＬＬである。
次に、セットに属するラインとして、管理ブロック１４１ｂに対応するラインにデータブロックが格納されたとする。セット内のデータブロックがＬＲＵ（Least Recently Used）方式やＦＩＦＯ（Fist In／First Out）方式で管理される場合、新たな書き込みデータブロックに対応する管理ブロックは、セットの先頭に追加される。すなわち、配列の先頭アドレスとして管理ブロック１４１ｂのアドレスが設定され、管理ブロック１４１ｂに含まれる前アドレスとしてＮＵＬＬが設定される。また、管理ブロック１４１ｂに含まれる次アドレスとして管理ブロック１４１ａのアドレスが設定され、管理ブロック１４１ａに含まれる次アドレスとして管理ブロック１４１ｂのアドレスが設定される。このようにして、セットに対応する管理ブロックの配列がキャッシュ管理情報１４１に登録される。
ここで、キャッシュデータの追い出し制御はセットごとに実行される。各セットでは、セットの終端側ほど追い出し順位が高くなるように管理される。上記のように、ＬＲＵ方式、ＦＩＦＯ方式のいずれの場合でも、セットに新たなデータブロックが格納される際、そのデータブロックはセットの先頭に格納される。すなわち、そのデータブロックが格納されるラインに対応する管理ブロックが、セットの先頭に追加される。また、ＬＲＵ方式で管理される場合には、セット内のいずれかのデータブロックについてキャッシュヒットすると、そのデータブロックが格納されたラインに対応する管理ブロックは、セットの先頭に付け替えられる。
ところで、データブロックの格納先のセットは、プロセスに割り当てられたセット数と、データブロックのブロックアドレスとから一意に決定される。したがって、次の図９に示すように、データブロックの読み出しが要求された場合のキャッシュヒット／ミスの判定時には、セット数とブロックアドレスとからセットが特定され、特定されたセットに対象のデータブロックが格納されているか否かが判定される。
図９は、キャッシュを用いたデータ読み出し処理を示すフローチャートの例である。
［ステップＳ１１］Ｉ／Ｏ受信部１２１は、アプリケーション１１１，１１２，・・・のいずれかから読み出し要求を受信する。このとき、読み出し対象のデータブロックのブロックアドレスと、読み出し元のプロセスを示すプロセス識別子とが指定される。
［ステップＳ１２］キャッシュ制御部１２２は、セット管理情報１４２を参照し、指定されたプロセス識別子に対応付けられたセット数ＮＳを取得する。
［ステップＳ１３］キャッシュ制御部１２２は、指定されたブロックアドレスのハッシュ値ＨＡを計算する。
［ステップＳ１４］キャッシュ制御部１２２は、剰余計算「ＨＡ ｍｏｄ ＮＳ」を実行することにより、ブロックアドレスに対応するプロセス内セット番号を計算する。すなわち、ハッシュ値ＨＡをセット数ＮＳが除算して得られる余りが、ブロックアドレスに対応するプロセス内セット番号として算出される。
［ステップＳ１５］キャッシュ制御部１２２は、セット管理情報１４２を参照し、指定されたプロセス識別子と、ステップＳ１４で算出されたプロセス内セット番号とに対応付けられた絶対セット番号を取得する。
［ステップＳ１６］キャッシュ制御部１２２は、キャッシュ管理情報１４１に含まれる管理ブロックの配列のうち、ステップＳ１５で取得された絶対セット番号が示すセットに対応する配列を参照する。キャッシュ制御部１２２は、参照先の配列に、指定されたブロックアドレスが登録された管理ブロックが存在するか（すなわち、対応するセットに、読み出しが要求されたデータブロックが存在するか）を判定する。該当する管理ブロックが存在する場合、キャッシュヒットとなり、処理がステップＳ１７に進められる。一方、該当する管理ブロックが存在しない場合、キャッシュミスとなり、処理がステップＳ１８に進められる。
［ステップＳ１７］キャッシュ制御部１２２は、キャッシュ１３０内のセットのうち、ステップＳ１５で取得された絶対セット番号が示すセットから、読み出しが要求されたデータブロックを読み出し、Ｉ／Ｏ受信部１２１を介して読み出し元のアプリケーションに送信する。
［ステップＳ１８］Ｉ／Ｏ処理部１２３は、キャッシュ制御部１２２からの指示に基づき、読み出しが要求されたデータブロックをＨＤＤ２１０から読み出し、キャッシュ制御部１２２およびＩ／Ｏ受信部１２１を介して読み出し元のアプリケーションに送信する。また、キャッシュ制御部１２２は、ＨＤＤ２１０から読み出されたデータブロックを、ステップＳ１５で取得された絶対セット番号が示すセットの先頭ラインに格納する。
次に、プロセスに割り当てられたセットの数を削減する処理について説明する。例えば、空きのセット数が少ない状態で新規のプロセスが発生したときに、そのプロセスに対してセットを割り当てるために、既存プロセスに割り当て済みのセット数を削減して空きのセットを確保したい、というケースがある。
以下の図１０、図１１では、このようなケースにおけるセット数削減処理の比較例を示す。図１０、図１１では、あるプロセスに対して、絶対セット番号「１５」～「１８」の４セットが割り当てられている状態から、絶対セット番号「１８」のセットを解放して、そのプロセスに対する割り当てセット数を「３」に削減するものとする。
図１０は、セット数削減処理の第１の比較例を示す図である。図１０に示すように、１つの方法としては、セット数の削減前のセットに格納されていたデータブロックを破棄し、その状態から、削減後のセットを用いたＩ／Ｏ制御を開始する方法が考えられる。この場合、Ｉ／Ｏ制御の開始に伴って、削減後のセットにデータブロックが再度読み込まれることになる。しかし、この方法では、既存プロセスからのＩ／Ｏ要求に対するレイテンシが大きく悪化してしまう。特にこのケースでは、新規プロセスからのＩ／Ｏ要求も多く発生する可能性が高く、既存プロセスと新規プロセスの両方のレイテンシが悪化する可能性が高い。
図１１は、セット数削減処理の第２の比較例を示す図である。図１１の例では、削減前のセットに格納されていたデータブロックをできる限り残すことで、既存プロセスからのＩ／Ｏ要求に対するレイテンシの増加を抑制する。この処理では、削減前のセットに格納されているすべてのデータブロックについて、削減後のセット数（３）とブロックアドレスのハッシュ値を用いた剰余計算によって、削減後における格納先（割り当て先）のセットが決定される。また、削減前の各セットにおける先頭側のデータブロックが、削減後のセットに優先的に残される。
その結果、削減前のセットに格納されていたデータブロックのうち、セットの終端側に格納されていたデータブロックＡ５，Ａ６，Ａ７，Ａ１９がセットから漏れて破棄されるが、それ以外のデータブロックが削減後のセットに残される。残されるデータブロックが格納されているラインについては、対応する管理ブロックのセットに対する割り当て先や配列上の位置が変更されるだけなので、データブロック自体を格納し直す必要性は生じない。したがって、Ｉ／Ｏ要求に対するレイテンシについては、一部のデータブロックが破棄されることにより悪化するものの、図１０の例と比較して大きく改善できる。
しかしながら、この方法では、すべてのデータブロックについて、格納先セットを決定するための剰余計算を実行する必要がある。このため、格納先セット決定のための計算負荷が大きいという問題がある。その結果、例えば、セット割り当て数の削減処理が完了するまでに時間がかかり、対応するプロセスについてのＩ／Ｏ処理を再開するまでに時間がかかる。また、上記の計算処理負荷が、実行中の他のプロセスからのＩ／Ｏ要求に対するレイテンシに悪影響を与える可能性もある。
そこで、第２の実施の形態に係るサーバ装置１００では、プロセスに対するセットの割り当て数、および割り当て済みのセットの削減数についてルールを設けることで、データブロックの削減後における格納先セットの計算を簡易化し、その計算負荷を軽減する。具体的には、割り当て数の削減を可能にする場合、１つのプロセスに対するセットの割り当て数を２以上の自然数の倍数とする。そして、削減後の割り当てセット数を、削減前のセット数の約数とする。
図１２は、セット割り当ておよび削減の第１の処理例を示す図である。第１の処理例では、プロセスに対してセットを割り当てる場合に、そのセット数が２nとされる（ただし、ｎは２以上の自然数）。図１２の例では、ｎ＝２とされ、プロセスに対して４セットが割り当てられる。具体的には、プロセスに対して絶対セット番号「１５」～「１８」の４セットが割り当てられる。なお、絶対セット番号「１５」～「１８」の各セットには、プロセス内セット番号「０」～「３」が付与されている。
この状態から、セット数が１／２n’に削減される（ただし、ｎ’はｎより小さい自然数）。図１２の例では、ｎ’＝１とされ、プロセスに対して割り当てられるセットが絶対セット番号「１５」「１６」の２セットに変更される。このとき、絶対セット番号「１５」「１６」の各セットには、プロセス内セット番号「０」「１」が付与されるものとする。なお、以下の説明では、プロセス内セット番号「Ｘ」のセットをセット「Ｘ」と表す。
削減前の各セットに格納されているデータブロックの、削減後における格納先（割り当て先）のセットは、削減後のセット数「２」と、削減前後のセットの位置関係とに基づいて決定される。例えば、削減後における格納先がセット「０」となるセットは、削減前のセットの中から同じセット「０」を起点として削減後のセット数「２」間隔で選択することで特定される。すなわち、該当するセットはセット「０」「２」となる。また、削減後における格納先がセット「１」となるセットは、削減前のセットの中から同じセット「１」を起点として削減後のセット数「２」間隔で選択することで特定される。すなわち、該当するセットはセット「１」「３」となる。
削減後のセット「０」に対しては、削減前のセット「０」「２」のそれぞれから追い出し順位が低い順に１つずつデータブロックが選択されて格納される（割り当てられる）。具体的には、削減後のセット「０」に対して、データブロックＡ０，Ａ２，Ａ４，Ａ１８，Ａ１６，Ａ１０，Ａ８，Ａ６の順に割り当てられる。ただし、セット「０」から溢れたデータブロックＡ１６，Ａ１０，Ａ８，Ａ６については破棄される。すなわち、データブロックＡ１６，Ａ１０，Ａ８，Ａ６が格納されたラインが、セットから解放されて未使用ラインとなる。一方、データブロックＡ０，Ａ２，Ａ４，Ａ１８が格納された各ラインについては、対応する管理ブロックがセット「０」に対応する配列に付け替えられる。
また、同様に削減後のセット「１」に対しては、削減前のセット「１」「３」のそれぞれから追い出し順位が低い順に１つずつデータブロックが選択されて格納される（割り当てられる）。具体的には、削減後のセット「１」に対して、データブロックＡ９，Ａ１１，Ａ１，Ａ３，Ａ１７，Ａ７，Ａ５，Ａ１９の順に割り当てられる。ただし、セット「１」から溢れたデータブロックＡ１７，Ａ７，Ａ５，Ａ１９については破棄される。すなわち、データブロックＡ１７，Ａ７，Ａ５，Ａ１９が格納されたラインが、セットから解放されて未使用ラインとなる。一方、データブロックＡ９，Ａ１１，Ａ１，Ａ３が格納された各ラインについては、対応する管理ブロックがセット「１」に対応する配列に付け替えられる。
以上の処理により、削減後のセット「０」「１」に対するデータブロック（ライン）の割り当てが完了し、セット「２」「３」が解放されて未使用セットとなる。
上記処理によれば、プロセスに対する初期の割り当てセット数を２nとし、セット数を削減する際には削減後のセット数を１／２n’とすることで、各データブロックについて格納先を決定する処理が簡易化される。すなわち、削減前の各セットに格納されているデータブロックの、削減後における格納先（割り当て先）のセットは、削減後のセット数と、削減前後のセットの位置関係とに基づいて決定される。これにより、格納先セットの決定のために、アドレスのハッシュ値計算や剰余計算のような複雑な計算が必要にならない。しかも、格納先セットはデータブロック（ライン）単位でなく削減前のセット単位で決定される。したがって、図１１に示した方法と比較して、格納先決定のための計算処理負荷を軽減でき、その決定に要する時間を短縮できる。
図１３は、セット割り当ておよび削減の第２の処理例を示す図である。第２の処理例では、プロセスに対してセットを割り当てる場合に、そのセット数がａ・ｍnとされる（ただし、ａは自然数、ｍは２以上の自然数、ｎ＞０）。また、プロセスごとにａ，ｍを任意に設定できるようになっている。そして、セットの割り当て数を削減する場合には、セット数が１／ｍn’、または１／ａに削減される。
図１３の例では、プロセスＰ１について、ｎ＝１，ａ＝３，ｍ＝２に設定され、絶対セット番号「０」～「５」の６セットが割り当てられている。また、プロセスＰ２について、ｎ＝１，ａ＝１，ｍ＝３に設定され、絶対セット番号「６」～「８」の３セットが割り当てられている。絶対セット番号「９」～「１１」のセットについては空きセットとなっている。
この場合、プロセスＰ１，Ｐ２のいずれについても、セットの割り当て数を削減する場合には、セット数を１／ｍn’、または１／ａに削減することができる。どちらの削減方法を用いるかはプロセスごとに任意に選択可能であり、前者の方法を採用した場合のｎ’の値も、プロセスごとに任意に設定可能である。いずれの場合でも、図１２の例と同様に、削減前の各セットに格納されているデータブロックの、削減後における格納先（割り当て先）のセットは、削減後のセット数と、削減前後のセットの位置関係とに基づいて決定される。
例えば、プロセスＰ１に対するセットの割り当て数が１／ａ＝１／３に削減されたとする。なお、ここでは、削減前において絶対セット番号「０」～「５」のセットにそれぞれプロセス内セット番号「０」～「５」が割り当てられていたとする。また、この状態から割り当てセットが絶対セット番号「０」「１」に変更され、セット数の削減後においては絶対セット番号「０」「１」のセットにそれぞれプロセス内セット番号「０」「１」が割り当てられたとする。
この場合、例えば、削減後における格納先がセット「０」となるセットは、削減前のセットの中から同じセット「０」を起点として削減後のセット数「２」間隔で選択することで特定される。すなわち、該当するセットはセット「０」「２」「４」となる。そして、削減後のセット「０」に対しては、削減前のセット「０」「２」「４」のそれぞれから追い出し順位が低い順に１つずつデータブロックが選択されて格納される（割り当てられる）。セット「０」から溢れたデータブロックについては破棄され、それらのデータブロックが格納されていたラインがセットから解放される。
一方、プロセスＰ２については、例えば、セットの割り当て数を１／３1に削減することができる。この場合、プロセスＰ２に対する削減後のセット割り当て数は「１」となる。
このように、セットの初期割り当て数および削減数についてのルール（セット数管理ポリシー）を、プロセスごとに任意に設定することができる。これにより、例えば、プロセスの特性などに応じてプロセスに対してセットを柔軟に割り当てることができる。
なお、前述の図１２では、プロセスに対する初期の割り当てセット数が２nとされていたが、これは、図１３の例においてａ＝１，ｍ＝２とした場合に相当する。
図１４は、セット割り当ておよび削減の第３の処理例を示す図である。この図１４には、プロセスごとにセット数管理ポリシーを変えた場合の別の例を示している。
図１４の上段に示すように、プロセスＰ１に対して絶対セット番号「０」～「８」の各セットが割り当てられたとする。この場合、割り当てセット数は例えば１×３2＝９となっている。すなわち、プロセスＰ１についてはｎ＝２，ａ＝１，ｍ＝３に設定されている。
その後、プロセスＰ２に対してセットを割り当てるために、プロセスＰ１に対する割り当てセット数を削減するものとする。この場合、図１４の中段に示すように、プロセスＰ１に対する割り当てセット数は１／３1に削減され、絶対セット番号「０」～「２」の３セットがプロセスＰ１に割り当てられた状態となる。このとき、絶対セット番号「３」～「８」のセットは空き状態になる。この状態から、プロセスＰ２に対して絶対セット番号「３」～「６」の各セットが割り当てられたとする。この場合、割り当てセット数は例えば１×２2＝４となっている。すなわち、プロセスＰ２についてはｎ＝２，ａ＝１，ｍ＝２に設定されている。
その後、プロセスＰ３に対してセットを割り当てるために、割り当て済みのセットを解放する。ここで、プロセスＰ２よりプロセスＰ１の方がキャッシュ使用の優先度が高い場合には、プロセスＰ２に対する割り当てセット数が削減される。この場合、図１４の下段に示すように、プロセスＰ２に対する割り当てセット数は１／２1に削減され、絶対セット番号「３」「４」の２セットがプロセスＰ２に割り当てられた状態となる。そして、プロセスＰ３に対して絶対セット番号「５」～「７」の各セットが割り当てられたとする。この場合、割り当てセット数は例えば１×３1＝３となっている。すなわち、プロセスＰ３についてはｎ＝１，ａ＝１，ｍ＝３に設定されている。
図１５は、セット割り当ておよび削減の第４の処理例を示す図である。同じプロセスについて複数のセット群を割り当て、セット群ごとに割り当て管理を独立して実行してもよい。例えば、同じプロセスからアクセスされてキャッシュに格納されるデータブロックの間では、アクセス頻度に差がある。そこで、図１５の例では、アクセス頻度の高いデータブロックと低いデータブロックとを、それぞれ異なるセット群で管理している。
図１５の上側に示す例では、プロセスＡに割り当てられたセットがセット群Ｇ１とセット群Ｇ２とに区分されている。セット群Ｇ１，Ｇ２のいずれも６個のセットを含む。セット群Ｇ１には、アクセス回数が２回以上のデータブロックが格納される。一方、セット群Ｇ２には、アクセス回数が１回のデータブロックが格納される。
このケースでは、セット群Ｇ２に含まれるデータブロックよりセット群Ｇ１に含まれるセット群の方が、キャッシュ使用の優先度が高いと考えられる。そこで、キャッシュに空きセットを確保する必要が生じた場合に、セット群Ｇ１よりセット群Ｇ２から優先的に割り当てセット数が削減される。さらに、セット群Ｇ１よりセット群Ｇ２の方がセットの削減数が多くなるように、セット数管理ポリシーが設定されてもよい。例えば、セット群Ｇ１の割り当てセット数を削減する場合、割り当てセット数は１／２に削減される。一方、セット群Ｇ２の割り当てセット数を削減する場合、割り当てセット数は１／３に削減される。このような処理により、プロセスＰ１によるＩ／Ｏ要求に対するレイテンシの悪化を抑制しつつ、プロセスＰ１に対するセット割り当て数を削減した他のプロセスのための空きセットを確保することができるようになる。
図１５の下側に示す例では、セット群Ｇ２のセット数が１／３に削減されて、セット数が「２」となっている。
次に、プロセスに対するセットの割り当て処理について、フローチャートを用いて説明する。
図１６は、プロセスに対するセット割り当て処理を示すフローチャートの例である。
［ステップＳ２１］キャッシュ制御部１２２は、新規プロセス（セットを未割り当てのプロセス）が追加されたことを検知する。すると、処理がステップＳ２２に進められる。
［ステップＳ２２］キャッシュ制御部１２２は、新規プロセスに割り当てる初期セット数を決定する。初期セット数がａ・ｍnで与えられるとすると、例えば、ａ，ｍ，ｎの設定値はプロセスごとにあらかじめ決められている。この場合、キャッシュ制御部１２２は、新規セットについて決められたａ，ｍ，ｎの設定値に基づいて、初期セット数を決定する。
［ステップＳ２３］キャッシュ制御部１２２は、キャッシュ１３０における現在の空きセット数が、ステップＳ２２で決定された初期セット数以上あるかを判定する。空きセット数が初期セット数以上ある場合、処理がステップＳ２６に進められ、空きセット数が初期セット数未満の場合、処理がステップＳ２４に進められる。
［ステップＳ２４］キャッシュ制御部１２２は、セットを割り当て済みのプロセスの中から、割り当てセット数を削減するプロセスを決定し、さらに、そのプロセスについての削減後の割り当てセット数を決定する。この処理では、例えば、新規プロセスよりキャッシュ使用の優先度が低く、かつ、セット数管理ポリシーに基づくセット数削減の後にキャッシュ１３０の全体の中から新規プロセスの初期セット数分の空きセットが確保されるようなプロセスが選択されて決定される。
［ステップＳ２５］キャッシュ制御部１２２は、ステップＳ２４で決定されたプロセスについて、割り当てセット数を削減する処理を実行する。
［ステップＳ２６］キャッシュ制御部１２２は、空きセットの中からステップＳ２２で決定された初期セット数分のセットを選択し、それらを新規プロセスに割り当てる。
図１７～図１９は、セット数削減処理を示すフローチャートの例である。図１７～図１９の処理は、図１６のステップＳ２５の処理に対応する。
［ステップＳ３１］キャッシュ制御部１２２は、セット数の削減前に割り当てられていたセット（削減前セット）についての絶対セット番号の配列Ｓｂを取得する。この配列Ｓｂは、削減前セットの数だけの絶対セット番号を含む。また、キャッシュ制御部１２２は、セット数の削減後に割り当てられるセット（削減後セット）についての絶対セット番号の配列Ｓａを取得する。
［ステップＳ３２］キャッシュ１３０における実際の削減後セットとは別に、この削減後セットに対応する「移動先セット」が、作業用の一時的な情報として作成される。キャッシュ制御部１２２は、移動先セットの先頭管理ブロックのアドレスの配列Ｈ’［ｓｉｚｅ（Ｓａ）］と、移動先セットの最終管理ブロックのアドレスの配列Ｔ’［ｓｉｚｅ（Ｓｂ）］を作成する。
［ステップＳ３３］キャッシュ制御部１２２は、移動先セットにおける処理対象のセットの番号（プロセス内セット番号）を示す変数ｊを、０にリセットする。
以下、図１８を用いて説明を続ける。
［ステップＳ４１］キャッシュ制御部１２２は、変数ｊが、移動先セットの数を示すｓｉｚｅ（Ｓａ）より小さいかを判定する。変数ｊがｓｉｚｅ（Ｓａ）より小さい場合、処理がステップＳ４２に進められ、変数ｊがｓｉｚｅ（Ｓａ）と等しくなった場合には、処理が図１９のステップＳ６１に進められる。
［ステップＳ４２］キャッシュ制御部１２２は、削減前セットにおける処理対象の管理ブロックの番号（先頭からの通し番号）を示す変数ｉを、０にリセットする。また、キャッシュ制御部１２２は、移動先セット内での処理対象となる管理ブロックの番号（先頭からの通し番号）を示す変数ＮＢを、０にリセットする。
［ステップＳ４３］キャッシュ制御部１２２は、次の条件１，２の両方とも満たされるかを判定する。条件１，２が両方とも満たされる場合、処理がステップＳ４５に進められ、条件１，２の少なくとも一方が満たされない場合、処理がステップＳ４４に進められる。
（条件１）変数ｉが、セットサイズ（セット内の最大管理ブロック数）より小さい。
（条件２）各移動先セットの先頭管理ブロックのアドレスの配列Ｈ［Ｓｂ］のうち、ｇ ｍｏｄ ｓｉｚｅ（Ｓａ）＝ｊとなるＳｂ（ｇ）（ｊ番目の移動先セットに対応する削減前セット）についてのアドレスのいずれかが、ＮＵＬＬでない要素を含む。
［ステップＳ４４］キャッシュ制御部１２２は、変数ｊをインクリメントする。この後、処理がステップＳ４１に進められる。
ステップＳ４３の条件（１）が満たされない場合、ｊ番目の移動先セットに含まれるセットサイズ分の管理ブロックについての処理が終了している（移動先セットに上限数の管理ブロックが割り当て済みである）。このため、処理対象の移動先セットが次のセットに移行される。また、ステップＳ４３の条件（２）が満たされない場合、処理対象となっていた削減前セットには管理ブロックが割り当てられていない（セットにデータブロックが格納されていない）。このため、処理対象の移動先セットが次のセットに移行される。
［ステップＳ４５］キャッシュ制御部１２２は、処理対象の削減前セットの番号（プロセス内セット番号）を示す変数ｈに、変数ｊを設定する。
［ステップＳ４６］キャッシュ制御部１２２は、変数ｈが、削減前セットの数を示すｓｉｚｅ（Ｓｂ）より小さいかを判定する。変数ｈがｓｉｚｅ（Ｓｂ）より小さい場合、処理がステップＳ４８に進められ、変数ｈがｓｉｚｅ（Ｓｂ）と等しくなった場合には、処理がステップＳ４７に進められる。
［ステップＳ４７］ステップＳ４６でＮｏと判定されるケースとは、ｊ番目の移動先セットをセット数削減後の割り当て先とする削減前セットのうちの最終セットまで処理が終了したケースである。この場合、キャッシュ制御部１２２は、変数ｉをインクリメントして、セット内の処理対象の管理ブロックを終端側に１つ移動させる。この後、処理がステップＳ４３に進められる。
［ステップＳ４８］キャッシュ制御部１２２は、ｈ番目の削減前セットにおける先頭管理ブロックのアドレスＨ［Ｓｂ［ｈ］］が、ＮＵＬＬであるかを判定する。該当アドレスがＮＵＬＬでない場合、処理がステップＳ４９に進められ、該当アドレスがＮＵＬＬである場合、処理がステップＳ５５に進められる。後者のケースは、処理対象の削減前セットに管理ブロックが存在しない（データブロックが格納されていない）ケースである。
［ステップＳ４９］キャッシュ制御部１２２は、変数ＮＢがセットサイズより小さいかを判定する。変数ＮＢがセットサイズより小さい場合、処理がステップＳ５１に進められ、変数ＮＢがセットサイズと等しくなった場合、処理がステップＳ５０に進められる。
［ステップＳ５０］ステップＳ４９でＮｏと判定されるケースとは、ｈ番目の削減前セットに含まれるすべての管理ブロックについて処理が終了しているケースである。この場合、キャッシュ制御部１２２は、変数ｊをインクリメントして、処理対象の移動先セットを次のセットに移動させる。
［ステップＳ５１］キャッシュ制御部１２２は、変数ＮＢをインクリメントする。
［ステップＳ５２］キャッシュ制御部１２２は、ｊ番目の移動先セットの最終管理ブロックを示すＴ’［ｊ］が指す先がない場合、すなわち、この移動先セットについての最初の処理である場合には、この移動先セットの先頭管理ブロックを示すＨ’［ｊ］として、ｈ番目の削減前セットにおける先頭管理ブロックを示すＨ［Ｓｂ［ｈ］］に設定する。これにより、移動先セットの先頭に、ｈ番目の削減前セットにおける先頭管理ブロックが追加される。
［ステップＳ５３］キャッシュ制御部１２２は、移動先セットについてのアドレスの付け替え処理を実行する。まず、キャッシュ制御部１２２は、削減前セットの先頭管理ブロックに含まれる前アドレス（Ｍ［Ｈ［Ｓｂ［ｈ］］］．ｐｒｅｖ）として、移動先セットの最終管理ブロックのアドレス（Ｔ’［ｊ］）を設定する。また、キャッシュ制御部１２２は、移動先セットの最終管理ブロックに含まれる次アドレス（Ｍ［Ｔ’［ｊ］］．ｎｅｘｔ）として、削減元セットの先頭管理ブロックのアドレス（Ｈ［Ｓｂ［ｈ］］）を設定する。さらに、キャッシュ制御部１２２は、移動先セットの最終管理ブロックのアドレス（Ｔ’［ｊ］）として、削減前セットの先頭管理ブロックのアドレス（Ｈ［Ｓｂ［ｈ］］）を設定する。このような処理により、削減前セットの先頭が移動先セットの末尾に連結されるとともに、移動先セットの末尾を示すブロック番号が更新される。
［ステップＳ５４］キャッシュ制御部１２２は、削減前セットについてのアドレスの付け替え処理を実行する。すなわち、キャッシュ制御部１２２は、削減前セットの先頭管理ブロックのアドレス（Ｈ［Ｓｂ［ｈ］］）として、移動先セットの最終管理ブロックに含まれる次アドレス（Ｍ［Ｔ’［ｊ］］．ｎｅｘｔ）を設定する。これにより、削減前セットの先頭管理ブロックに、移動先セットの最終管理ブロックの次のアドレスが設定される。これにより、処理が終了した削減前セットの管理ブロックが分離される。
［ステップＳ５５］キャッシュ制御部１２２は、変数ｈに、削減後セットの数を示すｓｉｚｅ（Ｓａ）を加算する。これにより、処理対象の移動先セットを割り当て先とする削減前セットが、削減後のセット数に応じて次のセットに移動される。そして、処理がステップＳ４６に進められる。
以上の図１８の処理では、変数ｊにより処理対象の移動先セットが選択され、変数ｈにより処理対象の削減前セットが選択される。そして、ステップＳ４６，Ｓ４８，Ｓ４９，Ｓ５１～Ｓ５４の処理により、削減前セットにおける先頭管理ブロックが移動先セットの先頭に移動される。次に、ステップＳ５５により、処理対象の移動先セットを割り当て先とする次の削減前セットが選択されて、同様にステップＳ４６，Ｓ４８，Ｓ４９，Ｓ５１～Ｓ５４が実行される。これにより、選択された削減前セットにおける先頭管理ブロックが移動先セットの先頭に移動される。
処理対象の移動先セットを割り当て先とする削減前セットについて一通り処理が実行されると、ステップＳ４６でＮｏと判定されて処理対象の管理ブロックがセットの終端側に１つ移動される。そして、上記と同様の処理が実行されることで、処理対象の移動先セットを割り当て先とする削減前セットのそれぞれから、次の管理ブロックが１つずつ移動先セットの終端側に連結される。このような処理を繰り返すことで、１つの移動先セットに対して対応する削減前セットから管理ブロックが移動されていく。他の移動先セットについても同様の処理が実行される。
なお、移動先セットへの管理ブロックの移動は、移動先セットの配列に対して管理ブロックが連結されるだけであるので、管理ブロックに対応するデータブロックについての実際のデータ移動は発生しない。
以下、図１９を用いて説明を続ける。
［ステップＳ６１］キャッシュ制御部１２２は、削減前セットにおける残りの管理ブロック（図１８で未処理の管理ブロック）を、未使用の管理ブロックに設定する。これにより、各管理ブロックは割り当て先のセットから離脱する。
［ステップＳ６２］キャッシュ制御部１２２は、移動先セットの先頭および最終の管理ブロックを、キャッシュ１３０上の削減後セットの先頭および最終の管理ブロックに対応付ける。具体的には、キャッシュ制御部１２２は、削減後セットの先頭管理ブロックのアドレスの配列Ｈ［Ｓａ］として、移動先セットについての対応するアドレスの配列Ｈ’［［０，・・・，ｓｉｚｅ（Ｓａ）－１］］を設定する。また、キャッシュ制御部１２２は、削減後セットの最終管理ブロックのアドレスの配列Ｔ［Ｓａ］として、移動先セットについての対応するアドレスの配列Ｔ’［［０，・・・，ｓｉｚｅ（Ｓａ）－１］］を設定する。
［ステップＳ６３］キャッシュ制御部１２２は、不要になった削減前セット（すなわち、削減後セット以外の削減前セット）についての先頭および最終の管理ブロックのアドレスを解放する。これにより、不要になった削減前セットが未使用状態に変更される。
ところで、図１６では新規プロセスの追加に伴って既存プロセスの割り当てセット数が削減される場合について示した。これに加えて、次の図２０に示すように、プロセスごとのキャッシュ１３０の効果に応じてプロセスごとに割り当てセット数を調整することも可能である。
図２０は、セット数調整処理を示すフローチャートの例である。
［ステップＳ７１］キャッシュ制御部１２２は、プロセスごとのキャッシュ１３０の効果（例えば、Ｉ／Ｏ要求に対する平均レイテンシなど）をモニタする。
［ステップＳ７２］キャッシュ制御部１２２は、モニタ結果に基づき、割り当てセット数を変更した方が性能向上を期待できるかを判定する。性能向上を期待できる場合、処理がステップＳ７３に進められ、性能向上を期待できない場合、処理がステップＳ７１に進められる。
［ステップＳ７３］キャッシュ制御部１２２は、割り当てセット数を削除する対象のプロセスについて、割り当てセット数を削減する処理を実行する。
［ステップＳ７４］キャッシュ制御部１２２は、割り当てセット数を拡張する対象のプロセスについて、割り当てセット数を増加させる処理を実行する。
なお、上記の各実施の形態に示した装置（例えば、情報処理装置１０、サーバ装置１００）の処理機能は、コンピュータによって実現することができる。その場合、各装置が有すべき機能の処理内容を記述したプログラムが提供され、そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、磁気テープなどがある。光ディスクには、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc：ＢＤ、登録商標）などがある。
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムまたはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
以上の各実施の形態に関し、さらに以下の付記を開示する。
（付記１） キャッシュの領域を含む記憶部と、処理部とを有し、
前記処理部は、
複数のプロセスによる記憶装置に対するデータブロックの読み書きを前記キャッシュを用いて制御する際に、前記複数のプロセスのうち一のプロセスに対して、前記キャッシュを分割した複数の分割領域の中から第１の分割領域を第１の個数だけ割り当て、前記一のプロセスに対応する各データブロックのアドレスと前記第１の個数とに基づいて、前記第１の分割領域の中から前記一のプロセスに対応する各データブロックの格納先を決定し、
前記一のプロセスに割り当てる前記第１の分割領域の数を削減する場合、削減後の前記第１の分割領域の数を前記第１の個数の約数である第２の個数に決定し、削減前後の前記第１の分割領域の位置関係に基づき、削減後の前記第１の分割領域のそれぞれに対して削減前の前記第１の分割領域の中から複数個の分割領域を第２の分割領域として特定し、削減後の前記第１の分割領域のそれぞれに対して、対応する前記第２の分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てることで、削減後の前記第１の分割領域のそれぞれに格納されるデータブロックを決定し、削減前の前記第１の分割領域のうち削減後の前記第１の分割領域を除く残りの分割領域を解放する、
情報処理装置。
（付記２） 削減後の前記第１の分割領域のうち一の分割領域に対応する前記第２の分割領域は、削減前の前記第１の分割領域の中から前記一の分割領域を起点として前記第２の個数の間隔で選択することで特定される、
付記１記載の情報処理装置。
（付記３） 前記第１の個数は、Ａ・ＭN（ただし、Ａは自然数、ＭおよびＮは２以上の自然数）で設定され、前記第２の個数は、前記第１の個数の１／ＭN’（ただし、Ｎ’＜Ｎ）である、
付記１または２記載の情報処理装置。
（付記４） 前記処理部はさらに、
前記複数のプロセスのうち他のプロセスに対して、前記複数の分割領域の中からＡ・ＭNで設定される個数の第３の分割領域を割り当て、
前記他のプロセスに割り当てる前記第３の分割領域の数を削減する場合、前記第３の分割領域の数を１／ＭN’に削減し、
前記一のプロセスと前記他のプロセスとの間で、Ａ，Ｍ，Ｎ，Ｎ’の少なくとも１つについて異なる値が設定される、
付記３記載の情報処理装置。
（付記５） コンピュータに、
複数のプロセスによる記憶装置に対するデータブロックの読み書きをキャッシュを用いて制御する際に、前記複数のプロセスのうち一のプロセスに対して、前記キャッシュを分割した複数の分割領域の中から第１の分割領域を第１の個数だけ割り当て、前記一のプロセスに対応する各データブロックのアドレスと前記第１の個数とに基づいて、前記第１の分割領域の中から前記一のプロセスに対応する各データブロックの格納先を決定し、
前記一のプロセスに割り当てる前記第１の分割領域の数を削減する場合、削減後の前記第１の分割領域の数を前記第１の個数の約数である第２の個数に決定し、削減前後の前記第１の分割領域の位置関係に基づき、削減後の前記第１の分割領域のそれぞれに対して削減前の前記第１の分割領域の中から複数個の分割領域を第２の分割領域として特定し、削減後の前記第１の分割領域のそれぞれに対して、対応する前記第２の分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てることで、削減後の前記第１の分割領域のそれぞれに格納されるデータブロックを決定し、削減前の前記第１の分割領域のうち削減後の前記第１の分割領域を除く残りの分割領域を解放する、
処理を実行させるキャッシュ制御プログラム。
（付記６） 削減後の前記第１の分割領域のうち一の分割領域に対応する前記第２の分割領域は、削減前の前記第１の分割領域の中から前記一の分割領域を起点として前記第２の個数の間隔で選択することで特定される、
付記５記載のキャッシュ制御プログラム。
（付記７） 前記第１の個数は、Ａ・ＭN（ただし、Ａは自然数、ＭおよびＮは２以上の自然数）で設定され、前記第２の個数は、前記第１の個数の１／ＭN’（ただし、Ｎ’＜Ｎ）である、
付記５または６記載のキャッシュ制御プログラム。
（付記８） 前記コンピュータに、
前記複数のプロセスのうち他のプロセスに対して、前記複数の分割領域の中からＡ・ＭNで設定される個数の第３の分割領域を割り当て、
前記他のプロセスに割り当てる前記第３の分割領域の数を削減する場合、前記第３の分割領域の数を１／ＭN’に削減する、
処理をさらに実行させ、
前記一のプロセスと前記他のプロセスとの間で、Ａ，Ｍ，Ｎ，Ｎ’の少なくとも１つについて異なる値が設定される、
付記７記載のキャッシュ制御プログラム。
１０ 情報処理装置
１１ 記憶部
１２ 処理部
１３ キャッシュ
２０ 記憶装置
Ｄ０～Ｄ１５ データブロック
Ｒ０～Ｒ３ 分割領域
Ｓ１～Ｓ４ ステップ

Claims (5)

  1. キャッシュの領域を含む記憶部と、処理部とを有し、
    前記処理部は、
    複数のプロセスによる記憶装置に対するデータブロックの読み書きを前記キャッシュを用いて制御する際に、前記複数のプロセスのうち一のプロセスに対して、前記キャッシュを分割した複数の分割領域の中から第１の分割領域を第１の個数だけ割り当て、前記一のプロセスに対応する各データブロックのアドレスと前記第１の個数とに基づいて、前記第１の分割領域の中から前記一のプロセスに対応する各データブロックの格納先を決定し、
    前記一のプロセスに割り当てる前記第１の分割領域の数を削減する場合、削減後の前記第１の分割領域の数を前記第１の個数の約数である第２の個数に決定し、削減前後の前記第１の分割領域の位置関係に基づき、削減後の前記第１の分割領域のそれぞれに対して削減前の前記第１の分割領域の中から複数個の分割領域を第２の分割領域として特定し、削減後の前記第１の分割領域のそれぞれに対して、対応する前記第２の分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てることで、削減後の前記第１の分割領域のそれぞれに格納されるデータブロックを決定し、削減前の前記第１の分割領域のうち削減後の前記第１の分割領域を除く残りの分割領域を解放する、
    情報処理装置。
  2. 削減後の前記第１の分割領域のうち一の分割領域に対応する前記第２の分割領域は、削減前の前記第１の分割領域の中から前記一の分割領域を起点として前記第２の個数の間隔で選択することで特定される、
    請求項１記載の情報処理装置。
  3. 前記第１の個数は、Ａ・ＭＮ（ただし、Ａは自然数、ＭおよびＮは２以上の自然数）で設定され、前記第２の個数は、前記第１の個数の１／ＭＮ’（ただし、Ｎ’＜Ｎ）である、
    請求項１または２記載の情報処理装置。
  4. 前記処理部はさらに、
    前記複数のプロセスのうち他のプロセスに対して、前記複数の分割領域の中からＡ・ＭＮで設定される個数の第３の分割領域を割り当て、
    前記他のプロセスに割り当てる前記第３の分割領域の数を削減する場合、前記第３の分割領域の数を１／ＭＮ’に削減し、
    前記一のプロセスと前記他のプロセスとの間で、Ａ，Ｍ，Ｎ，Ｎ’の少なくとも１つについて異なる値が設定される、
    請求項３記載の情報処理装置。
  5. コンピュータに、
    複数のプロセスによる記憶装置に対するデータブロックの読み書きをキャッシュを用いて制御する際に、前記複数のプロセスのうち一のプロセスに対して、前記キャッシュを分割した複数の分割領域の中から第１の分割領域を第１の個数だけ割り当て、前記一のプロセスに対応する各データブロックのアドレスと前記第１の個数とに基づいて、前記第１の分割領域の中から前記一のプロセスに対応する各データブロックの格納先を決定し、
    前記一のプロセスに割り当てる前記第１の分割領域の数を削減する場合、削減後の前記第１の分割領域の数を前記第１の個数の約数である第２の個数に決定し、削減前後の前記第１の分割領域の位置関係に基づき、削減後の前記第１の分割領域のそれぞれに対して削減前の前記第１の分割領域の中から複数個の分割領域を第２の分割領域として特定し、削減後の前記第１の分割領域のそれぞれに対して、対応する前記第２の分割領域のそれぞれから追い出し順位が低い順にデータブロックを割り当てることで、削減後の前記第１の分割領域のそれぞれに格納されるデータブロックを決定し、削減前の前記第１の分割領域のうち削減後の前記第１の分割領域を除く残りの分割領域を解放する、
    処理を実行させるキャッシュ制御プログラム。
JP2020137906A 2020-08-18 2020-08-18 情報処理装置およびキャッシュ制御プログラム Withdrawn JP2022034217A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020137906A JP2022034217A (ja) 2020-08-18 2020-08-18 情報処理装置およびキャッシュ制御プログラム
US17/338,827 US11474947B2 (en) 2020-08-18 2021-06-04 Information processing apparatus and non-transitory computer-readable storage medium storing cache control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020137906A JP2022034217A (ja) 2020-08-18 2020-08-18 情報処理装置およびキャッシュ制御プログラム

Publications (1)

Publication Number Publication Date
JP2022034217A true JP2022034217A (ja) 2022-03-03

Family

ID=80269579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020137906A Withdrawn JP2022034217A (ja) 2020-08-18 2020-08-18 情報処理装置およびキャッシュ制御プログラム

Country Status (2)

Country Link
US (1) US11474947B2 (ja)
JP (1) JP2022034217A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468855A (en) 1987-09-10 1989-03-14 Nec Corp Cache memory control system
JPH02287849A (ja) 1989-04-28 1990-11-27 Toshiba Corp ディスクキャッシュ制御方法およびディスクキャッシュ装置
JPH11259362A (ja) 1998-03-13 1999-09-24 Nec Corp キャッシュメモリ制御方法及び装置
US6848026B2 (en) * 2001-11-09 2005-01-25 International Business Machines Corporation Caching memory contents into cache partitions based on memory locations
JP2008181243A (ja) * 2007-01-23 2008-08-07 Hitachi Ltd ストレージシステムのキャッシュパーティション領域の設定を制御するデータベース管理システム
JP5614213B2 (ja) * 2010-10-01 2014-10-29 日本電気株式会社 記憶領域提供装置、記憶領域提供方法、及び、記憶領域提供プログラム
JP2012203729A (ja) 2011-03-25 2012-10-22 Fujitsu Ltd 演算処理装置および演算処理装置の制御方法
US20130205089A1 (en) * 2012-02-08 2013-08-08 Mediatek Singapore Pte. Ltd. Cache Device and Methods Thereof

Also Published As

Publication number Publication date
US20220058128A1 (en) 2022-02-24
US11474947B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US6792509B2 (en) Partitioned cache of multiple logical levels with adaptive reconfiguration based on multiple criteria
US8397016B2 (en) Efficient use of hybrid media in cache architectures
US8996799B2 (en) Content storage system with modified cache write policies
US10203876B2 (en) Storage medium apparatus, method, and program for storing non-contiguous regions
JP4146380B2 (ja) ストレージシステム、ブロック再配置制御方法及びプログラム
JP5550741B1 (ja) ソリッドステートドライブにデータを再配置するストレージ装置、ストレージコントローラ及び方法
US20150095555A1 (en) Method of thin provisioning in a solid state disk array
JPH10187505A (ja) 情報記憶システム及び同システムに適用するデータ配置方法
JP4992835B2 (ja) ディスク記憶装置およびプログラム
US20050108473A1 (en) Storage device adapter equipped with integrated cache
US7032093B1 (en) On-demand allocation of physical storage for virtual volumes using a zero logical disk
US10733114B2 (en) Data cache performance
WO2015140931A1 (ja) トライアル領域を備えた階層化ストレージシステム、ストレージコントローラ及びプログラム
JP2022034217A (ja) 情報処理装置およびキャッシュ制御プログラム
JP2014010604A (ja) ストレージ装置とプログラムと方法
JP5800347B2 (ja) 情報処理装置及びデータアクセス方法
WO2014125559A1 (ja) 記憶制御装置および記憶制御装置の制御方法
JP6559752B2 (ja) ストレージシステムおよび制御方法
JP5335215B2 (ja) データ記憶装置、データ記憶方法及びプログラム
JP6928247B2 (ja) ストレージ制御装置およびストレージ制御プログラム
US20220253241A1 (en) Method and system for accelerating storage of data in write-intensive computer applications
JP6273678B2 (ja) ストレージ装置
JP2005166073A (ja) 記憶装置の制御装置および制御方法
JP2019153166A (ja) ストレージ装置、ストレージシステムおよびストレージ制御プログラム
JP4035683B2 (ja) Ｗｗｗプロキシ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230511

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20240129