JP2022031611A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2022031611A
JP2022031611A JP2018211363A JP2018211363A JP2022031611A JP 2022031611 A JP2022031611 A JP 2022031611A JP 2018211363 A JP2018211363 A JP 2018211363A JP 2018211363 A JP2018211363 A JP 2018211363A JP 2022031611 A JP2022031611 A JP 2022031611A
Authority
JP
Japan
Prior art keywords
region
solder
substrate
semiconductor device
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018211363A
Other languages
Japanese (ja)
Inventor
達志 金田
Tatsushi Kaneda
透 日吉
Toru Hiyoshi
弘貴 大森
Hirotaka Omori
次郎 新開
Jiro Shinkai
錬 木村
Isamu Kimura
美紗子 穂永
Misako Honaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018211363A priority Critical patent/JP2022031611A/en
Priority to PCT/JP2019/041083 priority patent/WO2020095654A1/en
Publication of JP2022031611A publication Critical patent/JP2022031611A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

To provide a semiconductor device capable of suppressing solder overflow from the area where the substrate is placed.SOLUTION: A semiconductor device 11 consists of a heat sink 12, solder 19 disposed in contact on the heat sink 12, a substrate 13 disposed in contact on the solder 19 and secured to the heat sink 12 by the solder 19, a circuit pattern 14 disposed on the substrate 13, and semiconductor chips 15a to 15c disposed on the circuit pattern 14. A recess 26 is formed in the surface 21a of the substrate 13 facing the heat sink 12.SELECTED DRAWING: Figure 2

Description

本発明は、半導体装置に関するものである。 The present invention relates to a semiconductor device.

絶縁板を有する基板、回路パターンおよび半導体チップを放熱板上に搭載した半導体装置が知られている（例えば、特許文献１および特許文献２参照）。外部との電気的な接続を確保する端子と回路パターンまたは半導体チップとは、ワイヤによって接続される。 A semiconductor device in which a substrate having an insulating plate, a circuit pattern, and a semiconductor chip are mounted on a heat dissipation plate is known (see, for example, Patent Document 1 and Patent Document 2). The terminal that secures the electrical connection with the outside and the circuit pattern or the semiconductor chip are connected by a wire.

特開２０１５－９５５４０号公報Japanese Unexamined Patent Publication No. 2015-95540 特開２０１６－１７１２６９号公報Japanese Unexamined Patent Publication No. 2016-171269

半導体装置の製造方法の一例について簡単に説明する。まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフロー（ｒｅｆｌｏｗ）（リフローはんだ付け）によりはんだを溶融させ、基板と放熱板とをはんだによって接合する。その後、放熱板上に基板を取り囲むケースを固定する。次に、基板、回路パターンおよび半導体チップを樹脂製の封止材によって封止する。このようにして、半導体装置を製造する。 An example of a method for manufacturing a semiconductor device will be briefly described. First, a film-shaped solder is placed on a predetermined place on a heat sink, and a substrate is placed on the film-shaped solder. Next, the solder is melted by reflow (reflow soldering), and the substrate and the heat sink are joined by the solder. After that, the case surrounding the substrate is fixed on the heat sink. Next, the substrate, the circuit pattern, and the semiconductor chip are sealed with a resin encapsulant. In this way, the semiconductor device is manufactured.

放熱板の板厚方向に見て、はんだによる接合時に溶融したはんだのうちの余剰の分が放熱板上を流れ、基板の配置された領域からはみ出す場合がある。はんだが基板の配置された領域からはみ出すと、例えば、はんだと封止材との接触する領域が大きくなり、この接触する領域を起点とした封止材の剥離等が生ずるおそれがある。したがって、基板の配置された領域からのはんだのはみ出しを抑制することが望まれる。 When viewed in the plate thickness direction of the heat sink, the surplus portion of the solder melted during joining by the solder may flow on the heat sink and protrude from the area where the substrate is arranged. If the solder protrudes from the region where the substrate is arranged, for example, the region where the solder and the encapsulant come into contact with each other becomes large, and the encapsulant may be peeled off from the contact region. Therefore, it is desired to prevent the solder from squeezing out from the area where the substrate is arranged.

放熱板に着脱可能であり、はんだおよび基板を載置する箇所に開口を有する治具を用いて、溶融したはんだのはみ出しを抑制することも考えられる。しかし、治具と放熱板との間に隙間が生じる場合がある。そうすると、基板の配置された領域からはみ出したはんだがこの隙間に流れ込んでしまう。よって、治具を用いても基板の配置された領域からのはんだのはみ出しを抑制することは困難である。 It is also conceivable to prevent the molten solder from squeezing out by using a jig that is removable from the heat sink and has an opening at the place where the solder and the substrate are placed. However, there may be a gap between the jig and the heat sink. Then, the solder protruding from the area where the substrate is arranged will flow into this gap. Therefore, even if a jig is used, it is difficult to prevent the solder from squeezing out from the region where the substrate is arranged.

そこで、基板の配置された領域からのはんだのはみ出しを抑制することができる半導体装置を提供することを目的の１つとする。 Therefore, one of the purposes is to provide a semiconductor device capable of suppressing the protrusion of solder from the region where the substrate is arranged.

本発明に従った半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。基板の放熱板に対向する面には、凹部が形成される。 The semiconductor device according to the present invention includes a heat radiating plate, solder arranged in contact with the heat radiating plate, a substrate contacting and arranged on the solder and fixed to the heat radiating plate by solder, and a substrate. It is provided with a circuit pattern arranged in and a semiconductor chip arranged on the circuit pattern. A recess is formed on the surface of the substrate facing the heat sink.

上記半導体装置によれば、基板の配置された領域からのはんだのはみ出しを抑制することができる。 According to the above-mentioned semiconductor device, it is possible to prevent the solder from squeezing out from the region where the substrate is arranged.

実施の形態１における半導体装置を放熱板の板厚方向に見た場合の概略平面図である。It is a schematic plan view when the semiconductor device in Embodiment 1 is seen in the plate thickness direction of a heat sink. 図１に示す半導体装置をＩＩ－ＩＩで切断した場合の概略断面図である。It is a schematic cross-sectional view when the semiconductor device shown in FIG. 1 is cut by II-II. 実施の形態２における半導体装置のうちの放熱板および基板を示す概略平面図である。It is a schematic plan view which shows the heat sink and the substrate of the semiconductor device in Embodiment 2. FIG. 実施の形態３における半導体装置のうちの放熱板および基板を示す概略平面図である。It is a schematic plan view which shows the heat sink and the substrate of the semiconductor device in Embodiment 3. FIG. 実施の形態４における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。It is a schematic sectional drawing which shows the substrate, the circuit pattern, and the semiconductor chip in the semiconductor device in Embodiment 4. FIG. 実施の形態５における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。It is a schematic sectional drawing which shows the substrate, the circuit pattern, and the semiconductor chip in the semiconductor device in Embodiment 5. FIG. 実施の形態６における半導体装置の一部を示す概略平面図である。It is a schematic plan view which shows a part of the semiconductor device in Embodiment 6. 実施の形態７における半導体装置の一部を示す概略断面図である。It is a schematic sectional drawing which shows a part of the semiconductor device in Embodiment 7. 実施の形態８における半導体装置の一部を示す概略平面図および概略断面図である。FIG. 3 is a schematic plan view and a schematic cross-sectional view showing a part of the semiconductor device according to the eighth embodiment. 実施の形態９における半導体装置の一部を示す概略平面図および概略断面図である。9 is a schematic plan view and a schematic cross-sectional view showing a part of the semiconductor device according to the ninth embodiment.

［本願発明の実施形態の説明］
最初に本願の実施態様を列記して説明する。本願に係る半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。基板の放熱板に対向する面には、凹部が形成される。 [Explanation of Embodiments of the present invention]
First, embodiments of the present application will be listed and described. The semiconductor device according to the present application includes a heat radiating plate, a solder arranged in contact with the heat radiating plate, a substrate contacting and arranged on the solder and fixed to the heat radiating plate by solder, and an arrangement on the substrate. It includes a circuit pattern to be formed and a semiconductor chip arranged on the circuit pattern. A recess is formed on the surface of the substrate facing the heat sink.

半導体装置の製造時においては、まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフロー（ｒｅｆｌｏｗ）（リフローはんだ付け）によりはんだを溶融させ、基板と放熱板とをはんだによって接合する。ここで、基板の放熱板に対向する面には、凹部が形成されるため、溶融したはんだのうちの余剰な分が凹部内に流れ込む。よって、余剰な分のはんだを凹部内に溜めることができる。したがって、本願の半導体装置によれば、基板の配置された領域からのはんだのはみ出しを抑制することができる。 At the time of manufacturing a semiconductor device, first, a film-shaped solder is placed on a predetermined place on a heat sink, and then a substrate is placed on the film-shaped solder. Next, the solder is melted by reflow (reflow soldering), and the substrate and the heat sink are joined by the solder. Here, since the concave portion is formed on the surface of the substrate facing the heat radiating plate, the excess portion of the molten solder flows into the concave portion. Therefore, the excess solder can be stored in the recess. Therefore, according to the semiconductor device of the present application, it is possible to prevent the solder from squeezing out from the region where the substrate is arranged.

上記半導体装置において、凹部は、溝状であってもよい。このようにすることにより、余剰な分のはんだの流れを溝状の凹部でせき止めて、凹部内に溶融したはんだを溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 In the above semiconductor device, the recess may be groove-shaped. By doing so, the flow of excess solder can be dammed by the groove-shaped recesses, and the molten solder can be accumulated in the recesses. Therefore, it is possible to more reliably suppress the squeeze out of the solder from the region where the substrate is arranged.

上記半導体装置において、凹部は、基板の外周の全域に沿って形成されてもよい。基板の外周の全域に沿って形成された凹部により、基板の周方向の全域において溶融したはんだの流れをせき止めて、凹部内にはんだを溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 In the above semiconductor device, the recess may be formed along the entire outer circumference of the substrate. The recesses formed along the entire circumference of the substrate can block the flow of molten solder over the entire circumference of the substrate and allow the solder to accumulate in the recesses. Therefore, it is possible to more reliably suppress the squeeze out of the solder from the region where the substrate is arranged.

上記半導体装置において、凹部は、基板の外周に沿って複数並べて配置されてもよい。このようにすることにより、溶融して流れた余剰な分のはんだを、基板の外周に沿って複数並べて配置される凹部内に溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 In the semiconductor device, a plurality of recesses may be arranged side by side along the outer periphery of the substrate. By doing so, the excess solder that has melted and flowed can be stored in the recesses that are arranged side by side along the outer periphery of the substrate. Therefore, it is possible to more reliably suppress the squeeze out of the solder from the region where the substrate is arranged.

上記半導体装置において、基板は、放熱板上に配置され、第１の主面を有する金属板と、第１の主面上に配置され、金属板とは反対側に位置する主面である第２の主面を有し、第２の主面において回路パターンに接触する絶縁板と、を含んでもよい。放熱板の板厚方向において、凹部の深さは、金属板の厚みよりも小さくてもよい。このようにすることにより、金属板の一部を除去して凹部を形成する際の金属板の除去量を少なくして、生産性を良好にすることができる。また、金属板とはんだとの接触面積を広く確保することができる。 In the semiconductor device, the substrate is a metal plate arranged on a heat radiating plate and having a first main surface, and a main surface arranged on the first main surface and located on a side opposite to the metal plate. It may include an insulating plate having two main surfaces and in contact with the circuit pattern on the second main surface. In the plate thickness direction of the heat radiating plate, the depth of the recess may be smaller than the thickness of the metal plate. By doing so, the amount of metal plate removed when a part of the metal plate is removed to form the recess can be reduced, and the productivity can be improved. In addition, a wide contact area between the metal plate and the solder can be secured.

上記半導体装置において、放熱板は、放熱板の板厚方向に見た平面視において、基板と重なる第１領域と、基板と重ならない第２領域と、を含んでもよい。第２領域の少なくとも一部には、放熱板よりもはんだの濡れ性の低い第３領域が形成されてもよい。第３領域は、はんだの濡れ性が放熱板よりも低い。したがって、基板の配置された領域の回りに第３領域を形成することにより、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 In the semiconductor device, the heat radiating plate may include a first region that overlaps with the substrate and a second region that does not overlap with the substrate in a plan view in the plate thickness direction of the heat radiating plate. A third region, which has a lower wettability of the solder than the heat sink, may be formed in at least a part of the second region. In the third region, the wettability of the solder is lower than that of the heat sink. Therefore, by forming the third region around the region where the substrate is arranged, it is possible to more reliably suppress the protrusion of the solder from the region where the substrate is arranged.

本願に係る半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。放熱板は、放熱板の板厚方向に見た平面視において、基板と重なる第１領域と、基板と重ならない第２領域と、を含む。第２領域の少なくとも一部に、放熱板よりもはんだの濡れ性の低い第３領域が形成される。 The semiconductor device according to the present application includes a heat radiating plate, a solder arranged in contact with the heat radiating plate, a substrate contacting and arranged on the solder and fixed to the heat radiating plate by solder, and an arrangement on the substrate. It includes a circuit pattern to be formed and a semiconductor chip arranged on the circuit pattern. The heat radiating plate includes a first region that overlaps with the substrate and a second region that does not overlap with the substrate in a plan view in the plate thickness direction of the heat radiating plate. A third region having a lower wettability of the solder than the heat sink is formed in at least a part of the second region.

半導体装置の製造時においては、まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフローによりはんだを溶融させ、基板と放熱板とをはんだによって接合する。ここで、本願の半導体装置においては、基板とは重ならない第２領域の少なくとも一部に、放熱板よりもはんだの濡れ性の低い第３領域が形成される。第３領域は、はんだの濡れ性が放熱板よりも低いため、溶融したはんだが第３領域を流れるおそれを低減することができる。したがって、基板の配置された領域の回りに第３領域を形成することにより、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 At the time of manufacturing a semiconductor device, first, a film-shaped solder is placed on a predetermined place on a heat sink, and then a substrate is placed on the film-shaped solder. Next, the solder is melted by reflow, and the substrate and the heat sink are joined by the solder. Here, in the semiconductor device of the present application, a third region having a lower wettability of the solder than the heat radiating plate is formed in at least a part of the second region that does not overlap with the substrate. Since the wettability of the solder in the third region is lower than that of the heat sink, it is possible to reduce the possibility that the molten solder will flow in the third region. Therefore, by forming the third region around the region where the substrate is arranged, it is possible to more reliably suppress the protrusion of the solder from the region where the substrate is arranged.

上記半導体装置において、第３領域の表面粗さＲｍｓは、第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくてもよい。はんだは、表面粗さが粗いと濡れやすい傾向にある。このように第３領域の表面粗さＲｍｓを第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくするよう放熱板の表面性状を変更することにより、第３領域をはんだの濡れ性の低い状態とすることができる。この場合、例えば、第３領域に相当する放熱板の表面を研磨することにより、第３領域の表面粗さＲｍｓを第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくすることができる。 In the above semiconductor device, the surface roughness Rms of the third region may be smaller than the surface roughness Rms of the region other than the third region of the second region. Solder tends to get wet easily when the surface roughness is rough. By changing the surface texture of the heat sink so that the surface roughness Rms of the third region is smaller than the surface roughness Rms of the regions other than the third region of the second region in this way, the third region is soldered. It is possible to make the wettability of the solder low. In this case, for example, by polishing the surface of the heat sink corresponding to the third region, the surface roughness Rms of the third region is made smaller than the surface roughness Rms of the region other than the third region in the second region. can do.

上記半導体装置において、第３領域には、第２領域のうちの第３領域以外の領域よりもはんだの濡れ性の低いコーティング層が形成されてもよい。このようなコーティング層を第３領域に形成して、第３領域のはんだの濡れ性を低くすることができる。はんだの濡れ性の低いコーティング層としては、例えば、アルミニウムの層をスパッタリングにより形成した層が挙げられる。 In the semiconductor device, a coating layer having a lower wettability of the solder than the regions other than the third region of the second region may be formed in the third region. Such a coating layer can be formed in the third region to reduce the wettability of the solder in the third region. Examples of the coating layer having low wettability of solder include a layer obtained by forming an aluminum layer by sputtering.

上記半導体装置において、コーティング層は、めっき層を含んでもよい。めっき層は、比較的安価に形成することができる。したがって、上記半導体装置の生産性を良好にすることができる。めっき層の材質としては、例えば量産性を考慮すると、クロムを挙げることができる。また、めっき層の材質として、例えばアルミニウムを用いることにしてもよい。 In the above semiconductor device, the coating layer may include a plating layer. The plating layer can be formed at a relatively low cost. Therefore, the productivity of the semiconductor device can be improved. As the material of the plating layer, for example, chromium can be mentioned in consideration of mass productivity. Further, for example, aluminum may be used as the material of the plating layer.

上記半導体装置において、第３領域は、基板の外周の全域に沿って形成されてもよい。このように、基板の外周の全域に沿って第３領域を形成することにより、第３領域に囲われた領域内からはんだが流れ出すおそれを低減することができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。 In the above semiconductor device, the third region may be formed along the entire outer circumference of the substrate. By forming the third region along the entire outer periphery of the substrate in this way, it is possible to reduce the possibility that the solder will flow out from the region surrounded by the third region. Therefore, it is possible to more reliably suppress the squeeze out of the solder from the region where the substrate is arranged.

上記半導体装置は、第３領域上に固定され、基板の外周を取り囲むケースをさらに備えてもよい。半導体装置において、基板、回路パターンおよび半導体チップが放熱板上に配置された後、基板の外周を取り囲むようにケースが配置される。ケースは、第３領域上に固定される。第３領域では、はんだの濡れ性が低いため、溶融したはんだが第３領域に流れ込みにくい。よって、はんだによる影響を低減して放熱板にケースを固定することができる。 The semiconductor device may further include a case fixed on the third region and surrounding the outer periphery of the substrate. In a semiconductor device, after the substrate, circuit pattern, and semiconductor chip are arranged on the heat sink, the case is arranged so as to surround the outer periphery of the substrate. The case is fixed on the third region. Since the wettability of the solder is low in the third region, it is difficult for the molten solder to flow into the third region. Therefore, it is possible to reduce the influence of solder and fix the case to the heat sink.

［本願発明の実施形態の詳細］
次に、本願の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。 [Details of Embodiments of the present invention]
Next, an embodiment of the semiconductor device of the present application will be described with reference to the drawings. In the following drawings, the same or corresponding parts are designated by the same reference numerals and the description thereof will not be repeated.

（実施の形態１）
本願の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置１１を放熱板の板厚方向に見た場合の概略平面図である。図１は、放熱板の板厚方向に見た平面視に相当する図である。図２は、図１に示す半導体装置１１をＩＩ－ＩＩで切断した場合の概略断面図である。なお、理解の容易の観点から、図１において後述する凹部が配置される位置は、破線で図示している。 (Embodiment 1)
The configuration of the semiconductor device according to the first embodiment of the present application will be described. FIG. 1 is a schematic plan view of the semiconductor device 11 according to the first embodiment when viewed in the plate thickness direction of the heat radiating plate. FIG. 1 is a view corresponding to a plan view seen in the plate thickness direction of the heat radiating plate. FIG. 2 is a schematic cross-sectional view when the semiconductor device 11 shown in FIG. 1 is cut by II-II. From the viewpoint of easy understanding, the positions where the recesses described later are arranged in FIG. 1 are shown by broken lines.

図１および図２を参照して、実施の形態１における半導体装置１１は、放熱板１２と、放熱板１２と接触して配置されるはんだ１９と、はんだ１９に接触して配置され、はんだ１９により放熱板１２に対して固定される基板１３と、基板１３上に配置される回路パターン１４と、回路パターン１４上に配置される複数の半導体チップ１５ａ，１５ｂ，１５ｃと、ケース１６と、複数の端子１７ａ，１７ｂ，１７ｃと、複数のワイヤ１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆとを備える。本実施形態では、半導体装置１１は、３つの半導体チップ１５ａ～１５ｃ、３つの端子１７ａ～１７ｃおよび１４本のワイヤ１８ａ～１８ｆを備える。 With reference to FIGS. 1 and 2, the semiconductor device 11 according to the first embodiment includes a heat radiating plate 12, a solder 19 arranged in contact with the heat radiating plate 12, and a solder 19 arranged in contact with the solder 19. A substrate 13 fixed to the heat radiating plate 12 by the solder, a circuit pattern 14 arranged on the substrate 13, a plurality of semiconductor chips 15a, 15b, 15c arranged on the circuit pattern 14, a plurality of cases 16. Terminals 17a, 17b, 17c and a plurality of wires 18a, 18b, 18c, 18d, 18e, 18f. In this embodiment, the semiconductor device 11 includes three semiconductor chips 15a to 15c, three terminals 17a to 17c, and 14 wires 18a to 18f.

放熱板１２は、金属製である。放熱板１２は、例えば銅製である。放熱板１２の表面には、ニッケルめっき処理が施される。放熱板１２の平面形状は、長方形である。図１において、Ｘ方向における放熱板１２の長さＬは、Ｘ方向に直交するＹ方向における長さＤよりも長い。放熱板１２の一方の主面１２ａ上に基板１３が配置される。放熱板１２の他方の主面１２ｂには、例えば、放熱を効率的に行う放熱フィン（図示しない）等が取り付けられる場合がある。 The heat sink 12 is made of metal. The heat sink 12 is made of, for example, copper. The surface of the heat radiating plate 12 is subjected to nickel plating treatment. The planar shape of the heat sink 12 is rectangular. In FIG. 1, the length L of the heat sink 12 in the X direction is longer than the length D in the Y direction orthogonal to the X direction. The substrate 13 is arranged on one main surface 12a of the heat sink 12. For example, heat dissipation fins (not shown) that efficiently dissipate heat may be attached to the other main surface 12b of the heat dissipation plate 12.

基板１３は、金属板２１と、絶縁板２２とを含む。金属板２１は、例えば銅製である。絶縁板２２は、例えばセラミック製である。絶縁板２２は、具体的にはＡｌＮ、ＳｉＮまたはＡｌ２Ｏ３から構成される。絶縁板２２は、ガラス製であってもよい。 The substrate 13 includes a metal plate 21 and an insulating plate 22. The metal plate 21 is made of copper, for example. The insulating plate 22 is made of, for example, ceramic. The insulating plate 22 is specifically composed of AlN , SiN or Al2O3 . The insulating plate 22 may be made of glass.

基板１３は、金属板２１と絶縁板２２とが積層された構造を有する。金属板２１は、一方の主面である第１の主面２１ａを有する。絶縁板２２は、一方の主面である第２の主面２２ａを有する。絶縁板２２は、金属板２１の第１の主面２１ａ上に配置される。基板１３は、金属板２１の第１の主面２１ａと絶縁板２２の他方の主面２２ｂとが接触するように形成される。 The substrate 13 has a structure in which a metal plate 21 and an insulating plate 22 are laminated. The metal plate 21 has a first main surface 21a, which is one main surface. The insulating plate 22 has a second main surface 22a, which is one main surface. The insulating plate 22 is arranged on the first main surface 21a of the metal plate 21. The substrate 13 is formed so that the first main surface 21a of the metal plate 21 and the other main surface 22b of the insulating plate 22 are in contact with each other.

基板１３は、放熱板１２上に配置される。基板１３は、金属板２１のうちの放熱板１２側に位置する他方の主面２１ｂと放熱板１２の一方の主面１２ａとの間に配置されるはんだ１９によって放熱板１２に対して接合される。すなわち、はんだ１９は、放熱板１２の一方の主面１２ａに接触して配置される。また、はんだ１９は、金属板２１の他方の主面２１ｂに接触して配置される。基板１３は、はんだ１９により放熱板１２上に固定される。なお、放熱板１２の板厚方向において、金属板２１の厚みＴ１は、例えば０．３～０．５ｍｍである。また、放熱板１２の板厚方向において、後述する凹部２６が形成されていない位置でのはんだ１９の厚みＴ２は、例えば０．１～０．５ｍｍである。 The substrate 13 is arranged on the heat sink 12. The substrate 13 is joined to the heat sink 12 by a solder 19 arranged between the other main surface 21b located on the heat sink 12 side of the metal plate 21 and one main surface 12a of the heat sink 12. To. That is, the solder 19 is arranged in contact with one main surface 12a of the heat sink 12. Further, the solder 19 is arranged in contact with the other main surface 21b of the metal plate 21. The substrate 13 is fixed on the heat sink 12 by the solder 19. The thickness T 1 of the metal plate 21 is, for example, 0.3 to 0.5 mm in the plate thickness direction of the heat radiating plate 12. Further, in the plate thickness direction of the heat radiating plate 12, the thickness T 2 of the solder 19 at a position where the recess 26 described later is not formed is, for example, 0.1 to 0.5 mm.

回路パターン１４は、基板１３上に配置される。回路パターン１４は、絶縁板２２の第２の主面２２ａに接触して配置される。回路パターン１４は、複数の回路板から構成される。本実施形態においては、回路パターン１４は、具体的には、第１回路板１４ａと、第２回路板１４ｂと、第３回路板１４ｃと、第４回路板１４ｄとを含む。本実施形態においては、回路パターン１４は、いわゆる銅配線である。 The circuit pattern 14 is arranged on the substrate 13. The circuit pattern 14 is arranged in contact with the second main surface 22a of the insulating plate 22. The circuit pattern 14 is composed of a plurality of circuit boards. In the present embodiment, the circuit pattern 14 specifically includes a first circuit board 14a, a second circuit board 14b, a third circuit board 14c, and a fourth circuit board 14d. In this embodiment, the circuit pattern 14 is so-called copper wiring.

半導体チップ１５ａ～１５ｃは、それぞれ回路パターン１４上に配置される。半導体チップ１５ａ～１５ｃは、はんだ２０によって回路パターン１４にそれぞれ接合される。具体的には、半導体チップ１５ａ，１５ｂは、第３回路板１４ｃに接合される。半導体チップ１５ｃは、第４回路板１４ｄに接合される。半導体チップ１５ａ，１５ｂは、ワイドバンドギャップ半導体を含む。ワイドバンドギャップ半導体としては、例えば、ＳｉＣ、ＧａＮ等といった化合物半導体が挙げられる。 The semiconductor chips 15a to 15c are arranged on the circuit pattern 14, respectively. The semiconductor chips 15a to 15c are respectively bonded to the circuit pattern 14 by the solder 20. Specifically, the semiconductor chips 15a and 15b are joined to the third circuit board 14c. The semiconductor chip 15c is joined to the fourth circuit board 14d. The semiconductor chips 15a and 15b include a wide bandgap semiconductor. Examples of the wide bandgap semiconductor include compound semiconductors such as SiC and GaN.

ケース１６は、例えば絶縁性を有する樹脂製である。本実施形態において、ケース１６は、四角筒状である。ケース１６は、第１の壁部２３ａと、第２の壁部２３ｂと、第３の壁部２３ｃと、第４の壁部２３ｄとから構成される。第１の壁部２３ａと第２の壁部２３ｂとは、Ｘ方向において対向して配置される。第３の壁部２３ｃと第４の壁部２３ｄとは、Ｙ方向において対向して配置される。 The case 16 is made of, for example, an insulating resin. In the present embodiment, the case 16 has a square cylinder shape. The case 16 is composed of a first wall portion 23a, a second wall portion 23b, a third wall portion 23c, and a fourth wall portion 23d. The first wall portion 23a and the second wall portion 23b are arranged so as to face each other in the X direction. The third wall portion 23c and the fourth wall portion 23d are arranged so as to face each other in the Y direction.

ケース１６は、放熱板１２上に配置される。ケース１６は、放熱板１２に固定される。具体的には、ケース１６のうちの放熱板１２側に位置する第１の面１６ａと放熱板１２の一方の主面１２ａとが接触して配置される。面１６ａは、平面である。ケース１６の外周面１６ｃと放熱板１２の外周面１２ｃとが同一平面を構成するように配置される。 The case 16 is arranged on the heat sink 12. The case 16 is fixed to the heat sink 12. Specifically, the first surface 16a located on the heat sink 12 side of the case 16 and one main surface 12a of the heat sink 12 are arranged in contact with each other. The surface 16a is a flat surface. The outer peripheral surface 16c of the case 16 and the outer peripheral surface 12c of the heat radiating plate 12 are arranged so as to form the same plane.

ケース１６は、外周面１６ｃに連なり、一方の面１６ａと放熱板１２の板厚方向において間隔をあけて形成される面１６ｂを含む。面１６ｂは、平面である。面１６ａと面１６ｂとは平行である。ケース１６は、面１６ｂに連なり、外周面１６ｃと間隔をあけて外周面１６ｃと平行となるよう形成される第１の内周面１６ｄを含む。ケース１６は、第１の内周面１６ｄと連なり、面１６ａ，１６ｂとそれぞれ平行となるよう形成される面１６ｅを含む。ケース１６は、面１６ａ，１６ｅと連なり、外周面１６ｃおよび第１の内周面１６ｄと平行となるように形成される第２の内周面１６ｆを含む。 The case 16 includes a surface 16a that is connected to the outer peripheral surface 16c and is formed at a distance in the plate thickness direction of one surface 16a and the heat radiating plate 12. The surface 16b is a flat surface. The surface 16a and the surface 16b are parallel to each other. The case 16 includes a first inner peripheral surface 16d that is connected to the surface 16b and is formed so as to be parallel to the outer peripheral surface 16c at intervals from the outer peripheral surface 16c. The case 16 includes a surface 16e which is connected to the first inner peripheral surface 16d and is formed so as to be parallel to the surfaces 16a and 16b, respectively. The case 16 includes a second inner peripheral surface 16f that is connected to the surfaces 16a and 16e and is formed so as to be parallel to the outer peripheral surface 16c and the first inner peripheral surface 16d.

端子１７ａ～１７ｃは、金属製である。本実施形態においては、端子１７ａ～１７ｃは、それぞれ例えば、平板状の金属の部材を折り曲げて形成される。半導体装置１１においては、端子１７ａ～１７ｃを利用することにより、外部との電気的な接続が確保される。３つの端子１７ａ～１７ｃは、それぞれケース１６に取り付けられている。具体的には、端子１７ａおよび端子１７ｂは、Ｙ方向に間隔をあけてケース１６の第１の壁部２３ａに取り付けられる。端子１７ｃは、第２の壁部２３ｂに取り付けられる。 The terminals 17a to 17c are made of metal. In the present embodiment, the terminals 17a to 17c are each formed by bending, for example, a flat metal member. In the semiconductor device 11, the electrical connection with the outside is secured by using the terminals 17a to 17c. The three terminals 17a to 17c are attached to the case 16, respectively. Specifically, the terminals 17a and 17b are attached to the first wall portion 23a of the case 16 at intervals in the Y direction. The terminal 17c is attached to the second wall portion 23b.

端子１７ａは、Ｘ方向に延びる第１の部分３１ａおよび第２の部分３１ｂと、Ｚ方向に延びる第３の部分３１ｃと、を含む。第１の部分３１ａと第２の部分３１ｂとは、第３の部分３１ｃによって接続される。第１の部分３１ａには、厚み方向に貫通する丸孔状の貫通孔３２ａが形成される。第１の部分３１ａは、面１６ｂと接触して配置される。第３の部分３１ｃは、内周面１６ｄと接触して配置される。第２の部分３１ｂは、面１６ｅと接触して配置される。第２の部分３１ｂのうちの第３の部分３１ｃに接続されていない側の端面３４ａと内周面１６ｆとは、同一平面を構成する。なお、端子１７ｂおよび端子１７ｃの構成については、端子１７ａと同様であるため、それらの説明を省略する。 The terminal 17a includes a first portion 31a and a second portion 31b extending in the X direction and a third portion 31c extending in the Z direction. The first portion 31a and the second portion 31b are connected by a third portion 31c. A round hole-shaped through hole 32a penetrating in the thickness direction is formed in the first portion 31a. The first portion 31a is arranged in contact with the surface 16b. The third portion 31c is arranged in contact with the inner peripheral surface 16d. The second portion 31b is arranged in contact with the surface 16e. The end surface 34a on the side not connected to the third portion 31c of the second portion 31b and the inner peripheral surface 16f form the same plane. Since the configurations of the terminals 17b and 17c are the same as those of the terminals 17a, the description thereof will be omitted.

端子１７ａと回路パターン１４の第１回路板１４ａとは、ワイヤ１８ａで電気的に接続される。ワイヤ１８ａは、端子１７ａの領域３３ａにおいて端子１７ａと接続される。端子１７ｂと回路パターン１４の第２回路板１４ｂとは、ワイヤ１８ｂで電気的に接続される。ワイヤ１８ｂは、端子１７ｂの領域３３ｂにおいて端子１７ｂと接続される。半導体チップ１５ａ、１５ｂは、例えば電界効果トランジスタである。半導体チップ１５ａ，１５ｂのゲート電極と回路パターン１４の第１回路板１４ａとは、それぞれワイヤ１８ｃで電気的に接続される。半導体チップ１５ａ，１５ｂのソース電極と回路パターン１４の第２回路板１４ｂとは、それぞれワイヤ１８ｄで電気的に接続される。半導体チップ１５ａ，１５ｂのゲート電極およびソース電極が配置される側とは反対側の面に位置するドレイン電極と回路パターン１４の第３回路板１４ｃとは、電気的に接続される。回路パターン１４の第３回路板１４ｃと回路パターン１４の第４回路板１４ｄとは、ワイヤ１８ｅで接続される。第４回路板１４ｄに接合される半導体チップ１５ｃは、例えば一方向に電流を流すダイオードである。半導体チップ１５ｃのカソード電極と回路パターン１４の第４回路板１４ｄとが電気的に接続される。半導体チップ１５ｃのアノード電極と端子１７ｃとは、ワイヤ１８ｆで電気的に接続される。ワイヤ１８ｆは、端子１７ｃの領域３３ｃにおいて端子１７ｃと接続される。ワイヤ１８ａ～１８ｆは、アルミニウム太線を用いてもよいし、リボンワイヤを用いてもよい。 The terminal 17a and the first circuit plate 14a of the circuit pattern 14 are electrically connected by a wire 18a. The wire 18a is connected to the terminal 17a in the region 33a of the terminal 17a. The terminal 17b and the second circuit board 14b of the circuit pattern 14 are electrically connected by a wire 18b. The wire 18b is connected to the terminal 17b in the region 33b of the terminal 17b. The semiconductor chips 15a and 15b are, for example, field effect transistors. The gate electrodes of the semiconductor chips 15a and 15b and the first circuit plate 14a of the circuit pattern 14 are electrically connected by wires 18c, respectively. The source electrodes of the semiconductor chips 15a and 15b and the second circuit board 14b of the circuit pattern 14 are electrically connected by wires 18d, respectively. The drain electrode located on the surface of the semiconductor chips 15a and 15b opposite to the side on which the gate electrode and the source electrode are arranged and the third circuit plate 14c of the circuit pattern 14 are electrically connected. The third circuit board 14c of the circuit pattern 14 and the fourth circuit board 14d of the circuit pattern 14 are connected by a wire 18e. The semiconductor chip 15c bonded to the fourth circuit board 14d is, for example, a diode through which a current flows in one direction. The cathode electrode of the semiconductor chip 15c and the fourth circuit plate 14d of the circuit pattern 14 are electrically connected. The anode electrode of the semiconductor chip 15c and the terminal 17c are electrically connected by a wire 18f. The wire 18f is connected to the terminal 17c in the region 33c of the terminal 17c. As the wires 18a to 18f, thick aluminum wires may be used, or ribbon wires may be used.

ここで、基板１３の放熱板１２に対向する面２１ｂには、凹部２６が形成される。凹部２６は、金属板２１に形成される。本実施形態においては、凹部２６は、面２１ａに平行に配置される底壁面２７ａと、底壁面２７ａに垂直に交差する側壁面２７ｂとによって取り囲まれている。凹部２６は、金属板２１の一方の面２１ｂから絶縁板２２の一方の面２２ａに至るまで形成される。底壁面２７ａは、絶縁板２２の一方の面２２ａの一部を構成する。すなわち、凹部２６は、金属板２１の一方の面２１ｂから他方の面２１ｂまで金属板２１の一部を放熱板１２の板厚方向に貫通するように形成される。 Here, a recess 26 is formed on the surface 21b of the substrate 13 facing the heat radiating plate 12. The recess 26 is formed in the metal plate 21. In the present embodiment, the recess 26 is surrounded by a bottom wall surface 27a arranged parallel to the surface 21a and a side wall surface 27b perpendicularly intersecting the bottom wall surface 27a. The recess 26 is formed from one surface 21b of the metal plate 21 to one surface 22a of the insulating plate 22. The bottom wall surface 27a constitutes a part of one surface 22a of the insulating plate 22. That is, the recess 26 is formed so as to penetrate a part of the metal plate 21 from one surface 21b of the metal plate 21 to the other surface 21b in the plate thickness direction of the heat dissipation plate 12.

凹部２６は、溝状である。本実施形態においては、凹部２６は、基板１３の外周の全域に沿って形成される。このような凹部２６は、例えば、金属板２１および絶縁板２２が積層された基板１３を準備し、金属板２１の一方の面２１ａにおいて、凹部２６を形成しない領域をレジストによってマスクし、ウェットエッチングにより金属板２１の一部を除去することにより形成される。 The recess 26 has a groove shape. In the present embodiment, the recess 26 is formed along the entire outer circumference of the substrate 13. For such a recess 26, for example, a substrate 13 on which a metal plate 21 and an insulating plate 22 are laminated is prepared, and a region on one surface 21a of the metal plate 21 where the recess 26 is not formed is masked with a resist and wet-etched. It is formed by removing a part of the metal plate 21.

次に、上記半導体装置１１の製造方法の一例について簡単に説明する。まず、絶縁板２２に接触するように回路パターン１４が配置された基板１３を準備する。そして、回路パターン１４の所定の箇所にフィルム状のはんだ２０を載置し、その上に半導体チップ１５ａ，１５ｂ，１５ｃを載置する。次に、放熱板１２上の所定の位置、具体的には基板１３を配置する位置にフィルム状のはんだ１９を載置し、その上にはんだ２０および半導体チップ１５ａ～１５ｃが載置された基板１３を載置する。この場合、金属板２１がはんだ１９と接触するように載置する。その後、リフローによりはんだ１９，２０を溶融させて、放熱板１２と基板１３とを接合すると共に、回路パターン１４と半導体チップ１５ａ～１５ｃとを接合する。次に、端子１７ａ～１７ｃを取り付けたケース１６を放熱板１２上に固定する。その後、例えば超音波ツールを用いた超音波接合によって、端子１７ａ～１７ｃ、回路パターン１４および半導体チップ１５ａ～１５ｃを図１に示すようにワイヤ１８ａ～１８ｆを用いて接続する。次に、ケース１６に取り囲まれた空間を樹脂によって封止する。このようにして半導体装置１１を製造する。 Next, an example of the manufacturing method of the semiconductor device 11 will be briefly described. First, the substrate 13 in which the circuit pattern 14 is arranged so as to come into contact with the insulating plate 22 is prepared. Then, the film-shaped solder 20 is placed at a predetermined position on the circuit pattern 14, and the semiconductor chips 15a, 15b, and 15c are placed on the film-shaped solder 20. Next, the film-shaped solder 19 is placed at a predetermined position on the heat radiating plate 12, specifically, the position where the substrate 13 is arranged, and the solder 20 and the semiconductor chips 15a to 15c are placed on the substrate. 13 is placed. In this case, the metal plate 21 is placed so as to be in contact with the solder 19. After that, the solders 19 and 20 are melted by reflow to join the heat sink 12 and the substrate 13, and the circuit pattern 14 and the semiconductor chips 15a to 15c are joined. Next, the case 16 to which the terminals 17a to 17c are attached is fixed on the heat sink 12. Then, for example, by ultrasonic bonding using an ultrasonic tool, the terminals 17a to 17c, the circuit pattern 14 and the semiconductor chips 15a to 15c are connected by wires 18a to 18f as shown in FIG. Next, the space surrounded by the case 16 is sealed with a resin. In this way, the semiconductor device 11 is manufactured.

半導体装置１１の製造時においては、まず放熱板１２上の所定の箇所にフィルム状のはんだ１９を載置し、その上に基板１３を載置する。次に、リフローによりはんだ１９を溶融させ、基板１３と放熱板１２とをはんだ１９によって接合する。ここで、基板１３の放熱板１２に対向する面２１ａには凹部２６が形成されているため、溶融したはんだ１９のうちの余剰な分が凹部２６内に流れ込む。よって、余剰な分のはんだ１９を凹部２６内に溜めることができる。したがって、本願の半導体装置１１によれば、基板１３の配置された領域からのはんだ１９のはみ出しを抑制することができる。 At the time of manufacturing the semiconductor device 11, first, a film-shaped solder 19 is placed at a predetermined position on the heat radiating plate 12, and then a substrate 13 is placed on the film-shaped solder 19. Next, the solder 19 is melted by reflow, and the substrate 13 and the heat sink 12 are joined by the solder 19. Here, since the recess 26 is formed on the surface 21a of the substrate 13 facing the heat sink 12, the excess portion of the molten solder 19 flows into the recess 26. Therefore, the excess solder 19 can be stored in the recess 26. Therefore, according to the semiconductor device 11 of the present application, it is possible to suppress the protrusion of the solder 19 from the region where the substrate 13 is arranged.

本実施形態においては、凹部２６は、溝状であるため、余剰な分のはんだの流れを溝状の凹部２６でせき止めて、凹部２６内に溶融したはんだ１９を溜めることができる。したがって、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。 In the present embodiment, since the recess 26 has a groove shape, the flow of excess solder can be dammed by the groove-shaped recess 26, and the molten solder 19 can be stored in the recess 26. Therefore, it is possible to more reliably suppress the protrusion of the solder 19 from the region where the substrate 13 is arranged.

本実施形態においては、凹部２６は、基板１３の外周の全域に沿って形成される。基板１３の外周の全域に沿って形成された凹部２６により、基板１３の周方向の全域において溶融したはんだ１９の流れをせき止めて、凹部２６内にはんだ１９を溜めることができる。したがって、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。 In the present embodiment, the recess 26 is formed along the entire outer circumference of the substrate 13. The recesses 26 formed along the entire outer periphery of the substrate 13 can block the flow of the molten solder 19 in the entire circumferential direction of the substrate 13 and store the solder 19 in the recesses 26. Therefore, it is possible to more reliably suppress the protrusion of the solder 19 from the region where the substrate 13 is arranged.

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図３は、実施の形態２における半導体装置のうちの放熱板および基板を示す概略平面図である。図３を参照して、実施の形態２の半導体装置１０１は、基板の構造において実施の形態１の場合とは異なっている。図３においては、半導体装置１０１のうち、放熱板１２、２枚の基板１３ａ，１３ｂおよびケース１６を概略的に図示している。 (Embodiment 2)
Next, the second embodiment, which is another embodiment, will be described. FIG. 3 is a schematic plan view showing a heat sink and a substrate in the semiconductor device according to the second embodiment. With reference to FIG. 3, the semiconductor device 101 of the second embodiment is different from the case of the first embodiment in the structure of the substrate. In FIG. 3, among the semiconductor devices 101, the heat sinks 12, the two substrates 13a and 13b, and the case 16 are schematically shown.

図３を参照して、放熱板１２上には、２枚の基板１３ａ，１３ｂが配置される。基板１３ａ，１３ｂは、放熱板１２の長手方向であるＸ方向に間隔をあけて隣り合うように配置される。基板１３ａ，１３ｂはそれぞれ、金属板２１と、絶縁板２２とを含む。基板１３ａ，１３ｂにはそれぞれ、図１および図２に表れる凹部２６が形成される。 With reference to FIG. 3, two substrates 13a and 13b are arranged on the heat sink 12. The substrates 13a and 13b are arranged so as to be adjacent to each other at intervals in the X direction, which is the longitudinal direction of the heat radiating plate 12. The substrates 13a and 13b each include a metal plate 21 and an insulating plate 22. Recesses 26 appearing in FIGS. 1 and 2, respectively, are formed on the substrates 13a and 13b, respectively.

このような半導体装置１０１においては、基板１３ａ，１３ｂの放熱板１２に対向する面に凹部２６が形成されるため、溶融したはんだ１９のうちの余剰な分が凹部２６内に流れ込む。よって、余剰な分のはんだ１９をそれぞれの基板１３ａ，１３ｂに形成された凹部２６内に溜めることができる。したがって、基板１３ａ，１３ｂの配置された領域からのはんだ１９のはみ出しを抑制することができる。 In such a semiconductor device 101, since the recess 26 is formed on the surface of the substrates 13a and 13b facing the heat sink 12, the excess portion of the molten solder 19 flows into the recess 26. Therefore, the excess solder 19 can be stored in the recesses 26 formed in the respective substrates 13a and 13b. Therefore, it is possible to suppress the protrusion of the solder 19 from the regions where the substrates 13a and 13b are arranged.

（実施の形態３）
次に、さらに他の実施の形態である実施の形態３について説明する。図４は、実施の形態３における半導体装置のうちの放熱板および基板を示す概略平面図である。図４を参照して、実施の形態３の半導体装置１０２は、凹部の構造において実施の形態２の場合とは異なっている。 (Embodiment 3)
Next, the third embodiment, which is still another embodiment, will be described. FIG. 4 is a schematic plan view showing a heat sink and a substrate in the semiconductor device according to the third embodiment. With reference to FIG. 4, the semiconductor device 102 of the third embodiment is different from the case of the second embodiment in the structure of the recess.

図４を参照して、実施の形態２における半導体装置１０２において、放熱板１２上には、２枚の基板１３ｃ，１３ｄが配置される。凹部２６ａは、基板１３ｃの外周の全域に沿って形成されておらず、基板１３ｃの外周に沿って複数並べて配置される。凹部２６ｂは、基板１３ｄの外周の全域に沿って形成されておらず、基板１３ｄの外周に沿って複数並べて配置される。なお、凹部２６ａ，２６ｂはそれぞれ間隔をあけて配置される。凹部２６ａ，２６ｂはそれぞれ、放熱板１２の板厚方向に見た平面視において、長方形である。このようにすることにより、溶融して流れた余剰な分のはんだ１９を、基板１３ｃ，１３ｄの外周に沿って複数並べて配置された凹部２６ａ，２６ｂ内に溜めることができる。したがって、このような半導体装置１０２によれば、基板１３ｃ，１３ｄの配置された領域からのはんだ１９のはみ出しを抑制することができる。 With reference to FIG. 4, in the semiconductor device 102 according to the second embodiment, two substrates 13c and 13d are arranged on the heat sink 12. A plurality of recesses 26a are not formed along the entire outer circumference of the substrate 13c, but are arranged side by side along the outer circumference of the substrate 13c. A plurality of recesses 26b are not formed along the entire outer circumference of the substrate 13d, but are arranged side by side along the outer circumference of the substrate 13d. The recesses 26a and 26b are arranged at intervals. Each of the recesses 26a and 26b is rectangular in a plan view of the heat radiating plate 12 in the plate thickness direction. By doing so, the excess solder 19 that has melted and flowed can be stored in the recesses 26a and 26b that are arranged side by side along the outer periphery of the substrates 13c and 13d. Therefore, according to such a semiconductor device 102, it is possible to suppress the protrusion of the solder 19 from the region where the substrates 13c and 13d are arranged.

（実施の形態４）
次に、さらに他の実施の形態である実施の形態４について説明する。図５は、実施の形態４における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。図５を参照して、実施の形態４の半導体装置１０３は、凹部の構造において実施の形態１の場合とは異なっている。図５においては、半導体装置１０３のうち、基板１３ｅ、回路パターン１４の４つの回路板１４ａ～１４ｄおよび半導体チップ１５ａ～１５ｃを概略的に図示している。 (Embodiment 4)
Next, the fourth embodiment, which is still another embodiment, will be described. FIG. 5 is a schematic cross-sectional view showing a substrate, a circuit pattern, and a semiconductor chip in the semiconductor device according to the fourth embodiment. With reference to FIG. 5, the semiconductor device 103 of the fourth embodiment is different from the case of the first embodiment in the structure of the recess. In FIG. 5, among the semiconductor devices 103, the substrate 13e, the four circuit boards 14a to 14d of the circuit pattern 14, and the semiconductor chips 15a to 15c are schematically shown.

図５を参照して、実施の形態４における半導体装置１０３において、基板１３ｅに含まれる金属板２１ｃには、２つの凹部２６ｃ，２６ｄが形成される。金属板２１ｃには、外周側に配置される凹部２６ｃと内周側に配置される凹部２６ｄとが形成される。本実施形態においては、凹部２６ｃ，２６ｄはそれぞれ、基板１３ｅの外周の全域に沿って形成される。凹部２６ｃと凹部２６ｄとは、間隔をあけて配置される。このような半導体装置１０３によれば、溶融したはんだ１９のうちの余剰な分が２つの凹部２６ｃ，２６ｄのうちの少なくともいずれか一方に流れ込む。溶融したはんだ１９の余剰な分が多ければ、双方の凹部２６ｃ，２６ｄ内に流れ込む。よって、余剰な分のはんだ１９を凹部２６ｃ，２６ｄ内に確実に溜めることができる。したがって、このような半導体装置１０３によれば、基板１３ｅの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。 With reference to FIG. 5, in the semiconductor device 103 according to the fourth embodiment, two recesses 26c and 26d are formed in the metal plate 21c included in the substrate 13e. The metal plate 21c is formed with a recess 26c arranged on the outer peripheral side and a recess 26d arranged on the inner peripheral side. In the present embodiment, the recesses 26c and 26d are formed along the entire outer circumference of the substrate 13e, respectively. The recess 26c and the recess 26d are arranged at intervals. According to such a semiconductor device 103, the surplus portion of the molten solder 19 flows into at least one of the two recesses 26c and 26d. If there is a large excess of the molten solder 19, it will flow into both recesses 26c and 26d. Therefore, the excess solder 19 can be reliably stored in the recesses 26c and 26d. Therefore, according to such a semiconductor device 103, it is possible to more reliably suppress the protrusion of the solder 19 from the region where the substrate 13e is arranged.

（実施の形態５）
次に、さらに他の実施の形態である実施の形態５について説明する。図６は、実施の形態５における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。図６を参照して、実施の形態５の半導体装置１０４は、凹部の構造において実施の形態１および実施の形態４の場合とは異なっている。 (Embodiment 5)
Next, the fifth embodiment, which is still another embodiment, will be described. FIG. 6 is a schematic cross-sectional view showing a substrate, a circuit pattern, and a semiconductor chip in the semiconductor device according to the fifth embodiment. With reference to FIG. 6, the semiconductor device 104 of the fifth embodiment is different from the case of the first embodiment and the fourth embodiment in the structure of the recess.

図６を参照して、実施の形態５における半導体装置１０４において、基板１３ｆに含まれる金属板２１ｅには、凹部２６ｅが形成される。凹部２６ｅの深さは、金属板２１ｅの厚みよりも小さい。すなわち、Ｚ方向で示す放熱板１２の板厚方向における金属板２１ｅの他方の面２１ｂから底壁面２７ｃまでの長さＴ３は、金属板２１ｅの厚みＴ１よりも小さい。このようにすることにより、金属板２１ｅの一部を除去して凹部２６ｅを形成する際の金属板２１ｅの除去量を少なくして、生産性を良好にすることができる。また、金属板２１ｅとはんだ１９との接触面積を広く確保することができる。なお、放熱板１２の板厚方向において凹部２６ｅが位置する領域の金属板２１ｅの厚み、すなわち、底壁面２７ｃから面２１ａまでの金属板２１ｅの厚みＴ４については、金属板２１ｅの厚みＴ１の１／２～１／４程度にすると良い。 With reference to FIG. 6, in the semiconductor device 104 according to the fifth embodiment, the recess 26e is formed in the metal plate 21e included in the substrate 13f. The depth of the recess 26e is smaller than the thickness of the metal plate 21e. That is, the length T 3 from the other surface 21b of the metal plate 21e to the bottom wall surface 27c in the plate thickness direction of the heat radiating plate 12 shown in the Z direction is smaller than the thickness T 1 of the metal plate 21e. By doing so, the amount of metal plate 21e removed when a part of the metal plate 21e is removed to form the recess 26e can be reduced, and the productivity can be improved. Further, a wide contact area between the metal plate 21e and the solder 19 can be secured. Regarding the thickness T 4 of the metal plate 21e in the region where the recess 26e is located in the plate thickness direction of the heat radiation plate 12, that is, the thickness T 4 of the metal plate 21e from the bottom wall surface 27c to the surface 21a, the thickness T 1 of the metal plate 21e. It is good to set it to about 1/2 to 1/4 of.

（実施の形態６）
次に、さらに他の実施の形態である実施の形態６について説明する。図７は、実施の形態６における半導体装置１０５の一部を示す概略断面図である。図７を参照して、実施の形態６の半導体装置１０５は、放熱板の構造において実施の形態１の場合とは異なっている。なお、理解の容易の観点から、後述するコーティング層３７を厚く図示している。 (Embodiment 6)
Next, the sixth embodiment, which is still another embodiment, will be described. FIG. 7 is a schematic cross-sectional view showing a part of the semiconductor device 105 according to the sixth embodiment. With reference to FIG. 7, the semiconductor device 105 of the sixth embodiment is different from the case of the first embodiment in the structure of the heat sink. From the viewpoint of easy understanding, the coating layer 37 described later is shown thickly.

図７を参照して、実施の形態６における半導体装置１０５において、放熱板１２ｄは、放熱板１２ｄの板厚方向に見た平面視において、基板１３と重なる第１領域３６ａと、基板１３と重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部には、放熱板１２ｄよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃは、放熱板１２ｄの一方の主面１２ａのうちのケース１６が配置される領域に相当する。すなわち、第３領域３６ｃは、第１の面１６ａに対向する領域である。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。この場合、コーティング層３７は、めっき層である。本実施形態においては、半導体装置１０５に備えられるケース１６は、第３領域３６ｃ上に固定され、基板１３の外周を取り囲む。 With reference to FIG. 7, in the semiconductor device 105 according to the sixth embodiment, the heat radiating plate 12d has a first region 36a that overlaps with the substrate 13 and overlaps with the substrate 13 in a plan view of the heat radiating plate 12d in the plate thickness direction. Includes a second region 36b that does not. A third region 36c, which has a lower wettability of the solder 19 than the heat sink 12d, is formed in at least a part of the second region 36b. The third region 36c corresponds to the region where the case 16 is arranged in one of the main surfaces 12a of the heat sink 12d. That is, the third region 36c is a region facing the first surface 16a. In the third region 36c, a coating layer 37 having a lower wettability of the solder 19 than in the second region 36b is formed. The coating layer 37 includes a plating layer. In this case, the coating layer 37 is a plating layer. In the present embodiment, the case 16 provided in the semiconductor device 105 is fixed on the third region 36c and surrounds the outer periphery of the substrate 13.

上記半導体装置１０５において、第３領域３６ｃは、はんだ１９の濡れ性が放熱板１２ｄよりも低い。したがって、基板１３の配置された領域の回りに第３領域３６ｃを形成することにより、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。この場合、凹部２６が形成されるため、凹部２６内にも余剰の分のはんだ１９を溜めることができる。さらに第３領域３６ｃでは、はんだ１９の濡れ性が低いため、溶融したはんだ１９が第３領域３６ｃに流れ込みにくい。よって、はんだ１９による影響を低減して放熱板１２ｄにケース１６を固定することができる。 In the semiconductor device 105, the wettability of the solder 19 in the third region 36c is lower than that of the heat sink 12d. Therefore, by forming the third region 36c around the region where the substrate 13 is arranged, it is possible to more reliably suppress the protrusion of the solder 19 from the region where the substrate 13 is arranged. In this case, since the recess 26 is formed, the excess solder 19 can be stored in the recess 26 as well. Further, in the third region 36c, since the wettability of the solder 19 is low, it is difficult for the molten solder 19 to flow into the third region 36c. Therefore, the case 16 can be fixed to the heat radiating plate 12d by reducing the influence of the solder 19.

また、本実施形態では、第３領域３６ｃには、第２領域３６ｂのうちの第３領域３６ｃ以外の領域よりもはんだ１９の濡れ性の低いコーティング層３７としてのめっき層が形成されている。めっき層は、比較的安価に形成することができる。したがって、上記半導体装置１０５の生産性を良好にすることができる。めっき層の材質としては、例えば量産性を考慮すると、クロムを挙げることができる。 Further, in the present embodiment, the third region 36c is formed with a plating layer as a coating layer 37 having a lower wettability of the solder 19 than the regions other than the third region 36c in the second region 36b. The plating layer can be formed at a relatively low cost. Therefore, the productivity of the semiconductor device 105 can be improved. As the material of the plating layer, for example, chromium can be mentioned in consideration of mass productivity.

なお、めっき層の材質として、例えばアルミニウムを用いることにしてもよい。また、コーティング層３７としては、例えば、アルミニウムの層をスパッタリングにより形成した層を採用してもよい。 As the material of the plating layer, for example, aluminum may be used. Further, as the coating layer 37, for example, a layer obtained by forming an aluminum layer by sputtering may be adopted.

（実施の形態７）
次に、さらに他の実施の形態である実施の形態７について説明する。図８は、実施の形態７における半導体装置１０６の一部を示す概略断面図である。図８を参照して、実施の形態７における半導体装置１０６は、放熱板および基板の構造において実施の形態１の場合とは異なっている。 (Embodiment 7)
Next, the seventh embodiment, which is still another embodiment, will be described. FIG. 8 is a schematic cross-sectional view showing a part of the semiconductor device 106 according to the seventh embodiment. With reference to FIG. 8, the semiconductor device 106 in the seventh embodiment is different from the case of the first embodiment in the structure of the heat sink and the substrate.

図８を参照して、実施の形態７における半導体装置１０６において、金属板２１ｇには凹部２６は形成されていない。図１および図２を併せて参照して、実施の形態７における半導体装置１０６は、放熱板１２ｄと、放熱板１２ｄ上に接触して配置されるはんだ１９と、はんだ１９上に接触して配置され、はんだ１９により放熱板１２ｄに対して固定される基板１３ｇと、基板１３ｇ上に配置される回路パターン１４と、回路パターン１４上に配置される半導体チップ１５ａ～１５ｃと、を備える。放熱板１２ｄは、放熱板１２ｄの板厚方向に見た平面視において、基板１３ｇと重なる第１領域３６ａと、基板１３ｇと重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部に、放熱板１２ｄよりもはんだの濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。 With reference to FIG. 8, in the semiconductor device 106 according to the seventh embodiment, the recess 26 is not formed in the metal plate 21g. With reference to FIGS. 1 and 2, the semiconductor device 106 according to the seventh embodiment is arranged in contact with the heat radiating plate 12d, the solder 19 arranged in contact with the heat radiating plate 12d, and the solder 19. The substrate 13g is fixed to the heat radiating plate 12d by the solder 19, the circuit pattern 14 arranged on the substrate 13g, and the semiconductor chips 15a to 15c arranged on the circuit pattern 14. The heat radiating plate 12d includes a first region 36a that overlaps with the substrate 13g and a second region 36b that does not overlap with the substrate 13g in a plan view of the heat radiating plate 12d in the plate thickness direction. A third region 36c, which has a lower wettability of solder than the heat sink 12d, is formed in at least a part of the second region 36b. In the third region 36c, a coating layer 37 having a lower wettability of the solder 19 than in the second region 36b is formed. The coating layer 37 includes a plating layer.

半導体装置１０６の製造時においては、まず放熱板１２ｄ上の所定の箇所にフィルム状のはんだ１９を載置し、その上に基板１３ｇを載置する。次に、リフローによりはんだ１９を溶融させ、基板１３ｇと放熱板１２ｄとをはんだ１９によって接合する。ここで、本願の半導体装置１０６においては、基板１３ｇとは重ならない第２領域３６ｂの少なくとも一部に、放熱板１２ｄよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃは、はんだ１９の濡れ性が放熱板１２ｄよりも低いため、溶融したはんだ１９が第３領域３６ｃを流れるおそれを低減することができる。したがって、基板１３ｇの配置された領域、この場合、第１領域３６ａの回りに第３領域３６ｃを形成することにより、基板１３ｇの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。また、このような構成によれば、第３領域３６ｃをはんだ１９が流れるのを望まない領域とすることができる。この場合、第３領域３６ｃは、ケース１６が取り付けられる領域である。このようにして、はんだ１９による影響を低減して放熱板１２ｄにケース１６を固定することができる。 At the time of manufacturing the semiconductor device 106, first, a film-shaped solder 19 is placed at a predetermined position on the heat radiating plate 12d, and then a substrate 13g is placed on the film-shaped solder 19. Next, the solder 19 is melted by reflow, and the substrate 13 g and the heat sink 12d are joined by the solder 19. Here, in the semiconductor device 106 of the present application, a third region 36c having a lower wettability of the solder 19 than the heat radiating plate 12d is formed in at least a part of the second region 36b that does not overlap with the substrate 13g. Since the wettability of the solder 19 in the third region 36c is lower than that of the heat sink 12d, it is possible to reduce the possibility that the molten solder 19 will flow through the third region 36c. Therefore, by forming the third region 36c around the region where the substrate 13g is arranged, in this case, the first region 36a, the protrusion of the solder 19 from the region where the substrate 13g is arranged can be more reliably suppressed. Can be done. Further, according to such a configuration, the third region 36c can be a region where the solder 19 does not want to flow. In this case, the third area 36c is an area to which the case 16 is attached. In this way, the case 16 can be fixed to the heat radiating plate 12d by reducing the influence of the solder 19.

（実施の形態８）
次に、さらに他の実施の形態である実施の形態８について説明する。図９は、実施の形態８における半導体装置１０７の一部を示す概略平面図および概略断面図である。概略平面図を上側に図示し、概略断面図を下側に図示している。図９を参照して、実施の形態８の半導体装置１０７は、放熱板および基板の構造において実施の形態３の場合とは異なっている。なお、図９および後述する図１０に示す概略平面図において、領域の相違を異なるハッチングで示している。 (Embodiment 8)
Next, the eighth embodiment, which is still another embodiment, will be described. FIG. 9 is a schematic plan view and a schematic cross-sectional view showing a part of the semiconductor device 107 in the eighth embodiment. A schematic plan view is shown on the upper side, and a schematic cross-sectional view is shown on the lower side. With reference to FIG. 9, the semiconductor device 107 of the eighth embodiment is different from the case of the third embodiment in the structure of the heat sink and the substrate. In the schematic plan view shown in FIG. 9 and FIG. 10 described later, the differences in the regions are shown by different hatching.

図９を参照して、実施の形態８における半導体装置１０７において、放熱板１２ｆは、放熱板１２ｆの板厚方向に見た平面視において、基板１３ｈ，１３ｉと重なる第１領域３６ａと、基板１３ｈ，１３ｉと重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部には、放熱板１２ｆよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。この場合、第２領域３６ｂと第３領域３６ｃが同じである。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。このように、基板１３ｈ，１３ｉの配置された領域に相当する第１領域３６ａの回りに第３領域３６ｃを形成することにより、基板１３ｈ，１３ｉの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。 With reference to FIG. 9, in the semiconductor device 107 according to the eighth embodiment, the heat radiating plate 12f has a first region 36a overlapping the substrates 13h and 13i and a substrate 13h in a plan view of the heat radiating plate 12f in the plate thickness direction. , A second region 36b that does not overlap with 13i. A third region 36c, which has a lower wettability of the solder 19 than the heat sink 12f, is formed in at least a part of the second region 36b. In this case, the second region 36b and the third region 36c are the same. In the third region 36c, a coating layer 37 having a lower wettability of the solder 19 than in the second region 36b is formed. The coating layer 37 includes a plating layer. In this way, by forming the third region 36c around the first region 36a corresponding to the region where the substrates 13h and 13i are arranged, the solder 19 protrudes from the region where the substrates 13h and 13i are arranged. It can be surely suppressed.

（実施の形態９）
次に、さらに他の実施の形態である実施の形態９について説明する。図１０は、実施の形態９における半導体装置１０８の一部を示す概略平面図および概略断面図である。概略平面図を上側に図示し、概略断面図を下側に図示している。図１０を参照して、実施の形態９の半導体装置１０８は、放熱板の構造において実施の形態８の場合とは異なっている。 (Embodiment 9)
Next, a ninth embodiment, which is still another embodiment, will be described. FIG. 10 is a schematic plan view and a schematic cross-sectional view showing a part of the semiconductor device 108 according to the ninth embodiment. A schematic plan view is shown on the upper side, and a schematic cross-sectional view is shown on the lower side. With reference to FIG. 10, the semiconductor device 108 of the ninth embodiment is different from the case of the eighth embodiment in the structure of the heat sink.

図１０を参照して、半導体装置１０８において、放熱板１２ｇの第３領域３６ｃにコーティング層３７は形成されていない。第３領域３６ｃの表面３８における表面粗さＲｍｓは、第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さい。はんだ１９は表面粗さが粗いと濡れやすい傾向にある。このように第３領域３６ｃの表面粗さＲｍｓを第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さくするよう放熱板１２ｇの表面性状を変更することにより、第３領域３６ｃをはんだ１９の濡れ性の低い状態とすることができる。このようにすることによっても、基板１３ｈ，１３ｉの配置された領域、この場合、第１領域３６ａからのはんだ１９のはみ出しを抑制することができる。第３領域３６ｃに相当する放熱板１２ｇの表面を研磨することにより、第３領域３６ｃの表面粗さＲｍｓを第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さくすることができる。 With reference to FIG. 10, in the semiconductor device 108, the coating layer 37 is not formed in the third region 36c of the heat sink 12g. The surface roughness Rms on the surface 38 of the third region 36c is smaller than the surface roughness Rms of the fourth region 36d, which is a region other than the third region 36c in the second region 36b. Solder 19 tends to get wet easily when the surface roughness is rough. In this way, the surface texture of the heat sink 12g is set so that the surface roughness Rms of the third region 36c is smaller than the surface roughness Rms of the fourth region 36d, which is a region other than the third region 36c of the second region 36b. By changing the region 36c, the wettability of the solder 19 can be changed. By doing so, it is possible to suppress the protrusion of the solder 19 from the regions where the substrates 13h and 13i are arranged, in this case, the first region 36a. By polishing the surface of the heat sink 12g corresponding to the third region 36c, the surface roughness Rms of the third region 36c can be adjusted to the surface of the fourth region 36d which is a region other than the third region 36c in the second region 36b. The roughness can be smaller than Rms.

表面粗さＲｍｓは、例えば原子間力顕微鏡を用いて測定できる。原子間力顕微鏡として、たとえばＢｒｕｋｅｒ社製のＤｉｍｅｎｓｉｏｎ Ｉｃｏｎ ｗｉｔｈ ＳｃａｎＡｓｙｓｔを用いることができる。測定モードは、Ｔａｐｐｉｎｇ Ｍｏｄｅで行い、カンチレバーは前述の測定モード用のカンチレバーである、同じくＢｒｕｋｅｒ社製のＮＣＨＶを用いることができる。測定範囲としては、例えば１回の測定範囲を７０μｍ×７０μｍとすることで測定することができる。測定箇所としては、放熱板１２ｇの広範囲の情報を入手することが好ましい。例えば図１０に示すようにそれぞれ放熱板１２ｇの重心を通って垂直に交わる二本の二点鎖線で示すように十字方向に放熱板１２ｇを４分割し、それぞれの分割領域３９ａ，３９ｂ，３９ｃ，３９ｄ内で第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄと第３領域３６ｃとでそれぞれ１点ずつ測定する。二点鎖線測定した４点の平均値をそれぞれ計算する。そして、第３領域３６ｃの表面粗さＲｍｓの平均値が、第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄのＲｍｓの平均値より小さい値になることを確認すればよい。 The surface roughness Rms can be measured using, for example, an atomic force microscope. As the atomic force microscope, for example, a Dimension Icon with ScanAsyst manufactured by Bruker can be used. The measurement mode is a tapping mode, and as the cantilever, an NCHV also manufactured by Bruker, which is a cantilever for the above-mentioned measurement mode, can be used. As the measurement range, for example, one measurement range can be set to 70 μm × 70 μm. As a measurement point, it is preferable to obtain a wide range of information on the heat sink 12 g. For example, as shown in FIG. 10, the heat sink 12g is divided into four in the cross direction as shown by two two-dot chain lines that intersect vertically through the center of gravity of the heat sink 12g, respectively, and the divided regions 39a, 39b, 39c, respectively. In 39d, one point is measured in each of the fourth region 36d and the third region 36c, which are regions other than the third region 36c in the second region 36b. Two-dot chain line Calculate the average value of the measured four points. Then, confirm that the average value of the surface roughness Rms of the third region 36c is smaller than the average value of the Rms of the fourth region 36d, which is a region other than the third region 36c in the second region 36b. Just do it.

（他の実施の形態）
なお、上記の実施の形態１においては、凹部２６は、面２１ａに平行に配置される底壁面２７ａと、底壁面２７ａに垂直に交差する側壁面２７ｂとによって取り囲まれていることとしたが、これに限らず、凹部２６は、底壁面２７ａと、底壁面２７ａに傾斜して交差する側壁面２７ｂとによって取り囲まれていてもよい。また、底壁面２７ａを設けず、面２１ａに傾斜する側壁面２７ｂによって取り囲まれていることとしてもよい。側壁面２７ｂを傾斜させる場合、側壁面２７ｂと面２１ａとのなす角度が鈍角であると、凹部２６内に溶融したはんだが流れ込みやすくなる。また、凹部２６を取り囲む壁面は、曲面を含んでいてもよい。実施の形態２から実施の形態６に示す凹部２６ａ等についても同様である。 (Other embodiments)
In the first embodiment, the recess 26 is surrounded by the bottom wall surface 27a arranged parallel to the surface 21a and the side wall surface 27b perpendicularly intersecting the bottom wall surface 27a. Not limited to this, the recess 26 may be surrounded by the bottom wall surface 27a and the side wall surface 27b that is inclined and intersects the bottom wall surface 27a. Further, the bottom wall surface 27a may not be provided and may be surrounded by the side wall surface 27b inclined to the surface 21a. When the side wall surface 27b is inclined, if the angle formed by the side wall surface 27b and the surface 21a is an obtuse angle, the molten solder easily flows into the recess 26. Further, the wall surface surrounding the recess 26 may include a curved surface. The same applies to the recesses 26a and the like shown in the second to sixth embodiments.

また、上記の実施の形態において、溝状の凹部２６を形成する場合、溝状の凹部２６は、蛇行していても良いし、深さが異なる位置を設けるようにしてもよい。 Further, in the above embodiment, when the groove-shaped recess 26 is formed, the groove-shaped recess 26 may meander or may be provided at a position having a different depth.

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments disclosed here are exemplary in all respects and are not restrictive in any way. The scope of the present invention is defined by the scope of claims, not the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

本願の半導体装置は、基板の配置された領域からのはんだのはみ出しの抑制が求められる場合に特に有利に適用され得る。 The semiconductor device of the present application may be particularly advantageously applied when it is required to suppress the protrusion of solder from the region where the substrate is arranged.

１１，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８ 半導体装置
１２，１２ｄ，１２ｆ，１２ｇ 放熱板
１２ａ，１２ｂ 主面
１２ｃ，１６ｃ 外周面
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１３ｉ 基板
１４ 回路パターン
１４ａ，１４ｂ，１４ｃ，１４ｄ 回路板
１５ａ，１５ｂ，１５ｃ 半導体チップ
１６ ケース
１６ａ，１６ｂ，１６ｅ，２１ａ，２１ｂ，２２ａ，２２ｂ 面
１６ｄ，１６ｆ 内周面
１７ａ，１７ｂ，１７ｃ 端子
１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆ ワイヤ
１９，２０ はんだ
２１，２１ｃ，２１ｅ，２１ｆ，２１ｇ 金属板
２２ 絶縁板
２３ａ，２３ｂ，２３ｃ，２３ｄ 壁部
２６，２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ 凹部
２７ａ，２７ｃ 底壁面
２７ｂ 側壁面
３１ａ，３１ｂ，３１ｃ 部分
３２ａ 貫通孔
３３ａ，３３ｂ，３３ｃ 領域
３４ａ 端面
３６ａ 第１領域
３６ｂ 第２領域
３６ｃ 第３領域
３６ｄ 第４領域
３７ コーティング層
３８ 表面
３９ａ，３９ｂ，３９ｃ，３９ｄ 領域 11, 101, 102, 103, 104, 105, 106, 107, 108 Semiconductor devices 12, 12d, 12f, 12g Heat-dissipating plates 12a, 12b Main surface 12c, 16c Outer peripheral surfaces 13, 13a, 13b, 13c, 13d, 13e, 13f, 13g, 13h, 13i Board 14 Circuit pattern 14a, 14b, 14c, 14d Circuit board 15a, 15b, 15c Semiconductor chip 16 Case 16a, 16b, 16e, 21a, 21b, 22a, 22b Surface 16d, 16f Inner peripheral surface 17a , 17b, 17c Terminals 18a, 18b, 18c, 18d, 18e, 18f Wire 19, 20 Solder 21,21c, 21e, 21f, 21g Metal plate 22 Insulation plate 23a, 23b, 23c, 23d Wall 26, 26a, 26b, 26c, 26d, 26e Recesses 27a, 27c Bottom wall surface 27b Side wall surface 31a, 31b, 31c Part 32a Through hole 33a, 33b, 33c Region 34a End surface 36a First region 36b Second region 36c Third region 36d Fourth region 37 Coating layer 38 Surface 39a, 39b, 39c, 39d regions

Claims (12)

放熱板と、
前記放熱板上に接触して配置されるはんだと、
前記はんだ上に接触して配置され、前記はんだにより前記放熱板に対して固定される基板と、
前記基板上に配置される回路パターンと、
前記回路パターン上に配置される半導体チップと、を備え、
前記基板の前記放熱板に対向する面には、凹部が形成される、半導体装置。 With a heat sink,
The solder placed in contact with the heat sink and
A substrate that is placed in contact with the solder and fixed to the heat sink by the solder,
The circuit pattern arranged on the board and
With a semiconductor chip arranged on the circuit pattern,
A semiconductor device in which a recess is formed on a surface of the substrate facing the heat sink. 前記凹部は、溝状である、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the recess is groove-shaped. 前記凹部は、前記基板の外周の全域に沿って形成される、請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the recess is formed along the entire outer circumference of the substrate. 前記凹部は、前記基板の外周に沿って複数並べて形成される、請求項１または請求項２に記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein a plurality of the recesses are formed side by side along the outer periphery of the substrate. 前記基板は、
前記放熱板上に配置され、第１の主面を有する金属板と、
前記第１の主面上に配置され、前記金属板とは反対側に位置する主面である第２の主面を有し、前記第２の主面において前記回路パターンに接触する絶縁板と、を含み、
前記放熱板の板厚方向において、前記凹部の深さは、前記金属板の厚みよりも小さい、請求項１から請求項４のいずれか１項に記載の半導体装置。 The substrate is
A metal plate arranged on the heat sink and having a first main surface,
With an insulating plate arranged on the first main surface, having a second main surface which is a main surface located on the opposite side of the metal plate, and in contact with the circuit pattern on the second main surface. , Including
The semiconductor device according to any one of claims 1 to 4, wherein the depth of the recess is smaller than the thickness of the metal plate in the plate thickness direction of the heat radiating plate. 前記放熱板は、前記放熱板の板厚方向に見た平面視において、前記基板と重なる第１領域と、前記基板と重ならない第２領域と、を含み、
前記第２領域の少なくとも一部に、前記放熱板よりも前記はんだの濡れ性の低い第３領域が形成される、請求項１から請求項５のいずれか１項に記載の半導体装置。 The heat radiating plate includes a first region that overlaps with the substrate and a second region that does not overlap with the substrate in a plan view seen in the plate thickness direction of the heat radiating plate.
The semiconductor device according to any one of claims 1 to 5, wherein a third region having a lower wettability of the solder than the heat sink is formed in at least a part of the second region. 放熱板と、
前記放熱板上に接触して配置されるはんだと、
前記はんだ上に接触して配置され、前記はんだにより前記放熱板に対して固定される基板と、
前記基板上に配置される回路パターンと、
前記回路パターン上に配置される半導体チップと、を備え、
前記放熱板は、前記放熱板の板厚方向に見た平面視において、前記基板と重なる第１領域と、前記基板と重ならない第２領域と、を含み、
前記第２領域の少なくとも一部に、前記放熱板よりも前記はんだの濡れ性の低い第３領域が形成される、半導体装置。 With a heat sink,
The solder placed in contact with the heat sink and
A substrate that is placed in contact with the solder and fixed to the heat sink by the solder,
The circuit pattern arranged on the board and
With a semiconductor chip arranged on the circuit pattern,
The heat radiating plate includes a first region that overlaps with the substrate and a second region that does not overlap with the substrate in a plan view seen in the plate thickness direction of the heat radiating plate.
A semiconductor device in which a third region having a lower wettability of the solder than the heat sink is formed in at least a part of the second region. 前記第３領域の表面粗さＲｍｓは、前記第２領域のうちの前記第３領域以外の領域の表面粗さＲｍｓよりも小さい、請求項７に記載の半導体装置。 The semiconductor device according to claim 7, wherein the surface roughness Rms of the third region is smaller than the surface roughness Rms of the region other than the third region of the second region. 前記第３領域には、前記第２領域のうちの前記第３領域以外の領域よりも前記はんだの濡れ性の低いコーティング層が形成される、請求項７に記載の半導体装置。 The semiconductor device according to claim 7, wherein a coating layer having a lower wettability of the solder is formed in the third region as compared with a region other than the third region in the second region. 前記コーティング層は、めっき層を含む、請求項９に記載の半導体装置。 The semiconductor device according to claim 9, wherein the coating layer includes a plating layer. 前記第３領域は、前記基板の外周の全域に沿って形成される、請求項７から請求項１０のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 7 to 10, wherein the third region is formed along the entire outer circumference of the substrate. 前記第３領域上に固定され、前記基板の外周を取り囲むケースをさらに備える、請求項７から請求項１１のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 7 to 11, further comprising a case fixed on the third region and surrounding the outer periphery of the substrate.
JP2018211363A 2018-11-09 2018-11-09 Semiconductor device Pending JP2022031611A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018211363A JP2022031611A (en) 2018-11-09 2018-11-09 Semiconductor device
PCT/JP2019/041083 WO2020095654A1 (en) 2018-11-09 2019-10-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018211363A JP2022031611A (en) 2018-11-09 2018-11-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2022031611A true JP2022031611A (en) 2022-02-22

Family

ID=70612389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211363A Pending JP2022031611A (en) 2018-11-09 2018-11-09 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2022031611A (en)
WO (1) WO2020095654A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244224A (en) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd Part soldering method of semiconductor device
JP2006140401A (en) * 2004-11-15 2006-06-01 Toshiba Corp Semiconductor integrated circuit device
JP5145729B2 (en) * 2007-02-26 2013-02-20 富士電機株式会社 Solder bonding method and semiconductor device manufacturing method using the same
JP5665786B2 (en) * 2012-03-26 2015-02-04 三菱電機株式会社 Semiconductor device
CN115274465A (en) * 2016-06-14 2022-11-01 三菱电机株式会社 Power semiconductor device

Also Published As

Publication number Publication date
WO2020095654A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
EP1577992B1 (en) Semiconductor laser assembly
US10242961B2 (en) Semiconductor device
JPH0476212B2 (en)
US9159715B2 (en) Miniaturized semiconductor device
KR101812908B1 (en) Semiconductor device
US20220037226A1 (en) Power module substrate and power module
US20220122920A1 (en) Semiconductor device
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
KR102548231B1 (en) Semiconductor module and semiconductor device used therein
JP2018195717A (en) Semiconductor module, semiconductor module base plate and semiconductor device manufacturing method
JP2022031611A (en) Semiconductor device
JP2000286289A (en) Board laminated with metal, and semiconductor device
US20220005743A1 (en) Semiconductor module and semiconductor device used therefor
JP7310161B2 (en) Semiconductor device and its manufacturing method
US11552065B2 (en) Semiconductor device
JP7221401B2 (en) Electric circuit board and power module
JPWO2020090411A1 (en) Semiconductor device
WO2019163941A1 (en) Substrate for power modules, and power module
JP4088394B2 (en) Insulated circuit board and semiconductor device using the same
JP2016134586A (en) Power semiconductor module
KR20150097923A (en) Semiconductor package and clip structure for the same
JP4749165B2 (en) Multi-wiring board
JP2007088190A (en) Package for receiving high heat-dissipation electronic component
US20210210421A1 (en) Power semiconductor module
WO2018216412A1 (en) Power module substrate and power module