JP2022025037A - コマンド処理方法及びストレージ装置 - Google Patents

Abstract

【課題】コマンドをプロトコルに追加の際、コントローラの再設計必要なしに、ホストのコマンドを処理し得るコマンド処理方法及びストレージ装置を提供する。
【解決手段】ホストからストレージ装置へのコマンドを処理する方法であり、ストレージ装置の第１コントローラでホストに露出された第１キューを経由しホストから第１コマンドを受信する段階、ストレージ装置で第１コマンドに基づき第２コマンドを生成する段階、ストレージ装置で第２キューを経由しストレージ装置の第２コントローラに第２コマンドを提供する段階、第２コントローラで第２キューから第２コマンドを取得、処理する段階、第１コントローラで第２コマンドの状態に基づきホストに第１コマンドの完了を知らせる信号を転送する段階を備え、第２コマンドを取得、処理する段階はストレージ装置の不揮発性ストレージ媒体にアクセスするためであり、第２コマンドと第２キューはホストに露出されない。
【選択図】 図１

Description

本発明は、ストレージ装置に関し、特に、コマンドがプロトコルに追加されているとしても、コントローラを再設計する必要なしに、ホストのコマンドを処理することができるコマンド処理方法及びストレージ装置に関する。

ホストコンピューティング装置は、ストレージインターフェースプロトコルを使用してＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）のような不揮発性ストレージ装置にアクセスする。
不揮発性ストレージ装置は、プロトコルを使用して生成されたコマンドを処理するコントローラを含む。
プロトコルの技術が発展するにつれて、より多くの機能（又は特徴）（たとえば、コマンド）が、プロトコルに追加されることが可能である。

既存のＳＳＤは、ＳＳＤコントローラを再設計しない限り、追加された機能（又は特徴）を処理することができないという問題がある。
したがって、コマンドがプロトコルに追加されても、ＳＳＤコントローラを再設計する必要なしに、ホストのコマンドを処理することができるＳＳＤコントローラの開発が課題となっている。

特開２００４－１１８４１３号公報

本発明は上記従来のストレージ装置における課題点に鑑みてなされたものであって、本発明の目的は、ストレージ装置向けのコマンドを処理するコマンド処理方法及びストレージ装置を使用して、コマンドがプロトコルに追加されているとしても、コントローラを再設計する必要なしに、ホストのコマンドを処理することができるコマンド処理方法及びストレージ装置を提供することにある。

上記目的を達成するためになされた本発明によるコマンド処理方法は、ホストからストレージ装置へのコマンドを処理する方法であって、前記ストレージ装置の第１コントローラにより、前記ホストに露出された（ｅｘｐｏｓｅｄ）第１キューを経由して前記ホストから第１コマンドを受信する段階と、前記ストレージ装置により、前記第１コマンドに基づいて、第２コマンドを生成する段階と、前記ストレージ装置により、第２キューを経由して前記ストレージ装置の第２コントローラに前記第２コマンドを提供する段階と、前記第２コントローラにより、前記第２キューから前記第２コマンドを取得、処理する段階と、前記第１コントローラにより、前記第２コマンドの状態に基づいて、前記ホストに前記第１コマンドの完了を知らせる信号を転送する段階と、を備え、前記第２コマンドを取得、処理する段階は、前記ストレージ装置の不揮発性ストレージ媒体にアクセスするためであり、前記第２コマンドと前記第２キューは、前記ホストに露出されないことを特徴とする。

前記第２コマンドは、第１コマンドの一部を含むことが好ましい。
前記第１コマンドが、オペレーションと、第１及び第２のメモリ範囲と、に関連し、前記第２コマンドが前記オペレーションと前記第１メモリの範囲とを含む場合、前記ストレージ装置により、前記オペレーションと前記第２メモリの範囲を含む第３コマンドを生成する段階と、前記ストレージ装置により、前記第２キューを経由して前記第３コマンドを前記第２コントローラに提供する段階と、前記第２コントローラにより、前記第２キューから前記第３コマンドを取得・処理する段階と、をさらに備え、前記第１コントローラにより前記ホストに、前記第１コマンドの完了を知らせる信号を転送する段階は、前記第２コマンドの状態及び前記第３コマンドの状態に基づくことが好ましい。
前記オペレーションは、前記第１及び第２のメモリ範囲の割り当て解除（ｄｅａｌｌｏｃａｔｉｎｇ）を含むことが好ましい。
前記第２及び第３コマンドは、同時に取得・処理されることが好ましい。
前記第２コマンドは、前記第１コマンドと異なることが好ましい。

前記ストレージ装置が不揮発性ストレージ装置である場合、前記第１コントローラ及び第２コントローラは、不揮発性メモリエクスプレス（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ：ＮＶＭｅ）プロトコルにしたがい、前記第１キューは、前記ＮＶＭｅプロトコルにしたがう提出キューを含み、前記第１コマンドは、ＮＶＭｅコマンドを含むことが好ましい。
前記第２コントローラにより、前記ホストに露出されない第１完了キューに第１完了状態を提供する段階、をさらに備えることが好ましい。
前記信号を転送する段階は、前記第１完了状態を前記第１完了キューに処理する段階に基づいて、第２完了状態を第２完了キューに提出する段階を含み、前記第２完了キューは、前記ホストに露出されることが好ましい。

上記目的を達成するためになされた本発明によるストレージ装置は、ストレージ装置であって、不揮発性ストレージ媒体と、前記不揮発性ストレージ媒体に接続された１つ以上のプロセッサと、を備え、前記１つ以上のプロセッサのそれぞれは、第１コントローラ及び第１キューを介して、ホストから第１コマンドを受信し、前記第１コマンドに基づいて第２コマンドを生成し、第２キューを介して第２コントローラに前記第２コマンドを提供し、前記第２コントローラを介して、前記第２キューから前記第２コマンドを取得・処理し、前記第２コマンドの状態に基づいて、前記第１コントローラを介して、前記第１コマンドが完了されることを知らせるために、前記ホストに信号を転送するように構成され、前記第１キューは、前記ホストに露出され、前記第２コマンドと前記第２キューは、前記ホストに露出されず、前記１つ以上のプロセッサは、前記第２コマンドを処理するために、前記ストレージ装置の前記不揮発性ストレージ媒体にアクセスするようにさらに構成されることを特徴とする。

本発明に係るコマンド処理方法及びストレージ装置によれば、ＤＳＭの割り当て解除コマンドが、それぞれ別途のＬＢＡ範囲を有する独立したアンマップコマンドに分割されるため、ＬＢＡ範囲を並列的に処理することは、ストレージ装置の性能を向上させ、また、各ＬＢＡ範囲のオーバーラップを確認することは、ＬＢＡ範囲の受動ロックとロック解除が防止されるためプロセッサのオーバーヘッドを減少させる、という効果がある。

本発明の一実施形態によるデータのストレージと検索（又は回収：ｒｅｔｒｉｅｖａｌ）システムの概略構成を示すブロック図である。 本発明の一実施形態によるストレージ通信プロトコル、又はベンダー定義コマンドに関連されるコマンドを提出・処理するための多様なモジュールを説明するためのレイアウト図である。 本発明の一実施形態による内部提出キューに提出キューエントリ（ＳＱＥ）に格納された内部コマンドを示す図である。 本発明の一実施形態によって与えられた名前空間で所定の論理ブロックアドレスを割り当て解除（マッピング解除）するためのデータセット管理（ＤＳＭ）コマンドを処理することを説明するためのフローチャートである。

次に、本発明に係るコマンド処理方法及びストレージ装置を実施するための形態の具体例を図面を参照しながら説明する。

以下では、例としての実施形態が添付された図面を参照して、より詳細に説明し、図面のような参照符号は、全体にわたって同一の構成要素を指す。
しかし、本開示は、多様で異なる形態に具現化され、表現された実施形態に限定・構成されているものと解釈されてはならない。
むしろ、これらの実施形態は、例示として提供され、本開示が徹底的かつ完璧に、完全に当業者に本開示の態様と特徴を伝えるようにする。
したがって、通常の技術者が、本開示の態様と特徴を完全に理解するのに必要としない過程、構成要素、及び技術は、示されないことがあり得る。
特に別の意味を示していると明示されない限り、添付された図面と説明全体にわたって同じ参照符号は同じ構成要素を示し、したがって、これらの説明は繰り返されないことがあり得る。なお、図面では、明確さのためにレイヤー、構成要素、及び領域の相対的なサイズは、誇張及び／又は簡略化される。

「第１」、「第２」、「第３」などの用語は、多様な構成要素、領域、レイヤー、及びセクションを説明するために使用することがあり、構成要素、領域、レイヤー、及びセクションは、これらの用語に限定されないことが理解されるだろう。
これらの用語は、構成要素、領域、レイヤー又はセクションを、他の構成要素、領域、レイヤー、又はセクションと区別するためにのみ使用する。
したがって、上述した第１構成要素、領域、レイヤー、又はセクションは、発明の技術的思想から逸脱しない範囲内で、第２構成要素、領域、レイヤー、又はセクションと称される。

専門用語は、特定の実施形態を説明するためのものであり、発明の概念を限定するために使用されない。
「実質的に」、「約」及びこれと類似した用語は、程度を表す用語ではない、近似したことを表す用語として使用され、測定値又は計算値の固有の偏差を、通常の技術者が認定するようにするためである。

単数形で記述された用語は、文脈上明らかに別の意味を示していると判定されない限り、複数形も含むように意図した。
詳細な説明で使用される「含む（ｃｏｍｐｒｉｓｅ）」という用語は、明示された特徴、整数、段階、オペレーション、及び／又は構成要素の存在を特定するが、１つ以上の他の特徴、整数、段階、オペレーション、構成要素、及び／又はそれらの集合の存在若しくは追加を排除しない。
使用した「及び／又は」という用語は、１つ以上のリストされた要素のすべての組み合わせを含む。
構成要素の前に使用される「少なくとも１つ以上」のような表現は、リストの個々の構成要素を限定せずに、構成要素の全体のリストを限定する。
なお、発明の概念による実施形態を説明するときに使用する「できる」という表現は、「本開示の１つ以上の実施形態を」指す。
また、「望ましい」という用語は、例示又は図面を指すために使用される。前記説明において使用された、「使用」という用語は、「活用」という用語と同じ意味だとみなされうる。

構成要素又はレイヤーが「～に」「接続される」、「結合される」、又は「隣接した」という用語として、他の構成要素又はレイヤーに参照される場合、他の構成要素又はレイヤーと直接接続されるか、結合されるか、又は隣接することができ、１つ以上の介在する構成要素又はレイヤーが存在することができるというのが理解されるだろう。
一方、構成要素やレイヤーが「直接に」、「直接接続された」、「直接結合された」、「すぐ隣接した」のような用語として、他の構成要素又はレイヤーに参照される場合、その間には介在する構成要素又はレイヤーが存在しない。

説明の中のすべての数値範囲は、引用した範囲に含まれるすべての同じ数値的精度のサブ範囲を含むように意図した。
たとえば、「１から１０まで」という範囲は、記載された最小値１．０と記載された最大値１０．０の間の、例えば「２．４から７．６まで」のように、最小値は１．０より大きいか同一であり、最大値は１０．０より小さいか同一であるすべてのサブ範囲を含むように意図した。
説明の中の最大数値限定は、すべてのそれより小さいサブ数値限定を含むように意図しており、最小数値限定は、すべてのそれより大きいサブ数値限定を含むように意図した。

ホストコンピューティング装置は、通信プロトコルを使用してＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）のような不揮発性ストレージ装置にアクセスする。
不揮発性ストレージ装置は、プロトコルを使用して生成されたコマンドを処理するコントローラを含む。
プロトコルのテクノロジーが発展するにつれて、漸進的により多くの機能（又は特徴）（たとえば、コマンド）がプロトコルに追加されることがある。
既存のＳＳＤは、ＳＳＤコントローラを再設計しない限り、追加された機能（又は特徴）を処理することができない。
したがって、コマンドがプロトコルに追加されるとしても、ＳＳＤコントローラを再設計する必要なく、ホストのコマンドを処理することができるＳＳＤコントローラが存在することが望ましい。

一般的に、本発明の実施形態は、通信プロトコルにしたがい、ホストのコマンドを処理するように実施されるストレージ装置に関するものである。
例えば、通信プロトコルは、不揮発性メモリエクスプレス（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ：ＮＶＭｅ）プロトコルであり得る。
しかし、本発明の実施形態は、これに限定されず、当業者が認識することができる他のプロトコルで拡張することも可能である。
一実施形態で、ホストのコマンドは、ストレージ装置上で実行される１つ以上の内部コマンドに分解される。
ストレージ装置は、複数の内部コマンドを持ってくる（フェッチする）か実行する内部コントローラを含む。
一実施形態では、ホストと内部コントローラと間の通信経路が設定されない。
したがって、内部コントローラがホストに露出されない。

一実施形態で、ホストは、ＮＶＭｅインターフェースなどのようなインターフェースを使用してホストに露出されてストレージ装置に接続される、外部提出キューにホストコマンドを伝達する。
ストレージ装置の外部コントローラは、ホストコマンドを持ってくる（フェッチする）か取得することができ、フェッチされたコマンドをストレージ装置のプロセッサに伝達して内部コマンドを生成する。
内部コマンドは、１つ以上の内部提出キューに伝達される。
一実施形態では、内部の提出キューと内部コントローラは、ホストに露出されない。

内部コントローラは、内部コマンドを持ってくる（フェッチする）か取得することができ、コマンドがホストから開始されるように、内部コマンドを通信プロトコル（例えば、ＮＶＭｅ ｐｒｏｔｏｃｏｌ）にしたがう標準的なコマンド、又はベンダーの特定のコマンドとしてプロセッサによって実行されるように伝達する。
一実施形態では、内部コマンドは、他のストレージ装置（例えば、並列関係）と、互いに同時に、フェッチ又は取得され、そして実行される。
同時に、及び並列の関係という用語は、順次処理より速い速度で、実質的に同じ時間に及び／又はその他類似したものなどを意味し得る。

図１は、本発明の一実施形態によるデータのストレージと検索（又は回収、ｒｅｔｒｉｅｖａｌ）システム１００の概略構成を示すブロック図である。
データのストレージと検索（又は回収、ｒｅｔｒｉｅｖａｌ）システム１００は、同じ又は別のオペレーティングシステムで実施される、１つ以上のホスト装置（１０２ａ、１０２ｂ）（又は以下でホストと呼ばれる）を含む。
１つ以上の複数のホスト装置１０２ａ、１０２ｂは、ストレージインターフェースバス（１０６ａ及び１０６、全体として１０６として参照される）を介してデータストレージ装置１０４に接続される。
たとえば、ストレージインターフェースバス１０６は、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）バスであり得る。
一実施形態では、ホスト装置（１０２ａ、１０２ｂ）は、データストレージ装置１０４から、ストレージインターフェースバス１０６を介してストレージインターフェースプロトコルを使用して、データを送信及び受信する。

ストレージインターフェースプロトコルは、「ｈｔｔｐ：／／ｎｖｍｅｘｐｒｅｓｓ．ｏｒｇ」で利用可能な、２０２０年３月９日に発表された「ＮＶＭ Ｅｘｐｒｅｓｓ ｂａｓｅ ｓｐｅｃｉｆｉｃａｔｉｏｎ ｒｅｖｉｓｉｏｎ １．４ａ」（より以前又は将来の改正を含む）で説明されるＮＶＭｅプロトコルであり得る。
ＮＶＭｅプロトコルは、本実施形態を説明するための例示として使用する。
しかし、当業者は、発明の技術的思想から離れることなく、多様な実施形態を、現在又は将来のＮＶＭｅプロトコルと同様のストレージインターフェースプロトコルに拡張することができるということを理解しなければならない。

ホスト装置（１０２ａ、１０２ｂ）は、データを処理するように実装されるプロセッサ（１０８ａ、１０８ｂ）を含む。
プロセッサ（１０８ａ、１０８ｂ）は、汎用中央処理装置（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ：ＣＰＵ）、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、又はソフトウェア、マイクロコード、及び／若しくはファームウェアで実装された他の形態の処理装置であり得る。

一実施形態で、プロセッサ（１０８ａ、１０８ｂ）は、ホストメモリ空間（１１０ａ、１１０ｂ）と接続される。
ホストメモリ空間（１１０ａ、１１０ｂ）は、静的ランダムアクセスメモリ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＤＲＡＭ）、及び／又はその他同様のものであり得る。

アプリケーションプログラムは、プロセッサ（１０８ａ、１０８ｂ）によって実行されるよう、ホストのメモリ空間（１１０ａ、１１０ｂ）に格納される。
アプリケーションプログラムは、ストレージ装置１０４にデータのストレージや検索（又は回収、ｒｅｔｒｉｅｖａｌ）を要請するか、又はストレージ装置１０４からデータのストレージや検索（又は回収、ｒｅｔｒｉｅｖａｌ）の要請を受ける。
アプリケーションプログラムは、ストレージ又は検索（又は回収、ｒｅｔｒｉｅｖａｌ）したデータに基づいて出力を生成する。
例えば、出力は、ディスプレイ装置に検索（又は回収、ｒｅｔｒｉｅｖａｌ）されたデータを表示するものである。
一実施形態では、内部コマンドがストレージ装置により、アプリケーションプログラムの要請を処理するために使用される場合、要請は、より速く、より少ないオーバーヘッドで処理されることが可能である。

また、ホストメモリ空間（１１０ａ、１１０ｂ）は、１つ以上の外部提出キュー（ＳＱ）（１１２ａ、１１２ｂ）、及び１つ以上の外部完了キュー（ＣＱ）（１１４ａ、１１４ｂ）を包含（又は格納、ｓｔｏｒｅ）する。
ホスト装置（１０２ａ、１０２ｂ）は、外部提出キュー（１１２ａ、１１２ｂ）を経由してストレージインターフェースコマンドを提出してストレージ装置１０４がコマンドを実行し、外部完了キュー（１１４ａ、１１４ｂ）を経由して、コマンドが実行された後、ストレージ装置１０４から完了メッセージを受信する。
一実施形態では、外部提出キュー（１１２ａ、１１２ｂ）及び外部完了キュー（１１４ａ、１１４ｂ）は、ホストメモリ空間（１１０ａ、１１０ｂ）の代わりに（又はそれに加えて）、ストレージ装置１０４のコントローラメモリバッファ（ｃｏｎｔｒｏｌｌｅｒ ｍｅｍｏｒｙ ｂｕｆｆｅｒ：ＣＭＢ）に含まれることがある。
したがって、ホストメモリ空間（１１０ａ、１１０ｂ）への参照は、ＣＭＢへの参照を含むものと理解することが可能である。
２つの中のどちらの場合も、外部提出キュー（１１２ａ、１１２ｂ）及び外部完了キュー（１１４ａ、１１４ｂ）は、ホストに露出され、ホストによりアクセスされる。

一実施形態で、ホストメモリ空間（１１０ａ、１１０ｂ）は、ＰＲＰ（ｐｈｙｓｉｃａｌ ｒｅｇｉｏｎ ｐａｇｅ）／ＳＧＬ（ｓｃａｔｔｅｒ ｇａｔｈｅｒ ｌｉｓｔ）のエントリ（１１６ａ、１１６ｂ）、及びその他のデータ（１１７ａ、１１７ｂ）を含む（又は格納する（ｓｔｏｒｅ））。
たとえば、ＰＲＰ／ＳＧＬエントリ（１１６ａ、１１６ｂ）は、ホストメモリ空間（１１０ａ、１１０ｂ）の物理的メモリ位置を説明し、ＮＶＭｅ読み取りコマンドのためにストレージ装置１０４から読み取ったデータを書き込み、ＮＶＭｅ書き込みコマンドのためにストレージ装置１０４に書き込まれたデータを読み取る。
特定のストレージインターフェースコマンドの場合には、論理ブロックアドレス（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ：ＬＢＡ）の範囲は、コマンド自体に範囲を含む代わりに、ホストメモリ空間にデータ（１１７ａ、１１７ｂ）として格納される。
そのようなコマンドの例示では、ホストから提供されたＬＢＡ範囲を割り当て解除／マッピング解除するのに使用される、データセットの管理の割り当て解除コマンドがある。

ストレージ装置１０４は、ＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）のような不揮発性ストレージ装置であり得る。
ストレージ装置１０４は、通信インターフェース１１８、ＮＶＭｅサブシステム１２０、及び装置コントローラ１２２を含む。
ＮＶＭｅサブシステム１２０と装置コントローラ１２２は、別個のモジュールとして表しているが、ＮＶＭｅサブシステム１２０と装置コントローラ１２２の機能は、単一のモジュールとして統合することも可能である。
一実施形態では、通信インターフェース１１８は、ホスト装置（１０２ａ、１０２ｂ）からストレージ装置１０４への通信と、ストレージ装置１０４からホスト装置（１０２ａ、１０２ｂ）への通信を可能にする、ＰＣＩｅポート及びエンドポイントを含む。

ＮＶＭｅサブシステム１２０は、１つ以上の外部コントローラ（１２４ａ、１２４ｂ）及び１つ以上の内部コントローラ１２６を含むが、これに限定されない。
外部及び内部コントローラ（１２４ａ、１２４ｂ、１２６）は、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）のような、１つ以上のプロセッサを使用して実装される。
一実施形態では、１つ以上の外部コントローラ（１２４ａ、１２４ｂ）は、ＰＣＩｅインターフェース１１８を介してホストに露出され得、外部提出キュー及び外部完了キュー（１１２ａ、１１２ｂ及び１１４ａ、１１４ｂ）のキューオペレーションを処理するために呼び出される。
たとえば、特定の外部コントローラ（１２４ａ、１２４ｂ）は、特定の外部提出キュー（１１２ａ、１１２ｂ）のストレージインターフェースコマンドを持ってくる（フェッチする）ことができ、要請されたコマンド（例えば、要請されたコマンドが完了したことを示すインディケーション）の状態に基づいて、対応される外部完了キュー（１１４ａ、１１４ｂ）に完了状態を配置する。

一実施形態で、特定の外部コントローラ（１２４ａ、１２４ｂ）は、１つ以上の名前空間（ｎａｍｅ ｓｐａｃｅｓ）と接続される。
この場合に、ストレージ装置１０４の論理空間（ｌｏｇｉｃａｌ ｓｐａｃｅ）は、１つ以上の論理空間（ｌｏｇｉｃａｌ ｓｐａｃｅｓ）／名前空間（ｎａｍｅ ｓｐａｃｅｓ）に分割され、名前空間（ｎａｍｅ ｓｐａｃｅｓ）のそれぞれは、固有な名前空間識別子（ｎａｍｅｓｐａｃｅ ＩＤ：ＮＳＩＤ）により識別される。
たとえば、４Ｋの論理ブロックを使用する１ＴＢのストレージ装置は、それぞれ５１２ＧＢ、２５６ＧＢ、２５６ＧＢの容量を有する３つの名前空間（ｎａｍｅ ｓｐａｃｅ）で割り当てられていると仮定することができる。
ホスト装置（１０２ａ、１０２ｂ）から提供されるコマンドは、ＮＳＩＤを経由して識別される特定の名前空間（ｎａｍｅ ｓｐａｃｅ）に向けられる。

一実施形態で、１つ以上の内部コントローラ１２６は、ホスト装置（１０２ａ、１０２ｂ）から露出されず（例えば、隠されていて）、アクセスできない。
この場合に、ホスト装置（１０２ａ、１０２ｂ）と内部コントローラ１２６との間に通信インターフェース（例えば、ＰＣＩｅインターフェース）が提供されない。
一実施形態によると、内部コントローラ１２６は、外部コントローラ（１２４ａ、１２４ｂ）の機能を模倣することができる。
この場合には、内部コントローラ１２６は、まるで外部コントローラ（１２４ａ、１２４ｂ）であるかのように装置コントローラ１２２と相互作用することができる。

一実施形態で、ストレージ装置１０４は、１つ以上の内部提出キュー１３０、及び１つ以上の内部完了キュー１３２を格納する内部ＣＭＢ１２８を含む。
内部ＣＭＢ１２８は、その他のデータ１３４（例えば、内部データバッファ）及び内部ＰＲＰ／ＳＧＬエントリ１３６を含む（又は格納（ｓｔｏｒｅ））。
一実施形態で、内部コントローラ１２６は、内部ＣＭＢ１２８にアクセスして、装置コントローラ１２２から提出された内部コマンドを持って来て（フェッチして）処理する。
内部ＣＭＢ１２８のコンテンツ及び内部コマンドの処理は、ホストに露出されず（例えば、隠されていて）、アクセスできない。

一実施形態で、装置コントローラ１２２は、外部及び内部コントローラ（１２４ａ、１２４ｂ、１２６）と相互作用し、ホスト装置（１０２ａ、１０２ｂ）から要請されたコマンドを実行する。
装置コントローラ１２２は、１つ以上のプロセッサ１４０及びメディアインターフェース（ｍｅｄｉａ ｉｎｔｅｒｆａｃｅ）１４２を含むが、これに限定されない。
１つ以上のプロセッサ１４０は、外部と内部コントローラ（（１２４ａ、１２４ｂ）、１２６）との間でコマンドを処理し、ストレージ装置１０４のオペレーションを管理するためのコンピュータ読み取り可能なコマンドを実行するように構成され得る。
コンピュータ読み取り可能なコマンドは、１つ以上のプロセッサ１４０（たとえば、ファームウェアコード）によって実行される。

１つの例示では、１つ以上のプロセッサに１４０は、外部及び内部コントローラ（１２４ａ、１２４ｂ、１２６）と相互作用して、ＮＶＭメディア（ＮＶＭ ｍｅｄｉａ）１４４への、又はＮＶＭメディア１４４からの書き込み又は読み取りのコマンドを受信するように構成され得る。
１つ以上のプロセッサ１４０は、メディアインターフェース（ｍｅｄｉａ ｉｎｔｅｒｆａｃｅ）１４２を介してＮＶＭメディア１４４と相互作用して、書き込み又は読み取りの動作を効率的に行う。
ＮＶＭメディア１４４は、フラッシュメモリのような、１つ以上のタイプの不揮発性メモリを含み得る。

一実施形態で、ストレージ装置１０４は、短時間のストレージ、又はストレージ装置１０４の動作中の一時メモリのための内部メモリ１３８をさらに含む。
内部メモリ１３８は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、及び／又はＤＴＣＭ（ｄａｔａ ｔｉｇｈｔｌｙ ｃｏｕｐｌｅｄ ｍｅｍｏｒｙ）を含み得る。
内部メモリ１３８は、内部提出キュー１３０、内部完結キュー１３２、データ１３４、内部ＰＲＰ／ＳＧＬエントリ１３６、及び／又はその他類似したもののような、内部ＣＭＢ１２８に格納されたデータの一部又は全部を格納するために、内部ＣＭＢ１２８の代わりに、又は追加的に使用される。
したがって、内部ＣＭＢ１２８への参照は、内部メモリ１３８への参照を含むものと理解することが可能である。

図２は、本発明の一実施形態によるストレージインターフェースプロトコル、又はベンダー定義のコマンドと関連するコマンドを提出・処理するための多様なモジュールを説明するためのレイアウト図である。
多様なモジュールは、外部及び／又は内部コントローラ（１２４ａ、１２４ｂ、１２６）によってホスティングされる（ｈｏｓｔｅｄ）。
また、モジュールのうち、１つ以上が分離された機能的な部分であると仮定するが、当業者は、発明の技術的思想の中核から逸脱せずに、モジュールの機能が１つのモジュールに統合又は結合されるか、又はサブモジュールに、さらに細分化され得ることを認識するだろう。

一実施形態で、コマンドモジュール２００とＰＲＰ／ＳＧＬフェッチモジュール２０２のインスタンス（ｉｎｓｔａｎｃｅｓ）は、内部及び外部コントローラ（１２４ａ、１２４ｂ、１２６）に含まれ得る。
たとえば、コマンドモジュール２００は、コマンド仲裁（ａｒｂｉｔｒａｔｉｏｎ）サブモジュール、コマンドフェッチサブモジュール、コマンドパーサー（ｐａｒｓｅｒ）サブモジュール、及びコマンドディスパッチャーサブモジュールを含み得る。
コマンドフェッチサブモジュールは、外部提出キュー（１１２ａ、１１２ｂ）からホストコマンドを持ってくるように、又は内部提出キュー１３０から内部コマンドを持ってくるように（フェッチするように）実施することが可能である。
コマンド仲裁サブモジュールは、コマンドを持ってくる（フェッチする）提出キューを選ぶためには、多様なコントローラの間、及び多様で選択されたコントローラの提出キューの間を仲裁するための仲裁バーストポリシー（ａｒｂｉｔｒａｔｉｏｎ ｂｕｒｓｔ ｐｏｌｉｃｙ）を呼び出すように構成される。

コマンドパーサーサブモジュールは、コマンドフォーマット、ＮＳＩＤ有効性、予約状態、ＬＢＡ検査が必要であるかの可否、名前空間（ｎａｍｅ ｓｐａｃｅ）形式による保護情報の有効性、及び／又はその他類似したものを検査・確認するために、外部又は内部コントローラに提出されたコマンドを構文解析（ｐａｒｓｅ）するように構成され得る。
また、コマンドパーサーサブモジュールは、プログラミングされた設定情報をベースに、コマンドに対するＬＢＡオーバーラップ検査が必要な場合には、コマンドを伝達するために、ＬＢＡオーバーラップチェッカー（図示せず）とインターフェースするように構成され得る。
また、コマンドパーサーサブモジュールは、システムの性能を向上させるために、ホストサブシステムをバイパス（迂回）して、メディアインターフェース（ｍｅｄｉａ ｉｎｔｅｒｆａｃｅ）にコマンドを直接伝達する必要があるか否かを決定する。

ＬＢＡオーバーラップチェッカーは、ホスト又は内部コマンドが現在、新たに到達したコマンドと同じ範囲で実行されているか否かをチェックする役割を行う。
答えが「はい」の場合、ＬＢＡオーバーラップチェッカーは、以前に持ってきた（フェッチされた）、現在処理中のコマンドが完了するまで、新たに到達したコマンドを保持する。
コマンドディスパッチャー（ｄｉｓｐａｔｃｈｅｒ）ハードウェアサブモジュールは、コマンドのタイプ（例えば、実行、未実行、又は管理）に基づいて、多様なプロセッサにコマンドを分配する役割を行う。

ＰＲＰ／ＳＧＬフェッチモジュール２０２は、ＰＲＰ／ＳＧＬエントリ（１１６ａ、１１６ｂ）をホストメモリ（外部コントローラ（１２４ａ、１２４ｂ）の場合）から持ってくる（フェッチするか）、又は内部ＰＲＰ／ＳＧＬエントリ１３６を内部ＣＭＢ１２８（内部コントローラ１２６の場合）から持ってくるように（フェッチするように）実施される。
一実施形態で、コマンドモジュール２００及びＰＲＰ／ＳＧＬフェッチモジュール２０２は、フェッチコマンドとＰＲＰ／ＳＧＬエントリ（１１６ａ、１１６ｂ）のストレージインターフェースプロトコルに従う。

一実施形態で、ホスト装置（１０２ａ、１０２ｂ）は、ストレージインターフェースコマンドを外部提出キュー（１１２ａ、１１２ｂ）の内のいずれか１つに提供する。
外部コントローラ（１２４ａ、１２４ｂ）の内のいずれか１つのコマンドモジュール２００（例えば、コマンドフェッチサブモジュール）は、付加的な処理のために外部提出キュー（１１２ａ、１１２ｂ）からコマンドを持ってくる（フェッチする）か、取得し、装置コントローラ１２２にコマンドを伝達する。
ホストによって提供されたコマンドのタイプに応じて、装置コントローラ１２２は、ＬＢＡ範囲のようなフェッチコマンドを処理するのに必要なデータ（１１７ａ、１１７ｂ）を読み取るために、ホストメモリ（１１０ａ、１１０ｂ）にアクセスする。
一実施形態では、ホスト装置（１０２ａ、１０２ｂ）によって提供されたコマンドが、データ伝達コマンドである場合には、データ伝達コマンドに関連するデータを読み書きするためには、外部コントローラ（１２４ａ、１２４ｂ）と接続するＰＲＰ／ＳＧＬフェッチモジュール２０２は、ＰＲＰ／ＳＧＬエントリ（１１６ａ、１１６ｂ）をホストメモリ（１１０ａ、１１０ｂ）又はＣＭＢから持ってくる（フェッチする）。

一実施形態で、装置コントローラ１２２は、持ってきた（フェッチされた）コマンドに基づいて、１つ以上の内部コマンドを生成するように構成される。
１つ以上の内部コマンドは、持ってきた（フェッチされた）コマンド（たとえば、持ってきた（フェッチされた）コマンドのオペレーションコード（ｏｐｅｒａｔｉｏｎ ｃｏｄｅ））の一部を含み得る。
一実施形態で、１つ以上の内部コマンドは、持ってきた（フェッチされた）コマンドとは異なる。
たとえば、内部コマンドは、持ってきた（フェッチされた）コマンドのオペレーションコードと異なるオペレーションコードを含む。

装置コントローラ１２２は、ホスト装置（１０２ａ、１０２ｂ）がＮＶＭｅコマンドを外部提出キュー（１１２ａ、１１２ｂ）に提供する方法と同様に、内部提出キュー１３０に１つ以上の内部コマンドを提供することができる。
例えば、装置コントローラ１２２は、ハードウェアドアベル（ｄｏｏｒｂｅｌｌ）レジスタをアップデートし、内部コントローラ１２６のコマンドモジュール２００に１つ以上の内部コマンドが提出されたことを知らせる。
一実施形態で、ホスト装置（１０２ａ、１０２ｂ）から提供されたコマンドは、複数の内部コマンドに分割される。
一実施形態で、複数の内部コマンドは、１つ以上の内部コントローラ１２６により、互いに（例えば、並列に）同時に提出・処理されるため、ストレージ装置１０４の性能が向上する。

一実施形態で、内部コマンドがデータ伝達を要請する場合には、内部コントローラ１２６のＰＲＰ／ＳＧＬフェッチモジュール２０２は、内部コマンドに関連するデータを読み書きするためには、内部ＰＲＰ／ＳＧＬエントリ１３６を内部ＣＭＢ１２８から持ってくる（フェッチする）。
内部ＰＲＰ／ＳＧＬエントリ１３６は、装置コントローラ１２２から生成される。
一実施形態で、ＮＶＭメディア１４４からの伝達を要請する読み取りオペレーションの場合には、内部ＰＲＰ／ＳＧＬエントリ１３６は、デスティネーション（目的地）バッファ（ｄｅｓｔｉｎａｔｉｏｎ ｂｕｆｆｅｒ）２０４に関するものであり得る。
ＮＶＭメディア１４４に伝達しなければならない書き込みのオペレーションである場合、内部ＰＲＰ／ＳＧＬエントリ１３６は、ソースバッファ２０６であり得る。

一実施形態で、転送キューモジュール（ｔｒａｎｓｆｅｒ ｑｕｅｕｅ ｍｏｄｕｌｅ：ＴＱモジュール）２０８は、コマンドタイプ（例えば、読み取り又は書き込み）に基づいて、内部要請を処理してデータを中間バッファ（図示されず）に伝達したり、中間バッファから伝達されたりするように構成される。
たとえば、内部の読み取り又は書き込みのオペレーションに対して、伝達キューモジュール２０８は、転送記述子（ＴＲ ｄｅｓｃｒｉｐｔｏｒ：ｔｒａｎｓｆｅｒ ｄｅｓｃｒｉｐｔｏｒ）及びＤＭＡ記述子（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ ｄｅｓｃｒｉｐｔｏｒ）を含む、ダイレクトメモリアクセス（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）を制御するための特定のデータ構造に関する情報を装置コントローラ１２２から取得する。

転送記述子は、データ伝達のためのコマンドタイプ（例えば、読み取り又は書き込み）を含む。
ＤＭＡ記述子は、コマンドのタイプに対する中間バッファ上に情報を含む。
たとえば、コマンドタイプが内部リードコマンドである場合には、中間バッファは、ＮＶＭメディア１４４から読み取ったデータを一時的に保持するために、メディアインターフェース（ｍｅｄｉａ ｉｎｔｅｒｆａｃｅ）１４２によって使用される中間読み取りバッファであり得る。
コマンドタイプが内部リード（ｒｅａｄ）コマンドである場合には、中間バッファは、ＮＶＭメディア１４４から書き込まれたデータを一時的に保持するために、メディアインターフェース１４２によって使用される中間書き込みバッファであり得る

一実施形態で、ＤＭＡ管理モジュール２１０は、ＤＭＡ記述子だけではなく、内部ＰＲＰ／ＳＧＬエントリ１３６を受信し、ソースバッファ２０６からＮＶＭメディア１４４に（ＤＭＡ記述子に提供された中間バッファを介して）データを伝達するか、又はＮＶＭメディア１４４から（ＤＭＡ記述子に提供された中間バッファを介して）デスティネーションバッファ２０４に内部読み取りのオペレーションのために伝達する。

図３は、本発明の一実施形態による、内部提出キュー１３０の提出キューエントリ（ｓｕｂｍｉｓｓｉｏｎ ｑｕｅｕｅ ｅｎｔｒｙ：ＳＱＥ）として格納された内部コマンドを示す図である。
一実施形態で、内部コマンドは、外部コマンドを生成するためのストレージインターフェースプロトコルに基づいて生成される。
これと関連し、内部コマンドのサイズは、６４ｂｙｔｅの可能性があり、コマンド識別子（ｉｄｅｎｔｉｆｉｅｒ：ＩＤ）３００、オペレーションコード（ｏｐｅｒａｔｉｏｎ ｃｏｄｅ：Ｏｐｃｏｄｅ）３０２、名前空間ＩＤ（ｎａｍｅ ｓｐａｃｅ ＩＤ：ＮＳＩＤ）３０４、バッファアドレス（ｂｕｆｆｅｒ ａｄｄｒｅｓｓ）３０６、及びコマンドパラメータ３０８を含む。
コマンド識別子３００は、内部コマンドが提出される内部提出キュー１３０のコマンドＩＤであり得る。

オペレーションコード（ｏｐｅｒａｔｉｏｎ ｃｏｄｅ：Ｏｐｃｏｄｅ）３０２は、実行される特定のコマンドを識別する。
一実施形態で、オペレーションコード３０２は、ＮＶＭコマンド（たとえば、読み取り、書き込み、管理、データセットの管理、又はベンダーの特定のコマンド）を識別するＮＶＭｅのオペレーションコード３０２である。
いくつかの実施形態では、オペレーションコード３０２は、独自に内部コントローラ１２６にアクセスする、内部コマンドセットの新しいコマンドを識別する。

ＮＳＩＤ３０４は、オペレーションコード３０２により識別されたコマンドが動作する名前空間（ｎａｍｅ ｓｐａｃｅ）を識別する。
バッファアドレス３０６は、内部ＣＭＢ１２８の内部ＰＲＰ／ＳＧＬエントリ１３６（又はＰＲＰ／ＳＧＬエントリを指すポインタ）を含む。
実行と関連するコマンドに関連するいくつかのパラメータは、コマンドパラメータ３０８として格納される。

図４は、本発明の一実施形態にしたがった、所定の名前空間において与えられた論理ブロックアドレスを割り当て解除（マップ解除）するためのデータセット管理（ｄａｔａｓｅｔ ｍａｎａｇｅｍｅｎｔ：ＤＳＭ）コマンドを処理することを説明するためのフローチャートである。
プロセスが開始すると、ステップＳ４００で、プロセッサ１４０によって前処理（ｐｒｅ－ｐｒｏｃｅｓｓｉｎｇ）を行うために、外部コントローラ（１２４ａ、１２４ｂ）の内の１つが外部提出キュー（１１２ａ、１１２ｂ）からコマンドを持ってきて（フェッチして）、装置コントローラ１２２に伝達する。

ステップＳ４０２で、プロセッサ１４０は、ＬＢＡ範囲をホストメモリ（１１０ａ、１１０ｂ）からストレージ装置の内部メモリ１３８に伝達するために、例えば、ストレージインターフェースバス１０６を介してホストダイレクトメモリアクセスのオペレーションを開始することを含む、特定の前処理作業を実行する。
なお、プロセッサ１４０は、隣接していないＬＢＡ範囲の総数を識別するために、ＬＢＡ範囲をパース（ｐａｒｓｅ）する。

ステップＳ４０４で、プロセッサ１４０は、プロセッサによって識別された隣接していないＬＢＡ範囲のそれぞれに対する内部アンマップ（ｕｎｍａｐ）コマンドを生成する。
一実施形態で、アンマップコマンドは、ストレージインターフェースプロトコルの一部ではない、コマンドである。
プロセッサ１４０は、１つ以上の内部提出キュー１３０に内部アンマップコマンドを提供する。

ＬＢＡ範囲のそれぞれに提供されるアンマップコマンドは、ステップＳ４０６～ステップＳ４１２で処理される。
単に処理が１つのＬＢＡ範囲に対する１つのアンマップコマンドの関係で記述しているが、他のＬＢＡ範囲に提供された他のアンマップコマンドもまた、ステップＳ４０６～ステップＳ４１２に基づいて、並列に処理されることがあることに留意しなければならない。

ステップＳ４０６で、内部コントローラ１２６は、内部提出キュー１３０からアンマップコマンドを持ってきて（フェッチして）処理する。
内部コントローラ１２６のコマンドモジュール２００は、内部提出キュー１３０から、アンマップコマンドを持ってくる（フェッチする）ために呼び出される。
一実施形態で、アンマップコマンドの処理が、データ転送を要請しないことを考慮するとき、内部コントローラ１２６のＰＲＰ／ＳＧＬフェッチモジュール２０２は、呼び出されずに、そして、どのような内部ＰＲＰ／ＳＧＬリスト１３６も生成されない。

ステップＳ４０８で、内部コントローラ１２６（例えば、ＬＢＡオーバーラップチェッカー）は、内部アンマップコマンドのＬＢＡ範囲がホスト装置（１０２ａ、１０２ｂ）に代わって処理されるコマンドのＬＢＡとオーバーラップ（ｏｖｅｒｌａｐ）するか否かを判定する。
たとえば、アンマップコマンドのＬＢＡ範囲は、ホスト１２６の読み取りのオペレーションの対象であるＬＢＡアドレスとオーバーラップする。
オーバーラップが検出された場合、内部コントローラ１２６は、ＬＢＡ範囲のアンマップが進行する前に、ホストコマンドが完了されるまで待機する。

しかし、オーバーラップが検出されなければ、ステップＳ４１０で、内部コントローラ１２６は、１つ以上のコマンドを装置コントローラ１２２を介してメディアインターフェース１４２に転送して、ＮＶＭメディア１４４上でＬＢＡ範囲の実際のアンマップオペレーションを実施する。
コマンドパーサーサブモジュールは、また、アンマップコマンドの確認や検査を、例えば、コマンドフォーマット、ＮＳＩＤ有効性、予約状態、ＬＢＡ確認が必要であるか否かの可否、名前空間のフォーマットに基づいた保護情報の有効性及び／又はその他類似したものの確認や検査のような１つ以上のコマンドを、メディアインターフェース１４２に伝達する前に、実行するために呼び出されることがあるのが理解されるだろう。

アンマップオペレーションの完了状態が判定されれば、ステップＳ４１２で、内部コントローラ１２６は、内部完結エントリを、内部アンマップコマンドが提出された内部提出キュー１３０と関連した内部完結キュー１３２に提供する。

ステップＳ４１４で、プロセッサ１４０は、提出されたＤＳＭの割り当て解除コマンドのすべてのＬＢＡ範囲が割り当て解除（例えば、内部アンマップコマンドの状態に基づいて）されたか否かを判断する。
もし答えが「はい」ならば、ステップＳ４１６において、外部コントローラ（１２４ａ、１２４ｂ）は、外部完結エントリを、ＤＳＭ割り当て解除コマンドが提出された外部提出キュー（１１２ａ、１１２ｂ）に対応する外部完結キュー（１１４ａ、１１４ｂ）に提供する。

本発明の実施形態によるＤＳＭ割り当て解除コマンドの処理は、データのストレージ装置１０４の機能に技術的な改善を提供することに留意しなければならない。
例えば、ＤＳＭの割り当て解除コマンドが、それぞれ別途のＬＢＡ範囲を有する独立したアンマップコマンドに分割されるため、ＬＢＡ範囲を並列的に処理することは、ストレージ装置の性能を向上させることができる。
なお、各ＬＢＡ範囲のオーバーラップ（例えば、ハードウェアを介して）を確認することは、ＬＢＡ範囲の受動ロックとロック解除が防止されるため、プロセッサ１４０のオーバーヘッドを減少させる。
なお、ストレージ装置は、２つのサブシステム（例えば、ホスト装置（１０２ａ、１０２ｂ）と相互作用するホストサブシステム、及びＮＶＭメディア１４４と相互作用するフラッシュサブシステム）を含む実施形態において、ファームウェア実行の専用プロセッサ（例えば、プロセッサ１４０）を使用すれば、内部コマンドがホストサブシステムの多くの介入なしに処理されることが可能であるため、ホストサブシステム（例えば、プロセッサ１４０で実行されるファームウェア）のオーバーヘッドが減少することが可能である。

上述した１つ以上のプロセッサは、例えば、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）のような汎用／特殊目的ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔｓ）、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒｓ）、ＧＰＵ（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔｓ）、及び／又はＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ）のようなプログラム可能な論理装置を含み得ることに留意しなければならない。
本発明で使用されるプロセッサへの各機能は、ハードウェア、ファームウェア、及び／又はソフトウェアによって実行される。
プロセッサは、単一のプリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）又は複数の相互接続されたＰＣＢ上に分散されて実装され得る。
プロセッサは、他の処理回路を含み得る。
例えば、処理回路は、ＰＣＢ上で相互接続されたＦＰＧＡ及びＣＰＵの２つの処理回路を含み得る。

ストレージインターフェースコマンドを処理する方法及びシステムに対する好ましい実施形態を発明の詳細な説明及び図面を参照して詳述したが、通常の技術者によって、多様な修正が明らかに実行され得る。
したがって、本開示の原理に基づいて実装されたストレージインターフェースコマンドを処理する方法及びシステムは、具体的に詳述したもの以外の他の方法で実装されることがあるのが理解されるべきである。

１００ データのストレージ及び検索（又は回収、ｒｅｔｒｉｅｖａｌ）システム
１０２ａ、１０２ｂ ホスト装置
１０４ ストレージ装置
１０６ａ、１０６ｂ インターフェースバス
１０８ａ、１０８ｂ プロセッサ
１１０ａ、１１０ｂ ホストメモリ空間
１１２ａ、１１２ｂ 外部提出キュー
１１４ａ、１１４ｂ 外部完了キュー
１１６ａ、１１６ｂ ＰＲＰ／ＳＧＬエントリ
１１７ａ、１１７ｂ データ
１１８ 通信（ＰＣＩｅ）インターフェース
１２０ ＮＶＭｅサブシステム
１２２ 装置コントローラ
１２４ａ、１２４ｂ 外部コントローラ
１２６ 内部コントローラ
１２８ 内部ＣＭＢ
１３０ 内部提出キュー
１３２ 内部完結キュー
１３４ データ
１３６ 内部ＰＲＰ／ＳＧＬエントリ
１３８ 内部メモリ
１４０ プロセッサ
１４２ メディアインターフェース
１４４ ＮＶＭメディア

Claims (18)

1. ホストからストレージ装置へのコマンドを処理する方法であって、
   前記ストレージ装置の第１コントローラにより、前記ホストに露出された（ｅｘｐｏｓｅｄ）第１キューを経由して前記ホストから第１コマンドを受信する段階と、
   前記ストレージ装置により、前記第１コマンドに基づいて、第２コマンドを生成する段階と、
   前記ストレージ装置により、第２キューを経由して前記ストレージ装置の第２コントローラに前記第２コマンドを提供する段階と、
   前記第２コントローラにより、前記第２キューから前記第２コマンドを取得、処理する段階と、
   前記第１コントローラにより、前記第２コマンドの状態に基づいて、前記ホストに前記第１コマンドの完了を知らせる信号を転送する段階と、を備え、
   前記第２コマンドを取得、処理する段階は、前記ストレージ装置の不揮発性ストレージ媒体にアクセスするためであり、前記第２コマンドと前記第２キューは、前記ホストに露出されないことを特徴とするコマンド処理方法。
2. 前記第２コマンドは、第１コマンドの一部を含むことを特徴とする請求項１に記載のコマンド処理方法。
3. 前記第１コマンドが、オペレーションと、第１及び第２のメモリ範囲と、に関連し、
   前記第２コマンドが前記オペレーションと前記第１メモリの範囲とを含む場合、
   前記ストレージ装置により、前記オペレーションと前記第２メモリの範囲を含む第３コマンドを生成する段階と、
   前記ストレージ装置により、前記第２キューを経由して前記第３コマンドを前記第２コントローラに提供する段階と、
   前記第２コントローラにより、前記第２キューから前記第３コマンドを取得・処理する段階と、をさらに備え、
   前記第１コントローラにより前記ホストに、前記第１コマンドの完了を知らせる信号を転送する段階は、前記第２コマンドの状態及び前記第３コマンドの状態に基づくことを特徴とする請求項２に記載のコマンド処理方法。
4. 前記オペレーションは、前記第１及び第２のメモリ範囲の割り当て解除（ｄｅａｌｌｏｃａｔｉｎｇ）を含むことを特徴とする請求項３に記載のコマンド処理方法。
5. 前記第２及び第３コマンドは、同時に取得・処理されることを特徴とする請求項３に記載のコマンド処理方法。
6. 前記第２コマンドは、前記第１コマンドと異なることを特徴とする請求項１に記載のコマンド処理方法。
7. 前記ストレージ装置が不揮発性ストレージ装置である場合、
   前記第１コントローラ及び第２コントローラは、不揮発性メモリエクスプレス（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ：ＮＶＭｅ）プロトコルにしたがい、
   前記第１キューは、前記ＮＶＭｅプロトコルにしたがう提出キューを含み、
   前記第１コマンドは、ＮＶＭｅコマンドを含むことを特徴とする請求項１に記載のコマンド処理方法。
8. 前記第２コントローラにより、前記ホストに露出されない第１完了キューに第１完了状態を提供する段階、をさらに備えることを特徴とする請求項１に記載のコマンド処理方法。
9. 前記信号を転送する段階は、前記第１完了状態を前記第１完了キューに処理する段階に基づいて、第２完了状態を第２完了キューに提出する段階を含み、
   前記第２完了キューは、前記ホストに露出されることを特徴とする請求項８に記載のコマンド処理方法。
10. ストレージ装置であって、
    不揮発性ストレージ媒体と、
    前記不揮発性ストレージ媒体に接続された１つ以上のプロセッサと、を備え、
    前記１つ以上のプロセッサのそれぞれは、第１コントローラ及び第１キューを介して、ホストから第１コマンドを受信し、
    前記第１コマンドに基づいて第２コマンドを生成し、
    第２キューを介して第２コントローラに前記第２コマンドを提供し、
    前記第２コントローラを介して、前記第２キューから前記第２コマンドを取得・処理し、
    前記第２コマンドの状態に基づいて、前記第１コントローラを介して、前記第１コマンドが完了されることを知らせるために、前記ホストに信号を転送するように構成され、
    前記第１キューは、前記ホストに露出され、
    前記第２コマンドと前記第２キューは、前記ホストに露出されず、
    前記１つ以上のプロセッサは、前記第２コマンドを処理するために、前記ストレージ装置の前記不揮発性ストレージ媒体にアクセスするようにさらに構成されることを特徴とするストレージ装置。
11. 前記第２コマンドは、前記第１コマンドの一部を含むことを特徴とする請求項１０に記載のストレージ装置。
12. 前記第１コマンドが、オペレーションと、第１及び第２のメモリの範囲と、に関連し、
    前記第２コマンドが、前記オペレーションと前記第１メモリ範囲とを含む場合、
    前記１つ以上のプロセッサは、前記オペレーションと前記第２メモリの範囲を含む第３コマンドを生成し、
    前記第２キューを経由して、前記第２コントローラに前記第３コマンドを提供し、
    前記第２コントローラを介して、前記第２キューから前記第３コマンドを取得するようにさらに構成され、
    前記第１コントローラにより前記ホストに、前記第１コマンドの完了を知らせる信号を転送することは、第２コマンドの状態及び前記第３コマンドの状態に基づくことを特徴とする請求項１１に記載のストレージ装置。
13. 前記オペレーションは、前記第１及び第２のメモリ範囲を割り当て解除することを含むことを特徴とする請求項１２に記載のストレージ装置。
14. 前記第２及び第３のコマンドは、同時に取得・処理されることを特徴とする請求項１２に記載のストレージ装置。
15. 前記第２コマンドは、前記第１コマンドと異なることを特徴とする請求項１０に記載のストレージ装置。
16. 前記ストレージ装置が不揮発性ストレージ装置である場合、
    前記第１コントローラ及び第２コントローラは、不揮発性メモリエクスプレス（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ：ＮＶＭｅ）プロトコルにしたがい、
    前記第１キューは、前記ＮＶＭｅプロトコルにしたがう提出キューを含み、
    前記第１コマンドは、ＮＶＭｅコマンドを含むことを特徴とする請求項１０に記載のストレージ装置。
17. 前記１つ以上のプロセッサは、前記第２コントローラを介して、第１完了キューに第１完了状態を提出するようにさらに構成され、
    前記第１完了キューは、前記ホストに露出されないことを特徴とする請求項１０に記載のストレージ装置。
18. 前記信号を転送することは、前記第１完了状態を前記第１完了キューに処理することに基づいて、第２完了状態を第２完了キューに提出することを含み、
    前記第２完了キューは、前記ホストに露出されることを特徴とする請求項１７に記載のストレージ装置。
    

Images