JP2022015741A - Transformer-coupled amplifier circuit - Google Patents
Transformer-coupled amplifier circuit Download PDFInfo
- Publication number
- JP2022015741A JP2022015741A JP2020118785A JP2020118785A JP2022015741A JP 2022015741 A JP2022015741 A JP 2022015741A JP 2020118785 A JP2020118785 A JP 2020118785A JP 2020118785 A JP2020118785 A JP 2020118785A JP 2022015741 A JP2022015741 A JP 2022015741A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- transformer
- amplifier circuit
- bipolar transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本開示は、トランスを用いて電流帰還及び電圧帰還を行う増幅回路に関する。 The present disclosure relates to an amplifier circuit that performs current feedback and voltage feedback using a transformer.
トランスを用いて電流帰還及び電圧帰還を行う増幅回路は、図1を用いてすぐ後に後述するように、低いノイズフロア及び広い周波数帯域特性を有する。 An amplifier circuit that performs current feedback and voltage feedback using a transformer has a low noise floor and a wide frequency band characteristic, as will be described immediately after using FIG. 1.
従来のトランス結合型増幅回路1を図1に示す。バイポーラトランジスタ13は、ベース端子を接地される。第1巻線12と、第2巻線14及び第3巻線15とは、互いに逆相で磁界結合される。第2巻線14及び第3巻線15は、互いに同極で直列接続される。第1巻線12は、入力端子11とバイポーラトランジスタ13のエミッタ端子との間に接続される。第2巻線14は、バイポーラトランジスタ13のコレクタ端子と出力端子16の直前の結節点17との間に接続される。第3巻線15は、接地又は電源と出力端子16の直前の結節点17との間に接続される。
FIG. 1 shows a conventional transformer-coupled
トランス結合型増幅回路1の利得を、磁界結合の結合係数k=1において4倍(12dB)にするため、第1巻線12及び第3巻線15の巻線比は、1:4であり、入力端子11の電圧は、1eであり、出力端子16の電圧は、4eである。トランス結合型増幅回路1の入出力インピーダンスRIN、ROUTを等しくするためには、入力端子11から流入する電流が、1iであるならば、出力端子16へと流出する電流は、4iであればよい。
In order to make the gain of the transformer-coupled
第1巻線12を流れる電流は、入力端子11からバイポーラトランジスタ13のエミッタ端子へと、1iである。第2巻線14を流れる電流は、バイポーラトランジスタ13の性質上、バイポーラトランジスタ13のコレクタ端子から結節点17へと、1iである。第3巻線15を流れる電流は、接地又は電源から結節点17へと、4i-1i=3iである。第1巻線12、第2巻線14及び第3巻線15の巻線比を、1:n:4とすると、トランスの性質上、1i×1+1i×n=3i×4であるため、第1巻線12、第2巻線14及び第3巻線15の巻線比は、1:11:4である。バイポーラトランジスタ13のコレクタ端子の電圧は、(11+4)e=15eである。
The current flowing through the first winding 12 is 1i from the
トランス結合型増幅回路1の利得を、磁界結合の結合係数k=1において、4倍(12dB)から5倍(14dB)へと変更するためには、第1巻線12、第2巻線14及び第3巻線15の巻線比は、1:11:4から1:19:5へと変更すればよく、バイポーラトランジスタ13のコレクタ端子の電圧は、15eから24eへと変更すればよい。
In order to change the gain of the transformer-coupled
このように、トランス結合型増幅回路1は、第1巻線12、第2巻線14及び第3巻線15が巻回される単一のトランスを用いて、電流帰還及び電圧帰還を行うことにより、負帰還量を高くすることができる。そして、バイポーラトランジスタ13以外に、熱雑音源がない。よって、低いノイズフロア及び広い周波数帯域特性を得ることができる。
As described above, the transformer-coupled
しかし、トランス結合型増幅回路1の入出力インピーダンスRIN、ROUTを等しく50Ωとすると、e/i=50Ωであり、バイポーラトランジスタ13から見た負荷インピーダンスRTRは、トランス結合型増幅回路1の利得が4倍の場合、50×15/1=750Ωであり大きく、トランス結合型増幅回路1の利得が5倍の場合、50×24/1=1200Ωでありさらに大きい。よって、トランス結合型増幅回路1の電源電圧を高くしなければ、トランス結合型増幅回路1のインターセプトポイントを高くすることができない。
However, if the input / output impedances R IN and R OUT of the transformer-coupled
そこで、前記課題を解決するために、本開示は、トランスを用いて電流帰還及び電圧帰還を行う増幅回路において、低いノイズフロア、高いインターセプトポイント及び広い周波数帯域特性を得ることを目的とする。 Therefore, in order to solve the above problems, it is an object of the present disclosure to obtain a low noise floor, a high intercept point, and a wide frequency band characteristic in an amplifier circuit that performs current feedback and voltage feedback using a transformer.
前記課題を解決するために、図2に記載の増幅回路を適用する。なお、バイポーラトランジスタは、図2に図示しているが、電界効果トランジスタは、図2に図示していない。 In order to solve the above problems, the amplifier circuit shown in FIG. 2 is applied. The bipolar transistor is shown in FIG. 2, but the field effect transistor is not shown in FIG.
具体的には、本開示は、エミッタ接地のバイポーラトランジスタ又はソース接地の電界効果トランジスタと、本トランス結合型増幅回路の入力端子から出力端子への順序で互いに直列接続されるとともに、互いに磁界結合される第1巻線、第2巻線及び第3巻線と、を備え、前記バイポーラトランジスタのベース端子又は前記電界効果トランジスタのゲート端子は、前記第1巻線と前記第2巻線との間の結節点に接続され、前記バイポーラトランジスタのコレクタ端子又は前記電界効果トランジスタのドレイン端子は、前記第2巻線と前記第3巻線との間の結節点に接続されることを特徴とするトランス結合型増幅回路である。 Specifically, in the present disclosure, a bipolar transistor grounded at the emitter or a field effect transistor grounded at the source is connected in series to each other in the order from the input terminal to the output terminal of the transformer-coupled amplifier circuit, and is magnetically coupled to each other. The first winding, the second winding, and the third winding are provided, and the base terminal of the bipolar transistor or the gate terminal of the field effect transistor is located between the first winding and the second winding. The transformer is connected to the nodal point of the bipolar transistor, and the collector terminal of the bipolar transistor or the drain terminal of the field effect transistor is connected to the nodal point between the second winding and the third winding. It is a coupled amplifier circuit.
この構成によれば、トランスを用いて電流帰還及び電圧帰還を行う増幅回路において、低いノイズフロア、高いインターセプトポイント及び広い周波数帯域特性を得ることができる(具体的には、以下の記載を参照。)。 According to this configuration, it is possible to obtain a low noise floor, a high intercept point, and a wide frequency band characteristic in an amplifier circuit that performs current feedback and voltage feedback using a transformer (specifically, refer to the following description. ).
また、本開示は、前記第1巻線、前記第2巻線及び前記第3巻線は、互いに同極で直列接続され、前記第1巻線、前記第2巻線及び前記第3巻線の巻線比は、1:n-1:1であり、本トランス結合型増幅回路の利得は、磁界結合の結合係数k=1においてn倍であることを特徴とするトランス結合型増幅回路である。 Further, in the present disclosure, the first winding, the second winding and the third winding are connected in series at the same pole to each other, and the first winding, the second winding and the third winding are connected in series. The winding ratio of is 1: n-1: 1, and the gain of this transformer-coupled amplification circuit is n times at the coupling coefficient k = 1 of the magnetic field coupling. be.
また、本開示は、前記バイポーラトランジスタ又は前記電界効果トランジスタから見た負荷インピーダンスは、本トランス結合型増幅回路の入出力インピーダンスより小さいことを特徴とするトランス結合型増幅回路である。 Further, the present disclosure is a trans-coupled amplifier circuit characterized in that the load impedance seen from the bipolar transistor or the field-effect transistor is smaller than the input / output impedance of the transformer-coupled amplifier circuit.
この構成によれば、バイポーラトランジスタ(図2に図示)又は電界効果トランジスタ(図2に不図示)から見た負荷インピーダンスは、増幅回路の入出力インピーダンスより小さい。よって、増幅回路の電源電圧を高くしなくても、増幅回路のインターセプトポイントを高くすることができる。 According to this configuration, the load impedance seen from the bipolar transistor (shown in FIG. 2) or the field effect transistor (not shown in FIG. 2) is smaller than the input / output impedance of the amplifier circuit. Therefore, the intercept point of the amplifier circuit can be increased without increasing the power supply voltage of the amplifier circuit.
また、本開示は、前記第1巻線、前記第2巻線及び前記第3巻線は、単一のコアに巻回されることを特徴とするトランス結合型増幅回路である。 Further, the present disclosure is a transformer-coupled amplifier circuit characterized in that the first winding, the second winding and the third winding are wound around a single core.
この構成によれば、増幅回路は、2個のトランスを必要としないで、単一のトランスのみを必要とするため、このトランスが、理想トランスでなくても、特定の周波数で不要な発振を起こしにくい。よって、増幅回路は、設計及び製造を容易にすることができる。 According to this configuration, the amplifier circuit does not need two transformers, but only a single transformer, so even if this transformer is not an ideal transformer, it causes unnecessary oscillation at a specific frequency. Hard to wake up. Therefore, the amplifier circuit can be easily designed and manufactured.
このように、本開示は、トランスを用いて電流帰還及び電圧帰還を行う増幅回路において、低いノイズフロア、高いインターセプトポイント及び広い周波数帯域特性を得ることができる。 As described above, the present disclosure can obtain a low noise floor, a high intercept point, and a wide frequency band characteristic in an amplifier circuit that performs current feedback and voltage feedback using a transformer.
添付の図面を参照して本開示の実施形態を説明する。以下に説明する実施形態は本開示の実施の例であり、本開示は以下の実施形態に制限されるものではない。 Embodiments of the present disclosure will be described with reference to the accompanying drawings. The embodiments described below are examples of the embodiments of the present disclosure, and the present disclosure is not limited to the following embodiments.
本開示のトランス結合型増幅回路2を図2に示す。バイポーラトランジスタ25(又は電界効果トランジスタ)は、エミッタ端子(又はソース端子)を接地される。第1巻線22、第2巻線23及び第3巻線24は、入力端子21から出力端子26への順序で、互いに同極で直列接続されるとともに、互いに磁界結合される。バイポーラトランジスタ25(又は電界効果トランジスタ)のベース端子(又はゲート端子)は、第1巻線22と第2巻線23との間の結節点27に接続される。バイポーラトランジスタ25(又は電界効果トランジスタ)のコレクタ端子(又はドレイン端子)は、第2巻線23と第3巻線24との間の結節点28に接続される。図2では、バイポーラトランジスタ25を備える増幅回路について説明するが、電界効果トランジスタを含む増幅回路についても同様である。
The transformer-coupled
図2の上段では、トランス結合型増幅回路2の利得を、磁界結合の結合係数k=1において4倍(12dB)に設計するため、第1巻線22及び(第2巻線23+第3巻線24)の巻線比は、1:4であり、入力端子21の電圧は、1eであり、出力端子26の電圧は、-4eである。第1巻線22、第2巻線23及び第3巻線24の巻線比は、1:3:1であり、結節点27の電圧は、0eであり、結節点28の電圧は、-3eである。
In the upper part of FIG. 2, in order to design the gain of the transformer-coupled
(第1巻線22+第2巻線23)及び第3巻線24の巻線比は、4:1であり、第1巻線22及び第2巻線23を流れる電流は、バイポーラトランジスタ25の性質上、入力端子21から結節点28へと、1iであり、第3巻線24を流れる電流は、出力端子26から結節点28へと、4iである。入力端子21の電圧及び電流は、1e及び1iであり、出力端子26の電圧及び電流は、-4e及び4iであり、トランス結合型増幅回路2の入出力インピーダンスRIN、ROUTは、等しくe/iであり、例えば特性インピーダンス50Ωに設計することができる。
The winding ratio of (first winding 22 + second winding 23) and third winding 24 is 4: 1, and the current flowing through the first winding 22 and the second winding 23 is the
バイポーラトランジスタ25のコレクタ端子とエミッタ端子との間の電圧降下は、3eである。バイポーラトランジスタ25のコレクタ端子とエミッタ端子との間を流れる電流は、バイポーラトランジスタ25の性質上、1i+4i=5iである。バイポーラトランジスタ25から見た負荷インピーダンスRTRは、50×3/5=30Ωであり、トランス結合型増幅回路2の入出力インピーダンスRIN、ROUTより小さく、図1の場合より小さくすることができる。
The voltage drop between the collector terminal and the emitter terminal of the
図2の下段では、トランス結合型増幅回路2の利得を、磁界結合の結合係数k=1においてn倍に変更するため、第1巻線22及び(第2巻線23+第3巻線24)の巻線比は、1:nであり、入力端子21の電圧は、1eであり、出力端子26の電圧は、-neである。第1巻線22、第2巻線23及び第3巻線24の巻線比は、1:n-1:1であり、結節点27の電圧は、0eであり、結節点28の電圧は、-(n-1)eである。
In the lower part of FIG. 2, in order to change the gain of the transformer coupling
(第1巻線22+第2巻線23)及び第3巻線24の巻線比は、n:1であり、第1巻線22及び第2巻線23を流れる電流は、バイポーラトランジスタ25の性質上、入力端子21から結節点28へと、1iであり、第3巻線24を流れる電流は、出力端子26から結節点28へと、niである。入力端子21の電圧及び電流は、1e及び1iであり、出力端子26の電圧及び電流は、-ne及びniであり、トランス結合型増幅回路2の入出力インピーダンスRIN、ROUTは、等しくe/iであり、例えば特性インピーダンス50Ωに設計することができる。
The winding ratio of (first winding 22 + second winding 23) and third winding 24 is n: 1, and the current flowing through the first winding 22 and the second winding 23 is that of the
バイポーラトランジスタ25のコレクタ端子とエミッタ端子との間の電圧降下は、(n-1)eである。バイポーラトランジスタ25のコレクタ端子とエミッタ端子との間を流れる電流は、バイポーラトランジスタ25の性質上、1i+ni=(n+1)iである。バイポーラトランジスタ25から見た負荷インピーダンスRTRは、50×(n-1)/(n+1)Ωであり、トランス結合型増幅回路2の入出力インピーダンスRIN、ROUTより小さくすることができる。
The voltage drop between the collector terminal and the emitter terminal of the
以上、トランス結合型増幅回路2は、第1巻線22、第2巻線23及び第3巻線24が巻回される単一のトランスを用いて、電流帰還及び電圧帰還を行うことにより、負帰還量を高くすることができる。そして、バイポーラトランジスタ25以外に、熱雑音源がない。よって、低いノイズフロア及び広い周波数帯域特性を得ることができる。
As described above, the transformer-coupled
そして、バイポーラトランジスタ25から見た負荷インピーダンスRTRは、30Ω(図2の上段の場合)であり小さい。よって、トランス結合型増幅回路2の電源電圧を高くしなくても、トランス結合型増幅回路2のインターセプトポイントを高くすることができる。
The load impedance R TR seen from the
本開示の各巻線の巻回方法を図3に示す。第1巻線22、第2巻線23及び第3巻線24は、単一のコア29に巻回される。図3では、コア29としてメガネコアを適用する場合について説明するが、コア29として他のコアを適用する場合についても同様である。
The winding method of each winding of the present disclosure is shown in FIG. The first winding 22, the second winding 23 and the third winding 24 are wound around a
図3の左下欄では、入力端子21をコア29の外部に引き出し、同軸線又はツイスト線等をコア29に1m回(1は、巻線比。mは、任意の自然数。)だけ巻回し、第1巻線22を構成する。そして、同軸線又はツイスト線等にタップ等の結節点27を構成し、結節点27とバイポーラトランジスタ25のベース端子とを接続する。
In the lower left column of FIG. 3, the
図3の右上欄では、結節点27を起点として再び、同軸線又はツイスト線等をコア29に3m回又は(n-1)m回(3又はn-1は、巻線比。mは、任意の自然数。)だけ巻回し、第2巻線23を構成する。そして、同軸線又はツイスト線等にタップ等の結節点28を構成し、結節点28とバイポーラトランジスタ25のコレクタ端子とを接続する。
In the upper right column of FIG. 3, the coaxial line or twisted wire is again connected to the core 29 3 m times or (n-1) m times (3 or n-1 is the winding ratio. M is the winding ratio. It is wound by an arbitrary natural number.) To form the second winding 23. Then, a
図3の右下欄では、結節点28を起点として再び、同軸線又はツイスト線等をコア29に1m回(1は、巻線比。mは、任意の自然数。)だけ巻回し、第3巻線24を構成する。そして、出力端子26をコア29の外部に引き出し、各巻線の巻回を終了する。
In the lower right column of FIG. 3, the coaxial wire or twisted wire is wound around the
以上、トランス結合型増幅回路2は、単一のトランスのみを必要とするため、このトランスが、理想トランスでなくても、特定の周波数で不要な発振を起こしにくい。よって、トランス結合型増幅回路2は、設計及び製造を容易にすることができる。
As described above, since the transformer-coupled
本実施形態では、バイポーラトランジスタ25のhFEを無限大と仮定したため、第1巻線22、第2巻線23及び第3巻線24の巻線比が1:n-1:1であるときには、トランス結合型増幅回路2の利得はn倍である。実際の場合は、バイポーラトランジスタ25のhFEを無限大と仮定できず、第1巻線22、第2巻線23及び第3巻線24の巻線比が1:n-1:1であるときでも、トランス結合型増幅回路2の利得はn倍より小さい。実際の場合に、トランス結合型増幅回路2の利得をn倍にするためには、第1巻線22、第2巻線23及び第3巻線24の巻線比を1:n’(>n-1):1にすることが望ましい。
In this embodiment, since the hFE of the
トランス結合型増幅回路2の下限周波数は、トランスのL値により決まり、トランスのL値は、トランスのμ値、断面積及び巻数により決まる。トランス結合型増幅回路2の下限周波数を低周波数側に延ばすためには、例えば、トランスのμ値(コアの比透磁率)を増やすことが望ましく、トランスの巻数(上記の自然数m)を増やすことが望ましい。
The lower limit frequency of the transformer-coupled
図2において、必要に応じて、DCカット回路及びダンピング回路を追加してもよい。図3において、特定の周波数で不要な発振を起こしにくくするためには、第1巻線22、第2巻線23及び第3巻線24の間の線間キャパシタが生じないように、第1巻線22、第2巻線23及び第3巻線24を単一のコア29に巻回することが望ましい。
In FIG. 2, a DC cut circuit and a damping circuit may be added as needed. In FIG. 3, in order to make it difficult for unnecessary oscillation to occur at a specific frequency, the first winding 22, the second winding 23, and the third winding 24 are first so as not to generate a line capacitor. It is desirable to wind the winding 22, the second winding 23 and the third winding 24 around a
本開示のトランス結合型増幅回路は、低いノイズフロアを有するローノイズアンプ、高いインターセプトポイントを有する低歪みハイパワーリニアアンプ、インピーダンス整合が容易なカスケードアンプ及びテレビアンテナのブースターアンプ等に適用することができ、無線装置及び通信装置等に実装することができる。 The transformer-coupled amplifier circuit of the present disclosure can be applied to a low noise amplifier having a low noise floor, a low distortion high power linear amplifier having a high intercept point, a cascade amplifier having easy impedance matching, a booster amplifier of a TV antenna, and the like. , Can be mounted on wireless devices, communication devices, and the like.
1、2:トランス結合型増幅回路、11:入力端子、12:第1巻線、13:バイポーラトランジスタ、14:第2巻線、15:第3巻線、16:出力端子、17:結節点、21:入力端子、22:第1巻線、23:第2巻線、24:第3巻線、25:バイポーラトランジスタ、26:出力端子、27:結節点、28:結節点、29:コア 1, 2: Transformer-coupled amplifier circuit, 11: Input terminal, 12: 1st winding, 13: Bipolar transistor, 14: 2nd winding, 15: 3rd winding, 16: Output terminal, 17: Nodal point , 21: Input terminal, 22: 1st winding, 23: 2nd winding, 24: 3rd winding, 25: Bipolar transistor, 26: Output terminal, 27: Node, 28: Node, 29: Core
Claims (4)
本トランス結合型増幅回路の入力端子から出力端子への順序で互いに直列接続されるとともに、互いに磁界結合される第1巻線、第2巻線及び第3巻線と、を備え、
前記バイポーラトランジスタのベース端子又は前記電界効果トランジスタのゲート端子は、前記第1巻線と前記第2巻線との間の結節点に接続され、
前記バイポーラトランジスタのコレクタ端子又は前記電界効果トランジスタのドレイン端子は、前記第2巻線と前記第3巻線との間の結節点に接続される
ことを特徴とするトランス結合型増幅回路。 A bipolar transistor with a grounded emitter or a field effect transistor with a grounded source,
The transformer-coupled amplifier circuit is provided with a first winding, a second winding, and a third winding that are connected in series from the input terminal to the output terminal and are magnetically coupled to each other.
The base terminal of the bipolar transistor or the gate terminal of the field effect transistor is connected to a node between the first winding and the second winding.
A transformer-coupled amplifier circuit characterized in that the collector terminal of the bipolar transistor or the drain terminal of the field effect transistor is connected to a node between the second winding and the third winding.
前記第1巻線、前記第2巻線及び前記第3巻線の巻線比は、1:n-1:1であり、
本トランス結合型増幅回路の利得は、磁界結合の結合係数k=1においてn倍である
ことを特徴とする、請求項1に記載のトランス結合型増幅回路。 The first winding, the second winding, and the third winding are connected in series with the same poles to each other.
The winding ratio of the first winding, the second winding and the third winding is 1: n-1: 1.
The transformer-coupled amplifier circuit according to claim 1, wherein the gain of the transformer-coupled amplifier circuit is n times the coupling coefficient k = 1 of the magnetic field coupling.
ことを特徴とする、請求項1又は2に記載のトランス結合型増幅回路。 The trans-coupled amplifier circuit according to claim 1 or 2, wherein the load impedance seen from the bipolar transistor or the field-effect transistor is smaller than the input / output impedance of the transformer-coupled amplifier circuit.
ことを特徴とする、請求項1から3のいずれかに記載のトランス結合型増幅回路。 The trans-coupled amplifier circuit according to any one of claims 1 to 3, wherein the first winding, the second winding, and the third winding are wound around a single core. ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020118785A JP7189910B2 (en) | 2020-07-09 | 2020-07-09 | Transformer coupled amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020118785A JP7189910B2 (en) | 2020-07-09 | 2020-07-09 | Transformer coupled amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022015741A true JP2022015741A (en) | 2022-01-21 |
JP7189910B2 JP7189910B2 (en) | 2022-12-14 |
Family
ID=80120919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020118785A Active JP7189910B2 (en) | 2020-07-09 | 2020-07-09 | Transformer coupled amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7189910B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4989462A (en) * | 1972-12-26 | 1974-08-27 | ||
US6172563B1 (en) * | 1999-06-30 | 2001-01-09 | Christopher Trask | Lossless feedback transistor amplifiers with linearity augmentation |
JP2008199282A (en) * | 2007-02-13 | 2008-08-28 | Japan Radio Co Ltd | High frequency amplifier circuit, and receiving and distributing device using the same |
US20180278222A1 (en) * | 2017-03-24 | 2018-09-27 | Panasonic Corporation | Power amplification circuit |
-
2020
- 2020-07-09 JP JP2020118785A patent/JP7189910B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4989462A (en) * | 1972-12-26 | 1974-08-27 | ||
US6172563B1 (en) * | 1999-06-30 | 2001-01-09 | Christopher Trask | Lossless feedback transistor amplifiers with linearity augmentation |
JP2008199282A (en) * | 2007-02-13 | 2008-08-28 | Japan Radio Co Ltd | High frequency amplifier circuit, and receiving and distributing device using the same |
US20180278222A1 (en) * | 2017-03-24 | 2018-09-27 | Panasonic Corporation | Power amplification circuit |
CN108631735A (en) * | 2017-03-24 | 2018-10-09 | 松下电器产业株式会社 | Power amplification circuit |
JP2018164148A (en) * | 2017-03-24 | 2018-10-18 | パナソニック株式会社 | Electric power amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
JP7189910B2 (en) | 2022-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082543B2 (en) | Inductor | |
KR101499506B1 (en) | Transformer coupled distributed amplifier | |
JP4750106B2 (en) | Differential mode inductor with center tap | |
TWI382655B (en) | Origami cascaded topology for analog and mixed-signal applications | |
KR101529779B1 (en) | System and circuit for transmitting a radio frequency signal through a speaker coil | |
US20110148527A1 (en) | Dual-Loop Feedback Amplifying Circuit | |
JP2010056860A (en) | Low noise amplifier | |
CN104617905B (en) | Radio frequency amplifier and radio frequency amplification method | |
CN109661774B (en) | Low noise amplifier with reactive feedback | |
CN111434032A (en) | Amplifier with a high-frequency amplifier | |
CN107659278A (en) | A kind of Ka wave bands SiGe BiCMOS radio-frequency power amplifiers | |
WO2023040238A1 (en) | Differential power amplifier | |
CN107026621B (en) | Power amplifier system and related bias circuit | |
JP2012070151A (en) | Amplifier and transmitter | |
TWI404085B (en) | Transformer and structure thereof and power amplifier | |
US10236841B2 (en) | Differential amplifier | |
JP7189910B2 (en) | Transformer coupled amplifier circuit | |
US20220321067A1 (en) | Low noise amplifier incorporating sutardja transformer | |
CN106470014A (en) | Having harmonic wave prevents the output impedance matching networks of circuit | |
US9143100B2 (en) | Method and circuitry for multi-stage amplification | |
CN114430256A (en) | Gain-improved three-coupling low-noise amplifier, system and parameter calculation method thereof | |
US4764735A (en) | Push-pull transformer feed-back amplifier | |
US10056870B1 (en) | Balanced distributed power amplifier for monolithic microwave integrated circuit | |
CN219351689U (en) | Frequency multiplier circuit based on current multiplexing | |
Al Khoury et al. | Tunable LNA filter design using coupled-inductor Q-enhancement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7189910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |