JP2012070151A - Amplifier and transmitter - Google Patents

Amplifier and transmitter Download PDF

Info

Publication number
JP2012070151A
JP2012070151A JP2010212155A JP2010212155A JP2012070151A JP 2012070151 A JP2012070151 A JP 2012070151A JP 2010212155 A JP2010212155 A JP 2010212155A JP 2010212155 A JP2010212155 A JP 2010212155A JP 2012070151 A JP2012070151 A JP 2012070151A
Authority
JP
Japan
Prior art keywords
amplifying
unit
amplifier
signal
amplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010212155A
Other languages
Japanese (ja)
Other versions
JP5269021B2 (en
Inventor
Kohei Onizuka
浩平 鬼塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010212155A priority Critical patent/JP5269021B2/en
Publication of JP2012070151A publication Critical patent/JP2012070151A/en
Application granted granted Critical
Publication of JP5269021B2 publication Critical patent/JP5269021B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an amplifier and a transmitter that suppress deterioration of efficiency.SOLUTION: An amplifier includes a first amplification section that amplifies a signal input to an input terminal using a first amplifier element to generate a first amplification signal and a second amplification section that is connected with the first amplification section in series to amplify the first amplification signal. The amplifier also includes a transformer section that transmits the first amplification signal from the first amplification section to the second amplification section and an inductor that supplies an electric power source that drives the first amplifier element to the power supply input terminal of the first amplifier element.

Description

本発明の実施形態は、例えば送信器などにおいて電力増幅する増幅器、送信器に関する。   Embodiments described herein relate generally to an amplifier and a transmitter that perform power amplification in a transmitter, for example.

増幅回路の電源供給方式は様々なものが知られているが、入出力にトランスを用いる増幅回路においては、出力トランスを介して増幅素子に直流電源を供給することが行われている。例えば、二段構成を有し後段の増幅部に単位増幅器を並列接続した電力合成方式を採用した電力増幅器では、前後段増幅部を結合する電力分配トランス(電力分配器)の入力側巻線の中点を介して前段増幅部に電源を供給することが行われている。   Various methods for supplying power to the amplifier circuit are known. In an amplifier circuit using a transformer for input and output, DC power is supplied to the amplifier element via an output transformer. For example, in a power amplifier that has a two-stage configuration and employs a power combining method in which unit amplifiers are connected in parallel to a subsequent amplification unit, an input side winding of a power distribution transformer (power distributor) that couples the front and rear amplification units Power is supplied to the preamplifier through the middle point.

しかし、出力電力向上のため後段増幅部の電力合成数を増加すると利用する周波数が高くなり後段増幅部の電力合成数が多くなると、電力分配トランスの規模が大きくなり、電源を供給するトランスの寄生抵抗が増大して効率が悪化するという問題があった。   However, increasing the number of power combiners in the subsequent amplifier unit to increase the output power increases the frequency used, and as the number of power combiners in the subsequent amplifier unit increases, the scale of the power distribution transformer increases and the parasitics of the transformer supplying the power supply increase. There was a problem that the resistance increased and the efficiency deteriorated.

Debopriyo Chowdhury et al., IEEE JSSC, Vol.44, No.12, Dec.2009.Debopriyo Chowdhury et al., IEEE JSSC, Vol.44, No.12, Dec.2009.

このように、従来の増幅器、送信器では、電源を供給するトランスの寄生抵抗が増大して効率が悪化するという問題がある。本発明はかかる問題を解決するためになされたもので、効率の悪化を抑えた増幅器、送信器を提供することを目的としている。   As described above, the conventional amplifier and transmitter have a problem that the parasitic resistance of the transformer for supplying power increases and the efficiency deteriorates. The present invention has been made to solve such a problem, and an object thereof is to provide an amplifier and a transmitter in which deterioration of efficiency is suppressed.

実施形態の増幅器は、第1の増幅素子を用いて入力端子に入力された信号を増幅して第1増幅信号を生成する第1の増幅部と、第1の増幅部と直列接続され第1増幅信号を増幅する第2の増幅部とを備えている。また、実施形態の増幅器は、第1の増幅部から第2の増幅部へ第1増幅信号を伝送するトランス部と、第1の増幅素子の電源入力端子に該第1の増幅素子を駆動する電源を供給するインダクタとを備えている。   The amplifier according to the embodiment includes a first amplifying unit that amplifies a signal input to an input terminal using a first amplifying element to generate a first amplified signal, and a first amplifying unit that is connected in series with the first amplifying unit. A second amplifying unit for amplifying the amplified signal. The amplifier according to the embodiment drives the first amplifying element to the transformer unit that transmits the first amplified signal from the first amplifying unit to the second amplifying unit and the power input terminal of the first amplifying element. And an inductor for supplying power.

第1の実施形態に係る増幅器の構成例を示す回路図である。1 is a circuit diagram illustrating a configuration example of an amplifier according to a first embodiment. FIG. 第2の実施形態に係る増幅器の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the amplifier which concerns on 2nd Embodiment. 第3の実施形態に係る増幅器の構成例を示す平面図である。It is a top view which shows the structural example of the amplifier which concerns on 3rd Embodiment. 第4の実施形態に係る増幅器の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the amplifier which concerns on 4th Embodiment. 第5の実施形態に係る増幅器の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the amplifier which concerns on 5th Embodiment. 増幅器のコモンモード安定性のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the common mode stability of an amplifier. 第6の実施形態に係る送信器の構成例を示すブロック図である。It is a block diagram which shows the structural example of the transmitter which concerns on 6th Embodiment.

以下、図面を参照して、実施形態を詳細に説明する。   Hereinafter, embodiments will be described in detail with reference to the drawings.

(第1の実施形態)図1に示すように、第1の実施形態に係る増幅器1は、第1増幅部10および第2増幅部40を直列接続した二段構成を有している。第1増幅部10の入力端子には、入力トランスTinの出力端子が接続され、第1増幅部10の出力端子には分配部30の入力端子および電源供給部20の出力端子が接続されている。分配部30の出力端子には、第2増幅部40の入力端子が接続されている。第2増幅部40の出力端子には、合成部50の入力端子が接続され、合成部50の出力端子にはこの増幅器1の出力端子Outが接続されている。   (First Embodiment) As shown in FIG. 1, an amplifier 1 according to a first embodiment has a two-stage configuration in which a first amplification section 10 and a second amplification section 40 are connected in series. The input terminal of the first amplifying unit 10 is connected to the output terminal of the input transformer Tin, and the output terminal of the first amplifying unit 10 is connected to the input terminal of the distributing unit 30 and the output terminal of the power supply unit 20. . The output terminal of the distribution unit 30 is connected to the input terminal of the second amplification unit 40. The output terminal of the second amplifying unit 40 is connected to the input terminal of the combining unit 50, and the output terminal of the combining unit 50 is connected to the output terminal Out of the amplifier 1.

第1増幅部10は、例えばトランジスタなどの増幅素子AMP1を備えており、入力トランスTinに与えられた入力信号を所定のレベルまで増幅し、第1増幅信号として分配部30に出力する。図1に示す例では、第1増幅部10は、正負の入力端子および正負の出力端子を有する差動増幅器であり、出力端子を通じて電源を受入可能に構成されている。すなわち、増幅素子AMP1は、第1増幅部10の出力端子を介して供給された直流電源により駆動される。   The first amplifying unit 10 includes an amplifying element AMP1 such as a transistor, for example, amplifies the input signal given to the input transformer Tin to a predetermined level, and outputs the amplified signal to the distributing unit 30 as a first amplified signal. In the example shown in FIG. 1, the first amplifying unit 10 is a differential amplifier having positive and negative input terminals and positive and negative output terminals, and is configured to receive a power supply through the output terminal. That is, the amplifying element AMP1 is driven by a DC power supplied via the output terminal of the first amplifying unit 10.

分配部30は、入力された信号を所定の数に分配して出力するトランスであり、第1増幅部10および第2増幅部40を電磁的に結合する。図1に示す例では、分配部30は、入力端子に与えられた信号を2つに分配して出力端子に出力する。分配部30は、分配する数に対応するトランスT1aおよびT1bを備えている。トランスT1aおよびT1bそれぞれの入力側コイルは直列接続され、2本の開放端は分配部30の入力端子と接続されている。すなわち、直列接続されたトランスT1aおよびT1bそれぞれの入力側コイルは、分配部30全体の入力側コイルとして機能する。一方、トランスT1aおよびT1bそれぞれの出力側コイルは、それぞれ独立したまま分配部30全体の出力端子と接続されている。すなわち、トランスT1aおよびT1bそれぞれの出力側コイルは、分配部30の複数の出力側コイルとして機能する。 The distribution unit 30 is a transformer that distributes and outputs an input signal to a predetermined number, and electromagnetically couples the first amplification unit 10 and the second amplification unit 40. In the example shown in FIG. 1, the distribution unit 30 distributes the signal given to the input terminal into two and outputs it to the output terminal. The distribution unit 30 includes transformers T 1a and T 1b corresponding to the number to be distributed. The input side coils of the transformers T 1 a and T 1 b are connected in series, and the two open ends are connected to the input terminal of the distribution unit 30. That is, the input side coils of the transformers T 1a and T 1b connected in series function as input side coils of the entire distribution unit 30. On the other hand, the output side coils of the transformers T 1a and T 1b are connected to the output terminals of the entire distributor 30 while being independent of each other. That is, the output side coils of the transformers T 1 a and T 1 b function as a plurality of output side coils of the distribution unit 30.

電源供給部20は、電源Vccを第1増幅部10に供給するインタフェースである。電源供給部20は、分配部30と並列接続され、電源Vccを第1増幅部10の出力端子を介して増幅素子AMP1に与える。図1に示す例では、電源供給部20は、分配部30の入力側コイルと並列に接続されたインダクタL1(誘導性素子)により構成される。すなわち、インダクタL1の一以上の点、例えば中点に電源Vccが接続され、インダクタL1の両端子それぞれが第1増幅部10の出力端子に接続される。このとき、第1増幅部10の正負の出力端子それぞれからみたインダクタL1のインピーダンス特性が等しくなるように構成することが望ましい。差動信号間のバランス特性を向上するためである。インダクタL1をスパイラルインダクタなどにより実現する場合は、巻線長の中点に電源Vccを接続すればよい。インダクタL1は、AMP1に流れる高周波電流が電源Vccを介して増幅器外に漏れ出すことを防ぐとともに、直流電源を増幅素子AMP1に供給する作用をする。   The power supply unit 20 is an interface that supplies the power supply Vcc to the first amplification unit 10. The power supply unit 20 is connected in parallel to the distribution unit 30 and supplies the power supply Vcc to the amplification element AMP1 via the output terminal of the first amplification unit 10. In the example illustrated in FIG. 1, the power supply unit 20 includes an inductor L <b> 1 (inductive element) connected in parallel with the input side coil of the distribution unit 30. That is, the power supply Vcc is connected to one or more points of the inductor L1, for example, the middle point, and both terminals of the inductor L1 are connected to the output terminal of the first amplifying unit 10. At this time, it is desirable that the impedance characteristics of the inductor L1 viewed from the positive and negative output terminals of the first amplifying unit 10 are equal. This is to improve the balance characteristic between the differential signals. When the inductor L1 is realized by a spiral inductor or the like, the power source Vcc may be connected to the middle point of the winding length. The inductor L1 functions to prevent a high-frequency current flowing through the AMP1 from leaking out of the amplifier via the power supply Vcc and to supply a DC power supply to the amplifying element AMP1.

また、インダクタL1のインピーダンスが増幅信号の周波数において低く、分配部30の入力側コイルを見込んだインピーダンスと同等かそれよりも低い場合には、インダクタL1も信号接続に伴う整合素子として用いることができる。インダクタは、インダクタンス値を増加させるほど一般的には寄生抵抗が上昇し、第1増幅部10の電源供給損失上昇と、増幅器1全体のPAE(電力付加効率)の低下を招く。しかしインダクタL1のインピーダンスの設定を低くしすぎると、分配部30を介して第2増幅部40に伝達される第1増幅信号レベルが低下してしまうため、第2増幅部40に高い増幅利得が必要となり、増幅器1全体のPAEが低下してしまう。そのため、インダクタL1のインダクタンス値は、分配部30をなすトランスT1aおよびT1bそれぞれの素子値との兼ね合いから、増幅器1全体のPAE、利得や線形性が向上するように決定することが望ましい。 Further, when the impedance of the inductor L1 is low at the frequency of the amplified signal and is equal to or lower than the impedance expected for the input side coil of the distribution unit 30, the inductor L1 can also be used as a matching element for signal connection. . As the inductance value of the inductor increases, the parasitic resistance generally increases, leading to an increase in power supply loss of the first amplifying unit 10 and a decrease in PAE (power added efficiency) of the entire amplifier 1. However, if the impedance of the inductor L1 is set too low, the level of the first amplified signal transmitted to the second amplifying unit 40 via the distributing unit 30 is lowered, so that the second amplifying unit 40 has a high amplification gain. As a result, the PAE of the entire amplifier 1 is lowered. Therefore, it is desirable that the inductance value of the inductor L1 is determined so as to improve the PAE, gain, and linearity of the entire amplifier 1 in consideration of the element values of the transformers T 1a and T 1b constituting the distribution unit 30.

第2増幅部40は、互いに独立しAC的に並列接続された増幅素子AMP2aおよびAMP2bを備えており、第2増幅部40の入力端子は、それぞれ増幅素子AMP2aおよびAMP2bの入力端子と接続されている。同様に、第2増幅部40の出力端子は、それぞれ増幅素子AMP2aおよびAMP2bの出力端子と接続されている。すなわち、分配部30により分配された信号は、独立して第2増幅部40の増幅素子AMP2aおよびAMP2bにより増幅される。なお、第2増幅部40が備える増幅素子の数は、必要な出力電力やインピーダンス変換比、増幅素子の能力などを勘案して決定することができる。   The second amplifying unit 40 includes amplifying elements AMP2a and AMP2b that are independent from each other and connected in parallel in an AC manner. The input terminals of the second amplifying unit 40 are connected to the input terminals of the amplifying elements AMP2a and AMP2b, respectively. Yes. Similarly, the output terminal of the second amplifying unit 40 is connected to the output terminals of the amplifying elements AMP2a and AMP2b, respectively. That is, the signal distributed by the distribution unit 30 is independently amplified by the amplification elements AMP2a and AMP2b of the second amplification unit 40. The number of amplifying elements included in the second amplifying unit 40 can be determined in consideration of necessary output power, impedance conversion ratio, ability of the amplifying elements, and the like.

合成部50は、入力された所定の数の信号を合成して出力するトランスである。図1に示す例では、合成部50は、入力端子に与えられた2つの信号を1つに合成して出力端子に出力する。合成部50は、合成する数に対応するトランスT2aおよびT2bを備えている。トランスT2aおよびT2bそれぞれの入力側コイルは、それぞれ独立して合成部50全体の入力端子に接続されている。一方、トランスT2aおよびT2bそれぞれの出力側コイルは直列接続され、2本の開放端は合成部50の出力端子と接続されている。 The synthesizer 50 is a transformer that synthesizes and outputs a predetermined number of input signals. In the example illustrated in FIG. 1, the combining unit 50 combines two signals given to the input terminal into one and outputs the combined signal to the output terminal. The combining unit 50 includes transformers T 2a and T 2b corresponding to the number to be combined. The input side coils of the transformers T 2a and T 2b are independently connected to the input terminals of the entire synthesis unit 50. On the other hand, the output side coils of the transformers T 2a and T 2b are connected in series, and the two open ends are connected to the output terminal of the combining unit 50.

増幅器1は、ディスクリート部品を基板上に配置して実現してもよいし、シリコン基板上に集積回路部品として実現してもよい。   The amplifier 1 may be realized by disposing discrete components on a substrate, or may be realized as an integrated circuit component on a silicon substrate.

ここで、増幅器1の動作を簡単に説明する。入力トランスTinに入力された入力信号は、第1増幅部10の増幅素子AMP1に与えられる。増幅素子AMP1は、入力信号を所定のレベルまで増幅し、第1増幅信号として分配部30の入力端子に与える。このとき、増幅素子AMP1の電源供給は、電源供給部20のインダクタL1および第1増幅部10の出力端子を介して行われる。   Here, the operation of the amplifier 1 will be briefly described. The input signal input to the input transformer Tin is given to the amplifying element AMP1 of the first amplifying unit 10. The amplifying element AMP1 amplifies the input signal to a predetermined level, and provides it to the input terminal of the distribution unit 30 as a first amplified signal. At this time, power is supplied to the amplifying element AMP1 through the inductor L1 of the power supply unit 20 and the output terminal of the first amplifying unit 10.

第1増幅信号は、分配部30のトランスT1aおよびT1bの入力側トランスに供給され、トランスT1aおよびT1bにより分配されて分配部30の出力端子から出力される。 The first amplified signal is supplied to the input side transformer of the transformer T 1a and T 1b of the distribution unit 30, is output from the output terminal of the distributed distribution unit 30 by the transformer T 1a and T 1b.

第2増幅部40の増幅素子AMP2aおよびAMP2bは、分配部30により分配された第1増幅信号をそれぞれ所定のレベルまで増幅し、第2増幅信号として合成部50の入力端子に与える。このとき、増幅素子AMP2aおよびAMP2bの電源は、直接増幅素子AMP2aおよびAMP2bそれぞれに与えられる。   The amplifying elements AMP2a and AMP2b of the second amplifying unit 40 amplify the first amplified signal distributed by the distributing unit 30 to a predetermined level, respectively, and supply the amplified signal to the input terminal of the combining unit 50 as a second amplified signal. At this time, the power supplies of the amplification elements AMP2a and AMP2b are directly supplied to the amplification elements AMP2a and AMP2b, respectively.

2つの第2増幅信号は、合成部50のトランスT2aおよびT2bにより合成され、直列接続されたトランスT2aおよびT2bの出力側コイルの開放端から出力される。図1に示す例では、開放端の一端は増幅器1の出力端子Outに、他端はグラウンドにそれぞれ接続されている。 The two second amplified signals are synthesized by the transformers T 2a and T 2b of the synthesizer 50, and output from the open ends of the output side coils of the transformers T 2a and T 2b connected in series. In the example shown in FIG. 1, one end of the open end is connected to the output terminal Out of the amplifier 1, and the other end is connected to the ground.

このように、この実施形態の増幅器1では、前段の増幅部たる第1増幅部の増幅素子AMP1に対する電源供給が、第1増幅部10および第2増幅部40を結合する分配部30からではなく、別途備えた電源供給部20のインダクタL1を介して行われる。分配部30の入力側コイルは、分配する数に応じて直列接続されるインダクタの数が増加するから、分配部30を介して第1増幅部10の電源供給を行うと、インダクタが増加した分だけ損失が大きくなる。一方、電源供給部20のインダクタL1は、純粋に高周波電流の漏れ出しを除去する観点からインダクタの値を決定すればよいから、損失が一定以上大きくなることはない。すなわち、電源供給部20のインダクタL1を介して第1増幅部10の電源供給を行うこの実施形態では、損失を抑えることができる。特に、後段の第2増幅部40による電力合成の数(増幅素子数)が多くなればなるほど、分配部30での損失が多くなるから、損失抑制効果が大きくなる。   Thus, in the amplifier 1 of this embodiment, the power supply to the amplification element AMP1 of the first amplification unit that is the previous amplification unit is not from the distribution unit 30 that couples the first amplification unit 10 and the second amplification unit 40. This is performed via the inductor L1 of the power supply unit 20 provided separately. Since the number of inductors connected in series in the input side coil of the distribution unit 30 increases in accordance with the number of distributions, when the power is supplied to the first amplifying unit 10 via the distribution unit 30, the amount of increase in the number of inductors increases. Only the loss increases. On the other hand, the inductor L1 of the power supply unit 20 has only to determine the value of the inductor from the viewpoint of purely removing leakage of high-frequency current, and thus the loss does not increase beyond a certain level. That is, in this embodiment in which power is supplied to the first amplifying unit 10 via the inductor L1 of the power supply unit 20, loss can be suppressed. In particular, as the number of power combining (the number of amplifying elements) by the second amplifying unit 40 in the subsequent stage increases, the loss in the distributing unit 30 increases, and thus the loss suppression effect increases.

なお、上記実施形態では前段たる第1増幅部と後段たる第2増幅部の二段構成を有するものとして説明したが、これには限定されない。三段以上の構成を有するものであっても構わない。また、上記実施形態では、第1増幅部10に1つの増幅素子AMP1を備えるものとして説明したが、第2増幅部40と同様に、AC的に並列接続された2以上の増幅素子を備えていても構わない。同様に上記実施形態では、第2増幅部40が2つの増幅素子を有するものとして説明したが、1つでも構わない。   In the above embodiment, the two-stage configuration of the first amplifying unit as the previous stage and the second amplifying section as the subsequent stage has been described. However, the present invention is not limited to this. It may have three or more stages. In the above-described embodiment, the first amplifying unit 10 is described as including one amplifying element AMP1. However, like the second amplifying unit 40, two or more amplifying elements connected in parallel in an AC manner are included. It doesn't matter. Similarly, in the above embodiment, the second amplifying unit 40 has been described as having two amplifying elements, but one may be used.

(第2の実施形態)続いて、図2を参照して、第2の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第1の実施形態の増幅器における第1増幅部および第2増幅部として、増幅素子を2段以上縦積みしたカスコード増幅器を用いたものである。以下の説明において、第1の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。   (Second Embodiment) Next, an amplifier according to a second embodiment will be described with reference to FIG. In the amplifier of this embodiment, a cascode amplifier in which two or more stages of amplification elements are stacked is used as the first amplification unit and the second amplification unit in the amplifier of the first embodiment. In the following description, components common to those of the amplifier according to the first embodiment are denoted by common reference numerals, and redundant description is omitted.

図2に示すように、この実施形態の増幅器2は、第1増幅部12および第2増幅部42を直列接続した二段構成を有している。第1増幅部12の入力端子には、入力トランスTinの出力端子が接続され、第1増幅部12の出力端子には分配部32の入力端子および電源供給部20の出力端子が接続されている。分配部32の出力端子には、第2増幅部42の入力端子が接続されている。第2増幅部42の出力端子には、合成部52の入力端子が接続され、合成部52の出力端子にはこの増幅器2の出力端子Outが接続されている。   As shown in FIG. 2, the amplifier 2 of this embodiment has a two-stage configuration in which a first amplifying unit 12 and a second amplifying unit 42 are connected in series. The input terminal of the first amplifying unit 12 is connected to the output terminal of the input transformer Tin, and the output terminal of the first amplifying unit 12 is connected to the input terminal of the distributing unit 32 and the output terminal of the power supply unit 20. . The output terminal of the distribution unit 32 is connected to the input terminal of the second amplification unit 42. The output terminal of the second amplifying unit 42 is connected to the input terminal of the combining unit 52, and the output terminal of the combining unit 52 is connected to the output terminal Out of the amplifier 2.

第1の増幅部12は、カスコード接続された電界効果トランジスタQ1およびQ2、同じくQ3およびQ4を有している。入力トランスTinの一方の出力端子には、ソースが接地されたQ1のゲートが接続され、他方の出力端子には、ソースが接地されたQ3のゲートが接続されている。Q1のドレインには、ドレインが第1増幅部12の一方の出力端子と接続されたQ2のソースが接続され、Q3のドレインには、ドレインが第1増幅部12の他方の出力端子と接続されたQ4のソースが接続されている。Q2およびQ4のゲートには、バイアス電圧源Vbias2が接続されている。第1増幅部12の入力端子間には、直列接続された抵抗器とキャパシタとが並列接続され、当該抵抗器同士の接続点にはバイアス電圧源Vbias1が接続されている。すなわち、Q1およびQ3へのバイアス電圧は、Vbias1の電圧値で決定される。   The first amplifying unit 12 includes field effect transistors Q1 and Q2, and Q3 and Q4 that are cascode-connected. One output terminal of the input transformer Tin is connected to the gate of Q1 whose source is grounded, and the other output terminal is connected to the gate of Q3 whose source is grounded. The drain of Q1 is connected to the source of Q2 whose drain is connected to one output terminal of the first amplifying unit 12, and the drain of Q3 is connected to the other output terminal of the first amplifying unit 12. Q4 source is connected. A bias voltage source Vbias2 is connected to the gates of Q2 and Q4. Between the input terminals of the first amplifying unit 12, a resistor and a capacitor connected in series are connected in parallel, and a bias voltage source Vbias1 is connected to a connection point between the resistors. That is, the bias voltage to Q1 and Q3 is determined by the voltage value of Vbias1.

第1増幅部12の出力端子、すなわちQ2およびQ4のドレインは、分配部32の入力端子および電源供給部20のコイルそれぞれの両端に接続されている。   The output terminals of the first amplifying unit 12, that is, the drains of Q2 and Q4, are connected to both ends of the input terminal of the distributing unit 32 and the coil of the power supply unit 20, respectively.

この実施形態では、第2増幅部42が4つの増幅素子AMP2cないしAMP2fがAC的に並列接続されている。すなわち、この実施形態の分配部32は、第1増幅部12が出力する第1増幅信号を4つに分配することになる。分配部32は、トランスT1cないしT1fを備えており、第1の実施形態の分配部30と分配する数が相違する点を除き基本構成および機能が共通する。 In this embodiment, the second amplifying unit 42 includes four amplifying elements AMP2c to AMP2f connected in parallel in an AC manner. That is, the distribution unit 32 of this embodiment distributes the first amplified signal output from the first amplification unit 12 into four. The distribution unit 32 includes transformers T 1c to T 1f, and has the same basic configuration and function except that the number of distribution is different from that of the distribution unit 30 of the first embodiment.

第2増幅部42は、4つの増幅素子AMP2cないしAMP2fを備えており、増幅素子AMP2cないしAMP2fは、それぞれ第1増幅部12を構成する増幅素子AMP1と共通する。すなわち、第2増幅部42を構成する増幅素子AMP2cは、4つのトランジスタQ5ないしQ8、入力端子間に接続されたバイアス供給用抵抗器およびキャパシタから構成されている。増幅素子AMP2cないしAMP2fの回路構成は、増幅素子AMP1と共通である。   The second amplifying unit 42 includes four amplifying elements AMP2c to AMP2f, and the amplifying elements AMP2c to AMP2f are respectively in common with the amplifying elements AMP1 constituting the first amplifying unit 12. That is, the amplifying element AMP2c constituting the second amplifying unit 42 includes four transistors Q5 to Q8, a bias supply resistor and a capacitor connected between the input terminals. The circuit configuration of the amplifier elements AMP2c to AMP2f is the same as that of the amplifier element AMP1.

合成部52は、第1の実施形態の合成部50と合成する入力の数を除いて共通の構成および機能を有している。図2に示すように、この実施形態の合成部52では、4つの入力側コイルの中点が電源Vccと接続されている。すなわち、この実施形態の第2増幅部42では、合成部52の入力側コイルの中点を介して、各増幅素子AMP2cないしAMP2fの電源が供給されている。図2に示す例では、電源Vccは、トランスT2cの入力側コイルの中点を介してトランジスタQ6およびQ8のドレインに接続されている。合成部52の出力側コイルは、増幅器2の出力端子Outと接続されている。 The combining unit 52 has a common configuration and function except for the number of inputs to be combined with the combining unit 50 of the first embodiment. As shown in FIG. 2, in the synthesis unit 52 of this embodiment, the midpoints of the four input side coils are connected to the power supply Vcc. That is, in the second amplifying unit 42 of this embodiment, power is supplied to each of the amplifying elements AMP2c to AMP2f via the midpoint of the input side coil of the combining unit 52. In the example shown in FIG. 2, power supply Vcc is connected to the drain of the transistors Q6 and Q8 via the center point of the input-side coil of the transformer T 2c. The output side coil of the synthesizer 52 is connected to the output terminal Out of the amplifier 2.

この実施形態の増幅器2によれば、増幅素子をなすトランジスタがカスコード接続されるので、増幅素子単位での信号入出力間のアイソレーションや利得が向上し、増幅素子の耐圧緩和による信頼性の向上などが期待できる。例えば、CMOSプロセスなどにより、ゲート酸化膜圧と耐圧が異なる増幅素子を混在することができる場合には、上段側(図2の例では出力側)に高耐圧デバイス、下段側(同じく入力側)に低耐圧でgm(相互コンダクタンス)値の高いデバイスを配設することで、より機能向上を図ることができる。なお、上下デバイス(トランジスタ)の素子定数は、例えば線形増幅器の場合には増幅器の線形性や効率の観点から好ましい値に決定すればよい。また上記説明では、増幅素子をなすトランジスタが電界効果トランジスタであるとして説明したが、接合型トランジスタ(BJT)を用いても構わない。   According to the amplifier 2 of this embodiment, since the transistors constituting the amplifying elements are cascode-connected, the isolation and gain between the signal input and output in the amplifying element unit are improved, and the reliability is improved by relaxing the breakdown voltage of the amplifying elements. Etc. can be expected. For example, when amplifying elements having different gate oxide film pressures and withstand voltages can be mixed by a CMOS process or the like, a high withstand voltage device is provided on the upper stage side (output side in the example of FIG. 2), and the lower stage side (also input side). By disposing a device having a low withstand voltage and a high gm (mutual conductance) value, the function can be further improved. Note that the element constants of the upper and lower devices (transistors) may be determined to be preferable values from the viewpoint of the linearity and efficiency of the amplifier in the case of a linear amplifier, for example. In the above description, the transistor constituting the amplifying element is described as a field effect transistor. However, a junction transistor (BJT) may be used.

(第3の実施形態)続いて、図3を参照して、第3の実施形態に係る増幅器について説明する。図3は、この実施形態の増幅器のうち電源供給部および分配部の詳細な構成を示したものである。この実施形態の増幅器は、第1および第2の実施形態の増幅器の電源供給部20の構成を差動巻線型インダクタとしたものである。以下の説明において、第1および第2の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。   (Third Embodiment) Next, an amplifier according to a third embodiment will be described with reference to FIG. FIG. 3 shows a detailed configuration of the power supply unit and the distribution unit in the amplifier of this embodiment. In the amplifier of this embodiment, the configuration of the power supply unit 20 of the amplifiers of the first and second embodiments is a differential winding inductor. In the following description, components common to the amplifiers of the first and second embodiments are denoted by the same reference numerals, and redundant description is omitted.

図3に示すように、この実施形態の増幅器は、基板S上に形成されている。この実施形態の増幅器における電源供給部23は、基板S上に形成された差動巻線型インダクタにより構成されている。差動巻線型インダクタは、巻線が基板Sの主面に沿って形成されたパターンとして実現されており、巻線間の相互インダクタンスを利用することにより、一般的なスパイラルインダクタに比べて同面積でより高いインダクタンス値とQ値(quality factor)を得ることができる。この実施形態の増幅器によれば、電源供給部のインダクタとして差動巻線型インダクタを用いたので、実装面積を削減し増幅器全体の効率向上を図ることができる。なお、図3に示す例では、分配部33も差動巻線型インダクタにより構成されているが、図示しない合成部についても差動巻線型インダクタを用いて構成することで、同様の効果を得ることができる。   As shown in FIG. 3, the amplifier of this embodiment is formed on a substrate S. The power supply unit 23 in the amplifier of this embodiment is constituted by a differential winding inductor formed on the substrate S. The differential winding type inductor is realized as a pattern in which the windings are formed along the main surface of the substrate S, and has the same area as a general spiral inductor by utilizing the mutual inductance between the windings. Thus, a higher inductance value and Q value (quality factor) can be obtained. According to the amplifier of this embodiment, since the differential winding type inductor is used as the inductor of the power supply unit, the mounting area can be reduced and the efficiency of the entire amplifier can be improved. In the example shown in FIG. 3, the distribution unit 33 is also configured by a differential winding type inductor. However, the same effect can be obtained by configuring the synthesis unit (not shown) using the differential winding type inductor. Can do.

(第4の実施形態)続いて、図4を参照して、第4の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第1の実施形態の増幅器に高調波処理用素子をさらに追加したものである。以下の説明において、第1の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。   (Fourth Embodiment) Next, an amplifier according to a fourth embodiment will be described with reference to FIG. The amplifier of this embodiment is obtained by further adding a harmonic processing element to the amplifier of the first embodiment. In the following description, components common to those of the amplifier according to the first embodiment are denoted by common reference numerals, and redundant description is omitted.

図4に示すように、この実施形態の増幅器4は、電源供給部20の出力端子および分配部30の入力端子と並列接続された高調波処理用素子24を備えている。高調波処理用素子24は、増幅器4で発生した高調波を抑制する素子であり、例えば、キャパシタやインダクタからなるフィルタ回路などである。高調波処理用素子24の定数は、増幅器4の第1増幅信号の高調波成分に対するインピーダンス特性を考慮した値とすることにより、増幅器4全体の線形性、効率の向上を実現することができる。特に、高調波処理用素子24の定数を、第1増幅信号の二次高調波成分に対してインピーダンスが低くなるような素子値とすることにより、高調波成分を抑制しつつ線形性を維持し、効率を向上することができる。   As shown in FIG. 4, the amplifier 4 of this embodiment includes a harmonic processing element 24 connected in parallel with the output terminal of the power supply unit 20 and the input terminal of the distribution unit 30. The harmonic processing element 24 is an element that suppresses harmonics generated in the amplifier 4, and is, for example, a filter circuit including a capacitor and an inductor. By setting the constant of the harmonic processing element 24 to a value that considers the impedance characteristics of the amplifier 4 with respect to the harmonic component of the first amplified signal, the linearity and efficiency of the entire amplifier 4 can be improved. In particular, by setting the constant of the harmonic processing element 24 to an element value that reduces the impedance with respect to the second harmonic component of the first amplified signal, the linearity is maintained while suppressing the harmonic component. , Can improve efficiency.

なお、図4に示す例では、第1の実施形態の増幅器に高調波処理用素子24を追加しているが、第2の実施形態や第3の実施形態の増幅器に高調波処理用素子を追加しても、同様の効果を得ることができる。   In the example shown in FIG. 4, the harmonic processing element 24 is added to the amplifier of the first embodiment, but the harmonic processing element is added to the amplifier of the second embodiment or the third embodiment. Even if it adds, the same effect can be acquired.

(第5の実施形態)続いて、図5を参照して、第5の実施形態に係る増幅器について説明する。この実施形態の増幅器は、第1の実施形態の増幅器に電源供給部を追加したものである。以下の説明において、第1の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。   (Fifth Embodiment) Next, an amplifier according to a fifth embodiment will be described with reference to FIG. The amplifier of this embodiment is obtained by adding a power supply unit to the amplifier of the first embodiment. In the following description, components common to those of the amplifier according to the first embodiment are denoted by common reference numerals, and redundant description is omitted.

図5に示すように、この実施形態の増幅器5は、第1増幅部10および第2増幅部40を直列接続した二段構成を有している。第1増幅部10の入力端子には、入力トランスTinの出力端子が接続され、第1増幅部10の出力端子には分配部35の入力端子および電源供給部20の出力端子が接続されている。分配部35の出力端子には、第2増幅部40の入力端子が接続されている。第2増幅部40の出力端子には、合成部50の入力端子が接続され、合成部50の出力端子にはこの増幅器4の出力端子Outが接続されている。   As shown in FIG. 5, the amplifier 5 of this embodiment has a two-stage configuration in which a first amplifying unit 10 and a second amplifying unit 40 are connected in series. The input terminal of the first amplifying unit 10 is connected to the output terminal of the input transformer Tin, and the output terminal of the first amplifying unit 10 is connected to the input terminal of the distributing unit 35 and the output terminal of the power supply unit 20. . The output terminal of the distribution unit 35 is connected to the input terminal of the second amplification unit 40. The output terminal of the second amplifying unit 40 is connected to the input terminal of the combining unit 50, and the output terminal of the combining unit 50 is connected to the output terminal Out of the amplifier 4.

分配部35は、第1の実施形態の分配部30と同様に、入力された信号を所定の数に分配して出力するトランスであり、分配する数に対応するトランスT1gおよびT1hを備えて第1増幅部10と第2増幅部40とを結合する。トランスT1gおよびT1hは、それぞれ第1の実施形態のトランスT1aおよびT1bと対応し、同様の構成および機能を有している。トランスT1gおよびT1hそれぞれの入力側コイルは直列接続され、2本の開放端は分配部35の入力端子と接続されている。ここで、トランスT1gおよびT1hそれぞれの入力側コイルの接続点35aには、電源Vccが接続されている。直列接続されたトランスT1aおよびT1bそれぞれの入力側コイルは、分配部35全体の入力側コイルとして機能する。一方、トランスT1aおよびT1bそれぞれの出力側コイルは、それぞれ独立したまま分配部35全体の出力端子と接続されている。すなわち、トランスT1aおよびT1bそれぞれの出力側コイルは、分配部35の複数の出力側コイルとして機能する。 Similar to the distribution unit 30 of the first embodiment, the distribution unit 35 is a transformer that distributes and outputs an input signal to a predetermined number, and includes transformers T 1g and T 1h corresponding to the number to be distributed. The first amplifying unit 10 and the second amplifying unit 40 are coupled. The transformers T 1g and T 1h correspond to the transformers T 1a and T 1b of the first embodiment, respectively, and have the same configuration and function. The input side coils of the transformers T 1g and T 1h are connected in series, and the two open ends are connected to the input terminal of the distribution unit 35. Here, the power supply Vcc is connected to the connection point 35a of the input side coils of the transformers T1g and T1h . The input side coils of the transformers T 1a and T 1b connected in series function as input side coils of the entire distribution unit 35. On the other hand, the output side coils of the transformers T 1a and T 1b are connected to the output terminals of the entire distributor 35 while being independent of each other. That is, the output side coils of the transformers T 1a and T 1b function as a plurality of output side coils of the distribution unit 35.

図5に示すように、接続点35aに接続された電源Vccは、トランスT1gおよびT1hそれぞれの入力側コイルと分配部35の入力端子とを介して第1増幅部10の出力端子と接続されている。前述したとおり、第1増幅部10は、出力端子を通じて増幅素子AMP1の駆動電源を受入可能に構成されるから、この実施形態の第1増幅部10は、電源供給部20および接続点35aの2カ所から電源を供給されることになる。図5に示す例では、接続点35aは分配部35の入力側コイル上の一カ所だけから電源を供給しているが、二カ所以上から供給しても構わない。また、電源供給部20に供給される電源Vccと接続点35aに供給される電源Vccは、共通した電源でも良いし、独立したものでも構わないが、それぞれの供給電圧値は等しいことが好ましい。 As shown in FIG. 5, the power source Vcc connected to the connection point 35 a is connected to the output terminal of the first amplifying unit 10 through the input side coils of the transformers T 1 g and T 1 h and the input terminal of the distribution unit 35. Has been. As described above, the first amplifying unit 10 is configured to be able to receive the driving power of the amplifying element AMP1 through the output terminal. Therefore, the first amplifying unit 10 of this embodiment includes the power supply unit 20 and the connection point 35a. Power will be supplied from the place. In the example shown in FIG. 5, the connection point 35a supplies power from only one place on the input side coil of the distribution unit 35, but it may be supplied from two or more places. The power supply Vcc supplied to the power supply unit 20 and the power supply Vcc supplied to the connection point 35a may be a common power supply or may be independent, but it is preferable that the supply voltage values are equal.

この実施形態の増幅器5では、第1増幅部10の増幅素子AMP1に対する電源供給が、電源供給部20および接続点35aの二点から、並列的に行われる。結果として、電源Vccから増幅素子AMP1の電源接続点までの寄生抵抗は、インダクタL1の寄生抵抗とトランスT1gおよびT1hそれぞれの入力側コイルの寄生抵抗とが並列接続されたものとなる。すなわち、第1の実施形態の増幅器よりも損失を抑えることができ、増幅器5全体のPAEの改善に有効である。 In the amplifier 5 of this embodiment, power supply to the amplification element AMP1 of the first amplification unit 10 is performed in parallel from the two points of the power supply unit 20 and the connection point 35a. As a result, the parasitic resistance from the power supply Vcc to the power supply connection point of the amplifying element AMP1 is the parasitic resistance of the inductor L1 and the parasitic resistances of the input side coils of the transformers T1g and T1h connected in parallel. That is, the loss can be suppressed as compared with the amplifier of the first embodiment, which is effective for improving the PAE of the entire amplifier 5.

また分配部35をなすトランスT1gおよびT1hがシリコンなどからなる基板上に集積される場合、巻線と基板の間の寄生容量の影響により同相モードでの不要発振が発生することがあるが、この実施形態の増幅器5では、分配部35の入力側コイルが低いインピーダンスで電源(基準電圧源)に接続されることにより、発振に対する安定性を向上させることができる。なお、接続点35aから第1増幅部10の正負の出力端子それぞれまでのインピーダンスは、それぞれ等しいことが好ましい。差動信号間のバランス特性が向上するためである。 In addition, when the transformers T 1g and T 1h forming the distribution unit 35 are integrated on a substrate made of silicon or the like, unnecessary oscillation in the common mode may occur due to the influence of parasitic capacitance between the winding and the substrate. In the amplifier 5 of this embodiment, the input side coil of the distribution unit 35 is connected to the power source (reference voltage source) with low impedance, so that stability against oscillation can be improved. In addition, it is preferable that the impedance from the connection point 35a to each of the positive / negative output terminals of the 1st amplification part 10 is equal, respectively. This is because the balance characteristic between the differential signals is improved.

図5に示す例では、第1の実施形態の増幅器に接続点35aを追加しているが、第2ないし第4の実施形態の増幅器に接続点35aを追加しても、同様の効果を得ることができる。   In the example shown in FIG. 5, the connection point 35a is added to the amplifier of the first embodiment, but the same effect can be obtained even if the connection point 35a is added to the amplifiers of the second to fourth embodiments. be able to.

(シミュレーション特性例)ここで、図6を参照して、実施形態に係る増幅器の損失およびコモンモード信号に対する安定係数Kのシミュレーション結果について説明する。   (Simulation Characteristic Example) Here, with reference to FIG. 6, the simulation result of the loss of the amplifier according to the embodiment and the stability coefficient K for the common mode signal will be described.

まず、(1)第1および第2の実施形態のように第1増幅部10の増幅素子AMP1への電源供給を電源供給部20を介して行った場合、(2)第5の実施形態のように第1増幅部10の増幅素子AMP1への電源供給を電源供給部20および接続点35aを介して行った場合、および(3)第5の実施形態において電源供給部20を除去した場合(分配部のみを介して電源供給を行った場合)について、電源Vccから第1増幅部10の増幅素子AMP1への電源供給端子までのインピーダンスを求めた。   First, when (1) the power supply to the amplifying element AMP1 of the first amplifying unit 10 is performed via the power supply unit 20 as in the first and second embodiments, (2) in the fifth embodiment When the power supply to the amplification element AMP1 of the first amplifying unit 10 is performed through the power supply unit 20 and the connection point 35a, and (3) the power supply unit 20 is removed in the fifth embodiment ( The impedance from the power supply Vcc to the power supply terminal to the amplification element AMP1 of the first amplifying unit 10 was obtained.

シミュレーションの結果、(1)の場合のインピーダンスXL1は0.19Ω、(2)の場合のインピーダンスXL5は0.16Ω、(3)の場合のインピーダンスXLCは1.23Ωとの値が得られた。すなわち、実施形態に係る増幅器では、従来の比較例と比べて、電源Vccから第1増幅部10の増幅素子AMP1の電源端子までのインピーダンスが低く抑えられ、より低損失な増幅器を実現できることがわかった。 Simulation results impedance X LC is obtained values of 1.23Ω when the impedance X L1 is 0.19Ω case, (2) the impedance X L5 when the 0.16Omu, (3) (1) It was. That is, in the amplifier according to the embodiment, it is understood that the impedance from the power supply Vcc to the power supply terminal of the amplification element AMP1 of the first amplifying unit 10 can be suppressed lower than in the conventional comparative example, and a lower loss amplifier can be realized. It was.

さらに、上記(2)および(3)について、コモンモード信号に対する安定係数Kの値を調べた。図6は、上記(2)および(3)それぞれの場合における周波数と安定係数Kの関係を調べた図である。その結果、図6に示すように、第5の実施形態の増幅器の方が、従来の増幅器よりも良好な安定係数を得ることができた。   Further, regarding the above (2) and (3), the value of the stability coefficient K with respect to the common mode signal was examined. FIG. 6 is a diagram showing the relationship between the frequency and the stability coefficient K in each of the cases (2) and (3). As a result, as shown in FIG. 6, the amplifier of the fifth embodiment was able to obtain a better stability coefficient than the conventional amplifier.

(第6の実施形態)続いて、図7を参照して、第6の実施形態に係る送信器について説明する。この実施形態の送信器は、第1ないし第5の実施形態の増幅器を送信器の電力増幅器として用いたものである。以下の説明において、第1ないし第5の実施形態の増幅器と共通する構成については共通する符号を付して示し、重複する説明は省略する。   (Sixth Embodiment) Next, a transmitter according to a sixth embodiment will be described with reference to FIG. The transmitter of this embodiment uses the amplifier of the first to fifth embodiments as a power amplifier of the transmitter. In the following description, components common to the amplifiers of the first to fifth embodiments are denoted by common reference numerals, and redundant description is omitted.

図7に示すように、この実施形態の送信器6は、ベースバンド信号処理部60、ローカル信号発振部70、ミキサ80および第1ないし第5の実施形態に係る増幅器からなる電力増幅器90を備えている。   As shown in FIG. 7, the transmitter 6 of this embodiment includes a power amplifier 90 including a baseband signal processing unit 60, a local signal oscillation unit 70, a mixer 80, and the amplifiers according to the first to fifth embodiments. ing.

ベースバンド信号処理部60は、所望の信号を変調しベースバンドの信号を生成する。ローカル信号発振部70は、ベースバンド信号処理部60が生成した信号を所定の送信周波数に変換するためのローカル信号を生成する。ミキサ80は、ベースバンド信号処理部60が生成した信号とローカル信号発振部70が生成したローカル信号とを乗算して所定の送信周波数の送信信号を生成する。電力増幅部90は、ミキサ80が生成した送信信号を所定の電力レベルまで増幅し、アンテナANTを介して送信する。   The baseband signal processing unit 60 modulates a desired signal and generates a baseband signal. The local signal oscillator 70 generates a local signal for converting the signal generated by the baseband signal processor 60 into a predetermined transmission frequency. The mixer 80 multiplies the signal generated by the baseband signal processing unit 60 and the local signal generated by the local signal oscillation unit 70 to generate a transmission signal having a predetermined transmission frequency. The power amplifying unit 90 amplifies the transmission signal generated by the mixer 80 to a predetermined power level and transmits it through the antenna ANT.

この実施形態の送信器によれば、第1ないし第5の実施形態に係る増幅器を電力増幅器として用いるので、効率を向上することができる。   According to the transmitter of this embodiment, since the amplifiers according to the first to fifth embodiments are used as power amplifiers, the efficiency can be improved.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

1…増幅器、10…第1増幅部、20…電源供給部、30…分配部、40…第2増幅部、50…合成部。   DESCRIPTION OF SYMBOLS 1 ... Amplifier 10 ... 1st amplification part, 20 ... Power supply part, 30 ... Distribution part, 40 ... 2nd amplification part, 50 ... Synthesis | combination part.

Claims (7)

第1の増幅素子を用いて入力端子に入力された信号を増幅して第1増幅信号を生成する第1の増幅部と、
前記第1の増幅部と直列接続され前記第1増幅信号を増幅する第2の増幅部と、
前記第1の増幅部から前記第2の増幅部へ前記第1増幅信号を伝送するトランス部と、
前記第1の増幅素子の電源入力端子に該第1の増幅素子を駆動する電源を供給するインダクタと
を具備したことを特徴とする増幅器。
A first amplifying unit for amplifying a signal input to the input terminal using the first amplifying element to generate a first amplified signal;
A second amplifier connected in series with the first amplifier to amplify the first amplified signal;
A transformer for transmitting the first amplified signal from the first amplifying unit to the second amplifying unit;
An amplifier comprising: an inductor for supplying power for driving the first amplifying element to a power input terminal of the first amplifying element.
前記第2の増幅部は、前記1増幅信号を並列的に増幅する複数の第2の増幅素子を有し、
前記トランス部は、前記第1増幅信号を分配して前記第2の増幅素子それぞれに伝送する分配器を有すること
を特徴とする請求項1記載の増幅器。
The second amplifying unit includes a plurality of second amplifying elements that amplify the one amplified signal in parallel,
The amplifier according to claim 1, wherein the transformer unit includes a distributor that distributes the first amplified signal and transmits the first amplified signal to each of the second amplifying elements.
前記第1の増幅部は、前記第1の増幅素子を複数備え、
前記第1の増幅素子は、信号線路とグラウンドとの間にカスコード接続されていること
を特徴とする請求項2記載の増幅器。
The first amplifying unit includes a plurality of the first amplifying elements,
3. The amplifier according to claim 2, wherein the first amplifying element is cascode-connected between a signal line and a ground.
前記インダクタは、差動巻線インダクタからなることを特徴とする請求項3記載の増幅器。   4. The amplifier according to claim 3, wherein the inductor comprises a differential winding inductor. 前記第1の増幅部と前記トランス部との間に前記第1増幅信号の高調波成分を除去するフィルタ素子が接続されたことを特徴とする請求項4記載の増幅器。   5. The amplifier according to claim 4, wherein a filter element for removing a harmonic component of the first amplified signal is connected between the first amplifying unit and the transformer unit. 前記トランス部は、前記第1の増幅素子の電源入力端子に該第1の増幅素子を駆動する電源をさらに供給することを特徴とする請求項4記載の増幅器。   5. The amplifier according to claim 4, wherein the transformer unit further supplies power for driving the first amplifying element to a power input terminal of the first amplifying element. 変調されたベースバンド信号を生成するベースバンド信号生成部と、
前記ベースバンド信号を所定の送信周波数に変換するローカル信号を生成する発振部と、
前記ベースバンド信号と前記ローカル信号とを乗算して送信信号を生成するミキサと、
前記送信信号を所定の電力まで増幅する請求項1ないし6のいずれか1項に記載の増幅器と
を備えたことを特徴とする送信器。
A baseband signal generator for generating a modulated baseband signal;
An oscillator for generating a local signal for converting the baseband signal into a predetermined transmission frequency;
A mixer that multiplies the baseband signal and the local signal to generate a transmission signal;
A transmitter comprising: the amplifier according to any one of claims 1 to 6 that amplifies the transmission signal to a predetermined power.
JP2010212155A 2010-09-22 2010-09-22 Amplifier, transmitter Expired - Fee Related JP5269021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212155A JP5269021B2 (en) 2010-09-22 2010-09-22 Amplifier, transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212155A JP5269021B2 (en) 2010-09-22 2010-09-22 Amplifier, transmitter

Publications (2)

Publication Number Publication Date
JP2012070151A true JP2012070151A (en) 2012-04-05
JP5269021B2 JP5269021B2 (en) 2013-08-21

Family

ID=46166896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212155A Expired - Fee Related JP5269021B2 (en) 2010-09-22 2010-09-22 Amplifier, transmitter

Country Status (1)

Country Link
JP (1) JP5269021B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107647A (en) * 2012-11-26 2014-06-09 Fujitsu Ltd Distributor
JP2016519552A (en) * 2013-05-24 2016-06-30 日本テキサス・インスツルメンツ株式会社 Power amplifier control circuit
KR20160141311A (en) * 2015-05-29 2016-12-08 삼성전기주식회사 Doherty power amplifier
JP2018507614A (en) * 2015-01-28 2018-03-15 クゥアルコム・インコーポレイテッドQualcomm Incorporated Dual mode power amplifier
KR20200018289A (en) * 2018-08-10 2020-02-19 가부시키가이샤 무라타 세이사쿠쇼 Power amplifier module
KR20210066436A (en) * 2019-11-28 2021-06-07 국방과학연구소 Power amplifying apparatus
US11196394B2 (en) 2018-08-10 2021-12-07 Murata Manufacturing Co., Ltd. Power amplifier module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322147A (en) * 1996-10-04 1998-12-04 Toshiba Corp High-frequency power amplifier and mobile communication device using the same
JP2002111414A (en) * 2000-09-29 2002-04-12 Fujitsu Quantum Devices Ltd High-frequency circuit
JP2002515196A (en) * 1995-07-27 2002-05-21 サイエンティフィック−アトランタ・インコーポレーテッド Field effect transistor line amplifier for cable television
JP2008539674A (en) * 2005-04-26 2008-11-13 インテル コーポレイション Low noise amplifier using differential inductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002515196A (en) * 1995-07-27 2002-05-21 サイエンティフィック−アトランタ・インコーポレーテッド Field effect transistor line amplifier for cable television
JPH10322147A (en) * 1996-10-04 1998-12-04 Toshiba Corp High-frequency power amplifier and mobile communication device using the same
JP2002111414A (en) * 2000-09-29 2002-04-12 Fujitsu Quantum Devices Ltd High-frequency circuit
JP2008539674A (en) * 2005-04-26 2008-11-13 インテル コーポレイション Low noise amplifier using differential inductor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107647A (en) * 2012-11-26 2014-06-09 Fujitsu Ltd Distributor
JP2016519552A (en) * 2013-05-24 2016-06-30 日本テキサス・インスツルメンツ株式会社 Power amplifier control circuit
JP2018507614A (en) * 2015-01-28 2018-03-15 クゥアルコム・インコーポレイテッドQualcomm Incorporated Dual mode power amplifier
KR20160141311A (en) * 2015-05-29 2016-12-08 삼성전기주식회사 Doherty power amplifier
KR102140192B1 (en) * 2015-05-29 2020-08-03 삼성전기주식회사 Doherty power amplifier
KR20200018289A (en) * 2018-08-10 2020-02-19 가부시키가이샤 무라타 세이사쿠쇼 Power amplifier module
KR102302911B1 (en) * 2018-08-10 2021-09-16 가부시키가이샤 무라타 세이사쿠쇼 Power amplifier module
US11196394B2 (en) 2018-08-10 2021-12-07 Murata Manufacturing Co., Ltd. Power amplifier module
US11705875B2 (en) 2018-08-10 2023-07-18 Murata Manufacturing Co., Ltd. Power amplifier module
KR20210066436A (en) * 2019-11-28 2021-06-07 국방과학연구소 Power amplifying apparatus
KR102297319B1 (en) 2019-11-28 2021-09-02 국방과학연구소 Power amplifying apparatus

Also Published As

Publication number Publication date
JP5269021B2 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5269021B2 (en) Amplifier, transmitter
US8779855B2 (en) Power amplification circuit having transformer
Cassan et al. A 1-V transformer-feedback low-noise amplifier for 5-GHz wireless LAN in 0.18-μm CMOS
KR101499506B1 (en) Transformer coupled distributed amplifier
US7872528B2 (en) Providing pre-distortion to an input signal
US8324973B2 (en) Low output impedance RF amplifier
US8093950B2 (en) Power amplifier having transformer
JP5109874B2 (en) Low noise amplifier
EP2804315B1 (en) Class AB Amplifiers
US20070205828A1 (en) Switched mode power amplifier using lumped element impedance inverter for parallel combining
KR20130033392A (en) Power amplifier with transistor input mismatching
US6529080B1 (en) TOI and power compression bias network
US20220103131A1 (en) Amplifier linearization using magnetically coupled feedback provided by a transformer coupled to a balun-based load
KR101327551B1 (en) Low noise amplifier
JP5874456B2 (en) Amplifier and amplification method
JP3306252B2 (en) Common base transistor amplifier
CN215581071U (en) Power amplifying circuit
US7750734B2 (en) Apparatus and methods for amplifiers
EP1149466B1 (en) Amplifier
US20140357204A1 (en) Signal Processing
JPH09199956A (en) High frequency power amplifier
JP5803944B2 (en) Mixer circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R151 Written notification of patent or utility model registration

Ref document number: 5269021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees