JP2014107647A - Distributor - Google Patents

Distributor Download PDF

Info

Publication number
JP2014107647A
JP2014107647A JP2012257963A JP2012257963A JP2014107647A JP 2014107647 A JP2014107647 A JP 2014107647A JP 2012257963 A JP2012257963 A JP 2012257963A JP 2012257963 A JP2012257963 A JP 2012257963A JP 2014107647 A JP2014107647 A JP 2014107647A
Authority
JP
Japan
Prior art keywords
circuit
coil
distributor
ground
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012257963A
Other languages
Japanese (ja)
Other versions
JP5928316B2 (en
Inventor
Hiroshi Matsumura
宏志 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012257963A priority Critical patent/JP5928316B2/en
Publication of JP2014107647A publication Critical patent/JP2014107647A/en
Application granted granted Critical
Publication of JP5928316B2 publication Critical patent/JP5928316B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To accomplish, within a small area, a distributor which separates, in an insulative manner, a circuit of a distribution source and a circuit of a distribution destination.SOLUTION: The distributor comprises a first circuit which receives input of an electric signal, and a plurality of second circuits each outputting an electric signal. The first circuit includes a first coil, an intermediate tap of which is connected to a power source. The first circuit further includes two first transistors with drains connected via a first transformer, interconnected sources connected to a ground and gates receiving input of electric signals. Each of the second circuits includes a second coil, the intermediate tap of which is connected to the ground and which is transformer-coupled with the first coil. The second circuit further includes two second transistors with the drains and the gates connected to the power source and the sources interconnected via a second transformer and which output electric signals between the drains and the power source.

Description

本発明は信号を分配する技術に関する。   The present invention relates to a technique for distributing a signal.

レーダーや無線通信に用いられる送受信器には、キャリア信号を生成するための発振回路が搭載される。そして、発振回路で生成されるキャリア信号には、低位相雑音特性が求められる。よって、送受信器は、送信回路および受信回路で発生した雑音が配線を介して発振回路に漏れこまないようにするために、発振回路と、送信回路および受信回路とを絶縁分離する構成を有する。   An oscillator circuit for generating a carrier signal is mounted on a transmitter / receiver used for radar or wireless communication. The carrier signal generated by the oscillation circuit is required to have low phase noise characteristics. Therefore, the transceiver has a configuration in which the oscillation circuit, the transmission circuit, and the reception circuit are insulated and separated so that noise generated in the transmission circuit and the reception circuit does not leak into the oscillation circuit through the wiring.

発振回路と送信回路および受信回路とを絶縁分離するために、送受信器では、発振回路と、送信回路および受信回路とを、増幅回路と、アイソレーション・トランスフォーマとを組み合わせたアイソレーション分配器でそれぞれ結合する。以下、アイソレーション・トランスフォーマのことを、トランスともいう。   In order to insulate and isolate the oscillation circuit from the transmission circuit and the reception circuit, in the transmitter / receiver, the oscillation circuit, the transmission circuit and the reception circuit are separated by an isolation distributor combining an amplification circuit and an isolation transformer, respectively. Join. Hereinafter, the isolation transformer is also referred to as a transformer.

関連する技術として、アンテナで受信した信号が変圧器を介して低雑音増幅器に入力される技術が知られている。また、送信装置で発生する信号がトランスを介して増幅装置に入力される技術が知られている(例えば、特許文献1および特許文献2参照)。   As a related technique, a technique is known in which a signal received by an antenna is input to a low-noise amplifier via a transformer. In addition, a technique is known in which a signal generated in a transmission device is input to an amplification device via a transformer (see, for example, Patent Literature 1 and Patent Literature 2).

特開2001−119251号公報JP 2001-119251 A 特開2012−83345号公報JP 2012-83345 A

前述した絶縁分離技術を用いた分配器の一例として、図6に示す分配器600の構成がある。分配器600の入力端子602a、602bは、発振回路と接続される。分配器600の出力端子603a、603bは、送信回路と接続される。分配器600の出力端子604a、604bは、受信回路と接続される。   As an example of a distributor using the above-described insulation separation technique, there is a configuration of a distributor 600 shown in FIG. Input terminals 602a and 602b of distributor 600 are connected to an oscillation circuit. Output terminals 603a and 603b of distributor 600 are connected to a transmission circuit. Output terminals 604a and 604b of distributor 600 are connected to a receiving circuit.

分配器600では、発振回路から、送信回路および受信回路にトランス601を介してキャリア信号を伝達するときの損失が大きい。このため、発振回路とトランス601との間に、トランス601でのキャリア信号の損失を補うための増幅回路605aが必要となる。   Distributor 600 has a large loss when the carrier signal is transmitted from the oscillation circuit to the transmission circuit and the reception circuit via transformer 601. For this reason, an amplifier circuit 605 a for compensating for the loss of the carrier signal in the transformer 601 is required between the oscillation circuit and the transformer 601.

また、トランス601では、1次コイル606aに流れる電流の大きさが変化することにより、トランス601で発生する磁束が変化し、2次コイル606b、606cに誘導電流を発生させる。これにより、トランス601は、キャリア信号を1次コイル側から2次コイル側に伝達する。このため、分配器600では、発振回路から電圧信号として入力されたキャリア信号を電流信号に変換してコイル606aに入力するための電圧・電流変換回路607aを必要とする。   In the transformer 601, the magnitude of the current flowing through the primary coil 606a changes, whereby the magnetic flux generated in the transformer 601 changes, and induced currents are generated in the secondary coils 606b and 606c. Thereby, the transformer 601 transmits the carrier signal from the primary coil side to the secondary coil side. For this reason, the distributor 600 requires a voltage / current conversion circuit 607a for converting the carrier signal input as a voltage signal from the oscillation circuit into a current signal and inputting the current signal to the coil 606a.

電圧・電流変換回路607aの電源VD4は、トランス601での電流信号の損失を考慮して、1次コイル606aから2次コイル606b、606cに伝達可能な大きさの電流信号を生成するための電圧を供給する電源である。電圧・電流変換回路607b、607cの電源VG5、VG6は、それぞれ増幅回路605b、605cのトランジスタの動作点を調整し、出力でキャリア信号と周波数が同じ正弦波を得るためのバイアス電圧を供給する電源である。   The power supply VD4 of the voltage / current conversion circuit 607a takes into account the loss of the current signal in the transformer 601 and generates a current signal having a magnitude that can be transmitted from the primary coil 606a to the secondary coils 606b and 606c. It is a power supply to supply. The power supplies VG5 and VG6 of the voltage / current conversion circuits 607b and 607c adjust the operating points of the transistors of the amplifier circuits 605b and 605c, respectively, and supply a bias voltage for obtaining a sine wave having the same frequency as the carrier signal at the output. It is.

以上のように、発振回路と送信回路および受信回路とを絶縁分離するのに、トランス601を適用するためには、増幅回路605aと、電圧・電流変換回路607b、607cなどが必要となり、分配器600の回路規模が大きくなるという問題があった。   As described above, to apply the transformer 601 to insulate and separate the oscillation circuit from the transmission circuit and the reception circuit, the amplifier circuit 605a and the voltage / current conversion circuits 607b and 607c are required. There is a problem that the circuit scale of 600 becomes large.

上述した問題に鑑み、本明細書で後述する実施形態は、分配元の回路と分配先の回路とを絶縁分離する分配器を小面積に実現することを目的とする。   In view of the above-described problems, an embodiment described later in the present specification aims to realize a distributor having a small area for insulating and separating a distribution source circuit and a distribution destination circuit.

本明細書で開示する分配器のひとつに、第1のコイルと、第2のコイルと、第1の回路と、複数の第2の回路とを備えた分配器がある。第1のコイルと第2のコイルとは、トランス結合される。第1の回路は、互いに接続された各ソースがグランドに接続され、第1のコイルを介して互いに接続された各ドレインが電源に接続され、かつ各ゲートが信号の分配元に接続された2個の第1のトランジスタを有する。複数の第2の回路は、各ドレインが電源に接続され、各ゲートが電源に接続され、第2のコイルを介して接続された各ソースがグランドに接続され、かつ各ドレインと電源との間の信号を分配先へ出力する2個の第2のトランジスタを有する。   One of the distributors disclosed in this specification is a distributor including a first coil, a second coil, a first circuit, and a plurality of second circuits. The first coil and the second coil are transformer-coupled. In the first circuit, each source connected to each other is connected to the ground, each drain connected to each other via the first coil is connected to a power source, and each gate is connected to a signal distribution source 2 First transistors. In the plurality of second circuits, each drain is connected to the power source, each gate is connected to the power source, each source connected via the second coil is connected to the ground, and between each drain and the power source Are output to the distribution destination.

本明細書で後述する実施形態は、分配元の回路と分配先の回路とを絶縁分離する分配器を小面積に実現するという効果を奏する。   The embodiment described later in this specification has an effect of realizing a distributor that isolates and separates a distribution source circuit and a distribution destination circuit in a small area.

実施形態の分配器の一実施例の回路図である。It is a circuit diagram of one Example of the divider | distributor of embodiment. 実施形態の分配器が有するトランスの一実施例の構成図である。It is a block diagram of one Example of the transformer which the divider | distributor of embodiment has. 実施形態の分配器を適用した一実施例の送受信器である。It is the transmitter / receiver of one Example to which the divider | distributor of embodiment is applied. 実施形態の分配器を適用した一実施例のPLL回路である。It is the PLL circuit of one Example to which the divider | distributor of embodiment is applied. 実施形態の分配器を適用した一実施例のロックインアンプである。It is the lock-in amplifier of one Example to which the divider | distributor of embodiment is applied. 従来の分配器の回路図である。It is a circuit diagram of the conventional divider | distributor.

[実施形態]
実施形態の分配器について説明する。
図1は、実施形態の分配器の一実施例の回路図である。
[Embodiment]
The distributor of the embodiment will be described.
FIG. 1 is a circuit diagram of an example of a distributor according to the embodiment.

図1は、分配元から入力された信号を分配先へ分配する分配器100である。下記の説明において、分配元は、図示しない発振回路とする。また、分配先は、図示しない送信回路、および受信回路とする。分配元から分配器100に入力される信号は、例えば、電気信号である。   FIG. 1 shows a distributor 100 that distributes a signal input from a distribution source to a distribution destination. In the following description, the distribution source is an oscillation circuit (not shown). The distribution destination is a transmission circuit and a reception circuit (not shown). The signal input from the distribution source to the distributor 100 is, for example, an electrical signal.

電源VG1〜VG3と、電源VD1〜VD3とは、それぞれ他の電源と独立した別々の電源である。なお、電源VG1〜VG3と、電源VD1〜VD3とは、それぞれ分配器100が有する図示しない共通の電源回路に、各電源を絶縁分離するのに十分な長さのある電源線を介して接続されても良い。また、電源VG1〜VG3、電源VD1〜VD3には、直流電源を用いることが好ましい。   The power supplies VG1 to VG3 and the power supplies VD1 to VD3 are separate power supplies that are independent of other power supplies. The power supplies VG1 to VG3 and the power supplies VD1 to VD3 are connected to a common power supply circuit (not shown) included in the distributor 100 via power supply lines that are long enough to insulate and separate the power supplies. May be. Moreover, it is preferable to use a DC power source for the power sources VG1 to VG3 and the power sources VD1 to VD3.

グランド1(GND1)、グランド2(GND2)、およびグランド3(GND3)は、それぞれ他のグランドと独立した別々のグランドである。なお、グランド1〜3は、それぞれ分配器100が有する図示しない共通のグランドに、各グランドを絶縁分離するのに十分な長さのある電源線を介して接続されても良い。   The ground 1 (GND1), the ground 2 (GND2), and the ground 3 (GND3) are separate grounds independent of other grounds. The grounds 1 to 3 may be connected to a common ground (not shown) included in the distributor 100 via a power supply line having a length sufficient to insulate and isolate each ground.

分配器100は、トランス101と、第1の回路110と、2つの第2の回路130、150とを有する。
トランス101は、1次コイル111(第1のコイル)と、2次コイル131、151(第2のコイル)と、電源VD1と、グランド2、3とを有する。
The distributor 100 includes a transformer 101, a first circuit 110, and two second circuits 130 and 150.
The transformer 101 includes a primary coil 111 (first coil), secondary coils 131 and 151 (second coil), a power supply VD1, and grounds 2 and 3.

1次コイル111は、例えば、銅線等の電線を巻き回した螺旋、または平型のコイルである。そして、1次コイル111は、2次コイル131、151とトランス結合される。また、1次コイル111の中央にある中間タップは、電源VD1に接続される。   The primary coil 111 is, for example, a spiral in which an electric wire such as a copper wire is wound or a flat coil. Primary coil 111 is transformer-coupled to secondary coils 131 and 151. An intermediate tap at the center of the primary coil 111 is connected to the power supply VD1.

2次コイル131は、例えば、銅線等の電線を巻き回した螺旋、または平型のコイルである。そして、2次コイル131は、1次コイル111とトランス結合される。また、2次コイル131の中央にある中間タップは、グランド2に接続される。   The secondary coil 131 is, for example, a spiral wound around an electric wire such as a copper wire, or a flat coil. Secondary coil 131 is transformer-coupled to primary coil 111. An intermediate tap at the center of the secondary coil 131 is connected to the ground 2.

2次コイル151は、例えば、銅線等の電線を巻き回した螺旋、または平型のコイルである。そして、2次コイル151は、1次コイル111とトランス結合される。また、2次コイル151の中央にある中間タップは、グランド3に接続される。   The secondary coil 151 is, for example, a spiral wound around an electric wire such as a copper wire, or a flat coil. Secondary coil 151 is transformer-coupled to primary coil 111. The intermediate tap at the center of the secondary coil 151 is connected to the ground 3.

第1の回路110は、例えば、発振回路からキャリア信号の入力を受け付ける入力回路である。そして、第1の回路110は、トランジスタ112a、112b(第1のトランジスタ)と、入力端子113a、113bと、コンデンサ114a、114bと、コイル115a、コイル115bと、電源VG1と、グランド1とを有する。   The first circuit 110 is, for example, an input circuit that receives a carrier signal input from an oscillation circuit. The first circuit 110 includes transistors 112a and 112b (first transistors), input terminals 113a and 113b, capacitors 114a and 114b, a coil 115a and a coil 115b, a power source VG1, and a ground 1. .

トランジスタ112a、112bは、例えば、電界効果型トランジスタである。そして、トランジスタ112aのソースと、トランジスタ112bのソースとは、互いにグランド1に接続される。また、トランジスタ112aのドレインと、トランジスタ112bのドレインとは、1次コイル111を介して接続される。さらに、トランジスタ112aのゲートと、トランジスタ112bのゲートとは、それぞれコンデンサ114aと、コンデンサ114bとを介して入力端子113aと、113bとに接続される。   The transistors 112a and 112b are, for example, field effect transistors. The source of the transistor 112a and the source of the transistor 112b are connected to the ground 1 with each other. In addition, the drain of the transistor 112 a and the drain of the transistor 112 b are connected via the primary coil 111. Further, the gate of the transistor 112a and the gate of the transistor 112b are connected to the input terminals 113a and 113b via the capacitor 114a and the capacitor 114b, respectively.

入力端子113a、113bは、それぞれ発振回路と接続され、位相が反転したキャリア信号が入力される。   The input terminals 113a and 113b are each connected to an oscillation circuit and receive a carrier signal whose phase is inverted.

コイル115aは、トランジスタ112aのゲートとコンデンサ114aとの間と、電源VG1との間に接続される。コイル115bは、トランジスタ112bのゲートとコンデンサ114bとの間と、電源VG1との間に接続される。これにより、コンデンサ114a、114bと、コイル115a、115bとは、発振回路の出力と整合を取るための整合回路120を構成している。   Coil 115a is connected between the gate of transistor 112a and capacitor 114a, and between power supply VG1. Coil 115b is connected between the gate of transistor 112b and capacitor 114b, and between power supply VG1. Thus, the capacitors 114a and 114b and the coils 115a and 115b constitute a matching circuit 120 for matching with the output of the oscillation circuit.

電源VG1は、発振回路から電圧信号で入力されるキャリア信号により、トランジスタ112a、112bを交互にスイッチング動作させるために適宜設定したバイアス電圧を、トランジスタ112a、112bのゲートに印加する。このとき、電源VG1の電圧は、例えば、オン状態とオフ状態とを周期的に切替える動作点を、トランジスタ112a、112bに設定する電圧値にすると良い。   The power supply VG1 applies a bias voltage, which is appropriately set for alternately switching the transistors 112a and 112b, to the gates of the transistors 112a and 112b by a carrier signal input as a voltage signal from the oscillation circuit. At this time, for example, the voltage of the power supply VG1 may be set to a voltage value set in the transistors 112a and 112b at an operating point at which the ON state and the OFF state are periodically switched.

第2の回路130は、第2の回路150と同一構成であり、分配されたキャリア信号を送信回路へ出力する出力回路である。そして、第2の回路130は、トランジスタ132a、132b(第2のトランジスタ)と、出力端子133a、133bと、コンデンサ134a、134bと、コイル135a、コイル135bと、電源VG2と、電源VD2とを有する。   The second circuit 130 has the same configuration as the second circuit 150, and is an output circuit that outputs the distributed carrier signal to the transmission circuit. The second circuit 130 includes transistors 132a and 132b (second transistors), output terminals 133a and 133b, capacitors 134a and 134b, a coil 135a, a coil 135b, a power source VG2, and a power source VD2. .

トランジスタ132a、132bは、例えば、電界効果型トランジスタである。そして、トランジスタ132aのソースと、トランジスタ132bのソースとは、トランス101の2次コイル131を介して接続される。また、トランジスタ132aのドレインと、トランジスタ132bのドレインは、それぞれコイル135aとコイル135bとを介して電源VD2に接続される。さらに、トランジスタ132aのゲートと、トランジスタ132bのゲートとは、それぞれ電源VG2に接続される。   The transistors 132a and 132b are, for example, field effect transistors. The source of the transistor 132a and the source of the transistor 132b are connected via the secondary coil 131 of the transformer 101. The drain of the transistor 132a and the drain of the transistor 132b are connected to the power supply VD2 via the coil 135a and the coil 135b, respectively. Further, the gate of the transistor 132a and the gate of the transistor 132b are each connected to the power supply VG2.

出力端子133a、133bは、それぞれ送信回路に接続され、位相が反転したキャリア信号を出力する。   The output terminals 133a and 133b are connected to the transmission circuits, respectively, and output carrier signals with inverted phases.

コンデンサ134aは、トランジスタ132aのドレインとコイル135aとの間と、出力端子133aとの間に接続される。コンデンサ134bは、トランジスタ132bのドレインとコイル135bとの間と、出力端子133bとの間に接続される。これにより、コンデンサ134a、134bと、コイル135a、135bとは、送信回路の入力側と整合を取るための整合回路140を構成している。   The capacitor 134a is connected between the drain of the transistor 132a and the coil 135a and between the output terminal 133a. The capacitor 134b is connected between the drain of the transistor 132b and the coil 135b and between the output terminal 133b. Thereby, the capacitors 134a and 134b and the coils 135a and 135b constitute a matching circuit 140 for matching with the input side of the transmission circuit.

電源VG2は、第1の回路110から伝達されるキャリア信号によって、ソース接地回路を形成するトランジスタ132a、132bをスイッチング動作させるために適宜設定したバイアス電圧を、トランジスタ132a、132bのゲートに印加する。このとき、電源VG2の電圧は、例えば、オン状態とオフ状態とを周期的に切替える動作点を、トランジスタ132a、132bに設定する電圧値にすると良い。   The power supply VG2 applies a bias voltage appropriately set for switching the transistors 132a and 132b forming the common source circuit to the gates of the transistors 132a and 132b by the carrier signal transmitted from the first circuit 110. At this time, for example, the voltage of the power supply VG2 may be set to a voltage value set in the transistors 132a and 132b at an operating point at which the ON state and the OFF state are periodically switched.

第2の回路150は、第2の回路150は、第2の回路130と同一構成であり、分配されたキャリア信号を受信回路へ出力する出力回路である。そして、第2の回路150は、トランジスタ152a、152bと、出力端子153a、153bと、コンデンサ154a、154bと、コイル155a、コイル155bと、電源VG3と、電源VD3とを有する。   The second circuit 150 is an output circuit that has the same configuration as the second circuit 130 and outputs the distributed carrier signal to the receiving circuit. The second circuit 150 includes transistors 152a and 152b, output terminals 153a and 153b, capacitors 154a and 154b, a coil 155a and a coil 155b, a power source VG3, and a power source VD3.

トランジスタ152a、152bは、例えば、電界効果型トランジスタである。そして、トランジスタ152aのソースと、トランジスタ152bのソースとは、トランス101の2次コイル151を介して接続される。また、トランジスタ152aのドレインと、トランジスタ152bのドレインとは、それぞれコイル155aとコイル155bとを介して電源VD3に接続される。さらに、トランジスタ152aのゲートと、トランジスタ152bのゲートとは、それぞれ電源VG3に接続される。   The transistors 152a and 152b are, for example, field effect transistors. The source of the transistor 152a and the source of the transistor 152b are connected via the secondary coil 151 of the transformer 101. The drain of the transistor 152a and the drain of the transistor 152b are connected to the power supply VD3 via the coil 155a and the coil 155b, respectively. Further, the gate of the transistor 152a and the gate of the transistor 152b are each connected to the power source VG3.

出力端子153a、153bは、それぞれ送信回路に接続され、位相が反転したキャリア信号を出力する。   The output terminals 153a and 153b are each connected to a transmission circuit, and output a carrier signal whose phase is inverted.

コンデンサ154aは、トランジスタ152aのドレインとコイル155aとの間と、出力端子153aとの間に接続される。コンデンサ154bは、トランジスタ152bのドレインとコイル155bとの間と、出力端子153bとの間に接続される。これにより、コンデンサ154a、154bと、コイル155a、155bとは、受信回路の入力側と整合を取るための整合回路160を構成している。   The capacitor 154a is connected between the drain of the transistor 152a and the coil 155a and between the output terminal 153a. The capacitor 154b is connected between the drain of the transistor 152b and the coil 155b and between the output terminal 153b. Accordingly, the capacitors 154a and 154b and the coils 155a and 155b constitute a matching circuit 160 for matching with the input side of the receiving circuit.

電源VG3は、第1の回路110から伝達されるキャリア信号によって、ソース接地回路を形成するトランジスタ152a、152bをスイッチング動作させるために適宜設定したバイアス電圧を、トランジスタ152a、152bのゲートに印加する。このとき、電源VG3の電圧は、例えば、オン状態とオフ状態とを周期的に切替える動作点を、トランジスタ152a、152bに設定する電圧値にすると良い。   The power supply VG3 applies a bias voltage appropriately set for switching the transistors 152a and 152b forming the common-source circuit to the gates of the transistors 152a and 152b by the carrier signal transmitted from the first circuit 110. At this time, for example, the voltage of the power supply VG3 may be set to a voltage value set in the transistors 152a and 152b at an operating point at which the ON state and the OFF state are periodically switched.

また、実施形態の分配器100は、差動構成をとることにより、キャリア信号の高出力化を図ることができる。   Moreover, the divider | distributor 100 of embodiment can aim at the high output of a carrier signal by taking a differential structure.

図1では、第2の回路が2個となっているが、同一構成の3個以上の第2の回路を第1の回路とトランス結合させても良い。このとき、3個目以降の第2の回路においても、2つのゲート接地トランジスタのソースは、中間タップにグランドが接続され、かつ1次コイル111とトランス結合された2次コイルを介して互いに接続される。   In FIG. 1, there are two second circuits, but three or more second circuits having the same configuration may be transformer-coupled to the first circuit. At this time, also in the second and subsequent second circuits, the sources of the two common-gate transistors are connected to each other via a secondary coil that is grounded to the intermediate tap and is transformer-coupled to the primary coil 111. Is done.

なお、図1のトランジスタ112a、112b、132a、132b、152a、152bは、バイポーラトランジスタに置き換えても良い。この場合の分配器100の構成は、図1において、ゲート、ソース、およびドレインを、ベース、エミッタ、およびコレクタと読み替えた構成となる。   Note that the transistors 112a, 112b, 132a, 132b, 152a, and 152b in FIG. 1 may be replaced with bipolar transistors. The configuration of the distributor 100 in this case is a configuration in which the gate, the source, and the drain in FIG. 1 are read as the base, the emitter, and the collector.

電源VD1は、1次コイル111の中間タップではなく、トランジスタ112aのドレインと、トランジスタ112bのドレインとの間の任意の位置に接続されても良い。また、1次コイル111の中間タップは、1次コイル111上で1次コイル111の中央以外の任意の箇所に形成され、電源VD1と接続されても良い。この場合には、第1の回路110、または第2の回路130、150に増幅回路やバイアス回路を適宜実装し、任意の出力波形が出力端子133a、133b、153a、153bから得られるように設定しても良い。   The power supply VD1 may be connected to an arbitrary position between the drain of the transistor 112a and the drain of the transistor 112b instead of the intermediate tap of the primary coil 111. Further, the intermediate tap of the primary coil 111 may be formed on the primary coil 111 at an arbitrary place other than the center of the primary coil 111 and connected to the power supply VD1. In this case, an amplifier circuit and a bias circuit are appropriately mounted on the first circuit 110 or the second circuits 130 and 150, and an arbitrary output waveform is set to be obtained from the output terminals 133a, 133b, 153a, and 153b. You may do it.

グランド2は、2次コイル131の中間タップではなく、トランジスタ132aのソースと、トランジスタ132bのソースとの間の任意の位置に接続されても良い。また、2次コイル131の中間タップは、2次コイル131上で2次コイル131の中央以外の任意の箇所に形成され、グランド2と接続されても良い。この場合には、第1の回路110、または第2の回路130、150に増幅回路やバイアス回路を適宜実装し、任意の出力波形が出力端子133a、133b、153a、153bから得られるように設定しても良い。   The ground 2 may be connected to an arbitrary position between the source of the transistor 132a and the source of the transistor 132b instead of the intermediate tap of the secondary coil 131. The intermediate tap of the secondary coil 131 may be formed on the secondary coil 131 at any location other than the center of the secondary coil 131 and connected to the ground 2. In this case, an amplifier circuit and a bias circuit are appropriately mounted on the first circuit 110 or the second circuits 130 and 150, and an arbitrary output waveform is set to be obtained from the output terminals 133a, 133b, 153a, and 153b. You may do it.

グランド3は、2次コイル151の中間タップではなく、トランジスタ152aのソースと、トランジスタ152bのソースとの間の任意の位置に接続されても良い。また、2次コイル151の中間タップは、2次コイル151上で2次コイル151の中央以外の任意の箇所に形成され、グランド3と接続されても良い。この場合には、第1の回路110、または第2の回路130、150に増幅回路やバイアス回路を適宜実装し、任意の出力波形が出力端子133a、133b、153a、153bから得られるように設定しても良い。   The ground 3 may be connected to an arbitrary position between the source of the transistor 152a and the source of the transistor 152b instead of the intermediate tap of the secondary coil 151. Further, the intermediate tap of the secondary coil 151 may be formed on the secondary coil 151 at any location other than the center of the secondary coil 151 and connected to the ground 3. In this case, an amplifier circuit and a bias circuit are appropriately mounted on the first circuit 110 or the second circuits 130 and 150, and an arbitrary output waveform is set to be obtained from the output terminals 133a, 133b, 153a, and 153b. You may do it.

図2は、実施形態の分配器が有するトランスの一実施例の構成図である。
図2は図1で説明したトランス101の構成図を示している。そして、図2では、図1で説明した構成要素に対応する箇所に同じ符号を付している。
FIG. 2 is a configuration diagram of an example of a transformer included in the distributor according to the embodiment.
FIG. 2 shows a configuration diagram of the transformer 101 described in FIG. In FIG. 2, the same reference numerals are given to the portions corresponding to the components described in FIG. 1.

1次コイル111、2次コイル131、151は、それぞれ平型コイルの形状をしている。
そして、1次コイル111の中間タップ201は、電源VD1に接続されている。
The primary coil 111 and the secondary coils 131 and 151 each have a flat coil shape.
The intermediate tap 201 of the primary coil 111 is connected to the power supply VD1.

2次コイル131の中間タップ202は、グランド2に接続されている。
2次コイル151の中間タップ203は、グランド3に接続されている。
また、グランド1〜3は、それぞれ別々に形成され、絶縁分離されている。
The intermediate tap 202 of the secondary coil 131 is connected to the ground 2.
The intermediate tap 203 of the secondary coil 151 is connected to the ground 3.
The grounds 1 to 3 are separately formed and insulated and separated.

なお、図2にはVD1のみ図示するが、電源VD1〜VD3、電源VD1〜VD3は、それぞれ別々に形成され、絶縁分離されている。   Although only VD1 is shown in FIG. 2, the power supplies VD1 to VD3 and the power supplies VD1 to VD3 are separately formed and insulated and separated.

図3は、実施形態の分配器を適用した一実施例の送受信器である。
図3は、分配器100を送受信器に適用した例を示す。
FIG. 3 illustrates a transceiver according to an example to which the distributor according to the embodiment is applied.
FIG. 3 shows an example in which the distributor 100 is applied to a transceiver.

分配器100は、キャリア信号の分配元である発振回路301と、キャリア信号の分配先である送信回路302、および受信回路303との間に接続される。   The distributor 100 is connected between an oscillation circuit 301 that is a carrier signal distribution source, and a transmission circuit 302 and a reception circuit 303 that are carrier signal distribution destinations.

これにより、分配器100は、発振回路301から送信回路302、および受信回路303にキャリア信号を分配する。さらに、分配器100は、発振回路301と、送信回路302と、受信回路303とを絶縁分離する。   Thus, distributor 100 distributes the carrier signal from oscillation circuit 301 to transmission circuit 302 and reception circuit 303. Furthermore, the distributor 100 insulates and isolates the oscillation circuit 301, the transmission circuit 302, and the reception circuit 303.

図4は、実施形態の分配器を適用した一実施例のPLL回路である。
図4は、分配器100をPLL回路(Phase Locked Loop)に適用した例を示す。
FIG. 4 is a PLL circuit of an example to which the distributor of the embodiment is applied.
FIG. 4 shows an example in which the distributor 100 is applied to a PLL circuit (Phase Locked Loop).

分配器100は、出力信号の分配元である電圧制御発振器404と、出力信号の分配先である分周回路405、および出力端子406との間に接続される。   The distributor 100 is connected between a voltage controlled oscillator 404 that is an output signal distribution source, a frequency divider circuit 405 that is an output signal distribution destination, and an output terminal 406.

これにより、分配器100は、電圧制御発振器404から分周回路405、および出力端子406に出力信号を分配する。さらに、分配器100は、電圧制御発振器404と、分周回路405と、出力端子406に接続される機器とを絶縁分離する。   Thus, distributor 100 distributes the output signal from voltage controlled oscillator 404 to frequency divider circuit 405 and output terminal 406. Furthermore, the distributor 100 insulates and isolates the voltage-controlled oscillator 404, the frequency dividing circuit 405, and the device connected to the output terminal 406.

図5は、実施形態の分配器を適用した一実施例のロックインアンプである。
図5は、2つの微小信号1、2を測定するために、2系統のロックインアンプに参照信号を分配する構成に分配器100を適用した例を示す。
FIG. 5 is a lock-in amplifier according to an example to which the distributor according to the embodiment is applied.
FIG. 5 shows an example in which the distributor 100 is applied to a configuration in which a reference signal is distributed to two lock-in amplifiers in order to measure two minute signals 1 and 2.

分配器100は、参照信号の分配元である発振回路501と、参照信号の分配先であるロックインアンプ502、およびロックインアンプ503との間に接続される。   The distributor 100 is connected between an oscillation circuit 501 that is a reference signal distribution source, and a lock-in amplifier 502 and a lock-in amplifier 503 that are reference signal distribution destinations.

これにより、分配器100は、発振回路501からロックインアンプ502、およびロックインアンプ503に参照信号を分配する。さらに、分配器100は、発振回路501と、ロックインアンプ502と、ロックインアンプ503とを絶縁分離する。   As a result, distributor 100 distributes the reference signal from oscillation circuit 501 to lock-in amplifier 502 and lock-in amplifier 503. Further, distributor 100 insulates and isolates oscillation circuit 501, lock-in amplifier 502, and lock-in amplifier 503.

以上のような分配器100では、トランス101の1次コイル111側に電源VD1を接続し、トランジスタ112a、112bをスイッチング動作することで、分配元から入力された信号を増幅するようにした。これにより、分配器100は、分配器600と異なり、トランス101での信号の損失を補うための増幅回路を別に備える必要がないので、回路面積を小面積化することができる。   In the distributor 100 as described above, the power source VD1 is connected to the primary coil 111 side of the transformer 101, and the transistors 112a and 112b are switched to amplify the signal input from the distribution source. Thereby, unlike distributor 600, distributor 100 does not need to be provided with an amplifier circuit for compensating for signal loss in transformer 101, so the circuit area can be reduced.

さらに、分配器100では、トランス101の1次コイル111側に電源VD1を接続し、トランジスタ112a、112bをスイッチング動作することで、分配元から入力された電圧信号を電流信号に変換する。また、第2の回路130、150をゲート接地回路としたので、電源VG2、VG3の電圧値を変更することによりトランジスタ132a、132b、152a、152bのバイアス電圧を調整する。これにより、分配器100は、トランス101の損失を補い、かつ第2の回路130、150のそれぞれのトランジスタ132a、132b、152a、152bの動作点を調整し、キャリア信号を分配することができる。したがって、分配器100は、分配元から入力された電圧信号を、トランス101を介して1次コイル111から2次コイル131、151に伝達可能な大きさの電流信号に変換するための電圧・電流変換回路が不要である。また、分配器100は、第2の回路130、150のトランジスタ132a、132b、152a、152bにバイアス電圧を与え、トランス101を介して入力された電流信号を、電圧信号として利用するための電圧・電流変換回路が不要である。これにより、分配器100は、分配器600と異なり、電流・電圧変換回路を別に備える必要がないので、回路面積を小面積化することができる。   Further, in the distributor 100, the power supply VD1 is connected to the primary coil 111 side of the transformer 101, and the transistors 112a and 112b are switched to convert the voltage signal input from the distribution source into a current signal. In addition, since the second circuits 130 and 150 are grounded gate circuits, the bias voltages of the transistors 132a, 132b, 152a, and 152b are adjusted by changing the voltage values of the power supplies VG2 and VG3. Thereby, the distributor 100 can compensate for the loss of the transformer 101, adjust the operating points of the respective transistors 132a, 132b, 152a, and 152b of the second circuits 130 and 150, and distribute the carrier signal. Accordingly, the distributor 100 converts the voltage signal input from the distribution source into a current signal having a magnitude that can be transmitted from the primary coil 111 to the secondary coils 131 and 151 via the transformer 101. A conversion circuit is unnecessary. In addition, the distributor 100 applies a bias voltage to the transistors 132a, 132b, 152a, and 152b of the second circuits 130 and 150, and uses a current signal input through the transformer 101 as a voltage signal. A current conversion circuit is unnecessary. As a result, unlike the distributor 600, the distributor 100 does not need to include a separate current / voltage conversion circuit, so that the circuit area can be reduced.

また、分配器100では、電源VD1、グランド2、およびグランド3を、それぞれ1次コイル111の中央の中間タップ、2次コイル131、151の中間タップに接続した。これにより、分配器100では、2次コイル131、151の信号の波形がグランドの電位を基準として現れる。したがって、分配器100では、電源VD2、VD3を適宜変更して出力レベルを調整し、かつ電源VG2、VG3を適宜変更し、トランジスタ132a、132b、152a、152bの動作点を調整すると、任意の出力波形が得られる。よって、分配器100は、バイアス回路を特に備える必要がないので、回路面積を小面積化することができる。   In distributor 100, power supply VD1, ground 2, and ground 3 were connected to the middle tap in the center of primary coil 111 and the middle taps of secondary coils 131 and 151, respectively. Thereby, in the distributor 100, the signal waveforms of the secondary coils 131 and 151 appear with reference to the ground potential. Therefore, in the distributor 100, when the power levels VD2 and VD3 are appropriately changed to adjust the output level, and the power sources VG2 and VG3 are appropriately changed to adjust the operating points of the transistors 132a, 132b, 152a, and 152b, any output can be obtained. A waveform is obtained. Therefore, the distributor 100 does not need to have a bias circuit in particular, so that the circuit area can be reduced.

分配器100の第1の回路110と第2の回路130、150とは、それぞれトランス101を介して、ソース接地回路とゲート接地回路が接続されたカスコード型増幅回路を形成している。したがって、分配器100では、ミラー効果を軽減することができるので、良好な高周波特性を得ることができる。   The first circuit 110 and the second circuits 130 and 150 of the distributor 100 form a cascode amplifier circuit in which a source ground circuit and a gate ground circuit are connected via a transformer 101, respectively. Therefore, in the distributor 100, the mirror effect can be reduced, so that good high frequency characteristics can be obtained.

以上記載した各実施例を含む実施形態に関し、さらに以下の付記を開示する。なお、本発明は、以下の付記に限定されるものではない。
(付記1)
第1のコイルと、
前記第1のコイルとトランス結合された複数の第2のコイルと、
互いに接続された各ソースがグランドに接続され、前記第1のコイルを介して互いに接続された各ドレインが電源に接続され、かつ各ゲートが信号の分配元に接続された2個の第1のトランジスタを有する第1の回路と、
各ドレインが電源に接続され、各ゲートが電源に接続され、前記第2のコイルを介して接続された各ソースがグランドに接続され、かつ前記各ドレインと電源との間の信号を分配先へ出力する2個の第2のトランジスタを有する複数の第2の回路と、
を備えることを特徴とする分配器。
(付記2)
前記第1のトランジスタの各ドレインが接続された電源は、
前記第1のコイルの中間タップに接続されている
ことを特徴とする付記1に記載の分配器。
(付記3)
前記第2のトランジスタの各ソースが接続されたグランドは、
前記第2のコイルの中間タップに接続されている
ことを特徴とする付記1または2に記載の分配器。
(付記4)
前記各第2のトランジスタの各ソースが接続されたグランドと、前記第1のトランジスタの各ソースが接続されたグランドとは、
それぞれ別々のグランドであることを特徴とする
付記1〜3のいずれか一つに記載の分配器。
(付記5)
前記各第2のトランジスタの各ソースが接続されたグランドは、
それぞれ別々のグランドであることを特徴とする
付記1〜4のいずれか一つに記載の分配器。
(付記6)
前記第1のトランジスタの各ドレインが接続された電源と、前記各第2のトランジスタのドレインが接続された電源と、前記各第2のトランジスタのゲートが接続された電源とは、
それぞれ別々の電源である
ことを特徴とする付記1〜5のいずれか一つに記載の分配器。
(付記7)
第1のコイルと、
前記第1のコイルとトランス結合された複数の第2のコイルと、
互いに接続された各エミッタがグランドに接続され、前記第1のコイルを介して互いに接続された各コレクタが電源に接続され、かつ各ベースが信号の分配元に接続された2個の第1のトランジスタを有する第1の回路と、
各コレクタが電源に接続され、各ベースが電源に接続され、前記第2のコイルを介して接続された各エミッタがグランドに接続され、かつ前記各コレクタと電源との間の信号を分配先へ出力する2個の第2のトランジスタを有する複数の第2の回路と、
を備えることを特徴とする分配器。
(付記8)
前記第1のトランジスタの各コレクタが接続された電源は、
前記第1のコイルの中間タップに接続されている
ことを特徴とする付記7に記載の分配器。
(付記9)
前記第2のトランジスタの各エミッタが接続されたグランドは、
前記第2のコイルの中間タップに接続されていることを特徴とする
付記7または8に記載の分配器。
(付記10)
前記各第2のトランジスタの各エミッタが接続されたグランドと、前記第1のトランジスタの各エミッタが接続されたグランドとは、
それぞれ別々のグランドであることを特徴とする
付記7〜9のいずれか一つに記載の分配器。
(付記11)
前記各第2のトランジスタの各エミッタが接続されたグランドは、
それぞれ別々のグランドであることを特徴とする
付記7〜10のいずれか一つに記載の分配器。
(付記12)
前記第1のトランジスタの各コレクタが接続された電源と、前記各第2のトランジスタのコレクタが接続された電源と、前記各第2のトランジスタのベースが接続された電源とは、
それぞれ別々の電源である
ことを特徴とする付記7〜11のいずれか一つに記載の分配器。
The following additional notes are further disclosed with respect to the embodiments including the examples described above. Note that the present invention is not limited to the following supplementary notes.
(Appendix 1)
A first coil;
A plurality of second coils transformer-coupled to the first coil;
Sources connected to each other are connected to the ground, drains connected to each other via the first coil are connected to a power source, and two firsts are connected to a signal distribution source. A first circuit having a transistor;
Each drain is connected to a power source, each gate is connected to a power source, each source connected via the second coil is connected to the ground, and a signal between each drain and the power source is distributed to a distribution destination A plurality of second circuits having two second transistors for outputting;
A distributor characterized by comprising:
(Appendix 2)
The power source to which each drain of the first transistor is connected is
The distributor according to appendix 1, wherein the distributor is connected to an intermediate tap of the first coil.
(Appendix 3)
The ground to which each source of the second transistor is connected is:
The distributor according to appendix 1 or 2, wherein the distributor is connected to an intermediate tap of the second coil.
(Appendix 4)
The ground to which the sources of the second transistors are connected and the ground to which the sources of the first transistors are connected are:
The distributor according to any one of appendices 1 to 3, wherein each is a separate ground.
(Appendix 5)
The ground to which each source of each second transistor is connected is:
The distributor according to any one of appendices 1 to 4, wherein each is a separate ground.
(Appendix 6)
The power source to which each drain of the first transistor is connected, the power source to which the drain of each second transistor is connected, and the power source to which the gate of each second transistor is connected are:
The distributor according to any one of appendices 1 to 5, wherein each is a separate power source.
(Appendix 7)
A first coil;
A plurality of second coils transformer-coupled to the first coil;
Two emitters connected to each other are connected to ground, collectors connected to each other via the first coil are connected to a power source, and each base is connected to a signal distribution source. A first circuit having a transistor;
Each collector is connected to a power source, each base is connected to a power source, each emitter connected via the second coil is connected to ground, and a signal between each collector and the power source is distributed to a destination A plurality of second circuits having two second transistors for outputting;
A distributor characterized by comprising:
(Appendix 8)
The power source to which each collector of the first transistor is connected is:
The distributor according to appendix 7, wherein the distributor is connected to an intermediate tap of the first coil.
(Appendix 9)
The ground to which each emitter of the second transistor is connected is:
The distributor according to appendix 7 or 8, wherein the distributor is connected to an intermediate tap of the second coil.
(Appendix 10)
The ground to which each emitter of each second transistor is connected and the ground to which each emitter of the first transistor is connected are:
The distributor according to any one of appendices 7 to 9, wherein each is a separate ground.
(Appendix 11)
The ground to which the emitters of the second transistors are connected is
The distributor according to any one of appendices 7 to 10, wherein each is a separate ground.
(Appendix 12)
The power source to which each collector of the first transistor is connected, the power source to which the collector of each second transistor is connected, and the power source to which the base of each second transistor is connected are:
The distributor according to any one of appendices 7 to 11, wherein each is a separate power source.

100 分配器
101 トランス
110 第1の回路
111 1次コイル
112a、112b トランジスタ
113a、113b 入力端子
114a、114b コンデンサ
115a、115b コイル
130、150 第2の回路
131、151 2次コイル
132a、132b、152a、152b トランジスタ
133a、133b、153a、153b 出力端子
134a、134b、154a、154b コンデンサ
135a、135b、155a、155b コイル
201〜203 中間タップ
301 発振回路
302送信回路
303 受信回路
404 電圧制御発振器
405 分周回路
406 出力端子
501 発振回路
502、503 ロックインアンプ
600 分配器
601 トランス
602a、602b 入力端子
603a、603b 出力端子
604a、604b 出力端子
605a〜605c 増幅回路
606a コイル
606a 1次コイル
606b、606c 2次コイル
607a〜607c 電圧・電流変換回路
100 Distributor 101 Transformer 110 First circuit 111 Primary coil 112a, 112b Transistor 113a, 113b Input terminal 114a, 114b Capacitor 115a, 115b Coil 130, 150 Second circuit 131, 151 Secondary coil 132a, 132b, 152a, 152b Transistor 133a, 133b, 153a, 153b Output terminal 134a, 134b, 154a, 154b Capacitor 135a, 135b, 155a, 155b Coil 201-203 Intermediate tap 301 Oscillator circuit 302 Transmitter circuit 303 Receiver circuit 404 Voltage controlled oscillator 405 Divider circuit 406 Output terminal 501 Oscillator 502, 503 Lock-in amplifier 600 Distributor 601 Transformer 602a, 602b Input terminal 603a, 603b Out Power terminal 604a, 604b Output terminal 605a-605c Amplifier circuit 606a Coil 606a Primary coil 606b, 606c Secondary coil 607a-607c Voltage / current conversion circuit

Claims (7)

第1のコイルと、
前記第1のコイルとトランス結合された複数の第2のコイルと、
互いに接続された各ソースがグランドに接続され、前記第1のコイルを介して互いに接続された各ドレインが電源に接続され、かつ各ゲートが信号の分配元に接続された2個の第1のトランジスタを有する第1の回路と、
各ドレインが電源に接続され、各ゲートが電源に接続され、前記第2のコイルを介して接続された各ソースがグランドに接続され、かつ前記各ドレインと電源との間の信号を分配先へ出力する2個の第2のトランジスタを有する複数の第2の回路と、
を備えることを特徴とする分配器。
A first coil;
A plurality of second coils transformer-coupled to the first coil;
Sources connected to each other are connected to the ground, drains connected to each other via the first coil are connected to a power source, and two firsts are connected to a signal distribution source. A first circuit having a transistor;
Each drain is connected to a power source, each gate is connected to a power source, each source connected via the second coil is connected to the ground, and a signal between each drain and the power source is distributed to a distribution destination A plurality of second circuits having two second transistors for outputting;
A distributor characterized by comprising:
前記第1のトランジスタの各ドレインが接続された電源は、
前記第1のコイルの中間タップに接続されている
ことを特徴とする請求項1に記載の分配器。
The power source to which each drain of the first transistor is connected is
The distributor according to claim 1, wherein the distributor is connected to an intermediate tap of the first coil.
前記第2のトランジスタの各ソースが接続されたグランドは、
前記第2のコイルの中間タップに接続されていることを特徴とする
請求項1または2に記載の分配器。
The ground to which each source of the second transistor is connected is:
The distributor according to claim 1, wherein the distributor is connected to an intermediate tap of the second coil.
前記各第2のトランジスタの各ソースが接続されたグランドと、前記第1のトランジスタの各ソースが接続されたグランドとは、
それぞれ別々のグランドであることを特徴とする
請求項1〜3のいずれか一つに記載の分配器。
The ground to which the sources of the second transistors are connected and the ground to which the sources of the first transistors are connected are:
The distributor according to claim 1, wherein each distributor is a separate ground.
前記各第2のトランジスタの各ソースが接続されたグランドは、
それぞれ別々のグランドであることを特徴とする
請求項1〜4のいずれか一つに記載の分配器。
The ground to which each source of each second transistor is connected is:
The distributor according to claim 1, wherein each distributor is a separate ground.
前記第1のトランジスタの各ドレインが接続された電源と、前記各第2のトランジスタのドレインが接続された電源と、前記各第2のトランジスタのゲートが接続された電源とは、
それぞれ別々の電源である
ことを特徴とする請求項1〜5のいずれか一つに記載の分配器。
The power source to which each drain of the first transistor is connected, the power source to which the drain of each second transistor is connected, and the power source to which the gate of each second transistor is connected are:
The distributor according to any one of claims 1 to 5, wherein each of the power supplies is a separate power source.
第1のコイルと、
前記第1のコイルとトランス結合された複数の第2のコイルと、
互いに接続された各エミッタがグランドに接続され、前記第1のコイルを介して互いに接続された各コレクタが電源に接続され、かつ各ベースが信号の分配元に接続された2個の第1のトランジスタを有する第1の回路と、
各コレクタが電源に接続され、各ベースが電源に接続され、前記第2のコイルを介して接続された各エミッタがグランドに接続され、かつ前記各コレクタと電源との間の信号を分配先へ出力する2個の第2のトランジスタを有する複数の第2の回路と、
を備えることを特徴とする分配器。
A first coil;
A plurality of second coils transformer-coupled to the first coil;
Two emitters connected to each other are connected to ground, collectors connected to each other via the first coil are connected to a power source, and each base is connected to a signal distribution source. A first circuit having a transistor;
Each collector is connected to a power source, each base is connected to a power source, each emitter connected via the second coil is connected to ground, and a signal between each collector and the power source is distributed to a destination A plurality of second circuits having two second transistors for outputting;
A distributor characterized by comprising:
JP2012257963A 2012-11-26 2012-11-26 Distributor Active JP5928316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012257963A JP5928316B2 (en) 2012-11-26 2012-11-26 Distributor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012257963A JP5928316B2 (en) 2012-11-26 2012-11-26 Distributor

Publications (2)

Publication Number Publication Date
JP2014107647A true JP2014107647A (en) 2014-06-09
JP5928316B2 JP5928316B2 (en) 2016-06-01

Family

ID=51028797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012257963A Active JP5928316B2 (en) 2012-11-26 2012-11-26 Distributor

Country Status (1)

Country Link
JP (1) JP5928316B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272864A (en) * 2008-05-07 2009-11-19 Fujitsu Ltd Signal processing circuit
JP2010118916A (en) * 2008-11-13 2010-05-27 Renesas Technology Corp Rf power amplifier
JP2010183167A (en) * 2009-02-03 2010-08-19 Fujitsu Ltd Power distribution circuit
JP2010258965A (en) * 2009-04-28 2010-11-11 Sharp Corp Voltage amplifying circuit
JP2012070151A (en) * 2010-09-22 2012-04-05 Toshiba Corp Amplifier and transmitter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272864A (en) * 2008-05-07 2009-11-19 Fujitsu Ltd Signal processing circuit
JP2010118916A (en) * 2008-11-13 2010-05-27 Renesas Technology Corp Rf power amplifier
JP2010183167A (en) * 2009-02-03 2010-08-19 Fujitsu Ltd Power distribution circuit
JP2010258965A (en) * 2009-04-28 2010-11-11 Sharp Corp Voltage amplifying circuit
JP2012070151A (en) * 2010-09-22 2012-04-05 Toshiba Corp Amplifier and transmitter

Also Published As

Publication number Publication date
JP5928316B2 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
TWI290416B (en) Oscillator and communication device
US7834686B2 (en) Power amplifier
CN104782046B (en) Gain adjustable for multiple pileup amplifier
TWI543435B (en) Active power splitter
US7471153B2 (en) Multi-primary distributed active transformer amplifier power supply and control
US8022776B2 (en) Origami cascaded topology for analog and mixed-signal applications
CN105324936B (en) Power amplifier module
KR20130107322A (en) Transformer coupled distributed amplifier
JP6439321B2 (en) Integrated circuit and IC chip having such an integrated circuit
US20100246659A1 (en) Global instruction broadcasting for pulse-position modulated data transmission
JP5928316B2 (en) Distributor
US20110026638A1 (en) Positive coefficient weighted quadrature modulation method and apparatus
US20230139209A1 (en) Digital transmitter with high power output
US20140070884A1 (en) Power Amplification Circuits
US10666239B2 (en) Balanced frequency doubler
Zhu et al. A compact 2.4 GHz polar/quadrature reconfigurable digital power amplifier in 28nm logic LP CMOS
KR102302162B1 (en) Oscillation circuit and transmitter including thereof
US12009793B2 (en) Dual-mode power amplifier for wireless communication
US20230208368A1 (en) Dual-Mode Power Amplifier For Wireless Communication
WO2022045279A1 (en) Power amplification circuit
CN112485624B (en) Partial discharge-free test power supply circuit
WO2019187484A1 (en) Gate drive circuit and switching device using same
US8396435B2 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
Hager et al. A Quadrature Switched-Capacitor RF-DAC Drain Efficiency Model for Back-Off Operation
JP2013191930A (en) Amplitude modulation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150