JP2022014832A

JP2022014832A - Semiconductor device and method for manufacturing the same

Info

Publication number: JP2022014832A
Application number: JP2020117418A
Authority: JP
Inventors: 潤一郎黒崎; Junichiro Kurosaki; 貴富泉; Takatomi Izumi; 潤弥西井; Junya Nishii
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2020-07-07
Filing date: 2020-07-07
Publication date: 2022-01-20
Anticipated expiration: 2040-07-07
Also published as: JP7405027B2

Abstract

To provide a semiconductor device capable of suppressing implantation of electrons into an insulation film from a group III nitride semiconductor and oxidation of a surface of the group III nitride semiconductor caused by the insulation film, and a method for manufacturing the same.SOLUTION: A method for manufacturing a semiconductor device includes: a step of depositing a first SiO2 film on a group III nitride semiconductor layer; a step of irradiating the group III nitride semiconductor layer and the first SiO2 film with nitrogen plasm from the first SiO2 film side; a first heat treatment step of subjecting the first SiO2 film to heat treatment; a step of depositing a second SiO2 film on the first SiO2 film; and a second heat treatment step of subjecting the second SiO2 film to heat treatment.SELECTED DRAWING: Figure 3

Description

本明細書の技術分野は、半導体装置とその製造方法に関する。 The technical field of the present specification relates to a semiconductor device and a method for manufacturing the same.

ＧａＮに代表されるIII 族窒化物半導体は、高い絶縁破壊電界を備えている。そのため、III 族窒化物半導体は、ＧａＡｓ系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。そのため、III 族窒化物半導体を用いるＨＥＭＴ素子などが研究開発されている。 Group III nitride semiconductors represented by GaN have a high dielectric breakdown electric field. Therefore, group III nitride semiconductors are expected as materials for high-power, high-frequency, high-temperature semiconductor devices to replace GaAs-based semiconductors. Therefore, HEMT devices using group III nitride semiconductors have been researched and developed.

例えば、特許文献１には、電界効果トランジスタにおいて、ゲート絶縁膜にＳｉＮ膜およびＳｉＯ₂膜を用いる技術が開示されている。III 族窒化物半導体の上にＳｉＮ膜を形成し、ＳｉＮ膜の上にＳｉＯ₂膜を形成する（特許文献１の段落［００３６］－［００３８］および図２Ｄ）。これにより、ソース－ドレイン間における窒素空格子点密度が低減される旨が開示されている（特許文献１の段落［００４１］）。また、ソース－ドレイン間における表面電荷の発生が抑制され、表面リーク電流が抑制される旨が開示されている（特許文献１の段落［００４１］）。 For example, Patent Document 1 discloses a technique of using a SiN film and a SiO ₂ film as a gate insulating film in a field effect transistor. A SiN film is formed on the group III nitride semiconductor, and a SiO ₂ film is formed on the SiN film (paragraphs [0036]-[0038] of Patent Document 1 and FIG. 2D). It is disclosed that this reduces the nitrogen vacancy point density between the source and the drain (paragraph [0041] of Patent Document 1). Further, it is disclosed that the generation of surface charge between the source and the drain is suppressed and the surface leakage current is suppressed (paragraph [0041] of Patent Document 1).

特開２００９－３２７９６号公報Japanese Unexamined Patent Publication No. 2009-32796

特許文献１の技術では、III 族窒化物半導体の表面にＳｉＮ膜が接触している。ＳｉＮ膜は絶縁性窒化膜である。絶縁性窒化膜の絶縁破壊強度は絶縁性酸化膜（ＳｉＯ₂等）の絶縁破壊強度に比べて低い傾向にある。また、絶縁性窒化膜では膜中に電子が注入されやすい。絶縁性窒化膜中に電子が注入されると、半導体装置の動作が不安定となる。 In the technique of Patent Document 1, the SiN film is in contact with the surface of the group III nitride semiconductor. The SiN film is an insulating nitride film. The dielectric breakdown strength of the insulating nitride film tends to be lower than that of the insulating oxide film (SiO ₂ and the like). Further, in the insulating nitride film, electrons are easily injected into the film. When electrons are injected into the insulating nitride film, the operation of the semiconductor device becomes unstable.

とはいえ、III 族窒化物半導体の上にＳｉＯ₂膜を直接接触させると、ＳｉＯ₂膜の酸素がIII 族窒化物半導体の表面を酸化する。III 族窒化物半導体の表面はゲート近傍に相当するため、このIII 族窒化物半導体の表面が酸化されると半導体装置の動作は不安定となる。 However, when the SiO ₂ film is brought into direct contact with the group III nitride semiconductor, the oxygen in the SiO ₂ film oxidizes the surface of the group III nitride semiconductor. Since the surface of the group III nitride semiconductor corresponds to the vicinity of the gate, the operation of the semiconductor device becomes unstable when the surface of the group III nitride semiconductor is oxidized.

本明細書の技術が解決しようとする課題は、III 族窒化物半導体から絶縁膜への電子の注入を抑制するとともに絶縁膜に起因するIII 族窒化物半導体の表面の酸化を抑制する半導体装置とその製造方法を提供することである。 The problem to be solved by the technique of the present specification is a semiconductor device that suppresses the injection of electrons from the group III nitride semiconductor into the insulating film and suppresses the oxidation of the surface of the group III nitride semiconductor caused by the insulating film. It is to provide the manufacturing method.

第１の態様における半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。 The method for manufacturing a semiconductor device according to the first aspect is a step of forming a first insulating oxide film on a group III nitride semiconductor layer, and a first step on the group III nitride semiconductor layer and the first insulating oxide film. A step of irradiating nitrogen plasma from the side of the insulating oxide film, a first heat treatment step of heat-treating the first insulating oxide film, and a step of forming a second insulating oxide film on the first insulating oxide film. And a second heat treatment step of heat-treating the second insulating oxide film.

この半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を形成し、第１絶縁性酸化膜より上層に第１絶縁性窒化膜を形成し、第１絶縁性窒化膜の上に第２絶縁性酸化膜を形成することができる。III 族窒化物半導体層は第１絶縁性酸化膜と接触しているため、III 族窒化物半導体から絶縁膜への電子の注入が抑制されている。III 族窒化物半導体層には窒素が注入されているため、絶縁膜に起因するIII 族窒化物半導体の表面の酸化が抑制されている。 In this method of manufacturing a semiconductor device, a first insulating oxide film is formed on a group III nitride semiconductor layer, a first insulating nitride film is formed on a layer above the first insulating oxide film, and a first insulating film is formed. A second insulating oxide film can be formed on the nitride film. Since the group III nitride semiconductor layer is in contact with the first insulating oxide film, the injection of electrons from the group III nitride semiconductor into the insulating film is suppressed. Since nitrogen is injected into the group III nitride semiconductor layer, oxidation of the surface of the group III nitride semiconductor due to the insulating film is suppressed.

本明細書では、III 族窒化物半導体から絶縁膜への電子の注入を抑制するとともに絶縁膜に起因するIII 族窒化物半導体の表面の酸化を抑制する半導体装置とその製造方法が提供されている。 This specification provides a semiconductor device and a method for manufacturing the same, which suppresses the injection of electrons from the group III nitride semiconductor into the insulating film and suppresses the oxidation of the surface of the group III nitride semiconductor caused by the insulating film. ..

第１の実施形態の半導体装置１００の概略構成図である。It is a schematic block diagram of the semiconductor device 100 of 1st Embodiment. 第１の実施形態の半導体装置１００のゲート絶縁膜Ｆ１０の積層構造を示す図である。It is a figure which shows the laminated structure of the gate insulating film F10 of the semiconductor device 100 of 1st Embodiment. 第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示すフローチャートである。It is a flowchart which shows the film formation method of the insulating film of the semiconductor device 100 of 1st Embodiment. 第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示す図である。It is a figure which shows the film formation method of the insulating film of the semiconductor device 100 of 1st Embodiment. 第２の実施形態の半導体装置２００の概略構成図である。It is a schematic block diagram of the semiconductor device 200 of 2nd Embodiment. 第３の実施形態の半導体装置３００の概略構成図である。It is a schematic block diagram of the semiconductor device 300 of 3rd Embodiment. ＭＩＳキャパシタのＳＩＭＳ分析の結果を示すグラフである。It is a graph which shows the result of the SIMS analysis of a MIS capacitor. 窒素プラズマを照射した構造体（サンプル）の酸素原子の１ｓスペクトルを示すグラフである。It is a graph which shows the 1s spectrum of the oxygen atom of the structure (sample) irradiated with nitrogen plasma. 窒素プラズマを照射しなかった構造体（サンプル）の酸素原子の１ｓスペクトルを示すグラフである。It is a graph which shows the 1s spectrum of the oxygen atom of the structure (sample) which was not irradiated with nitrogen plasma. 第１熱処理工程の温度が９００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。It is a graph which shows the CV characteristic of the structure (sample) when the temperature of the 1st heat treatment step is 900 degreeC. 第１熱処理工程の温度が７００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。It is a graph which shows the CV characteristic of the structure (sample) when the temperature of the 1st heat treatment step is 700 degreeC. 第１熱処理工程の温度が５００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。It is a graph which shows the CV characteristic of the structure (sample) when the temperature of the 1st heat treatment step is 500 degreeC.

以下、具体的な実施形態について、半導体装置とその製造方法を例に挙げて説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。本明細書において、第１導電型はｎ型を表し、第２導電型はｐ型を表す。ただし、第１導電型はｐ型を表し、第２導電型はｎ型を表してもよい場合がある。 Hereinafter, specific embodiments will be described with reference to a semiconductor device and a method for manufacturing the same. However, the techniques herein are not limited to these embodiments. In the present specification, the first conductive type represents n type, and the second conductive type represents p type. However, the first conductive type may represent a p-type, and the second conductive type may represent an n-type.

（第１の実施形態）
１．半導体装置
図１は、第１の実施形態の半導体装置１００の概略構成図である。半導体装置１００は、ＭＩＳＦＥＴである。半導体装置１００はトレンチを有さない。半導体装置１００は、ＧａＮ基板１１０と、第１半導体層１２０と、第２半導体層１３０と、半導体領域１４０と、ゲート絶縁膜Ｆ１０と、ゲート電極Ｇ１と、ボディ電極Ｂ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、を有する。 (First Embodiment)
1. 1. Semiconductor device FIG. 1 is a schematic configuration diagram of the semiconductor device 100 of the first embodiment. The semiconductor device 100 is a MISFET. The semiconductor device 100 does not have a trench. The semiconductor device 100 includes a GaN substrate 110, a first semiconductor layer 120, a second semiconductor layer 130, a semiconductor region 140, a gate insulating film F10, a gate electrode G1, a body electrode B1, and a source electrode S1. It has a drain electrode D1 and.

第１半導体層１２０と、第２半導体層１３０と、半導体領域１４０とは、III 族窒化物半導体層である。第１半導体層１２０は、例えば、ＧａＮ層である。第２半導体層１３０は、例えば、ｐ型ＧａＮ層である。半導体領域１４０は、例えば、ｎ⁺ＧａＮである。半導体領域１４０は半導体の一部にイオン注入された領域である。 The first semiconductor layer 120, the second semiconductor layer 130, and the semiconductor region 140 are group III nitride semiconductor layers. The first semiconductor layer 120 is, for example, a GaN layer. The second semiconductor layer 130 is, for example, a p-type GaN layer. The semiconductor region 140 is, for example, n ⁺ GaN. The semiconductor region 140 is a region in which ions are implanted into a part of the semiconductor.

ゲート絶縁膜Ｆ１０は、第２半導体層１３０および半導体領域１４０の上に形成されている。ゲート電極Ｇ１は、ゲート絶縁膜Ｆ１０の上に形成されている。ゲート電極Ｇ１は、ゲート絶縁膜Ｆ１０を間に挟んだ状態で、第２半導体層１３０と半導体領域１４０の一部と対向している。ソース電極Ｓ１およびドレイン電極Ｄ１は、半導体領域１４０の上に形成されている。 The gate insulating film F10 is formed on the second semiconductor layer 130 and the semiconductor region 140. The gate electrode G1 is formed on the gate insulating film F10. The gate electrode G1 faces the second semiconductor layer 130 and a part of the semiconductor region 140 with the gate insulating film F10 sandwiched between them. The source electrode S1 and the drain electrode D1 are formed on the semiconductor region 140.

２．ゲート絶縁膜
２－１．積層構造
図２は、第１の実施形態の半導体装置１００のゲート絶縁膜Ｆ１０の積層構造を示す図である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面の一部を覆うゲート絶縁膜である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面を保護する。ゲート絶縁膜Ｆ１０は、第２半導体層１３０および半導体領域１４０と、ゲート電極Ｇ１と、の間の位置に配置されている。ゲート絶縁膜Ｆ１０は、絶縁性酸窒化膜と絶縁性窒化膜と絶縁性酸化膜とを有する。ゲート絶縁膜Ｆ１０は、ＳｉＯＮ膜Ｆ１１と、ＳｉＮ膜Ｆ１３と、ＳｉＯ₂膜Ｆ１４と、を有する。 2. 2. Gate insulating film 2-1. Laminated Structure FIG. 2 is a diagram showing a laminated structure of the gate insulating film F10 of the semiconductor device 100 of the first embodiment. The gate insulating film F10 is a gate insulating film that covers a part of the surface of the group III nitride semiconductor layer. The gate insulating film F10 protects the surface of the group III nitride semiconductor layer. The gate insulating film F10 is arranged at a position between the second semiconductor layer 130 and the semiconductor region 140 and the gate electrode G1. The gate insulating film F10 has an insulating oxynitride film, an insulating nitride film, and an insulating oxide film. The gate insulating film F10 has a SiON film F11, a SiN film F13, and a SiO ₂ film F14.

ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０の表面の少なくとも一部を覆っている。ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０の上に形成されている。ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０に接触している。ＳｉＯＮ膜Ｆ１１の膜厚は、例えば、１ｎｍ以上６ｎｍ以下である。好ましくは、１ｎｍ以上４ｎｍ以下である。 The SiON film F11 covers at least a part of the surface of the second semiconductor layer 130 and the semiconductor region 140. The SiON film F11 is formed on the second semiconductor layer 130 and the semiconductor region 140. The SiON film F11 is in contact with the second semiconductor layer 130 and the semiconductor region 140. The film thickness of the SiON film F11 is, for example, 1 nm or more and 6 nm or less. It is preferably 1 nm or more and 4 nm or less.

ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１より上層の位置に形成されている。ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１の上に形成されている。ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１に接触している。ＳｉＮ膜Ｆ１３の膜厚は、例えば、１ｎｍ以上３ｎｍ以下である。好ましくは、１ｎｍ以上２ｎｍ以下である。 The SiN film F13 is formed at a position higher than the SiON film F11. The SiN film F13 is formed on the SiON film F11. The SiN film F13 is in contact with the SiON film F11. The film thickness of the SiN film F13 is, for example, 1 nm or more and 3 nm or less. It is preferably 1 nm or more and 2 nm or less.

ＳｉＯ₂膜Ｆ１４は、ＳｉＮ膜Ｆ１３の上に形成されている。ＳｉＯ₂膜Ｆ１４は、ＳｉＮ膜Ｆ１３に接触している。ＳｉＯ₂膜Ｆ１４の膜厚は、例えば、４０ｎｍ以上１００ｎｍ以下である。 The SiO ₂ film F14 is formed on the SiN film F13. The SiO ₂ film F14 is in contact with the SiN film F13. The film thickness of the SiO ₂ film F14 is, for example, 40 nm or more and 100 nm or less.

２－２．窒素濃度
ゲート絶縁膜Ｆ１０においては、窒素濃度が半導体側からゲート電極Ｇ１に向かうにつれて増加し、飽和した後に減少する。ＳｉＯＮ膜Ｆ１１は、窒素原子を含有する。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、例えば、１×１０²¹ａｔｍ／ｃｍ³以上１×１０²²ａｔｍ／ｃｍ³未満である。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、ＳｉＯ₂膜Ｆ１４における窒素原子含有量よりも多い。後述するように、ＳｉＯＮ膜Ｆ１１には窒素プラズマが照射されているためである。 2-2. Nitrogen concentration In the gate insulating film F10, the nitrogen concentration increases from the semiconductor side toward the gate electrode G1 and decreases after saturation. The SiON film F11 contains a nitrogen atom. The nitrogen atom content in the SiON film F11 is, for example, 1 × 10 ²¹ atm / cm ³ or more and less than 1 × 10 ²² atm / cm ³ . The nitrogen atom content in the SiON film F11 is higher than the nitrogen atom content in the SiO ₂ film F14. This is because the SiON film F11 is irradiated with nitrogen plasma, as will be described later.

３．ゲート絶縁膜の各層の役割
ＳｉＯＮ膜Ｆ１１は、酸素原子がIII 族窒化物半導体に拡散することを防止する拡散防止層である。ＳｉＯＮ膜Ｆ１１は十分に薄く、高い温度で熱処理されている。このため、酸素原子が移動しにくい。また、ＳｉＯＮ膜Ｆ１１は、III 族窒化物半導体から絶縁膜への電子の注入を抑制するための層である。そして、ＳｉＯＮ膜Ｆ１１は、後述する絶縁膜の成膜方法においてIII 族窒化物半導体を保護する。このため、III 族窒化物半導体は、後述する窒素プラズマの照射によりダメージをほとんど受けない。 3. 3. The role of each layer of the gate insulating film The SiON film F11 is a diffusion prevention layer that prevents oxygen atoms from diffusing into the group III nitride semiconductor. The SiON film F11 is sufficiently thin and has been heat-treated at a high temperature. Therefore, it is difficult for oxygen atoms to move. Further, the SiON film F11 is a layer for suppressing the injection of electrons from the group III nitride semiconductor into the insulating film. The SiON film F11 protects the group III nitride semiconductor in the insulating film film forming method described later. Therefore, the group III nitride semiconductor is hardly damaged by the irradiation of nitrogen plasma described later.

ＳｉＮ膜Ｆ１３は、III 族窒化物半導体を湿気から保護するための膜である。なお、ＳｉＯＮ膜Ｆ１１がＳｉＮ膜Ｆ１３への電子の注入を抑制する。 The SiN film F13 is a film for protecting a group III nitride semiconductor from moisture. The SiON film F11 suppresses the injection of electrons into the SiN film F13.

ＳｉＯ₂膜Ｆ１４は、高い電気絶縁性によりIII 族窒化物半導体を保護するための膜である。このため、ＳｉＯ₂膜Ｆ１４は、ゲートリーク電流を抑制することができる。 The SiO ₂ film F14 is a film for protecting a group III nitride semiconductor due to its high electrical insulation. Therefore, the SiO ₂ film F14 can suppress the gate leak current.

このようにゲート絶縁膜Ｆ１０は、III 族窒化物半導体が酸化することを防止し、III 族窒化物半導体から絶縁膜への電子の注入を抑制する。このため、ゲート絶縁膜Ｆ１０を有する半導体装置１００は、良好なＣＶ特性（容量電圧特性）を備えている。 As described above, the gate insulating film F10 prevents the group III nitride semiconductor from being oxidized and suppresses the injection of electrons from the group III nitride semiconductor into the insulating film. Therefore, the semiconductor device 100 having the gate insulating film F10 has good CV characteristics (capacitive voltage characteristics).

４．絶縁膜の成膜方法
図３は、第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示すフローチャートである。図３に示すように、この成膜方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。ここでは、ゲート絶縁膜Ｆ１０を成膜する場合について説明する。 4. Film formation method of insulating film FIG. 3 is a flowchart showing a film forming method of the insulating film of the semiconductor device 100 of the first embodiment. As shown in FIG. 3, this film forming method includes a step of forming a first insulating oxide film on the group III nitride semiconductor layer, and a first step on the group III nitride semiconductor layer and the first insulating oxide film. 1 A step of irradiating nitrogen plasma from the side of the insulating oxide film, a first heat treatment step of heat-treating the first insulating oxide film, and forming a second insulating oxide film on the first insulating oxide film. It has a step and a second heat treatment step of heat-treating the second insulating oxide film. Here, a case where the gate insulating film F10 is formed will be described.

４－１．第１絶縁膜成膜工程
図４に示すように、第２半導体層１３０および半導体領域１４０の上に第１絶縁性酸化膜Ｉ１を成膜する（Ｓ１０１）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、メタルモードを用いる。ＣＶＤ法の場合には、熱ＣＶＤを用いる。ＡＬＤ法の場合には、Ｈ₂ＯまたはＯ₃を酸化法に用いる。第１絶縁性酸化膜Ｉ１の膜厚は、例えば、２ｎｍ以上９ｎｍ以下である。好ましくは、３ｎｍ以上６ｎｍ以下である。図４に示すように、第１絶縁性酸化膜Ｉ１は、窒化されてＳｉＯＮ膜Ｆ１１となる部分と、窒化されてＳｉＮ膜Ｆ１３となる部分と、を有する。 4-1. First Insulating Film Formation Step As shown in FIG. 4, the first insulating oxide film I1 is formed on the second semiconductor layer 130 and the semiconductor region 140 (S101). The film forming method is, for example, a reactive sputtering method, a CVD method, or an ALD method. In the case of reactive sputtering, the metal mode is used. In the case of the CVD method, thermal CVD is used. In the case of the ALD method, H ₂ O or O ₃ is used for the oxidation method. The film thickness of the first insulating oxide film I1 is, for example, 2 nm or more and 9 nm or less. It is preferably 3 nm or more and 6 nm or less. As shown in FIG. 4, the first insulating oxide film I1 has a portion that is nitrided to become the SiON film F11 and a portion that is nitrided to become the SiN film F13.

４－２．窒素プラズマ処理工程
第２半導体層１３０および半導体領域１４０および第１絶縁性酸化膜Ｉ１に第１絶縁性酸化膜Ｉ１の側から窒素プラズマを照射する（Ｓ１０２）。例えば、ＥＣＲプラズマ、ＩＣＰ、表面波プラズマ、を用いることができる。プラズマガスは、Ｎ₂ガスである。窒素ガス（Ｎ₂）の流量は、例えば、２０ｓｃｃｍ以上１００ｓｃｃｍ以下である。 4-2. Nitrogen plasma treatment step The second semiconductor layer 130, the semiconductor region 140, and the first insulating oxide film I1 are irradiated with nitrogen plasma from the side of the first insulating oxide film I1 (S102). For example, ECR plasma, ICP, surface wave plasma, etc. can be used. The plasma gas is an N ₂ gas. The flow rate of nitrogen gas (N ₂ ) is, for example, 20 sccm or more and 100 sccm or less.

基板温度は、例えば、０℃以上３００℃以下である。基板側のバイアスの電力は、例えば、０Ｗ以上２０Ｗ以下である。絶縁膜および第２半導体層１３０および半導体領域１４０にダメージを与えないために、バイアスの電力は弱いほうがよい。処理時間は、例えば、１０分以上１５０分以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。 The substrate temperature is, for example, 0 ° C. or higher and 300 ° C. or lower. The bias power on the substrate side is, for example, 0 W or more and 20 W or less. The bias power should be weak so as not to damage the insulating film and the second semiconductor layer 130 and the semiconductor region 140. The processing time is, for example, 10 minutes or more and 150 minutes or less. These numerical ranges are examples and may be numerical values other than the above.

この際に、窒素プラズマから電子、陽イオン等の荷電粒子を除去することが好ましい。例えば、窒素プラズマの移動経路に金属製の網を配置する。これにより、窒素ラジカルが第１絶縁性酸化膜Ｉ１に照射される。または、窒素プラズマの移動経路に磁界を加えることにより、荷電粒子を除去してもよい。または、窒素プラズマのプラズマ生成領域と基板との距離を離し、基板側のバイアスの電力を弱めてもよい。 At this time, it is preferable to remove charged particles such as electrons and cations from the nitrogen plasma. For example, a metal net is placed in the moving path of the nitrogen plasma. As a result, nitrogen radicals are applied to the first insulating oxide film I1. Alternatively, charged particles may be removed by applying a magnetic field to the moving path of the nitrogen plasma. Alternatively, the bias power on the substrate side may be weakened by separating the plasma generation region of the nitrogen plasma from the substrate.

第１絶縁性酸化膜Ｉ１は十分に薄いので、窒素ラジカルは第１絶縁性酸化膜Ｉ１および第２半導体層１３０および半導体領域１４０の表面側に供給される。これにより、第１絶縁性酸化膜Ｉ１の主に表面側が窒化されるとともに第２半導体層１３０および半導体領域１４０の表面側に窒素が注入される。これにより、第２半導体層１３０および半導体領域１４０の窒素空孔密度は減少する。図４に示すように、第１絶縁性酸化膜Ｉ１の表面側は十分に窒化されてＳｉＮ膜Ｆ１３となり、第１絶縁性酸化膜Ｉ１における第２半導体層１３０および半導体領域１４０の側は、ある程度窒化されてＳｉＯＮ膜Ｆ１１となる。 Since the first insulating oxide film I1 is sufficiently thin, nitrogen radicals are supplied to the surface side of the first insulating oxide film I1 and the second semiconductor layer 130 and the semiconductor region 140. As a result, the surface side of the first insulating oxide film I1 is mainly nitrided, and nitrogen is injected into the surface side of the second semiconductor layer 130 and the semiconductor region 140. As a result, the nitrogen pore densities of the second semiconductor layer 130 and the semiconductor region 140 are reduced. As shown in FIG. 4, the surface side of the first insulating oxide film I1 is sufficiently nitrided to form the SiN film F13, and the sides of the second semiconductor layer 130 and the semiconductor region 140 in the first insulating oxide film I1 are to some extent. It is oxidized to form the SiON film F11.

このように、窒素プラズマ処理工程では、III 族窒化物半導体層の少なくとも表面に窒素ラジカルを供給してIII 族窒化物半導体層の窒素空格子点密度を減少させ、第１絶縁性酸化膜Ｉ１の表面を窒化する。 As described above, in the nitrogen plasma treatment step, nitrogen radicals are supplied to at least the surface of the group III nitride semiconductor layer to reduce the nitrogen empty lattice point density of the group III nitride semiconductor layer, so that the first insulating oxide film I1 is formed. Nitride the surface.

なお、第１絶縁性酸化膜Ｉ１が存在するため、窒素ラジカルは第２半導体層１３０および半導体領域１４０にダメージをほとんど与えない。 Since the first insulating oxide film I1 is present, the nitrogen radicals hardly damage the second semiconductor layer 130 and the semiconductor region 140.

４－３．第１熱処理工程
次に、窒素プラズマを照射した半導体および絶縁膜に第１熱処理工程を実施する（Ｓ１０３）。第１熱処理工程の熱処理温度は、例えば、８００℃以上１０００℃以下である。好ましくは、９００℃以上である。熱処理時間は、例えば、１０分以上６０分以下である。好ましくは、３０分以上である。これらの数値範囲は例示であり、上記以外の数値であってもよい。 4-3. First heat treatment step Next, a first heat treatment step is carried out on the semiconductor and the insulating film irradiated with nitrogen plasma (S103). The heat treatment temperature in the first heat treatment step is, for example, 800 ° C. or higher and 1000 ° C. or lower. It is preferably 900 ° C. or higher. The heat treatment time is, for example, 10 minutes or more and 60 minutes or less. It is preferably 30 minutes or more. These numerical ranges are examples and may be numerical values other than the above.

４－４．第２絶縁膜成膜工程
次に、第１絶縁性酸化膜Ｉ１の上に第２絶縁性酸化膜（ＳｉＯ₂膜Ｆ１４）を成膜する（Ｓ１０４）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、オキサイドモードを用いる。ＣＶＤ法の場合には、プラズマを用いてもよい。ＡＬＤ法の場合には、酸化のためにプラズマを用いてもよい。ＳｉＯ₂膜Ｆ１４の膜厚は、例えば、４０ｎｍ以上１００ｎｍ以下である。 4-4. Second Insulating Film Formation Step Next, a second insulating oxide film (SiO ₂ film F14) is formed on the first insulating oxide film I1 (S104). The film forming method is, for example, a reactive sputtering method, a CVD method, or an ALD method. In the case of reactive sputtering, the oxide mode is used. In the case of the CVD method, plasma may be used. In the case of the ALD method, plasma may be used for oxidation. The film thickness of the SiO ₂ film F14 is, for example, 40 nm or more and 100 nm or less.

４－５．第２熱処理工程
次に、半導体および絶縁膜に第２熱処理工程を実施する（Ｓ１０５）。これにより、第２半導体層１３０および半導体領域１４０から順に、ＳｉＯＮ膜Ｆ１１、ＳｉＮ膜Ｆ１３、ＳｉＯ₂膜Ｆ１４が形成される。第２熱処理工程の熱処理温度は、例えば、４００℃以上６００℃以下である。第２熱処理工程の熱処理温度は、第１熱処理工程の熱処理温度よりも低い。熱処理時間は、例えば、１０分以上３０分以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。 4-5. Second heat treatment step Next, a second heat treatment step is carried out on the semiconductor and the insulating film (S105). As a result, the SiON film F11, the SiN film F13, and the SiO ₂ film F14 are formed in order from the second semiconductor layer 130 and the semiconductor region 140. The heat treatment temperature in the second heat treatment step is, for example, 400 ° C. or higher and 600 ° C. or lower. The heat treatment temperature of the second heat treatment step is lower than the heat treatment temperature of the first heat treatment step. The heat treatment time is, for example, 10 minutes or more and 30 minutes or less. These numerical ranges are examples and may be numerical values other than the above.

４－６．その他の工程
また、その他の工程を実施してもよい。例えば、第１絶縁性酸化膜成膜工程および第２絶縁性酸化膜成膜工程の前に、III 族窒化物半導体および絶縁膜を有機洗浄する有機洗浄工程を実施してもよい。 4-6. Other Steps In addition, other steps may be carried out. For example, an organic cleaning step of organically cleaning the group III nitride semiconductor and the insulating film may be performed before the first insulating oxide film forming step and the second insulating oxide film forming step.

５．半導体装置の製造方法
５－１．半導体層形成工程
ＧａＮ基板１１０の上に第１半導体層１２０、第２半導体層１３０、半導体領域１４０をこの順序で成長させる。そのために、例えば、ＭＯＣＶＤ法を用いればよい。または、その他の気相成長法を用いてもよい。または、液相成長法を用いてもよい。また、イオン注入により半導体領域１４０を形成する。 5. Manufacturing method of semiconductor device 5-1. Semiconductor layer forming step The first semiconductor layer 120, the second semiconductor layer 130, and the semiconductor region 140 are grown on the GaN substrate 110 in this order. Therefore, for example, the MOCVD method may be used. Alternatively, other vapor phase growth methods may be used. Alternatively, a liquid phase growth method may be used. In addition, the semiconductor region 140 is formed by ion implantation.

５－２．絶縁膜成膜工程
第２半導体層１３０および半導体領域１４０の上にゲート絶縁膜Ｆ１０を形成する。前述の絶縁膜の成膜方法を用いればよい。また、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域にはゲート絶縁膜Ｆ１０を形成しない。そのため、例えば、第２半導体層１３０および半導体領域１４０の表面に一様な絶縁膜を形成した後に、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域の絶縁膜を除去してもよい。そのために例えば、ＣＦ₄、Ｃ₄Ｆ₆等のフッ素系ガスを用いたエッチングを実施してもよい。 5-2. Insulating film forming step A gate insulating film F10 is formed on the second semiconductor layer 130 and the semiconductor region 140. The above-mentioned method for forming an insulating film may be used. Further, the gate insulating film F10 is not formed in the region where the source electrode S1 and the drain electrode D1 are formed. Therefore, for example, after forming a uniform insulating film on the surfaces of the second semiconductor layer 130 and the semiconductor region 140, the insulating film in the region forming the source electrode S1 and the drain electrode D1 may be removed. Therefore, for example, etching using a fluorine-based gas such as CF ₄ , C ₄ F ₆ may be carried out.

５－３．ゲート電極形成工程
ゲート絶縁膜Ｆ１０の上にゲート電極Ｇ１を形成する。そのためには、ＡＬＤ法、スパッタリング等の成膜技術を用いればよい。 5-3. Gate electrode forming step The gate electrode G1 is formed on the gate insulating film F10. For that purpose, a film forming technique such as an ALD method or sputtering may be used.

５－４．ソース電極形成工程
第２半導体層１３０および半導体領域１４０の上にボディ電極Ｂ１およびソース電極Ｓ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。 5-4. Source electrode forming step The body electrode B1 and the source electrode S1 are formed on the second semiconductor layer 130 and the semiconductor region 140. Therefore, sputtering, EB vapor deposition, or resistance heating vapor deposition may be used.

５－５．ドレイン電極形成工程
半導体領域１４０の上にドレイン電極Ｄ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。 5-5. Drain electrode forming step The drain electrode D1 is formed on the semiconductor region 140. Therefore, sputtering, EB vapor deposition, or resistance heating vapor deposition may be used.

５－６．素子分離工程
そして、ウエハから半導体装置１００を切り出し、各々の独立した半導体装置１００を製造する。 5-6. Element separation step Then, the semiconductor device 100 is cut out from the wafer, and each independent semiconductor device 100 is manufactured.

５－７．その他の工程
保護膜形成工程、熱処理工程等、その他の工程を適宜実施してもよい。以上により、半導体装置１００が得られる。また、ソース電極Ｓ１およびドレイン電極Ｄ１の積層構造が同じ場合には、ソース電極Ｓ１およびドレイン電極Ｄ１を同時に形成してもよい。 5-7. Other Steps Other steps such as a protective film forming step and a heat treatment step may be carried out as appropriate. From the above, the semiconductor device 100 is obtained. Further, when the laminated structure of the source electrode S1 and the drain electrode D1 is the same, the source electrode S1 and the drain electrode D1 may be formed at the same time.

６．第１の実施形態の効果
第１の実施形態の半導体装置１００は、ゲート絶縁膜Ｆ１０を有する。ゲート絶縁膜Ｆ１０のＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０からゲート絶縁膜Ｆ１０への電子の注入を抑制する。第２半導体層１３０および半導体領域１４０には窒素ラジカルが供給されているため、第２半導体層１３０および半導体領域１４０における窒素空格子点密度は十分に低い。第２半導体層１３０および半導体領域１４０はゲート絶縁膜Ｆ１０から半導体領域１４０の酸化を抑制されている。 6. Effect of First Embodiment The semiconductor device 100 of the first embodiment has a gate insulating film F10. The SiON film F11 of the gate insulating film F10 suppresses the injection of electrons from the second semiconductor layer 130 and the semiconductor region 140 into the gate insulating film F10. Since nitrogen radicals are supplied to the second semiconductor layer 130 and the semiconductor region 140, the nitrogen empty lattice point densities in the second semiconductor layer 130 and the semiconductor region 140 are sufficiently low. In the second semiconductor layer 130 and the semiconductor region 140, oxidation of the semiconductor region 140 is suppressed from the gate insulating film F10.

III 族窒化物半導体に対して表面酸化層はドナーとして振る舞う。半導体装置１００では半導体の酸化が抑制されているため、ゲート絶縁膜Ｆ１０を有する半導体装置１００は、良好なＣＶ特性を備えている。そして、半導体装置１００は、ドレイン電流が良好に立ち上がる。 The surface oxide layer acts as a donor for group III nitride semiconductors. Since the semiconductor device 100 suppresses the oxidation of the semiconductor, the semiconductor device 100 having the gate insulating film F10 has good CV characteristics. Then, in the semiconductor device 100, the drain current rises satisfactorily.

ゲート絶縁膜Ｆ１０のＳｉＮ膜Ｆ１３は、III 族窒化物半導体を湿気から保護する。 The SiN film F13 of the gate insulating film F10 protects the group III nitride semiconductor from moisture.

また、ＳｉＯ₂膜Ｆ１４は十分な厚みを有するため、半導体装置１００のゲート絶縁膜は高い絶縁破壊強度を有する。このため、ゲートリーク電流が抑制されている。 Further, since the SiO ₂ film F14 has a sufficient thickness, the gate insulating film of the semiconductor device 100 has high dielectric breakdown strength. Therefore, the gate leak current is suppressed.

７．変形例
７－１．保護膜
第１の実施形態の技術をゲート絶縁膜以外の保護膜に適用することができる。この場合であっても、この保護膜は高い絶縁性を備えるとともにIII 族窒化物半導体の酸化を抑制することができる。また、III 族窒化物半導体を湿気から保護することができる。 7. Modification 7-1. Protective film The technique of the first embodiment can be applied to a protective film other than the gate insulating film. Even in this case, this protective film has high insulating properties and can suppress the oxidation of the group III nitride semiconductor. It can also protect group III nitride semiconductors from moisture.

７－２．基板
ＧａＮ基板１１０の代わりにその他の基板を用いてもよい。例えば、サファイア基板、Ｓｉ基板が挙げられる。もちろん、それ以外の基板を用いてもよい。 7-2. Substrate Other substrates may be used instead of the GaN substrate 110. For example, a sapphire substrate and a Si substrate can be mentioned. Of course, other substrates may be used.

７－３．絶縁性酸化膜
ＳｉＯ₂膜の代わりにその他の絶縁性酸化膜を用いてもよい。例えば、Ａｌ₂Ｏ₃が挙げられる。 7-3. Insulating oxide film Other insulating oxide film may be used instead of the SiO ₂ film. For example, Al ₂ O ₃ can be mentioned.

７－４．絶縁性窒化膜
ＳｉＮ膜の代わりにその他の絶縁性窒化膜を用いてもよい。例えば、ＡｌＮが挙げられる。 7-4. Insulating Nitride Film Other insulating nitride films may be used instead of the SiN film. For example, AlN can be mentioned.

７－５．トレンチ
半導体装置１００は、トレンチを有さない。第１の実施形態の技術は、トレンチを有するＨＥＭＴにも適用可能である。 7-5. The trench semiconductor device 100 does not have a trench. The technique of the first embodiment is also applicable to a HEMT having a trench.

７－６．組み合わせ
上記の変形例を自由に組み合わせてよい。 7-6. Combination You may freely combine the above modification examples.

（第２の実施形態）
１．半導体装置
図５は、第２の実施形態の半導体装置２００の概略構成図である。半導体装置２００は、縦型ＭＩＳＦＥＴである。図５に示すように、半導体装置２００は、ＧａＮ基板２１０と、第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０と、ゲート絶縁膜Ｆ３０と、ゲート電極Ｇ２と、ソース電極Ｓ２と、ドレイン電極Ｄ２と、ボディ電極Ｂ２と、を有する。 (Second embodiment)
1. 1. Semiconductor device FIG. 5 is a schematic configuration diagram of the semiconductor device 200 of the second embodiment. The semiconductor device 200 is a vertical MISFET. As shown in FIG. 5, the semiconductor device 200 includes a GaN substrate 210, a first semiconductor layer 220, a second semiconductor layer 230, a third semiconductor layer 240, a gate insulating film F30, a gate electrode G2, and a source. It has an electrode S2, a drain electrode D2, and a body electrode B2.

第１半導体層２２０は、ＧａＮ基板２１０の上に形成されている。第１半導体層２２０は第１導電型のIII 族窒化物半導体層である。第１半導体層２２０は、例えば、ｎ^-ＧａＮである。 The first semiconductor layer 220 is formed on the GaN substrate 210. The first semiconductor layer 220 is a first conductive type III-nitride semiconductor layer. The first semiconductor layer 220 is, for example, n ^— GaN.

第２半導体層２３０は、第１半導体層２２０の上に形成されている。第２半導体層２３０は第２導電型のIII 族窒化物半導体層である。第２半導体層２３０は、例えば、ｐＧａＮである。 The second semiconductor layer 230 is formed on the first semiconductor layer 220. The second semiconductor layer 230 is a second conductive type III-nitride semiconductor layer. The second semiconductor layer 230 is, for example, pGaN.

第３半導体層２４０は、第２半導体層２３０の上に形成されている。第３半導体層２４０は、第１導電型のIII 族窒化物半導体層である。第３半導体層２４０は、例えば、ｎ⁺ＧａＮである。 The third semiconductor layer 240 is formed on the second semiconductor layer 230. The third semiconductor layer 240 is a first conductive type III-nitride semiconductor layer. The third semiconductor layer 240 is, for example, n ⁺ GaN.

ボディ電極Ｂ２は、第２半導体層２３０から正孔を引き抜くための電極である。ボディ電極Ｂ２は、リセスＲ２に形成されている。リセスＲ２は、第３半導体層２４０を貫通し、第２半導体層２３０の途中まで達する凹部である。ボディ電極Ｂ２は、第２半導体層２３０と、第３半導体層２４０と、ソース電極Ｓ２と、に接触している。 The body electrode B2 is an electrode for extracting holes from the second semiconductor layer 230. The body electrode B2 is formed on the recess R2. The recess R2 is a recess that penetrates the third semiconductor layer 240 and reaches halfway through the second semiconductor layer 230. The body electrode B2 is in contact with the second semiconductor layer 230, the third semiconductor layer 240, and the source electrode S2.

ゲート絶縁膜Ｆ３０は、トレンチＴ２を覆っている。ゲート絶縁膜Ｆ３０は、ゲート電極Ｇ２と半導体層とを絶縁している。ゲート絶縁膜Ｆ３０は、第１半導体層２２０の底面および側面と、第２半導体層２３０の側面と、第３半導体層２４０の側面および表面の一部と、を覆っている。 The gate insulating film F30 covers the trench T2. The gate insulating film F30 insulates the gate electrode G2 from the semiconductor layer. The gate insulating film F30 covers the bottom surface and the side surface of the first semiconductor layer 220, the side surface of the second semiconductor layer 230, and a part of the side surface and the surface of the third semiconductor layer 240.

ゲート絶縁膜Ｆ３０の積層構造は、第１の実施形態のゲート絶縁膜Ｆ１０と同じである。 The laminated structure of the gate insulating film F30 is the same as that of the gate insulating film F10 of the first embodiment.

２．第２の実施形態の効果
第２の実施形態の半導体装置２００は、ゲート絶縁膜Ｆ３０を有する。ゲート絶縁膜Ｆ３０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。 2. 2. Effect of the Second Embodiment The semiconductor device 200 of the second embodiment has a gate insulating film F30. The gate insulating film F30 has the same effect as the gate insulating film F10 of the first embodiment.

３．変形例
３－１．保護膜
半導体装置２００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ３０の積層構造を採用してもよい。 3. 3. Modification 3-1. Protective film The semiconductor device 200 may have a protective film. A laminated structure of the gate insulating film F30 may be adopted as the protective film.

（第３の実施形態）
図６は、第３の実施形態の半導体装置３００の概略構成図である。半導体装置３００は、ＭＩＳキャパシタである。半導体装置３００は、ｎ型半導体３１０と、ゲート絶縁膜Ｆ４０と、ゲート電極Ｇ３と、を有する。ｎ型半導体３１０はｎ型のIII 族窒化物半導体である。ゲート絶縁膜Ｆ４０は、ゲート絶縁膜Ｆ１０と同様の積層構造である。 (Third embodiment)
FIG. 6 is a schematic configuration diagram of the semiconductor device 300 of the third embodiment. The semiconductor device 300 is a MIS capacitor. The semiconductor device 300 includes an n-type semiconductor 310, a gate insulating film F40, and a gate electrode G3. The n-type semiconductor 310 is an n-type group III nitride semiconductor. The gate insulating film F40 has the same laminated structure as the gate insulating film F10.

２．第３の実施形態の効果
第３の実施形態の半導体装置３００は、ゲート絶縁膜Ｆ４０を有する。ゲート絶縁膜Ｆ４０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。 2. 2. Effect of Third Embodiment The semiconductor device 300 of the third embodiment has a gate insulating film F40. The gate insulating film F40 has the same effect as the gate insulating film F10 of the first embodiment.

３．変形例
３－１．保護膜
半導体装置３００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ４０の積層構造を採用してもよい。 3. 3. Modification 3-1. Protective film The semiconductor device 300 may have a protective film. A laminated structure of the gate insulating film F40 may be adopted as the protective film.

（実験）
１．二次イオン質量分析法（ＳＩＭＳ）
１－１．サンプルの作製
ｎ型ＧａＮにゲート絶縁膜を形成して構造体を製作した。その際に、ｎ型ＧａＮにＳｉＯ₂膜を形成した。そして、窒素プラズマの照射の有無により、ＳＩＭＳおよびＸＰＳを比較した。窒素プラズマを照射した構造体は、図３のＳ１０１からＳ１０３までを実施したものに相当する。 (experiment)
1. 1. Secondary Ion Mass Spectrometry (SIMS)
1-1. Preparation of sample A gate insulating film was formed on n-type GaN to produce a structure. At that time, a SiO ₂ film was formed on the n-type GaN. Then, SIMS and XPS were compared depending on the presence or absence of irradiation with nitrogen plasma. The structure irradiated with nitrogen plasma corresponds to the structure obtained from S101 to S103 in FIG.

窒素プラズマを発生させるためにＥＣＲプラズマを用いた。マイクロ波の出力は５００Ｗであった。基板側のバイアスの電力は０Ｗであった。基板温度は室温であった。処理時間は６０分であった。なお、ＳｉＯ₂膜の熱処理温度は、熱処理温度を変更した場合を除き９００℃であった。また、ｎ型ＧａＮにゲート絶縁膜とゲート電極とを形成し、ＭＩＳキャパシタを製作した。 ECR plasma was used to generate nitrogen plasma. The microwave output was 500 W. The bias power on the board side was 0 W. The substrate temperature was room temperature. The processing time was 60 minutes. The heat treatment temperature of the SiO ₂ film was 900 ° C. except when the heat treatment temperature was changed. Further, a gate insulating film and a gate electrode were formed on n-type GaN to manufacture a MIS capacitor.

１－２．測定結果
図７は、ＳＩＭＳ分析の結果を示すグラフである。図７の横軸はゲート絶縁膜の表面からの距離（深さ）である。図７の縦軸は、窒素原子の濃度（ａｔｍｓ／ｃｍ³）または酸素原子の検出強度である。 1-2. Measurement result FIG. 7 is a graph showing the result of SIMS analysis. The horizontal axis of FIG. 7 is the distance (depth) from the surface of the gate insulating film. The vertical axis of FIG. 7 is the concentration of nitrogen atoms (atms / cm ³ ) or the detection intensity of oxygen atoms.

図７に示すように、窒素プラズマ処理により、ＳｉＯ₂膜が表面から窒化されていることが分かる。そして、窒素プラズマを照射した側から順に、ＳｉＮ、ＳｉＯＮ、ＳｉＯ₂が存在する。深さが６ｎｍ以下の領域では、窒素プラズマの照射により窒素濃度が上昇し、酸素濃度が減少している。つまり、この条件において、窒素ラジカルまたは窒素イオンが６ｎｍ程度まで到達していると考えられる。また、深さが２ｎｍ未満の領域ではＳｉＮが形成され、深さが２ｎｍ以上の領域ではＳｉＯＮが形成されている。電気的な安定性の観点から、ＧａＮの上に形成される絶縁膜はＳｉＮよりもＳｉＯＮのほうが好ましい。なお、深さが７ｎｍ以上の領域では、窒素プラズマの効果とｎ型ＧａＮからの窒素の拡散の効果とが重なっており、必ずしも明確には判別できない。 As shown in FIG. 7, it can be seen that the SiO ₂ film is nitrided from the surface by the nitrogen plasma treatment. Then, SiN, SiON, and SiO ₂ are present in this order from the side irradiated with the nitrogen plasma. In the region where the depth is 6 nm or less, the nitrogen concentration is increased and the oxygen concentration is decreased by irradiation with nitrogen plasma. That is, it is considered that the nitrogen radical or the nitrogen ion reaches about 6 nm under this condition. Further, SiN is formed in a region having a depth of less than 2 nm, and SiON is formed in a region having a depth of 2 nm or more. From the viewpoint of electrical stability, the insulating film formed on the GaN is preferably SiON rather than SiN. In the region where the depth is 7 nm or more, the effect of nitrogen plasma and the effect of diffusion of nitrogen from n-type GaN overlap, and it is not always possible to clearly distinguish them.

窒素濃度が絶縁膜側からｎ型ＧａＮに向かうにつれて減少し、その後ふたたび増加する。ＳｉＯ₂膜における窒素原子含有量は、例えば、１×１０¹⁹ａｔｍ／ｃｍ³以上１×１０²¹ａｔｍ／ｃｍ³未満である。ＳｉＯＮ膜における窒素原子含有量は、例えば、１×１０²¹ａｔｍ／ｃｍ³以上１×１０²²ａｔｍ／ｃｍ³未満である。ＳｉＮ膜における窒素原子含有量は、例えば、１×１０²²ａｔｍ／ｃｍ³以上である。 The nitrogen concentration decreases from the insulating film side toward the n-type GaN, and then increases again. The nitrogen atom content in the SiO ₂ film is, for example, 1 × 10 ¹⁹ atm / cm ³ or more and less than 1 × 10 ²¹ atm / cm ³ . The nitrogen atom content in the SiON film is, for example, 1 × 10 ²¹ atm / cm ³ or more and less than 1 × 10 ²² atm / cm ³ . The nitrogen atom content in the SiN film is, for example, 1 × 10 ²² atm / cm ³ or more.

２．Ｘ線光電子分光法
２－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍのＳｉＯ₂を成膜した構造体を作製した。その後、窒素プラズマの照射の有無により酸素原子との結合状態を調べた。 2. 2. X-ray photoelectron spectroscopy 2-1. Preparation of sample A structure in which SiO ₂ having a thickness of 3 nm was formed on n-type GaN was prepared. After that, the state of bonding with oxygen atoms was investigated depending on the presence or absence of irradiation with nitrogen plasma.

２－２．測定結果
Ｇａ単体、Ｇａ－Ｏ結合、Ｇａ－Ｎ結合のケミカルシフト量は１ｅＶ程度である。このため、Ｇａの３ｄ準位から発せられる光を分光しても、ピークを分離することが困難である。このため、酸素原子（Ｏ）の１ｓ準位から発せられる光を分光した。 2-2. Measurement result The amount of chemical shift of Ga alone, Ga—O bond, and Ga—N bond is about 1 eV. Therefore, it is difficult to separate the peaks even if the light emitted from the 3d level of Ga is separated. Therefore, the light emitted from the 1s level of the oxygen atom (O) was separated.

図８は、窒素プラズマを照射したＧａＮとＳｉＯ₂との界面近傍の酸素原子の１ｓスペクトルを示すグラフである。図８の横軸は結合エネルギーである。図８の縦軸は１秒当たりのカウント数である。 FIG. 8 is a graph showing a 1s spectrum of oxygen atoms near the interface between GaN irradiated with nitrogen plasma and SiO ₂ . The horizontal axis of FIG. 8 is the binding energy. The vertical axis of FIG. 8 is the number of counts per second.

図８では、Ｏ－Ｇａ結合の割合は３％程度であった。つまり、Ｇａはほとんど酸化されていない。 In FIG. 8, the ratio of O-Ga binding was about 3%. That is, Ga is hardly oxidized.

図９は、窒素プラズマを照射しなかったＧａＮとＳｉＯ₂との界面近傍の酸素原子の１ｓスペクトルを示すグラフである。図９の横軸は結合エネルギーである。図９の縦軸は１秒当たりのカウント数である。 FIG. 9 is a graph showing a 1s spectrum of oxygen atoms near the interface between GaN and SiO ₂ not irradiated with nitrogen plasma. The horizontal axis of FIG. 9 is the binding energy. The vertical axis of FIG. 9 is the number of counts per second.

図９では、Ｏ－Ｇａ結合の割合は１６％程度であった。 In FIG. 9, the ratio of O-Ga binding was about 16%.

窒素プラズマを照射することにより、Ｏ－Ｇａ結合が十分に減少している。つまり、図８に示すように、ＧａＮとＳｉＯ₂との界面近傍においてＧａの酸化が抑制されていることがわかる。ｎ型ＧａＮにおける窒素空孔密度が低くなっていると考えられる。 By irradiating with nitrogen plasma, the O-Ga bond is sufficiently reduced. That is, as shown in FIG. 8, it can be seen that the oxidation of Ga is suppressed in the vicinity of the interface between GaN and SiO ₂ . It is considered that the nitrogen vacancies density in the n-type GaN is low.

３．ＣＶ特性
３－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍの第１ＳｉＯ₂膜を成膜したものに窒素プラズマを照射し、その後、さらに第２ＳｉＯ₂膜を成膜した。このように製造された構造体についてＣＶ特性を調べた。 3. 3. CV characteristics 3-1. Preparation of sample A first SiO ₂ film having a thickness of 3 nm was formed on n-type GaN and irradiated with nitrogen plasma, and then a second SiO ₂ film was further formed. The CV characteristics of the structure thus manufactured were investigated.

３－２．測定結果
図１０は、第１熱処理工程の温度が９００℃である場合の構造体のＣＶ特性を示すグラフである。図１０の横軸はゲート電圧である。図１０の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１０に示すように、この場合にはゲート電圧の増加に対して静電容量は段差無くなだらかに変化している。 3-2. Measurement result FIG. 10 is a graph showing the CV characteristics of the structure when the temperature of the first heat treatment step is 900 ° C. The horizontal axis of FIG. 10 is the gate voltage. The vertical axis of FIG. 10 is the capacitance. The capacitance is standardized by the value of the capacitance of the gate insulating film. As shown in FIG. 10, in this case, the capacitance gradually changes with an increase in the gate voltage without a step.

図１１は、第１熱処理工程の温度が７００℃である場合の構造体のＣＶ特性を示すグラフである。図１１の横軸はゲート電圧である。図１１の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１１に示すように、ゲート電圧が－２Ｖ程度の箇所に段差ＨＰ１がある。段差ＨＰ１が存在すると、閾値電圧が安定せず、半導体装置の動作が不安定となる。 FIG. 11 is a graph showing the CV characteristics of the structure when the temperature of the first heat treatment step is 700 ° C. The horizontal axis of FIG. 11 is the gate voltage. The vertical axis of FIG. 11 is the capacitance. The capacitance is standardized by the value of the capacitance of the gate insulating film. As shown in FIG. 11, there is a step HP1 at a position where the gate voltage is about -2V. If the step HP1 is present, the threshold voltage is not stable and the operation of the semiconductor device becomes unstable.

図１２は、第１熱処理工程の温度が５００℃である場合の構造体のＣＶ特性を示すグラフである。図１２の横軸はゲート電圧である。図１２の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１２に示すように、ゲート電圧が－２Ｖ程度の箇所に段差ＨＰ２がある。段差ＨＰ２が存在すると、閾値電圧が安定せず、半導体装置の動作が不安定となる。 FIG. 12 is a graph showing the CV characteristics of the structure when the temperature of the first heat treatment step is 500 ° C. The horizontal axis of FIG. 12 is the gate voltage. The vertical axis of FIG. 12 is the capacitance. The capacitance is standardized by the value of the capacitance of the gate insulating film. As shown in FIG. 12, there is a step HP2 at a position where the gate voltage is about -2V. If the step HP2 is present, the threshold voltage is not stable and the operation of the semiconductor device becomes unstable.

このように、第１熱処理工程の熱処理温度を８００℃以上とすることにより、ゲート電圧の閾値電圧が安定する。 By setting the heat treatment temperature in the first heat treatment step to 800 ° C. or higher in this way, the threshold voltage of the gate voltage is stabilized.

（付記）
第１の態様における半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。 (Additional note)
The method for manufacturing a semiconductor device according to the first aspect is a step of forming a first insulating oxide film on a group III nitride semiconductor layer, and a first step on the group III nitride semiconductor layer and the first insulating oxide film. A step of irradiating nitrogen plasma from the side of the insulating oxide film, a first heat treatment step of heat-treating the first insulating oxide film, and a step of forming a second insulating oxide film on the first insulating oxide film. And a second heat treatment step of heat-treating the second insulating oxide film.

第２の態様における半導体装置の製造方法においては、第１絶縁性酸化膜を成膜する工程では、第１絶縁性酸化膜の膜厚を２ｎｍ以上９ｎｍ以下とする。 In the method for manufacturing a semiconductor device according to the second aspect, in the step of forming the first insulating oxide film, the film thickness of the first insulating oxide film is 2 nm or more and 9 nm or less.

第３の態様における半導体装置の製造方法においては、第１熱処理工程の熱処理温度は、第２熱処理工程の熱処理温度よりも高い。 In the method for manufacturing a semiconductor device according to the third aspect, the heat treatment temperature in the first heat treatment step is higher than the heat treatment temperature in the second heat treatment step.

第４の態様における半導体装置の製造方法においては、第１熱処理工程の熱処理温度は、８００℃以上１０００℃以下である。 In the method for manufacturing a semiconductor device according to the fourth aspect, the heat treatment temperature in the first heat treatment step is 800 ° C. or higher and 1000 ° C. or lower.

第５の態様における半導体装置の製造方法においては、窒素プラズマを照射する工程では、III 族窒化物半導体層の少なくとも表面に窒素ラジカルを供給する。 In the method for manufacturing a semiconductor device according to the fifth aspect, nitrogen radicals are supplied to at least the surface of the group III nitride semiconductor layer in the step of irradiating with nitrogen plasma.

第６の態様における半導体装置の製造方法においては、窒素プラズマを照射する工程では、第１絶縁性酸化膜の表面を窒化する。 In the method for manufacturing a semiconductor device according to the sixth aspect, the surface of the first insulating oxide film is nitrided in the step of irradiating with nitrogen plasma.

第７の態様における半導体装置は、III 族窒化物半導体層と、III 族窒化物半導体層の上のゲート絶縁膜と、ゲート絶縁膜の上のゲート電極と、を有する。ゲート絶縁膜は、III 族窒化物半導体層の上のＳｉＯＮ膜と、ＳｉＯＮ膜の上のＳｉＮ膜と、ＳｉＮ膜の上のＳｉＯ₂膜と、を有する。ＳｉＯＮ膜は、III 族窒化物半導体層に接触している。ＳｉＮ膜は、ＳｉＯＮ膜に接触している。ＳｉＯ₂膜は、ＳｉＮ膜に接触している。ＳｉＯＮ膜の膜厚は、１ｎｍ以上４ｎｍ以下である。 The semiconductor device in the seventh aspect includes a group III nitride semiconductor layer, a gate insulating film on the group III nitride semiconductor layer, and a gate electrode on the gate insulating film. The gate insulating film has a SiON film on the group III nitride semiconductor layer, a SiN film on the SiON film, and a SiO ₂ film on the SiN film. The SiON film is in contact with the group III nitride semiconductor layer. The SiN film is in contact with the SiON film. The SiO ₂ film is in contact with the SiN film. The film thickness of the SiON film is 1 nm or more and 4 nm or less.

１００…半導体装置
１１０…ＧａＮ基板
１２０…第１半導体層
１３０…第２半導体層
１４０…半導体領域
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｇ１…ゲート電極
Ｆ１０…ゲート絶縁膜
Ｆ１１…ＳｉＯＮ膜
Ｆ１３…ＳｉＮ膜
Ｆ１４…ＳｉＯ₂膜 100 ... Semiconductor device 110 ... GaN substrate 120 ... First semiconductor layer 130 ... Second semiconductor layer 140 ... Semiconductor region D1 ... Drain electrode S1 ... Source electrode G1 ... Gate electrode F10 ... Gate insulating film F11 ... SiON film F13 ... SiN film F14 … SiO ₂ film

Claims

The process of forming a first insulating oxide film on the group III nitride semiconductor layer,
A step of irradiating the group III nitride semiconductor layer and the first insulating oxide film with nitrogen plasma from the side of the first insulating oxide film.
The first heat treatment step of heat-treating the first insulating oxide film and
A step of forming a second insulating oxide film on the first insulating oxide film and
The second heat treatment step of heat-treating the second insulating oxide film and
A method for manufacturing a semiconductor device including.

In the method for manufacturing a semiconductor device according to claim 1,
In the step of forming the first insulating oxide film,
A method for manufacturing a semiconductor device, which comprises setting the film thickness of the first insulating oxide film to 2 nm or more and 9 nm or less.

In the method for manufacturing a semiconductor device according to claim 1 or 2.
The heat treatment temperature in the first heat treatment step is
A method for manufacturing a semiconductor device, which comprises a temperature higher than the heat treatment temperature in the second heat treatment step.

The method for manufacturing a semiconductor device according to any one of claims 1 to 3.
The heat treatment temperature in the first heat treatment step is
A method for manufacturing a semiconductor device, which includes a temperature of 800 ° C. or higher and 1000 ° C. or lower.

The method for manufacturing a semiconductor device according to any one of claims 1 to 4.
In the step of irradiating the nitrogen plasma,
A method for manufacturing a semiconductor device, which comprises supplying nitrogen radicals to at least the surface of the group III nitride semiconductor layer.

The method for manufacturing a semiconductor device according to any one of claims 1 to 5.
In the step of irradiating the nitrogen plasma,
A method for manufacturing a semiconductor device, which comprises nitriding the surface of the first insulating oxide film.

III-nitride semiconductor layer and
The gate insulating film on the group III nitride semiconductor layer and
With the gate electrode on the gate insulating film,
Have,
The gate insulating film is
The SiON film on the group III nitride semiconductor layer and
The SiN film on the SiON film and
The SiO ₂ film on the SiN film and
Have,
The SiON film is
It is in contact with the group III nitride semiconductor layer and is in contact with the group III nitride semiconductor layer.
The SiN film is
It is in contact with the SiON film and is in contact with the SiON film.
The SiO ₂ film is
It is in contact with the SiN film and
The film thickness of the SiON film is
A semiconductor device including 1 nm or more and 4 nm or less.