JP2022011752A

JP2022011752A - 受信機

Info

Publication number: JP2022011752A
Application number: JP2020113096A
Authority: JP
Inventors: 康二郎今里; Kojiro Imazato
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2020-06-30
Filing date: 2020-06-30
Publication date: 2022-01-17

Abstract

【課題】過入力によるデバイスの損傷を防止可能で、かつ、応答性が良好な受信機を提供する。【解決手段】デジタル変換された受信信号の信号レベルに応じてデジタル変換前の受信信号の利得を減衰させる外部ＡＧＣ３と、減衰を打ち消すタイミングで、外部ＡＧＣ３による減衰量の逆数を減衰された受信信号に乗算することで、該受信信号の利得を減衰前の値に補正する外部ＡＧＣ補正部５と、補正された受信信号の不要周波数成分を除去するチャネルフィルタ６と、チャネルフィルタ６を通過した受信信号の利得を所定範囲に調整する内部ＡＧＣ７と、を備える。【選択図】図１

Description

この発明は、受信した信号から所望の音声周波数信号を抽出して音声を再生する受信機に関する。

音声を再生する受信機には従来から、受信信号レベルに応じて利得・出力音声を適切な範囲に調整する自動利得制御回路（内部ＡＧＣ）が設けられている。一方、受信機のアンテナ入力に過入力があった場合、電力増幅部などのデバイスが損傷、あるいは、飽和するおそれがある。このため、入力側において受信電力を監視して受信信号を減衰させる機能として、別の自動利得制御回路（外部ＡＧＣ）が必要となる。この場合、例えば、図２に示すように、デジタル部で受信電力を監視し、デジタル部の前段で受信信号を減衰させる構成が考えられる。

しかしながら、２つの自動利得制御回路を備え、前段の外部ＡＧＣの収束後に後段の内部ＡＧＣが収束する、という動作、挙動を示すため、収束に時間を要し、応答性能が低下・劣化してしまう。特に上記の構成の場合、瞬間的に受信電力が大きくなった際に、外部ＡＧＣの収束前にＲＦ＿ＡＤＣ（アナログ／デジタル変換器）で取り込む信号が飽和・オバーフローして、外部ＡＧＣにおける電力検出値が低く見積もられてしまい、受信信号が徐々に減衰することになる。この結果、後段の内部ＡＧＣにおける収束、応答が遅くなり、応答性が低下する。

このような問題を解決するために、内部ＡＧＣと外部ＡＧＣとの時定数を別の値に設定する、という技術が知られている（例えば、特許文献１参照。）。例えば、内部ＡＧＣの時定数を大きく設定し、外部ＡＧＣの時定数を小さく設定することで、出力信号のオーバーシュートやアンダーシュートを抑制するものである。

特開昭５３－７２４４１号公報

しかしながら、特許文献１の技術では、内部ＡＧＣと外部ＡＧＣとの時定数を別の値に設定するだけであるため、前段の外部ＡＧＣが後段の内部ＡＧＣに与える影響を抑制するには不十分で、応答性が低下する場合がある。

そこで本発明は、過入力によるデバイスの損傷を防止可能で、かつ、応答性が良好な受信機を提供することを目的とする。

前記の課題を解決するために、請求項１の発明は、デジタル変換された受信信号の信号レベルに応じてデジタル変換前の受信信号の利得を減衰させる第１の自動利得制御回路と、前記減衰を打ち消すタイミングで、前記第１の自動利得制御回路による減衰量の逆数を前記減衰された受信信号に乗算することで、該受信信号の利得を減衰前の値に補正する利得補正部と、前記補正された受信信号の不要周波数成分を除去するチャネルフィルタと、前記チャネルフィルタを通過した受信信号の利得を所定範囲に調整する第２の自動利得制御回路と、を備えることを特徴とする受信機である。

請求項２の発明は、請求項1に記載の受信機において、前記利得補正部は、遅延を調整して前記逆数を乗算することで前記減衰を打ち消す、ことを特徴とする。

請求項１の発明によれば、第１の自動利得制御回路によって受信信号の利得が減衰されるため、過入力があってもデバイスの損傷を防止することが可能となる。また、前段の第１の自動利得制御回路で減衰された受信信号の利得が、利得補正部によって減衰前の利得に補正されるため、後段の第２の自動利得制御回路において第１の自動利得制御回路による影響が抑制、削減される。しかも、減衰を打ち消すタイミングで補正されるため、第１の自動利得制御回路による影響をより抑制、削減することが可能となる。この結果、第２の自動利得制御回路における収束時間が第１の自動利得制御回路に依存することなく独立して速くなり、応答性が向上する。

また、利得補正部において、第１の自動利得制御回路による減衰量の逆数を減衰された受信信号に乗算するため、受信信号の減衰を補正することが可能になる。しかも、減衰量の逆数を乗算するだけであるため、簡易に構成することが可能となる。

請求項２の発明によれば、遅延を調整して逆数を乗算するため、より適正に減衰を打ち消すことが可能となる。

この発明の実施の形態に係る受信機を示す概略構成ブロック図である。内部ＡＧＣと外部ＡＧＣを備えた従来の受信機を示す概略構成ブロック図である。

以下、この発明を図示の実施の形態に基づいて説明する。

図１は、この発明の実施の形態に係る受信機１を示す概略構成ブロック図である。この受信機１は、受信した信号から所望の音声周波数信号を抽出して音声を再生する装置であり、主として、Ａ／Ｄ変換部（ＲＦ＿ＡＤＣ）２と、外部ＡＧＣ（第１の自動利得制御回路）３と、デジタルダウンコンバータ（ＤＤＣ）４と、外部ＡＧＣ補正部（利得補正部）５と、チャネルフィルタ６と、内部ＡＧＣ（第２の自動利得制御回路）７と、復調部８と、を備える。

Ａ／Ｄ変換部２は、アンテナで受信して入力されたアナログの受信信号をデジタル信号に変換するアナログ／デジタル変換器である。

外部ＡＧＣ３は、Ａ／Ｄ変換部２でデジタル変換された受信信号の信号レベルに応じて、デジタル変換前の受信信号の利得を減衰させる自動利得制御回路であり、Ａ／Ｄ変換部２の上流側に配設されたアナログの可変アッテネータ３１を備える。すなわち、Ａ／Ｄ変換部２から出力された受信信号の信号レベル・強度を検出し、この信号レベルに応じた減衰量を可変アッテネータ３１に出力する。そして、アンテナで受信した受信信号を可変アッテネータ３１でこの減衰量だけ減衰させてＡ／Ｄ変換部２に入力することで、出力信号が飽和するのを防止する。ここで、外部ＡＧＣ３から可変アッテネータ３１に出力される減衰量は、後述する外部ＡＧＣ補正部５にも出力される。

デジタルダウンコンバータ４は、Ａ／Ｄ変換部２から出力された受信信号の周波数・サンプリングレートを下げるコンバータであり、これにより、チャネルフィルタ６などにおける処理時間を確保するものである。

外部ＡＧＣ補正部５は、外部ＡＧＣ３による減衰を打ち消すタイミングで、外部ＡＧＣ３による減衰量の逆数を減衰された受信信号に乗算することで、該受信信号の利得を減衰前の値に補正する回路部である。すなわち、外部ＡＧＣ３から伝送された減衰量の逆数となる補正値を時系列・伝送順に逆テーブル５１から参照する。例えば、外部ＡＧＣ３からの減衰量が－１ｄＢの場合、＋１ｄＢに相当する振幅補正値１．１２２を逆テーブル５１から出力する。

そして、逆テーブル５１から出力された補正値を順次、デジタルダウンコンバータ４から出力された受信信号に乗算器５３で乗算することで、デジタルダウンコンバータ４からの受信信号のレベルを増幅させて、減衰を補正する。この際、外部ＡＧＣ３による減衰を打ち消すタイミングで増幅するように、遅延回路５２で遅延させながら補正値を乗算する。すなわち、可変アッテネータ３１の制御遅延、および、Ａ／Ｄ変換部２、デジタルダウンコンバータ４による信号遅延だけ、遅延回路５２で遅延、調整しながら、外部ＡＧＣ３で減衰されたタイミング・信号部を増幅、補正するように補正値を乗算する。このようにして、外部ＡＧＣ３による減衰を打ち消すタイミングでその減衰量の逆数を乗算することで、受信信号の利得を減衰前の状態に戻す。

チャネルフィルタ６は、外部ＡＧＣ補正部５で補正された受信信号の不要周波数成分を除去するフィルタである。例えば、高周波数帯域および低周波数帯域において利得が急激に低下する特性を備えたフィルタで構成することで、受信信号から不要な周波数成分を除去して受信に必要な周波数成分のみを残す。

内部ＡＧＣ７は、チャネルフィルタ６を通過した受信信号の利得を所定範囲に調整する自動利得制御回路である。すなわち、スピーカ（図示せず）から再生される音声レベルを安定化させるために、チャネルフィルタ６からの信号レベルに応じてその出力レベルを上げ下げする。具体的には、従来の自動利得制御回路と同様に、チャネルフィルタ６から出力された受信信号の信号レベル・強度を検出し、この信号レベルに応じて減衰器（乗算器）でチャネルフィルタ６からの受信信号のレベルを調整する。

復調部８は、内部ＡＧＣ７から出力された受信信号を音声信号に復調する復調器であり、この復調部８で復調された音声信号が、デジタル／アナログ変換器（図示せず）などを介してスピーカから出力、再生される。

このような構成の受信機１によれば、外部ＡＧＣ３によって受信信号の利得が減衰されるため、過入力があってもデバイスの損傷を防止することが可能となる。また、前段の外部ＡＧＣ３で減衰された受信信号のレベルが、外部ＡＧＣ補正部５によって減衰を打ち消すように補正されるため、後段の内部ＡＧＣ７において外部ＡＧＣ３による影響が抑制、削減される。しかも、補正するタイミングを調整することで、外部ＡＧＣ３による影響をより抑制、削減することが可能となる。この結果、内部ＡＧＣ７における収束時間が外部ＡＧＣ３に依存することなく独立して速くなり、応答性が向上する。

また、外部ＡＧＣ補正部５において、外部ＡＧＣ３により減衰された受信信号に減衰量の逆数を乗算することで、受信信号のレベルを補正することが可能になる。減衰量の逆数を乗算するだけであるため、簡易に構成することが可能となる。

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。

１受信機
２Ａ／Ｄ変換部
３外部ＡＧＣ（第１の自動利得制御回路）
４デジタルダウンコンバータ
５外部ＡＧＣ補正部（利得補正部）
５１逆テーブル
５２遅延回路
６チャネルフィルタ
７内部ＡＧＣ（第２の自動利得制御回路）
８復調部

Claims

デジタル変換された受信信号の信号レベルに応じてデジタル変換前の受信信号の利得を減衰させる第１の自動利得制御回路と、
前記減衰を打ち消すタイミングで、前記第１の自動利得制御回路による減衰量の逆数を前記減衰された受信信号に乗算することで、該受信信号の利得を減衰前の値に補正する利得補正部と、
前記補正された受信信号の不要周波数成分を除去するチャネルフィルタと、
前記チャネルフィルタを通過した受信信号の利得を所定範囲に調整する第２の自動利得制御回路と、
を備えることを特徴とする受信機。
前記利得補正部は、遅延を調整して前記逆数を乗算することで前記減衰を打ち消す、
ことを特徴とする請求項１に記載の受信機。