JP2022011256A5 - - Google Patents

Description

上記課題を解決すべく請求項１記載の発明は、所定の各種処理を実行する制御手段と、
当該制御手段において前記所定の各種処理が実行される場合に情報が書き込まれる情報記憶手段と、
を備え、
前記情報記憶手段は、
前記所定の各種処理が実行される場合に情報の書き込みが行われる第１記憶領域と、
当該第１記憶領域に対して前記情報記憶手段のアドレスにおいて連続し、前記所定の各種処理が実行される場合に情報の書き込みが行われない第２記憶領域と、
当該第２記憶領域に対して前記情報記憶手段のアドレスにおいて連続し、前記所定の各種処理が実行される場合に情報の書き込みが行われる第３記憶領域と、
を備え、
本遊技機は、
所定の情報消去契機が発生した場合、前記第１記憶領域、前記第２記憶領域及び前記第３記憶領域を含む前記情報記憶手段の記憶領域に対して情報消去処理を実行する消去実行手段と、
前記第２記憶領域に対して情報の書き込みが行われないように所定不可設定を行う所定不可設定手段と、
前記情報消去処理が実行される場合に、前記所定不可設定を解除する所定不可解除手段と、
前記所定不可設定が行われた場合に二値情報のうち一方の情報となり、前記所定不可設定が解除された場合に当該二値情報のうち他方の情報となる所定設定領域と、
当該所定設定領域の情報が前記一方の情報である場合、前記第２記憶領域に情報の書き込みが行われないようにする手段と、
を備えていることを特徴とする。

Claims (1)

1. 所定の各種処理を実行する制御手段と、
   当該制御手段において前記所定の各種処理が実行される場合に情報が書き込まれる情報記憶手段と、
   を備え、
   前記情報記憶手段は、
   前記所定の各種処理が実行される場合に情報の書き込みが行われる第１記憶領域と、
   当該第１記憶領域に対して前記情報記憶手段のアドレスにおいて連続し、前記所定の各種処理が実行される場合に情報の書き込みが行われない第２記憶領域と、
   当該第２記憶領域に対して前記情報記憶手段のアドレスにおいて連続し、前記所定の各種処理が実行される場合に情報の書き込みが行われる第３記憶領域と、
   を備え、
   本遊技機は、
   所定の情報消去契機が発生した場合、前記第１記憶領域、前記第２記憶領域及び前記第３記憶領域を含む前記情報記憶手段の記憶領域に対して情報消去処理を実行する消去実行手段と、
   前記第２記憶領域に対して情報の書き込みが行われないように所定不可設定を行う所定不可設定手段と、
   前記情報消去処理が実行される場合に、前記所定不可設定を解除する所定不可解除手段と、
   前記所定不可設定が行われた場合に二値情報のうち一方の情報となり、前記所定不可設定が解除された場合に当該二値情報のうち他方の情報となる所定設定領域と、
   当該所定設定領域の情報が前記一方の情報である場合、前記第２記憶領域に情報の書き込みが行われないようにする手段と、
   を備えていることを特徴とする遊技機。