JP2022007774A - Method for manufacturing display device - Google Patents

Method for manufacturing display device Download PDF

Info

Publication number
JP2022007774A
JP2022007774A JP2020110906A JP2020110906A JP2022007774A JP 2022007774 A JP2022007774 A JP 2022007774A JP 2020110906 A JP2020110906 A JP 2020110906A JP 2020110906 A JP2020110906 A JP 2020110906A JP 2022007774 A JP2022007774 A JP 2022007774A
Authority
JP
Japan
Prior art keywords
light
laser beam
display device
substrate
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020110906A
Other languages
Japanese (ja)
Inventor
一幸 山田
Kazuyuki Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020110906A priority Critical patent/JP2022007774A/en
Priority to CN202110659144.8A priority patent/CN113851388A/en
Publication of JP2022007774A publication Critical patent/JP2022007774A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

To provide a through-put when an LED chip is equipped on a circuit board by using a laser irradiation technique.SOLUTION: The method for manufacturing a display device includes the steps of: preparing a first substrate for each pixel, the first substrate having a driving circuit for driving an LED chip and a connection electrode connected to the driving circuit; arranging a second substrate with a plurality of LED chips on the first substrate so that each connection electrode faces each LED chip; and integrally connecting the connection electrodes and the LED chips by applying a first laser light through a light shielding mask with a plurality of openings.SELECTED DRAWING: Figure 1

Description

本発明の一実施形態は、表示装置の製造方法に関する。特にLED(Light Emitting Diode)チップを実装した表示装置の製造方法に関する。 One embodiment of the present invention relates to a method for manufacturing a display device. In particular, the present invention relates to a method for manufacturing a display device on which an LED (Light Emitting Diode) chip is mounted.

近年、次世代の表示装置として、各画素に微小なLEDチップを実装したLEDディスプレイの開発が進められている。LEDディスプレイは、画素アレイを構成する回路基板上に、複数のLEDチップを実装した構造を有する。回路基板は、各画素に対応する位置に、LEDを発光させるための駆動回路を有する。これらの駆動回路は、それぞれ各LEDチップと電気的に接続される。 In recent years, as a next-generation display device, the development of an LED display in which a minute LED chip is mounted on each pixel has been promoted. The LED display has a structure in which a plurality of LED chips are mounted on a circuit board constituting a pixel array. The circuit board has a drive circuit for causing the LED to emit light at a position corresponding to each pixel. Each of these drive circuits is electrically connected to each LED chip.

回路基板上に複数のLEDチップを実装する方法には、様々な方法がある。例えば、支持基板に設けられたLEDチップを回路基板に接着した後、支持基板のみを除去する方法が知られている。特許文献1には、回路基板上の電極に対してLEDチップを接着した後、レーザーリフトオフと呼ばれる方法を用いて、支持基板のみを除去する技術が記載されている。 There are various methods for mounting a plurality of LED chips on a circuit board. For example, a method is known in which an LED chip provided on a support substrate is bonded to a circuit board and then only the support substrate is removed. Patent Document 1 describes a technique of adhering an LED chip to an electrode on a circuit board and then removing only the support substrate by using a method called laser lift-off.

米国特許第10096740号明細書U.S. Pat. No. 10096740

特許文献1には、レーザーリフトオフの際のレーザー照射のスループットを向上させるために、照射面積の大きいレーザー光と遮光マスクとを組み合わせ、選択的なレーザー照射を行う技術が記載されている。しかしながら、特許文献1に記載された技術では、レーザーリフトオフプロセスのスループットを向上させることしか考慮されていない。そのため、支持基板を除去するプロセス以外のプロセスについては、さらに改善の余地があった。 Patent Document 1 describes a technique of performing selective laser irradiation by combining a laser beam having a large irradiation area and a light-shielding mask in order to improve the throughput of laser irradiation at the time of laser lift-off. However, in the technique described in Patent Document 1, only improving the throughput of the laser lift-off process is considered. Therefore, there is room for further improvement in processes other than the process of removing the support substrate.

本発明の課題の一つは、レーザー照射を用いてLEDチップを回路基板上に実装する際のスループットを向上させることにある。 One of the problems of the present invention is to improve the throughput when mounting the LED chip on the circuit board by using laser irradiation.

本発明の一実施形態における表示装置の製造方法は、各画素に、LEDチップを駆動する駆動回路および当該駆動回路に接続された接続電極を有する第1基板を準備し、前記第1基板の上に、各接続電極と各LEDチップとが向かい合うように、複数のLEDチップを有する第2基板を配置し、複数の開口部を有する遮光マスクを介して第1レーザー光を照射することにより、前記各接続電極と前記各LEDチップとを一括して接合することを含む。 In the method of manufacturing a display device according to an embodiment of the present invention, a first substrate having a drive circuit for driving an LED chip and a connection electrode connected to the drive circuit is prepared for each pixel, and the first substrate is placed on the first substrate. A second substrate having a plurality of LED chips is arranged so that each connection electrode and each LED chip face each other, and the first laser beam is irradiated through a light-shielding mask having a plurality of openings. It includes joining each connection electrode and each LED chip together.

本発明の第1実施形態における表示装置の製造方法を示すフローチャート図である。It is a flowchart which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 1st Embodiment of this invention. 本発明の第1実施形態における表示装置の概略の構成を示す平面図である。It is a top view which shows the schematic structure of the display device in 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of the display device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置の画素回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the pixel circuit of the display device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置の画素の構成を示す断面図である。It is sectional drawing which shows the structure of the pixel of the display device which concerns on 1st Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention. 本発明の第2実施形態における表示装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the display device in 2nd Embodiment of this invention.

以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings and the like. However, the present invention can be carried out in various embodiments without departing from the gist thereof. The present invention is not construed as being limited to the description of the embodiments exemplified below. In order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment. However, the drawings are merely examples and do not limit the interpretation of the present invention.

本発明の実施形態を説明する際、回路基板からLEDチップに向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」または「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、回路基板の上にLEDチップが配置されるという表現は、回路基板とLEDチップとの間に他の部材が介在する場合も含む。さらに、「上に」または「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。 In the description of the embodiment of the present invention, the direction from the circuit board to the LED chip is referred to as "up", and the opposite direction is referred to as "down". However, the expressions "above" or "below" merely explain the upper limit of each element. For example, the expression that the LED chip is arranged on the circuit board includes the case where another member is interposed between the circuit board and the LED chip. Further, the expression "above" or "below" includes not only the case where the elements are superimposed in the plan view but also the case where the elements are not superimposed.

本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号または同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素について、RGBの各色に区別して説明する必要がある場合は、その要素を示す符号の後に、R、GまたはBの記号を付して区別する。ただし、その要素について、RGBの各色に区別して説明する必要がない場合は、その要素を示す符号のみを用いて説明する。 When the embodiment of the present invention is described, the same reference numerals or the same reference numerals with symbols such as alphabets may be added to the elements having the same functions as the elements already described, and the description thereof may be omitted. When it is necessary to explain a certain element separately for each color of RGB, a symbol of R, G or B is added after the symbol indicating the element to distinguish them. However, when it is not necessary to explain the element separately for each color of RGB, only the reference numeral indicating the element will be described.

<第1実施形態>
[表示装置の製造方法]
図1は、本発明の一実施形態における表示装置10の製造方法を示すフローチャート図である。図2~図12は、本発明の一実施形態における表示装置10の製造方法を示す断面図である。以下、図1を用いて表示装置10の製造方法について説明する。その際、図2~図12を用いて各製造プロセスにおける断面構造について説明する。
<First Embodiment>
[Manufacturing method of display device]
FIG. 1 is a flowchart showing a manufacturing method of the display device 10 according to the embodiment of the present invention. 2 to 12 are cross-sectional views showing a method of manufacturing the display device 10 according to the embodiment of the present invention. Hereinafter, a method of manufacturing the display device 10 will be described with reference to FIG. At that time, the cross-sectional structure in each manufacturing process will be described with reference to FIGS. 2 to 12.

まず、図1のステップS11において、各画素にLEDチップを駆動する駆動回路102および当該駆動回路102に接続された接続電極103を有する回路基板100を準備する。回路基板100は、複数の画素に相当する領域を有する。図2に示すように、回路基板100は、絶縁表面を有する支持基板101の上に、各画素に対応してLEDチップを駆動する駆動回路102を有する。支持基板101としては、例えば、ガラス基板、樹脂基板、セラミックス基板または金属基板を用いることができる。各駆動回路102は、複数の薄膜トランジスタ(TFT)で構成される。各接続電極103は、各画素に配置され、それぞれ駆動回路102に接続される。回路基板100の詳細な構造については、後述する。 First, in step S11 of FIG. 1, a circuit board 100 having a drive circuit 102 for driving an LED chip and a connection electrode 103 connected to the drive circuit 102 is prepared for each pixel. The circuit board 100 has a region corresponding to a plurality of pixels. As shown in FIG. 2, the circuit board 100 has a drive circuit 102 that drives an LED chip corresponding to each pixel on a support board 101 having an insulating surface. As the support substrate 101, for example, a glass substrate, a resin substrate, a ceramics substrate, or a metal substrate can be used. Each drive circuit 102 is composed of a plurality of thin film transistors (TFTs). Each connection electrode 103 is arranged in each pixel and is connected to the drive circuit 102. The detailed structure of the circuit board 100 will be described later.

本実施形態では、支持基板101の上に、薄膜形成技術を用いて各駆動回路102および各接続電極103を形成する例を示すが、この例に限られるものではない。例えば、第三者から既製品として支持基板101の上に駆動回路102が形成された基板(いわゆるアクティブマトリクス基板)を取得してもよい。この場合、取得した基板上に、接続電極103を形成すればよい。また、本実施形態では、例えばフリップチップ型のLEDチップ202(図16参照)を実装する回路基板100について説明する。ただし、LEDチップ202は、回路基板100に対向する面に2つの電極を有するフリップチップ型の例に限られない。例えばLEDチップ202は、回路基板100に近い側にアノード電極(もしくはカソード電極)を有し、回路基板100から遠い側にカソード電極(もしくはアノード電極)を有する構造であってもよい。すなわち、LEDチップ202は、アノード電極とカソード電極との発光層を挟んだ構造を有するフェイスアップ型のLEDチップであってもよい。 In the present embodiment, an example in which each drive circuit 102 and each connection electrode 103 are formed on the support substrate 101 by using the thin film forming technique is shown, but the present invention is not limited to this example. For example, a substrate (so-called active matrix substrate) in which the drive circuit 102 is formed on the support substrate 101 may be obtained from a third party as an off-the-shelf product. In this case, the connection electrode 103 may be formed on the acquired substrate. Further, in the present embodiment, for example, a circuit board 100 on which a flip-chip type LED chip 202 (see FIG. 16) is mounted will be described. However, the LED chip 202 is not limited to the flip chip type example having two electrodes on the surface facing the circuit board 100. For example, the LED chip 202 may have a structure having an anode electrode (or cathode electrode) on the side close to the circuit board 100 and a cathode electrode (or cathode electrode) on the side far from the circuit board 100. That is, the LED chip 202 may be a face-up type LED chip having a structure in which a light emitting layer between an anode electrode and a cathode electrode is sandwiched.

本実施形態では、支持基板101の上に9つの接続電極103を配置した例を示しているが、本実施形態ではフリップチップ型のLEDチップ202を実装するため、実際には、各画素に少なくとも2つの接続電極103が形成される。フリップチップ型のLEDチップは、N型半導体に接続される端子電極およびP型半導体に接続される端子電極を有する。そのため、本実施形態では、各画素に1つのLEDチップを配置するため、各画素に対して、少なくとも2つの接続電極103を配置する。ただし、LEDチップ202として、上述のフェイスアップ型のLEDチップを用いた場合には、支持基板101上に、各画素に対して1つの接続電極103が形成されていればよい。 In the present embodiment, an example in which nine connection electrodes 103 are arranged on the support substrate 101 is shown, but in the present embodiment, since the flip-chip type LED chip 202 is mounted, at least each pixel is actually mounted. Two connection electrodes 103 are formed. The flip-chip type LED chip has a terminal electrode connected to an N-type semiconductor and a terminal electrode connected to a P-type semiconductor. Therefore, in the present embodiment, in order to arrange one LED chip for each pixel, at least two connection electrodes 103 are arranged for each pixel. However, when the above-mentioned face-up type LED chip is used as the LED chip 202, it is sufficient that one connection electrode 103 is formed for each pixel on the support substrate 101.

接続電極103は、例えば、導電性を有する金属材料で構成される。本実施形態では、金属材料として、錫(Sn)を用いる。ただし、この例に限らず、後述するLEDチップ側の端子電極との間で共晶合金を形成し得る他の金属材料を用いることができる。接続電極103の厚さは、0.2μm以上5μm以下(好ましくは、1μm以上3μm以下)の範囲内で決めればよい。 The connection electrode 103 is made of, for example, a conductive metal material. In this embodiment, tin (Sn) is used as the metal material. However, the present invention is not limited to this example, and other metal materials capable of forming a eutectic alloy with the terminal electrode on the LED chip side, which will be described later, can be used. The thickness of the connection electrode 103 may be determined within the range of 0.2 μm or more and 5 μm or less (preferably 1 μm or more and 3 μm or less).

次に、図1のステップS12において、回路基板100の上に、各接続電極103と各LEDチップ202Rとが向かい合うように、複数のLEDチップ202Rを有する素子基板200を配置する。本実施形態において、素子基板200は、半導体基板201に、赤色に発光する複数のLEDチップ202Rが設けられた基板である。本実施形態では、半導体基板201として、サファイア基板を用いる。LEDチップ202Rは、サファイア基板上に成長させた窒化ガリウムを含む半導体材料で構成されている。なお、半導体基板201を構成する材料とLEDチップ202Rを構成する材料の組み合わせは、発光色に応じて適宜決定すればよい。 Next, in step S12 of FIG. 1, an element substrate 200 having a plurality of LED chips 202R is arranged on the circuit board 100 so that each connection electrode 103 and each LED chip 202R face each other. In the present embodiment, the element substrate 200 is a substrate in which a plurality of LED chips 202R that emit red light are provided on the semiconductor substrate 201. In this embodiment, a sapphire substrate is used as the semiconductor substrate 201. The LED chip 202R is made of a semiconductor material containing gallium nitride grown on a sapphire substrate. The combination of the material constituting the semiconductor substrate 201 and the material constituting the LED chip 202R may be appropriately determined according to the emission color.

本実施形態では、各LEDチップ202Rが、半導体基板201に設けられた例を示したが、この例に限らず、各LEDチップ202Rは、ガラス基板または樹脂基板に設けられてもよい。つまり、ガラス基板または樹脂基板をキャリア基板として、各LEDチップ202Rを移送してもよい。 In the present embodiment, an example in which each LED chip 202R is provided on the semiconductor substrate 201 is shown, but the present invention is not limited to this example, and each LED chip 202R may be provided on a glass substrate or a resin substrate. That is, each LED chip 202R may be transferred using a glass substrate or a resin substrate as a carrier substrate.

本実施形態では、複数の接続電極103のうち、赤色に対応する画素に配置された接続電極103の上に、各LEDチップ202Rを配置する。各LEDチップ202は、端子電極203Rを含む。したがって、回路基板100の上に素子基板200を配置した状態では、各接続電極103と各端子電極203Rとが対向する。このとき、各接続電極103と各端子電極203Rとの間に、接着層(図示せず)を設けることにより、素子基板200を仮に固定してもよい。 In the present embodiment, each LED chip 202R is arranged on the connection electrode 103 arranged in the pixel corresponding to the red color among the plurality of connection electrodes 103. Each LED chip 202 includes a terminal electrode 203R. Therefore, in the state where the element substrate 200 is arranged on the circuit board 100, each connection electrode 103 and each terminal electrode 203R face each other. At this time, the element substrate 200 may be temporarily fixed by providing an adhesive layer (not shown) between each connection electrode 103 and each terminal electrode 203R.

次に、図1のステップS13において、図4に示すように、遮光マスク30を介した第1レーザー光40の照射により、接続電極103とLEDチップ202Rとを一括して接合する。このプロセスは、第1レーザー光40の照射により、接続電極103と端子電極203Rとを溶融接合させるプロセスである。 Next, in step S13 of FIG. 1, as shown in FIG. 4, the connection electrode 103 and the LED chip 202R are collectively joined by irradiation of the first laser beam 40 via the light-shielding mask 30. This process is a process of melting and joining the connection electrode 103 and the terminal electrode 203R by irradiating the first laser beam 40.

第1レーザー光40としては、半導体基板201およびLEDチップ202Rに吸収されずに、接続電極103または端子電極203で吸収されるレーザー光を選定する。本実施形態では、例えば、第1レーザー光40として、赤外光または近赤外光を用いることができる。第1レーザー光40の光源として、YAGレーザーまたはYVO4レーザーなどの固体レーザーを用いてもよい。ただし、第1レーザー光40は、半導体基板201およびLEDチップ202Rを構成する材料に応じて、適切な波長のレーザー光を選択することが可能である。例えば、赤外光よりも短波長のレーザー光を吸収する半導体材料を用いる場合には、グリーンレーザ(緑色光)を用いることも可能である。 As the first laser light 40, a laser light that is not absorbed by the semiconductor substrate 201 and the LED chip 202R but is absorbed by the connection electrode 103 or the terminal electrode 203 is selected. In the present embodiment, for example, infrared light or near-infrared light can be used as the first laser light 40. As the light source of the first laser beam 40, a solid-state laser such as a YAG laser or a YVO 4 laser may be used. However, as the first laser light 40, it is possible to select a laser light having an appropriate wavelength according to the materials constituting the semiconductor substrate 201 and the LED chip 202R. For example, when a semiconductor material that absorbs laser light having a shorter wavelength than infrared light is used, a green laser (green light) can also be used.

第1レーザー光40の照射により、接続電極103と端子電極203Rとの間に共晶合金で構成される合金層105が形成される。前述のとおり、本実施形態において、接続電極103は、錫(Sn)で構成される。他方、端子電極203Rは、金(Au)で構成される。すなわち、本実施形態では、合金層105として、Sn-Au共晶合金で構成された層が形成される。ただし、接続電極103および端子電極203Rとしては、互いに共晶合金を形成し得る材料であれば、他の金属材料を用いてもよい。 By irradiation with the first laser beam 40, an alloy layer 105 made of a eutectic alloy is formed between the connection electrode 103 and the terminal electrode 203R. As described above, in the present embodiment, the connection electrode 103 is made of tin (Sn). On the other hand, the terminal electrode 203R is made of gold (Au). That is, in the present embodiment, a layer made of Sn—Au eutectic alloy is formed as the alloy layer 105. However, as the connection electrode 103 and the terminal electrode 203R, other metal materials may be used as long as they can form eutectic alloys with each other.

接続電極103と端子電極203Rとの間に共晶合金で構成された合金層105が形成されることにより、接続電極103と端子電極203Rとが合金層105を介して接合される。その結果、接続電極103に対して、強固にLEDチップ202Rを実装することができる。 By forming an alloy layer 105 made of a eutectic alloy between the connection electrode 103 and the terminal electrode 203R, the connection electrode 103 and the terminal electrode 203R are joined via the alloy layer 105. As a result, the LED chip 202R can be firmly mounted on the connection electrode 103.

本実施形態では、第1レーザー光40を照射する際、複数の開口部30aを有する遮光マスク30を用いる。複数の開口部30aは、例えば、赤色に対応する画素、緑色に対応する画素または青色に対応する画素の各ピッチ(画素間の間隔)に合わせて配置される。図4に示す例では、各開口部30aは、それぞれ赤色に対応する画素のピッチに合わせて配置される。すなわち、各開口部30aの位置は、LEDチップ202Rが配置される位置に対応する。 In the present embodiment, when irradiating the first laser beam 40, a light-shielding mask 30 having a plurality of openings 30a is used. The plurality of openings 30a are arranged, for example, according to the pitches (intervals between pixels) of the pixels corresponding to red, the pixels corresponding to green, or the pixels corresponding to blue. In the example shown in FIG. 4, each opening 30a is arranged according to the pitch of the pixels corresponding to red. That is, the position of each opening 30a corresponds to the position where the LED chip 202R is arranged.

本実施形態では、第1レーザー光40として、複数の開口部30aを含む大きさの照射領域を有する矩形状のレーザー光を用いる。なお、第1レーザー光40の照射領域が遮光マスク30よりも狭い場合、レーザー光の照射領域を移動させながら複数回照射することにより、遮光マスク30の全体に対してレーザー光を照射することができる。 In the present embodiment, as the first laser beam 40, a rectangular laser beam having an irradiation region having a size including a plurality of openings 30a is used. When the irradiation area of the first laser light 40 is narrower than that of the light-shielding mask 30, the laser light can be irradiated to the entire light-shielding mask 30 by irradiating the light-shielding mask 30 multiple times while moving the irradiation area of the laser light. can.

遮光マスク30に照射された第1レーザー光40は、開口部30aの位置する部分のみ通過する。すなわち、遮光マスク30を用いることにより、照射領域の広いレーザー光を用いつつ、選択的なレーザー照射を行うことが可能となる。本実施形態では、LEDチップ202Rが配置された位置に対して、選択的に第1レーザー光40が照射される。つまり、本実施形態によれば、複数の接続電極103と複数のLEDチップ202Rとの接合を一括して行うことができる。 The first laser beam 40 irradiated to the light-shielding mask 30 passes only the portion where the opening 30a is located. That is, by using the light-shielding mask 30, it is possible to perform selective laser irradiation while using laser light having a wide irradiation area. In the present embodiment, the first laser beam 40 is selectively irradiated to the position where the LED chip 202R is arranged. That is, according to the present embodiment, it is possible to collectively join the plurality of connection electrodes 103 and the plurality of LED chips 202R.

また、平面視において、開口部30aの大きさ(面積)は、接続電極103と端子電極203Rとの接合が確実になされる程度の大きさであればよい。例えば、平面視における開口部30aの大きさは、LEDチップ202Rの大きさ、または、接続電極103の大きさよりも小さくてもよい。また、開口部30aの大きさは、LEDチップ202Rの大きさと略同一、または、LEDチップ202Rの大きさより若干大きくてもよい。 Further, in a plan view, the size (area) of the opening 30a may be such a size that the connection electrode 103 and the terminal electrode 203R can be reliably joined. For example, the size of the opening 30a in a plan view may be smaller than the size of the LED chip 202R or the size of the connection electrode 103. Further, the size of the opening 30a may be substantially the same as the size of the LED chip 202R, or may be slightly larger than the size of the LED chip 202R.

なお、本実施形態では、第1レーザー光40として照射領域が矩形状のレーザー光を用いる例を示したが、この例に限らず、照射領域が線状(細長い形状)のレーザー光を用いてもよい。この場合、線状のレーザー光を遮光マスク30に対して走査することにより、遮光マスク30の全体に対してレーザー光を照射することができる。 In the present embodiment, an example in which a laser beam having a rectangular irradiation region is used as the first laser beam 40 is shown, but the present invention is not limited to this example, and a laser beam having a linear (elongated shape) irradiation region is used. May be good. In this case, by scanning the linear laser light against the light-shielding mask 30, it is possible to irradiate the entire light-shielding mask 30 with the laser light.

次に、図1のステップS14において、図5に示すように、遮光マスク30を介した第2レーザー光45の照射により、半導体基板201とLEDチップ202Rとを一括して分離する。このプロセスは、いわゆるレーザーリフトオフプロセスである。具体的には、第2レーザー光45の照射により、半導体基板201と複数のLEDチップ202Rとの境界部分を変性させ、半導体基板201から複数のLEDチップ202Rを分離するプロセスである。 Next, in step S14 of FIG. 1, as shown in FIG. 5, the semiconductor substrate 201 and the LED chip 202R are collectively separated by irradiation with the second laser beam 45 via the light-shielding mask 30. This process is the so-called laser lift-off process. Specifically, it is a process of denaturing the boundary portion between the semiconductor substrate 201 and the plurality of LED chips 202R by irradiation with the second laser beam 45, and separating the plurality of LED chips 202R from the semiconductor substrate 201.

第2レーザー光45としては、半導体基板201に吸収されず、かつ、LEDチップ202Rに吸収されるレーザー光を選定する。本実施形態では、第2レーザー光45として、紫外光を用いる。第2レーザー光45の光源として、YAGレーザーもしくはYVO4レーザーなどの固体レーザー、または、エキシマレーザーを用いてもよい。ただし、第2レーザー光45は、半導体基板201およびLEDチップ202Rを構成する材料に応じて、適切な波長のレーザー光を選択することが可能である。例えば、紫外光よりも長波長のレーザー光を吸収する半導体材料を用いる場合には、ブルーレーザ(青色光)またはグリーンレーザ(緑色光)を用いることも可能である。 As the second laser light 45, a laser light that is not absorbed by the semiconductor substrate 201 and is absorbed by the LED chip 202R is selected. In this embodiment, ultraviolet light is used as the second laser light 45. As the light source of the second laser beam 45, a solid-state laser such as a YAG laser or a YVO 4 laser, or an excimer laser may be used. However, as the second laser light 45, it is possible to select a laser light having an appropriate wavelength according to the materials constituting the semiconductor substrate 201 and the LED chip 202R. For example, when a semiconductor material that absorbs a laser beam having a wavelength longer than that of ultraviolet light is used, a blue laser (blue light) or a green laser (green light) can also be used.

図5に示すプロセスでは、図4に示した第1レーザー光40の照射と同様に、第2レーザー光45として、複数の開口部30aを含む大きさの照射領域を有する矩形状のレーザー光を用いる。この場合も、第2レーザー光45の照射領域が遮光マスク30よりも狭い場合は、レーザー光の照射領域を移動させながら複数回照射すればよい。また、この例に限らず、第2レーザー光45として、照射領域が線状(細長い形状)のレーザー光を用い、遮光マスク30上を走査してもよい。 In the process shown in FIG. 5, similarly to the irradiation of the first laser beam 40 shown in FIG. 4, the second laser beam 45 is a rectangular laser beam having an irradiation region having a size including a plurality of openings 30a. Use. Also in this case, when the irradiation area of the second laser light 45 is narrower than that of the light-shielding mask 30, the irradiation area may be moved a plurality of times while moving the irradiation area of the laser light. Further, not limited to this example, a laser beam having a linear (elongated shape) irradiation region may be used as the second laser beam 45 to scan on the light-shielding mask 30.

遮光マスク30に照射された第2レーザー光45は、開口部30aの位置する部分のみ通過する。すなわち、遮光マスク30を用いることにより、照射領域の広いレーザー光を用いつつ、選択的なレーザー照射を行うことが可能である。本実施形態では、LEDチップ202Rが配置された位置に対して、選択的に第2レーザー光45が照射される。その結果、LEDチップ202Rの表層部分(半導体基板201との境界部分)が変性して、半導体基板201と各LEDチップ202Rとを分離することができるようになる。 The second laser beam 45 irradiated to the light-shielding mask 30 passes only the portion where the opening 30a is located. That is, by using the light-shielding mask 30, it is possible to perform selective laser irradiation while using laser light having a wide irradiation area. In the present embodiment, the second laser beam 45 is selectively irradiated to the position where the LED chip 202R is arranged. As a result, the surface layer portion (boundary portion with the semiconductor substrate 201) of the LED chip 202R is denatured, and the semiconductor substrate 201 and each LED chip 202R can be separated.

また、平面視において、開口部30aの大きさ(面積)は、LEDチップ202Rと半導体基板201との分離が確実になされる程度の大きさであればよい。例えば、平面視における開口部30aの大きさは、LEDチップ202Rの大きさよりも小さくてもよい。また、開口部30aの大きさは、LEDチップ202Rの大きさと略同一、または、LEDチップ202Rの大きさより若干大きくてもよい。 Further, in a plan view, the size (area) of the opening 30a may be such that the LED chip 202R and the semiconductor substrate 201 can be separated reliably. For example, the size of the opening 30a in a plan view may be smaller than the size of the LED chip 202R. Further, the size of the opening 30a may be substantially the same as the size of the LED chip 202R, or may be slightly larger than the size of the LED chip 202R.

第2レーザー光45を照射した後、半導体基板201と各LEDチップ202Rとを分離する。以上のプロセスを経て、図6に示すように、回路基板100上に、LEDチップ202Rを実装することができる。 After irradiating the second laser beam 45, the semiconductor substrate 201 and each LED chip 202R are separated. Through the above process, the LED chip 202R can be mounted on the circuit board 100 as shown in FIG.

図6に示す状態を得た後、図1に示したステップS13およびステップS14を繰り返して、順次、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bを回路基板100上に実装する。 After obtaining the state shown in FIG. 6, steps S13 and S14 shown in FIG. 1 are repeated to sequentially mount the LED chip 202G that emits green light and the LED chip 202B that emits light in blue on the circuit board 100.

具体的には、図7に示すように、遮光マスク30を介した第1レーザー光40の照射により、接続電極103とLEDチップ202Gとを一括して接合する。図7に示すプロセスについての詳細は、図4に示したプロセスと同様である。その後、図8に示すように、遮光マスク30を介した第2レーザー光45の照射により、半導体基板201とLEDチップ202Gとを一括して分離する。図8に示すプロセスについての詳細は、図5に示したプロセスと同様である。これらのプロセスを経て、図9に示す状態を得る。図9に示す状態では、回路基板100上に、赤色に発光するLEDチップ202Rおよび緑色に発光するLEDチップ202Gが実装されている。 Specifically, as shown in FIG. 7, the connection electrode 103 and the LED chip 202G are collectively joined by irradiation of the first laser beam 40 through the light-shielding mask 30. The details of the process shown in FIG. 7 are the same as those shown in FIG. After that, as shown in FIG. 8, the semiconductor substrate 201 and the LED chip 202G are collectively separated by irradiation with the second laser beam 45 via the light-shielding mask 30. The details of the process shown in FIG. 8 are the same as those shown in FIG. Through these processes, the state shown in FIG. 9 is obtained. In the state shown in FIG. 9, the LED chip 202R that emits red light and the LED chip 202G that emits green light are mounted on the circuit board 100.

さらに、図10に示すように、遮光マスク30を介した第1レーザー光40の照射により、接続電極103とLEDチップ202Bとを一括して接合する。図10に示すプロセスについての詳細は、図4に示したプロセスと同様である。その後、図11に示すように、遮光マスク30を介した第2レーザー光45の照射により、半導体基板201とLEDチップ202Bとを一括して分離する。図11に示すプロセスについての詳細は、図5に示したプロセスと同様である。これらのプロセスを経て、図12に示す状態を得る。図12に示す状態では、回路基板100上に、赤色に発光するLEDチップ202R、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bが実装されている。 Further, as shown in FIG. 10, the connection electrode 103 and the LED chip 202B are collectively joined by irradiation with the first laser beam 40 via the light-shielding mask 30. The details of the process shown in FIG. 10 are the same as those shown in FIG. After that, as shown in FIG. 11, the semiconductor substrate 201 and the LED chip 202B are collectively separated by irradiation with the second laser beam 45 via the light-shielding mask 30. The details of the process shown in FIG. 11 are the same as those shown in FIG. Through these processes, the state shown in FIG. 12 is obtained. In the state shown in FIG. 12, the LED chip 202R that emits light in red, the LED chip 202G that emits light in green, and the LED chip 202B that emits light in blue are mounted on the circuit board 100.

以上説明したように、本実施形態では、遮光マスク30と照射領域が比較的広い第1レーザー光40とを用いることにより、回路基板100上の各接続電極103と各LEDチップ202R、202Gおよび202Bとを一括して接合することが可能である。さらに、本実施形態では、遮光マスク30と照射領域が比較的広い第2レーザー光45とを用いることにより、半導体基板201と複各LEDチップ202R、202Gおよび202Bとを一括して分離することも可能である。したがって、本実施形態によれば、レーザー照射を用いて複数のLEDチップを回路基板上に実装する際のスループットを向上させることができる。 As described above, in the present embodiment, by using the light-shielding mask 30 and the first laser beam 40 having a relatively wide irradiation area, each connection electrode 103 on the circuit board 100 and each LED chip 202R, 202G and 202B are used. And can be joined together. Further, in the present embodiment, the semiconductor substrate 201 and the multiple LED chips 202R, 202G and 202B can be collectively separated by using the light-shielding mask 30 and the second laser beam 45 having a relatively wide irradiation area. It is possible. Therefore, according to this embodiment, it is possible to improve the throughput when mounting a plurality of LED chips on a circuit board by using laser irradiation.

[表示装置の構成]
図13~図16を用いて、本発明の一実施形態における表示装置10の構成について説明する。
[Display device configuration]
The configuration of the display device 10 according to the embodiment of the present invention will be described with reference to FIGS. 13 to 16.

図13は、本発明の一実施形態における表示装置10の概略の構成を示す平面図である。図13に示すように、表示装置10は、回路基板100、フレキシブルプリント回路基板160(FPC160)、およびICチップ170を有する。表示装置10は表示領域112、周辺領域114、および端子領域116に区分される。 FIG. 13 is a plan view showing a schematic configuration of the display device 10 according to the embodiment of the present invention. As shown in FIG. 13, the display device 10 includes a circuit board 100, a flexible printed circuit board 160 (FPC160), and an IC chip 170. The display device 10 is divided into a display area 112, a peripheral area 114, and a terminal area 116.

表示領域112は、LEDチップ202を含む複数の画素110が行方向(D1方向)および列方向(D2方向)に配置された領域である。具体的には、本実施形態では、LEDチップ202Rを含む画素110R、LEDチップ202Gを含む画素110G、およびLEDチップ202Bを含む画素110Bが配置される。表示領域112は、映像信号に応じた画像を表示する領域として機能する。 The display area 112 is an area in which a plurality of pixels 110 including the LED chip 202 are arranged in the row direction (D1 direction) and the column direction (D2 direction). Specifically, in the present embodiment, the pixel 110R including the LED chip 202R, the pixel 110G including the LED chip 202G, and the pixel 110B including the LED chip 202B are arranged. The display area 112 functions as an area for displaying an image corresponding to a video signal.

周辺領域114は、表示領域112の周囲の領域である。周辺領域114には、各画素110に設けられた画素回路(図14に示す画素回路120)を制御するためのドライバ回路(図14に示すデータドライバ回路130およびゲートドライバ回路140)が設けられた領域である。 The peripheral area 114 is an area around the display area 112. The peripheral region 114 is provided with a driver circuit (data driver circuit 130 and gate driver circuit 140 shown in FIG. 14) for controlling the pixel circuit (pixel circuit 120 shown in FIG. 14) provided in each pixel 110. It is an area.

端子領域116は、前述のドライバ回路に接続された複数の配線が集約された領域である。フレキシブルプリント回路基板160は、端子領域116において複数の配線に電気的に接続される。外部装置(図示せず)から出力された映像信号(データ信号)または制御信号は、フレキシブルプリント回路基板160に設けられた配線(図示せず)を介して、ICチップ170に入力される。ICチップ170は、映像信号に対して各種の信号処理を行ったり表示制御に必要な制御信号を生成したりする。ICチップ170から出力された映像信号および制御信号は、フレキシブルプリント回路基板160を介して、表示装置10に入力される。 The terminal area 116 is an area in which a plurality of wirings connected to the above-mentioned driver circuit are integrated. The flexible printed circuit board 160 is electrically connected to a plurality of wirings in the terminal area 116. The video signal (data signal) or control signal output from the external device (not shown) is input to the IC chip 170 via the wiring (not shown) provided on the flexible printed circuit board 160. The IC chip 170 performs various signal processing on the video signal and generates a control signal necessary for display control. The video signal and the control signal output from the IC chip 170 are input to the display device 10 via the flexible printed circuit board 160.

[表示装置10の回路構成]
図14は、本発明の一実施形態に係る表示装置10の回路構成を示すブロック図である。図14に示すように、表示領域112には、各画素110に対応して、画素回路120が設けられている。本実施形態では、画素110R、画素110Gおよび画素110Bに対応して、それぞれ画素回路120R、画素回路120Gおよび画素回路120Bが設けられている。すなわち、表示領域112には、複数の画素回路120が、行方向(D1方向)および列方向(D2方向)に配置されている。
[Circuit configuration of display device 10]
FIG. 14 is a block diagram showing a circuit configuration of the display device 10 according to the embodiment of the present invention. As shown in FIG. 14, the display area 112 is provided with a pixel circuit 120 corresponding to each pixel 110. In the present embodiment, the pixel circuit 120R, the pixel circuit 120G, and the pixel circuit 120B are provided corresponding to the pixel 110R, the pixel 110G, and the pixel 110B, respectively. That is, in the display area 112, a plurality of pixel circuits 120 are arranged in the row direction (D1 direction) and the column direction (D2 direction).

図15は、本発明の一実施形態に係る表示装置10の画素回路120の構成を示す回路図である。画素回路120は、データ線121、ゲート線122、アノード電源線123およびカソード電源線124に囲まれた領域に配置される。本実施形態の画素回路120は、選択トランジスタ126、駆動トランジスタ127、保持容量128およびLED129を含む。LED129は、図13に示したLEDチップ202に対応する。画素回路120のうち、LED129以外の回路要素は、回路基板100に設けられた駆動回路102に相当する。つまり、回路基板100に対してLEDチップ202を実装した状態で画素回路120が完成する。 FIG. 15 is a circuit diagram showing the configuration of the pixel circuit 120 of the display device 10 according to the embodiment of the present invention. The pixel circuit 120 is arranged in an area surrounded by a data line 121, a gate line 122, an anode power supply line 123, and a cathode power supply line 124. The pixel circuit 120 of this embodiment includes a selection transistor 126, a drive transistor 127, a holding capacity 128, and an LED 129. The LED 129 corresponds to the LED chip 202 shown in FIG. In the pixel circuit 120, the circuit elements other than the LED 129 correspond to the drive circuit 102 provided on the circuit board 100. That is, the pixel circuit 120 is completed with the LED chip 202 mounted on the circuit board 100.

図15に示すように、選択トランジスタ126のソース電極、ゲート電極およびドレイン電極は、それぞれデータ線121、ゲート線122および駆動トランジスタ127のゲート電極に接続される。駆動トランジスタ127のソース電極、ゲート電極およびドレイン電極は、それぞれアノード電源線123、選択トランジスタ126のドレイン電極およびLED129に接続される。駆動トランジスタ127のゲート電極とドレイン電極との間には保持容量128が接続される。すなわち、保持容量128は、選択トランジスタ126のドレイン電極に接続される。LED129は、アノードおよびカソードが、それぞれ駆動トランジスタ127のドレイン電極およびカソード電源線124に接続される。 As shown in FIG. 15, the source electrode, gate electrode, and drain electrode of the selection transistor 126 are connected to the data line 121, the gate wire 122, and the gate electrode of the drive transistor 127, respectively. The source electrode, gate electrode and drain electrode of the drive transistor 127 are connected to the anode power supply line 123, the drain electrode of the selection transistor 126 and the LED 129, respectively. A holding capacity 128 is connected between the gate electrode and the drain electrode of the drive transistor 127. That is, the holding capacity 128 is connected to the drain electrode of the selection transistor 126. The anode and cathode of the LED 129 are connected to the drain electrode and the cathode power line 124 of the drive transistor 127, respectively.

データ線121には、LED129の発光強度を決める階調信号が供給される。ゲート線122には、階調信号を書き込む選択トランジスタ126を選択するためのゲート信号が供給される。選択トランジスタ126がON状態になると、階調信号が保持容量128に蓄積される。その後、駆動トランジスタ127がON状態になると、階調信号に応じた駆動電流が駆動トランジスタ127を流れる。駆動トランジスタ127から出力された駆動電流がLED129に入力されると、LED129が階調信号に応じた発光強度で発光する。 A gradation signal that determines the emission intensity of the LED 129 is supplied to the data line 121. A gate signal for selecting the selection transistor 126 for writing the gradation signal is supplied to the gate line 122. When the selection transistor 126 is turned on, the gradation signal is accumulated in the holding capacity 128. After that, when the drive transistor 127 is turned on, a drive current corresponding to the gradation signal flows through the drive transistor 127. When the drive current output from the drive transistor 127 is input to the LED 129, the LED 129 emits light with a light emission intensity corresponding to the gradation signal.

再び図14を参照すると、表示領域112に対して列方向(D2方向)に隣接する位置には、データドライバ回路130が配置される。また、表示領域112に対して行方向(D1方向)に隣接する位置には、ゲートドライバ回路140が配置される。本実施形態では、表示領域112を両側に、2つのゲートドライバ回路140を設けているが、いずれか一方のみであってもよい。 Referring to FIG. 14 again, the data driver circuit 130 is arranged at a position adjacent to the display area 112 in the column direction (D2 direction). Further, the gate driver circuit 140 is arranged at a position adjacent to the row direction (D1 direction) with respect to the display area 112. In the present embodiment, two gate driver circuits 140 are provided on both sides of the display area 112, but only one of them may be used.

データドライバ回路130およびゲートドライバ回路140は、いずれも周辺領域114に配置されている。ただし、データドライバ回路130を配置する領域は周辺領域114に限られない。例えば、データドライバ回路130は、フレキシブルプリント回路基板160に配置されていてもよい。 Both the data driver circuit 130 and the gate driver circuit 140 are arranged in the peripheral region 114. However, the area where the data driver circuit 130 is arranged is not limited to the peripheral area 114. For example, the data driver circuit 130 may be arranged on the flexible printed circuit board 160.

図15に示したデータ線121は、データドライバ回路130からD2方向に延在し、各画素回路120における選択トランジスタ126のソース電極に接続される。ゲート線122は、ゲートドライバ回路140からD1方向に延在し、各画素回路120における選択トランジスタ126のゲート電極に接続される。 The data line 121 shown in FIG. 15 extends from the data driver circuit 130 in the D2 direction and is connected to the source electrode of the selection transistor 126 in each pixel circuit 120. The gate line 122 extends from the gate driver circuit 140 in the D1 direction and is connected to the gate electrode of the selection transistor 126 in each pixel circuit 120.

端子領域116には、端子部150が配置されている。端子部150は、接続配線151を介してデータドライバ回路130と接続される。同様に、端子部150は、接続配線152を介してゲートドライバ回路140と接続される。さらに、端子部150は、フレキシブルプリント回路基板160と接続される。 A terminal portion 150 is arranged in the terminal region 116. The terminal portion 150 is connected to the data driver circuit 130 via the connection wiring 151. Similarly, the terminal portion 150 is connected to the gate driver circuit 140 via the connection wiring 152. Further, the terminal portion 150 is connected to the flexible printed circuit board 160.

[表示装置10の断面構造]
図16は、本発明の一実施形態に係る表示装置10の画素110の構成を示す断面図である。画素110は、絶縁基板11の上に設けられた駆動トランジスタ127を有する。絶縁基板11としては、ガラス基板または樹脂基板の上に絶縁層を設けた基板を用いることができる。
[Cross-sectional structure of display device 10]
FIG. 16 is a cross-sectional view showing the configuration of the pixel 110 of the display device 10 according to the embodiment of the present invention. The pixel 110 has a drive transistor 127 provided on the insulating substrate 11. As the insulating substrate 11, a substrate having an insulating layer provided on a glass substrate or a resin substrate can be used.

駆動トランジスタ127は、半導体層12、ゲート絶縁層13およびゲート電極14を含む。半導体層12には、絶縁層15を介してソース電極16およびドレイン電極17が接続される。図示は省略するが、ゲート電極14は、図15に示した選択トランジスタ126のドレイン電極に接続される。 The drive transistor 127 includes a semiconductor layer 12, a gate insulating layer 13, and a gate electrode 14. A source electrode 16 and a drain electrode 17 are connected to the semiconductor layer 12 via an insulating layer 15. Although not shown, the gate electrode 14 is connected to the drain electrode of the selection transistor 126 shown in FIG.

ソース電極16およびドレイン電極17と同一の層には、配線18が設けられている。配線18は、図15に示したアノード電源線123として機能する。そのため、ソース電極16および配線18は、平坦化層19の上に設けられた接続配線20によって電気的に接続される。平坦化層19は、ポリイミド、アクリル等の樹脂材料を用いた透明な樹脂層である。接続配線20は、ITOなどの金属酸化物材料を用いた透明導電層である。ただし、この例に限らず、接続配線20として、その他の金属材料を用いることもできる。 Wiring 18 is provided on the same layer as the source electrode 16 and the drain electrode 17. The wiring 18 functions as the anode power supply line 123 shown in FIG. Therefore, the source electrode 16 and the wiring 18 are electrically connected by the connection wiring 20 provided on the flattening layer 19. The flattening layer 19 is a transparent resin layer using a resin material such as polyimide or acrylic. The connection wiring 20 is a transparent conductive layer using a metal oxide material such as ITO. However, the present invention is not limited to this example, and other metal materials may be used as the connection wiring 20.

接続配線20の上には、窒化シリコン等で構成された絶縁層21が設けられる。絶縁層21の上には、アノード電極22およびカソード電極23が設けられる。本実施形態において、アノード電極22およびカソード電極23は、ITOなどの金属酸化物材料を用いた透明導電層である。アノード電極22は、平坦化層19および絶縁層21に設けられた開口を介してドレイン電極17に接続される。 An insulating layer 21 made of silicon nitride or the like is provided on the connection wiring 20. An anode electrode 22 and a cathode electrode 23 are provided on the insulating layer 21. In the present embodiment, the anode electrode 22 and the cathode electrode 23 are transparent conductive layers using a metal oxide material such as ITO. The anode electrode 22 is connected to the drain electrode 17 via the openings provided in the flattening layer 19 and the insulating layer 21.

アノード電極22およびカソード電極23は、それぞれ平坦化層24を介して実装パッド25aおよび25bに接続される。実装パッド25aおよび25bは、例えば、タンタル、タングステン等の金属材料で構成される。実装パッド25aおよび25bの上には、それぞれ接続電極103aおよび103bが設けられる。接続電極103aおよび103bは、それぞれ図12に示した接続電極103に対応する。すなわち、本実施形態では、接続電極103aおよび103bとして、錫(Sn)で構成される電極を配置する。 The anode electrode 22 and the cathode electrode 23 are connected to the mounting pads 25a and 25b via the flattening layer 24, respectively. The mounting pads 25a and 25b are made of a metal material such as tantalum or tungsten. Connection electrodes 103a and 103b are provided on the mounting pads 25a and 25b, respectively. The connection electrodes 103a and 103b correspond to the connection electrodes 103 shown in FIG. 12, respectively. That is, in the present embodiment, electrodes composed of tin (Sn) are arranged as the connection electrodes 103a and 103b.

接続電極103aおよび103bには、それぞれLEDチップ202の端子電極203aおよび203bが接合されている。前述のとおり、本実施形態では、端子電極203aおよび203bは、金(Au)で構成される電極である。図4を用いて説明したとおり、接続電極103aと端子電極203aとの間には、図示しない合金層(図12に示した合金層105)が存在する。 The terminal electrodes 203a and 203b of the LED chip 202 are bonded to the connection electrodes 103a and 103b, respectively. As described above, in the present embodiment, the terminal electrodes 203a and 203b are electrodes made of gold (Au). As described with reference to FIG. 4, an alloy layer (alloy layer 105 shown in FIG. 12) (not shown) exists between the connection electrode 103a and the terminal electrode 203a.

LEDチップ202は、図15に示した回路図において、LED129に相当する。すなわち、LEDチップ202の端子電極203aは、駆動トランジスタ127のドレイン電極17に接続されたアノード電極22に接続される。LEDチップ202の端子電極203bは、カソード電極23に接続される。カソード電極23は、図15に示したカソード電源線124と電気的に接続される。 The LED chip 202 corresponds to the LED 129 in the circuit diagram shown in FIG. That is, the terminal electrode 203a of the LED chip 202 is connected to the anode electrode 22 connected to the drain electrode 17 of the drive transistor 127. The terminal electrode 203b of the LED chip 202 is connected to the cathode electrode 23. The cathode electrode 23 is electrically connected to the cathode power line 124 shown in FIG.

以上の構造を有する本実施形態の表示装置10は、LEDチップ202がレーザー照射による溶融接合により強固に実装されているため、衝撃等に対する耐性が高いという利点を有する。 The display device 10 of the present embodiment having the above structure has an advantage that it has high resistance to impact and the like because the LED chip 202 is firmly mounted by melt bonding by laser irradiation.

<第2実施形態>
本実施形態では、第1実施形態とは異なる方法で表示装置10を製造する方法について説明する。具体的には、本実施形態の表示装置10の製造方法は、RGB各色に対応する各LEDチップ202R、202Gおよび202Bを、すべて同一のキャリア基板に転写した後で一括して回路基板に転写する。
<Second Embodiment>
In this embodiment, a method of manufacturing the display device 10 by a method different from that of the first embodiment will be described. Specifically, in the manufacturing method of the display device 10 of the present embodiment, the LED chips 202R, 202G, and 202B corresponding to each RGB color are all transferred to the same carrier substrate and then collectively transferred to the circuit board. ..

図17~図24は、本発明の第2実施形態における表示装置10の製造方法を示す断面図である。以下、図17~24を用いて表示装置10の製造方法について説明する。 17 to 24 are cross-sectional views showing a method of manufacturing the display device 10 according to the second embodiment of the present invention. Hereinafter, a method of manufacturing the display device 10 will be described with reference to FIGS. 17 to 24.

まず、図17に示すように、第1キャリア基板300の上に、赤色に発光する複数のLEDチップ202Rを有する素子基板200を配置する。第1キャリア基板300は、支持基板301および分離層311を含む。支持基板301としては、ガラス基板または樹脂基板を用いることができる。本実施形態では、支持基板301としてガラス基板を用いる。分離層311としては、樹脂材料で構成される層を用いることができる。本実施形態では、分離層311として、ポリイミドで構成される樹脂層を用いる。しかし、この例に限らず、他の樹脂材料を用いてもよい。 First, as shown in FIG. 17, an element substrate 200 having a plurality of LED chips 202R that emits red light is arranged on the first carrier substrate 300. The first carrier substrate 300 includes a support substrate 301 and a separation layer 311. As the support substrate 301, a glass substrate or a resin substrate can be used. In this embodiment, a glass substrate is used as the support substrate 301. As the separation layer 311, a layer made of a resin material can be used. In this embodiment, a resin layer made of polyimide is used as the separation layer 311. However, the present invention is not limited to this example, and other resin materials may be used.

素子基板200は、半導体基板201および複数のLEDチップ202Rを含む。素子基板200の詳細な構成は、第1実施形態ですでに説明したので、ここでの説明は省略する。素子基板200は、各LEDチップ202Rの端子電極203Rが第1キャリア基板300と向かい合うように配置される。その後、素子基板200と第1キャリア基板300とを貼り合わせる。 The element substrate 200 includes a semiconductor substrate 201 and a plurality of LED chips 202R. Since the detailed configuration of the element substrate 200 has already been described in the first embodiment, the description thereof will be omitted here. The element substrate 200 is arranged so that the terminal electrode 203R of each LED chip 202R faces the first carrier substrate 300. After that, the element substrate 200 and the first carrier substrate 300 are bonded together.

素子基板200と第1キャリア基板300とを貼り合わせたら、半導体基板201の全体に対して第2レーザー光45を照射する。第1実施形態で説明したとおり、第2レーザー光45としては、紫外光を用いることができる。つまり、第2レーザー光45を照射してレーザーリフトオフを行うことにより、半導体基板201と各LEDチップ202Rとを分離する。 After the element substrate 200 and the first carrier substrate 300 are bonded together, the second laser beam 45 is applied to the entire semiconductor substrate 201. As described in the first embodiment, ultraviolet light can be used as the second laser light 45. That is, the semiconductor substrate 201 and each LED chip 202R are separated by irradiating the second laser beam 45 to perform laser lift-off.

次に、図18に示すように、第2キャリア基板310の上に、各LEDチップ202Rを有する第1キャリア基板300を配置する。第2キャリア基板310は、支持基板302および分離層312を含む。支持基板302としては、ガラス基板または樹脂基板を用いることができる。分離層312としては、樹脂材料で構成される層を用いることができる。本実施形態では、分離層312として、ポリイミドで構成される樹脂層を用いる。しかし、この例に限らず、他の樹脂材料を用いてもよい。 Next, as shown in FIG. 18, the first carrier substrate 300 having each LED chip 202R is arranged on the second carrier substrate 310. The second carrier substrate 310 includes a support substrate 302 and a separation layer 312. As the support substrate 302, a glass substrate or a resin substrate can be used. As the separation layer 312, a layer made of a resin material can be used. In this embodiment, a resin layer made of polyimide is used as the separation layer 312. However, the present invention is not limited to this example, and other resin materials may be used.

第1キャリア基板300は、各LEDチップ202Rの端子電極203Rが第2キャリア基板310と向かい合うように配置される。その後、第1キャリア基板300と第2キャリア基板310とを貼り合わせる。 The first carrier substrate 300 is arranged so that the terminal electrodes 203R of each LED chip 202R face the second carrier substrate 310. After that, the first carrier substrate 300 and the second carrier substrate 310 are bonded together.

第1キャリア基板300と第2キャリア基板310とを貼り合わせたら、遮光マスク30を介して、第1キャリア基板300に対して選択的に第3レーザー光50を照射する。遮光マスク30は、第1実施形態で説明したとおり、赤色に対応する画素、緑色に対応する画素または青色に対応する画素の各ピッチに合わせて配置された複数の開口部30aを有する。 After the first carrier substrate 300 and the second carrier substrate 310 are bonded together, the first carrier substrate 300 is selectively irradiated with the third laser beam 50 via the light-shielding mask 30. As described in the first embodiment, the light-shielding mask 30 has a plurality of openings 30a arranged according to the pitches of the pixels corresponding to red, the pixels corresponding to green, or the pixels corresponding to blue.

第3レーザー光50は、支持基板301では吸収されず、分離層311で吸収されるレーザー光である。本実施形態では、第3レーザー光50として、紫外光を用いる。図18に示すプロセスでは、第3レーザー光50を照射して分離層311に吸収させることにより分離層311を変性させる。つまり、いわゆるレーザーリフトオフにより、支持基板301と各LEDチップ202R(厳密には、各端子電極203R)とが分離される。 The third laser beam 50 is a laser beam that is not absorbed by the support substrate 301 but is absorbed by the separation layer 311. In this embodiment, ultraviolet light is used as the third laser light 50. In the process shown in FIG. 18, the separation layer 311 is denatured by irradiating the separation layer 311 with the third laser beam 50 to absorb the light. That is, the support substrate 301 and each LED chip 202R (strictly speaking, each terminal electrode 203R) are separated by the so-called laser lift-off.

図18に示すプロセスでは、第3レーザー光50として、複数の開口部30aを含む大きさの照射領域を有する矩形状のレーザー光を用いる。つまり、第1実施形態と同様に、本実施形態では、遮光マスク30を用いることにより、照射領域の広いレーザー光を用いつつ、選択的なレーザー照射を行うことが可能である。本実施形態では、複数のLEDチップ202Rのうち、一部のLEDチップ202に対して選択的に第3レーザー光50が照射される。 In the process shown in FIG. 18, as the third laser beam 50, a rectangular laser beam having an irradiation region having a size including a plurality of openings 30a is used. That is, as in the first embodiment, in the present embodiment, by using the light-shielding mask 30, it is possible to perform selective laser irradiation while using the laser light having a wide irradiation region. In the present embodiment, among the plurality of LED chips 202R, some of the LED chips 202 are selectively irradiated with the third laser beam 50.

上述のレーザーリフトオフプロセスにより、図19に示すように、第2キャリア基板310に対し、赤色に対応する画素のピッチに合わせて複数のLEDチップ202Rを一括して転写することができる。 By the above-mentioned laser lift-off process, as shown in FIG. 19, a plurality of LED chips 202R can be collectively transferred to the second carrier substrate 310 according to the pitch of the pixels corresponding to red.

なお、本実施形態では、第3レーザー光50として紫外光を用い、第3レーザー光50を分離層311に吸収させて分離層311を変性させる例を示したが、この例に限られるものではない。例えば、第3レーザー光50として赤外光を用い、第3レーザー光50の照射により分離層311を加熱して分離層311を変性させることも可能である。また、第3レーザー光50としては、赤外光および紫外光に限らず、分離層311を変性させることが可能であれば、他の波長の光(例えば、青色光または緑色光)を用いてもよい。 In this embodiment, an example is shown in which ultraviolet light is used as the third laser light 50 and the third laser light 50 is absorbed by the separation layer 311 to denature the separation layer 311. However, this example is not limited to this example. do not have. For example, it is also possible to use infrared light as the third laser light 50 and heat the separation layer 311 by irradiation with the third laser light 50 to denature the separation layer 311. Further, the third laser light 50 is not limited to infrared light and ultraviolet light, and if it is possible to modify the separation layer 311, light of another wavelength (for example, blue light or green light) is used. May be good.

図17~図19を用いて説明した各プロセスは、赤色に発光するLEDチップ202R、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bに対してそれぞれ行われる。最終的には、各LEDチップ202R、202Gおよび202Bは、同一の第2キャリア基板310に転写される。これにより、図20に示すように、第2キャリア基板310上に、赤色、緑色および青色の各画素のピッチに合わせて、各LEDチップ202R、202Gおよび202Rが配置される。 Each process described with reference to FIGS. 17 to 19 is performed on the LED chip 202R that emits red light, the LED chip 202G that emits green light, and the LED chip 202B that emits light in blue, respectively. Finally, the LED chips 202R, 202G and 202B are transferred to the same second carrier substrate 310. As a result, as shown in FIG. 20, the LED chips 202R, 202G, and 202R are arranged on the second carrier substrate 310 according to the pitch of the red, green, and blue pixels.

次に、図21に示すように、回路基板100の上に、各LEDチップ202R、202Gおよび202Bを有する第2キャリア基板310を配置する。回路基板100の構成は、第1実施形態においてすでに説明しているため、ここでの説明は省略する。回路基板100上に第2キャリア基板310を配置する際、各接続電極103と各LEDチップ202R、202Gおよび202Bとが向かい合うように第2キャリア基板310を配置する。 Next, as shown in FIG. 21, a second carrier board 310 having the LED chips 202R, 202G, and 202B is arranged on the circuit board 100. Since the configuration of the circuit board 100 has already been described in the first embodiment, the description thereof will be omitted here. When arranging the second carrier substrate 310 on the circuit board 100, the second carrier substrate 310 is arranged so that each connection electrode 103 and each LED chip 202R, 202G, and 202B face each other.

次に、図22に示すように、遮光マスク31を介した第1レーザー光40の照射により、各接続電極103と各LEDチップ202R、202Gおよび202Bとを一括して接合する。このプロセスは、第1実施形態において図4を用いて説明したプロセスと同様に、第1レーザー光40の照射により、各接続電極103と各端子電極203R、203Gおよび203Bとを溶融接合させるプロセスである。第1実施形態と異なる点は、遮光マスク30に代えて、遮光マスク31を用いる点である。 Next, as shown in FIG. 22, each connection electrode 103 and each LED chip 202R, 202G, and 202B are collectively joined by irradiation with the first laser beam 40 via the light-shielding mask 31. This process is a process of melt-bonding each connection electrode 103 and each terminal electrode 203R, 203G, and 203B by irradiation with the first laser beam 40, similar to the process described with reference to FIG. 4 in the first embodiment. be. The difference from the first embodiment is that the light-shielding mask 31 is used instead of the light-shielding mask 30.

遮光マスク31は、赤色に対応する画素、緑色に対応する画素または青色に対応する画素の位置に合わせて配置された複数の開口部31aを有する。つまり、遮光マスク31は、回路基板100の画素以外の部分に対して、第1レーザー光40が到達しないようにするマスクとして機能する。したがって、本実施形態では、遮光マスク31を用いることにより、回路基板100の画素以外の部分に配置された回路要素(例えば、薄膜トランジスタ、配線等)に対して、レーザー光の照射に起因するダメージを与えることがない。 The light-shielding mask 31 has a plurality of openings 31a arranged according to the positions of the pixels corresponding to red, the pixels corresponding to green, or the pixels corresponding to blue. That is, the light-shielding mask 31 functions as a mask for preventing the first laser beam 40 from reaching the portion other than the pixels of the circuit board 100. Therefore, in the present embodiment, by using the light-shielding mask 31, the circuit elements (for example, thin film transistors, wiring, etc.) arranged in the portion other than the pixels of the circuit board 100 are damaged due to the irradiation of the laser beam. Never give.

本実施形態では、第1実施形態と同様に、第1レーザー光40として、複数の開口部31aを含む大きさの照射領域を有する矩形状のレーザー光を用いる。つまり、第1実施形態と同様に、本実施形態では、遮光マスク31を用いることにより、照射領域の広いレーザー光を用いつつ、選択的なレーザー照射を行うことが可能である。図22に示すプロセスにより、回路基板100の画素以外の部分へのダメージを防ぎつつ、各接続電極103と各LEDチップ202R、202Gおよび202Bとを一括して接合することができる。 In the present embodiment, as in the first embodiment, as the first laser beam 40, a rectangular laser beam having an irradiation region having a size including a plurality of openings 31a is used. That is, as in the first embodiment, in the present embodiment, by using the light-shielding mask 31, it is possible to perform selective laser irradiation while using the laser light having a wide irradiation region. By the process shown in FIG. 22, each connection electrode 103 and each LED chip 202R, 202G, and 202B can be collectively joined while preventing damage to a portion other than the pixels of the circuit board 100.

次に、図23に示すように、遮光マスク31を介して、第2キャリア基板310に対して選択的に第3レーザー光50を照射する。図23に示すプロセスでは、第3レーザー光50として、複数の開口部31aを含む大きさの照射領域を有する矩形状のレーザー光を用いる。つまり、遮光マスク31を用いることにより、照射領域の広いレーザー光を用いつつ、選択的なレーザー照射を行う。本実施形態では、各LEDチップ202R、202Gおよび202Bに対して選択的に第3レーザー光50が照射される。 Next, as shown in FIG. 23, the second carrier substrate 310 is selectively irradiated with the third laser beam 50 via the light-shielding mask 31. In the process shown in FIG. 23, as the third laser beam 50, a rectangular laser beam having an irradiation region having a size including a plurality of openings 31a is used. That is, by using the light-shielding mask 31, selective laser irradiation is performed while using laser light having a wide irradiation area. In the present embodiment, the third laser beam 50 is selectively irradiated to each of the LED chips 202R, 202G and 202B.

図23に示すプロセスでは、第3レーザー光50を照射して分離層312を変性させる。つまり、いわゆるレーザーリフトオフプロセスにより、支持基板302と各LEDチップ202R、202Gおよび202B(厳密には、各端子電極203R、203Gおよび203B)とが分離される。このレーザーリフトオフプロセスにより、図24に示すように、回路基板100に対し、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に合わせて、それぞれLEDチップ202R、LEDチップ202GおよびLEDチップ202Bを一括して転写することができる。 In the process shown in FIG. 23, the separation layer 312 is denatured by irradiating the third laser beam 50. That is, the support substrate 302 and the LED chips 202R, 202G and 202B (strictly speaking, the terminal electrodes 203R, 203G and 203B) are separated from each other by the so-called laser lift-off process. By this laser lift-off process, as shown in FIG. 24, the LED chip 202R, the LED chip 202G, and the LED are used for the circuit board 100 according to the pixels corresponding to red, the pixels corresponding to green, and the pixels corresponding to blue, respectively. Chip 202B can be transferred all at once.

なお、本実施形態では、図23に示すプロセスにおいて遮光マスク31を用いる例を示したが、この例に限られるものではない。例えば、図23に示すプロセスにおいて、遮光マスク31を用いることなく、第2キャリア基板310の全体に対して第3レーザー光50を照射してもよい。 In this embodiment, an example in which the light-shielding mask 31 is used in the process shown in FIG. 23 is shown, but the present invention is not limited to this example. For example, in the process shown in FIG. 23, the third laser beam 50 may be applied to the entire second carrier substrate 310 without using the light shielding mask 31.

以上説明したように、本実施形態では、遮光マスクと、照射領域が比較的広いレーザー光とを用いることにより、所望のLEDチップに対して一括してレーザー光を照射することが可能である。したがって、本実施形態によれば、レーザー照射を用いて複数のLEDチップを回路基板上に実装する際のスループットを向上させることができる。 As described above, in the present embodiment, by using a light-shielding mask and a laser beam having a relatively wide irradiation area, it is possible to collectively irradiate a desired LED chip with the laser beam. Therefore, according to this embodiment, it is possible to improve the throughput when mounting a plurality of LED chips on a circuit board by using laser irradiation.

また、本実施形態によれば、RGB各色に対応した各LEDチップを同一のキャリア基板上に集積した後に一括して回路基板に転写するため、複数のLEDチップを回路基板上に実装する際のスループットを向上させることができる。さらに、回路基板上へのLEDチップの実際に当たり、遮光マスクを用いて、画素以外の部分(すなわち、レーザー光を照射したくない部分)にレーザー光が照射されないようにすることにより、信頼性の高い表示装置を製造することができる。 Further, according to the present embodiment, since each LED chip corresponding to each color of RGB is integrated on the same carrier board and then collectively transferred to the circuit board, when a plurality of LED chips are mounted on the circuit board. Throughput can be improved. Furthermore, by actually hitting the LED chip on the circuit board and using a light-shielding mask to prevent the laser light from being irradiated to the parts other than the pixels (that is, the parts that do not want to be irradiated with the laser light), the reliability is improved. High display devices can be manufactured.

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 Each of the above-described embodiments of the present invention can be appropriately combined and implemented as long as they do not contradict each other. Based on each embodiment, those skilled in the art who have added, deleted, or changed the design of components as appropriate, or those who have added, omitted, or changed the conditions of processes also have the gist of the present invention. To the extent, it is included in the scope of the present invention.

また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。 Further, even if the action / effect is different from the action / effect brought about by the embodiment of each of the above-mentioned embodiments, those which are clear from the description of the present specification or which can be easily predicted by those skilled in the art are referred to. Naturally, it is understood that it is brought about by the present invention.

10…表示装置、11…絶縁基板、12…半導体層、13…ゲート絶縁層、14…ゲート電極、15…絶縁層、16…ソース電極、17…ドレイン電極、18…配線、19…平坦化層、20…接続配線、21…絶縁層、22…アノード電極、23…カソード電極、24…平坦化層、25a、25b…実装パッド、30、31…遮光マスク、30a、31a…開口部、40…第1レーザー光、45…第2レーザー光、50…第3レーザー光、100…回路基板、101…支持基板、102…駆動回路、103…接続電極、103a、103b…接続電極、105…合金層、110、110R、110G、110B…画素、112…表示領域、114…周辺領域、116…端子領域、120、120R、120G、120B…画素回路、121…データ線、122…ゲート線、123…アノード電源線、124…カソード電源線、126…選択トランジスタ、127…駆動トランジスタ、128…保持容量、130…データドライバ回路、140…ゲートドライバ回路、150…端子部、151、152…接続配線、160…フレキシブルプリント回路基板、170…ICチップ、200…素子基板、201…半導体基板、202、202R、202G、202B…LEDチップ、203、203a、203b、203R、203G、203B…端子電極、300…第1キャリア基板、301…支持基板、302…支持基板、310…第2キャリア基板、311、312…分離層 10 ... Display device, 11 ... Insulated substrate, 12 ... Semiconductor layer, 13 ... Gate insulating layer, 14 ... Gate electrode, 15 ... Insulated layer, 16 ... Source electrode, 17 ... Drain electrode, 18 ... Wiring, 19 ... Flattening layer , 20 ... connection wiring, 21 ... insulating layer, 22 ... anode electrode, 23 ... cathode electrode, 24 ... flattening layer, 25a, 25b ... mounting pad, 30, 31 ... shading mask, 30a, 31a ... opening, 40 ... 1st laser beam, 45 ... 2nd laser beam, 50 ... 3rd laser beam, 100 ... circuit board, 101 ... support board, 102 ... drive circuit, 103 ... connection electrode, 103a, 103b ... connection electrode, 105 ... alloy layer , 110, 110R, 110G, 110B ... pixel, 112 ... display area, 114 ... peripheral area, 116 ... terminal area, 120, 120R, 120G, 120B ... pixel circuit, 121 ... data line, 122 ... gate line, 123 ... anode Power supply line, 124 ... cathode power supply line, 126 ... selection transistor, 127 ... drive transistor, 128 ... holding capacity, 130 ... data driver circuit, 140 ... gate driver circuit, 150 ... terminal part, 151, 152 ... connection wiring, 160 ... Flexible printed circuit board, 170 ... IC chip, 200 ... element board, 201 ... semiconductor board, 202, 202R, 202G, 202B ... LED chip, 203, 203a, 203b, 203R, 203G, 203B ... terminal electrode, 300 ... first Carrier substrate, 301 ... Support substrate, 302 ... Support substrate, 310 ... Second carrier substrate, 311 and 312 ... Separation layer

Claims (9)

各画素に、LEDチップを駆動する駆動回路および当該駆動回路に接続された接続電極を有する第1基板を準備し、
前記第1基板の上に、各接続電極と各LEDチップとが向かい合うように、複数のLEDチップを有する第2基板を配置し、
複数の開口部を有する遮光マスクを介して第1レーザー光を照射することにより、前記各接続電極と前記各LEDチップとを一括して接合することを含む、
表示装置の製造方法。
A first substrate having a drive circuit for driving the LED chip and a connection electrode connected to the drive circuit is prepared for each pixel.
A second substrate having a plurality of LED chips is arranged on the first substrate so that each connection electrode and each LED chip face each other.
The present invention comprises joining the connection electrodes and the LED chips together by irradiating the first laser beam through a light-shielding mask having a plurality of openings.
How to manufacture a display device.
前記各接続電極と前記各LEDチップとを一括して接合することは、前記接続電極と前記LEDチップの端子電極との間に、両者の構成材料を含む合金層を形成することを含む、請求項1に記載の表示装置の製造方法。 The collective joining of each of the connection electrodes and the LED chips includes forming an alloy layer containing the constituent materials of both between the connection electrodes and the terminal electrodes of the LED chips. Item 1. The method for manufacturing a display device according to Item 1. 前記第1レーザー光の照射は、線状の第1レーザー光を前記遮光マスクに対して走査することを含む、請求項1または2に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 1 or 2, wherein the irradiation of the first laser beam comprises scanning a linear first laser beam against the light-shielding mask. 前記第1レーザー光は、赤外光または近赤外光である、請求項1乃至3のいずれか一項に記載の表示装置の製造方法。 The method for manufacturing a display device according to any one of claims 1 to 3, wherein the first laser light is infrared light or near infrared light. 前記第1レーザー光を照射した後、前記第1レーザー光とは波長の異なる第2レーザー光を照射することをさらに含む、請求項1乃至4のいずれか一項に記載の表示装置の製造方法。 The method for manufacturing a display device according to any one of claims 1 to 4, further comprising irradiating the first laser beam with a second laser beam having a wavelength different from that of the first laser beam. .. 前記第2基板は、支持基板と当該支持基板の上に設けられた前記複数のLEDチップとで構成され、
前記第2レーザー光を照射した後、前記複数のLEDチップと前記支持基板とを分離することをさらに含む、請求項5に記載の表示装置の製造方法。
The second substrate is composed of a support substrate and the plurality of LED chips provided on the support substrate.
The method for manufacturing a display device according to claim 5, further comprising separating the plurality of LED chips and the support substrate after irradiating the second laser beam.
前記第2レーザー光の照射は、線状の第2レーザー光を前記遮光マスクに対して走査することを含む、請求項5または6に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 5, wherein the irradiation of the second laser beam comprises scanning a linear second laser beam against the light-shielding mask. 前記第2レーザー光は、紫外光である、請求項5乃至7のいずれか一項に記載の表示装置の製造方法。 The method for manufacturing a display device according to any one of claims 5 to 7, wherein the second laser beam is ultraviolet light. 前記各画素は、RGBの各色に対応する画素を含み、
前記開口部のピッチは、互いに同じ色に対応する画素のピッチに等しい、請求項1乃至8のいずれか一項に記載の表示装置の製造方法。
Each of the pixels includes pixels corresponding to each color of RGB.
The method for manufacturing a display device according to any one of claims 1 to 8, wherein the pitch of the openings is equal to the pitch of pixels corresponding to the same color.
JP2020110906A 2020-06-26 2020-06-26 Method for manufacturing display device Pending JP2022007774A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020110906A JP2022007774A (en) 2020-06-26 2020-06-26 Method for manufacturing display device
CN202110659144.8A CN113851388A (en) 2020-06-26 2021-06-15 Method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110906A JP2022007774A (en) 2020-06-26 2020-06-26 Method for manufacturing display device

Publications (1)

Publication Number Publication Date
JP2022007774A true JP2022007774A (en) 2022-01-13

Family

ID=78973050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110906A Pending JP2022007774A (en) 2020-06-26 2020-06-26 Method for manufacturing display device

Country Status (2)

Country Link
JP (1) JP2022007774A (en)
CN (1) CN113851388A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602698A (en) * 2022-09-28 2023-01-13 惠科股份有限公司(Cn) Growth substrate, display panel and manufacturing method thereof

Also Published As

Publication number Publication date
CN113851388A (en) 2021-12-28

Similar Documents

Publication Publication Date Title
WO2021005902A1 (en) Led module and display device including led module
US10957833B2 (en) Light emitting diode display device
US20170040302A1 (en) Method for producing a light emitting device
JP5028443B2 (en) Organic electroluminescence display
CN213519057U (en) Display device
JP2022007774A (en) Method for manufacturing display device
CN114122224B (en) Method for manufacturing display device
CN113497165A (en) Method for mounting light emitting element and display device
US20220131061A1 (en) Led module and display device having led module
TWI825749B (en) Manufacturing method of display device
CN115207171A (en) Electronic component mounting method, display device, and circuit board
US11894335B2 (en) Display device and method for manufacturing the same
JP2022177487A (en) Method for manufacturing display
US11530804B2 (en) Light-emitting device
TWI836474B (en) display device
WO2023063085A1 (en) Display device
TWI835978B (en) Light-emitting device
JP2023072906A (en) Manufacturing method for display device, and inorganic light-emitting element holding substrate
CN115483320A (en) Pressing jig and transfer device
JP2022102279A (en) Led module and display device including the same