JP2022007599A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2022007599A
JP2022007599A JP2020110671A JP2020110671A JP2022007599A JP 2022007599 A JP2022007599 A JP 2022007599A JP 2020110671 A JP2020110671 A JP 2020110671A JP 2020110671 A JP2020110671 A JP 2020110671A JP 2022007599 A JP2022007599 A JP 2022007599A
Authority
JP
Japan
Prior art keywords
roughened region
terminal
roughened
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020110671A
Other languages
Japanese (ja)
Other versions
JP7363682B2 (en
Inventor
大輔 福岡
Daisuke Fukuoka
領二 上瀧
Ryoji Kamitaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020110671A priority Critical patent/JP7363682B2/en
Publication of JP2022007599A publication Critical patent/JP2022007599A/en
Application granted granted Critical
Publication of JP7363682B2 publication Critical patent/JP7363682B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a semiconductor device that can improve the life of a main electrode and suppress a decrease in heat dissipation.SOLUTION: A joint portion made of solder 91 is formed between an emitter electrode 31 of a semiconductor element 30 and a terminal 60. The terminal includes a base material, a metal film formed on the surface of the base material, and an uneven oxide film which is an oxide of the same metal as the metal which is the main component of the metal film and whose surface is continuously uneven. A side surface 60c of the terminal includes a roughened region 61 in which the uneven oxide film is formed, and a non-roughened region 62 in which the uneven oxide film is not formed. On the side surface, the non-roughened region is provided in a part of the end portion on the semiconductor element side, and the roughened region is provided in the remaining portion of the end portion.SELECTED DRAWING: Figure 11

Description

この明細書における開示は、半導体装置に関する。 The disclosure herein relates to semiconductor devices.

特許文献１は、半導体装置を開示する。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。 Patent Document 1 discloses a semiconductor device. The content of the prior art document is incorporated by reference as an explanation of the technical elements in this specification.

特開２０１６－１９７７０６号公報Japanese Unexamined Patent Publication No. 2016-197706

特許文献１では、半導体素子の一面に形成された主電極と放熱部材との間にターミナルが介在している。ターミナル側面の表面には、レーザ光の照射により、表面が連続して凹凸をなす凹凸酸化膜が形成されている。側面において、半導体素子側の端部に凹凸酸化膜は設けることで、封止樹脂体との密着性を高め、主電極の寿命を向上することができる。しかしながら、凹凸酸化膜は、はんだに対する濡れ性が低い。よって、凹凸酸化膜を設けると、主電極に対してターミナルが位置ずれしやすくなり、放熱性が低下する虞がある。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。 In Patent Document 1, a terminal is interposed between a main electrode formed on one surface of a semiconductor element and a heat radiating member. On the surface of the side surface of the terminal, an uneven oxide film having a continuously uneven surface is formed by irradiation with a laser beam. By providing the concave-convex oxide film on the end portion on the semiconductor element side on the side surface, the adhesion to the sealing resin body can be improved and the life of the main electrode can be improved. However, the uneven oxide film has low wettability with respect to solder. Therefore, if the uneven oxide film is provided, the terminal is likely to be displaced with respect to the main electrode, and there is a possibility that the heat dissipation property is lowered. Further improvements are required of semiconductor devices in the above-mentioned viewpoints or in other viewpoints not mentioned.

開示されるひとつの目的は、主電極の寿命を向上しつつ放熱性の低下を抑制できる半導体装置を提供することにある。 One object disclosed is to provide a semiconductor device capable of improving the life of a main electrode and suppressing a decrease in heat dissipation.

ここに開示された半導体装置は、
一面に形成された主電極（３１）を有する半導体素子（３０）と、
半導体素子の生じた熱を外部に放熱する放熱部材（５０）と、
主電極に対向する第１端面（６０ａ）と、放熱部材に対向する第２端面（６０ｂ）と、第１端面および第２端面とに連なる側面（６０ｃ）とを有し、主電極と放熱部材との間に介在するターミナル（６０）と、
主電極とターミナルとの間に接合部を形成するはんだ（９１）と、
半導体素子、放熱部材、ターミナル、およびはんだを一体的に封止する封止樹脂体（２０）と、を備える。 The semiconductor device disclosed here is
A semiconductor device (30) having a main electrode (31) formed on one surface,
A heat radiating member (50) that dissipates the heat generated by the semiconductor element to the outside,
It has a first end surface (60a) facing the main electrode, a second end surface (60b) facing the heat radiating member, and a side surface (60c) connected to the first end surface and the second end surface, and the main electrode and the heat radiating member. The terminal (60) that intervenes between and
Solder (91) that forms a joint between the main electrode and the terminal,
It includes a semiconductor element, a heat radiating member, a terminal, and a sealing resin body (20) that integrally seals the solder.

ターミナルは、母材（６３）と、母材の表面に形成された金属膜（６４）と、金属膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜（６５）と、を有し、
側面は、凹凸酸化膜が形成された領域である粗化領域（６１）と、凹凸酸化膜が形成されていない領域である非粗化領域（６２）と、を有し、
側面において半導体素子側の端部の一部分に非粗化領域が設けられ、端部の残りの部分に粗化領域が設けられている。 The terminal is an oxide of the same metal as the base metal (63), the metal film (64) formed on the surface of the base metal, and the metal as the main component of the metal film, and the surface is continuously uneven. With an oxide film (65),
The side surface has a roughened region (61) in which an uneven oxide film is formed and a non-roughened region (62) in which an uneven oxide film is not formed.
On the side surface, a non-roughened region is provided in a part of the end portion on the semiconductor element side, and a roughened region is provided in the remaining portion of the end portion.

開示の半導体装置によると、側面の半導体素子側の端部に非粗化領域が設けられている。非粗化領域は、凹凸酸化膜が設けられておらず、これによりはんだに対する濡れ性が粗化領域よりも高い。よって、側面端部の非粗化領域にはんだが濡れ拡がることで、主電極に対するターミナルの位置ずれを抑制し、ひいては放熱性を向上することができる。 According to the disclosed semiconductor device, a non-roughened region is provided at the end of the side surface on the semiconductor element side. The non-roughened region is not provided with the uneven oxide film, so that the wettability to the solder is higher than that of the roughened region. Therefore, the solder wets and spreads in the non-roughened region of the side end portion, so that the displacement of the terminal with respect to the main electrode can be suppressed, and the heat dissipation can be improved.

また、側面の半導体素子側の端部には、粗化領域も設けられている。粗化領域は、凹凸酸化膜が設けられているため、封止樹脂体との密着力が非粗化領域よりも高い。これにより、主電極の歪を低減し、ひいては主電極の寿命を向上することができる。以上より、主電極の寿命を向上しつつ、放熱性の低下を抑制できる半導体装置を提供することができる。 Further, a roughened region is also provided at the end of the side surface on the semiconductor element side. Since the roughened region is provided with the uneven oxide film, the adhesion to the sealing resin body is higher than that of the non-roughened region. As a result, the distortion of the main electrode can be reduced, and the life of the main electrode can be improved. From the above, it is possible to provide a semiconductor device capable of suppressing a decrease in heat dissipation while improving the life of the main electrode.

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The disclosed embodiments herein employ different technical means to achieve their respective objectives. The claims and the reference numerals in parentheses described in this section exemplify the correspondence with the parts of the embodiments described later, and are not intended to limit the technical scope. The objectives, features, and effects disclosed herein will be further clarified by reference to the subsequent detailed description and accompanying drawings.

第１実施形態に係る半導体装置が適用される電力変換装置の回路図である。It is a circuit diagram of the power conversion apparatus to which the semiconductor apparatus which concerns on 1st Embodiment is applied. 半導体装置の平面図である。It is a top view of the semiconductor device. 図２のIII-III線に沿う断面図である。It is sectional drawing which follows the line III-III of FIG. 図２のIV-IV線に沿う断面図である。It is sectional drawing which follows the IV-IV line of FIG. 封止樹脂体を省略した平面図である。It is a top view which omitted the sealing resin body. エミッタ電極側のヒートシンクを省略した平面図である。It is a top view which omitted the heat sink on the emitter electrode side. 図６に示すＸ１方向から見たターミナルの平面図である。It is a top view of the terminal seen from the X1 direction shown in FIG. 図７に示すＺ１方向から見たターミナルの平面図である。It is a top view of the terminal seen from the Z1 direction shown in FIG. 7. 図６のIX-IX線に沿う断面図である。It is sectional drawing which follows the IX-IX line of FIG. 半導体素子とターミナルとのはんだ接合部を示す平面図である。It is a top view which shows the solder joint part of a semiconductor element and a terminal. 半導体素子とターミナルとの位置関係を示す平面図である。It is a top view which shows the positional relationship between a semiconductor element and a terminal. 参考例を示す平面図である。It is a top view which shows the reference example. 第２実施形態に係る半導体装置において、ターミナルを示す平面図である。It is a top view which shows the terminal in the semiconductor device which concerns on 2nd Embodiment. ターミナルを示す平面図である。It is a top view which shows the terminal. 半導体素子とターミナルとのはんだ接合部を示す平面図である。It is a top view which shows the solder joint part of a semiconductor element and a terminal. 半導体素子とターミナルとの位置関係を示す平面図である。It is a top view which shows the positional relationship between a semiconductor element and a terminal. 第３実施形態に係る半導体装置において、ターミナルを示す平面図である。It is a top view which shows the terminal in the semiconductor device which concerns on 3rd Embodiment. ターミナルを示す平面図である。It is a top view which shows the terminal. 半導体素子とターミナルとのはんだ接合部を示す平面図である。It is a top view which shows the solder joint part of a semiconductor element and a terminal. 半導体素子とターミナルとの位置関係を示す平面図である。It is a top view which shows the positional relationship between a semiconductor element and a terminal. 第４実施形態に係る半導体装置において、ターミナルを示す平面図である。It is a top view which shows the terminal in the semiconductor device which concerns on 4th Embodiment. 変形例を示す平面図である。It is a top view which shows the modification. 別の変形例を示す平面図である。It is a top view which shows another modification. 別の変形例を示す平面図である。It is a top view which shows another modification. 別の変形例を示す平面図である。It is a top view which shows another modification. 第５実施形態に係る半導体装置において、パッドの構造を示す平面図である。It is a top view which shows the structure of a pad in the semiconductor device which concerns on 5th Embodiment. 製造方法を示す図である。It is a figure which shows the manufacturing method.

以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび／または構造的に対応する部分および／または関連付けられる部分には同一の参照符号が付される場合がある。対応する部分および／または関連付けられる部分については、他の実施形態の説明を参照することができる。 Hereinafter, a plurality of embodiments will be described with reference to the drawings. In a plurality of embodiments, functionally and / or structurally corresponding parts and / or associated parts may be designated by the same reference numeral. References can be made to the description of other embodiments for the corresponding and / or associated parts.

（第１実施形態） (First Embodiment)

本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車（ＥＶ）、ハイブリッド自動車（ＨＶ）、燃料電池車（ＦＣＶ）などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。 The semiconductor device of the present embodiment is applied to, for example, a power conversion device for a mobile body driven by a rotary electric machine. The moving body is, for example, an electric vehicle (EV), a hybrid vehicle (HV), an electric vehicle such as a fuel cell vehicle (FCV), an air vehicle such as a drone, a ship, a construction machine, or an agricultural machine. In the following, an example applied to a vehicle will be described.

（第１実施形態）
先ず、図１に基づき、車両の駆動システムの概略構成について説明する。 (First Embodiment)
First, a schematic configuration of a vehicle drive system will be described with reference to FIG.

＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。 <Vehicle drive system>
As shown in FIG. 1, the vehicle drive system 1 includes a DC power supply 2, a motor generator 3, and a power conversion device 4.

直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。 The DC power supply 2 is a DC voltage source composed of a rechargeable secondary battery. The secondary battery is, for example, a lithium ion battery or a nickel hydrogen battery. The motor generator 3 is a three-phase alternating current type rotary electric machine. The motor generator 3 functions as a traveling drive source of the vehicle, that is, an electric motor. The motor generator 3 functions as a generator during regeneration. The power conversion device 4 performs power conversion between the DC power supply 2 and the motor generator 3.

＜電力変換装置＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、平滑コンデンサ５と、インバータ６を備えている。 <Power converter>
Next, the circuit configuration of the power conversion device 4 will be described with reference to FIG. The power conversion device 4 includes a smoothing capacitor 5 and an inverter 6.

平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。平滑コンデンサ５は、高電位側の電力ラインであるＰライン７と低電位側の電力ラインであるＮライン８とに接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５の正極は、直流電源２とインバータ６との間において、Ｐライン７に接続されている。同じく負極は、直流電源２とインバータ６との間において、Ｎライン８に接続されている。平滑コンデンサ５は、直流電源２に並列に接続されている。 The smoothing capacitor 5 mainly smoothes the DC voltage supplied from the DC power supply 2. The smoothing capacitor 5 is connected to a P line 7 which is a power line on the high potential side and an N line 8 which is a power line on the low potential side. The P line 7 is connected to the positive electrode of the DC power supply 2, and the N line 8 is connected to the negative electrode of the DC power supply 2. The positive electrode of the smoothing capacitor 5 is connected to the P line 7 between the DC power supply 2 and the inverter 6. Similarly, the negative electrode is connected to the N line 8 between the DC power supply 2 and the inverter 6. The smoothing capacitor 5 is connected in parallel to the DC power supply 2.

インバータ６は、ＤＣ－ＡＣ変換回路である。インバータ６は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。 The inverter 6 is a DC-AC conversion circuit. The inverter 6 converts a DC voltage into a three-phase AC voltage and outputs the DC voltage to the motor generator 3 according to switching control by a control circuit (not shown). As a result, the motor generator 3 is driven so as to generate a predetermined torque. The inverter 6 converts the three-phase AC voltage generated by the motor generator 3 by receiving the rotational force from the wheels into a DC voltage according to the switching control by the control circuit during the regenerative braking of the vehicle, and outputs the voltage to the P line 7. In this way, the inverter 6 performs bidirectional power conversion between the DC power supply 2 and the motor generator 3.

インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９は、レグと称されることがある。上下アーム回路９は、上アーム９Ｈと、下アーム９Ｌをそれぞれ有している。上アーム９Ｈと下アーム９Ｌは、上アーム９ＨをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。上アーム９Ｈと下アーム９Ｌとの接続点は、出力ライン１０を介して、モータジェネレータ３における対応する相の巻線３ａに接続されている。インバータ６は、６つのアームを有している。Ｐライン７、Ｎライン８、および出力ライン１０それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成されている。 The inverter 6 is configured to include a three-phase upper / lower arm circuit 9. The upper and lower arm circuit 9 may be referred to as a leg. The upper and lower arm circuits 9 have an upper arm 9H and a lower arm 9L, respectively. The upper arm 9H and the lower arm 9L are connected in series between the P line 7 and the N line 8 with the upper arm 9H on the P line 7 side. The connection point between the upper arm 9H and the lower arm 9L is connected to the winding 3a of the corresponding phase in the motor generator 3 via the output line 10. The inverter 6 has six arms. At least a part of each of the P line 7, the N line 8, and the output line 10 is composed of a conductive member such as a bus bar.

本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型の絶縁ゲートバイポーラトランジスタ１１（以下、ＩＧＢＴ１１と示す）を採用している。ＩＧＢＴ１１のそれぞれには、還流用のダイオード１２（以下、ＦＷＤ１２と示す）が逆並列に接続されている。上アーム９Ｈにおいて、ＩＧＢＴ１１のコレクタが、Ｐライン７に接続されている。下アーム９Ｌにおいて、ＩＧＢＴ１１のエミッタが、Ｎライン８に接続されている。そして、上アーム９ＨにおけるＩＧＢＴ１１のエミッタと、下アーム９ＬにおけるＩＧＢＴ１１のコレクタが相互に接続されている。ＦＷＤ１２のアノードは対応するＩＧＢＴ１１のエミッタに接続され、カソードはコレクタに接続されている。 In this embodiment, an n-channel type insulated gate bipolar transistor 11 (hereinafter referred to as an IGBT 11) is adopted as a switching element constituting each arm. A diode 12 for reflux (hereinafter referred to as FWD12) is connected to each of the IGBTs 11 in antiparallel. In the upper arm 9H, the collector of the IGBT 11 is connected to the P line 7. In the lower arm 9L, the emitter of the IGBT 11 is connected to the N line 8. Then, the emitter of the IGBT 11 in the upper arm 9H and the collector of the IGBT 11 in the lower arm 9L are connected to each other. The anode of the FWD 12 is connected to the emitter of the corresponding IGBT 11 and the cathode is connected to the collector.

電力変換装置４は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換回路である。コンバータは、直流電源２と平滑コンデンサ５との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路９を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置４は、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。 The power conversion device 4 may further include a converter as a power conversion circuit. The converter is a DC-DC conversion circuit that converts a DC voltage into a DC voltage having a different value. The converter is provided between the DC power supply 2 and the smoothing capacitor 5. The converter is configured to include, for example, a reactor and the above-mentioned upper and lower arm circuits 9. According to this configuration, ascending / descending pressure is possible. The power conversion device 4 may include a filter capacitor that removes power supply noise from the DC power supply 2. The filter capacitor is provided between the DC power supply 2 and the converter.

電力変換装置４は、インバータ６などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのＩＧＢＴ１１のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するＩＧＢＴ１１を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。 The power conversion device 4 may include a drive circuit for switching elements constituting the inverter 6 and the like. The drive circuit supplies a drive voltage to the gate of the IGBT 11 of the corresponding arm based on the drive command of the control circuit. The drive circuit drives the corresponding IGBT 11 by applying a drive voltage, that is, on-drive and off-drive. The drive circuit is sometimes referred to as a driver.

電力変換装置４は、スイッチング素子の制御回路を備えてもよい。制御回路は、ＩＧＢＴ１１を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。制御回路は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。 The power conversion device 4 may include a control circuit for a switching element. The control circuit generates a drive command for operating the IGBT 11 and outputs the drive command to the drive circuit. The control circuit generates a drive command based on a torque request input from a higher-level ECU (not shown) and signals detected by various sensors. Examples of various sensors include a current sensor, a rotation angle sensor, and a voltage sensor. The current sensor detects the phase current flowing through the winding 3a of each phase. The rotation angle sensor detects the rotation angle of the rotor of the motor generator 3. The voltage sensor detects the voltage across the smoothing capacitor 5. The control circuit outputs, for example, a PWM signal as a drive command. The control circuit is configured to include, for example, a microcomputer (microcomputer). ECU is an abbreviation for Electronic Control Unit. PWM is an abbreviation for Pulse Width Modulation.

＜半導体装置＞
次に、図２～図６に基づき、半導体装置の概略構成について説明する。図２は、エミッタ電極側から見た半導体装置の平面図である。図３は、図２のIII-III線に沿う断面図である。図４は、図２のIV-IV線に沿う断面図である。図５は、図２に対して封止樹脂体を省略した図である。図６は、図５に対してエミッタ電極側のヒートシンクを省略した図である。図５および図６では、便宜上、タイバーカット前のリードフレームの状態を示している。 <Semiconductor device>
Next, a schematic configuration of the semiconductor device will be described with reference to FIGS. 2 to 6. FIG. 2 is a plan view of the semiconductor device as seen from the emitter electrode side. FIG. 3 is a cross-sectional view taken along the line III-III of FIG. FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG. FIG. 5 is a diagram in which the sealing resin body is omitted with respect to FIG. FIG. 6 is a diagram in which the heat sink on the emitter electrode side is omitted with respect to FIG. 5 and 6 show the state of the lead frame before the tie bar cut for convenience.

以下では、半導体装置を構成する要素の一部について、符号末尾に上アーム９Ｈ側を示す「Ｈ」を付与し、下アーム９Ｌ側を示す「Ｌ」を付与する。要素の他の一部について、便宜上、上アーム９Ｈと下アーム９Ｌとで共通の符号を付与する。 In the following, for some of the elements constituting the semiconductor device, "H" indicating the upper arm 9H side is added to the end of the reference numeral, and "L" indicating the lower arm 9L side is added. For convenience, the other part of the element is given a common reference numeral between the upper arm 9H and the lower arm 9L.

また、半導体素子の板厚方向をＺ方向、Ｚ方向に直交する一方向、具体的には２つの半導体素子の並び方向をＸ方向と示す。Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。Ｚ方向からの平面視を単に平面視と示す。 Further, the plate thickness direction of the semiconductor element is shown as the Z direction, one direction orthogonal to the Z direction, specifically, the arrangement direction of the two semiconductor elements is shown as the X direction. The direction orthogonal to both the Z direction and the X direction is referred to as the Y direction. Unless otherwise specified, a shape viewed in a plane from the Z direction, in other words, a shape along the XY plane defined by the X and Y directions is defined as a plane shape. The plan view from the Z direction is simply referred to as a plan view.

図２～図６に示すように、半導体装置１５は、封止樹脂体２０と、半導体素子３０と、ヒートシンク４０と、ヒートシンク５０およびターミナル６０と、継手部７０～７２と、主端子８０～８２および信号端子８５を備えている。半導体装置１５は、上記した一相分の上下アーム回路９を構成する。 As shown in FIGS. 2 to 6, the semiconductor device 15 includes a sealing resin body 20, a semiconductor element 30, a heat sink 40, a heat sink 50 and a terminal 60, a joint portion 70 to 72, and a main terminal 80 to 82. And a signal terminal 85. The semiconductor device 15 constitutes the above-mentioned upper and lower arm circuit 9 for one phase.

封止樹脂体２０は、半導体装置１５を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体２０の外に露出している。封止樹脂体２０は、たとえばエポキシ系樹脂を材料とする。封止樹脂体２０は、たとえばトランスファモールド法により成形されている。図２～図４に示すように、封止樹脂体２０は平面略矩形状をなしている。封止樹脂体２０は、一面２０ａと、Ｚ方向において一面２０ａとは反対の面である裏面２０ｂを有している。一面２０ａおよび裏面２０ｂは、たとえば平坦面となっている。 The sealing resin body 20 seals a part of other elements constituting the semiconductor device 15. The rest of the other elements are exposed to the outside of the encapsulating resin body 20. The sealing resin body 20 is made of, for example, an epoxy resin. The sealing resin body 20 is molded by, for example, a transfer molding method. As shown in FIGS. 2 to 4, the sealing resin body 20 has a substantially rectangular shape in a plane. The sealing resin body 20 has one surface 20a and a back surface 20b which is the opposite surface to the one surface 20a in the Z direction. The front surface 20a and the back surface 20b are, for example, flat surfaces.

半導体素子３０は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンドがある。半導体素子３０は、半導体チップと称されることがある。 The semiconductor element 30 is formed by forming an element on a semiconductor substrate made of silicon (Si), a wide bandgap semiconductor having a wider bandgap than silicon, or the like. Examples of wide bandgap semiconductors include silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga 2 O 3 ), and diamond. The semiconductor element 30 may be referred to as a semiconductor chip.

素子は、Ｚ方向に主電流が流れるように縦型構造をなしている。縦型素子として、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードなどを採用することができる。本実施形態では、縦型素子として、ひとつのアームを構成するＩＧＢＴ１１およびＦＷＤ１２が形成されている。縦型素子は、ＲＣ（Reverse Conducting）－ＩＧＢＴである。半導体素子３０は、図示しないゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。 The element has a vertical structure so that the main current flows in the Z direction. As the vertical element, an IGBT, MOSFET, diode, or the like can be adopted. In the present embodiment, the IGBTs 11 and FWD 12 constituting one arm are formed as vertical elements. The vertical element is RC (Reverse Conducting) -IGBT. The semiconductor element 30 has a gate electrode (not shown). The gate electrode has, for example, a trench structure.

半導体素子３０は、自身の板厚方向、すなわちＺ方向における両面に、素子の主電極を有している。具体的には、主電極として、一面側にエミッタ電極３１を有し、裏面側にコレクタ電極３２を有している。エミッタ電極３１は、ＦＷＤ１２のアノード電極を兼ねている。コレクタ電極３２は、ＦＷＤ１２のカソード電極を兼ねている。エミッタ電極３１が、主電極に相当する。 The semiconductor element 30 has main electrodes of the element on both sides in its own plate thickness direction, that is, in the Z direction. Specifically, as the main electrode, the emitter electrode 31 is provided on one side and the collector electrode 32 is provided on the back surface side. The emitter electrode 31 also serves as an anode electrode of the FWD 12. The collector electrode 32 also serves as a cathode electrode of the FWD 12. The emitter electrode 31 corresponds to the main electrode.

半導体素子３０は、平面略矩形状をなしている。図６に示すように、半導体素子３０は、表面においてエミッタ電極３１とは異なる位置に形成されたパッド３３を有している。エミッタ電極３１およびパッド３３は、半導体基板の一面の図示しない保護膜からそれぞれ露出している。エミッタ電極３１は、半導体素子３０の一面の一部分に形成されている。コレクタ電極３２は、裏面のほぼ全面に形成されている。 The semiconductor element 30 has a substantially rectangular shape in a plane. As shown in FIG. 6, the semiconductor element 30 has a pad 33 formed at a position different from that of the emitter electrode 31 on the surface. The emitter electrode 31 and the pad 33 are each exposed from a protective film (not shown) on one surface of the semiconductor substrate. The emitter electrode 31 is formed on a part of one surface of the semiconductor element 30. The collector electrode 32 is formed on almost the entire surface of the back surface.

パッド３３は、信号用の電極である。パッド３３は、エミッタ電極３１と電気的に分離されている。パッド３３は、Ｙ方向において、エミッタ電極３１の形成領域とは反対側の端部に形成されている。パッド３３は、少なくともゲート電極用のパッドを含む。本実施形態において、半導体素子３０は、５つのパッド３３を有している。具体的には、ゲート電極用、エミッタ電極３１の電位を検出するケルビンエミッタ用、電流センス用、半導体素子３０の温度を検出する感温ダイオードのアノード電位用、同じくカソード電位用を有している。５つのパッド３３は、平面略矩形状の半導体素子３０において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。 The pad 33 is an electrode for signals. The pad 33 is electrically separated from the emitter electrode 31. The pad 33 is formed at an end portion opposite to the forming region of the emitter electrode 31 in the Y direction. The pad 33 includes at least a pad for a gate electrode. In this embodiment, the semiconductor element 30 has five pads 33. Specifically, it has a gate electrode, a Kelvin emitter for detecting the potential of the emitter electrode 31, a current sense, an anode potential of a temperature-sensitive diode for detecting the temperature of the semiconductor element 30, and a cathode potential. .. The five pads 33 are collectively formed on one end side in the Y direction and are formed side by side in the X direction in the semiconductor element 30 having a substantially rectangular plane.

半導体装置１５は、２つの半導体素子３０を備えている。具体的には、上アーム９Ｈを構成する半導体素子３０Ｈと、下アーム９Ｌを構成する半導体素子３０Ｌを備えている。半導体素子３０Ｈ、３０Ｌは、互いに同様の構成を有している。半導体素子３０Ｈ、３０Ｌは、Ｘ方向に並んでいる。半導体素子３０Ｈ、３０Ｌは、Ｚ方向において互いにほぼ同じ位置に配置されている。 The semiconductor device 15 includes two semiconductor elements 30. Specifically, it includes a semiconductor element 30H constituting the upper arm 9H and a semiconductor element 30L constituting the lower arm 9L. The semiconductor elements 30H and 30L have similar configurations to each other. The semiconductor elements 30H and 30L are arranged in the X direction. The semiconductor elements 30H and 30L are arranged at substantially the same positions in the Z direction.

ヒートシンク４０、５０は、Ｚ方向において半導体素子３０を挟むように配置されている。ヒートシンク４０、５０は、Ｚ方向において互いに対向するように配置されている。ヒートシンク４０、５０は、平面視において半導体素子３０を内包している。ヒートシンク４０、５０は、半導体素子３０の生じた熱を、半導体装置１５の両面側で外部に放熱する。ヒートシンク４０、５０として、たとえばＣｕ、Ｃｕ合金などを材料とする金属板、ＤＢＣ（Direct Bonded Copper）基板などを採用することができる。ヒートシンク４０、５０は、表面に、ＮｉやＡｕなどのめっき膜を備えてもよい。本実施形態のヒートシンク４０、５０は、Ｃｕを材料とする金属板である。 The heat sinks 40 and 50 are arranged so as to sandwich the semiconductor element 30 in the Z direction. The heat sinks 40 and 50 are arranged so as to face each other in the Z direction. The heat sinks 40 and 50 include the semiconductor element 30 in a plan view. The heat sinks 40 and 50 dissipate the heat generated by the semiconductor element 30 to the outside on both sides of the semiconductor device 15. As the heat sinks 40 and 50, for example, a metal plate made of Cu, a Cu alloy, or the like, a DBC (Direct Bonded Copper) substrate, or the like can be adopted. The heat sinks 40 and 50 may be provided with a plating film such as Ni or Au on the surface thereof. The heat sinks 40 and 50 of this embodiment are metal plates made of Cu as a material.

ヒートシンク４０は、Ｚ方向において半導体素子３０の裏面側に配置され、はんだ９０を介して、コレクタ電極３２に電気的に接続された配線部材である。はんだ９０は、ヒートシンク４０とコレクタ電極３２とを接続（接合）している。ヒートシンク４０は、半導体素子３０との対向面である実装面４０ａと、実装面４０ａとは反対の面である裏面４０ｂを有している。ヒートシンク４０の実装面４０ａと半導体素子３０のコレクタ電極３２との間にはんだ９０が介在し、はんだ接合部が形成されている。 The heat sink 40 is a wiring member arranged on the back surface side of the semiconductor element 30 in the Z direction and electrically connected to the collector electrode 32 via the solder 90. The solder 90 connects (bonds) the heat sink 40 and the collector electrode 32. The heat sink 40 has a mounting surface 40a which is a surface facing the semiconductor element 30 and a back surface 40b which is a surface opposite to the mounting surface 40a. The solder 90 is interposed between the mounting surface 40a of the heat sink 40 and the collector electrode 32 of the semiconductor element 30, and a solder joint is formed.

ヒートシンク４０は、リードフレーム８６の一部分として構成されている。ヒートシンク４０は、異形条のリードフレーム８６において厚肉部である。半導体装置１５は、２つのヒートシンク４０をそれぞれ備えている。半導体装置１５は、上アーム９Ｈを構成するヒートシンク４０Ｈと、下アーム９Ｌを構成するヒートシンク４０Ｌをそれぞれ備えている。 The heat sink 40 is configured as a part of the lead frame 86. The heat sink 40 is a thick portion in the lead frame 86 of the deformed strip. The semiconductor device 15 includes two heat sinks 40, respectively. The semiconductor device 15 includes a heat sink 40H constituting the upper arm 9H and a heat sink 40L constituting the lower arm 9L, respectively.

図６に示すように、ヒートシンク４０Ｈ、４０Ｌは、平面略矩形状をなしている。ヒートシンク４０Ｈ、４０Ｌは、Ｘ方向に並んでいる。図３および図４に示すように、ヒートシンク４０Ｈ、４０Ｌは、互いにほぼ同じ厚みを有し、Ｚ方向において互いにほぼ同じ位置に配置されている。ヒートシンク４０Ｈの実装面４０ａと半導体素子３０Ｈのコレクタ電極３２との間、および、ヒートシンク４０Ｌの実装面４０ａと半導体素子３０Ｌのコレクタ電極３２との間に、はんだ９０による接合部がそれぞれ形成されている。 As shown in FIG. 6, the heat sinks 40H and 40L have a substantially rectangular shape in a plane. The heat sinks 40H and 40L are arranged in the X direction. As shown in FIGS. 3 and 4, the heat sinks 40H and 40L have substantially the same thickness and are arranged at substantially the same position in the Z direction. Bonds made of solder 90 are formed between the mounting surface 40a of the heat sink 40H and the collector electrode 32 of the semiconductor element 30H, and between the mounting surface 40a of the heat sink 40L and the collector electrode 32 of the semiconductor element 30L. ..

ヒートシンク４０Ｈ、４０Ｌは、Ｚ方向からの平面視において、対応する半導体素子３０を内包している。ヒートシンク４０Ｈ、４０Ｌの裏面４０ｂは、封止樹脂体２０から露出している。裏面４０ｂは、放熱面、露出面と称されることがある。裏面４０ｂは、封止樹脂体２０の裏面２０ｂと略面一である。ヒートシンク４０Ｈ、４０Ｌの裏面４０ｂは、Ｘ方向に並んでいる。 The heat sinks 40H and 40L include the corresponding semiconductor element 30 in a plan view from the Z direction. The back surfaces 40b of the heat sinks 40H and 40L are exposed from the sealing resin body 20. The back surface 40b may be referred to as a heat dissipation surface or an exposed surface. The back surface 40b is substantially flush with the back surface 20b of the sealing resin body 20. The back surfaces 40b of the heat sinks 40H and 40L are arranged in the X direction.

ヒートシンク５０は、ターミナル６０を介して、エミッタ電極３１に接続されている。本実施形態のヒートシンク５０は、ターミナル６０を介してエミッタ電極３１に電気的に接続され、エミッタ電極３１の配線部材として機能する。半導体素子３０のエミッタ電極３１とターミナル６０との間にはんだ９１による接合部が形成され、ターミナル６０とヒートシンク５０との間にはんだ９２による接合部が形成されている。ヒートシンク５０が、放熱部材に相当する。 The heat sink 50 is connected to the emitter electrode 31 via the terminal 60. The heat sink 50 of the present embodiment is electrically connected to the emitter electrode 31 via the terminal 60 and functions as a wiring member of the emitter electrode 31. A joint portion made of solder 91 is formed between the emitter electrode 31 of the semiconductor element 30 and the terminal 60, and a joint portion made of solder 92 is formed between the terminal 60 and the heat sink 50. The heat sink 50 corresponds to a heat radiating member.

ヒートシンク５０は、半導体素子３０側の面である実装面５０ａと、実装面５０ａとは反対の面である裏面５０ｂを有している。半導体装置１５は、２つのヒートシンク５０をそれぞれ備えている。半導体装置１５は、上アーム９Ｈを構成するヒートシンク５０Ｈと、下アーム９Ｌを構成するヒートシンク５０Ｌをそれぞれ備えている。 The heat sink 50 has a mounting surface 50a which is a surface on the semiconductor element 30 side and a back surface 50b which is a surface opposite to the mounting surface 50a. The semiconductor device 15 includes two heat sinks 50, respectively. The semiconductor device 15 includes a heat sink 50H constituting the upper arm 9H and a heat sink 50L constituting the lower arm 9L, respectively.

図５に示すように、ヒートシンク５０Ｈ、５０Ｌは、平面略矩形状をなしている。ヒートシンク５０Ｈ、５０Ｌは、Ｘ方向に並んでいる。図３および図４に示すように、ヒートシンク５０Ｈ、５０Ｌは、互いにほぼ同じ厚みを有し、Ｚ方向において互いにほぼ同じ位置に配置されている。ヒートシンク５０Ｈ、５０Ｌは、Ｚ方向からの平面視において、対応する半導体素子３０およびターミナル６０を内包している。 As shown in FIG. 5, the heat sinks 50H and 50L have a substantially rectangular shape in a plane. The heat sinks 50H and 50L are arranged in the X direction. As shown in FIGS. 3 and 4, the heat sinks 50H and 50L have substantially the same thickness and are arranged at substantially the same position in the Z direction. The heat sinks 50H and 50L include the corresponding semiconductor element 30 and the terminal 60 in a plan view from the Z direction.

ヒートシンク５０Ｈ、５０Ｌの実装面５０ａには、溢れたはんだ９２を収容する溝５１が形成されている。溝５１は、実装面５０ａにおいてはんだ接合部を取り囲んでいる。溝５１は、たとえば環状に形成されている。ヒートシンク５０Ｈ、５０Ｌの裏面５０ｂは、封止樹脂体２０から露出している。裏面５０ｂは、放熱面、露出面と称されることがある。裏面５０ｂは、封止樹脂体２０の一面２０ａと略面一である。ヒートシンク５０Ｈ、５０Ｌの裏面５０ｂは、Ｘ方向に並んでいる。 A groove 51 for accommodating the overflowing solder 92 is formed on the mounting surface 50a of the heat sinks 50H and 50L. The groove 51 surrounds the solder joint portion on the mounting surface 50a. The groove 51 is formed in an annular shape, for example. The back surface 50b of the heat sinks 50H and 50L is exposed from the sealing resin body 20. The back surface 50b may be referred to as a heat dissipation surface or an exposed surface. The back surface 50b is substantially flush with one surface 20a of the sealing resin body 20. The back surfaces 50b of the heat sinks 50H and 50L are arranged in the X direction.

ターミナル６０は、半導体素子３０（エミッタ電極３１）とヒートシンク５０との熱伝導経路の途中に位置する。ターミナル６０は、Ｃｕ、Ｃｕ合金などの金属材料を含んでいる。表面に、めっき膜を備えてもよい。ターミナル６０は、平面視においてエミッタ電極３１とほぼ同じ大きさを有する平面略矩形状の柱状体である。ターミナル６０は、Ｚ方向においてエミッタ電極３１と対向する端面６０ａと、ヒートシンク５０と対向する端面６０ｂを有している。ターミナル６０は、金属ブロック体、中継部材と称されることがある。端面６０ａが第１端面に相当し、端面６０ｂが第２端面に相当する。 The terminal 60 is located in the middle of the heat conduction path between the semiconductor element 30 (emitter electrode 31) and the heat sink 50. The terminal 60 contains a metal material such as Cu or a Cu alloy. A plating film may be provided on the surface. The terminal 60 is a columnar body having a substantially rectangular shape in a plane having substantially the same size as the emitter electrode 31 in a plan view. The terminal 60 has an end surface 60a facing the emitter electrode 31 and an end surface 60b facing the heat sink 50 in the Z direction. The terminal 60 may be referred to as a metal block body or a relay member. The end face 60a corresponds to the first end face, and the end face 60b corresponds to the second end face.

半導体装置１５は、２つのターミナル６０を備えている。具体的には、上アーム９Ｈを構成するターミナル６０Ｈと、下アーム９Ｌを構成するターミナル６０Ｌを備えている。ターミナル６０Ｈの端面６０ａと半導体素子３０Ｈのエミッタ電極３１との間、および、ターミナル６０Ｌの端面６０ａと半導体素子３０Ｌのエミッタ電極３１との間に、はんだ９１による接合部がそれぞれ形成されている。ヒートシンク５０Ｈの実装面５０ａとターミナル６０Ｈの端面６０ｂとの間、および、ヒートシンク５０Ｌの実装面５０ａとターミナル６０Ｌの端面６０ｂとの間に、はんだ９２による接合部がそれぞれ形成されている。 The semiconductor device 15 includes two terminals 60. Specifically, it includes a terminal 60H constituting the upper arm 9H and a terminal 60L constituting the lower arm 9L. Bonds made of solder 91 are formed between the end surface 60a of the terminal 60H and the emitter electrode 31 of the semiconductor element 30H, and between the end surface 60a of the terminal 60L and the emitter electrode 31 of the semiconductor element 30L. A joint portion made of solder 92 is formed between the mounting surface 50a of the heat sink 50H and the end surface 60b of the terminal 60H, and between the mounting surface 50a of the heat sink 50L and the end surface 60b of the terminal 60L.

継手部７０～７２は、上下アーム回路９を構成する要素間をつないでいる。継手部は、半導体装置１５を構成する要素間をつないでいる。図３および図６に示すように、継手部７０は、ヒートシンク４０Ｌに連なっている。継手部７０の厚みは、ヒートシンク４０Ｌよりも薄い。継手部７０は、ヒートシンク４０Ｌに対して、実装面４０ａと略面一の状態で、ヒートシンク４０Ｈ側の面に連なっている。継手部７０は、２つの屈曲部を有することで、ＺＸ平面において略クランク状をなしている。継手部７０は、封止樹脂体２０によって覆われている。継手部７０は、ヒートシンク４０Ｌに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態において、継手部７０は、リードフレーム９６の一部として、ヒートシンク４０Ｌと一体的に設けられている。 The joint portions 70 to 72 connect the elements constituting the upper and lower arm circuits 9. The joint portion connects the elements constituting the semiconductor device 15. As shown in FIGS. 3 and 6, the joint portion 70 is connected to the heat sink 40L. The thickness of the joint portion 70 is thinner than that of the heat sink 40L. The joint portion 70 is connected to the surface on the heat sink 40H side in a state of being substantially flush with the mounting surface 40a with respect to the heat sink 40L. The joint portion 70 has a substantially crank shape in the ZX plane by having two bent portions. The joint portion 70 is covered with the sealing resin body 20. The joint portion 70 may be provided integrally with the heat sink 40L to be connected, or may be provided as a separate member and may be connected by connection. In the present embodiment, the joint portion 70 is provided integrally with the heat sink 40L as a part of the lead frame 96.

図３および図５に示すように、継手部７１、７２は、対応するヒートシンク５０に連なっている。継手部７１は、ヒートシンク５０Ｈに連なっている。継手部７２は、ヒートシンク５０Ｌに連なっている。継手部７１、７２の厚みは、対応するヒートシンク５０よりも薄い。継手部７１、７２は、封止樹脂体２０によって覆われている。継手部７１、７２は、ヒートシンク５０に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態において、継手部７１、７２は、対応するヒートシンク５０Ｈ、５０Ｌに対して一体的に設けられている。継手部７１、７２は、２つのヒートシンク５０Ｈ、５０Ｌにおいて、互いに対向する側面からＸ方向に延設されている。 As shown in FIGS. 3 and 5, the joint portions 71 and 72 are connected to the corresponding heat sink 50. The joint portion 71 is connected to the heat sink 50H. The joint portion 72 is connected to the heat sink 50L. The thickness of the joint portions 71 and 72 is thinner than that of the corresponding heat sink 50. The joint portions 71 and 72 are covered with the sealing resin body 20. The joint portions 71 and 72 may be integrally provided with respect to the heat sink 50 to be connected, or may be provided as separate members and may be connected by connection. In the present embodiment, the joint portions 71 and 72 are provided integrally with the corresponding heat sinks 50H and 50L. The joint portions 71 and 72 extend in the X direction from the side surfaces facing each other in the two heat sinks 50H and 50L.

継手部７１を含むヒートシンク５０Ｈと、継手部７２を含むヒートシンク５０Ｌとが共通部材となっている。継手部７１を含むヒートシンク５０Ｈと、継手部７２を含むヒートシンク５０Ｌとの配置は、Ｚ軸を回転軸とする２回対称となっている。継手部７０と継手部７１との対向面間にはんだ９３が介在し、はんだ接合部が形成されている。 The heat sink 50H including the joint portion 71 and the heat sink 50L including the joint portion 72 are common members. The arrangement of the heat sink 50H including the joint portion 71 and the heat sink 50L including the joint portion 72 is biaxially symmetric with the Z axis as the rotation axis. Solder 93 is interposed between the facing surfaces of the joint portion 70 and the joint portion 71, and a solder joint portion is formed.

継手部７１の接合面には、溢れたはんだ９３を収容する溝７３が形成されている。溝７３は、はんだ接合部を取り囲むように環状に形成されている。同様に、継手部７２の接合面にも、溢れたはんだを収容する溝７３が形成されている。本実施形態において、溝７３がプレス加工により形成されている。このため、継手部７１、７２は、溝７３の裏面側に凸部７４を有している。 A groove 73 for accommodating the overflowing solder 93 is formed on the joint surface of the joint portion 71. The groove 73 is formed in an annular shape so as to surround the solder joint. Similarly, a groove 73 for accommodating the overflowing solder is formed on the joint surface of the joint portion 72. In this embodiment, the groove 73 is formed by press working. Therefore, the joint portions 71 and 72 have a convex portion 74 on the back surface side of the groove 73.

主端子８０～８２および信号端子８５は、外部接続端子である。主端子８０、８１は、電源端子である。主端子８０は、平滑コンデンサ５の正極端子に電気的に接続される。主端子８１は、平滑コンデンサ５の負極端子に電気的に接続される。主端子８０は、Ｐ端子、高電位電源端子と称されることがある。主端子８１は、Ｎ端子、低電位電源端子と称されることがある。 The main terminals 80 to 82 and the signal terminal 85 are external connection terminals. The main terminals 80 and 81 are power supply terminals. The main terminal 80 is electrically connected to the positive electrode terminal of the smoothing capacitor 5. The main terminal 81 is electrically connected to the negative electrode terminal of the smoothing capacitor 5. The main terminal 80 may be referred to as a P terminal or a high potential power supply terminal. The main terminal 81 may be referred to as an N terminal or a low potential power supply terminal.

図５および図６に示すように、主端子８０は、ヒートシンク４０ＨにおけるＹ方向の一端に連なっている。主端子８０の厚みは、ヒートシンク４０Ｈよりも薄い。主端子８０は、実装面４０ａと略面一でヒートシンク４０Ｈに連なっている。主端子８０は、ヒートシンク４０ＨからＹ方向に延設され、封止樹脂体２０の側面２０ｃから外部に突出している。側面２０ｃは、一面２０ａと裏面２０ｂとをつなぐ面である。主端子８０は、封止樹脂体２０により覆われる部分の途中に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。 As shown in FIGS. 5 and 6, the main terminal 80 is connected to one end of the heat sink 40H in the Y direction. The thickness of the main terminal 80 is thinner than that of the heat sink 40H. The main terminal 80 is substantially flush with the mounting surface 40a and is connected to the heat sink 40H. The main terminal 80 extends in the Y direction from the heat sink 40H and projects outward from the side surface 20c of the sealing resin body 20. The side surface 20c is a surface connecting the front surface 20a and the back surface 20b. The main terminal 80 has a bent portion in the middle of the portion covered by the sealing resin body 20, and projects from the vicinity of the center in the Z direction on the side surface 20c.

図４および図５に示すように、主端子８１は、継手部７２に接続されている。主端子８１と継手部７２との対向面間にはんだ９４が介在し、はんだ接合部が形成されている。主端子８１は、Ｙ方向に延設されて、主端子８０と同じ側面２０ｃから封止樹脂体２０の外に突出している。なお、本実施形態のはんだ９０～９４は、たとえば、Ｓｎの他に、Ｃｕ、Ｎｉなどを含む多元系の鉛フリーはんだである。 As shown in FIGS. 4 and 5, the main terminal 81 is connected to the joint portion 72. A solder 94 is interposed between the facing surfaces of the main terminal 81 and the joint portion 72, and a solder joint portion is formed. The main terminal 81 extends in the Y direction and protrudes from the same side surface 20c as the main terminal 80 to the outside of the sealing resin body 20. The solders 90 to 94 of the present embodiment are multidimensional lead-free solders containing, for example, Cu, Ni, etc. in addition to Sn.

主端子８１は、Ｙ方向の一端付近に継手部７２との接続部８１ａを有している。主端子８１のうち、接続部８１ａを含む一部分が封止樹脂体２０により覆われ、残りの部分が封止樹脂体２０から突出している。接続部８１ａは、封止樹脂体２０から突出した部分よりも板厚が厚い。接続部８１ａの板厚は、たとえばヒートシンク４０とほぼ同じ厚みである。主端子８１も、主端子同様に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。 The main terminal 81 has a connection portion 81a with the joint portion 72 near one end in the Y direction. A part of the main terminal 81 including the connection portion 81a is covered with the sealing resin body 20, and the remaining part protrudes from the sealing resin body 20. The connecting portion 81a is thicker than the portion protruding from the sealing resin body 20. The plate thickness of the connecting portion 81a is, for example, substantially the same as that of the heat sink 40. The main terminal 81 also has a bent portion like the main terminal, and protrudes from the vicinity of the center in the Z direction on the side surface 20c.

主端子８２は、上アーム９Ｈと下アーム９Ｌとの接続点に接続されている。主端子８２は、モータジェネレータ３の対応する相の巻線３ａ（固定子コイル）に電気的に接続される。主端子８２は、出力端子、交流端子、Ｏ端子と称されることがある。主端子８２は、ヒートシンク４０ＬにおけるＹ方向の一端に連なっている。主端子８２の厚みは、ヒートシンク４０Ｌよりも薄い。主端子８２は、実装面４０ａと略面一でヒートシンク４０Ｌに連なっている。主端子８２は、ヒートシンク４０ＬからＹ方向に延設され、主端子８０と同じ側面２０ｃから封止樹脂体２０の外に突出している。主端子８２も、主端子８０同様に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。３本の主端子８０～８２は、Ｘ方向において主端子８０、主端子８１、主端子８２の順に配置されている。 The main terminal 82 is connected to a connection point between the upper arm 9H and the lower arm 9L. The main terminal 82 is electrically connected to the winding 3a (stator coil) of the corresponding phase of the motor generator 3. The main terminal 82 may be referred to as an output terminal, an AC terminal, or an O terminal. The main terminal 82 is connected to one end of the heat sink 40L in the Y direction. The thickness of the main terminal 82 is thinner than that of the heat sink 40L. The main terminal 82 is substantially flush with the mounting surface 40a and is connected to the heat sink 40L. The main terminal 82 extends from the heat sink 40L in the Y direction, and projects from the same side surface 20c as the main terminal 80 to the outside of the sealing resin body 20. The main terminal 82 also has a bent portion like the main terminal 80, and protrudes from the vicinity of the center in the Z direction on the side surface 20c. The three main terminals 80 to 82 are arranged in the order of the main terminal 80, the main terminal 81, and the main terminal 82 in the X direction.

信号端子８５は、対応する半導体素子３０のパッド３３に電気的に接続されている。本実施形態では、ボンディングワイヤ９５を介して電気的に接続されている。信号端子８５は、Ｙ方向に延設されており、封止樹脂体２０の側面２０ｄから外部に突出している。側面２０ｄは、Ｙ方向において側面２０ｃとは反対の面である。本実施形態では、ひとつの半導体素子３０に対して５本の信号端子８５が設けられている。 The signal terminal 85 is electrically connected to the pad 33 of the corresponding semiconductor element 30. In this embodiment, they are electrically connected via the bonding wire 95. The signal terminal 85 extends in the Y direction and projects outward from the side surface 20d of the sealing resin body 20. The side surface 20d is a surface opposite to the side surface 20c in the Y direction. In this embodiment, five signal terminals 85 are provided for one semiconductor element 30.

なお、図２、図５、および図６に示す符号９７は、吊りリードである。ヒートシンク４０（４０Ｈ、４０Ｌ）と、継手部７０と、主端子８０～８２と、信号端子８５は、共通部材であるリードフレーム９６に構成されている。このリードフレーム９６は部分的に厚みが異なる異形条である。信号端子８５は、カット前の状態で、タイバー９８を介して吊りリード９７に接続される。複数の信号端子８５は、タイバー９８のカットにより、互いに電気的に分離されている。複数の主端子８０～８２も、タイバー９８のカットにより、互いに電気的に分離されている。タイバー９８など、リードフレーム９６の不要部分は、封止樹脂体２０の成形後にカット（除去）されている。 Reference numerals 97 shown in FIGS. 2, 5, and 6 are suspension leads. The heat sink 40 (40H, 40L), the joint portion 70, the main terminals 80 to 82, and the signal terminal 85 are configured in a lead frame 96 which is a common member. The lead frame 96 is a deformed strip having a partially different thickness. The signal terminal 85 is connected to the suspension lead 97 via the tie bar 98 in the state before cutting. The plurality of signal terminals 85 are electrically separated from each other by the cut of the tie bar 98. The plurality of main terminals 80 to 82 are also electrically separated from each other by the cut of the tie bar 98. Unnecessary portions of the lead frame 96, such as the tie bar 98, are cut (removed) after molding the sealing resin body 20.

上記したように、半導体装置１５では、封止樹脂体２０によって一相分の上下アーム回路９を構成する複数の半導体素子３０が封止されている。封止樹脂体２０は、複数の半導体素子３０、ヒートシンク４０それぞれの一部、ヒートシンク５０それぞれの一部、ターミナル６０、継手部７０～７２、主端子８０～８２および信号端子８５それぞれの一部を、一体的に封止している。 As described above, in the semiconductor device 15, a plurality of semiconductor elements 30 constituting the upper and lower arm circuits 9 for one phase are sealed by the sealing resin body 20. The encapsulating resin body 20 includes a plurality of semiconductor elements 30, a part of each of the heat sinks 40, a part of each of the heat sinks 50, a terminal 60, a joint portion 70 to 72, a part of each of the main terminals 80 to 82 and the signal terminal 85. , Is sealed integrally.

Ｚ方向において、ヒートシンク４０、５０の間に、半導体素子３０が配置されている。これにより、半導体素子３０の熱を、Ｚ方向において両側に放熱することができる。半導体装置１５は、両面放熱構造をなしている。ヒートシンク４０の裏面４０ｂは、封止樹脂体２０の裏面２０ｂと略面一となっている。ヒートシンク５０の裏面５０ｂは、封止樹脂体２０の一面２０ａと略面一となっている。裏面４０ｂ、５０ｂが露出面であるため、放熱性を高めることができる。 In the Z direction, the semiconductor element 30 is arranged between the heat sinks 40 and 50. As a result, the heat of the semiconductor element 30 can be dissipated to both sides in the Z direction. The semiconductor device 15 has a double-sided heat dissipation structure. The back surface 40b of the heat sink 40 is substantially flush with the back surface 20b of the sealing resin body 20. The back surface 50b of the heat sink 50 is substantially flush with one surface 20a of the sealing resin body 20. Since the back surfaces 40b and 50b are exposed surfaces, heat dissipation can be improved.

＜ターミナル＞
次に、図７～図９に基づき、ターミナルについて説明する。図７は、ターミナルを図６に示すＸ１方向から見た平面図である。すなわち、ターミナルの側面図である。図８は、ターミナルを図７に示すＺ１方向、すなわち半導体素子側から見た平面図である。図８では、便宜上、側面において半導体素子側の端部付近の粗化領域のみを図示している。図８では、領域の明確化のために、粗化領域にハッチングを施している。図９は、図７のIX-IX線に沿う断面図である。図７～図９では、上アーム側のターミナルについて例示するが、下アーム側のターミナルも同様の構成を有している。 <Terminal>
Next, the terminal will be described with reference to FIGS. 7 to 9. FIG. 7 is a plan view of the terminal as viewed from the X1 direction shown in FIG. That is, it is a side view of the terminal. FIG. 8 is a plan view of the terminal as viewed from the Z1 direction shown in FIG. 7, that is, from the semiconductor element side. In FIG. 8, for convenience, only the roughened region near the end portion on the semiconductor element side is shown on the side surface. In FIG. 8, the roughened region is hatched in order to clarify the region. FIG. 9 is a cross-sectional view taken along the line IX-IX of FIG. Although the terminal on the upper arm side is illustrated in FIGS. 7 to 9, the terminal on the lower arm side also has the same configuration.

図７および図８に示すように、ターミナル６０（ターミナル６０Ｈ）は、端面６０ａ、６０ｂをつなぐ側面６０ｃを有している。側面６０ｃは、端面６０ａおよび端面６０ｂに連なっている。上記したように、本実施形態のターミナル６０は、平面略矩形状の柱状体である。側面６０ｃは、４つの平面部６００、６０１、６０２、６０３と、４つの角部６０４、６０５、６０６、６０７を有している。平面部６００～６０３は、平面視において矩形状の辺に相当するため、辺部と称されることがある。平面部６００、６０１はＸ方向において両端に設けられており、平面部６０２、６０３はＹ方向において両端に設けられている。平面部６０３が、パッド３３側の面である。 As shown in FIGS. 7 and 8, the terminal 60 (terminal 60H) has a side surface 60c connecting the end faces 60a and 60b. The side surface 60c is connected to the end face 60a and the end face 60b. As described above, the terminal 60 of the present embodiment is a columnar body having a substantially rectangular plane. The side surface 60c has four flat surface portions 600, 601, 602, 603 and four corner portions 604, 605, 606, 607. Since the flat surface portion 600 to 603 corresponds to a rectangular side in a plan view, the flat surface portion 600 to 603 may be referred to as a side portion. The flat surface portions 600 and 601 are provided at both ends in the X direction, and the flat surface portions 602 and 603 are provided at both ends in the Y direction. The flat surface portion 603 is a surface on the pad 33 side.

角部６０４～６０７は、隣り合う平面部の間に設けられている。角部６０４は平面部６００、６０２の間に設けられ、角部６０５は平面部６００、６０３の間に設けられている。角部６０６は平面部６０１、６０２の間に設けられ、角部６０７は平面部６０１、６０３の間に設けられている。本実施形態の角部６０４～６０７は、丸みを帯びている。 The corner portions 604 to 607 are provided between the adjacent flat surface portions. The corner portion 604 is provided between the flat portions 600 and 602, and the corner portion 605 is provided between the flat portions 600 and 603. The corner portion 606 is provided between the flat surface portions 601 and 602, and the corner portion 607 is provided between the flat surface portions 601 and 603. The corners 604 to 607 of the present embodiment are rounded.

ターミナル６０は、側面６０ｃに、粗化領域６１と非粗化領域６２を有している。粗化領域６１はターミナル６０の表面が粗化された領域であり、非粗化領域６２は粗化されていない領域である。非粗化領域６２は、粗化領域６１に較べてはんだに対する濡れ性が高い。ターミナル６０の側面６０ｃは、一部が粗化領域６１であり、残りの部分が非粗化領域６２である。側面６０ｃにおいて、半導体素子３０側の端部の一部が粗化領域６１であり、端部の残りの部分が非粗化領域６２である。側面６０ｃにおいて、半導体素子３０側の端部とは、端面６０ａとの境界からＺ方向に途中までの領域である。 The terminal 60 has a roughened region 61 and a non-roughened region 62 on the side surface 60c. The roughened region 61 is a region where the surface of the terminal 60 is roughened, and the non-roughened region 62 is a region where the surface is not roughened. The non-roughened region 62 has higher wettability to solder than the roughened region 61. The side surface 60c of the terminal 60 is partially a roughened region 61 and the remaining portion is a non-roughened region 62. On the side surface 60c, a part of the end portion on the semiconductor element 30 side is a roughened region 61, and the remaining portion of the end portion is a non-roughened region 62. On the side surface 60c, the end portion on the semiconductor element 30 side is a region from the boundary with the end surface 60a to the middle in the Z direction.

図９に示すように、ターミナル６０は、母材６３と、母材６３の表面上に設けられた金属膜６４および凹凸酸化膜６５を有している。母材６３は、ターミナル６０の主たる部分をなしている。母材６３は、Ｃｕ系の材料を用いて形成されている。金属膜６４は、母材６３よりもはんだに対する濡れ性が高い材料を含んで形成されている。金属膜６４は、側面６０ｃの全域に形成されている。本実施形態の金属膜６４は、母材６３の表面の全域に形成されている。凹凸酸化膜６５は、側面６０ｃにおいて局所的に形成されている。 As shown in FIG. 9, the terminal 60 has a base material 63, a metal film 64 provided on the surface of the base material 63, and an uneven oxide film 65. The base metal 63 forms the main part of the terminal 60. The base material 63 is formed by using a Cu-based material. The metal film 64 is formed by including a material having a higher wettability to solder than the base material 63. The metal film 64 is formed on the entire surface of the side surface 60c. The metal film 64 of the present embodiment is formed on the entire surface of the base material 63. The uneven oxide film 65 is locally formed on the side surface 60c.

凹凸酸化膜６５は、金属膜６４にレーザ光を照射することで、側面６０ｃにおいて金属膜６４上に局所的に形成されている。金属膜６４は、Ｎｉ（ニッケル）を主成分とする下地膜と、Ａｕ（金）を主成分とする上地膜を有している。本実施形態では、下地膜として、Ｐ（リン）を含む無電解Ｎｉめっき膜を採用している。凹凸酸化膜６５から露出する金属膜６４のうち、はんだが接触する部分の上地膜（Ａｕ）は、リフロー時にはんだ中に拡散する。金属膜６４のうち、凹凸酸化膜６５が形成される部分の上地膜（Ａｕ）は、凹凸酸化膜６５を形成する際にレーザ光の照射により除去される。凹凸酸化膜６５は、Ｎｉを主成分とする酸化物の膜である。たとえば、凹凸酸化膜６５を構成する成分のうち、８０％がＮＩ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。 The uneven oxide film 65 is locally formed on the metal film 64 on the side surface 60c by irradiating the metal film 64 with a laser beam. The metal film 64 has a base film containing Ni (nickel) as a main component and an upper ground film containing Au (gold) as a main component. In this embodiment, an electroless Ni plating film containing P (phosphorus) is used as the base film. Of the metal film 64 exposed from the uneven oxide film 65, the upper ground film (Au) of the portion in contact with the solder diffuses into the solder during reflow. Of the metal film 64, the upper ground film (Au) of the portion where the uneven oxide film 65 is formed is removed by irradiation with a laser beam when the uneven oxide film 65 is formed. The uneven oxide film 65 is an oxide film containing Ni as a main component. For example, of the components constituting the uneven oxide film 65, 80% is NI 2 O 3 , 10% is NiO, and 10% is Ni.

金属膜６４の表面の凹部６６は、パルス発振のレーザ光の照射により形成される。１パルスごとに、ひとつの凹部６６が形成される。凹凸酸化膜６５は、レーザ光の照射により、金属膜６４の表層部分が溶融、気化し、蒸着することで形成される。凹凸酸化膜６５は、金属膜６４由来の酸化膜である。凹凸酸化膜６５は、金属膜６４の主成分の金属（Ｎｉ）の酸化物の膜である。凹凸酸化膜６５は、凹部６６を有する金属膜６４の表面の凹凸に倣って形成されている。凹凸酸化膜６５の表面には、凹部６６の幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸（粗化部）が形成されている。 The recess 66 on the surface of the metal film 64 is formed by irradiation with a laser beam of pulse oscillation. One recess 66 is formed for each pulse. The uneven oxide film 65 is formed by melting, vaporizing, and depositing the surface layer portion of the metal film 64 by irradiation with a laser beam. The uneven oxide film 65 is an oxide film derived from the metal film 64. The uneven oxide film 65 is a film of an oxide of a metal (Ni) as a main component of the metal film 64. The uneven oxide film 65 is formed following the unevenness of the surface of the metal film 64 having the concave portions 66. On the surface of the uneven oxide film 65, unevenness is formed at a pitch finer than the width of the concave portion 66. That is, very fine unevenness (roughened portion) is formed.

側面６０ｃにおいて、凹凸酸化膜６５が形成された領域が、粗化領域６１である。側面６０ｃにおいて、凹凸酸化膜６５が形成されていない領域、すなわち金属膜６４が露出する領域が、非粗化領域６２である。端面６０ａ、６０ｂも、凹凸酸化膜６５が形成されていない領域である。 On the side surface 60c, the region where the uneven oxide film 65 is formed is the roughened region 61. On the side surface 60c, the region where the uneven oxide film 65 is not formed, that is, the region where the metal film 64 is exposed is the non-roughened region 62. The end faces 60a and 60b are also regions where the uneven oxide film 65 is not formed.

本実施形態の粗化領域６１は、図７および図８に示すように、側面６０ｃの半導体素子３０側の端部において、角部６０４～６０７にそれぞれ設けられている。非粗化領域６２は、側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３にそれぞれ設けられている。つまり、矩形環状の四隅に粗化領域６１がそれぞれ設けられ、四隅の間の辺部に非粗化領域６２が設けられている。 As shown in FIGS. 7 and 8, the roughened region 61 of the present embodiment is provided at each of the corner portions 604 to 607 at the end portion of the side surface 60c on the semiconductor element 30 side. The non-roughened region 62 is provided on each of the flat surface portions 600 to 603 at the end portion of the side surface 60c on the semiconductor element 30 side. That is, the roughened regions 61 are provided at the four corners of the rectangular ring, and the non-roughened regions 62 are provided at the sides between the four corners.

粗化領域６１は、側面６０ｃのヒートシンク５０側の端部において全周に設けられている。粗化領域６１は、ヒートシンク５０側の端部において、平面部６００～６０３と角部６０４～６０７に設けられている。非粗化領域６２は、Ｚ方向において端面６０ｂまで延設されていない。Ｚ方向において、非粗化領域６２と粗化領域６１とが並設されている。 The roughened region 61 is provided on the entire circumference at the end portion of the side surface 60c on the heat sink 50 side. The roughened region 61 is provided on the flat surface portions 600 to 603 and the corner portions 604 to 607 at the end portion on the heat sink 50 side. The non-roughened region 62 does not extend to the end face 60b in the Z direction. In the Z direction, the non-roughened region 62 and the roughened region 61 are arranged side by side.

側面６０ｃにおける粗化領域６１および非粗化領域６２の配置は、平面視においてターミナル６０の中心Ｃ１を通り、Ｘ方向に平行な仮想的な直線ＶＬ１に対して線対称である。同様に、中心Ｃ１を通り、Ｙ方向に平行な仮想的な直線ＶＬ２に対して線対称である。粗化領域６１および非粗化領域６２の配置は、中心Ｃ１を通り、Ｚ方向に平行な軸に対して回転対称性を有している。ターミナル６０が平面正方形の場合、４回対称性を有している。平面長方形の場合、２回対称性を有している。Ｘ方向が第１方向に相当し、直線ＶＬ１が第１仮想線に相当する。Ｙ方向が第２方向に相当し、直線ＶＬ２が第２仮想線に相当する。 The arrangement of the roughened region 61 and the non-roughened region 62 on the side surface 60c is line-symmetrical with respect to a virtual straight line VL1 that passes through the center C1 of the terminal 60 and is parallel to the X direction in a plan view. Similarly, it is line symmetric with respect to the virtual straight line VL2 that passes through the center C1 and is parallel to the Y direction. The arrangement of the roughened region 61 and the non-roughened region 62 has rotational symmetry with respect to an axis parallel to the Z direction through the center C1. When the terminal 60 is a square planar geometry, it has four-fold symmetry. In the case of a plane rectangle, it has two-fold symmetry. The X direction corresponds to the first direction, and the straight line VL1 corresponds to the first virtual line. The Y direction corresponds to the second direction, and the straight line VL2 corresponds to the second virtual line.

＜半導体装置の製造方法＞
次に、上記した半導体装置の製造方法の一例について説明する。以下では、溶融状態のはんだについては、溶融はんだと示すことがある。 <Manufacturing method of semiconductor devices>
Next, an example of the above-mentioned manufacturing method of the semiconductor device will be described. In the following, molten solder may be referred to as molten solder.

先ず、粗化領域６１および非粗化領域６２を有するターミナル６０を準備する。 First, a terminal 60 having a roughened region 61 and a non-roughened region 62 is prepared.

母材６３上に金属膜６４が形成されたターミナル６０の側面６０ｃに対して、パルス発振のレーザ光を照射し、金属膜６４の表面を溶融および蒸発させる。パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ２より大きく１００Ｊ／ｃｍ２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ２程度でも金属膜６４を加工することができる。 The side surface 60c of the terminal 60 in which the metal film 64 is formed on the base material 63 is irradiated with a laser beam of pulse oscillation to melt and evaporate the surface of the metal film 64. The pulsed laser beam is adjusted so that the energy density is greater than 0 J / cm 2 and 100 J / cm 2 or less, and the pulse width is 1 μsec or less. To satisfy this condition, a YAG laser, a YVO4 laser, a fiber laser, or the like can be adopted. For example, in the case of a YAG laser, the energy density may be 1 J / cm 2 or more. In the case of electroless Ni plating, the metal film 64 can be processed even at about 5 J / cm 2 for example.

このとき、レーザ光の光源とターミナル６０とを相対的に移動させることにより、レーザ光を走査し、複数の位置に順に照射する。レーザ光を照射し、金属膜６４の表面を溶融、気化させることで、金属膜６４の表面には、凹部６６が形成される。金属膜６４のうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部６６は連なり、たとえば鱗状となる。スポットとは、１パルスによる照射範囲である。 At this time, by relatively moving the light source of the laser beam and the terminal 60, the laser beam is scanned and the plurality of positions are sequentially irradiated. By irradiating the surface of the metal film 64 with a laser beam to melt and vaporize the surface of the metal film 64, a recess 66 is formed on the surface of the metal film 64. The average thickness of the portion of the metal film 64 irradiated with the laser beam is thinner than the average thickness of the portion not irradiated with the laser beam. Further, the plurality of recesses 66 formed corresponding to the spots of the laser beam are connected to form a scale, for example. The spot is an irradiation range with one pulse.

たとえば、Ｘ方向において隣り合うレーザ光のスポットが一部重なるとともに、Ｙ方向において隣り合うレーザ光のスポットが一部重なるように、レーザ光を走査する。その際、Ｘ方向の基準座標からレーザ光をＸ方向に走査して第１列の照射を行う。第１列の照射が完了したら、Ｙ方向の座標をずらし、Ｘ方向の基準座標からレーザ光をＸ方向に走査し、第２列の照射を行ってもよい。 For example, the laser beam is scanned so that the spots of the adjacent laser beams partially overlap in the X direction and the spots of the adjacent laser beams partially overlap in the Y direction. At that time, the laser beam is scanned in the X direction from the reference coordinates in the X direction to irradiate the first row. When the irradiation in the first row is completed, the coordinates in the Y direction may be shifted, the laser beam may be scanned in the X direction from the reference coordinates in the X direction, and the irradiation in the second row may be performed.

本実施形態では、第１列の照射が完了したら、レーザ光をＸ方向において逆向きに走査し、第２列の照射を行う。このように、基準座標への復帰を待たずに、折り返し走査する。これにより、レーザ光の照射時間を短縮することができる。また、第１列のスポットと第２列のスポットを、Ｘ方向においてずらす。具体的には、Ｘ方向において、第１列における隣り合う２つのスポット間の中心位置と、第２列のスポットの中心位置とが、略一致するようにスポットの位置をずらす。 In the present embodiment, when the irradiation in the first row is completed, the laser beam is scanned in the opposite direction in the X direction to irradiate the second row. In this way, the back scan is performed without waiting for the return to the reference coordinates. This makes it possible to shorten the irradiation time of the laser beam. Further, the spots in the first row and the spots in the second row are shifted in the X direction. Specifically, in the X direction, the spot positions are shifted so that the center position between two adjacent spots in the first row and the center position of the spots in the second row substantially coincide with each other.

次いで、溶融した金属膜６４の部分を凝固させる。具体的には、溶融して気化した金属膜６４を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属膜６４を蒸着させることにより、金属膜６４の表面上に凹凸酸化膜６５を形成する。上記したように、スポットの千鳥配置（千鳥配列）により、凹凸酸化膜６５の形成ばらつきを、粗化領域６１の全域において低減することができる。すなわち、単位面積当たりの凹凸酸化膜６５の膜厚を、粗化領域６１の全域においてほぼ均一にすることができる。以上のようにして、ターミナル６０を準備する。 Next, the portion of the molten metal film 64 is solidified. Specifically, the molten and vaporized metal film 64 is vapor-deposited on the portion irradiated with the laser beam and the peripheral portion thereof. By depositing the molten and vaporized metal film 64 in this way, the uneven oxide film 65 is formed on the surface of the metal film 64. As described above, the staggered arrangement of spots (staggered arrangement) can reduce the variation in the formation of the uneven oxide film 65 over the entire area of the roughened region 61. That is, the film thickness of the uneven oxide film 65 per unit area can be made substantially uniform over the entire area of the roughened region 61. As described above, the terminal 60 is prepared.

次いで、リードフレーム９６を準備する。 Next, the lead frame 96 is prepared.

具体的には、ヒートシンク４０、継手部７０、主端子８０～８２、および信号端子８５を有するリードフレーム９６を準備する。リードフレーム９６の準備は、ターミナル６０の準備と並行して行ってもよいし、ターミナル６０の準備の前に行ってもよい。 Specifically, a lead frame 96 having a heat sink 40, a joint portion 70, main terminals 80 to 82, and a signal terminal 85 is prepared. The preparation of the lead frame 96 may be performed in parallel with the preparation of the terminal 60, or may be performed before the preparation of the terminal 60.

次いで、図６に示したように、ヒートシンク４０上に半導体素子３０およびターミナル６０が配置された積層体を形成する。 Next, as shown in FIG. 6, a laminate in which the semiconductor element 30 and the terminal 60 are arranged is formed on the heat sink 40.

具体的には、ヒートシンク４０の実装面４０ａ上に溶融はんだ９０を塗布し、コレクタ電極３２が実装面４０ａ側となるように、溶融はんだ９０上に半導体素子３０を配置する。次いで、半導体素子３０のエミッタ電極３１上に溶融はんだ９１を塗布し、端面６０ａが半導体素子３０側となるように溶融はんだ９１上にターミナル６０を配置する。さらにターミナル６０の端面６０ｂ上に溶融はんだ９２を塗布する。また、継手部７０および接続部８１ａ上にも溶融はんだ９３、９４を塗布する。 Specifically, the molten solder 90 is applied on the mounting surface 40a of the heat sink 40, and the semiconductor element 30 is arranged on the molten solder 90 so that the collector electrode 32 is on the mounting surface 40a side. Next, the molten solder 91 is applied onto the emitter electrode 31 of the semiconductor element 30, and the terminal 60 is arranged on the molten solder 91 so that the end face 60a is on the semiconductor element 30 side. Further, the molten solder 92 is applied on the end face 60b of the terminal 60. Further, the molten solders 93 and 94 are also applied on the joint portion 70 and the connection portion 81a.

溶融はんだ９０～９４は、たとえば転写法を用いて塗布することができる。塗布した溶融はんだ９０、９１が固化（凝固）することで、積層体が得られる。溶融はんだ９０～９４については、積層順に固化させてもよいし、すべてを一括で固化させてもよい。ボンディングワイヤ９５の接続は、積層体の形成後に行ってもよいし、溶融はんだ９０が固化した状態で、エミッタ電極３１上に溶融はんだ９１を塗布する前に行ってもよい。すべてのはんだ９０～９４の塗布が完了した積層体の状態でのボンディングのほうが、塗布装置の接触等による不良を抑制できるため好ましい。 The molten solders 90 to 94 can be applied, for example, by using a transfer method. A laminated body is obtained by solidifying (solidifying) the applied molten solders 90 and 91. The molten solders 90 to 94 may be solidified in the order of lamination, or all of them may be solidified at once. The bonding wire 95 may be connected after the laminated body is formed, or may be performed after the molten solder 90 is solidified and before the molten solder 91 is applied onto the emitter electrode 31. Bonding in the state of a laminated body in which all the solders 90 to 94 have been applied is preferable because defects due to contact with the coating device can be suppressed.

両面放熱構造の半導体装置１５は、図示しない冷却器の熱交換部によってＺ方向の両面側から挟まれる。よって、Ｚ方向において表面の高い平行度と表面間の高い寸法精度が求められる。このため、はんだ９２については、半導体装置１５の高さばらつきを吸収可能な量を配置する。すなわち、はんだ９０、９１よりも多めのはんだ９２を配置する。はんだ９３、９４についても同様である。 The semiconductor device 15 having a double-sided heat dissipation structure is sandwiched from both sides in the Z direction by a heat exchange portion of a cooler (not shown). Therefore, high parallelism of the surfaces and high dimensional accuracy between the surfaces are required in the Z direction. Therefore, for the solder 92, an amount capable of absorbing the height variation of the semiconductor device 15 is arranged. That is, more solder 92 than the solder 90 and 91 is arranged. The same applies to the solders 93 and 94.

次いで、積層体とヒートシンク５０とを接続する。 Next, the laminate and the heat sink 50 are connected.

実装面５０ａが上になるように、ヒートシンク５０を図示しない台座上に配置する。そして、ターミナル６０の端面６０ｂ、すなわちはんだ９２が実装面５０ａと対向するように、積層体をヒートシンク５０上に配置し、リフローを実施する。リフローでは、ヒートシンク４０側からＺ方向に荷重を加えることで、半導体装置１５の高さが所定高さとなるようにする。詳しくは、荷重を加えることで、図示しないスペーサを、ヒートシンク４０の実装面４０ａと台座の載置面との両方に接触させる。このようにして、半導体装置１５の高さが所定高さとなるようにする。 The heat sink 50 is arranged on a pedestal (not shown) so that the mounting surface 50a faces up. Then, the laminate is arranged on the heat sink 50 so that the end surface 60b of the terminal 60, that is, the solder 92 faces the mounting surface 50a, and reflow is performed. In reflow, a load is applied from the heat sink 40 side in the Z direction so that the height of the semiconductor device 15 becomes a predetermined height. Specifically, by applying a load, a spacer (not shown) is brought into contact with both the mounting surface 40a of the heat sink 40 and the mounting surface of the pedestal. In this way, the height of the semiconductor device 15 is set to a predetermined height.

リフローにより、はんだ９２を介して、ターミナル６０とヒートシンク５０が接続（接合）される。すなわち、エミッタ電極３１とヒートシンク５０とが電気的に接続される。はんだ９２は、半導体装置１５を構成する要素の寸法公差や組み付け公差による高さばらつきを吸収する。たとえば、半導体装置１５の高さを所定高さにするために、はんだ９２の全量が必要な場合には、はんだ９２の全量が溝５１よりも内側の領域に留まる。一方、所定高さにするために、はんだ９２が余る場合、余剰分のはんだ９２は、溝５１に収容される。なお、リフローにより、はんだ９３を介して、継手部７０とヒートシンク５０に連なる継手部７１が接続される。また、はんだ９４を介して、ヒートシンク５０Ｌに連なる継手部７１と、主端子８１の接続部８１ａが接続される。 By reflow, the terminal 60 and the heat sink 50 are connected (bonded) via the solder 92. That is, the emitter electrode 31 and the heat sink 50 are electrically connected. The solder 92 absorbs height variations due to dimensional tolerances and assembly tolerances of the elements constituting the semiconductor device 15. For example, when the total amount of the solder 92 is required in order to make the height of the semiconductor device 15 a predetermined height, the total amount of the solder 92 stays in the region inside the groove 51. On the other hand, when the solder 92 is surplus in order to make it a predetermined height, the surplus solder 92 is accommodated in the groove 51. By reflow, the joint portion 70 and the joint portion 71 connected to the heat sink 50 are connected via the solder 93. Further, the joint portion 71 connected to the heat sink 50L and the connection portion 81a of the main terminal 81 are connected via the solder 94.

次いで、トランスファモールド法により封止樹脂体２０を成形する。 Next, the sealing resin body 20 is molded by the transfer molding method.

図示を省略するが、本実施形態では、ヒートシンク４０、５０が完全に被覆されるように封止樹脂体２０を成形し、成形後に切削を行う。封止樹脂体２０をヒートシンク４０、５０の一部ごと切削する。これにより、裏面４０ｂ、５０ｂを露出させる。裏面４０ｂは裏面２０ｂと略面一となり、裏面５０ｂは一面２０ａと略面一となる。 Although not shown, in the present embodiment, the sealing resin body 20 is molded so that the heat sinks 40 and 50 are completely covered, and cutting is performed after molding. The sealing resin body 20 is cut together with a part of the heat sinks 40 and 50. This exposes the back surfaces 40b and 50b. The back surface 40b is substantially flush with the back surface 20b, and the back surface 50b is substantially flush with the back surface 20a.

次いで、リードフレーム９６からタイバー９８などの不要部分を除去することで、半導体装置１５を得ることができる。 Next, the semiconductor device 15 can be obtained by removing unnecessary portions such as the tie bar 98 from the lead frame 96.

半導体装置１５の製造方法は、上記した例に限定されない。たとえば、ヒートシンク４０、５０の裏面４０ｂ、５０ｂを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体２０を成形してもよい。この場合、封止樹脂体２０を成形した時点で、裏面４０ｂ、５０ｂが封止樹脂体２０から露出する。このため、成形後の切削が不要となる。 The manufacturing method of the semiconductor device 15 is not limited to the above-mentioned example. For example, the sealing resin body 20 may be molded in a state where the back surfaces 40b and 50b of the heat sinks 40 and 50 are pressed against the cavity wall surface of the molding die and are in close contact with each other. In this case, the back surfaces 40b and 50b are exposed from the sealing resin body 20 when the sealing resin body 20 is molded. Therefore, cutting after molding becomes unnecessary.

積層体を形成後にヒートシンク５０を配置し、リフローを実施する例を示したが、これに限定されない。ターミナル６０の端面６０ｂ上に溶融はんだ９２を塗布した後、溶融はんだ９２上にヒートシンク５０を配置してもよい。また、すべてのはんだ９０～９４を一括で固化（凝固）させ、ヒートシンク５０まで含む積層体を一括で形成してもよい。すなわち、リフローを実施せずに、半導体装置１５を得ることもできる。 An example of arranging the heat sink 50 after forming the laminate and performing reflow is shown, but the present invention is not limited to this. After applying the molten solder 92 on the end face 60b of the terminal 60, the heat sink 50 may be arranged on the molten solder 92. Further, all the solders 90 to 94 may be solidified (solidified) at once to form a laminated body including the heat sink 50 at once. That is, the semiconductor device 15 can be obtained without performing reflow.

また、ソルダダイボンド法に限定されない。溶融はんだに代えて、はんだ箔等を用いてもよい。２段階のリフローによって、半導体装置１５を形成してもよい。具体的には、１段目ではんだ９０、９１をリフローして上記した積層体を形成し、２段目ではんだ９２をリフローしてヒートシンク５０を積層体に接続してもよい。この場合も、多めのはんだ９２によって、半導体装置１５の高さばらつきを吸収することができる。 Moreover, it is not limited to the solder die bond method. Instead of molten solder, solder foil or the like may be used. The semiconductor device 15 may be formed by two-step reflow. Specifically, the solders 90 and 91 may be reflowed in the first stage to form the above-mentioned laminate, and the solder 92 may be reflowed in the second stage to connect the heat sink 50 to the laminate. In this case as well, the height variation of the semiconductor device 15 can be absorbed by using a large amount of solder 92.

＜第１実施形態のまとめ＞
図１０は、参考例を示す部分断面図である。参考例では、本実施形態の要素と同一または関連する要素について、本実施形態の符号の末尾にｒを付け加えて示している。図１０では、エミッタ電極とターミナルとのはんだ接続構造を示している。図１０は、図７に対応する図であるが、はんだ接合部を示すために保護膜を断面で示した部分断面図である。 <Summary of the first embodiment>
FIG. 10 is a partial cross-sectional view showing a reference example. In the reference example, the elements that are the same as or related to the elements of the present embodiment are shown by adding r to the end of the reference numerals of the present embodiment. FIG. 10 shows a solder connection structure between the emitter electrode and the terminal. FIG. 10 is a view corresponding to FIG. 7, but is a partial cross-sectional view showing a protective film in cross section to show a solder joint portion.

参考例では、ターミナル６０ｒの側面６０ｃｒの全域に、粗化領域６１ｒが設けられている。つまり、側面６０ｃｒの全域に、上記した凹凸酸化膜が形成されている。酸化膜（凹凸酸化膜）は、金属膜に較べて、はんだに対する濡れ性が低い。凹凸酸化膜は、表面に微細な凹凸を有しているため、はんだとの接触面積が小さくなり、はんだの一部は表面張力によって球状になる。すなわち、接触角が大きくなる。これにより、はんだに対する濡れ性が低い。 In the reference example, the roughened region 61r is provided in the entire area of the side surface 60cr of the terminal 60r. That is, the above-mentioned uneven oxide film is formed on the entire surface of the side surface 60cr. The oxide film (concave and convex oxide film) has lower wettability to solder than the metal film. Since the uneven oxide film has fine irregularities on the surface, the contact area with the solder becomes small, and a part of the solder becomes spherical due to surface tension. That is, the contact angle becomes large. As a result, the wettability against solder is low.

よって、凹凸酸化膜が形成された粗化領域６１ｒ、すなわち側面６０ｃｒに、はんだ９１ｒが濡れ拡がり難い。はんだ９１ｒは、端面６０ａｒのみを濡れ拡がる。このため、はんだ９１ｒを固化（凝固）する前に、平面視においてターミナル６０ｒの一部がエミッタ電極３１ｒの外側にはみ出していると、はみ出した状態（位置ずれ状態）のまま、はんだ９１ｒが固化する。このため、平面視において、ターミナル６０ｒの一部がエミッタ電極３１ｒではなく、保護膜３４ｒと重なる。よって、ターミナル６０ｒの全体がエミッタ電極３１ｒの直上に位置する構成に較べて、半導体素子３０の生じた熱をターミナル６０（ヒートシンク５０）側に逃がし難い。このように、放熱性が低下してしまう。 Therefore, it is difficult for the solder 91r to wet and spread on the roughened region 61r on which the uneven oxide film is formed, that is, the side surface 60cr. The solder 91r wets and spreads only the end face 60ar. Therefore, if a part of the terminal 60r protrudes to the outside of the emitter electrode 31r in a plan view before the solder 91r is solidified (solidified), the solder 91r solidifies in the protruding state (positional deviation state). .. Therefore, in a plan view, a part of the terminal 60r overlaps with the protective film 34r instead of the emitter electrode 31r. Therefore, it is difficult for the heat generated by the semiconductor element 30 to escape to the terminal 60 (heat sink 50) side as compared with the configuration in which the entire terminal 60r is located directly above the emitter electrode 31r. In this way, the heat dissipation property is lowered.

放熱性の低下を抑制すべく、側面６０ｃｒにおいて、少なくとも半導体素子３０ｒ側の端部の全周を非粗化領域にすることも考えられる。この場合、端面６０ａｒ側において側面６０ｃの全周に、はんだ９１ｒが濡れ拡がる。よって、上記したように、はんだ９１ｒを固化（凝固）する前に、ターミナル６０ｒの一部がエミッタ電極３１ｒの外側にはみ出していても、はんだ９１ｒの表面張力により、ターミナル６０ｒの位置がエミッタ電極３１ｒの直上に自動的に修正される。このように、セルフアライメントの効果が期待できる。 In order to suppress the deterioration of heat dissipation, it is conceivable to set at least the entire circumference of the end portion on the semiconductor element 30r side as a non-roughened region on the side surface 60cr. In this case, the solder 91r wets and spreads on the entire circumference of the side surface 60c on the end surface 60ar side. Therefore, as described above, even if a part of the terminal 60r protrudes to the outside of the emitter electrode 31r before the solder 91r is solidified (solidified), the position of the terminal 60r is moved to the emitter electrode 31r due to the surface tension of the solder 91r. It will be automatically corrected directly above. In this way, the effect of self-alignment can be expected.

しかしながら、上記したように非粗化領域を設けると、側面６０ｃｒの半導体素子３０ｒ側の端部の全周において、封止樹脂体との密着力が低下する。これにより、パワーサイクルや冷熱サイクル等の熱応力がエミッタ電極３１ｒに集中し、図１０に示す参考例に較べてエミッタ電極３１ｒの歪が増加する。この結果、エミッタ電極３１ｒの寿命が低下してしまう。なお、熱応力は、半導体素子３０ｒ（半導体基板）とターミナル６０ｒ等の金属部材との線膨張係数差に起因して生じる。 However, if the non-roughened region is provided as described above, the adhesion to the sealing resin body is reduced on the entire circumference of the end portion of the side surface 60cr on the semiconductor element 30r side. As a result, thermal stresses such as power cycle and cold cycle are concentrated on the emitter electrode 31r, and the strain of the emitter electrode 31r increases as compared with the reference example shown in FIG. As a result, the life of the emitter electrode 31r is shortened. The thermal stress is caused by the difference in linear expansion coefficient between the semiconductor element 30r (semiconductor substrate) and the metal member such as the terminal 60r.

図１１および図１２は、本実施形態の半導体装置において、エミッタ電極とターミナルのはんだ接続構造を示している。図１１は、図７に対応する図であるが、図１０同様、保護膜を断面で示した部分断面図である。図１２は、ヒートシンク側から見た平面図である。図１２では、便宜上、粗化領域および非粗化領域について、半導体素子側の端部の配置を示している。図１２では、領域の明確化のために、粗化領域にハッチングを施している。 11 and 12 show a solder connection structure between an emitter electrode and a terminal in the semiconductor device of this embodiment. FIG. 11 is a diagram corresponding to FIG. 7, but is a partial cross-sectional view showing the protective film in cross section as in FIG. 10. FIG. 12 is a plan view seen from the heat sink side. In FIG. 12, for convenience, the arrangement of the end portions on the semiconductor element side is shown for the roughened region and the non-roughened region. In FIG. 12, in order to clarify the region, the roughened region is hatched.

図１１および図１２に示すように、本実施形態では、ターミナル６０の側面６０ｃのうち、半導体素子３０側の端部の一部分に非粗化領域６２を設け、端部の残りの部分に粗化領域６１を設けている。非粗化領域６２には、凹凸酸化膜６５が形成されておらず、金属膜６４が露出している。金属膜６４は、凹凸酸化膜６５よりもはんだ９１に対する濡れ性が高い。図１１に示すように、はんだ９１は側面６０ｃの非粗化領域６２に濡れ拡がり、フィレット９１ａを形成する。フィレット９１ａ（はんだ９１）の表面張力は、ターミナル６０をエミッタ電極３１上にとどめようとする。したがって、エミッタ電極３１に対するターミナル６０の位置ずれを抑制し、ひいては放熱性の低下を抑制することができる。 As shown in FIGS. 11 and 12, in the present embodiment, the non-roughened region 62 is provided in a part of the end portion on the semiconductor element 30 side of the side surface 60c of the terminal 60, and the remaining portion of the end portion is roughened. A region 61 is provided. The uneven oxide film 65 is not formed in the non-roughened region 62, and the metal film 64 is exposed. The metal film 64 has higher wettability to the solder 91 than the uneven oxide film 65. As shown in FIG. 11, the solder 91 wets and spreads over the non-roughened region 62 of the side surface 60c to form a fillet 91a. The surface tension of the fillet 91a (solder 91) attempts to keep the terminal 60 on the emitter electrode 31. Therefore, it is possible to suppress the displacement of the terminal 60 with respect to the emitter electrode 31, and to suppress the deterioration of heat dissipation.

また、粗化領域６１には、凹凸酸化膜６５が形成されている。上記したように、凹凸酸化膜６５のはんだ９１に対する濡れ性は、金属膜６４に較べて低い。図１１に示すように、側面６０ｃの粗化領域６１には、はんだ９１が濡れ拡がらない。一方、凹凸酸化膜６５の表面には、非常に微細な凹凸が形成されており、封止樹脂体２０が絡みつき、アンカー効果が生じる。また、封止樹脂体２０との接触面積が増える。これにより、粗化領域６１における封止樹脂体２０と密着力は、非粗化領域６２よりも高い。ターミナル６０の半導体素子３０側の端部は、封止樹脂体２０によって拘束される。したがって、エミッタ電極３１の歪を低減し、ひいてはエミッタ電極３１の寿命を向上することができる。 Further, an uneven oxide film 65 is formed in the roughened region 61. As described above, the wettability of the uneven oxide film 65 to the solder 91 is lower than that of the metal film 64. As shown in FIG. 11, the solder 91 does not wet and spread on the roughened region 61 of the side surface 60c. On the other hand, very fine irregularities are formed on the surface of the uneven oxide film 65, and the sealing resin body 20 is entangled with the surface, and an anchor effect is generated. In addition, the contact area with the sealing resin body 20 increases. As a result, the adhesion to the sealing resin body 20 in the roughened region 61 is higher than that in the non-roughened region 62. The end of the terminal 60 on the semiconductor element 30 side is constrained by the sealing resin body 20. Therefore, the distortion of the emitter electrode 31 can be reduced, and the life of the emitter electrode 31 can be improved.

以上より、本実施形態の半導体装置１５によれば、エミッタ電極３１（主電極）の寿命を向上しつつ、放熱性の低下を抑制することができる。凹凸酸化膜６５の形成には、上記したようにレーザ光を用いるため、粗化領域６１と非粗化領域６２とのパターニングが容易である。 From the above, according to the semiconductor device 15 of the present embodiment, it is possible to improve the life of the emitter electrode 31 (main electrode) and suppress the decrease in heat dissipation. Since the laser beam is used to form the uneven oxide film 65 as described above, patterning between the roughened region 61 and the non-roughened region 62 is easy.

ターミナル６０の平面形状は、特に限定されない。たとえば、多角形状、円形状、楕円形状を採用することができる。 The planar shape of the terminal 60 is not particularly limited. For example, a polygonal shape, a circular shape, and an elliptical shape can be adopted.

本実施形態では、ターミナル６０が平面略矩形状をなしている。そして、側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３のそれぞれに非粗化領域６２を設け、角部６０４～６０７のそれぞれに粗化領域６１を設けている。図１２に示すように、側面６０ｃの四面に、はんだ９１のフィレット９１ａが形成される。４つの平面部６００～６０３にはんだ９１の表面張力が作用し、ターミナル６０はエミッタ電極３１の直上にセルフアライメントされる。ターミナル６０は、平面視において保護膜３４とは重ならない。このように、ターミナル６０の位置ずれを効果的に抑制することができる。 In this embodiment, the terminal 60 has a substantially rectangular shape in a plane. At the end of the side surface 60c on the semiconductor element 30 side, a non-roughened region 62 is provided on each of the flat surface portions 600 to 603, and a roughened region 61 is provided on each of the corner portions 604 to 607. As shown in FIG. 12, fillets 91a of the solder 91 are formed on the four sides of the side surface 60c. The surface tension of the solder 91 acts on the four flat surface portions 600 to 603, and the terminal 60 is self-aligned directly above the emitter electrode 31. The terminal 60 does not overlap the protective film 34 in a plan view. In this way, the misalignment of the terminal 60 can be effectively suppressed.

また、粗化領域６１を複数箇所に分散配置し、粗化領域６１と非粗化領域６２とを周方向に交互に設けている。ターミナル６０を取り囲むように、封止樹脂体２０の高密着部が形成されるため、エミッタ電極３１の歪を効果的に低減することができる。なお、矩形状以外の多角形状においても同様の効果を奏することができる。 Further, the roughened regions 61 are dispersedly arranged at a plurality of locations, and the roughened regions 61 and the non-roughened regions 62 are alternately provided in the circumferential direction. Since the high adhesion portion of the sealing resin body 20 is formed so as to surround the terminal 60, the distortion of the emitter electrode 31 can be effectively reduced. The same effect can be obtained with a polygonal shape other than the rectangular shape.

側面６０ｃの半導体素子３０側の端部における粗化領域６１と非粗化領域６２の配置は、特に限定されない。特段の対称性を有さない配置としてもよい。本実施形態では、粗化領域６１および非粗化領域６２の配置を、上記した直線ＶＬ１に対して線対称としている。これにより、Ｙ方向において、ターミナル６０の位置ずれを効果的に抑制することができる。また、粗化領域６１および非粗化領域６２の配置を、上記した直線ＶＬ２に対して線対称としている。これにより、Ｘ方向において、ターミナル６０の位置ずれを効果的に抑制することができる。さらに、粗化領域６１および非粗化領域６２の配置に、回転対称性をもたせている。これにより、ＸＹ平面において、ターミナル６０の位置ずれを効果的に抑制することができる。 The arrangement of the roughened region 61 and the non-roughened region 62 at the end of the side surface 60c on the semiconductor element 30 side is not particularly limited. The arrangement may not have any particular symmetry. In the present embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 is line-symmetrical with respect to the straight line VL1 described above. As a result, the misalignment of the terminal 60 can be effectively suppressed in the Y direction. Further, the arrangement of the roughened region 61 and the non-roughened region 62 is axisymmetric with respect to the above-mentioned straight line VL2. As a result, the misalignment of the terminal 60 can be effectively suppressed in the X direction. Further, the arrangement of the roughened region 61 and the non-roughened region 62 is provided with rotational symmetry. As a result, the positional deviation of the terminal 60 can be effectively suppressed in the XY plane.

ターミナル６０の側面６０ｃにおいて、ヒートシンク５０側の端部の配置は、上記した例に限定されない。たとえば、半導体素子３０側の端部における粗化領域６１および非粗化領域６２の配置を、そのままヒートシンク５０側の端部まで延設してもよい。ヒートシンク５０側の端部を全周で非粗化領域６２とし、半導体素子３０側の端部とヒートシンク５０側の端部の間の領域を全周で粗化領域６１としてもよい。 The arrangement of the end portion on the side surface 60c of the terminal 60 on the heat sink 50 side is not limited to the above example. For example, the arrangement of the roughened region 61 and the non-roughened region 62 at the end portion on the semiconductor element 30 side may be extended as it is to the end portion on the heat sink 50 side. The end portion on the heat sink 50 side may be a non-roughening region 62 on the entire circumference, and the region between the end portion on the semiconductor element 30 side and the end portion on the heat sink 50 side may be a roughening region 61 on the entire circumference.

側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３の全域を非粗化領域６２とし、角部６０４～６０７の全域を粗化領域６１とする例を示したが、これに限定されない。平面部６００～６０３のそれぞれの少なくとも一部を非粗化領域６２とし、角部６０４～６０７のそれぞれの少なくとも一部を粗化領域６１とすればよい。 An example is shown in which the entire area of the flat surface portion 600 to 603 is the non-roughened region 62 and the entire area of the corner portions 604 to 607 is the roughened region 61 at the end portion of the side surface 60c on the semiconductor element 30 side. Not done. At least a part of each of the flat surface portions 600 to 603 may be a non-roughened region 62, and at least a part of each of the corner portions 604 to 607 may be a roughened region 61.

（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、平面部に非粗化領域を設け、角部に粗化領域を設けた。これに代えて、平面部に粗化領域を設け、角部に非粗化領域を設けてもよい。 (Second Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the non-roughened region is provided on the flat surface portion and the roughened region is provided on the corner portion. Instead of this, a roughened region may be provided on the flat surface portion and a non-roughened region may be provided on the corner portion.

図１３および図１４は、本実施形態の半導体装置において、ターミナルを示す平面図である。図１３は、図７に対応している。図１４は、図８に対応している。図８同様、図１４では、側面において半導体素子側の端部付近の粗化領域のみを図示している。また、領域の明確化のために、粗化領域にハッチングを施している。図１３、図１４では、上アーム側のターミナルについて例示するが、下アーム側のターミナルも同様の構成を有している。 13 and 14 are plan views showing terminals in the semiconductor device of the present embodiment. FIG. 13 corresponds to FIG. 7. FIG. 14 corresponds to FIG. Similar to FIG. 8, FIG. 14 shows only the roughened region near the end portion on the semiconductor element side on the side surface. In addition, in order to clarify the area, the roughened area is hatched. In FIGS. 13 and 14, the terminal on the upper arm side is illustrated, but the terminal on the lower arm side also has the same configuration.

本実施形態の粗化領域６１は、図１３および図１４に示すように、側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３にそれぞれ設けられている。非粗化領域６２は、側面６０ｃの半導体素子３０側の端部において、角部６０４～６０７にそれぞれ設けられている。つまり、矩形環状の四隅に非粗化領域６２がそれぞれ設けられ、四隅の間の辺部に粗化領域６１が設けられている。 As shown in FIGS. 13 and 14, the roughened region 61 of the present embodiment is provided on the flat surface portions 600 to 603 at the end portion of the side surface 60c on the semiconductor element 30 side. The non-roughened region 62 is provided at each of the corner portions 604 to 607 at the end portion of the side surface 60c on the semiconductor element 30 side. That is, the non-roughened regions 62 are provided at the four corners of the rectangular ring, and the roughened regions 61 are provided at the sides between the four corners.

非粗化領域６２は、側面６０ｃのヒートシンク５０側の端部において全周に設けられている。非粗化領域６２は、ヒートシンク５０側の端部において、平面部６００～６０３と角部６０４～６０７に設けられている。粗化領域６１は、Ｚ方向において端面６０ｂまで延設されていない。平面部６００～６０３において、粗化領域６１と非粗化領域６２とがＺ方向に並設されている。角部６０４～６０７において、非粗化領域６２が端面６０ａとの境界から端面６０ｂとの境界まで、設けられている。 The non-roughened region 62 is provided on the entire circumference at the end portion of the side surface 60c on the heat sink 50 side. The non-roughened region 62 is provided on the flat surface portions 600 to 603 and the corner portions 604 to 607 at the end portion on the heat sink 50 side. The roughened region 61 does not extend to the end face 60b in the Z direction. In the flat surface portions 600 to 603, the roughened region 61 and the non-roughened region 62 are arranged side by side in the Z direction. In the corner portions 604 to 607, the non-roughened region 62 is provided from the boundary with the end face 60a to the boundary with the end face 60b.

第１実施形態同様、側面６０ｃにおける粗化領域６１および非粗化領域６２の配置は、直線ＶＬ１に対して線対称である。同様に、直線ＶＬ２に対して線対称である。粗化領域６１および非粗化領域６２の配置は、中心Ｃ１を通り、Ｚ方向に平行な軸に対して回転対称性を有している。ターミナル６０が平面正方形の場合、４回対称性を有している。平面長方形の場合、２回対称性を有している。 Similar to the first embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 on the side surface 60c is axisymmetric with respect to the straight line VL1. Similarly, it is axisymmetric with respect to the straight line VL2. The arrangement of the roughened region 61 and the non-roughened region 62 has rotational symmetry with respect to an axis parallel to the Z direction through the center C1. When the terminal 60 is a square planar geometry, it has four-fold symmetry. In the case of a plane rectangle, it has two-fold symmetry.

＜第２実施形態のまとめ＞
図１５および図１６は、本実施形態の半導体装置において、エミッタ電極とターミナルのはんだ接続構造を示している。図１５は、図１１に対応する部分断面図である。図１６は、図１２に対応する平面図である。図１５では、便宜上、粗化領域および非粗化領域について、半導体素子側の端部の配置を示している。図１５では、領域の明確化のために、粗化領域にハッチングを施している。 <Summary of the second embodiment>
15 and 16 show a solder connection structure between an emitter electrode and a terminal in the semiconductor device of the present embodiment. FIG. 15 is a partial cross-sectional view corresponding to FIG. FIG. 16 is a plan view corresponding to FIG. In FIG. 15, for convenience, the arrangement of the end portions on the semiconductor element side is shown for the roughened region and the non-roughened region. In FIG. 15, in order to clarify the region, the roughened region is hatched.

本実施形態でも、ターミナル６０の側面６０ｃのうち、半導体素子３０側の端部の一部分に非粗化領域６２を設け、端部の残りの部分に粗化領域６１を設けている。したがって、先行実施形態同様、エミッタ電極３１の寿命を向上しつつ、放熱性の低下を抑制することができる。 Also in this embodiment, the non-roughened region 62 is provided in a part of the end portion on the semiconductor element 30 side of the side surface 60c of the terminal 60, and the roughened region 61 is provided in the remaining portion of the end portion. Therefore, as in the previous embodiment, it is possible to improve the life of the emitter electrode 31 and suppress the decrease in heat dissipation.

本実施形態では、図１５および図１６に示すように、側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３のそれぞれに粗化領域６１を設け、角部６０４～６０７のそれぞれに非粗化領域６２を設けている。側面６０ｃの四隅に、はんだ９１のフィレット９１ａが形成される。４つの角部６０４～６０７にはんだ９１の表面張力が作用し、ターミナル６０はエミッタ電極３１の直上にセルフアライメントされる。よって、ターミナル６０の位置ずれを効果的に抑制することができる。また、粗化領域６１を複数箇所に分散配置し、粗化領域６１と非粗化領域６２とを周方向に交互に設けている。ターミナル６０を取り囲むように、封止樹脂体２０の高密着部が形成されるため、エミッタ電極３１の歪を効果的に低減することができる。なお、矩形状以外の多角形状においても同様の効果を奏することができる。 In the present embodiment, as shown in FIGS. 15 and 16, roughening regions 61 are provided in each of the flat surface portions 600 to 603 at the end portions of the side surface 60c on the semiconductor element 30 side, and each of the corner portions 604 to 607 is provided with a roughened region 61. A non-roughened region 62 is provided. Fillets 91a of the solder 91 are formed at the four corners of the side surface 60c. The surface tension of the solder 91 acts on the four corners 604 to 607, and the terminal 60 is self-aligned directly above the emitter electrode 31. Therefore, the misalignment of the terminal 60 can be effectively suppressed. Further, the roughened regions 61 are dispersedly arranged at a plurality of locations, and the roughened regions 61 and the non-roughened regions 62 are alternately provided in the circumferential direction. Since the high adhesion portion of the sealing resin body 20 is formed so as to surround the terminal 60, the distortion of the emitter electrode 31 can be effectively reduced. The same effect can be obtained with a polygonal shape other than the rectangular shape.

また、平面部６００～６０３にレーザ光を照射して凹凸酸化膜６５を形成する。角部６０４～６０７よりも平面部６００～６０３のほうが、所望の位置に凹凸酸化膜６５を形成しやすい。すなわち、粗化領域６１を位置精度よく設けることができる。これにより、封止樹脂体２０に対する密着力のばらつき、ひいてはエミッタ電極３１の寿命のばらつきを低減することができる。 Further, the flat surface portions 600 to 603 are irradiated with laser light to form the uneven oxide film 65. The flat surface portions 600 to 603 are more likely to form the uneven oxide film 65 at a desired position than the corner portions 604 to 607. That is, the roughened region 61 can be provided with high positional accuracy. As a result, it is possible to reduce variations in the adhesion to the sealing resin body 20, and thus variations in the life of the emitter electrode 31.

本実施形態でも、先行実施形態同様、粗化領域６１および非粗化領域６２の配置を、直線ＶＬ１、直線ＶＬ２に対して線対称としている。また、回転対称性をもたせている。よって、ターミナル６０の位置ずれを効果的に抑制することができる。 Also in this embodiment, as in the previous embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 is line-symmetrical with respect to the straight line VL1 and the straight line VL2. It also has rotational symmetry. Therefore, the misalignment of the terminal 60 can be effectively suppressed.

ターミナル６０の側面６０ｃにおいて、ヒートシンク５０側の端部の配置は、上記した例に限定されない。たとえば、半導体素子３０側の端部における粗化領域６１および非粗化領域６２の配置を、そのままヒートシンク５０側の端部まで延設してもよい。ヒートシンク５０側の端部を全周で粗化領域６１としてもよい。 The arrangement of the end portion on the side surface 60c of the terminal 60 on the heat sink 50 side is not limited to the above example. For example, the arrangement of the roughened region 61 and the non-roughened region 62 at the end portion on the semiconductor element 30 side may be extended as it is to the end portion on the heat sink 50 side. The end portion on the heat sink 50 side may be used as the roughened region 61 on the entire circumference.

側面６０ｃの半導体素子３０側の端部において、平面部６００～６０３の全域を粗化領域６１とし、角部６０４～６０７の全域を非粗化領域６２とする例を示したが、これに限定されない。平面部６００～６０３のそれぞれの少なくとも一部を粗化領域６１とし、角部６０４～６０７のそれぞれの少なくとも一部を非粗化領域６２とすればよい。 An example is shown in which the entire area of the flat surface portion 600 to 603 is a roughened region 61 and the entire area of the corner portions 604 to 607 is a non-roughened region 62 at the end portion of the side surface 60c on the semiconductor element 30 side. Not done. At least a part of each of the flat surface portions 600 to 603 may be a roughened region 61, and at least a part of each of the corner portions 604 to 607 may be a non-roughened region 62.

（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、平面部および角部の一方に粗化領域を設け、他方に非粗化領域を設けた。これに代えて、粗化領域と非粗化領域を平面部で交互に設けてもよい。 (Third Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, a roughened region is provided on one of the flat surface portion and the corner portion, and a non-roughened region is provided on the other side. Instead of this, roughened regions and non-roughened regions may be provided alternately on the flat surface portion.

図１７および図１８は、本実施形態の半導体装置において、ターミナルを示す平面図である。図１７は、図７に対応している。図１８は、図８に対応している。図８同様、図１８では、側面において半導体素子側の端部付近の粗化領域のみを図示している。また、領域の明確化のために、粗化領域にハッチングを施している。図１７、図１８では、上アーム側のターミナルについて例示するが、下アーム側のターミナルも同様の構成を有している。 17 and 18 are plan views showing terminals in the semiconductor device of the present embodiment. FIG. 17 corresponds to FIG. 7. FIG. 18 corresponds to FIG. Similar to FIG. 8, FIG. 18 shows only the roughened region near the end portion on the semiconductor element side on the side surface. In addition, in order to clarify the area, the roughened area is hatched. In FIGS. 17 and 18, the terminal on the upper arm side is illustrated, but the terminal on the lower arm side also has the same configuration.

図１７および図１８に示すように、本実施形態でも、側面６０ｃの半導体素子３０側の端部に、粗化領域６１と非粗化領域６２が設けられている。粗化領域６１および非粗化領域６２は、平面部６００～６０３のそれぞれの面内において、周方向に沿って交互に設けられている。たとえば、図１７に示す平面部６００において、粗化領域６１と非粗化領域６２とがＹ方向に沿って交互に設けられている。平面部６００～６０３のそれぞれにおいて、両端は粗化領域６１とされている。角部６０４～６０７は、非粗化領域６２とされている。 As shown in FIGS. 17 and 18, in this embodiment as well, a roughened region 61 and a non-roughened region 62 are provided at the end of the side surface 60c on the semiconductor element 30 side. The roughened region 61 and the non-roughened region 62 are alternately provided along the circumferential direction in each of the plane portions 600 to 603. For example, in the flat surface portion 600 shown in FIG. 17, roughened regions 61 and non-roughened regions 62 are alternately provided along the Y direction. At each of the flat surface portions 600 to 603, both ends are defined as roughened regions 61. The corners 604 to 607 are defined as non-roughened regions 62.

非粗化領域６２は、側面６０ｃのヒートシンク５０側の端部において全周に設けられている。非粗化領域６２は、ヒートシンク５０側の端部において、平面部６００～６０３と角部６０４～６０７に設けられている。粗化領域６１は、Ｚ方向において端面６０ｂまで延設されていない。平面部６００～６０３において、粗化領域６１と非粗化領域６２とがＺ方向に並設されている。角部６０４～６０７において、非粗化領域６２が端面６０ａとの境界から端面６０ｂとの境界まで、設けられている。平面部６００～６０３のそれぞれの一部においても、非粗化領域６２が端面６０ａとの境界から端面６０ｂとの境界まで、設けられている。 The non-roughened region 62 is provided on the entire circumference at the end portion of the side surface 60c on the heat sink 50 side. The non-roughened region 62 is provided on the flat surface portions 600 to 603 and the corner portions 604 to 607 at the end portion on the heat sink 50 side. The roughened region 61 does not extend to the end face 60b in the Z direction. In the flat surface portions 600 to 603, the roughened region 61 and the non-roughened region 62 are arranged side by side in the Z direction. In the corner portions 604 to 607, the non-roughened region 62 is provided from the boundary with the end face 60a to the boundary with the end face 60b. In each part of the flat surface portions 600 to 603, the non-roughened region 62 is provided from the boundary with the end face 60a to the boundary with the end face 60b.

第１実施形態同様、側面６０ｃにおける粗化領域６１および非粗化領域６２の配置は、直線ＶＬ１に対して線対称である。同様に、直線ＶＬ２に対して線対称である。粗化領域６１および非粗化領域６２の配置は、中心Ｃ１を通り、Ｚ方向に平行な軸に対して回転対称性を有している。ターミナル６０が平面正方形の場合、４回対称性を有している。平面長方形の場合、２回対称性を有している。 Similar to the first embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 on the side surface 60c is axisymmetric with respect to the straight line VL1. Similarly, it is axisymmetric with respect to the straight line VL2. The arrangement of the roughened region 61 and the non-roughened region 62 has rotational symmetry with respect to an axis parallel to the Z direction through the center C1. When the terminal 60 is a square planar geometry, it has four-fold symmetry. In the case of a plane rectangle, it has two-fold symmetry.

＜第３実施形態のまとめ＞
図１９および図２０は、本実施形態の半導体装置において、エミッタ電極とターミナルのはんだ接続構造を示している。図１９は、図１１に対応する部分断面図である。図２０は、図１２に対応する平面図である。図２０では、便宜上、粗化領域および非粗化領域について、半導体素子側の端部の配置を示している。図２０では、領域の明確化のために、粗化領域にハッチングを施している。 <Summary of the third embodiment>
19 and 20 show a solder connection structure between an emitter electrode and a terminal in the semiconductor device of the present embodiment. FIG. 19 is a partial cross-sectional view corresponding to FIG. FIG. 20 is a plan view corresponding to FIG. 12. In FIG. 20, for convenience, the arrangement of the end portions on the semiconductor element side is shown for the roughened region and the non-roughened region. In FIG. 20, in order to clarify the region, the roughened region is hatched.

本実施形態でも、ターミナル６０の側面６０ｃのうち、半導体素子３０側の端部の一部分に非粗化領域６２を設け、端部の残りの部分に粗化領域６１を設けている。したがって、先行実施形態同様、エミッタ電極３１の寿命を向上しつつ、放熱性の低下を抑制することができる。 Also in this embodiment, the non-roughened region 62 is provided in a part of the end portion on the semiconductor element 30 side of the side surface 60c of the terminal 60, and the roughened region 61 is provided in the remaining portion of the end portion. Therefore, as in the previous embodiment, it is possible to improve the life of the emitter electrode 31 and suppress the decrease in heat dissipation.

本実施形態では、図１９および図２０に示すように、側面６０ｃの半導体素子３０側の端部であって、平面部６００～６０３のそれぞれにおいて、粗化領域６１と非粗化領域６２とを交互に設けている。これにより、側面６０ｃの四辺に、はんだ９１のフィレット９１ａが形成される。４つの平面部６００～６０３にはんだ９１の表面張力が作用し、ターミナル６０はエミッタ電極３１の直上にセルフアライメントされる。よって、ターミナル６０の位置ずれを効果的に抑制することができる。また、粗化領域６１と非粗化領域６２とを周方向に交互に設けているため、エミッタ電極３１の歪を効果的に低減することができる。なお、矩形状以外の多角形状においても同様の効果を奏することができる。 In the present embodiment, as shown in FIGS. 19 and 20, the roughened region 61 and the non-roughened region 62 are formed on the end portions of the side surface 60c on the semiconductor element 30 side in the flat surface portions 600 to 603, respectively. It is provided alternately. As a result, fillets 91a of the solder 91 are formed on the four sides of the side surface 60c. The surface tension of the solder 91 acts on the four flat surface portions 600 to 603, and the terminal 60 is self-aligned directly above the emitter electrode 31. Therefore, the misalignment of the terminal 60 can be effectively suppressed. Further, since the roughened regions 61 and the non-roughened regions 62 are provided alternately in the circumferential direction, the distortion of the emitter electrode 31 can be effectively reduced. The same effect can be obtained with a polygonal shape other than the rectangular shape.

本実施形態でも、先行実施形態同様、粗化領域６１および非粗化領域６２の配置を、直線ＶＬ１、直線ＶＬ２に対して線対称としている。また、回転対称性をもたせている。よって、ターミナル６０の位置ずれを効果的に抑制することができる。 Also in this embodiment, as in the previous embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 is line-symmetrical with respect to the straight line VL1 and the straight line VL2. It also has rotational symmetry. Therefore, the misalignment of the terminal 60 can be effectively suppressed.

ターミナル６０の側面６０ｃにおいて、ヒートシンク５０側の端部の配置は、上記した例に限定されない。たとえば、半導体素子３０側の端部における粗化領域６１および非粗化領域６２の配置を、そのままヒートシンク５０側の端部まで延設してもよい。ヒートシンク５０側の端部を全周で粗化領域６１としてもよい。 The arrangement of the end portion on the side surface 60c of the terminal 60 on the heat sink 50 side is not limited to the above example. For example, the arrangement of the roughened region 61 and the non-roughened region 62 at the end portion on the semiconductor element 30 side may be extended as it is to the end portion on the heat sink 50 side. The end portion on the heat sink 50 side may be used as the roughened region 61 on the entire circumference.

側面６０ｃの半導体素子３０側の端部における交互配置は、上記した例に限定されない。角部６０４～６０７を非粗化領域６２としたが、粗化領域６１としてもよい。この場合、平面部６００～６０３のそれぞれにおいて両端は非粗化領域６２となる。粗化領域６１と非粗化領域６２の数も上記した例に限定されない。 The alternate arrangement at the end of the side surface 60c on the semiconductor element 30 side is not limited to the above example. Although the corner portions 604 to 607 are designated as non-roughened regions 62, they may be designated as roughened regions 61. In this case, both ends of the flat surface portions 600 to 603 are non-roughened regions 62. The number of roughened regions 61 and non-roughened regions 62 is not limited to the above example.

（第４実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、複数の平面部のすべて、または、複数の角部のすべてに、非粗化領域を設けた。これに代えて、複数の平面部の一部のみ、または、複数の角部の一部のみ、非粗化領域を設けてもよい。 (Fourth Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the non-roughened region is provided in all of the plurality of flat surfaces or all of the plurality of corner portions. Instead of this, the non-roughened region may be provided only in a part of the plurality of flat portions or only a part of the plurality of corner portions.

図２１は、本実施形態の半導体装置において、ターミナルを示す平面図である。図２１は、図８に対応している。図８同様、図２１では、側面において半導体素子側の端部付近の粗化領域のみを図示している。また、領域の明確化のために、粗化領域にハッチングを施している。図２１では、上アーム側のターミナルについて例示するが、下アーム側のターミナルも同様の構成を有している。 FIG. 21 is a plan view showing a terminal in the semiconductor device of the present embodiment. FIG. 21 corresponds to FIG. Similar to FIG. 8, FIG. 21 illustrates only the roughened region near the end portion on the semiconductor element side on the side surface. In addition, in order to clarify the area, the roughened area is hatched. In FIG. 21, the terminal on the upper arm side is illustrated, but the terminal on the lower arm side also has the same configuration.

図２１に示すように、本実施形態でも、側面６０ｃの半導体素子３０側の端部に、粗化領域６１と非粗化領域６２が設けられている。非粗化領域６２は、互いに対向する２つの平面部６００、６０１のみに設けられている。平面部６０２、６０３および角部６０４～６０７には、粗化領域６１が設けられている。 As shown in FIG. 21, also in this embodiment, the roughened region 61 and the non-roughened region 62 are provided at the end of the side surface 60c on the semiconductor element 30 side. The non-roughened region 62 is provided only on the two flat surface portions 600 and 601 facing each other. The flat surface portions 602 and 603 and the corner portions 604 to 607 are provided with roughened regions 61.

第１実施形態同様、側面６０ｃにおける粗化領域６１および非粗化領域６２の配置は、直線ＶＬ１に対して線対称である。同様に、直線ＶＬ２に対して線対称である。粗化領域６１および非粗化領域６２の配置は、中心Ｃ１を通り、Ｚ方向に平行な軸に対して２回対称性を有している。 Similar to the first embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 on the side surface 60c is axisymmetric with respect to the straight line VL1. Similarly, it is axisymmetric with respect to the straight line VL2. The arrangement of the roughened region 61 and the non-roughened region 62 has two-fold symmetry with respect to an axis parallel to the Z direction through the center C1.

＜第４実施形態のまとめ＞
本実施形態でも、ターミナル６０の側面６０ｃのうち、半導体素子３０側の端部の一部分に非粗化領域６２を設け、端部の残りの部分に粗化領域６１を設けている。したがって、先行実施形態同様、エミッタ電極３１の寿命を向上しつつ、放熱性の低下を抑制することができる。 <Summary of the fourth embodiment>
Also in this embodiment, the non-roughened region 62 is provided in a part of the end portion on the semiconductor element 30 side of the side surface 60c of the terminal 60, and the roughened region 61 is provided in the remaining portion of the end portion. Therefore, as in the previous embodiment, it is possible to improve the life of the emitter electrode 31 and suppress the decrease in heat dissipation.

本実施形態では、互いに対向する平面部６００、６０１のみに、非粗化領域６２を設けている。これにより、側面６０ｃの互いに対向する二辺に、はんだ９１のフィレット９１ａが形成される。したがって、はんだ９１の表面張力により、特に平面部６００、６０１の対向方向であるＸ方向において、ターミナル６０の位置ずれを効果的に抑制することができる。また、粗化領域６１と非粗化領域６２とを周方向に交互に設けているため、エミッタ電極３１の歪を効果的に低減することができる。 In the present embodiment, the non-roughening region 62 is provided only on the flat surface portions 600 and 601 facing each other. As a result, fillets 91a of the solder 91 are formed on the two opposite sides of the side surface 60c. Therefore, the surface tension of the solder 91 can effectively suppress the misalignment of the terminal 60, especially in the X direction, which is the opposite direction of the flat surface portions 600 and 601. Further, since the roughened regions 61 and the non-roughened regions 62 are provided alternately in the circumferential direction, the distortion of the emitter electrode 31 can be effectively reduced.

なお、非粗化領域６２を、平面部６０２、６０３のみに設けてもよい。同様の効果を奏することができる。また、矩形状以外の多角形状、たとえば六角形、八角形などにおいても、対向配置により、同様の効果を奏することができる。 The non-roughened region 62 may be provided only on the flat surface portions 602 and 603. A similar effect can be achieved. Further, even in a polygonal shape other than the rectangular shape, for example, a hexagon or an octagon, the same effect can be obtained by the facing arrangement.

本実施形態でも、先行実施形態同様、粗化領域６１および非粗化領域６２の配置を、直線ＶＬ１、直線ＶＬ２に対して線対称としている。また、回転対称性をもたせている。よって、ターミナル６０の位置ずれを効果的に抑制することができる。 Also in this embodiment, as in the previous embodiment, the arrangement of the roughened region 61 and the non-roughened region 62 is line-symmetrical with respect to the straight line VL1 and the straight line VL2. It also has rotational symmetry. Therefore, the misalignment of the terminal 60 can be effectively suppressed.

＜変形例＞
図２２は、変形例を示す平面図である。図２２は、図２１に対応している。図２２では、非粗化領域６２を、平面部６０３のみに設けている。平面部６００～６０２および角部６０４～６０７には、粗化領域６１を設けている。平面部６０３は、ターミナル６０の側面６０ｃのうち、パッド３３側の面である。パッド３３側の平面部６０３にはんだ９１のフィレット９１ａが形成されるため、平面部６０３がＹ方向においてパッド３３側にはみ出すのを抑制することができる。ボンディングワイヤ９５の接続前であれば、ボンディングワイヤの接続箇所を確保することができる。接続後であれば、ボンディングワイヤ９５にターミナル６０が接触するのを抑制することができる。 <Modification example>
FIG. 22 is a plan view showing a modified example. FIG. 22 corresponds to FIG. 21. In FIG. 22, the non-roughened region 62 is provided only on the flat surface portion 603. Roughening regions 61 are provided in the flat surface portions 600 to 602 and the corner portions 604 to 607. The flat surface portion 603 is a surface on the pad 33 side of the side surface 60c of the terminal 60. Since the fillet 91a of the solder 91 is formed on the flat surface portion 603 on the pad 33 side, it is possible to prevent the flat surface portion 603 from protruding toward the pad 33 side in the Y direction. Before the connection of the bonding wire 95, the connection point of the bonding wire can be secured. After the connection, it is possible to prevent the terminal 60 from coming into contact with the bonding wire 95.

図２３は、別の変形例を示す平面図である。図２３は、図２１に対応している。図２３では、非粗化領域６２を、平面部６００、６０３のみに設けている。平面部６０１、６０２および角部６０４～６０７には、粗化領域６１を設けている。非粗化領域６２を、隣り合う平面部６００、６０３に設けている。非粗化領域６２を、対角の平面部６００、６０３に設けている。なお、非粗化領域６２を、平面部６０１、６０２のみに設けてもよい。 FIG. 23 is a plan view showing another modification. FIG. 23 corresponds to FIG. 21. In FIG. 23, the non-roughened region 62 is provided only on the flat surface portions 600 and 603. Roughening regions 61 are provided on the flat surface portions 601 and 602 and the corner portions 604 to 607. The non-roughened region 62 is provided on the adjacent flat surface portions 600 and 603. The non-roughened region 62 is provided on the diagonal flat surface portions 600 and 603. The non-roughened region 62 may be provided only on the flat surface portions 601 and 602.

図２４は、別の変形例を示す平面図である。図２４は、図２１に対応している。図２４では、非粗化領域６２を、平面部６００、６０１、６０３のみに設けている。平面部６０２および角部６０４～６０７には、粗化領域６１を設けている。非粗化領域６２を、３つの平面部６００、６０１、６０３に設けている。なお、３面の組み合わせは、上記例に限定されない。非粗化領域６２を、平面部６０１～６０３のみに設けてもよいし、平面部６００、６０２、６０３のみに設けてもよい。平面部６００～６０２のみに設けてもよい。平面部６０３に非粗化領域６２を設けると、図２２に示した構成と同等の効果を奏することができる。 FIG. 24 is a plan view showing another modification. FIG. 24 corresponds to FIG. 21. In FIG. 24, the non-roughened region 62 is provided only on the flat surface portions 600, 601 and 603. The flat surface portion 602 and the corner portions 604 to 607 are provided with a roughened region 61. The non-roughened region 62 is provided on the three flat surface portions 600, 601 and 603. The combination of the three surfaces is not limited to the above example. The non-roughened region 62 may be provided only on the flat surface portions 601 to 603, or may be provided only on the flat surface portions 600, 602, and 603. It may be provided only on the flat surface portion 600 to 602. When the non-roughened region 62 is provided on the flat surface portion 603, the same effect as the configuration shown in FIG. 22 can be obtained.

非粗化領域６２を、平面部６００～６０３に代えて、角部６０４～６０７のひとつのみ、２つのみ、３つのみに設けてもよい。図２５は、別の変形例を示す平面図である。図２５は、図２１に対応している。図２５では、非粗化領域６２を、互いに対向する角部６０４、６０７のみに設けている。平面部６００～６０３および角部６０５、６０６には、粗化領域６１が設けられている。対角の角部６０４、６０７に非粗化領域６２を設けているため、図２１に示した構成と同様の効果を奏することができる。なお、非粗化領域６２を角部６０５、６０６のみに設けた場合にも、同様の効果を奏することができる。 Instead of the flat surface portions 600 to 603, the non-roughened regions 62 may be provided in only one of the corner portions 604 to 607, only two, and only three. FIG. 25 is a plan view showing another modification. FIG. 25 corresponds to FIG. 21. In FIG. 25, the non-roughened region 62 is provided only at the corner portions 604 and 607 facing each other. Roughening regions 61 are provided in the flat surface portions 600 to 603 and the corner portions 605 and 606. Since the non-roughened regions 62 are provided at the diagonal corners 604 and 607, the same effect as the configuration shown in FIG. 21 can be obtained. The same effect can be obtained even when the non-roughened region 62 is provided only in the corner portions 605 and 606.

図示を省略するが、非粗化領域６２を、パッド３３側の角部６０５、６０７のみに設けてもよい。これによれば、図２２に示した構成と同様の効果を奏することができる。 Although not shown, the non-roughened region 62 may be provided only on the corners 605 and 607 on the pad 33 side. According to this, the same effect as the configuration shown in FIG. 22 can be obtained.

（第５実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、ターミナルの側面に、粗化領域と非粗化領域を設けた。これに代えて、半導体素子のパッドに、粗化領域と非粗化領域を設けてもよい。 (Fifth Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, a roughened region and a non-roughened region are provided on the side surface of the terminal. Instead of this, the pad of the semiconductor element may be provided with a roughened region and a non-roughened region.

図２６は、本実施形態の半導体装置において、半導体素子周辺を示す平面図である。図２６は、図１２に対応している。図２６では、領域の明確化のために、粗化領域にハッチングを施している。図２６では、上アーム側の半導体素子を示すが、下アーム側も同様の構成を有している。 FIG. 26 is a plan view showing the periphery of a semiconductor element in the semiconductor device of the present embodiment. FIG. 26 corresponds to FIG. In FIG. 26, the roughened region is hatched in order to clarify the region. FIG. 26 shows the semiconductor element on the upper arm side, but the lower arm side also has the same configuration.

図２６に示すように、本実施形態の半導体素子３０において、パッド３３は、粗化領域３３０と、非粗化領域３３１を有している。図示を省略するが、粗化領域３３０は、ターミナル６０の粗化領域６１同様、凹凸酸化膜が形成された領域である。非粗化領域３３１は、凹凸酸化膜が形成されていない領域である。 As shown in FIG. 26, in the semiconductor element 30 of the present embodiment, the pad 33 has a roughened region 330 and a non-roughened region 331. Although not shown, the roughened region 330 is a region where an uneven oxide film is formed, like the roughened region 61 of the terminal 60. The non-roughened region 331 is a region in which the uneven oxide film is not formed.

非粗化領域３３１は、ボンディングワイヤ９５の接続箇所を含んでいる。粗化領域３３０は、非粗化領域３３１の周りに設けられている。粗化領域３３０は、非粗化領域３３１を取り囲んでもよい。本実施形態の粗化領域３３０は、平面視において環状をなしており、粗化領域３３０の内側の領域が非粗化領域３３１となっている。 The non-roughened region 331 includes a connection point of the bonding wire 95. The roughened region 330 is provided around the non-roughened region 331. The roughened region 330 may surround the non-roughened region 331. The roughened region 330 of the present embodiment has an annular shape in a plan view, and the region inside the roughened region 330 is a non-roughened region 331.

パッド３３は、エミッタ電極３１と同様の構成を有している。パッド３３は、下地電極と、下地電極上に積層された接続電極を有する多層構造をなしている。下地電極は、たとえばＡｌ（アルミニウム）を主成分とする材料を用いて形成されている。本実施形態では、ＡｌＳｉ、ＡｌＳｉＣｕなどのＡｌ合金を材料としている。接続電極は、Ｎｉ（ニッケル）層を少なくとも含んでいる。Ｎｉは、下地電極を構成するＡｌ合金よりも硬い。接続電極は、Ｎｉ層上に、さらにＡｕ（金）層を備えてもよい。 The pad 33 has the same configuration as the emitter electrode 31. The pad 33 has a multi-layer structure having a base electrode and a connection electrode laminated on the base electrode. The base electrode is formed by using, for example, a material containing Al (aluminum) as a main component. In this embodiment, an Al alloy such as AlSi or AlSiCu is used as a material. The connecting electrode contains at least a Ni (nickel) layer. Ni is harder than the Al alloy constituting the base electrode. The connection electrode may further include an Au (gold) layer on the Ni layer.

上記した構成のパッド３３において、下地電極がターミナル６０の母材６３に相当し、接続電極が金属膜６４に相当する。よって、接続電極にレーザ光を照射することで、凹凸酸化膜６５と同様の凹凸酸化膜を形成することができる。 In the pad 33 having the above configuration, the base electrode corresponds to the base material 63 of the terminal 60, and the connection electrode corresponds to the metal film 64. Therefore, by irradiating the connection electrode with a laser beam, it is possible to form an uneven oxide film similar to the uneven oxide film 65.

たとえば、パッド３３の外周縁部にレーザ光を照射し、外周縁部に凹凸酸化膜を形成して環状の粗化領域３３０を設けてもよい。また、図２７に示すように、パッド３３の全域に凹凸酸化膜を形成して粗化領域３３０とした後、ボンディングワイヤ９５を超音波接合によりパッド３３に接続してもよい。超音波接合により酸化膜が除去されるため、パッド３３において、ボンディングワイヤ９５の接続箇所を含む所定の領域が非粗化領域３３１となる。 For example, the outer peripheral edge portion of the pad 33 may be irradiated with laser light to form an uneven oxide film on the outer peripheral edge portion to provide an annular roughened region 330. Further, as shown in FIG. 27, after forming an uneven oxide film over the entire area of the pad 33 to form a roughened region 330, the bonding wire 95 may be connected to the pad 33 by ultrasonic bonding. Since the oxide film is removed by ultrasonic bonding, a predetermined region including the connection portion of the bonding wire 95 becomes the non-roughened region 331 in the pad 33.

＜第５実施形態のまとめ＞
本実施形態では、半導体素子３０のパッド３３の一部を粗化領域３３０とし、残りの部分を非粗化領域３３１としている。粗化領域３３０を構成する図示しない凹凸酸化膜は、先行実施形態に示した凹凸酸化膜６５同様、表面に非常に微細な凹凸を有している。このため、封止樹脂体２０が絡みつき、アンカー効果が生じる。また、封止樹脂体２０との接触面積が増える。粗化領域３３０における封止樹脂体２０と密着力は、非粗化領域３３１よりも高いため、パッド３３からの封止樹脂体２０の剥離を抑制することができる。よって、ボンディングワイヤ９５にかかる応力を低減し、ひいてはボンディングワイヤ９５の破断を抑制することができる。 <Summary of the fifth embodiment>
In the present embodiment, a part of the pad 33 of the semiconductor element 30 is a roughened region 330, and the remaining portion is a non-roughened region 331. The uneven oxide film (not shown) constituting the roughened region 330 has very fine unevenness on the surface like the uneven oxide film 65 shown in the prior embodiment. Therefore, the sealing resin body 20 is entangled and an anchor effect is generated. In addition, the contact area with the sealing resin body 20 increases. Since the adhesion to the sealing resin body 20 in the roughened region 330 is higher than that in the non-roughened region 331, peeling of the sealing resin body 20 from the pad 33 can be suppressed. Therefore, the stress applied to the bonding wire 95 can be reduced, and eventually the bonding wire 95 can be suppressed from breaking.

特に本実施形態では、非粗化領域３３１の周囲に粗化領域３３０を設けている。ボンディング周りの全周において、パッド３３から封止樹脂体２０が剥離するのを抑制することができる。よって、ボンディングワイヤ９５にかかる応力をさらに低減することができる。 In particular, in the present embodiment, the roughened region 330 is provided around the non-roughened region 331. It is possible to prevent the sealing resin body 20 from peeling off from the pad 33 on the entire circumference around the bonding. Therefore, the stress applied to the bonding wire 95 can be further reduced.

本実施形態に示した構成は、先行実施形態に記載した種々の構成との組み合わせが可能である。 The configuration shown in this embodiment can be combined with various configurations described in the preceding embodiments.

（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。 (Other embodiments)
The disclosure in this specification, drawings and the like is not limited to the exemplified embodiments. Disclosures include exemplary embodiments and modifications by those skilled in the art based on them. For example, the disclosure is not limited to the parts and / or combinations of elements shown in the embodiments. Disclosure can be carried out in various combinations. The disclosure can have additional parts that can be added to the embodiment. Disclosures include those in which the parts and / or elements of the embodiment are omitted. Disclosures include the replacement or combination of parts and / or elements between one embodiment and another. The technical scope disclosed is not limited to the description of the embodiments. Some technical scopes disclosed are indicated by the claims description and should be understood to include all modifications within the meaning and scope equivalent to the claims description.

明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 Disclosure in the description, drawings, etc. is not limited by the description of the scope of claims. The disclosure in the description, drawings, etc. includes the technical ideas described in the claims, and further covers a wider variety of technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the description, drawings, etc. without being bound by the description of the scope of claims.

ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で（例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など）解釈されるべきである。この明細書で使用される場合、用語「および／または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。 When an element or layer is mentioned as "on top", "connected", "connected" or "bonded", it is relative to the other element or layer. And may be directly above, connected, connected, or coupled, and may also have intervening elements or layers. In contrast, one element is "directly above", "directly connected", "directly connected" or "directly connected" to another element or layer. If is mentioned, there are no intervening elements or intervening layers. Other terms used to describe relationships between elements are similar (eg, "between" vs. "directly between", "adjacent" vs. "directly adjacent", etc. ) Should be interpreted. As used herein, the term "and / or" includes any combination, and all combinations, with respect to one or more of the related listed items.

空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく（９０度または他の向きに回転されてもよい）、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。 Spatically relative terms "inside", "outside", "back", "bottom", "low", "top", "high", etc. are one element or feature as illustrated. It is used herein to facilitate descriptions that describe the relationship to other elements or features. Spatial relative terms can be intended to include different orientations of the device being used or operated, in addition to the orientations depicted in the drawings. For example, when the device in the figure is flipped over, an element described as "below" or "just below" another element or feature is directed "above" another element or feature. Therefore, the term "bottom" can include both top and bottom orientations. The device may be oriented in the other direction (rotated 90 degrees or in any other direction) and the spatially relative descriptors used herein shall be construed accordingly. ..

車両の駆動システム１は、上記した構成に限定されない。たとえば、ひとつのモータジェネレータ３を備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置４が、電力変換部として、インバータ６を備える例を示したが、これに限定されない。複数の電力変換部を備えてもよい。たとえば、複数のインバータを備えてもよい。インバータとコンバータを備えてもよい。 The vehicle drive system 1 is not limited to the above configuration. For example, an example including one motor generator 3 is shown, but the present invention is not limited thereto. A plurality of motor generators may be provided. An example is shown in which the power conversion device 4 includes an inverter 6 as a power conversion unit, but the present invention is not limited to this. A plurality of power conversion units may be provided. For example, a plurality of inverters may be provided. It may be equipped with an inverter and a converter.

半導体素子３０が、ＲＣ－ＩＧＢＴ素子を有する例を示したが、これに限定されない。ＩＧＢＴ１１とＦＷＤ１２を別チップ（別の半導体素子）としてもよい。スイッチング素子としてＩＧＢＴ１１の例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。 An example is shown in which the semiconductor element 30 has an RC-IGBT element, but the present invention is not limited thereto. The IGBT 11 and the FWD 12 may be used as different chips (different semiconductor elements). Although an example of the IGBT 11 is shown as a switching element, the present invention is not limited to this. For example, MOSFET can be adopted.

半導体装置１５が、一相分の上下アーム回路９を構成する複数の半導体素子３０（３０Ｈ、３０Ｌ）を備える例を示したが、これに限定されない。ひとつのアームを構成する半導体素子３０のみを備えてもよい。半導体装置１５は、たとえば、一面に主電極を有し、ひとつのアームを構成する半導体素子と、半導体素子の熱を放熱する放熱部材と、主電極と放熱部材との間に介在するターミナルと、主電極とターミナルとの間に接合部を形成するはんだを備えればよい。 An example is shown in which the semiconductor device 15 includes a plurality of semiconductor elements 30 (30H, 30L) constituting the upper and lower arm circuits 9 for one phase, but the present invention is not limited thereto. Only the semiconductor element 30 constituting one arm may be provided. The semiconductor device 15 has, for example, a semiconductor element having a main electrode on one surface and constituting one arm, a heat radiating member that dissipates heat from the semiconductor element, and a terminal interposed between the main electrode and the radiating member. A solder that forms a joint between the main electrode and the terminal may be provided.

ヒートシンク４０、５０の裏面４０ｂ、５０ｂが、封止樹脂体２０から露出する例を示したが、これに限定されない。裏面４０ｂ、５０ｂの少なくとも一方が、封止樹脂体２０によって覆われた構成としてもよい。裏面４０ｂ、５０ｂの少なくとも一方が、封止樹脂体２０とは別の図示しない絶縁部材によって覆われた構成としてもよい。 An example is shown in which the back surfaces 40b and 50b of the heat sinks 40 and 50 are exposed from the sealing resin body 20, but the present invention is not limited thereto. At least one of the back surfaces 40b and 50b may be covered with the sealing resin body 20. At least one of the back surfaces 40b and 50b may be covered with an insulating member (not shown) different from the sealing resin body 20.

信号端子８５がボンディングワイヤ９５を介してパッド３３に接続される例を示したが、これに限定されない。たとえば信号端子８５を、はんだを介してパッド３３に接続してもよい。 An example is shown in which the signal terminal 85 is connected to the pad 33 via the bonding wire 95, but the present invention is not limited thereto. For example, the signal terminal 85 may be connected to the pad 33 via solder.

ヒートシンク５０が溝５１を有する例を示したが、溝５１を排除した構成としてもよい。同様に、継手部７１、７２の溝７３を排除した構成としてもよい。 Although the example in which the heat sink 50 has the groove 51 is shown, the groove 51 may be excluded. Similarly, the groove 73 of the joint portions 71 and 72 may be excluded.

１…駆動システム、２…直流電源、３…モータジェネレータ、４…電力変換装置４…平滑コンデンサ、６…インバータ、７…Ｐライン、８…Ｎライン、９…上下アーム回路、９Ｈ…上アーム、９Ｌ…下アーム、１０…出力ライン、１１…ＩＧＢＴ、１２…ＦＷＤ、１５…半導体装置、２０…封止樹脂体、２０ａ…一面、２０ｂ…裏面、２０ｃ、２０ｄ…側面、３０、３０Ｈ、３０Ｌ…半導体素子、３１…エミッタ電極、３２…コレクタ電極、３３…パッド、３３０…粗化領域、３３１…非粗化領域、３４…保護膜、４０、４０Ｈ、４０Ｌ…ヒートシンク、４０ａ…実装面、４０ｂ…裏面、５０、５０Ｈ、５０Ｌ…ヒートシンク、５０ａ…実装面、５０ｂ…裏面、５１…溝、６０、６０Ｈ、６０Ｌ…ターミナル、６０ａ、６０ｂ…端面、６０ｃ…側面、６００、６０１、６０２、６０３…平面部、６０４、６０５、６０６、６０７…角部、６１…粗化領域、６２…非粗化領域、６３…母材、６４…金属膜、６５…凹凸酸化膜、６６…凹部、７０、７１、７２…継手部、７３…溝、７４…凸部、８０、８１、８２…主端子、８１ａ…接続部、８５…信号端子、９０、９１、９２、９３、９４…はんだ、９１ａ…フィレット、９５…ボンディングワイヤ、９６…リードフレーム、９７…吊りリード、９８…タイバー 1 ... Drive system, 2 ... DC power supply, 3 ... Motor generator, 4 ... Power converter 4 ... Smoothing capacitor, 6 ... Inverter, 7 ... P line, 8 ... N line, 9 ... Upper and lower arm circuit, 9H ... Upper arm, 9L ... Lower arm, 10 ... Output line, 11 ... IGBT, 12 ... FWD, 15 ... Semiconductor device, 20 ... Sealing resin body, 20a ... One side, 20b ... Back side, 20c, 20d ... Side surface, 30, 30H, 30L ... Semiconductor element, 31 ... emitter electrode, 32 ... collector electrode, 33 ... pad, 330 ... roughened region, 331 ... non-roughened region, 34 ... protective film, 40, 40H, 40L ... heat sink, 40a ... mounting surface, 40b ... Back surface, 50, 50H, 50L ... Heat sink, 50a ... Mounting surface, 50b ... Back surface, 51 ... Groove, 60, 60H, 60L ... Terminal, 60a, 60b ... End face, 60c ... Side surface, 600, 601, 602, 603 ... Flat surface Part, 604, 605, 606, 607 ... Corner part, 61 ... Roughened area, 62 ... Non-roughened area, 63 ... Base material, 64 ... Metal film, 65 ... Concavo-convex oxide film, 66 ... Recessed area, 70, 71, 72 ... Joint part, 73 ... Groove, 74 ... Convex part, 80, 81, 82 ... Main terminal, 81a ... Connection part, 85 ... Signal terminal, 90, 91, 92, 93, 94 ... Solder, 91a ... Fillet, 95 ... Bonding wire, 96 ... Lead frame, 97 ... Suspended lead, 98 ... Tie bar

Claims (10)

一面に形成された主電極（３１）を有する半導体素子（３０）と、
前記半導体素子の生じた熱を外部に放熱する放熱部材（５０）と、
前記主電極に対向する第１端面（６０ａ）と、前記放熱部材に対向する第２端面（６０ｂ）と、前記第１端面および前記第２端面とに連なる側面（６０ｃ）とを有し、前記主電極と前記放熱部材との間に介在するターミナル（６０）と、
前記主電極と前記ターミナルとの間に接合部を形成するはんだ（９１）と、
前記半導体素子、前記放熱部材、前記ターミナル、および前記はんだを一体的に封止する封止樹脂体（２０）と、
を備え、
前記ターミナルは、母材（６３）と、前記母材の表面に形成された金属膜（６４）と、前記金属膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜（６５）と、を有し、
前記側面は、前記凹凸酸化膜が形成された領域である粗化領域（６１）と、前記凹凸酸化膜が形成されていない領域である非粗化領域（６２）と、を有し、
前記側面において前記半導体素子側の端部の一部分に前記非粗化領域が設けられ、前記端部の残りの部分に前記粗化領域が設けられている半導体装置。 A semiconductor device (30) having a main electrode (31) formed on one surface,
A heat radiating member (50) that dissipates the heat generated by the semiconductor element to the outside,
It has a first end surface (60a) facing the main electrode, a second end surface (60b) facing the heat radiating member, and a side surface (60c) connected to the first end surface and the second end surface. A terminal (60) interposed between the main electrode and the heat radiating member,
Solder (91) forming a joint between the main electrode and the terminal, and
A sealing resin body (20) that integrally seals the semiconductor element, the heat radiating member, the terminal, and the solder.
Equipped with
The terminal is an oxide of the same metal as the base metal (63), the metal film (64) formed on the surface of the base material, and the metal as the main component of the metal film, and the surface is continuously uneven. With an uneven oxide film (65),
The side surface has a roughened region (61) in which the uneven oxide film is formed and a non-roughened region (62) in which the uneven oxide film is not formed.
A semiconductor device in which the non-roughened region is provided on a part of an end portion on the semiconductor element side on the side surface, and the roughened region is provided on the remaining portion of the end portion. 前記ターミナルは、前記半導体素子の板厚方向からの平面視において多角形状をなし、複数の平面部（６００～６０３）と、隣り合う前記平面部の間にそれぞれ設けられた角部（６０４～６０７）と、を有している請求項１に記載の半導体装置。 The terminal has a polygonal shape in a plan view from the plate thickness direction of the semiconductor element, and is provided between a plurality of flat surface portions (600 to 603) and adjacent flat surface portions (604 to 607). ), The semiconductor device according to claim 1. 前記側面の前記端部において、
前記非粗化領域は、前記平面部のそれぞれに設けられ、
前記粗化領域は、前記角部のそれぞれに設けられている請求項２に記載の半導体装置。 At the end of the side surface
The non-roughened region is provided in each of the plane portions, and the non-roughened region is provided in each of the plane portions.
The semiconductor device according to claim 2, wherein the roughened region is provided in each of the corner portions. 前記側面の前記端部において、
前記非粗化領域は、前記角部のそれぞれに設けられ、
前記粗化領域は、前記平面部のそれぞれに設けられている請求項２に記載の半導体装置。 At the end of the side surface
The non-roughened region is provided at each of the corners.
The semiconductor device according to claim 2, wherein the roughened region is provided in each of the flat surface portions. 前記非粗化領域および前記粗化領域は、前記平面部のそれぞれにおいて、周方向に沿って交互に設けられている請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the non-roughened region and the roughened region are alternately provided along the circumferential direction in each of the plane portions. 前記非粗化領域は、互いに対向する前記平面部のそれぞれに設けられている請求項２または請求項３に記載の半導体装置。 The semiconductor device according to claim 2 or 3, wherein the non-roughened region is provided on each of the plane portions facing each other. 前記非粗化領域は、対角の前記角部のそれぞれに設けられている請求項２または請求項４に記載の半導体装置。 The semiconductor device according to claim 2 or 4, wherein the non-roughened region is provided at each of the diagonal corners. 前記半導体素子は、前記一面において前記主電極とは離れた位置に形成されたパッド（３３）を有し、
前記非粗化領域は、前記パッド側の前記平面部または前記角部にのみ設けられている請求項２に記載の半導体装置。 The semiconductor element has a pad (33) formed at a position separated from the main electrode on the one surface.
The semiconductor device according to claim 2, wherein the non-roughened region is provided only on the flat surface portion or the corner portion on the pad side. 前記側面の前記端部に設けられた前記非粗化領域および前記粗化領域は、前記半導体素子の板厚方向からの平面視において、前記ターミナルの中心を通り、前記板厚方向に直交する第１方向に平行な第１仮想線、および、前記ターミナルの中心を通り、前記板厚方向および前記第１方向に直交する第２方向に平行な第２仮想線、の少なくとも一方に対して線対称配置とされている請求項１～６いずれか１項に記載の半導体装置。 The non-roughened region and the roughened region provided at the end of the side surface pass through the center of the terminal and are orthogonal to the plate thickness direction in a plan view from the plate thickness direction of the semiconductor element. Line symmetry with respect to at least one of a first virtual line parallel to one direction and a second virtual line passing through the center of the terminal and parallel to the plate thickness direction and the second direction orthogonal to the first direction. The semiconductor device according to any one of claims 1 to 6, which is arranged. 前記側面の前記端部に設けられた前記非粗化領域および前記粗化領域は、前記半導体素子の板厚方向からの平面視において、前記ターミナルの中心を通り、前記板厚方向に平行な軸に対して、回転対称配置とされている請求項１～７いずれか１項に記載の半導体装置。 The non-roughened region and the roughened region provided at the end of the side surface pass through the center of the terminal and are parallel to the plate thickness direction in a plan view of the semiconductor element from the plate thickness direction. The semiconductor device according to any one of claims 1 to 7, which has a rotationally symmetric arrangement.
JP2020110671A 2020-06-26 2020-06-26 semiconductor equipment Active JP7363682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020110671A JP7363682B2 (en) 2020-06-26 2020-06-26 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110671A JP7363682B2 (en) 2020-06-26 2020-06-26 semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2022007599A true JP2022007599A (en) 2022-01-13
JP7363682B2 JP7363682B2 (en) 2023-10-18

Family

ID=80109860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110671A Active JP7363682B2 (en) 2020-06-26 2020-06-26 semiconductor equipment

Country Status (1)

Country Link
JP (1) JP7363682B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126057A (en) 2013-12-26 2015-07-06 トヨタ自動車株式会社 Method of manufacturing semiconductor module
JP2015144188A (en) 2014-01-31 2015-08-06 株式会社東芝 Semiconductor device and manufacturing method of the same
JP6578900B2 (en) 2014-12-10 2019-09-25 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2018041871A (en) 2016-09-08 2018-03-15 本田技研工業株式会社 Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP7363682B2 (en) 2023-10-18

Similar Documents

Publication Publication Date Title
US10692792B2 (en) Electronic device
US10236230B2 (en) Electronic device and method for manufacturing the same
US20240079292A1 (en) Semiconductor device
JP2019176058A (en) Semiconductor device
US20230040316A1 (en) Semiconductor device and power converter
JP7363682B2 (en) semiconductor equipment
US20240079372A1 (en) Semiconductor device
US20240079291A1 (en) Semiconductor device
US20240087978A1 (en) Semiconductor device
US20240079290A1 (en) Semiconductor device
US20240071862A1 (en) Semiconductor device
WO2024048371A1 (en) Semiconductor device
US20240071861A1 (en) Semiconductor device
JP7327134B2 (en) semiconductor equipment
US20240079383A1 (en) Semiconductor device
WO2022249807A1 (en) Semiconductor device
JP6885522B1 (en) Semiconductor device, power conversion device and manufacturing method of semiconductor device
WO2022049997A1 (en) Element package and semiconductor device
WO2024062845A1 (en) Semiconductor device
WO2022249805A1 (en) Semiconductor device
WO2022249812A1 (en) Semiconductor device
WO2022249811A1 (en) Semiconductor device
WO2023162501A1 (en) Semiconductor device
JP2023078915A (en) Semiconductor device and manufacturing method thereof
JP2022123611A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230918

R151 Written notification of patent or utility model registration

Ref document number: 7363682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151