JP2022006539A - 磁気記憶装置および磁気記憶装置の制御方法 - Google Patents

磁気記憶装置および磁気記憶装置の制御方法 Download PDF

Info

Publication number
JP2022006539A
JP2022006539A JP2020108821A JP2020108821A JP2022006539A JP 2022006539 A JP2022006539 A JP 2022006539A JP 2020108821 A JP2020108821 A JP 2020108821A JP 2020108821 A JP2020108821 A JP 2020108821A JP 2022006539 A JP2022006539 A JP 2022006539A
Authority
JP
Japan
Prior art keywords
magnetic
magnetic field
storage device
memory
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020108821A
Other languages
English (en)
Inventor
洋介 小林
Yosuke Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020108821A priority Critical patent/JP2022006539A/ja
Priority to US17/003,931 priority patent/US11610618B2/en
Priority to TW109139315A priority patent/TWI755145B/zh
Priority to CN202011309061.8A priority patent/CN113838499B/zh
Publication of JP2022006539A publication Critical patent/JP2022006539A/ja
Priority to US18/170,257 priority patent/US20230197134A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

Figure 2022006539000001
【課題】信頼性の高い磁気記憶装置および磁気記憶装置の制御方法を提供する。
【解決手段】実施形態に係る磁気記憶装置は、データを記憶可能な磁気抵抗効果素子を有する不揮発性磁気メモリを備える。また、磁場の大きさを測定する磁気センサを備える。さらに、データに含まれるエラーの検出および訂正を第１時間間隔毎に行うコントローラを備える。コントローラは、磁気センサが測定した磁場の大きさが第１時間に基づいて設定される閾値以上であると第１時間間隔よりも短い第２時間間隔毎にデータに含まれるエラーの検出および訂正を行う。
【選択図】図５

Description

本発明の実施形態は、磁気記憶装置および磁気記憶装置の制御方法に関する。
磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が知られている。
米国特許第１０５６２６５８号明細書
信頼性の高い磁気記憶装置および磁気記憶装置の制御方法を提供することである。
実施形態に係る磁気記憶装置は、データを記憶可能な磁気抵抗効果素子を有する不揮発性磁気メモリを備える。また、磁場の大きさを測定する磁気センサを備える。さらに、データに含まれるエラーの検出および訂正を第１時間間隔毎に行うコントローラを備える。コントローラは、磁気センサが測定した磁場の大きさが第１時間に基づいて設定される閾値以上であると第１時間間隔よりも短い第２時間間隔毎にデータに含まれるエラーの検出および訂正を行う。
第１実施形態に係る磁気記憶装置のブロック図である。 第１実施形態に係る不揮発性磁気メモリのブロック図である。 第１実施形態に係る磁気記憶装置のスクラブ制御部のブロック図である。 第１実施形態に係る磁気記憶装置の許容時間と外部磁場の大きさとの関係を示すグラフの一例である。 第１実施形態に係る磁気記憶装置のスクラブ処理の制御方法について説明する図である。 比較例に係る磁気記憶装置のスクラブ処理を説明する図である。 第１実施形態に係る磁気記憶装置のスクラブ処理を説明する図である。 第２実施形態に係る磁気記憶装置のブロック図である。 第２実施形態に係る磁気記憶装置の書き込み回数制御部のブロック図である。 第２実施形態に係る磁気記憶装置のライトエラーレート（ＷＥＲ）と外部磁場の大きさとの関係を説明する図である。 第２実施形態に係る磁気記憶装置のデータ書き込みの制御方法について説明する図である。 第２実施形態に係る磁気記憶装置のデータ書き込みの制御方法について説明する図である。 比較例に係る磁気記憶装置のＷＥＲと外部磁場の大きさとの関係を説明する図である。 第２実施形態の変形例に係る磁気記憶装置のブロック図である。 第２実施形態の変形例に係る不揮発性磁気メモリのブロック図である。 第２実施形態の変形例に係る書き込み回数制御部のブロック図である。 第２実施形態の変形例に係る書き込み回路のブロック図である。 その他の変形例に係る磁気記憶装置のメモリコントローラ、不揮発性磁気メモリ及び磁気センサを第１チップに実装する構成例を示すブロック図である。 その他の変形例に係る磁気記憶装置の不揮発性磁気メモリと磁気センサを第２チップ、メモリコントローラを第３チップに実装する構成例を示すブロック図である。 その他の変形例に係る磁気記憶装置のメモリコントローラと磁気センサを第４チップ、不揮発性磁気メモリを第５チップに実装する構成例を示すブロック図である。 その他の変形例に係る磁気記憶装置のメモリコントローラ、不揮発性磁気メモリ及び磁気センサを各々別のチップに実装する構成例を示すブロック図である。
以下、実施形態の磁気記憶装置１について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し、説明を省略する。
（１）第１実施形態
図１乃至図７を参照して、本実施形態の磁気記憶装置１について説明する。
（１）‐（ａ）磁気記憶装置の構成例
図１は、磁気記憶装置１のブロック図である。磁気記憶装置１は、メモリコントローラ２、不揮発性磁気メモリ３及び磁気センサ４を備える。
メモリコントローラ２は、ホストインターフェース（Ｉ／Ｆ）２０と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１と、ＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｎｇ）回路２２と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２４と、読み出し及び書き込み制御部２５と、メモリインターフェース（Ｉ／Ｆ）と２６と、磁気センサインターフェース（Ｉ／Ｆ）２７と、スクラブ制御部２８と、が内部バス２９を介して相互に接続された構成を有する。
ホストＩ／Ｆ２０は、メモリコントローラ２とホスト５との間のインターフェース処理を行う。ホストＩ／Ｆ２０は、接続線６を介してホスト５と通信可能に接続される。接続線６は、例えば電源線、データバス、及びコマンド線等を含む。
ＣＰＵ２１は、磁気記憶装置１全体の動作を制御する。このＣＰＵ２１を制御するプログラムは、ＲＯＭ２３の中に格納されているファームウェア（制御プログラム等）を用いるか、あるいは、ＲＯＭ２３に保持されているプログラムをＲＡＭ２４上にロードして所定の処理を実行する。すなわち、ＣＰＵ２１は、各種のテーブルをＲＡＭ２４上に作成し、ホスト５からライト（書き込み）コマンド、リード（読み出し）コマンド、イレース（消去）コマンドを受けて、不揮発性磁気メモリ３に対し、データ書き込み、データ読み出し、及びデータ消去を行う。不揮発性磁気メモリ３へのデータ書き込みや不揮発性磁気メモリ３からのデータ読み出し等のデータ転送は、ホストＩ／Ｆ２０及びメモリＩ／Ｆ２６等を介して外部のホスト５との間で行われる。
ＥＣＣ回路２２は、例えば、誤り訂正機能を備えた符号化／復号回路であり、不揮発性磁気メモリ３へ書き込むデータをＢＣＨ（Ｂｏｓｅ Ｃｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎｇｈｅｍ）符号などの誤り訂正符号で符号化する。また、不揮発性磁気メモリ３から読み出されたデータ中のエラーを訂正する。
ＲＯＭ２３は、ＣＰＵ２１により使用される制御プログラムなどのファームウェアを格納する。ＲＡＭ２４は、ＣＰＵ２１の作業エリアとして使用され、制御プログラムや各種のテーブルを記憶する。
読み出し及び書き込み制御部２５は、メモリセルアレイ３６からのデータの読み出し、及びメモリセルアレイ３６へのデータの書き込みを制御する。読み出し及び書き込み制御部２５は、コマンド及びアドレスに基づいて、後述するワード線ドライバ３３及びビット線ドライバ３５を制御する。これにより、アドレスによって指定された１または複数のデータに対して、後述するメモリセルＭＣからの読み出し、及び、メモリセルＭＣへの書き込みが行われる。なお、以降の説明にて、コマンドを命令や要求と称する場合もある。
メモリＩ／Ｆ２６は、接続線７を介して不揮発性磁気メモリ３と通信可能に接続される。接続線７は、例えば電源線、データバス、及びコマンド線等を含む。メモリＩ／Ｆ２６は、メモリコントローラ２と不揮発性磁気メモリ３との間の信号の伝送を制御する。メモリＩ／Ｆ２６は、ホスト５からのコマンド及びアドレス、並びにホスト５からのコマンド及びアドレスに基づく書き込みデータを入出力回路３０に供給する。また、入出力回路３０から読み出しデータを受け取る。
磁気センサＩ／Ｆ２７は、メモリコントローラ２と磁気センサ４との間のインターフェース処理を行う。磁気センサＩ／Ｆ２７は、接続線８を介して磁気センサ４と通信可能に接続される。接続線８は、例えば電源線、データバス、及びコマンド線等を含む。
スクラブ制御部２８は、スクラブ処理を制御する。スクラブ処理とは、エラー検出及び訂正を予め定められた範囲のデータ記憶領域に対し定期的に行い、エラーが訂正不能な水準（ＥＣＣ許容限界）にまで発展することを未然に防ぐ処理をいう。スクラブ処理は、メモリセルＭＣに保持されるデータの検査および再書き込みを含む。ただし、データの再書き込みは必要に応じて行う。なお、以降の説明にて、スクラブ処理のことをスクラビングと称する場合もある。
スクラブ制御部２８は、ＣＰＵ２１からスクラブコマンドを受け取ると、複数のメモリセルＭＣが保持するデータのスクラブ処理を行う。１回のスクラブ動作の対象となるメモリセルＭＣの範囲は、スクラブ実行単位と称され、予め決められている。スクラブ実行単位は、例えば一括して読み出されるメモリセルＭＣに基づいて定められてもよい。あるいは、スクラブ実行単位は、メモリセルアレイ３６内におけるメモリセルＭＣの位置に基づいて定められてもよい。
次に、図２を参照して不揮発性磁気メモリ３の構成について説明する。図２は、不揮発性磁気メモリ３のブロック図である。不揮発性磁気メモリ３は、入出力回路３０、シーケンサ３１、ロウデコーダ３２、ワード線ドライバ３３、カラムデコーダ３４、ビット線ドライバ３５、メモリセルアレイ３６、書き込み回路３７、読み出し回路３８及びスイッチ回路３９を有する。
不揮発性磁気メモリ３は、例えば、ＳＴＴ（Ｓｐｉｎ－Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ）型ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。ＭＲＡＭでは、例えば、磁気抵抗効果素子としてのＭＴＪ（Ｍａｇｎｅｔｅｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子を記憶素子として用いる。
より具体的には、ＭＴＪ素子は、２つの磁性層と、その間の非磁性層とを含む。第１の磁性層は、その磁化または磁気異方性の向きが不変である。第２の磁性層は、その磁化または磁気異方性の向きが可変である。第１の磁性層から第２の磁性層に向かって書き込み電流が流れると、２つの磁性層の磁化の向きが平行になる。２つの磁性層の磁化の向きが平行であると、ＭＴＪ素子は最小の抵抗値を示す。第２の磁性層から第１の磁性層に向かって書き込み電流が流れると、２つの磁性層の磁化の向きは反平行になる。２つの磁性層の磁化の向きが反平行であると、ＭＴＪ素子は最大の抵抗値を示す。これらの２つの相違する抵抗値を示す状態を、２値のデータにそれぞれ割り当てる。
不揮発性磁気メモリ３は、メモリコントローラ２からのコマンドＣＭＤ、アドレスＡＤＲ、入力データ（書き込みデータ）ＤＩＮ及び各種の制御信号ＣＮＴを受信する。不揮発性磁気メモリ３は、出力データ（読み出しデータ）ＤＯＵＴを、メモリコントローラ２に送信する。不揮発性磁気メモリ３は、メモリコントローラ２からのコマンドＣＭＤ、アドレスＡＤＲ、及び各種の制御信号ＣＮＴに基づき、書き込み、読み出し、及びスクラブ処理等を行う。不揮発性磁気メモリ３は、例えば、互いに独立して動作可能な複数個のメモリチップを備えてもよい。
メモリセルアレイ３６は、複数のメモリセルＭＣを含む。個々のメモリセルＭＣは、複数のビット線ＢＬ及び複数のワード線ＷＬと接続される。メモリセルＭＣは、ＭＴＪ素子及びセルトランジスタを含む。ＭＴＪ素子は、磁気抵抗効果を使用してデータを保持することができる。セルトランジスタは、ＭＴＪ素子に直列に接続され、ＭＴＪ素子への電源の供給および停止を制御する。
入出力回路３０は、接続線７を介して、メモリコントローラ２のメモリＩ／Ｆ２６と接続されている。入出力回路３０は、メモリコントローラ２からデータＤＩＮを受け取り、受け取ったデータＤＩＮを書き込み回路３７に供給する。また、入出力回路３０は、メモリセルアレイ３６のメモリセルＭＣに格納されていたデータＤＯＵＴを読み出し回路３８から受け取り、データＤＯＵＴとしてメモリコントローラ２に供給する。さらに、入出力回路３０は、メモリコントローラ２からコマンドＣＭＤ及び各種の制御信号ＣＮＴを受け取り、シーケンサ３１に供給する。また、入出力回路３０は、メモリコントローラ２からアドレスＡＤＲを受け取り、ロウデコーダ３２及びカラムデコーダ３４に供給する。
なお、各種の信号ＣＭＤ，ＣＮＴ，ＡＤＲ，ＤＩＮ，ＤＯＵＴは、不揮発性磁気メモリ３のチップ（パッケージ）とは別途に設けられたインターフェース（Ｉ／Ｆ）回路を経由して、不揮発性磁気メモリ３内の所定の回路に供給されてもよい。
シーケンサ３１は、コマンドＣＭＤ及び各種の制御信号ＣＮＴを受信する。シーケンサ３１は、コマンドＣＭＤ及び制御信号ＣＮＴに基づいて、不揮発性磁気メモリ３内の各回路３２～３９の動作を制御する。シーケンサ３１は、不揮発性磁気メモリ３内の動作状況に応じて、制御信号ＣＮＴを、メモリコントローラ２に送信できる。例えば、シーケンサ３１は、書き込み動作及び読み出し動作に関する各種の情報を、設定情報として保持している。
ロウデコーダ３２は、アドレスＡＤＲに含まれるロウアドレスを、デコードする。ワード線ドライバ３３は、ロウアドレスのデコード結果に基づいて、メモリセルアレイ３６のロウ（例えば、ワード線ＷＬ）を選択する。ワード線ドライバ３３は、ワード線ＷＬに所定の電圧を供給できる。
カラムデコーダ３４は、アドレスＡＤＲに含まれるカラムアドレスを、デコードする。ビット線ドライバ３５は、カラムアドレスのデコード結果に基づいて、メモリセルアレイ３６のカラム（例えば、ビット線ＢＬ）を選択する。ビット線ドライバ３５は、スイッチ回路３９を介して、メモリセルアレイ３６に接続されている。ビット線ドライバ３５は、ビット線ＢＬに所定の電圧を供給できる。
書き込み回路３７は、書き込み動作時に、アドレスＡＤＲに基づいて選択されたメモリセルＭＣ（選択セル）に、データの書き込みのための各種の電圧及び／又は電流を供給する。例えば、データＤＩＮは、メモリセルアレイ３６に書き込まれるべきデータとして、書き込み回路３７に供給される。これによって、書き込み回路３７は、データＤＩＮをメモリセルＭＣ内に書き込む。書き込み回路３７は、例えば、書き込みドライバ／シンクなどを含む。
読み出し回路３８は、読み出し動作時に、アドレスＡＤＲに基づいた選択セルに、データの読み出しのための各種の電圧及び／又は電流を供給する。これによって、メモリセルＭＣ内に格納されているデータが、読み出される。
読み出し回路３８は、メモリセルアレイ３６から読み出されたデータを、出力データＤＯＵＴとして、不揮発性磁気メモリ３の外部に出力する。読み出し回路３８は、例えば、読み出しドライバ及びセンスアンプ回路などを含む。
スイッチ回路３９は、書き込み回路３７及び読み出し回路３８のいずれか一方を、メモリセルアレイ３６及びビット線ドライバ３５に接続する。これによって、不揮発性磁気メモリ３は、コマンドＣＭＤに対応した動作を実行する。
次に、図１に戻って磁気センサ４の構成について説明する。磁気センサ４は、外部磁場Ｈｅｘを検出し、測定した外部磁場Ｈｅｘの大きさをメモリコントローラ２に送信する。ここでの外部磁場Ｈｅｘは、不揮発性磁気メモリ３の周囲の外部環境の磁場である。磁気センサ４は、センサ４１と、ＡＤＣ（Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）４２と、演算部４３と、コントローラインターフェース（Ｉ／Ｆ）４４と、が内部バス４５を介して相互に接続される構成を有する。磁気センサ４は、接続線８を介してメモリコントローラ２と通信可能に接続される。接続線８は、例えば電源線、データバス、及びコマンド線等を含む。
センサ４１は、例えばホールＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＭＴＪ素子である。ホールＩＣは、磁束密度の大きさに応じた電圧信号をＡＤＣ４２に入力する。ＭＴＪ素子は、磁気記憶装置１の動作時に、その抵抗値（定電流下での電圧値でも可）を、ＡＤＣ４２に入力する。
ＡＤＣ４２は、センサ４１が出力した電圧信号をデジタル信号に変換して演算部４３に入力する。
演算部４３は、ＡＤＣ４２が出力したデジタル信号を用いて所定の演算をすることにより、外部磁場Ｈｅｘの大きさを求める。
コントローラＩ／Ｆ４４は、メモリコントローラ２と磁気センサ４との間のインターフェース処理を行う。コントローラＩ／Ｆ４４は、演算部４３が求めた外部磁場Ｈｅｘの大きさをメモリコントローラ２に送信する。
ホスト５は、メモリコントローラ２に対し、不揮発性磁気メモリ３における書き込み及び読み出し等の動作を命令する。ホスト５は、接続線６によりメモリコントローラ２と通信可能に接続される。接続線６は、例えば電源線、データバス、及びコマンド線等を含む。
図３は、スクラブ制御部２８のブロック図である。スクラブ制御部２８は、レジスタ２８２、設定部２８４、タイマー２８６及びスクラブ実行部２８８を備える。
レジスタ２８２は、スクラブ処理を行ってからＥＣＣ許容限界に達するまでの時間（許容時間）ｔａと外部磁場Ｈｅｘの大きさとの関係を示す情報を格納する。ＥＣＣ許容限界とは、ＥＣＣ回路２２によるデータ（不良ビット）のエラー訂正が不可能な状態である。なお、許容時間ｔａと外部磁場Ｈｅｘの大きさとの関係を示す情報は、レジスタ２８２の代わりにＲＯＭ２３に格納されてもよい。
レジスタ２８２に格納する情報は、例えば図４に示すグラフ等に対応し、予め取得しておいた管理上のデータである。図４は、許容時間ｔａと外部磁場Ｈｅｘの大きさとの関係を示すグラフの一例である。縦軸（Ｙ軸）が時間ｔで、横軸（Ｘ軸）が外部磁場Ｈｅｘの大きさである。図４に示すように、外部磁場Ｈｅｘが大きいほど、許容時間ｔａは小さくなる。
なお、図４に示すグラフ等に対応する管理上のデータから、現在のスクラビング時間ｔｓｃに対応する許容磁場Ｈａが分かる。スクラビング時間ｔｓｃは、スクラブ処理を行ってから次のスクラブ処理を行うまでの時間である。許容磁場Ｈａとは、所定の時間が経過した時に磁気記憶装置１の不良ビット数がＥＣＣ許容限界に達する外部磁場Ｈｅｘの大きさである。
設定部２８４は、レジスタ２８２に格納されている管理上のデータに基づいて、現在のスクラビング時間ｔｓｃに対応する許容磁場Ｈａの大きさよりも小さい値を閾値磁場Ｈｔｈとして設定する。さらに、設定部２８４は、磁気センサ４から外部磁場Ｈｅｘの大きさを受信する。次に、設定部２８４は、受信した外部磁場Ｈｅｘの大きさと閾値磁場Ｈｔｈの大きさを比較し、外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさ以上（Ｈｅｘ≧Ｈｔｈ）である場合に、スクラビング時間ｔｓｃを現在設定されている時間間隔よりも短い時間に設定する。なお、外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさよりも小さい（Ｈｅｘ＜Ｈｔｈ）場合、スクラビング時間ｔｓｃは、現在設定されている時間間隔のままである。
設定部２８４の動作の一例について図４を参照して説明する。スクラビング時間ｔｓｃがｔ１の場合の許容磁場Ｈａの大きさはＨ１であるため、設定部２８４は、閾値磁場ＨｔｈをＨ１よりも小さいＨ０に設定する。磁気センサ４から受信した外部磁場Ｈｅｘの大きさがＨ０だった場合、閾値磁場以上であるため、設定部２８４は、スクラビング時間ｔｓｃを現在設定されているｔ１よりも短いｔ２に設定する。
タイマー２８６は、直近のスクラブ処理完了から経過した時間（システム時間Ｔ）を測定する。なお、後述するスクラブ実行部２８８が不揮発性磁気メモリ３に対してスクラブ処理を実行すると、タイマー２８６は、これまでの測定値を初期化して新たに測定を開始する。スクラブ実行部２８８は、システム時間Ｔがスクラビング時間ｔｓｃよりも長い場合（Ｔ＞ｔｓｃ）に、不揮発性磁気メモリ３に対してスクラブ処理を実行する。
メモリコントローラ２の上記機能は、ＣＰＵ等のプロセッサ、ＲＯＭ、及びＲＡＭ等のハードウェアにより実現される。例えば、ＲＯＭに保持されているプログラムがＲＡＭ上に読み出され、ＲＡＭ上のプログラムをＣＰＵが実行することにより、メモリコントローラ２の動作が行われる。
（１）‐（ｂ） スクラブ処理の制御方法
次に、図５を用いて磁気記憶装置１のスクラブ処理の制御方法について説明する。
設定部２８４は、レジスタ２８２に格納されている管理上のデータに基づいて、現在のスクラビング時間ｔｓｃに対応する許容磁場Ｈａの大きさよりも小さい値を閾値磁場Ｈｔｈとして設定する（ステップＳ１１）。
磁気センサ４は、外部磁場Ｈｅｘの大きさを測定し、メモリコントローラ２の設定部２８４に入力する（ステップＳ１２）。
設定部２８４は、磁気センサ４から外部磁場Ｈｅｘの大きさを受信し、外部磁場Ｈｅｘの大きさと閾値磁場Ｈｔｈの大きさを比較する（ステップＳ１３）。
外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさよりも小さい（Ｈｅｘ＜Ｈｔｈ）の場合（ステップＳ１３でＹｅｓの場合）、スクラビング時間ｔｓｃは、現在設定されている時間間隔ｔ１のまま（ステップＳ１４）、ステップＳ１６に進む。
外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさ以上（Ｈｅｘ≧Ｈｔｈ）の場合（ステップＳ１３でＮｏの場合）、設定部２８４は、スクラビング時間ｔｓｃを現在設定されている時間間隔ｔ１よりも短い時間間隔（例えば、t＝ｔ２）に設定し（ステップＳ１５）、ステップＳ１６に進む。
システム時間Ｔがスクラビング時間ｔｓｃよりも長い（Ｔ＞ｔｓｃ）場合（ステップＳ１６でＹｅｓの場合）、メモリコントローラ２のスクラブ実行部２８８は、不揮発性磁気メモリ３に対してスクラブ処理を実行し、タイマー２８６は、これまでの測定値を初期化して新たに測定を開始する（ステップＳ１７）。
システム時間Ｔがスクラビング時間ｔｓｃ以下（Ｔ≦ｔｓｃ）の場合（ステップＳ１６でＮｏの場合）、ステップＳ１１に戻って前述したのと同様の処理を行う。以上のように、磁気記憶装置１のスクラブ処理の制御を行う。
ＭＲＡＭは外部磁場によって、ライトエラーやリテンション特性が悪化する。信頼性を保証する観点から、ＭＲＡＭの外部磁場耐性には限界があり、一般的にＭＲＡＭの製品仕様には許容する外部磁場範囲を記載する。しかし、これにより、磁場の発生する環境での製品利用が難しくなり、製品の適用範囲が狭められてしまう。例えば、磁場の発生する環境は、変圧器、高電力仕様のサーバーの電源、電気自動車のモーター、パソコンやモバイル機器のスピーカー付近である。前述の問題を解決するために、一般的にＭＲＡＭには磁気シールドが用いられるが、磁気シールドは実装厚さを増やすという問題がある。
図６は、比較例に係る磁気記憶装置のスクラブ処理を説明する図である。図６に示すグラフは、横軸が時間、縦軸が不良ビット数を示す。また、上段が磁場無しの通常の状態、下段が磁気記憶装置に磁場がかけられた状態を示すグラフである。比較例に係る磁気記憶装置は、磁気センサを備えていない。そのため、固定された時間間隔で不揮発性磁気メモリに対しスクラブ処理を行う。その結果、下段に示すように磁気記憶装置に磁場がかけられリテンション特性が劣化すると、不良ビット数がＥＣＣ許容限界を超えてしまう。その結果、ＥＣＣで当初書き込まれたデータが、正常に復元できなくなる。
図７は、第１実施形態に係る磁気記憶装置１のスクラブ処理を説明する図である。本実施形態に係る磁気記憶装置１は、メモリコントローラ２と不揮発性磁気メモリ３に加えて磁気センサ４を備える。外部磁場Ｈｅｘがかかると磁気センサ４が電圧信号に変換してメモリコントローラ２に入力する。次に、メモリコントローラ２は、磁場の大きさに応じた時間間隔で、不揮発性磁気メモリ３に対してスクラブ処理を行う。そのため、下段に示すように磁場の大きさに応じてスクラブ処理を行う間隔がｔ１よりも短いｔ２に変わり、ＥＣＣ許容限界に至る前にスクラブ処理を行う。よって、外部磁場Ｈｅｘの影響により、ＥＣＣで当初書き込まれたデータが、正常に復元できなくなることはない。
このように、メモリコントローラ２と磁気センサ４を接続することで、磁気記憶装置１のスクラビング時間ｔｓｃを外部磁場Ｈｅｘの大きさに応じて制御することが可能である。その結果、リテンション特性の劣化やライトエラーを抑え、磁気記憶装置１の信頼性と外部磁場耐性を向上できる。即ち、磁気記憶装置１は、高磁場環境でも動作可能であるため、変圧器、高電力仕様のサーバーの電源、電気自動車のモーター、パソコンやモバイル機器のスピーカー付近のような製品および場所へと適用可能である。また、磁気記憶装置１は、磁気シールドを必要としないため、製品の小型化に寄与する。
（２）第２実施形態
図８乃至図１３を参照して、本実施形態の磁気記憶装置１ａについて説明する。
（２）‐（ａ） 磁気記憶装置の構成例
図８は、磁気記憶装置１ａのブロック図である。第２実施形態に係る磁気記憶装置１ａは、基本的に第１実施形態に係る磁気記憶装置１と同様に構成されているが、読み出し及び書き込み制御部２５ａが書き込み回数制御部２５０を有する点において異なっている。第１実施形態のスクラブ制御部２８は、第２実施形態に係る磁気記憶装置１ａに必須の構成ではないため、図８には示していない。なお、第１実施形態と第２実施形態を組み合わせて用いることも可能である。よって、磁気記憶装置１ａがスクラブ制御部２８を備えても構わない。
図９は、書き込み回数制御部２５０のブロック図である。書き込み回数制御部２５０は、コマンド送受信部２５１、レジスタ２５２及び設定部２５４を有する。
コマンド送受信部２５１は、ホスト５から書き込み命令を受信した場合に、一つのメモリセルＭＣに対してｎ回書き込むことを要求するコマンドを、不揮発性磁気メモリ３へと送信する。書き込み回数ｎの値は、外部磁場Ｈｅｘの大きさに応じて設定部２５４が設定する。
レジスタ２５２は、ｎ回書き込みの場合のライトエラーレート（ＷＥＲ）と外部磁場Ｈｅｘの大きさとの関係を示す情報を格納する。レジスタ２５２に格納する情報は、例えば後述する図１０に示すグラフに対応し、予め取得しておいた管理上のデータである。なお、ｎ回書き込みの場合のＷＥＲと外部磁場Ｈｅｘの大きさとの関係を示す情報は、レジスタ２５２の代わりにＲＯＭ２３に格納されてもよい。
図１０は、１回書き込み（ｎ＝１）と２回書き込み（ｎ＝２）の場合のＷＥＲと外部磁場Ｈｅｘの大きさとの関係を示すグラフの一例である。
縦軸（Ｙ軸）は、０を書き込む場合のライトエラーレート（ＷＥＲ０）と１を書き込む場合のライトエラーレート（ＷＥＲ１）の合計を示す。横軸（Ｘ軸）は、外部磁場Ｈｅｘの大きさである。
外部磁場Ｈｅｘの大きさが０の時、ＷＥＲは最小となるが、磁気記憶装置１ａに外部磁場Ｈｅｘがかかるとその大きさに応じて、ＷＥＲは上昇する。そのため、ＥＣＣ許容限界に応じて、磁気記憶装置１ａにかかる外部磁場Ｈｅｘの大きさを制限する必要がある。グラフ上で縦軸の座標がＥＣＣ許容限界に対応する横軸の座標は、許容磁場Ｈａ‐ｎに相当する。許容磁場Ｈａ‐ｎとは、不揮発性磁気メモリ３が動作可能な外部磁場Ｈｅｘの大きさの最大値である。なお、閾値磁場Ｈｔｈは、許容磁場Ｈａ‐ｎよりも小さい値に設定される必要がある。閾値磁場Ｈｔｈは、許容磁場Ｈａ‐ｎの値に近い方が好ましい。
設定部２５４は、レジスタ２５２に格納されている管理上のデータに基づいて、現在の書き込み回数ｎに対応する許容磁場Ｈａ‐ｎの大きさよりも小さい値を閾値磁場Ｈｔｈとして設定する。
さらに、設定部２５４は、磁気センサ４から外部磁場Ｈｅｘの大きさを受信する。次に、設定部２５４は、受信した外部磁場Ｈｅｘの大きさと閾値磁場Ｈｔｈの大きさを比較し、外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさ以上（Ｈｅｘ≧Ｈｔｈ）である場合に、書き込み回数ｎを現在設定されている回数（例えば、ｎ＝１）よりも多い書き込み回数（例えば、ｎ＝２）に設定する。なお、外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさよりも小さい（Ｈｅｘ＜Ｈｔｈ）場合、書き込み回数ｎは、現在設定されている回数（例えば、ｎ＝１）のままである。
（２）‐（ｂ） データ書き込みの制御方法
次に、図１１を用いて磁気記憶装置１ａのデータ書き込みの制御方法について説明する。
設定部２５４は、レジスタ２５２に格納されている管理上のデータに基づいて、現在の書き込み回数ｎに対応する許容磁場Ｈａ‐ｎの大きさよりも小さい値を閾値磁場Ｈｔｈとして設定する（ステップＳ２１）。
磁気センサ４は、外部磁場Ｈｅｘの大きさを測定し、設定部２５４に入力する。（ステップＳ２２）。
設定部２５４は、磁気センサ４から外部磁場Ｈｅｘの大きさを受信し、外部磁場Ｈｅｘの大きさと閾値磁場Ｈｔｈの大きさを比較する（ステップＳ２３）。
外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさよりも小さい（Ｈｅｘ＜Ｈｔｈ）場合（ステップＳ２３でＹｅｓの場合）、書き込み回数ｎは、現在設定されている回数（例えば、ｎ＝１）のまま（ステップＳ２４）、ステップＳ２６に進む。
外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈの大きさ以上（Ｈｅｘ≧Ｈｔｈ）の場合（ステップＳ２３でＮｏの場合）、設定部２５４は、書き込み回数ｎを現在設定されている回数（例えば、ｎ＝１）よりも多い書き込み回数（例えば、ｎ＝２）に設定し（ステップＳ２５）、ステップＳ２６に進む。
ホスト５から書き込み命令があった場合（ステップＳ２６でＹｅｓの場合）、コマンド送受信部２５１は、不揮発性磁気メモリ３に対してｎ回書き込むことを要求するコマンドを送信する（ステップＳ２７）。
ホスト５から書き込み命令を受信していない場合（ステップＳ２６でＮｏの場合）、ステップＳ２１に戻って前述したのと同様の処理を行う。以上のように、磁気記憶装置１ａのデータ書き込みの制御を行う。
なお、図１２に示すように、図１１のステップＳ２６がステップＳ２１の前に実行されてもよい。図１１の場合では、メモリコントローラ２ａがホスト５から書き込み命令を受信してからすぐに不揮発性磁気メモリ３へとデータを書き込むことが可能である。図１２の場合では、ホスト５から書き込み命令を受信してから、外部磁場Ｈｅｘの大きさを測定するので、消費電力を抑えることが可能である。
図１３は、比較例に係る磁気記憶装置の１回書き込み時のＷＥＲと外部磁場Ｈｅｘの大きさとの関係を示すグラフの一例である。比較例に係る磁気記憶装置では、図１３に示すように、１回の書き込み要求に対して１回の書き込みをメモリセルＭＣに対して行う。そのため、磁気記憶装置にかかる外部磁場Ｈｅｘが大きくなるほど、ＷＥＲは増加する。その結果、やがてＥＣＣ許容限界を超えて、ＥＣＣで当初書き込まれたデータが、正常に復元できなくなる。
これに対して、本実施形態の磁気記憶装置１ａは、外部磁場Ｈｅｘの大きさに応じて、複数回の書き込みをメモリセルＭＣに対して行う。図１０に示す例では、外部磁場Ｈｅｘの大きさが閾値磁場Ｈｔｈ以上になると、書き込み回数が１回から２回に切り替わる。その結果、ＷＥＲが抑制され、許容磁場Ｈａ‐ｎを１回書き込みの場合より大きくすることが可能となる。
本実施形態に係る磁気記憶装置１ａは、メモリコントローラ２ａと不揮発性磁気メモリ３に加えて磁気センサ４を備える。メモリコントローラ２ａと磁気センサ４を接続することで、不揮発性磁気メモリ３に対する書き込み回数ｎを外部磁場Ｈｅｘの大きさに応じて制御することが可能である。その結果、ライトエラーを抑え、磁気記憶装置１ａの信頼性と外部磁場耐性を向上できる。また、磁気記憶装置１ａは、磁気シールドを必要としないため、製品の小型化に寄与する。
（３）第２実施形態の変形例
図１４乃至図１７を参照して、第２実施形態の変形例に係る磁気記憶装置１ｂについて説明する。
（３）‐（ａ） 磁気記憶装置の構成例
図１４は、磁気記憶装置１ｂのブロック図である。図１５は、不揮発性磁気メモリ３ｂのブロック図である。第２実施形態の変形例に係る磁気記憶装置１ｂは、基本的に第２実施形態に係る磁気記憶装置１ａと同様に構成されているが、メモリコントローラ２ｂが後述するモード選択部２５６を有し、不揮発性磁気メモリ３ｂが後述する書き込みパルス幅制御部３７２と書き込み電流制御部３７４を有する点において異なっている。すなわち、外部磁場Ｈｅｘの大きさに応じて、不揮発性磁気メモリ３ｂに対する書き込み回数ｎを制御する代わりに、書き込みパルス幅もしくは書き込み電流の大きさを制御する。
第１実施形態のスクラブ制御部２８は、第２実施形態の変形例に係る磁気記憶装置１ｂに必須の構成ではないため、図１４には示していない。なお、第１実施形態と第２実施形態の変形例を組み合わせて用いることも可能である。よって、磁気記憶装置１ｂがスクラブ制御部２８を備えても構わない。
図１６は、書き込み回数制御部２５０ｂのブロック図である。図１４と図１６に示すように、メモリコントローラ２ｂは、モード選択部２５６をさらに有する。モード選択部２５６は、外部磁場Ｈｅｘの大きさに応じて制御するパラメーターを選択する。パラメーターは、例えば、不揮発性磁気メモリ３ｂに対する書き込み回数ｎ、書き込みパルス幅もしくは書き込み電流の大きさである。モード選択部２５６は、選択したパラメーターに応じて、後述する書き込みパルス幅制御部３７２や書き込み電流制御部３７４などに動作を制御する信号を送信する。なお、外部磁場Ｈｅｘの大きさに応じて、書き込み回数ｎ、書き込みパルス幅の大きさ、書き込み電流の大きさなどを含む複数のパラメーターを同時に制御してもよい。例えば、モード選択部２５６は、書き込みパルス幅制御部３７２と書き込み電流制御部３７４の両方を同時に動作する選択をしてもよい。
図１７は、書き込み回路３７ｂのブロック図である。図１５と図１７に示すように、書き込み回路３７ｂは、書き込みパルス幅制御部３７２と書き込み電流制御部３７４をさらに有する。書き込みパルス幅制御部３７２は、外部磁場Ｈｅｘの大きさに応じて、書き込みパルス幅の大きさを制御する。書き込み電流制御部３７４は、外部磁場Ｈｅｘの大きさに応じて、書き込み電流の大きさを制御する。
第２実施形態の変形例に係る磁気記憶装置１ｂは、第２実施形態に係る磁気記憶装置１ａと同様に、メモリコントローラ２ｂと不揮発性磁気メモリ３ｂに加えて磁気センサ４を備える。メモリコントローラ２ｂと磁気センサ４を接続することで、不揮発性磁気メモリ３ｂに対する書き込み回数ｎを外部磁場Ｈｅｘの大きさに応じて制御することが可能である。その結果、ライトエラーを抑え、磁気記憶装置１ｂの信頼性と外部磁場耐性を向上できる。また、磁気記憶装置１ｂは、磁気シールドを必要としないため、製品の小型化に寄与する。
第２実施形態の変形例に係る磁気記憶装置１ｂは、外部磁場Ｈｅｘの大きさに応じて、不揮発性磁気メモリ３ｂに対する書き込み回数ｎを制御する代わりに、書き込みパルス幅もしくは書き込み電流の大きさを制御することが可能である。そのため、書き込みコマンドをｎ回送信する分の時間が削減できる。
（３） その他の変形例
図１８乃至図２１を参照して、その他の変形例について説明する。以下の説明では、第１チップＣ１乃至第８チップＣ８を各チップＣの例として説明しているが、各チップＣの種類及び数はこれに限定されない。
図１８は、上記実施形態に係る磁気記憶装置１（１ａ、１ｂ）のメモリコントローラ２（２ａ、２ｂ）、不揮発性磁気メモリ３（３ｂ）及び磁気センサ４を第１チップＣ１に実装する構成例を示すブロック図である。図１８の場合、磁気記憶装置１（１ａ、１ｂ）は、同一のチップに実装されているため、製品の小型化に寄与する。
図１９は、上記実施形態に係る磁気記憶装置１（１ａ、１ｂ）の不揮発性磁気メモリ３（３ｂ）と磁気センサ４を第２チップＣ２、メモリコントローラ２（２ａ、２ｂ）を第３チップＣ３に実装する構成例を示すブロック図である。図１９の場合、不揮発性磁気メモリ３（３ｂ）と磁気センサ４が同一チップに実装されているため、磁気センサ４が不揮発性磁気メモリ３（３ｂ）にかかる磁場を高精度に計測することが可能である。
図２０は、上記実施形態に係る磁気記憶装置１（１ａ、１ｂ）のメモリコントローラ２（２ａ、２ｂ）と磁気センサ４を第４チップＣ４、不揮発性磁気メモリ３（３ｂ）を第５チップＣ５に実装する構成例を示すブロック図である。図２０の場合、組み込みＭＲＡＭ（ｅＭＲＡＭ：ｅｍｂｅｄｄｅｄＭＲＡＭ）として磁気センサを形成することで、磁気センサチップ用のパッケージングコストを削減可能である。また、不揮発性磁気メモリ３（３ｂ）が独立のチップとなることで、ＭＲＡＭ専用の温度プロセスで不揮発性磁気メモリ３（３ｂ）の形成が可能となる。
図２１は、上記実施形態に係る磁気記憶装置１（１ａ、１ｂ）のメモリコントローラ２（２ａ、２ｂ）、不揮発性磁気メモリ３（３ｂ）及び磁気センサ４を各々別のチップに実装する構成例を示すブロック図である。
図２１に示すように、メモリコントローラ２（２ａ、２ｂ）を第６チップＣ６、不揮発性磁気メモリ３（３ｂ）を第７チップＣ７、磁気センサ４を第８チップＣ８と、各々を別のチップに実装してもよい。図２１の場合、不揮発性磁気メモリ３（３ｂ）が独立のチップとなることで、ＭＲＡＭ専用の温度プロセスで不揮発性磁気メモリ３（３ｂ）の形成が可能となる。
なお、各チップＣ同士を、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）やバンプ等を介して、電気的に接続及び積層してもよい。なお、メモリセルアレイ３２にかかる磁場の大きさを正確に計測するためには、不揮発性磁気メモリ３（３ｂ）と磁気センサ４は隣接していることが好ましい。また、メモリコントローラ２（２ａ、２ｂ）と磁気センサ４が電気的に接続されていれば、両者は直接接続されていなくてもよい。
メモリコントローラ２（２ａ）、不揮発性磁気メモリ３及び磁気センサ４を、ＤＩＭＭ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）もしくはＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）インターフェースに搭載してもよい。特に、メモリコントローラ２（２ａ）、不揮発性磁気メモリ３及び磁気センサ４を、モバイル、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）、車載向けの基板に搭載することが好ましい。
なお、上記実施形態に係る磁気記憶装置１（１ａ、１ｂ）と磁気シールドとを組み合わせることも可能である。その場合は、磁気記憶装置１（１ａ、１ｂ）の信頼性と外部磁場耐性をさらに向上できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 磁気記憶装置
２ メモリコントローラ
３ 不揮発性磁気メモリ
４ 磁気センサ
５ ホスト
６、７、８ 接続線
２０ ホストＩ／Ｆ
２１ ＣＰＵ
２２ ＥＣＣ回路
２３ ＲＯＭ
２４ ＲＡＭ
２５ 読み出し及び書き込み制御部
２６ メモリＩ／Ｆ
２７ 磁気センサＩ／Ｆ
２８ スクラブ制御部
２９ 内部バス
３０ 入出力回路
３１ シーケンサ
３２ ロウデコーダ
３３ ワード線ドライバ
３４ カラムデコーダ
３５ ビット線ドライバ
３６ メモリセルアレイ
３７ 書き込み回路
３８ 読み出し回路
３９ スイッチ回路
４１ センサ
４２ ＡＤＣ
４３ 演算部
４４ コントローラＩ／Ｆ
４５ 内部バス
２８２ レジスタ
２８４ 設定部
２８６ タイマー
２８８ スクラブ実行部

Claims (9)

  1. データを記憶可能な磁気抵抗効果素子を有する不揮発性磁気メモリと、
    磁場の大きさを測定する磁気センサと、
    前記データに含まれるエラーの検出および訂正を第１時間間隔毎に行うコントローラと、を備え、
    前記コントローラは、前記磁気センサが測定した前記磁場の大きさが前記第１時間に基づいて設定される閾値以上であると前記第１時間間隔よりも短い第２時間間隔毎に前記データに含まれる前記エラーの検出および訂正を行う、
    磁気記憶装置。
  2. 前記コントローラは、
    前記不揮発性磁気メモリに第１値の大きさの前記磁場がかかると、前記エラーの訂正が不可能な状態に達するまで前記第１時間かかることを示す情報を格納する記憶部と、
    前記情報に基づいて前記第１値よりも小さい第２値を前記閾値として設定する設定部と、
    をさらに備え、
    前記コントローラは、前記磁気センサが測定した前記磁場の大きさが前記第２値以上である場合に前記第１時間間隔よりも短い第２時間間隔毎に前記データに含まれる前記エラーの検出および訂正を行う、
    請求項１に記載の磁気記憶装置。
  3. データを記憶可能な磁気抵抗効果素子を備える複数のメモリセルを有する不揮発性磁気メモリと、
    磁場の大きさを測定する磁気センサと、
    前記データの書き込みをコマンド、アドレス及び制御信号のうち少なくとも一つ以上に基づき制御するコントローラと、を備え、
    前記コントローラは、前記アドレスにより指定された前記メモリセルに対して前記データを書き込む回数を前記磁気センサが検出した前記磁場の大きさに応じて制御する、
    磁気記憶装置。
  4. 前記コントローラは、
    前記メモリセルに対して第１回数書き込む場合に、前記不揮発性磁気メモリに第１値の大きさの前記磁場がかかると、前記不揮発性磁気メモリの動作が不可能な状態に達することを示す情報を格納する記憶部と、
    前記情報に基づいて第１値よりも小さい第２値を閾値として設定する設定部と、をさらに備え、
    前記磁場の大きさが前記第２値以上である場合に前記メモリセルに対して前記データを書き込む回数を前記第１回数よりも多い第２回数に増やす、
    請求項３に記載の磁気記憶装置。
  5. 前記磁気センサは、ホールＩＣもしくはＭＴＪ素子を含む請求項１乃至請求項４のいずれか一項に記載の磁気記憶装置。
  6. 前記不揮発性磁気メモリ、前記磁気センサ、前記コントローラは、Ｄｕａｌ Ｉｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ（ＤＩＭＭ）やＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）インターフェース、あるいはモバイル、ＩｏＴ、車載向けの基板に搭載されている請求項１乃至請求項５のいずれか一項に記載の磁気記憶装置。
  7. 前記不揮発性磁気メモリと前記磁気センサは、同一のチップに設けられている請求項１乃至請求項６のいずれか一項に記載の磁気記憶装置。
  8. 前記不揮発性磁気メモリが設けられた第１チップと、前記磁気センサが設けられた第２チップは隣接している請求項１乃至請求項６のいずれか一項に記載の磁気記憶装置。
  9. 不揮発性磁気メモリに保持されているデータに含まれるエラーの検出および訂正を第１時間間隔毎に行う場合に、
    前記不揮発性磁気メモリの周囲の磁場の大きさを測定し、
    前記不揮発性磁気メモリにかかる磁場の大きさと前記エラーの訂正が不可能な状態に達するまでの時間との関係を示す情報から前記第１時間に対応する前記磁場の大きさよりも小さい値を閾値として設定し、
    前記測定した磁場の大きさと前記閾値を比較し、
    前記測定した磁場の大きさが前記閾値以上である場合に前記第１時間間隔よりも短い第２時間間隔毎に前記データに含まれる前記エラーの検出および訂正を行う、
    磁気記憶装置の制御方法。
JP2020108821A 2020-06-24 2020-06-24 磁気記憶装置および磁気記憶装置の制御方法 Pending JP2022006539A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020108821A JP2022006539A (ja) 2020-06-24 2020-06-24 磁気記憶装置および磁気記憶装置の制御方法
US17/003,931 US11610618B2 (en) 2020-06-24 2020-08-26 Magnetic storage device and control method of magnetic storage device
TW109139315A TWI755145B (zh) 2020-06-24 2020-11-11 磁性儲存裝置
CN202011309061.8A CN113838499B (zh) 2020-06-24 2020-11-20 磁存储装置
US18/170,257 US20230197134A1 (en) 2020-06-24 2023-02-16 Magnetic storage device and control method of magnetic storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020108821A JP2022006539A (ja) 2020-06-24 2020-06-24 磁気記憶装置および磁気記憶装置の制御方法

Publications (1)

Publication Number Publication Date
JP2022006539A true JP2022006539A (ja) 2022-01-13

Family

ID=78962429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020108821A Pending JP2022006539A (ja) 2020-06-24 2020-06-24 磁気記憶装置および磁気記憶装置の制御方法

Country Status (4)

Country Link
US (2) US11610618B2 (ja)
JP (1) JP2022006539A (ja)
CN (1) CN113838499B (ja)
TW (1) TWI755145B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117130834B (zh) * 2023-01-30 2024-06-14 荣耀终端有限公司 防止磁场干扰电子设备运行的方法及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870703A (en) * 1986-12-15 1989-09-26 Raymond Engineering Inc. Magnetic disc memory unit
US5076414A (en) * 1989-05-24 1991-12-31 Laurel Bank Machines Co., Ltd. Coin discriminating and counting apparatus
US7196882B2 (en) * 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication
JP3818650B2 (ja) * 2002-10-07 2006-09-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気記憶装置
JP2004303382A (ja) 2003-04-01 2004-10-28 Sony Corp 不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置へのデータ書込方法
KR20060111521A (ko) * 2003-11-24 2006-10-27 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 자기저항 메모리장치를 프로그래밍하는 동안에 액티브 필드보상을 수행하기 위한 방법 및 장치
WO2005050658A1 (en) * 2003-11-24 2005-06-02 Koninklijke Philips Electronics N.V. Method and device for preventing erroneous programming of a magnetoresistive memory element
US7471491B2 (en) * 2004-03-30 2008-12-30 Kabushiki Kaisha Toshiba Magnetic sensor having a frequency filter coupled to an output of a magnetoresistance element
DE102004042338B4 (de) * 2004-09-01 2006-09-07 Infineon Technologies Ag MRAM mit verbesserten Speicher- und Ausleseeigenschaften
KR102235609B1 (ko) * 2014-12-08 2021-04-02 삼성전자주식회사 Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치
WO2016143170A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
TWI598034B (zh) 2015-08-11 2017-09-01 東芝記憶體股份有限公司 磁屏蔽托盤、磁屏蔽包覆件及屏蔽外部磁場之磁性記憶體產品
KR102628239B1 (ko) 2016-05-02 2024-01-24 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치 및 호스트 장치를 포함하는 컴퓨팅 장치의 동작 방법
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
JP2018156463A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 メモリシステム
US10672832B2 (en) * 2017-11-08 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic detection circuit, MRAM and operation method thereof
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making

Also Published As

Publication number Publication date
TW202201403A (zh) 2022-01-01
CN113838499A (zh) 2021-12-24
CN113838499B (zh) 2024-05-10
TWI755145B (zh) 2022-02-11
US11610618B2 (en) 2023-03-21
US20210407568A1 (en) 2021-12-30
US20230197134A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11239960B2 (en) Characterization of in-chip error correction circuits and related semiconductor memory devices/memory systems
US11593199B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating memory systems
US20220318084A1 (en) Selective reading of memory with improved accuracy
US9805827B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
US10404286B2 (en) Memory modules, memory systems including the same and methods of operating memory systems
CN107437435B (zh) 半导体存储器件及其操作方法
US10482990B2 (en) Memory device and memory system
CN112527549A (zh) 存储器控制器和包括该存储器控制器的存储器系统
US20230197134A1 (en) Magnetic storage device and control method of magnetic storage device
US10811116B2 (en) Semiconductor systems
US20180018219A1 (en) Semiconductor devices and semiconductor systems