JP2021528003A - ビデオコーディングにおけるサブタイルを含むタイルパーティション - Google Patents

ビデオコーディングにおけるサブタイルを含むタイルパーティション Download PDF

Info

Publication number
JP2021528003A
JP2021528003A JP2020570501A JP2020570501A JP2021528003A JP 2021528003 A JP2021528003 A JP 2021528003A JP 2020570501 A JP2020570501 A JP 2020570501A JP 2020570501 A JP2020570501 A JP 2020570501A JP 2021528003 A JP2021528003 A JP 2021528003A
Authority
JP
Japan
Prior art keywords
picture
tile
segment
partition structure
subsegment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020570501A
Other languages
English (en)
Other versions
JP7313385B2 (ja
Inventor
リキャルド ショバーリ，
ミトラ ダムガニアン，
ジャック エンホーン，
マルティン ペッテション，
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Publication of JP2021528003A publication Critical patent/JP2021528003A/ja
Application granted granted Critical
Publication of JP7313385B2 publication Critical patent/JP7313385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/11—Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

ビデオピクチャのシーケンスからのピクチャを複数のフレキシブルタイルまたはセグメントを有するレイアウトにパーティショニングするためのエンコーダ（４００）、デコーダ（４５０）、および方法（２０、３０）が開示される。各タイルまたはセグメント（Ｔ）は、単一の長方形または正方形の領域を含む。エンコーダは、パーティション構造を生成（２２）し、パーティション構造に従ってタイルを符号化（２８）する。エンコーダはまた、複数のコード化セグメントと、ピクチャを複数のフレキシブルタイルまたはセグメントにパーティショニングするために使用されるパーティション構造を示す情報とを含むビットストリーム（１２）を生成し、ビットストリームをデコーダに送る（２９）。受信すると、デコーダは、ビットストリーム内のコード化セグメントおよび情報を使用して、複数のコード化セグメントを復号する（３８）。
【選択図】図１２Ａ

Description

本開示は、一般に、ピクチャ符号化および復号の技法に関し、より詳細には、サブセグメントを含むピクチャセグメントの符号化および復号に関する。
高効率ビデオコーディング（ＨＥＶＣ）は、空間的予測技法と時間的予測技法の両方を利用する、ＩＴＵ−Ｔとムービングピクチャエキスパートグループ（ＭＰＥＧ）の両方によって標準化されたブロックベースのビデオコーデックである。空間的予測は、空間的冗長性を低減し、現在のピクチャの同じフレーム内からのイントラ（Ｉ）予測を使用して達成される。時間的予測は、時間的冗長性を低減し、以前に復号された参照ピクチャを使用して、ブロックレベルでインター（Ｐ）または双方向インター（Ｂ）予測を使用して達成される。しかしながら、特定のタイプの予測技法にかかわらず、「残差」と呼ばれる、元のピクセルデータと予測されたピクセルデータとの間の結果として生じる差は、周波数領域に変換され、量子化される。量子化パラメータ（ＱＰ）によってそのレベルが決定される変換された残差を量子化することは、ビットレートとビデオの品質との間のトレードオフの制御を容易にする。
次いで、変換され量子化された残差は、必要な予測パラメータとともにデコーダに送信される前にエントロピーコード化される。同じくエントロピー符号化される予測パラメータは、予測モードおよび動きベクトルを含む。受信すると、デコーダは、エントロピー復号、逆量子化、および逆変換を実行して、残差を取得する。次いで、デコーダは、イントラ予測またはインター予測技法を使用して、残差から画像を再構築する。
ＭＰＥＧとＩＴＵ−Ｔの両方は、Ｊｏｉｎｔ Ｖｉｄｅｏ Ｅｘｐｌｏｒａｔｏｒｙ Ｔｅａｍ（ＪＶＥＴ）内のＨＥＶＣの後継に取り組んでいる。このビデオコーデックの名前は、Ｖｅｒｓａｔｉｌｅ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＶＣＣ）である。ＨＥＶＣビデオコーディング規格は、ピクチャを（たとえば、スライスまたはタイルに）分割するための異なるツールを含む。たとえば、タイルは、ピクチャを空間的に独立した長方形の領域に分割する。しかしながら、パーティショニングは、常に、それぞれ左から右に、および上から下に、ピクチャ全体に及ぶ。ピクチャパラメータセット（ＰＰＳ）は、コーディングツリーユニットに関して行の太さおよび列の幅を指定するために使用される。
本明細書の実施形態は、たとえば、ピクチャのコード化セグメントの送信のコストを低減するパーティショニングなど、フレキシブルなパーティショニングを使用したピクチャの符号化および復号に有用である。たとえば、１つまたは複数の実施形態は、パーティション構造の各ピクチャセグメントは、サブセグメントの各々が複数のユニットを含む１つまたは複数のサブセグメントを含むパーティション構造を可能にする。サブセグメントとユニットの両方のサイズを提供することによって、サブセグメントを含むピクチャセグメントのサイズを、より少ないコードワードで表すことができ、それによって、対応するコード化セグメントの送信のコストを節約する。
１つまたは複数の実施形態は、ピクチャを復号する方法を含む。この方法は、複数のコード化セグメントと、複数のコード化セグメントに関連付けられた情報とを含むビットストリームを受信することを含む。この方法は、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出することをさらに含む。各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含む。さらに、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。パーティション構造の各サブセグメントは、複数のユニットと、複数のユニットの各々とをさらに含み、各ユニットは、ピクチャの領域に対応する。この方法は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサイズと、パーティション構造のユニットのサイズとを導出することをさらに含む。次いで、この方法は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号することをさらに含む。ピクチャセグメントのうちの所与の１つの第２のユニットについての任意のイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。
本開示の１つまたは複数の実施形態はまた、ピクチャを復号するための方法と併せてまたは別に使用することができるピクチャを符号化する対応する方法も含む。一実施形態では、ピクチャを符号化する方法は、ピクチャをピクチャセグメントに分割するパーティション構造を規定することを含む。パーティション構造の各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。パーティション構造の各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。この方法は、複数のコード化セグメントを生成するために、パーティション構造に従って、ピクチャセグメントを符号化することをさらに含む。各コード化セグメントは、パーティション構造のピクチャセグメントのうちの１つに対応する。さらに、各コード化セグメントは、ピクチャセグメントのうちの所与の１つの第２のユニットについての任意のイントラ予測モードの任意の導出が、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している。この方法は、複数のコード化セグメントと、ピクチャをピクチャセグメントに分割するために使用されるパーティション構造を示す情報とを含むビットストリームを生成することをさらに含む。この情報は、パーティション構造のユニットのサイズと、パーティション構造のサブセグメントのサイズとを示す。
本開示の１つまたは複数の実施形態はまた、複数のコード化セグメントと、複数のコード化セグメントに関連付けられた情報とを含むビットストリームを受信するように設定されたデコード回路も提供する。デコーダ回路は、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出するようにさらに設定され、各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。デコーダ回路は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサブセグメントサイズと、パーティション構造のユニットのユニットサイズとを導出するようにさらに設定される。次いで、デコーダ回路は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号するようにさらに設定される。これらの実施形態では、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。
本開示の１つまたは複数の実施形態はまた、複数のコード化セグメントと、複数のコード化セグメントに関連付けられた情報とを含むビットストリームを受信するように設定された通信回路と、命令を記憶するように設定されたメモリと、メモリおよび通信回路に動作可能に接続された処理回路とを備えるデコーダも提供する。処理回路は、メモリに記憶された命令を実行するように設定されており、それによって、デコーダは、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出するように設定されており、各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。命令を実行することによって、処理回路は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサブセグメントサイズと、パーティション構造のユニットのユニットサイズとを導出するように、デコーダをさらに設定する。命令を実行することによって、処理回路は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号するように、デコーダをさらに設定する。これらの実施形態では、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。
本開示の１つまたは複数の実施形態は、ピクチャを複数のピクチャセグメントに分割するパーティション構造を規定するように設定されたエンコーダ回路をさらに提供する。各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、パーティション構造の少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。エンコーダ回路は、複数のコード化セグメントを生成するために、パーティション構造に従って、ピクチャセグメントを符号化するようにさらに設定される。各コード化セグメントは、パーティション構造のピクチャセグメントのうちの１つに対応する。さらに、各コード化セグメントは、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出が、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している。エンコーダ回路は、複数のコード化セグメントと、ピクチャをピクチャセグメントに分割し、ビットストリームを送信するために使用されるパーティション構造を示す情報とを含むビットストリームを生成するようにさらに設定される。これらの実施形態では、情報は、パーティション構造のユニットのユニットサイズと、パーティション構造のサブセグメントのサブセグメントサイズとを示す。
本開示の１つまたは複数の実施形態は、命令を記憶するように設定されたメモリと、メモリに動作可能に接続された処理回路とを備えるエンコーダをさらに提供する。処理回路は、メモリに記憶された命令を実行するように設定され、それによって、エンコーダは、ピクチャを複数のピクチャセグメントに分割するパーティション構造を規定するように設定される。各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、パーティション構造の少なくとも１つのピクチャセグメントは、１つまたは複数のサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。命令を実行することによって、処理回路は、複数のコード化セグメントを生成するために、パーティション構造に従って、ピクチャセグメントを符号化するようにエンコーダをさらに設定する。各コード化セグメントは、パーティション構造のピクチャセグメントのうちの１つに対応する。さらに、各コード化セグメントは、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出が、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している。命令を実行することによって、処理回路は、複数のコード化セグメントと、ピクチャをピクチャセグメントに分割し、ビットストリームを送信するために使用されるパーティション構造を示す情報とを含むビットストリームを生成するように、エンコーダをさらに設定する。これらの実施形態では、情報は、パーティション構造のユニットのユニットサイズと、パーティション構造のサブセグメントのサブセグメントサイズとを示す。
ＱＴＢＴを使用してＣＴＵをＣＵにパーティショニングする一例を示す図である。 例示的なタイルパーティショニングを示す図である。 高解像度および低解像度タイルを含む例示的なタイリング構造を示す図である。 ＨＥＶＣでサポートされていないタイル構造の一例を示す図である。 ＨＥＶＣでサポートすることができる例示的なタイル構造を示す図である。 ユニットおよびピクチャセグメントを示す例示的なパーティショニングを示す図である。 ユニット、サブセグメント、およびピクチャセグメントを示す例示的なパーティショニングを示す図である。 本開示の一実施形態による例示的なビットストリームを示す図である。 本開示の一実施形態による、６４個のユニットにパーティショニングされたピクチャを示す図である。 本開示の一実施形態による例示的な３セグメントのパーティション構造を示す図である。 本開示の一実施形態による、図８および図９に示されるパーティション構造を使用してパーティショニングされたピクチャを示す図である。 本開示の一実施形態による、パーティション構造に従ってパーティショニングされたピクチャを示す図であり、図１１Ａは、ユニットを示し、図１１Ｂは、サブセグメントまたはサブタイルを示し、図１１Ｃは、セグメントまたはタイルを示す図である。 本開示の第１の実施形態による、フレキシブルタイルを使用してピクチャまたはピクチャの一部を符号化するための方法を示すフロー図である。 本開示の第１の実施形態による、フレキシブルタイルを使用して符号化されたピクチャまたはピクチャの一部を復号するための方法を示すフロー図である。 本開示の一実施形態による、エンコーダがフレキシブルタイルを構築し、シグナリングする方法を示すフロー図である。 本開示の一実施形態による、デコーダがフレキシブルタイルを構文解析し、構築する方法を示すフロー図である。 本開示の一実施形態による、ピクチャをパーティショニングするために１０個のタイルが使用される例示的なタイルパーティションを示す図である。 本開示の一実施形態による、２０４８×１２８０のサイズを有するピクチャが、２６個のタイルにパーティショニングされる例示的なタイルパーティションを示す図である。 本開示の一実施形態による、ビデオビットストリームのピクチャの符号化表現を復号するためのデコーダにおいて実施される方法を示す図である。 本開示の一実施形態による、ビデオビットストリームのピクチャの表現を符号化するためのエンコーダにおいて実施される方法を示す図である。 本開示の一実施形態による、図１４に示されるピクチャのタイルパーティションおよび対応するｃｔｕ＿ｓｔａｔｕｓビットを示す図である。 本開示の一実施形態による、タイルを構築し、シグナリングするためのエンコーダにおいて実施される方法を示すフロー図である。 本開示の一実施形態による、エンコーダによって送られたタイルを構文解析し、構築するための、デコーダにおいて実施される方法を示す図である。 本開示の一実施形態による、タイルサイズをコピーする方法を示す図である。 本開示の一実施形態による、タイルを構築し、シグナリングするために、それぞれエンコーダおよびデコーダによって実施される方法を示すフロー図である。 本開示の一実施形態による、タイルの整数分割を示す図である。 本開示の一実施形態による、タイルを構築し、シグナリングするためにエンコーダによって実施される方法を示す図である。 本開示の一実施形態による、図２１Ａ〜２１Ｂのエンコーダによって構築され、シグナリングされたタイルを構文解析するためにデコーダによって実施される方法を示す図である。 本開示の一実施形態による、図１４のタイル構造に対応する水平および垂直の分割線を示す図である。 本開示の一実施形態による、所与のタイル構造の水平および垂直の分割線を決定するためにエンコーダで実施される方法を示すフロー図である。 本開示の一実施形態による、対応する水平および垂直の分割線により表された所与のタイル構造を有するタイルを処理するためにデコーダにおいて実施される方法を示すフロー図である。 本開示の一実施形態による、例示的なタイル構造と、冗長なＴ字接合を除去する前後のＴ字接合の対応するセットとを示す図である。 本開示の一実施形態による、例示的なタイリング構造と、Ｔ字接合の対応するセットとを示す図である。 本開示の一実施形態による、Ｔ字接合のセットを作成するためにエンコーダで実施される方法を示すフロー図である。 本開示の一実施形態による、Ｔ字接合のセットを作成するためにデコーダにおいて実施される方法を示すフロー図である。 本開示の一実施形態による、例示的なタイリング構造と、開始コーナーの対応する行列と、終了コーナーの行列とを示す図である。 本開示の一実施形態による、開始コーナー行列および終了コーナー行列を作成するための、エンコーダで実施される方法を示すフロー図である。 本開示の一実施形態による、開始コーナー行列および終了コーナー行列を処理するための、デコーダで実施される方法を示すフロー図である。 本開示の一実施形態による、異なるパーティション構造の複数の画像を符号化するエンコーダおよび復号するデコーダを示す例示的なシステム図である。 本開示の一実施形態による、例示的なエンコーダの構成要素を示すブロック図である。 本開示の一実施形態による、例示的なエンコーダの機能構成要素を示すブロック図である。 本開示の一実施形態による、例示的なデコーダの構成要素を示すブロック図である。 本開示の一実施形態による、例示的なデコーダの機能構成要素を示すブロック図である。 本開示の一実施形態による、パーティション構造に従って画像を符号化するエンコーダを示す図である。 本開示の一実施形態による、パーティション構造に従って画像を復号するデコーダを示す図である。 本開示の一実施形態による、デコーダおよびエンコーダを備えるシステムを示す図である。 本開示の一実施形態による、パーティション構造に従ってパーティショニングされたピクチャを示す図であり、図３６Ａは、セグメントまたはタイルを示し、図３６Ｂは、サブセグメントまたはサブタイルを示し、図３６Ｃは、ユニットを示す図である。
本出願は、２０１８年６月２１日に出願された米国出願第６２／６８８３０１号の優先権を主張し、その開示は、参照によりその全体が本明細書に組み込まれる。
４分木および２分木（ＱＴＢＴ）構造
前に述べたように、ＨＥＶＣは、時間的予測と空間的予測の両方を利用する、ＩＴＵ−ＴおよびＭＰＥＧによって標準化されたブロックベースのビデオコーデックである。ＨＥＶＣは、各トップレベルコーディングブロック、すなわち、本明細書でコーディングツリーユニット（ＣＴＵ）と呼ばれるコーディングブロックパーティショニングにおける最大ブロックが、４分木（ＱＴ）構造によってパーティショニングされ得るブロック構造を使用する。このパーティショニングは、本明細書でコーディングユニット（ＣＵ）と呼ばれるコーディングブロックパーティションを生成する。次いで、ＣＵは、８×８ブロックサイズまでの４分木構造を有する、より小さい等しいサイズのＣＵに再帰的にさらにパーティショニングすることができる。
Ｖｅｒｓａｔｉｌｅ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＶＶＣ）の現在のバージョンのブロック構造は、ＨＥＶＣにおけるブロック構造とは異なる。特に、ＶＶＣにおけるブロック構造は、４分木＋２分木＋３分木ブロック構造（ＱＴＢＴ＋ＴＴ）と呼ばれる。ＱＴＢＴ＋ＴＴのＣＵは、正方形または長方形のいずれかの形状を有することができる。コーディングツリーユニット（ＣＴＵ）は、最初に、ＨＥＶＣの場合のように４分木構造によってパーティショニングされる。次いで、コーディングツリーユニットは、コーディングブロック（コーディングユニットまたはＣＵとも呼ばれる）を形成するために、バイナリ構造において垂直または水平に等しいサイズのパーティションでさらにパーティショニングされる。したがって、ブロックは、正方形または長方形のいずれかの形状を有することができる。
４分木および２分木の深さは、ビットストリーム内のエンコーダによって設定され得る。図１には、ＱＴＢＴ＋ＴＴを使用してＣＴＵを分割する一例が示されている。ＴＴは、ＣＵが、２つの等しいサイズのパーティションの代わりに３つのパーティションに分割されることを可能にする。これは、ピクチャ内のコンテンツ構造により良く適合するブロック構造を使用する可能性を増大させる。
コンテキスト適応型バイナリ算術コーディング（ＣＡＢＡＣ）
コンテキスト適応型バイナリ算術コーディング（ＣＡＢＡＣ）は、ＨＥＶＣおよびＶＶＣで使用されるエントロピーコーディングツールである。ＣＡＢＡＣは、複雑さを低く保ち、より頻繁に使用されるシンボルのビットの確率のモデリングを可能にするバイナリシンボルを符号化するように設定される。コーディングモードは、一般に、局所的に良好に相関しているので、確率モデルは、局所的なコンテキストに基づいて適応的に選択される。
スライス
ＨＥＶＣにおけるスライスの概念は、ピクチャを独立してコード化されたスライスに分割し、各スライスは、ＣＴＵの単位でラスタ走査順序で読み取られる。同じピクチャのスライスに、異なるコーディングタイプを使用することができる。たとえば、スライスは、Ｉスライス、Ｐスライス、またはＢスライスのいずれかとすることができる。しかしながら、スライスの主な目的は、データが失われた場合に再同期を可能にすることである。
タイル
ＨＥＶＣビデオコーディング規格はまた、ピクチャを長方形の空間的に独立した領域に分割する「タイル」と呼ばれるツールを含む。タイルを使用して、ＨＥＶＣにおけるピクチャを、任意の所与のタイルが所与の行と所与の列との交点に位置するサンプルの行および列にパーティショニングすることができる。図２は、４行のタイルおよび５列のタイルを使用したタイルパーティショニングの一例を示しており、その結果、そのピクチャについて合計２０個のタイルが得られる。図２に見られるように、ＨＥＶＣにおけるタイルは、常に、ＣＴＵ境界と整合される。
タイル構造は、行の厚さおよび列の幅を指定することによって、ピクチャパラメータセット（ＰＰＳ）でシグナリングされる。個々の行および列は、異なるサイズを有することができるが、パーティショニングは、常に、それぞれ左から右に、および上から下に、ピクチャ全体に及ぶ。
ＨＥＶＣにおけるタイル構造を指定するために使用されるＰＰＳシンタックスが表１に列挙されている。表１に見られるように、フラグ（すなわち、ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ）は、タイルが使用されるかどうかを示す。ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇが設定されている場合、タイルの列（すなわち、ｎｕｍ＿ｔｉｌｅ＿ｃｏｌｕｍｎｓ＿ｍｉｎｕｓ１）および行（すなわち、ｎｕｍ＿ｔｉｌｅ＿ｒｏｗｓ＿ｍｉｎｕｓ１）の数が指定される。ｕｎｉｆｏｒｍ＿ｓｐａｃｉｎｇ＿ｆｌａｇは、列の幅および行の高さが明示的にシグナリングされるかどうか、またはタイル境界を均等にスペーシングするためのあらかじめ規定された方法を使用すべきかどうかを指定するフラグである。明示的なシグナリングが示される場合、列の幅が１つずつシグナリングされ、その後に行の高さが続く。列の幅および行の高さの情報は、ＣＴＵ単位でシグナリングされる。最後に、フラグｌｏｏｐ＿ｆｉｌｔｅｒ＿ａｃｒｏｓｓ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇは、タイル境界を横切るループ内フィルタがピクチャ内のすべてのタイル境界についてターンオンされるかターンオフされるかを指定する。
Figure 2021528003
スライスと同様に、同じピクチャのタイル間には復号依存性はない。これは、イントラ予測、コンテキスト選択、および動きベクトル予測を含む。しかしながら、１つの例外は、一般に、ループ内フィルタリング依存性がタイル間で許容されることである。しかしながら、これらの依存性は、ｌｏｏｐ＿ｆｉｌｔｅｒ＿ａｃｒｏｓｓ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇを適切に設定することによって、無効にすることができる。
スライスとは対照的に、タイルは、それほど多くのヘッダデータを必要としない。タイル当たりのヘッダオーバヘッドは、スライスヘッダ内に存在し、ピクチャ内のすべてのタイルの開始点を示すビットストリームオフセットのシグナリングを含む。デコーダは、開始点を復号して、コード化ピクチャをコード化タイルに分離して、並列復号のためにコード化タイルを分配することを可能にする。ＨＥＶＣでは、スライスヘッダにビットストリームオフセットを含めることは、タイルが有効にされるときに必須である。しかしながら、ＨＥＶＣでは、タイルとスライスとの組合せが制限される。特に、タイル内のすべてのＣＴＵが同じスライスに属するか、またはすべてのＣＴＵが同じタイルに属する。
ビットストリームオフセットはまた、タイルの抽出およびタイルのステッチングを可能にして、タイルを出力ストリームに再構成することができる。これは、タイルを時間的に独立にするために、いくつかのエンコーダ側の制約を必要とする。１つの制約は、タイルに対する動き補償が、前のピクチャの空間的に同一場所に配置されたタイルに含まれるサンプルのみを使用するように、動きベクトルを制限する。別の制約は、このプロセスが時間的に独立になるように、時間的動きベクトル予測（ＴＭＶＰ）を制限する。完全な独立性のために、タイル間の境界のデブロッキングは、前に説明したｌｏｏｐ＿ｆｉｌｔｅｒ＿ａｃｒｏｓｓ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇを介して無効にされなければならない。しかしながら、デブロッキングを無効にすることは、タイル間に可視の線を導入する可能性がある。したがって、いくつかの実装は、デブロッキングを無効にし、他の実装は無効にしない。
タイルは、時々、ヘッドマウントディスプレイ（ＨＭＤ）デバイスを使用した消費を意図した３６０度ビデオに使用されることがある。今日のＨＭＤデバイスを使用するときの視野は、全球の約２０％に制限される。これは、全３６０度ビデオの２０％のみがユーザによって消費されることを意味する。典型的には、３６０度のビデオ球全体がＨＭＤデバイスで利用可能になり、次いで、ＨＭＤデバイスは、ユーザのためにレンダリングされる部分を切り取る。その部分、すなわち、ユーザが見る球の部分は、ビューポートと呼ばれる。リソースの周知の最適化は、ユーザにレンダリングされないビデオサンプルを処理するのに費やされるリソースがより少なくなるように、ＨＭＤデバイスビデオシステムに頭の動きおよびユーザが見ている方向を認識させることである。リソースは、たとえば、サーバからクライアントへの帯域幅、またはデバイスの復号能力とすることができる。視野が現在可能であるよりも大きい将来のＨＭＤデバイスの場合、非一様なリソース割り当てが依然として有益である。特に、人間視覚システムは、中央視野エリア（約１８°の水平視野）においてより高い画質を要求し、一方、周辺領域（快適な水平視野のために約１２０°以上）ではより低い画質が要求される。したがって、周辺領域と比較して中央視覚エリアにより多くのリソースが割り当てられる人間視覚システムの要求を満たすために、非一様なリソース割り当てが有効である。
関心領域（ＲｏＩ）へのリソースの最適化は、タイルの別の使用事例である。ＲｏＩは、コンテンツ内で指定することができ、または、視線追跡などの方法によって抽出することができる。必要なリソースの量を低減するために頭の動きを使用する１つの方法は、タイルを使用することである。この方法は、まず、タイルを使用してビデオシーケンスを複数回符号化する。いくつかの実施形態におけるタイルパーティショニング構造は、これらの符号化の各々について同じであるが、ビデオシーケンスは、異なるビデオ品質で符号化される。これは、ビデオシーケンスのための少なくとも１つの高品質符号化と、ビデオシーケンスのための１つの低品質符号化とを生成する。このことは、特定の時点における各タイルに対して、少なくとも１つの高品質タイル表現および少なくとも１つの低品質タイル表現が存在することを意味する。高品質タイルと低品質タイルとの間の相違は、高品質タイルが低品質タイルよりも高いビットレートで符号化されること、または高品質タイルが低品質タイルよりも高い解像度のものであることとすることができる。
図３Ａ〜図３Ｂは、低品質タイルよりも高い解像度を有する高品質タイルの一例を示す。特に、図３Ａは、デコーダによって復号されたばかりのピクチャを示す。このコンテキストでは、デコーダからの出力を示すピクチャ（すなわち、復号されたピクチャ）は、圧縮された領域において示されるピクチャである。この例では、圧縮ドメイン内の８つのタイルＡ〜Ｈのすべては、等しい空間サイズのものである。次いで、ピクチャが復号された後、しかし、ピクチャがレンダリングされる前に、タイルＡ〜Ｈがスケーリングされ、空間的に配列される。レンダリングのために（すなわち、スケーリングおよび再配列の後に）準備されたピクチャは、出力領域において示されるべきピクチャである。図３Ｂに見られる出力領域は、ユーザにレンダリングまたは提示されるときのピクチャを示す。
図３Ａ〜図３Ｂに見られるように、タイルＢ、Ｄ、Ｆ、およびＨは、出力領域においてより高い解像度のものであるので、高品質タイルである。しかしながら、タイルＡ、Ｃ、Ｅ、およびＧは、スケーリングステップが実際の解像度を減少させるので、低解像度タイルである。
タイルがどのように異なる解像度を有するかを示すことに加えて、図３Ａ〜図３Ｂはまた、圧縮領域（図３Ａ）内のタイルが、出力領域（図３Ｂ）内で順序付けられるのと同じ方法で空間的に順序付けされる必要がないことも示す。タイルが空間的にも時間的にも独立であると仮定すると、圧縮領域におけるタイルの空間的配置は重要ではない。
ＨＥＶＣにおいてタイルを有効にするときにビットコストを増加させる複数の要素が存在する。第１に、タイルにわたる予測が無効にされ、これは、動きベクトルおよびイントラモードがタイル間で予測されないことを意味する。タイルの使用はまた、量子化パラメータ（ＱＰ）予測およびコンテキスト選択を無効にする。第２に、ＣＡＢＡＣは、タイルごとに初期化され、これは、ＣＡＢＡＣ適応が損なわれることを意味する。第３に、ビットストリームオフセットは、タイルごとにシグナリングされなければならない。第４に、タイルパーティショニング構造は、ＰＰＳにおいて指定される必要がある。最後に、ＣＡＢＡＣは、各タイルの後にフラッシュされ、コード化データは、バイト整列されなければならない。
タイルは有用であるが、対処する必要のある考慮事項がいくつかある。たとえば、その現在の形態では、ＨＥＶＣは、ピクチャ全体に及ぶことを確実にするようにタイルを制限する。しかしながら、これは、タイルの柔軟性を限定する。たとえば、図４は、ＨＥＶＣの現在の実装によってサポートされていないタイル構造の一例を示す。そのようなタイル構造を実質的にサポートするために、図５に見られるＨＥＶＣでのパーティション構造を指定することができる。しかしながら、図５に見られるタイル構造は、より多くのタイル境界を含む。これは、圧縮効率を害する可能性があり、不要なタイリングアーチファクトを引き起こす可能性がある。加えて、タイルが完全に空間的に独立している必要がある場合、その現在の形態のＨＥＶＣは、ピクチャのすべてのタイル境界についてのループ内フィルタリング依存性を有効または無効にすることのみを可能にする。したがって、従来のＨＥＶＣソリューションでは、フレキシブルタイルパーティションをサポートしないので、不要なループ内フィルタリング制限が発生する。
本開示の実施形態は、フレキシブルタイルパーティショニング方法を提供することによって、これらの問題に対処する。１つまたは複数の実施形態が、他のパーティショニングの用途（たとえば、スライスを伴うパーティショニング）に有用であることは、当業者には明らかであろう。したがって、実施形態は、パーティショニングされたピクチャの領域に対応するユニットを含むピクチャセグメントのフレキシブルなパーティショニングを提供する。したがって、これらのピクチャセグメントは、１つまたは複数の実施形態では、タイルとして記載され、パーティション構造はタイル構造と呼ばれるが、本教示は、他のタイプのピクチャセグメント（たとえば、スライス）に適用可能である。
いくつかの実施形態は「ユニット」という用語に言及することに留意されたい。ユニットは、たとえば、タイルが１つまたは複数のユニットからなるようなピクチャの長方形エリア（たとえば、コーディングツリーユニットまたはコーディングユニット）である。さらに、いくつかの実施形態は、「サブセグメント」または「サブタイル」または「サブタイルユニット」という用語に互換的に言及する。各サブセグメントはまた、たとえば、タイルが１つまたは複数のサブセグメントからなるようなピクチャの長方形エリア（たとえば、コーディングツリーユニットまたはコーディングユニット）である。したがって、サブセグメントまたはユニットのサイズは、空間サイズと呼ばれることがある。タイルであるピクチャセグメントのコンテキストでは、サブセグメントはサブタイルと呼ばれる。当業者は、サブタイルに適用可能な教示が他のサブセグメントに適用可能であり、したがって、サブタイルおよびサブセグメントという用語は、本明細書において互換的に使用されることを理解されよう。１つまたは複数の実施形態におけるサブセグメントは、複数のユニットを含む。しかしながら、１つまたは複数の実施形態では、サブセグメントは、単一のユニットを含む。これらの場合、ユニットに適用可能な教示は、単一のユニットを含むサブセグメントにも適用可能であることを、当業者は諒解されよう。
本明細書で説明する方法は、エンコーダがピクチャをタイルにパーティショニングするためのより多くの自由を提供する。一実施形態では、各タイルは、単一の長方形エリアを含み、各タイルの幅および高さは、ビットストリームでデコーダにシグナリングされる。受信すると、デコーダは、ビットストリームから各タイルの個々の幅および高さの値を復号するように設定される。
別の実施形態では、ピクチャは、ユニットに分割され、各ユニットには、ユニットがどの特定のタイルに割り振られるかを識別するタイル識別情報（ＩＤ）が割り振られる。さらに、１つまたは複数の実施形態では、ピクチャは、各々が１つまたは複数のユニットを含むサブセグメントに分割される。各サブセグメントには、サブセグメントがどの特定のタイルに割り振られるかを識別するタイルＩＤが割り振られる。この後者の実施形態は、非長方形タイルを有するフレキシブルタイルパーティション、ならびにチェッカーボードパターンのパーティションをサポートするので有益である。
本開示の実施形態は、３６０度ビデオなど様々な使用事例のために、よりフレキシブルなタイルパーティションの使用を可能にする。さらに、固定タイルパーティションと比較すると、フレキシブルタイルパーティションに関連付けられたビットコストは低い。具体的には、タイルの数は、従来のタイルパーティショニングの使用により多くなり、各タイルは、コストがかかる（たとえば、ＣＡＢＡＣフラッシュおよび適応リセット、ビットストリームオフセットなどに関連付けられた処理）。しかしながら、本実施形態のフレキシブルタイルパーティショニングは、より少ないタイルを使用し、それによってビットコストを低減する。
本実施形態はまた、エンコーダが、たとえば、入力ピクチャを分析し、利用可能なコアの数を等しく満たしながら、ピクチャを（ビットコストを低減するために）可能な限り少ないタイルに分離するタイルパーティショニングを選択することができる並列処理のためのフレキシブルなＣＰＵロードバランシングも可能にする。その上、本開示の実施形態はまた、伝統的なタイルをよりフレキシブルにする従来の方法と比較して、ループ内フィルタに対する制御の向上を促進する。
本実施形態は、たとえば、帯域幅または復号能力が主なボトルネックであるマルチビュー（ＭＶ）ビデオコーディングなど、要求の厳しい使用事例には、さらに有益である。そのような場合、本実施形態は、より良いリソース割り当てを可能にする。関心領域（ＲｏＩ）が指定される用途では、本開示の実施形態は、よりフレキシブルなリソース割り当ても提供する。
本開示のフレキシブルタイルパーティショニングの実施形態は、従来のタイリング方法よりも大きいタイルを使用する。タイルサイズがより大きいため、本実施形態は、イントラ動きベクトルにより少ない制限をかけることによって、ピクチャの品質にも寄与する。さらに、本開示のフレキシブルタイルパーティショニング方法は、タイル間の不要なパーティショニングラインを除去する。そのようなラインの除去は、タイル間のラインに関するフィルタリングのコストを低減する。
本開示の実施形態は、ビデオピクチャのシーケンスからのピクチャを、たとえばＨＥＶＣなど、従来の手段によって提供することができるよりもフレキシブルなタイルレイアウトを有するタイルにパーティショニングする。これは、符号化のためにパーティション構造およびタイルを生成するようにエンコーダを設定すること、ならびにパーティション構造およびタイルを復号するようにデコーダを設定することを含む。いくつかの実施形態では、本開示のフレキシブルタイルパーティショニング方法は、従来の形態でのＨＥＶＣの処理と共存する。したがって、前に説明したように、ビットストリーム内のｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇを使用して、伝統的なタイルパーティショニングスキームを使用すべきか、または本実施形態によるフレキシブルタイルパーティショニングスキームを使用すべきかを指定することができる。
図６Ａは、ピクチャ１０が４つのタイルまたは「セグメント」Ｔ１、Ｔ２、Ｔ３、Ｔ４（まとめて「Ｔ」）（黒の実線で示す）にパーティショニングされ、各タイルまたはセグメントＴ１、Ｔ２、Ｔ３、Ｔ４が１６のユニットＵを含む一例を示す。これは、ピクチャ１０について合計６４のユニットＵを提供する。図６Ｂは、セグメントＴ１、Ｔ２、Ｔ３、Ｔ４が、黒の実線および点線によって示されるように、１６個のサブセグメント（たとえば、Ｔ１−１、Ｔ１−２、Ｔ１−３、Ｔ１−４）にさらにパーティショニングされるピクチャ１０を示す。各サブセグメントは、４つのユニットＵを含む。
フレキシブルタイル構造は、ビットストリームでシグナリングされる。たとえば、エンコーダは、シーケンスパラメータセット（ＳＰＳ）またはピクチャパラメータセット（ＰＰＳ）などのパラメータセットでフレキシブルタイル構造をシグナリングする。しかしながら、当業者が理解するように、本開示は、パラメータセットでフレキシブルタイル構造をシグナリングすることに限定されない。本明細書の実施形態は、タイル構造がＰＰＳでシグナリングされるものとして説明するが、これは、単に説明のためであり、この情報は、他の方法でシグナリングすることができる。
一般的な説明
図７は、ピクチャ１０に復号されるビットストリーム１２を示す。図８は、６４のユニットＵにパーティショニングされたピクチャ１０を示す。図１１Ａ〜図１１Ｃは、図１１Ｂに示されるようなサブセグメント（たとえば、Ｔ１−１、Ｔ１−２、Ｔ１−３、Ｔ１−４）も使用する、図１１Ａに示される６４のユニットＵを有する別の例示的なピクチャ１０を示す。ユニットＵの一例は、Ｈ．２６４から知られているマクロブロックである。ユニットＵの別の例は、ＨＥＶＣから知られているＣＴＵである。
図７に見られるように、ビットストリーム１２は、１つまたは複数のコード化セグメントＴと、１つまたは複数のコードワード１６、１７、１８とを含む。１つまたは複数のコードワード１６は、コード化セグメントＴの各々を復号するために必要なデータを含むビットストリーム内のバイト数またはビット数を指定する情報を含む。１つまたは複数のコードワード１７は、ユニットＵの空間サイズを指定する情報を搬送する。１つまたは複数のコードワード１８は、サブセグメントの空間サイズを指定する情報を搬送する。一例として、ユニットＵの空間サイズは、水平方向に６４ルーマサンプル、垂直方向に６４ルーマサンプルであるが、当業者は諒解されるように、本開示は、ユニットＵのこれらのサイズおよび形状に限定されない。本開示の実施形態によれば、不規則形状のユニット（たとえば、正方形として形状されていないユニット）を含む他のユニットサイズおよび形状も可能である。
図７〜図８に見られるように、ピクチャ１０は、パーティション構造を使用して、３つのセグメントＴ１、Ｔ２、Ｔ３に空間的にパーティショニングされている。パーティション構造を規定する情報は、ビットストリーム１２内の情報から導出された。たとえば、ビットストリーム１２からのコード化セグメント１４は、ピクチャ１０内の対応する復号セグメントのサンプル値を導出するために復号される。加えて、コード化セグメント１４のサイズおよび／または位置は、ビットストリーム１２内の１つまたは複数のコードワード１６から構文解析することができる。前に述べたように、本開示の一実施形態は、１つまたは複数のコードワード１６を利用して、コード化セグメント１４を復号するのに必要な情報を含むビットストリーム内のバイト数またはビット数を指定する情報を搬送する。しかしながら、代替的に、本開示の実施形態は、１つまたは複数のコードワード１６を利用して、ビットストリーム１２内のコード化セグメント１４の場所または位置を導出するために必要な情報を搬送することができる。
図８に見られるように、各セグメントＴ１、Ｔ２、Ｔ３の境界は、ユニットＵの境界に整合されている。各セグメントＴ１、Ｔ２、Ｔ３は、整数個のユニットＵを含み、各ユニットＵは、１つのセグメントＴに関連付けられていることを意味する。たとえば、図８に見られるように、２つの最右のセグメントＴ２、Ｔ３は、各々１６のユニットを含み、一方、最左のセグメントＴ１は、３２のユニットを含む。
図９は、ピクチャ１０が、図８に示されるのと同じパーティション構造Ｓを使用してパーティショニングされる一実施形態を示す。しかしながら、明快のために、図９は、ユニットＵを示していない。図９に見られるように、第１のセグメントＴ１の一方の辺１９−１は、２つ以上の近接または隣接するセグメントＴ２、Ｔ３の辺１９−２、１９−３にそれぞれ接する。
図１０は、図８および図９に示された同じパーティション構造Ｓを使用してパーティショニングされたピクチャ１０を示す。図１０に見られるように、ピクチャ１０は、３つのセグメントＴ１、Ｔ２、Ｔ３を含む。図１０のすべてのセグメントＴ１、Ｔ２、Ｔ３は、１つまたは複数のユニットＵを含むが、明快のために、図１０は、セグメントＴ１およびＴ３を、ユニットＵのサブセットを含むものとして示している。具体的には、セグメントＴ１は、ユニットＵ１を含み、一方、近接または隣接するセグメントＴ３は、ユニットＵ２、Ｕ３を含む。セグメントＴ１、Ｔ２、Ｔ３の各々は、互いに独立している。これは、セグメントＴ１、Ｔ２、Ｔ３の境界が、ユニットＵを復号するときのピクチャ境界と同様に扱われることを意味する。これは、たとえば、イントラ予測モードの導出、および量子化パラメータ値の導出など、復号中の要素の導出プロセスに影響を及ぼす。
イントラ予測モード（たとえば、イントラ（Ｂ）予測モードおよびイントラ（Ｐ）予測モード）は、サンプル予測のために現在のピクチャの以前に復号されたサンプルからの予測のみを使用するユニットのために使用され、シグナリングされる。特定のユニットＵ２におけるイントラ予測モードの導出は、他のユニットＵ３における以前に導出されたイントラ予測モードに依存することが一般的である。セグメントが独立している状態で、特定のユニットＵ２におけるイントラ予測モードの導出は、同じ現在のセグメントＴ３に属するユニットＵ３における以前に導出されたイントラ予測モードにのみ依存し、セグメントＴ１などの異なるセグメントに関連付けられたユニットＵ１などの任意のユニットにおける任意のイントラ予測モードに依存しない。したがって、図１０のパーティション構造Ｓは、第１のセグメントＴ１内のユニットＵ１におけるイントラ予測モードを、第２の異なるセグメントＴ３内のユニットＵ２、Ｕ３のためのイントラ予測モードの導出のために利用不可能にする。
しかしながら、第１のセグメントＴ１におけるユニットＵ１は、別のユニットにおけるイントラ予測モードの導出のために使用することができるが、他のユニットが同じセグメントＴ１にあった場合にのみ使用することができる。したがって、セグメント境界は、第２のセグメントＴ３内のユニットＵ２、Ｕ３のピクチャ境界と同じまたは同様の影響をイントラモード導出に及ぼす。言い換えれば、ピクチャセグメントＴ３の第１のユニットＵ２についてのイントラ予測モードの導出は、ピクチャセグメントＴ３の第２のユニットＵ３についての導出されたイントラ予測モードに依存し得る。
量子化パラメータ（ＱＰ）値も当技術分野で周知である。たとえば、ユニットＵのＱＰ値は、典型的には、以前に導出されたＱＰ値を使用して導出される。当技術分野で知られている１つの導出プロセスは、まず、ビットストリーム１２から予測されたＱＰ値を導出し、次いで、デルタＱＰ値を予測されたＱＰ値に追加することである。セグメントＴ１、Ｔ２、Ｔ３は互いに独立しているので、セグメントＴ３のユニットＵ２などの特定のユニットにおけるＱＰ値の導出は、たとえば、同じセグメントＴ３にあるユニットにおける以前に導出されたＱＰ値にのみ依存することができる。特定の所与のユニットＵ２、Ｕ３におけるＱＰ値の導出は、セグメントＴ１におけるユニットＵ１など、異なるセグメントにある任意の他のユニットに関連付けられた任意のＱＰ値に依存しない。これは、図１０のパーティション構造Ｓが、第１のセグメントＴ１内のユニットＵ１におけるＱＰ値を、第２の異なるセグメントＴ１内のユニットＵ２、Ｕ３についてのＱＰ値の導出のために利用不可能にすることを意味する。
いくつかのユニットＵにおけるＱＰ値は、別のユニットＵにおけるＱＰ値の導出に使用することができるが、他のユニットが同じセグメントＴ１内にある場合にのみ使用することができる。したがって、セグメント境界は、第２のセグメントＴ３におけるユニットＵ２、Ｕ３のピクチャ境界と同じまたは同様の影響をＱＰ値の導出に及ぼす。
図１１Ａ〜図１１Ｃは、パーティション構造Ｓによる、パーティショニングされた同じピクチャ１０を示すが、図１１Ｂに示すように、サブセグメントＳＳ１〜ＳＳ１６の使用を含む。図１１Ａは、ユニットＵを示す。前に説明したように、ユニットの空間サイズは、ビットストリーム１２において、１つまたは複数のコードワード１７としてシグナリングされる。図１１Ｂは、サブセグメントＳＳ１〜ＳＳ１６を示し、その各々は、１よりも大きい整数個のユニットＵを含む。したがって、各サブセグメントＳＳ１〜ＳＳ１６は、少なくとも２つのユニットＵを含み、各ユニットＵは、１つのサブセグメントのみに属する。サブセグメントＳＳ１〜ＳＳ１６の空間サイズは、ビットストリーム１２において１つまたは複数のコードワード１８としてシグナリングされる。サブセグメント（２１）の空間サイズは、ユニットで表される。図１１Ｂの例では、サブセグメントの空間サイズは、水平方向に２ユニット、垂直方向に２ユニットである。サブセグメントは、幅および高さが異なるように長方形とすることができることに留意されたい。１つまたは複数のコードワード（２４）で搬送される情報は、１つの高さ値および１つの幅値からなることができる。情報は、１つのサブセグメントサイズ（すなわち、値の対）とみなすことができ、または独立した幅および高さの値とみなすことができる。コードワード（２４）は、ビットストリーム１２からデコーダによって復号され、サブセグメントのサイズを導出するために使用される。
図１１Ｃは、ピクチャ１０のセグメントＴ１、Ｔ２、Ｔ３およびパーティション構造Ｓを示す。各セグメントＴ１、Ｔ２、Ｔ３は、少なくとも１つのユニットＵを含む。セグメントＴ１、Ｔ２、Ｔ３は、０よりも大きい整数個のサブセグメントＳＳ１〜ＳＳ１６を含む。したがって、各セグメントＴ１、Ｔ２、Ｔ３は、少なくとも１つのサブセグメントＳＳ１〜ＳＳ１６を含み、各サブセグメントＳＳ１〜ＳＳ１６は、１つのセグメントＴ１、Ｔ２、Ｔ３のみに属する。すべてのセグメントＴ１、Ｔ２、Ｔ３が単一のサブセグメントを含む場合、１つまたは複数の実施形態におけるサブセグメントは、冗長であり、パーティション構造Ｓの一部としてシグナリングされる情報に含める必要はないことに留意されたい。したがって、サブセグメントは、２つ以上のサブセグメントＳＳ１〜ＳＳ１６を含むピクチャ１０において、少なくとも１つのセグメントＴ１、Ｔ２、Ｔ３が存在する場合に有用である。したがって、セグメントＴ１、Ｔ２、Ｔ３の空間サイズは、サブセグメントＳＳ１〜ＳＳ１６で表され、これは、セグメントＴ１、Ｔ２、Ｔ３、および／または空間パーティション構造Ｓの空間サイズを導出するとき、サブセグメントＳＳ１〜ＳＳ１６のサイズが使用されることを意味する。図１１Ａ〜図１１Ｃの例では、２つのセグメントＴ２、Ｔ３の空間サイズは、水平方向に２つのサブセグメント、垂直方向に２つのサブセグメント、１つのセグメントＴ１の空間サイズは、水平方向に２つのサブセグメント、垂直方向に４つのサブセグメントである。
いくつかの実施形態では、セグメントＴ１、Ｔ２、Ｔ３は、セグメントの幅および高さが異なるように長方形とすることができることに留意されたい。他の実施形態では、セグメントＴ１、Ｔ２、Ｔ３は、非長方形であり、各ユニットＵおよび／またはサブセグメントＳＳを１つのセグメント（たとえば、サブセグメントＴ１）に割り当てることによって表される。そのような割り当ては、たとえば、セグメントＴ１、Ｔ２、Ｔ３のうちのいくつかがチェスボード上の白い正方形を表し、他のセグメントＴ１、Ｔ２、Ｔ３がチェスボード上の黒い正方形を表す「チェスボードセグメント」を表すために使用される。セグメント（たとえば、セグメントＴ１）は、いくつかの実施形態では、タイルまたはスライスと等価とすることができる。サブセグメントは、いくつかの実施形態では、サブタイルと等価とすることができる。
第１の実施形態
図９に見られるように、ビデオストリーム内のピクチャ１０またはピクチャ１０の一部は、空間パーティション構造Ｓに分割され、パーティション構造Ｓは、少なくとも３つのセグメントＴ１、Ｔ２、Ｔ３を含む。各セグメントＴ１、Ｔ２、Ｔ３は、ユニットＵを含み、セグメントＴ１、Ｔ２、Ｔ３のうちの少なくとも１つは、２つ以上のユニットＵを含む。ユニットＵの空間サイズは、ビットストリーム１２の１つまたは複数のコードワード１７でシグナリングされ、そこから復号される。加えて、ビットストリーム１２内の少なくとも１つのコード化セグメントＴのサイズまたは位置を示す１つまたは複数のコードワード１６が、ビットストリーム１２から構文解析される。
少なくとも１つのセグメントＴ１は、２つ以上の近隣のセグメントＴ２、Ｔ３の辺１９−２、１９−３に接する少なくとも１つの辺１９−１を有する。加えて、セグメントＴ１、Ｔ２、Ｔ３は、第１のセグメントＴ１内の任意のユニットＵについての任意のイントラ予測モードの導出が、同じく第１のセグメントＴ１内にあるユニットＵ内の以前に導出されたイントラ予測モードにのみ依存するように、互いに独立している。第１のセグメントＴ１内のユニットＵについての任意のイントラ予測モードの導出は、第２の異なるセグメントＴ２内にある任意のユニットＵ内の任意のイントラ予測モードに依存しない。そのようなセグメントは、本明細書では「フレキシブルタイル」または単に「タイル」と呼ばれ、単一のユニットに関して規定された厳密な列および行として配列されたＨＥＶＣタイルとは異なる。すなわち、ＨＥＶＣでは、ピクチャ内のタイルは、２つ以上の近隣セグメントに接する１つの辺を有していない。むしろ、ＨＥＶＣにおける所与のタイルの所与の辺は、１つの他の隣接するタイルの一方の辺のみに接する。フレキシブルタイルはまた、フレキシブルサブタイルと同じものであるか、またはより単純にサブタイルとして表されるオプションのサブセグメントを含むこともできる。本開示は、セグメント、フレキシブルタイル、およびタイルという用語を互換的に使用することに留意されたい。しかしながら、これらの実施形態のコンテキスト内で、「フレキシブルタイル」および「タイル」という用語は、セグメントと同じであると規定され、前に説明したように、すべて、ＨＥＶＣタイルとは異なる。
図１２Ａは、本開示の第１の実施形態による、フレキシブルタイルを使用してピクチャまたはピクチャの一部を符号化するための方法２０を示すフロー図である。
方法２０は、エンコーダで実施され、エンコーダがピクチャのフレキシブルタイル構造を規定することから始まる（ボックス２２）。フレキシブルタイル構造は、２つ以上の隣接するフレキシブルタイルに接する少なくとも１つの辺を有する少なくとも１つのフレキシブルタイルを含む。次いで、エンコーダは、フレキシブルタイル構造をどのように構築するかを表すために、少なくとも１つのシンタックス要素を規定する（ボックス２４）。少なくとも１つのシンタックス要素は、フレキシブルタイルを表す１つまたは複数のプロパティを含むか、またはシンタックス要素は、フレキシブルタイルのプロパティを導出するための手段を含む。そのようなプロパティは、たとえば、個々のフレキシブルタイルをどのように割り振りおよび／またはアクセスするかを表す識別子、幅、高さ、および位置を含む。次いで、エンコーダは、ビデオビットストリーム内のフレキシブルタイル構造のための少なくとも１つのシンタックス要素をシグナリングし（ボックス２６）、フレキシブルタイル構造に従ってピクチャまたはピクチャの一部をビデオビットストリームに符号化する（ボックス２８）。フレキシブルタイル構造は、２つ以上の隣接するフレキシブルタイルに接する少なくとも１つの辺を有する少なくとも１つのフレキシブルタイルを含む。
図１２Ｂは、本開示の第１の実施形態による、フレキシブルタイルを使用して符号化されたピクチャまたはピクチャの一部を復号するための方法３０を示すフロー図である。
図１２Ｂに見られるように、方法３０は、デコーダがビデオビットストリームを受信し（ボックス３２）、エンコーダから受信されたビデオビットストリームからのフレキシブルタイル構造のための少なくとも１つのシンタックス要素を構文解析する（ボックス３４）ことから始まる。次いで、デコーダは、少なくとも１つのシンタックス要素からフレキシブルタイル構造を構築し、個々のフレキシブルタイルのプロパティを割り振るか、または導出することができる（ボックス３６）。プロパティは、フレキシブルタイルを割り振るおよび／またはフレキシブルタイルにアクセスするために使用することができる識別子、幅、高さ、および位置を含む。次いで、デコーダは、フレキシブルタイル構造に従ってピクチャまたはピクチャの一部を復号する（ボックス３８）。前述のように、フレキシブルタイル構造は、２つ以上の隣接するフレキシブルタイルの対応する辺に接する少なくとも１つの辺を有する少なくとも１つのフレキシブルタイルを含む。
第２の実施形態−タイルの幅および高さの指定
第１の実施形態では、フレキシブルタイルは、あらかじめ規定された順序で走査され、タイル幅およびタイル高さは、タイルごとに指定される。１つまたは複数の実施形態では、あらかじめ規定された順序は、たとえば、ユニット（たとえば、ＣＴＵ）に沿ったラスタ走査順序であり、タイルサイズはユニットで指定される。代替的に、あらかじめ規定された順序は、サブセグメントに沿ったラスタ走査順序であり、タイルサイズは、サブセグメントに関して指定される。
図１３Ａは、エンコーダがフレキシブルタイルを構築し、シグナリングする方法４０を示すフロー図である。
方法４０に見られるように、エンコーダは、最初に、ピクチャが１つのタイルを有するか、複数のタイルを有するかを決定する（ボックス４２）。ピクチャがタイルを１つのみ有する場合、エンコーダは、ピクチャが単一のタイルのみを有することを示すために、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝０に設定し（ボックス４４）、プロセスを終了する。そうではなく、ピクチャが２つ以上のフレキシブルタイルを有する場合、エンコーダは、タイルの空のリストを作成する（ボックス４６）。任意選択で、この方法は、サブセグメントがタイルのいずれかに使用されるかどうかを決定するステップ（ボックス４３）を含む。そうでない場合、この方法は、エンコーダがタイルの空のリストを作成することを続行する（ボックス４６）。パーティション構造がサブセグメントを含む場合（ボックス４５）、サブタイルの高さおよび／または幅が決定され、ビットストリームでシグナリングされる。サブセグメントの高さおよび／または幅は、あらかじめ規定することができる。あらかじめ規定された走査順序に従って、エンコーダは、フレキシブルタイルの高さおよび幅を識別する情報（たとえば、サブセグメントが使用される場合、ユニットまたはサブセグメントで表される）を含めて、フレキシブルタイルをリストに追加する（ボックス４８）。エンコーダは、ピクチャがそれ以上フレキシブルタイルを有する限り、フレキシブルタイルをリストに追加し続ける（ボックス５０）。
図１３Ｂは、デコーダがフレキシブルタイルを構文解析し、構築する方法６０を示すフロー図である。
方法６０に見られるように、デコーダは、最初に、ピクチャが１つのタイルを有するか、複数のタイルを有するかを決定する（ボックス６２）。ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇが、ピクチャが識別された幅および高さを有するフレキシブルタイルを１つのみ有することを示す０に設定された場合、方法は終了する。そうでなければ、リスト内にまだフレキシブルタイルがある間（ボックス６４）、デコーダは、あらかじめ規定された走査順序に従って、その幅および長さによって指定されるリスト内の次のタイルを構文解析する（ボックス６６）。オプションのサブセグメントがパーティション構造の一部であり、あらかじめ規定されていない場合、デコーダは、任意選択で、ビットストリームからサブタイルの高さおよび／または幅を構文解析する。これは、（たとえば、２つ以上のタイルがあると決定された後）方法１３Ｂの様々な時点で行うことができる。
表２は、本開示の１つまたは複数の実施形態で使用するための例示的なシンタックスを識別する。シンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表２のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグは、１または０の値に設定され得る。１に設定されているとき、このフラグは、ＰＰＳを参照する各ピクチャ内にタイルが複数あることを指定する。０に設定されているとき、このフラグは、ＰＰＳを参照する各ピクチャ内にタイルが１つしかないことを指定する。
ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグは、１または０の値に設定され得る。１に設定されているとき、このフラグは、ＰＰＳを参照するピクチャをタイルにパーティショニングするためにフレキシブルタイルが使用されることを指定する。ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝０は、ＰＰＳを参照するピクチャをタイルにパーティショニングするためにフレキシブルタイルが使用されないことを指定する。
ｓｕｂ−ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１ ｐｌｕｓ １は、コーディングツリーユニット内のサブタイルユニットの幅を指定する。ｓｕｂ−ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１は、０からＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ−１の範囲内であるものとする。
ｓｕｂ−ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１ ｐｌｕｓ １は、コーディングツリーユニット内のサブタイルユニットの高さを指定する。ｓｕｂ−ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１は、０からＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ−１の範囲内であるものとする。
ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１［ｉ］ ｐｌｕｓ １は、サブタイル幅ユニットの単位でｉ番目のタイルの幅を指定する。
ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１［ｉ］ ｐｌｕｓ １は、サブタイル高さユニットの単位でｉ番目のタイルの高さを指定する。
ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）は、以下のように指定される。
・タイルに割り振られていないＣＴＵがピクチャ内に少なくとも１つある場合、ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）の戻り値は、ＴＲＵＥに等しい。
・そうでなければ、ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）の戻り値は、ＦＡＬＳＥに等しい。
一実施形態では、デコーダは、ＰＰＳ内の第１のｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１シンタックス要素を構文解析する前に、以下の関数を呼び出す。
Figure 2021528003
一実施形態では、デコーダは、ＰＰＳ内の第１のｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１シンタックス要素を構文解析した後、以下の関数を呼び出す。
Figure 2021528003
一実施形態では、シンタックス要素ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１およびｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１は、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔの前に以下の条件のすべてを保持しなければならないように制限される。
［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｙ］［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｘ］＝ｔｉｌｅ＿ｉｄ：
１．ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｙは、ＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ未満でなければならない。
２．ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｘは、ＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ未満でなければならない。
３．ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｙ］［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｘ］は、「タイル無し」に等しくなければならない。
図１４は、１０個のタイルＴ０…Ｔ９がピクチャ１０をパーティショニングするために使用される例示的なタイルパーティションを示す。図１４の各タイルに見られる数字は、タイル番号（すなわち、整数０、１、２、…）と、それに続くＣＴＵにおけるタイルの幅および高さ（たとえば、４×２）とを表す。上記の表２の例示的なシンタックスを使用すると、タイルパーティションは、合計６３によって表される。
図１５は、２０４８×１２８０のサイズを有するピクチャ１０が２６個のタイルにパーティショニングされる別の例示的なタイルパーティションを示す。図１５に見られるように、すべてのタイルが同じサイズおよび形状であるわけではない。むしろ、１つの大きいサイズのタイルＴＬと、複数のより小さいタイルＴＳとがある。図１５の大きい長方形タイルＴＬは、２つ以上の小さいタイルＴＳの辺に接する１つの辺を有するので、フレキシブルタイルである。加えて、ピクチャは、３２×２０＝６４０個のＣＴＵを含み、各々は、６４×６４のサイズのルーマサンプルを有する。そのようなタイルパーティションは、いくつかのより小さいタイルＴＳがビューポートをカバーするために使用され、単一の大きいタイルＴＬがより低い解像度で全球をカバーする３６０ビデオストリーミングのために使用される。
上記の表２の例示的なシンタックスを使用すると、図１５のタイルパーティションは、合計２６７ビットで表すことができる。ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝１の１ビットは、フレキシブルタイルが使用されることを示す。次いで、ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１＝１１（７ビット）およびｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１＝１９（９ビット）を使用して、２５個の小さいタイルＴＳが各々１０ビットでシグナリングされ、大きいタイルＴＬが１６ビットでシグナリングされる。タイルサイズが使用される場合、結果は、１＋タイルサイズ（５＋５）＋２５＊２＋（３＋５）＝６９ビットとなる。
図３６Ａ〜図３６Ｃに示されるこの実施形態の変形では、２つ以上のサブタイルサイズが規定される。図３６Ａは、５つのセグメントまたはタイルＴ１…Ｔ５を有する例示的なパーティション構造Ｓを示す。図３６Ｂは、例示的なパーティション構造Ｓが、２つの異なるタイプＡおよびＢの７つのサブセグメントまたはサブタイルＳＳ１…ＳＳ７を有することを示す。図３６Ｃは、例示的なパーティション構造Ｓが、５つのセグメントまたはタイルＴ１…Ｔ５、および８４のユニットまたはＣＴＵを有することを示す。各サブタイルサイズは、ＣＴＵユニットで指定される。
タイルごとに、幅および高さは、これらの以前に規定されたサブタイルユニットの１つにおいて指定され、どのサブタイルサイズが使用されるかについての情報が、その特定のタイルの幅および高さとともに送られる。図３６Ａ〜図３６Ｃに示される以下の例では、異なるサイズの２つのサブタイル、すなわち、サブタイルＡと名付けられた４×４ＣＴＵのうちの１つと、サブタイルＢと名付けられた３×３ＣＴＵのうちの１つとが使用される。次いで、
タイルＴ１の高さおよび幅は、サブタイルユニットＡにおいて１×１として指定される。
タイルＴ２の高さおよび幅は、サブタイルユニットＡにおいて１×２として指定される。
タイルＴ３の高さおよび幅は、サブタイルユニットＢにおいて１×１として指定される。
タイルＴ４の高さおよび幅は、サブタイルユニットＢにおいて１×１として指定される。
タイルＴ５の高さおよび幅は、サブタイルユニットＢにおいて１×２として指定される。
１つのタイルを２つ以上のサブタイルユニットで指定することができるとき、そのタイル内のより小さいユニットカウントを与えるサブタイルユニットは、そのタイルの幅および高さを指定するためにエンコーダによって選択されることが好ましい。
第３の実施形態−サブタイルおよびタイルサイズコピーのためのフラグを使用したタイルの高さおよび幅の指定
好ましい実施形態では、タイルパーティション構造は、任意選択でサブタイルユニットを使用して、タイルの高さおよび幅をシグナリングすることによって搬送される。タイルは、整数個のサブタイルからなり、サブタイルは、ＣＴＵのような整数個のコーディングユニットからなる。コーディングユニットまたはサブタイルの空間サイズは、（たとえば、コーディングユニットに関して）ビットストリームでシグナリングされる。
たとえば、ＣＴＵユニットサイズは、６４×６４のルーマサンプルのサイズを有するようにビットストリームでシグナリングされる。次いで、サブタイルユニットサイズは、４の幅および２の高さを有するようにシグナリングされる。これは、サブタイルユニットサイズがＣＴＵユニットサイズを使用してシグナリングされるので、サブタイルが２５６のルーマサンプルの幅および１２８のルーマサンプルの高さを有することを意味する。次いで、１つのタイルは、２の幅および１の高さを有するようにシグナリングされ、これは、タイルが５１２のルーマサンプルの幅、および１２８のルーマサンプルの高さを有することを意味する。サブタイルユニットを使用することは、すべてのタイルの幅が１のＣＴＵ幅よりも大きい最大公約数を有するとき、および／またはすべてのタイルの高さが１のＣＴＵ高さよりも大きい最大公約数を有するときに有益である。タイルの高さおよび幅をサブタイルで表すことは、ビットストリーム内のより少ないビットを使用して行うことができるより小さい値を使用して行うことができる。
さらに、この実施形態では、フラグを使用して、現在のタイルサイズが、最も近い以前にシグナリングされたタイルサイズと同一であるかどうかを指定する。フラグが１の値を有する場合、現在のタイルのタイルサイズが前のタイルからコピーされる。フラグが別の値を有する場合、タイルの高さおよび幅は、コーディングユニットまたはサブタイルの高さおよび幅を使用して明示的にシグナリングされる。以下でより詳細に説明するように、デコーダは、このフラグを復号し、その値に基づいて、現在のタイルサイズが、最も近い以前にシグナリングされたタイルサイズと同一であるかどうかを決定する。
この実施形態の１つの変形では、ピクチャ内のタイルの数が最初に復号される。そのとき、サイズが復号される既知の数のタイルにわたるループが存在する。任意選択で、最後のタイルのサイズは、その最後のタイルのサイズがピクチャの残りのエリアによって与えられるので、シグナリングされない。
この実施形態の別の変形では、ピクチャ内のタイルの数は、シグナリングされない。代わりに、デコーダは、すべての必要なタイルサイズが復号されたことをデコーダが決定するまで、タイルサイズの復号を続行する。すべての必要なタイルサイズが復号されると、デコーダは、タイルサイズの復号を停止し、ビットストリームからの他のデータの復号を進める。すべての必要なタイルサイズが復号されたかどうかを決定する１つの方法は、ピクチャ内のすべてのＣＴＵが、タイルサイズが復号されたタイル内にあるかどうかを決定することである。すべての必要なタイルサイズが復号されたかどうかを決定する別の方法は、復号されたタイルサイズに対応するタイルがピクチャ全体を一緒にカバーするかどうかを決定することである。
この実施形態のまた別の変形では、オプションのコードワードが、タイルが次のタイル位置にコピーされている回数を搬送するようにシグナリングされる。たとえば、第１のタイルサイズは、１２８×１２８に等しい。次いで、そのタイルサイズが以下であるかどうかを指定するビットストリーム内に１つまたは複数のコードワードが存在し得る。
１）任意の他のタイルにコピーされない、これは、次のタイルサイズが、幅および高さを使用して明示的にシグナリングされることを意味する、または
２）次のタイルにコピーされる、または
３）次のｎ個のタイルにコピーされる、ここでは、コピーする回数がシグナリングされる。
図１６Ａに見られるように、デコーダは、以下の態様のうちの１つまたは複数を使用して、ビデオビットストリームのピクチャの符号化表現を復号するように設定される。
特に、方法７０に見られるように、デコーダは、ピクチャを復号するための特定の空間サイズを導出するためのコード化された要素を受信する（ボックス７２）。空間サイズは、ユニットおよび／またはサブタイルのうちの１つである。たとえば、デコーダは、タイルサイズを復号するために使用するためにサブタイル幅およびサブタイル高さを導出し、サブタイル幅および高さは、導出されたユニットサイズの２つの整数として搬送される。代替的に、デコーダは、特定の空間ユニットサイズおよび／またはサブタイルサイズを使用してピクチャを復号するように設定される。デコーダは、ビデオビットストリームから２つ以上のタイルサイズを明示的に復号する（ボックス７４）。これらの場合、タイルサイズは、ユニット幅またはサブタイル幅の整数としてビットストリームから導出される幅値と、ユニット高さまたはサブタイル高さの整数としてビットストリームから導出される高さ値とを含む。一実施形態では、デコーダは、ビデオビットストリームから少なくとも１つのタイルサイズを復号し、タイルサイズは、前に復号されたタイルサイズからコピーされた幅値と高さ値とを含む（ボックス７６）。一実施形態では、デコーダは、少なくとも１つの現在のタイルについてのフラグを復号するように設定される（ボックス７８）。これらの場合、１つの値は、現在のタイルのタイルサイズが前に復号されたタイルサイズからコピーされることを示し、別の値は、タイルサイズがビットストリーム内の情報から明示的に復号されるべきであることを示し得る。一実施形態では、デコーダは、タイルサイズの数を指定するビットストリームからの数値を復号することによって、復号すべきタイルサイズの数を決定する（ボックス８０）。一実施形態では、デコーダは、復号すべき追加のタイルサイズがあるかどうかを決定することによって、復号すべきタイルサイズの数を決定する（ボックス８２）。特に、これらの場合、デコーダは、ピクチャ内のすべてのＣＴＵが、タイルサイズが復号されたタイル内にあるかどうかを決定することができる。代替的に、デコーダは、復号されたタイルサイズに対応するタイルがピクチャ全体を一緒にカバーするかどうかを決定することができる。デコーダがタイルサイズを復号する特定の方法にかかわらず、この実施形態に従って設定されたデコーダは、ピクチャの符号化された表現を復号するために復号されたタイルサイズを使用する。
図１６Ｂに見られるように、エンコーダは、この実施形態に従って、以下の態様のうちの１つまたは複数を使用して、ビデオビットストリームのピクチャの表現を符号化するように設定される。
特に、方法９０に見られるように、一実施形態では、エンコーダを、少なくとも１つのピクチャを符号化するために使用するために、特定の空間サイズを符号化するように設定することができる（ボックス９２）。たとえば、空間サイズは、ユニットまたはサブタイルの空間サイズである。１つまたは複数の実施形態では、エンコーダは、１つのコード化整数サブタイル幅値および／または１つのコード化整数サブタイル高さ値をビットストリームに挿入することによって、タイルサイズを符号化するために使用するために、特定のサブタイル幅および／またはサブタイル高さを符号化する。値は、空間ユニットサイズに関する。一実施形態では、エンコーダは、２つ以上のタイルサイズをビットストリームに明示的に符号化するように設定され得る（ボックス９４）。これらの場合、エンコーダは、ユニットまたはサブタイルの幅を示す１つのコード化整数タイル幅値と、ユニットまたはサブタイルの高さを示す１つのコード化整数タイル高さ値とをビットストリームに挿入することによって、各タイルサイズを符号化するように設定され得る。一実施形態では、エンコーダは、タイルサイズを以前に導出されたまたは復号されたタイルサイズに等しくなるように設定することによって、少なくとも１つのタイルサイズを導出するようにも設定され得る（ボックス９６）。一実施形態では、エンコーダは、少なくとも１つの現在のタイルのフラグ値を挿入するようにも設定され得る（ボックス９８）。これらの実施形態では、１つの値を使用して、現在のタイルのタイルサイズを以前に復号されたタイルサイズからコピーすべきであることをデコーダに指定することができ、またはエンコーダは、デコーダがタイルサイズを明示的に導出することができるようにタイルサイズをビットストリームに明示的に挿入することができる。一実施形態では、エンコーダは、タイルサイズの数を指定する数値をビットストリームに挿入することによってシグナリングされるタイルサイズの数を示すようにも設定され得る。エンコーダが情報を符号化する特定の方法にかかわらず、エンコーダは、少なくとも１つのピクチャをビデオビットストリームに符号化するためにタイルサイズを使用するように設定される。
表３は、本開示のこの実施形態で使用するための例示的なシンタックスを識別する。シンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表３のシンタックス要素の例示的なセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝１は、ＰＰＳを参照する各ピクチャ内にタイルが複数あることを指定する。ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝０は、ＰＰＳを参照する各ピクチャ内にタイルが１つしかないことを指定する。ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ値が、ＣＶＳ内でアクティブ化されるすべてのＰＰＳについて同じであることが、ビットストリーム適合の要件である。
ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝１は、ＰＰＳを参照するピクチャをタイルにパーティショニングするためにフレキシブルタイルが使用されることを指定する。ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝０は、ＰＰＳを参照するピクチャをタイルにパーティショニングするためにフレキシブルタイルが使用されないことを指定する。ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝１である場合、変数ｔｉｌｅ＿ｉｄの値および２次元配列ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｍｅｎｔの値は次のように指定される。
Figure 2021528003
ｎｕｍｂｅｒ＿ｏｆ＿ｔｉｌｅｓ＿ｉｎ＿ｐｉｃｔｕｒｅ＿ｍｉｎｕｓ２ ｐｌｕｓ ２は、ピクチャ内のタイル数を指定する。ｎｕｍｂｅｒ＿ｏｆ＿ｔｉｌｅｓ＿ｉｎ＿ｐｉｃｔｕｒｅ＿ｍｉｎｕｓ２は、０からＰｉｃＳｉｚｅＩｎＣｔｂｓＹ−２の範囲内であるものとする。
ｓｕｂｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１ ｐｌｕｓ １は、コーディングツリーユニット内のサブタイルユニットの幅を指定する。ｓｕｂｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１は、０からＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ−１の範囲内であるものとする。
ｓｕｂｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１ ｐｌｕｓ １は、コーディングツリーユニット内のサブタイルユニットの高さを指定する。ｓｕｂｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１は、０からＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ−１の範囲内であるものとする。
ｕｓｅ＿ｐｒｅｖｉｏｕｓ＿ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇ＝１は、現在のタイルのサイズが前のタイルのサイズに等しいことを指定する。ｕｓｅ＿ｐｒｅｖｉｏｕｓ＿ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇ＝０は、現在のタイルのサイズが前のタイルのサイズと等しくないことを指定する。存在しない場合、ｕｓｅ＿ｐｒｅｖｉｏｕｓ＿ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇの値は０に等しいと推定される。
ｕｓｅ＿ｐｒｅｖｉｏｕｓ＿ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇが１に等しいとき、配列ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１およびｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１のｉ番目の要素の値は、以下のように導出される。
ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１［ｉ］＝ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１［ｉ−１］
ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１［ｉ］＝ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１［ｉ−１］
ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１［ｉ］ ｐｌｕｓ １は、タイルユニット内のｉ番目のタイルの幅を指定する。
ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１［ｉ］ ｐｌｕｓ １は、タイルユニット内のｉ番目のタイルの高さを指定する。
変数ｔｉｌｅ＿ｉｄの値および２次元配列ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｍｅｎｔの値は、以下のように導出される。
Figure 2021528003
値ｔｉｌｅ＿ｉｄにＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｃｔｕ＿ｙ］［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｙ］を割り振る前に、以下の条件のすべてが真であることが、ビットストリーム適合の要件である。
１．ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｃｔｕ＿ｙの値は、ＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ未満であるものとする。
２．ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｃｔｕ＿ｘの値は、ＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ未満であるものとする。
３．ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｘ＋ｃｔｕ＿ｘ］［ｔｉｌｅ＿ｃｏｏｒｄｉｎａｔｅ＿ｙ＋ｃｔｕ＿ｙ］の値は、「タイル無し」に等しいものとする。
一実施形態では、上記の条件１および２は任意選択である。
さらに、変数ｔｉｌｅ＿ｉｄ、およびｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１［ｉ］のセマンティクスで指定された２次元配列ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｍｅｎｔの値の導出が、ｉの値ごとに実行される。これは、たとえ以下の場合であっても、変数ｉの各ループの後に導出が実行されることを意味する。
１．ｕｓｅ＿ｐｒｅｖｉｏｕｓ ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇが存在しない場合
２．ｕｓｅ＿ｐｒｅｖｉｏｕｓ ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇが０に等しいとき、および
３．ｕｓｅ＿ｐｒｅｖｉｏｕｓ ｔｉｌｅ＿ｓｉｚｅ＿ｆｌａｇが１に等しいとき。
同様に、３つのビットストリーム適合条件は、任意のループで行われる任意の割り振りについて真である。
一実施形態では、各ループについて、すなわちｉの各値について、ブレークステートメントに到達することが必要である。
一実施形態では、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｍｅｎｔのすべての割り振りの後、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］は、０からＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ−１までの範囲の任意のｘ、および０からＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ−１までの範囲の任意のｙについて「タイル無し」に等しくないことが必要である。
第４の実施形態−ステータスフラグ
第４の実施形態では、本開示は、所与のユニット、たとえば、ユニットＵ、またはサブタイル、たとえば、サブタイルＳＳが、新しいタイルを開始するか、開始しないかを決定するための方法を提供する。たとえば、サブタイルおよび／またはユニットのサイズが規定され、次いで、符号化または復号のためにあらかじめ規定された順序（たとえば、ラスタ走査順序）で走査される。
たとえば、一実施形態では、サブタイルは、ユニット（たとえば、ＣＴＵ）またはユニットの長方形セットと同じサイズであると規定され、次いで、ラスタ走査順序で走査される。ラスタ走査では、走査は、定常のレートで左から右に水平に行われ、次いで、ブランクになり、すぐに左に戻り、そこでオンに戻り、垂直位置が定常的に増加するように次のラインを掃引する。もちろん、当業者は、ラスタ走査順序がこの実施形態および他の実施形態において一例として説明されるとき、他のあらかじめ規定された走査順序を使用することができる（たとえば、水平に右から左に走査する、または最初に垂直に走査する）ことを諒解されよう。
特定の走査順序にかかわらず、１つまたは複数の実施形態では、各サブタイルについて、順番にフラグのシーケンスがあり、各フラグは、所与のサブタイルが新しいタイルを開始するかどうかを指定する。１つまたは複数の実施形態では、左上に配置された別のサブタイルが同じタイルに属するとき、所与のサブタイルについてのフラグは送られない。そのような場合、所与のサブタイルと他のサブタイルの両方が同じタイル内に配置されていると推定することができる。本明細書における１つまたは複数の実施形態は、サブタイルを参照して説明される。しかしながら、当業者は、本教示が、所与のサブタイルまたはユニットが新しいタイルを開始するかどうかを指定するために適用可能であることを諒解されよう（たとえば、サブタイルがユニットであるか、またはサブタイルが所与のピクチャのために採用されない場合）。同様に、当業者は、ユニットに関して指定された１つまたは複数の実施形態が、あらかじめ規定された順序でサブタイルを走査することに適用可能であることを諒解されよう。
表４は、走査されているサブタイルの位置決めが、サブタイルが新しいタイルを開始することを示すかどうか、およびユニットが新しいタイルを開始するかどうかを示すフラグを設定する値（もしあれば）を示すステータスフラグの例示的な実施形態をグラフィカルに示す。同様のステータスフラグシステムを使用して、所与のユニットが新しいタイルを開始するかどうかを示すことができる。
Figure 2021528003
Figure 2021528003
エラー！参照元は見つかりませんでした。に示されるすべてのケースについて、最後の行における曖昧なケース（すなわち、走査されているサブタイルがタイルＢ内にあるか、タイルＣ内にあるか、または新しいタイルを開始するか）を除いて、１つのフラグおよび他の以前走査されたサブタイル（すなわち、走査されているサブタイルの左上に配置されたサブタイルが存在する場合、それらのサブタイル）の既知のステータスは、現在走査されているサブタイルの正しいステータスを指定するのに十分である。表４の最後の行に示されるケースにおける曖昧性を除去するために、本開示は、曖昧性除去ビットを導入する。たとえば、一実施形態では、規定された走査順序のすべての曖昧性除去ビットが、曖昧性除去配列に配置される。次いで、配列は、デコーダに明示的にシグナリングされる。
表５は、この実施形態で使用するための第１の例示的なシンタックスを提供する。表５に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。加えて、単に例示のために、サブタイルのサイズは、ＣＴＵのサイズに等しい。もちろん、当業者は、サブタイルをいくつかのユニットまたはＣＴＵとすることができ、またはシンタックスがユニットに適用され得ることを理解するであろう。
Figure 2021528003
表５のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャ内にタイルが複数あることを指定する。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャ内にタイルが１つしかないことを指定する。
ｔｉｌｅｓ＿ｓｔａｔｕｓ＿ｆｌａｇ＿ｅｎａｂｌｅｄ このフラグが１に設定されると、タイリング構造がステータスフラグ方法を使用してシグナリングされることを指定する。このフラグが０に設定されると、タイリング構造がタイルステータスフラグ方法を使用してシグナリングされないことを指定する。
ｃｔｕ＿ｓｔａｔｕｓ［ｉ］ これが０に設定されると、ｃｏｐｙ＿ｉｄ（）を使用して、現在のＣＴＵのタイルＩＤが使用可能な近接するタイルからコピーされることを指定する。これが１に設定されると、ｓｅｔ＿ｎｅｗ＿ｉｄ（）を使用して、現在のＣＴＵに新しいタイルＩＤが設定されることを指定する。
表４に見られるように、ＣＴＵステータスが未決定のままである事例（たとえば、表４の行２、３、５、６、および８のもの）がいくつかある。これらの場合、ステータスは、表６に見られるシグナリングの詳細によって指定されるように決定することができる。
Figure 2021528003
ｃｔｕ＿ｓｔａｔｕｓ＿ｄｉｓａｍｂｉｇｕａｔｏｒ＿ｆｌａｇ：このフラグは、必要なときにＣＴＵのステータスを決定するためにｃｕｔ＿ｓｔａｔｕｓとともに使用される曖昧性除去ビットを含む。このビットストリームの長さは、ｃｔｕ＿ｓｔａｔｕｓにおける曖昧性除去ビットの数に等しい。ｃｔｕ＿ｓｔａｔｕｓ＿ｄｉｓａｍｂｉｇｕａｔｏｒ＿ｆｌａｇは、ｃｔｕ＿ｓｔａｔｕｓ＿ｆｌａｇの値が０である場合にのみ設定される。これらの場合、ｄｉｓａｍｂｉｇｕａｔｏｒ＿ｂｉｔ＝０のとき、ｃｕｔ＿ｓｔａｔｕｓは、左側のユニットからコピーされるものとする。ｄｉｓａｍｂｉｇｕａｔｏｒ＿ｂｉｔ＝１のとき、ｃｔｕ＿ｓｔａｔｕｓは、上のユニットからコピーされるものとする。
ｅｘｉｓｔ（）：この関数は、タイルＩＤ（ｔｉｌｅＩｄＡｂｏｖｅＬｅｆｔ、ｔｉｌｅＩｄＡｂｏｖｅ、またはｔｉｌｅＩｄＬｅｆｔ）を有する近接するブロックについてタイルＩＤが存在するかどうかを示す。
ｓｅｔ＿ｎｅｗ＿ｉｄ（）：この関数は、現在のＣＴＵについて新しいタイルＩＤを設定する。
ｃｏｐｙ＿ｉｄ（）：この関数は、表４に提供される詳細に従って、近接するブロックからタイルＩＤをコピーする。
ａｓｓｉｇｎ＿ｃｔｕ＿ｔｏ＿ｔｉｌｅ（）：この関数は、ｃｔｕ＿ｓｔａｔｕｓフラグおよびｃｔｕ＿ｓｔａｔｕｓ＿ｄｉｓａｍｂｉｇｕａｔｏｒフラグを使用して、所与のＣＴＵを明示的なタイルＩＤに割り振る。この関数はまた、所与のＣＴＵのすぐ左側、所与のＣＴＵのすぐ上、および所与のＣＴＵのすぐ上と左側（すなわち、斜め上）に配置された近接ＣＴＵが存在する場合、そのステータスを所与のＣＴＵに割り振る。
ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）：この関数は、以下のように、ラスタ走査順序など、あらかじめ規定された走査順序で読み取られる。
タイルに割り振られていないＣＴＵがピクチャ内に少なくとも１つある場合、ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）の戻り値をＴＲＵＥに設定する。
そうでなければ、ｒｅａｄ＿ｍｏｒｅ＿ｔｉｌｅｓ（）の戻り値をＦＡＬＳＥに設定する。
この実施形態の一態様では、新しいタイルがシグナリングされるとき、タイルＩＤがシグナリングされる。タイルＩＤは、新しいタイルＩＤまたは以前に規定されたタイルＩＤである。このようにタイルＩＤをシグナリングすることによって、非長方形または不連続のタイルを有するよりフレキシブルなタイル構造が可能になる。
ビットカウント
図１７Ａ〜図１７Ｃは、一実施形態によれば、図１４に見られるピクチャのタイルパーティション（図１７Ａ）のｃｔｕ＿ｓｔａｔｕｓビット（図１７Ｂ）を示す。この実施形態では、空であるセルは、そのＣＴＵのビットがｃｔｕ＿ｓｔａｔｕｓでシグナリングされないことを示す。「？」インジケータは、曖昧性除去ビットが必要であることを表す。図１７Ｃは、対応するｃｔｕ＿ｓｔａｔｕｓ曖昧性除去ビットを示す。
表７は、この実施形態で使用するための第２の例示的なシンタックスを提供する。表７に示されるシンタックスは、表５に見られる第１の例示的なシンタックスに取って代わり、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。さらに、単に例示のために、ユニットのサイズは、ＣＴＵのサイズに等しい。
Figure 2021528003
表７のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、各ピクチャ内の複数のタイルがＰＰＳを参照することを示す。このフラグが０に設定されると、各ピクチャ内の単一のタイルのみがＰＰＳを参照することを示す。
ｔｉｌｅ＿ｆｌａｇ：このフラグは、現在のＣＴＵのタイルＩＤが、近接するＣＴＵのタイルＩＤに等しくなるように設定されているか、または新しいタイルを開始するかを示す。
ｔｉｌｅ＿ｆｌａｇが０に等しいとき、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］の値は、以下のように指定される。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］＝ｐｒｅｖｉｏｕｓ＿ｔｉｌｅ；
ｔｉｌｅ＿ｆｌａｇが１に等しいとき、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］およびｔｉｌｅ＿ｉｄの値は、以下のように指定される。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］＝ｔｉｌｅ＿ｉｄ；
ｔｉｌｅ＿ｉｄ＝ｔｉｌｅ＿ｉｄ＋１；
ｔｉｌｅ＿ｆｌａｇ１：このフラグは、現在のＣＴＵのタイルＩＤが、近接するＣＴＵのタイルＩＤに等しくなるように設定されているか、または新しいタイルを開始するかを示す。
ｔｉｌｅ＿ｆｌａｇが１に設定されているとき、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］およびｔｉｌｅ＿ｉｄの値は、以下のように指定される。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］＝ｔｉｌｅ＿ｉｄ；
ｔｉｌｅ＿ｉｄ＝ｔｉｌｅ＿ｉｄ＋１；
ｔｉｌｅ＿ｆｌａｇ２：このフラグは、現在のＣＴＵのタイルＩＤが現在のＣＴＵのすぐ上の、または現在のＣＴＵのすぐ左側のＣＴＵのタイルＩＤに等しくなるように設定されているかを示す。
ｔｉｌｅ＿ｆｌａｇ２が０に設定されているとき、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］の値は、以下のように現在のＣＴＵの左側のＣＴＵの値に設定される。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］＝ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ−１］；
ｔｉｌｅ＿ｆｌａｇ２が１に設定されているとき、ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］の値は、以下のように現在のＣＴＵのすぐ上のＣＴＵの値に設定される。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ］［ｙ］＝ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔ［ｘ−１］［ｙ］；
第５の実施形態−コピーサイズタイルモード
第４の実施形態では、本開示は、上述の第１の実施形態によって提供されるものと同様のタイルを走査するための方法を提供する。しかしながら、この第５の実施形態は、以下の追加の特徴のうちの１つまたは複数を含む。特に、この実施形態は、以下も可能である。
１．「伝統的なタイルモード」における伝統的なタイルの使用および「フレキシブルタイルモード」におけるフレキシブルタイルの使用。動作するモードの決定は、たとえば、ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇなどのフラグを使用してシグナリングされる、および／または
２．サブタイルを使用することができる。サブタイルの粒度を、明示的にシグナリングすることができる。本明細書では、サブタイルのサイズを指定するために、別の単語の粒度が使用される。たとえば、サブタイルのサイズは、ｘおよびｙ座標系において、またはユニットサイズに関して指定される。１つまたは複数の実施形態における粒度は、明示的にシグナリングされる。代替的に、粒度は、あらかじめ規定することができる。
３．タイルの特定のサイズ仕様。たとえば、この実施形態は、現在のタイルのための最新のタイルのサイズ、または現在のタイルのすぐ左または上のタイルのサイズを使用して指定することができる。指定されたサイズは、たとえば、モード値をシグナリングすることによって、現在のタイルまたはすべての残りのタイルに適用される。
図１８Ａは、この実施形態による、タイルを構築し、シグナリングするための方法１１０を示すフロー図である。方法１１０は、エンコーダによって実施され、ピクチャがタイルを１つのみ有するかどうかをエンコーダが決定することによって始まる（ボックス１１２）。そうである場合、エンコーダは、方法１１０を終了する前に、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇ＝０に設定する（ボックス１１４）。しかしながら、ピクチャが複数のタイルを有するとエンコーダが決定した場合、エンコーダは、タイルの空のリストを作成する（ボックス１１６）。次いで、タイルが残っている間、あらかじめ規定された走査順序に従って（ボックス１１８）、エンコーダは、ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅを設定する（ボックス１２０）。ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが０に設定されている場合（ボックス１２２）、エンコーダは、タイルの高さおよび幅を含めて、タイルをタイルのリストに追加する（ボックス１２４）。次いで、処理が終了する。任意選択で、パーティション構造は、サブタイルを採用し、サブタイルは、１つまたは複数の実施形態では、たとえば図１８Ａの方法１１０に明示的に示されている。サブタイルが使用される場合、フラグを使用して（たとえば、１に設定して）、サブタイルの使用をシグナリングすることができ、粒度を、本明細書で説明するようにシグナリングすることができる。そうでなければ、フラグを０に設定することができ、代わりに、ユニット（たとえばＣＴＵ）の粒度が使用される。サブタイルインジケーションおよび粒度は、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇを設定するシグナリングの前または後にシグナリングすることができる。
デコーダに関して、デコーダは、エンコーダによって送られたタイルを構文解析し、構築する。この実施形態では、デコーダは、図１８Ｂ〜図１８Ｃに示す方法１３０に従って、これらの機能を実行する。図１８Ｂに見られるように、デコーダは、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇが０に設定されているかどうかを決定する（ボックス１３２）。そうである場合、デコーダは、ピクチャが単一のタイルのみを含んでいることを知り、したがって、方法１３０は終了する。そうでなければ、デコーダは、ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇが１に設定されたかどうかを決定する（ボックス１３４）。そうでない場合、デコーダは、従来のタイルを使用してその復号機能を実行する（ボックス１３６）。しかしながら、デコーダが、ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇが１に設定されていないと決定した場合、デコーダは、タイルの処理を開始する。任意選択で、デコーダはまた、（上述のインジケーションによるように）サブタイルが採用されるかどうかを決定する。サブタイルが採用される場合、デコーダは、さらに、サブタイルの粒度を決定する。タイルがまだ処理されている間（ボックス１３８）、デコーダは、ｃｏｐｙ＿ｔｉｌｅｓ＿ｓｉｚｅ＿ｍｏｄｅ値を構文解析し（ボックス１４０）、その値を使用して、現在のタイル（すなわち、現在処理されているタイル）の幅および高さを決定する（たとえば、サブタイルの粒度に関して）。
特に、ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが０に等しい場合（ボックス１４２）、デコーダは、あらかじめ規定された走査順序に従ってその幅および長さによって指定される、エンコーダによって作成されたタイルリスト内の次のタイルを構文解析する（ボックス１４４）。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが１に等しい場合（ボックス１４６）、デコーダは、最後にシグナリングされたタイルの幅および高さを現在のタイルの幅および高さにコピーする（ボックス１４８）。
図１８Ｃを参照すると、ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが２に等しい場合（ボックス１５０）、デコーダは、左タイルの幅および高さを現在のタイルの幅および高さにコピーする（ボックス１５２）。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが３に等しい場合（ボックス１５４）、デコーダは、現在処理されているタイルのすぐ上のタイルの幅および高さを現在処理されているタイルの幅および高さにコピーする（ボックス１５６）。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが４に等しく、タイルのリストの最後ではない間（ボックス１５８）、デコーダは、最後にシグナリングされたタイルの幅および高さを現在のタイルの幅および高さにコピーする（ボックス１６０）。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが５に等しく、タイルのリストの最後ではない間（ボックス１６２）、デコーダは、タイルの幅および高さを現在のタイルのすぐ左にコピーし、これらの値を現在のタイルの幅および高さにコピーする（ボックス１６４）。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅが６に等しく、タイルのリストの最後ではない間（ボックス１６６）、デコーダは、現在のタイルのすぐ上のタイルの幅および高さを現在のタイルの幅および高さにコピーする（ボックス１６８）。
表８は、この実施形態で使用するための例示的なシンタックスを提供する。表８に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
Figure 2021528003
表８のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１であるとき、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０であるとき、ＰＰＳを参照する各ピクチャがタイルを１つしか有していないことを示す。
ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１であるとき、フレキシブルタイルが規定されていることを示す。このフラグが０であるとき、フレキシブルタイルシンタックスを使用せずにタイルが規定されていることを示す。
ｓｕｂ＿ｔｉｌｅｓ＿ｆｌａｇ：このフラグが１に設定されているとき、サブタイルが使用されることを示す。
ｔｉｌｅ＿ｈｏｒｉｚｏｎｔａｌ＿ｇｒａｎｕｌａｒｉｔｙ：この値は、コーディングツリーユニットの単位でタイル水平粒度を指定する。
ｔｉｌｅ＿ｖｅｒｔｉｃａｌ＿ｇｒａｎｕｌａｒｉｔｙ：この値は、コーディングツリーユニットの単位でタイル垂直粒度を指定する。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ：この値は、現在のタイルサイズに関する決定がどのように行われるべきかを示す。特に：
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝０は、タイルサイズが明示的にシグナリングされることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝１は、最後にシグナリングされたサイズが使用されることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝２は、現在のタイルの上／左のサンプルの左側のタイルサイズが使用されることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝３は、現在のタイルの上／左のサンプルより上のタイルサイズが使用されることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝４は、最後にシグナリングされたタイルがすべての残りのタイルに使用されることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝５は、現在のタイルの上／左のサンプルの左側のタイルがすべての残りのタイルに使用されることを示す。
ｃｏｐｙ＿ｔｉｌｅ＿ｓｉｚｅ＿ｍｏｄｅ＝６は、現在のタイルの上／左のサンプルより上のタイルがすべての残りのタイルに使用されることを示す。
ｃｏｐｙ＿ｆｒｏｍ＿ｌａｓｔ＿ｓｉｇｎａｌｅｄ＿ｔｉｌｅ（）：これは、最後にシグナリングされたタイルの幅および長さを現在のタイルの幅および長さにコピーする関数である。
ｃｏｐｙ＿ｆｒｏｍ＿ａｂｏｖｅ＿ｔｉｌｅ（）：これは、現在のタイルの上のタイルの幅および長さを現在のタイルの幅および長さにコピーする関数である。
ｃｏｐｙ＿ｆｒｏｍ＿ｌｅｆｔ＿ｔｉｌｅ（）：これは、現在のタイルの左側のタイルの幅および長さを現在のタイルの幅および長さにコピーする関数である。
第６の実施形態−サブタイルを使用したタイルＩＤ
この実施形態では、本開示は、ピクチャをサブタイルにパーティショニングし、次いで、あらかじめ規定された走査順序でサブタイルを走査するための方法を提供する。このプロセス中、サブタイルごとにタイル識別子（タイルｉｄ）が指定される。あらかじめ規定された順序は、上述したようにラスタ走査順であり、サブタイルサイズは、１つのＣＴＵユニットのサイズに等しいか、またはサブタイルサイズは、異なるサイズであるように指定される（たとえば、明示的なコードワードを使用して）。もちろん、当業者は、タイトル識別子が、代替または追加として、ユニットに対しても指定され得ることを理解されよう。
図１９Ａおよび図１９Ｂは、タイルを構築し、シグナリングするために、それぞれエンコーダおよびデコーダによって実施される方法を示すフロー図である。特に、図１９Ａは、エンコーダがタイルを構築し、シグナリングする方法１７０を提供する。方法１７０に見られるように、エンコーダは、いくつかの実施形態では、サブタイルが使用されるか、またはユニットが使用されるかについての初期決定を行うことができる（ボックス１７１）。一実施形態では、エンコーダは、サブタイルサイズがＣＴＵサイズに等しいかどうかをチェックすることによってこの決定を行い、その結果をビットストリーム１２内のフラグでシグナリングする。サブタイルが使用される場合、サブタイルの粒度を決定することができる（ボックス１７２）（たとえば、ビットストリーム１２内のＣＴＵに等しくないサブタイルサイズをシグナリングする）。次いで、ピクチャ内のサブタイルごとに（ボックス１７３）、エンコーダは、ビットストリーム内のサブタイルについてのタイルＩＤをシグナリングし（ボックス１７５）、タイルＩＤをサブタイルに割り振る（ボックス１７６）。
しかしながら、サブタイルが使用されない場合（ボックス１７１）、方法１７０は、ピクチャ１０内にさらにユニットＵが存在するかどうかを確かめる（ボックス１７５）。そうでない場合、方法１７０は終了する。しかしながら、ユニットがピクチャ１０に残っている限り、方法１７０は、ユニットが関連付けられるタイルのタイルＩＤをサブタイルに割り振る。
図１９Ｂに見られる方法１８０は、デコーダにおいて実施される。特に、いくつかの実施形態では、デコーダは、サブタイルが使用されるか、またはユニットが使用されるかについての初期決定を行い得る（ボックス１８１）。たとえば、一実施形態では、デコーダは、サブタイルサイズがＣＴＵサイズに等しいかどうかを示すビットストリーム１２に含まれるフラグに基づいて決定を行う。サブタイルが使用されることをフラグが示す場合、デコーダは、サブタイルの粒度を決定する（ボックス１８２）。たとえば、ビットストリーム１２内の情報が、サブタイルサイズがＣＴＵサイズに等しくないことを示す場合、デコーダは、サブタイルサイズを構文解析してサブタイル粒度を決定する。次いで、ピクチャ内のサブタイルごとに（ボックス１８３）、エンコーダは、ビットストリーム内のサブタイルについてのタイルＩＤをシグナリングし（ボックス１８５）、タイルＩＤをサブタイルに割り振る（ボックス１８６）。
しかしながら、サブタイルが使用されない場合（ボックス１８１）、方法１８０は、ピクチャ１０内にさらにユニットＵが存在するかどうかを確かめる（ボックス１８４）。そうでない場合、方法１７０は終了する。しかしながら、ユニットがピクチャ１０に残っている限り、方法１８０は、エンコーダが、ユニットが関連付けられるタイルのタイルＩＤをサブタイルに割り振ることを要求する。
ＨＥＶＣビデオコーディング仕様の上にある実施形態５のための例示的なシンタックステーブルおよびセマンティクスの記述は、表９のように見え得る。
Figure 2021528003
表９のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されているとき、ＰＰＳを参照する各ピクチャにタイルが複数あることを示す。このフラグが０に設定されているとき、ＰＰＳを参照する各ピクチャ内にタイルが１つしかないことを指定する。
ｓｕｂ＿ｔｉｌｅ＿ｓｉｚｅ＿ｅｑｕａｌ＿ｔｏ＿ｃｔｕ＿ｓｉｚｅ＿ｆｌａｇ：このフラグが１に設定されているとき、サブタイルの高さおよび幅が両方ともＣＴＵの高さおよび幅に等しいことを示す。ｓｕｂ＿ｔｉｌｅ＿ｓｉｚｅ＿ｅｑｕａｌ＿ｔｏ＿ｃｔｕ＿ｓｉｚｅ＿ｆｌａｇ＝０は、サブタイルの高さおよび幅が両方ともＣＴＵの高さおよび幅に等しくないことを指定する。
ｓｕｂ＿ｔｉｌｅ＿ｓｉｚｅ＿ｅｑｕａｌ＿ｔｏ＿ｃｔｕ＿ｓｉｚｅ＿ｆｌａｇ＝１であるとき、ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｈｏｒｉｚｏｎｔａｌ、ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｖｅｒｔｉｃａｌ、ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１、およびｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１は、以下のように指定される。
ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｈｏｒｉｚｏｎｔａｌ＝ＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ
ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｖｅｒｔｉｃａｌ＝ＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ
ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１＝０
ｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１＝０
ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１ ｐｌｕｓ １：この値は、コーディングツリーユニットの単位でサブタイル幅を指定する。変数ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｈｏｒｉｚｏｎｔａｌは、ＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹ／（ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１＋１）に設定される。
ｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１ ｐｌｕｓ １：この値は、コーディングツリーユニットの単位でサブタイルの高さを指定する。変数ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｖｅｒｔｉｃａｌは、ＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹ／（ｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１＋１）に設定される。
ｔｉｌｅ＿ｉｄ［ｙ］［ｘ］は、座標ｙおよびｘを有するサブタイルのタイルＩＤを指定する。
ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔの値：ＣＴＵ＿ｔｉｌｅ＿ａｓｓｉｇｎｍｅｎｔの値は、たとえば以下のように指定される。
Figure 2021528003
本実施形態の代替バージョンでは、ｓｕｂ＿ｔｉｌｅ＿ｓｉｚｅ＿ｅｑｕａｌ＿ｔｏ＿ｃｔｕ＿ｓｉｚｅ＿ｆｌａｇは、シンタックスに存在せず、ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１およびｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１が常に設定される。本実施形態のまた別の代替バージョンでは、ｓｕｂ＿ｔｉｌｅ＿ｓｉｚｅ＿ｅｑｕａｌ＿ｔｏ＿ｃｔｕ＿ｓｉｚｅ＿ｆｌａｇ、ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１、およびｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１のいずれもシンタックスに存在せず、サブタイルの高さおよび幅は、ＣＴＵの高さおよび幅に設定され、すなわち、ｓｕｂ＿ｔｉｌｅ＿ｗｉｄｔｈ＿ｍｉｎｕｓ１は０に設定され、ｓｕｂ＿ｔｉｌｅ＿ｈｅｉｇｈｔ＿ｍｉｎｕｓ１は０に設定され、ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｈｏｒｉｚｏｎｔａｌはＰｉｃＷｉｄｔｈＩｎＣｔｂｓＹに設定され、ｎｕｍ＿ｓｕｂ＿ｔｉｌｅｓ＿ｖｅｒｔｉｃａｌはＰｉｃＨｅｉｇｈｔＩｎＣｔｂｓＹに設定される。
第７の実施形態 一意のサブタイルについてのコード値を有するサブタイルを使用するタイルＩＤ
この実施形態の態様は、一意のまたは独立したサブセグメントを示すために、本明細書で説明する他の実施形態（たとえば、第５の実施形態）に適用することができる。
第１に、フレキシブルタイルが有効にされているかどうか、または現在のＨＥＶＣタイル構造など、従来のタイル構造が展開されているかどうかを決定するためにフラグが設定される。
第２に、この実施形態は、０に等しいコード値など、固定のコード値を使用して独立したタイルをコード化するための方法を規定する。タイルは、サブタイルと同じサイズを有する場合（たとえば、１つのユニットもしくはＣＴＵ、または複数のユニットもしくはＣＴＵ）、独立していると規定される。この特徴は、所与のピクチャが複数の独立したタイルを含む場合、ビットを有益に節約する。
第３に、この実施形態は、固定長コーディングを用いてタイルｉｄのオプションの符号化を可能にする方法を規定する。そのような場合、タイルＩＤ値の固定長コーディングが使用されるかどうか、またはタイルＩＤ値の可変長コーディングが使用されるかどうかをシグナリングするためにフラグが使用される。
当業者は、本開示がこれらの特徴および実施形態に限定されないことを諒解されよう。むしろ、様々な実施形態において、これらの特徴およびそれらがどのように組み合わされるかを変えることが可能である。さらに、すべての特徴が実装される必要はない。たとえば、フレキシブルタイルを示すためにフラグを使用すること、および独立したタイルをコード化する方法は、固定長コーディングでタイルＩＤを符号化する能力が利用できない場合であっても、一緒に使用することができる。
表１０は、この実施形態で使用するための例示的なシンタックスを提供する。表１０に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表１０のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されているとき、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されているとき、ＰＰＳを参照する各ピクチャ内にタイルが１つしかないことを示す。
ｆｌｅｘｉｂｌｅ＿ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されているとき、フレキシブルタイルが規定されていることを示す。このフラグが０に設定されているとき、フレキシブルタイルシンタックスを使用せずにタイルが規定されることを示す。
ｓｕｂ−ｔｉｌｅ＿ｗｉｄｔｈ：この値は、コーディングツリーユニットの単位でサブタイル幅を指定する。
ｓｕｂ−ｔｉｌｅ＿ｈｅｉｇｈｔ：この値は、コーディングツリーユニットの単位でサブタイルの高さを指定する。
ｕｓｅ＿ｚｅｒｏ＿ｔｏ＿ｉｎｄｉｃａｔｅ＿ｉｎｄｅｐｅｎｄｅｎｔ＿ｔｉｌｅ＿ｆｌａｇ：このフラグが１に設定されているとき、独立したタイルが０に等しいｔｉｌｅ＿ｉｄでコード化されることを示す。独立したタイルは、サブタイル幅（たとえば、ＣＴＵ）に等しいタイル幅と、サブタイル高さ（たとえば、ＣＴＵ）に等しいタイル高さとを有するタイルである。このフラグが０に設定されているとき、独立したタイルが従属タイルと同じ方法でコード化されることを示す。
ｕｓｅ＿ｆｉｘｅｄ＿ｌｅｎｇｔｈ＿ｃｏｄｅ＿ｆｏｒ＿ｔｉｌｅ＿ｉｄ＿ｆｌａｇ：このフラグが１に設定されているとき、タイルｉｄが固定長コーディングを使用して符号化されることを示す。このフラグが０に設定されているとき、タイルｉｄが固定長コーディングを使用して符号化されることを示す。
ｎｕｍｂｅｒ＿ｏｆ＿ｕｎｉｑｕｅ＿ｔｉｌｅ＿ｉｄ：これは、タイルが他のすべてのタイルに依存することを示すためにタイルＩＤに使用する値である。
ｔｉｌｅ＿ｉｄ［ｉ］［ｊ］：この値は、座標ｉおよびｊを有するサブタイル（たとえば、ＣＴＵ）のタイルＩＤを指定する。
第８の実施形態７−４分木分離フラグおよびフレキシブル分離フラグを使用したタイルへの分割
本開示の第８の実施形態では、ピクチャは、４分木および／またはフレキシブルタイルスプリッティングを使用してタイルに分割される。ＣＵを分離するためのＨＥＶＣプロセスに類似する、４分木を使用して分割するためのこのプロセス。
この実施形態の説明を簡単にするために、サブタイルは、ＣＴＵサイズに設定される。しかしながら、当業者は、本開示の他の実施形態について、１つまたは複数の実施形態におけるサブタイルサイズが、あらかじめ規定されているか、またはビットストリームで明示的にシグナリングされる（たとえば、ＣＴＵの長方形セットをシグナリングする）ことを容易に諒解されたい。
加えて、すべてのタイルが、ＣＴＵに関して２の因数の幅および高さを有するわけではない。一実施形態では、４分木分離は、高さおよび幅が２の因数でない場合、整数分割を使用する。たとえば、図２０に見られるように、所与のタイルＴＡのサイズが５×７ＣＴＵである場合、４分木分離は、タイルを、それぞれサイズ２×３、２×４、３×３、および３×４のタイルＴ１、Ｔ２、Ｔ３、Ｔ４に分割することになる。同様に、水平または垂直の「中間」分離も整数分割を使用する。
「中間」分離は、長さＮのＣＴＵを有する所与のタイルＡについて、Ｎが１よりも大きい正の整数であり、結果として生じる第１の分離タイルＢが長さＮ／２を有し、第２の分離タイルＣが長さＮ／２＋Ｎ％２を有するように本明細書で規定され、ここで、「／」は、整数分割を示し、「％」は、モジュロ演算子を示す。タイルの長さは、タイルの幅、タイルの高さのいずれか、またはその両方とすることができる。
たとえば、所与のタイルが１×５のサイズを有する場合、そのタイルは、本開示の実施形態によれば、２つのタイル、すなわち、１×２のサイズを有する第１のタイルと、１×３のサイズを有する第２のタイルとに分離され得る。
図２１Ａ〜図２１Ｂは、タイルを構築し、シグナリングするためにエンコーダによって実施される方法１９０を示す。図２１Ａに見られるように、エンコーダは、最初に、未完成タイルのリスト内の唯一のタイルとしてピクチャ／スライスを設定する（ボックス１９２）。次いで、エンコーダは、完成タイルの空のリストを作成する（ボックス１９４）。次いで、エンコーダは、任意の未完成タイルが利用可能であるかどうかを決定するためにチェックする（ボックス１９６）。そうでない場合、方法１９０は終了する。そうでなければ、エンコーダは、ラスタ走査順序で次の未完成タイルを取得する（ボックス１９８）。次いで、エンコーダは、タイルをさらに分離することができるかどうかを決定する（ボックス２００）。そうでない場合、エンコーダは、未完成タイルのリストからタイルを除去し（ボックス２０２）、タイルＩＤ、タイル位置、およびタイル寸法を含めて、タイルを完成タイルのリストに追加する（ボックス２０４）。次いで、エンコーダは、タイルが４分木分離（または、高さもしくは幅がＣＴＵの高さもしくは幅に等しい場合、「中間」水平もしくは垂直分離）に従って分離されるべきかどうかを示すフラグをシグナリングする（ボックス２０６）。フラグが分離を示す場合、エンコーダは、未完成タイルのリストから現在のタイルを除去し（ボックス２０８）、未完成タイルのリストに分離タイルを追加し（ボックス２１０）、その後、任意の他の未完成タイルが利用可能であるかどうかを決定するために戻る（ボックス１９６）。
図２１Ｂに見られるように、フラグが分離を示さない場合、エンコーダは、タイルをさらに分離すべきかどうかを示すフラグをシグナリングする（ボックス２１２）。タイルが分離されない場合、エンコーダは、任意の他の未完成タイルが利用可能であるかどうかを再度決定する（ボックス１９６）。しかしながら、タイルをさらに分離すべきである場合、エンコーダは、タイルを垂直方向に分離すべきか水平方向に分離すべきかを示すフラグをシグナリングする（ボックス２１４）。しかしながら、タイル幅がＣＴＵ幅に等しいか、またはタイル高さがＣＴＵ高さに等しいとき、垂直／水平分離インジケーションは必要ではないことに留意されたい。
次いで、エンコーダは、タイルを分離すべき特定のＣＴＵ位置をシグナリングし（ボックス２１６）、その位置でタイルを分離する（ボックス２１８）。そのように分離すると、エンコーダは、未完成タイルのリストから現在のタイルを除去し、未完成タイルのリストに分離タイルを追加し（ボックス２２０）、その後、任意の他の未完成タイルが利用可能であるかどうかを決定するために戻る（ボックス１９６）。
図２１Ｃ〜図２１Ｄは、図２１Ａ〜図２１Ｂのエンコーダによって構築され、シグナリングされたタイルを構文解析するためにデコーダによって実施される方法２３０を示す。図２１Ｃに見られるように、デコーダは、最初に、未完成タイルのリスト内の唯一のタイルとしてピクチャ／スライスを設定する（ボックス２３２）。次いで、デコーダは、完成タイルの空のリストを作成する（ボックス２３４）。次いで、デコーダは、任意の未完成タイルが利用可能であるかどうかを決定するためにチェックする（ボックス２３６）。そうでない場合、方法２３０は終了する。そうでなければ、デコーダは、ラスタ走査順序で次の未完成タイルを取得する（ボックス２３８）。次いで、デコーダは、タイルをさらに分離することができるかどうかを決定する（ボックス２４０）。そうでない場合、デコーダは、未完成タイルのリストからタイルを除去し（ボックス２４２）、タイルＩＤ、タイル位置、およびタイル寸法を含めて、タイルを完成タイルのリストに追加し（ボックス２４４）、任意の未完成タイルが利用可能であるかどうかをチェックするために戻る。タイルをさらに分離することができる場合、デコーダは、タイルが４分木分離（または、高さもしくは幅がＣＴＵの高さもしくは幅に等しい場合、「中間」水平もしくは垂直分離）に従って分離されるべきかどうかを示すフラグを構文解析する（ボックス２４６）。フラグがそのような分離を示す場合、デコーダは、未完成タイルのリストから現在のタイルを除去し（ボックス２４８）、未完成タイルのリストに分離タイルを追加し（ボックス２５０）、その後、任意の他の未完成タイルが利用可能であるかどうかを決定するために戻る（ボックス２３６）。
図２１Ｄに見られるように、デコーダは、タイルをさらに分離すべきかどうかを決定するために、エンコーダによってシグナリングされたフラグを構文解析する（ボックス２５２）。タイルがさらに分離されない場合、デコーダは、任意の他の未完成タイルが利用可能であるかどうかを決定するために戻る（ボックス２３６）。しかしながら、タイルをさらに分離すべきである場合、デコーダは、タイルを垂直方向に分離すべきか水平方向に分離すべきかを示すフラグを構文解析する（ボックス２５４）。しかしながら、タイル幅がＣＴＵ幅に等しいか、またはタイル高さがＣＴＵ高さに等しいとき、垂直／水平分離を決定するためにこのフラグを構文解析する必要はないことに留意されたい。
次いで、デコーダは、コードワードを構文解析して、タイルを分離すべき特定のＣＴＵ位置を決定し（ボックス２５６）、その位置でタイルを分離し（ボックス２５８）、その後、任意の他の未完成タイルが利用可能であるかどうかを決定するために戻る（ボックス２３６）。
表１１は、この実施形態で使用するための例示的なシンタックスを提供する。表１１に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表１１のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャにタイルが１つしかないことを示す。
ｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇ：このフラグが１に設定されると、タイルは、ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈよりも大きく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔよりも大きい場合、４分木を使用して分離され、ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈに等しく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔよりも大きい場合、水平方向に分離され、ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈよりも大きく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔに等しい場合、垂直方向に分離されることを示す。このフラグが０に設定されると、タイルは４分木分離を使用して分離されないことを示す。ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈに等しく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔに等しいとき、ビットストリーム適合性は、ｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇの値が０に等しいことを必要とすることに留意されたい。
ｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ＿ｆｌａｇ：このフラグが１に設定されると、フレキシブルタイル分離を使用してタイルが分離されることを示す。このフラグが０に設定されると、タイルがさらに分離されないことを示す。
ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇ：このフラグが１に設定されると、フレキシブル分離が水平方向に行われることを示す。このフラグが０に設定されると、フレキシブル分離が垂直方向に行われることを示す。ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇが存在しない場合、フラグ値は、ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈに等しく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔよりも大きい場合、１と推定され、ｔｉｌｅ＿ｗｉｄｔｈがｃｔｕ＿ｗｉｄｔｈよりも大きく、ｔｉｌｅ＿ｈｅｉｇｈｔがｃｔｕ＿ｈｅｉｇｈｔに等しい場合、０と推定される。
ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１：フレキシブル分離の分離位置をＣＴＵの単位で指定する。ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１は、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇが１に設定されている場合、０からｔｉｌｅ＿ｗｉｄｔｈー２の範囲、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇが０に等しい場合、０からｔｉｌｅ＿ｈｅｉｇｈｔー２の範囲であるものとする。
ｒｅａｄ ｎｅｘｔ＿ｔｉｌｅ（）：この関数は、タイルを再帰的に読み取り、現在のタイルについてもはや分離を行わない場合、ラスタ走査順で次のタイルに移動する。以下のいずれかのケースに該当する場合、さらなる分離は必要ない。
１．タイル幅はＣＴＵ幅に等しく、タイル高さはＣＴＵ高さに等しい、および／または
２．ｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ＿ｆｌａｇは、０に設定されている。
タイルがさらに分離されないと決定されたとき、タイルＩＤ、そのｘおよびｙ位置、幅および高さを含めて、タイルが、完成タイルのリストに追加される。
ｓｐｌｉｔ＿ｔｉｌｅ＿ｈｏｒｉｚｏｎｔａｌｌｙ（）：この関数は、現在のタイルを、ＣＴＵ高さに関して、位置ｔｉｌｅ＿ｈｅｉｇｈｔ／２で、タイルＡおよびタイルＢに水平方向に分離し、分割は整数分割である。
ｓｐｌｉｔ＿ｔｉｌｅ＿ｖｅｒｔｉｃａｌｌｙ（）：この関数は、現在のタイルを、ＣＴＵ幅の単位で、位置ｔｉｌｅ＿ｗｉｄｔｈ／２で、タイルＡおよびタイルＢに垂直方向に分離し、分割は整数分割である。
ｓｐｌｉｔ＿ｔｉｌｅ＿ｕｓｉｎｇ＿ｑｕａｄｔｒｅｅ（）：この関数は、現在のタイルを、ＣＴＵ高さに関して、位置ｔｉｌｅ＿ｈｅｉｇｈｔ／２で、およびＣＴＵ幅に関して、ｔｉｌｅ＿ｗｉｄｔｈ／２で、タイルＡ、タイルＢ、タイルＣ、およびタイルＤに水平方向および垂直方向に分離し、分割は整数分割である。
ｓｐｌｉｔ＿ｔｉｌｅ＿ｕｓｉｎｇ＿ｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ（）：この関数は、現在のタイルを、位置ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１ ｐｌｕｓ １で、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎが１に等しい場合、水平方向に、または、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇが０に等しい場合、垂直方向に、タイルＡおよびタイルＢに分離する。
本開示の実施形態によれば、同じタイル構造を、シンタックスの異なる変形で表すことができる。すなわち、分離は、異なる順序とすることができるが、依然として同じ結果を達成することができる。
加えて、許容値よりも高いｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１値を割り振ることがしばしば可能である。たとえば、ｔｉｌｅ＿ｗｉｄｔｈが６である場合、タイルの５つの分離位置のいずれかを選択するために３ビットが必要である。したがって、このケースでは、２３−５＝３個の位置を選択することはできないが、セマンティクスの制約なしに位置を選択することが可能であり得る。一実施形態では、位置の数が２よりも大きい場合、追加の位置は、構文解析における次のフラグをシグナリングするために使用される。少なくとも２つの位置が利用可能である場合、次のｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇは、利用可能であれば、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎが０に等しい場合、ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１＋１＝ｔｉｌｅ＿ｗｉｄｔｈである場合、またはｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎが１に等しい場合、ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１＋１＝ｔｉｌｅ＿ｈｅｉｇｈｔ場合、０に設定される。次のｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇは、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎが０に等しい場合、ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１＋１＝ｔｉｌｅ＿ｗｉｄｔｈ＋１である場合、またはｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎが１に等しい場合、ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１＋１＝ｔｉｌｅ＿ｈｅｉｇｈｔ＋１の場合、１に設定される。
この実施形態では、ｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇは、図１４のようなピクチャのタイル構造では１に設定されず、これは、すべてのタイル分離終了が２ビットを要することを意味する。いくつかの実施形態では、シンタックス要素の順序は、提案されたタイルシンタックスで提供されるものとは異なり得る。たとえば、ｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ＿ｆｌａｇは、ｑｕａｄｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇの前に置くことができ、０に等しいｑｕａｄ＿ｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇは、タイルのさらなる分離を終了する。この例では、図１５のタイル構造は、１９＋１０＝２９ビットを使用して表すことができ、図１４のタイル構造は、７３−１９＝５４ビットを使用して表すことができる。一実施形態では、タイル構造を構文解析する前に、ｑｕａｄ＿ｔｒｅｅ＿ｓｐｌｉｔ＿ｆｌａｇまたはｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ＿ｆｌａｇを最初に構文解析すべきかどうかを示す追加のフラグをシグナリングすることができる。さらに別の実施形態では、ｑｕａｄｔｒｅｅ ｓｐｌｉｔ＿ｆｌａｇは使用されない。むしろ、ｆｌｅｘｉｂｌｅ＿ｓｐｌｉｔ＿ｆｌａｇのみが使用される。この態様では、ｓｐｌｉｔ＿ｉｎ＿ｈｏｒｉｚｏｎｔａｌ＿ｄｉｒｅｃｔｉｏｎ＿ｆｌａｇの後に、フラグ「ｓｐｌｉｔ＿ｍｉｄｗａｙｓ＿ｆｌａｇ」を使用して、タイルを中間で分離すべきかどうか、またはその位置で分離を行うために位置ｓｐｌｉｔ＿ｐｏｓｉｔｉｏｎ＿ｍｉｎｕｓ１を読み取るべきかどうかを指定することができる。
第９の実施形態８−分割線
この実施形態では、タイル構造は、タイル間の境界を指定することによって表される。本開示内では、タイル間の境界は、「分割線」とも呼ばれる。
この実施形態の一態様では、分割線は、それらの始点および終了点によって表される直線である。開始点および終了点は、分割線に影響を及ぼすことなく交換可能であるので、以下、両者を終了点と呼ぶ。
分割線は水平または垂直のいずれかであるので、３つの座標および方向フラグは、各線を一意に表すのに十分である。さらに、この実施形態は、水平分割線のグループをシグナリングするために１つのフラグを使用し、垂直分割線のグループをシグナリングするために１つのフラグを使用する。これにより、総ビットカウントがさらに低減される。
たとえば、図１４に示す例示的なタイル構造Ｓは、図２２Ａ〜図２２Ｃに示すように、９つの水平および垂直分割線を使用して表すことができる。特に、図２２Ａは、この実施形態では、６つの水平線ｈ１〜ｈ６と、３つの垂直線ｖ１〜ｖ３とを有する例示的なタイル構造を示す。図２２Ｂは、６つの水平線成分を示し、図２２Ｃは、３つの垂直線成分を示す。これは、それぞれ、終了点の座標についての３＊９＝３６個のコードワードと、水平および垂直の分割線についての２つのフラグとに等しい。
図２３Ａは、所与のタイル構造についての水平および垂直の分割線を決定するためにエンコーダで実施される方法２６０を示すフロー図である。単に例示のために、方法２６０は、図１４に見られるピクチャについてのタイリング構造の文脈で説明される。
図２３Ａに見られるように、エンコーダは、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇの値を決定する（ボックス２６２）。このフラグが０にセットされている場合、ピクチャが、ピクチャと同じ幅および高さを有するタイルを１つのみ含むことを意味する。したがって、プロセスが終了する。
しかしながら、このフラグが０にセットされていない場合、エンコーダは、所望のタイリング構造を形成するすべての水平分割線（ＡＨＤＬ）のリスト（ボックス２６４）と、所望のタイリング構造を形成するすべての垂直分割線（ＡＶＤＬ）のリスト（ボックス２６６）とを作成する。ＡＨＤＬが空でない場合（ボックス２６８）、エンコーダは、水平分割線をシグナリングし、ＡＨＤＬをデコーダに送る（ボックス２７０）。同様に、ＡＶＤＬが空でない場合（ボックス２７２）、エンコーダは、垂直分割線をシグナリングし、ＡＶＤＬをデコーダに送る（ボックス２７４）。ＡＨＤＬおよびＡＶＤＬを作成し、シグナリングする順序は、本実施形態の一般的な態様に影響を及ぼすことなく逆にされ得る。
図２３Ｂは、対応する水平および垂直の分割線により表された所与のタイル構造を有するタイルを処理するためにデコーダにおいて実施される方法２８０を示すフロー図である。上記のように、デコーダ機能のこの実施形態は、図１４に見られるピクチャのタイリング構造の文脈で説明される。しかしながら、これは、説明を容易にするためだけのものである。
図２３Ｂに見られるように、デコーダは、最初に、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇが０に設定されているかどうかを決定する（ボックス２８２）。このフラグが０にセットされている場合、ピクチャが、ピクチャと同じ幅および高さを有するタイルを１つのみ含むことを意味する。したがって、プロセスが終了する。
しかしながら、フラグが０にセットされていない場合、デコーダは、空のｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔを作成し（ボックス２８４）、ＡＨＤＬを構文解析し、ｈｏｒｉｚｏｎｔａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ（ＨＤＬ）のリストを作成する（ボックス２８６）。デコーダはまた、ＡＶＤＬを構文解析し、ｖｅｒｔｉｃａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ（ＶＤＬ）のリストを作成する（ボックス２８８）。ＡＨＤＬおよびＡＶＤＬを構文解析する順序は、実施形態の一般的な態様に影響を及ぼすことなく逆にされ得る。
次いで、デコーダは、ピクチャ境界、ＨＤＬおよびＶＤＬによって作成されたすべてのコーナーおよびそれらの方向を含むｃｏｒｎｅｒ＿ｌｉｓｔを作成する（ボックス２９０）。たとえば、図２２の図を参照すると、交点「┼」は、ｃｏｒｎｅｒ＿ｌｉｓｔ内の４つの別個のコーナーを指定し、Ｔ字接合「├」または「┤」または「┬」または「┴」は、２つの別個のコーナー点を指定する。
ｃｏｒｎｅｒ＿ｌｉｓｔが作成され、ポピュレートされると、デコーダは、そのリストを処理する。特に、ｃｏｒｎｅｒ＿ｌｉｓｔが空でない限り（ボックス２９２）、デコーダは、あらかじめ規定された走査順序で１つまたは複数のコーナーを取得する。特に、デコーダは、走査順序で第１のコーナーを選び、ｃｏｒｎｅｒ＿ｌｉｓｔからタイルを形成する３つの対応するコーナーを見つける（ボックス２９４）。次いで、デコーダは、タイルをｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔに追加し（ボックス２９６）、ｃｏｒｎｅｒ＿ｌｉｓｔから使用された４つのコーナーを除去する（ボックス２９８）。このプロセスは、ｃｏｒｎｅｒ＿ｌｉｓｔが空になるまで続行する。
表１２は、この実施形態で使用するための例示的なシンタックスを提供する。表１２に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。ピクチャ境界上に位置していない分割線の水平／垂直リスト内の各終了点は、垂直／水平リスト内の１つの分割線の長さ上に位置するはずである（すなわち、別の開始点または終了点ではない）。これは、適切なタイルパーティショニングを保証するのに役立つ。
Figure 2021528003
表１２のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャにタイルが１つしかないことを示す。
ｔｉｌｅ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、分割線がタイリング構造を表すために使用されることを示す。このフラグが０に設定されると、分割線がタイリング構造を表すために使用されないことを示す。
ｈｏｒｉｚｏｎｔａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ＿ｃｏｕｎｔ：この値は、水平分割線の数を指定する。
ｖｅｒｔｉｃａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ＿ｃｏｕｎｔ：この値は、垂直分割線の数を指定する。
ｈｏｒｉｚｏｎｔａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ［ｉ］：この値は、すべての水平分割線をリストする。分割線は、その端部の座標によって指定される。このリスト内のすべての分割線は水平であるので、３つの座標は、各分割線を一意に表すのに十分であり、すなわち、単一のｙ値および２つのｘ値である。
ｖｅｒｔｉｃａｌ＿ｄｉｖｉｄｅｒ＿ｌｉｎｅｓ［ｉ］：この値は、すべての垂直分割線をリストする。分割線は、その端部の座標によって指定される。このリスト内のすべての分割線は垂直であるので、各分割線を一意に表すのに３つの座標で十分である。すなわち、２つのｙ値と１つのｘ値である。
ｃｏｒｎｅｒ＿ｌｉｓｔ：これは、位置および方向によって表されるすべてのコーナー点のリストである（┌，┐，└，┘）。このリストは、すべてのピクチャ境界ならびにすべての水平および垂直の分割線（それらの交差を含む）を考慮する。
この実施形態の一変形形態では、サブタイルが使用され、分割線の終了点の座標がサブタイル座標で与えられる。サブタイルサイズは、あらかじめ規定されている。代替的に、サブタイルサイズは、明示的にシグナリングされる。サブタイル座標を使用することにより、より小さいコードワードを使用して終了点の座標を表すことができるより粗いグリッドが作成されるので、ビットが節約される。
この実施形態のまた別の変形形態では、フルグリッドが想定される。次いで、除去すべき分割線の開始点および終了点が指定される。図１５に示されるタイリング構造を表すために、この実施形態は、除去されるべき６つの分割線を表し、したがって、パーティション構造を表すために、水平および垂直の分割線のグループについて３×６のコードワード＋２つのコードワードが必要とされる。
また別の態様では、分割線は、開始点および終了点に加えて屈曲点を有する。屈曲点は、「ジョイント」を表す。本開示によれば、ジョイントは、前の点への終了点として、および線の記述における次の点の開始点として機能する。
分割線の複数のセットは、同じタイリング構造をもたらし得る。コーダは、最小数の分割線を最適化する。一態様では、分割線は、共通の部分を有する。別の態様では、分割線は、共通の部分を有さない。
また別の態様では、分割線は、一度指定され、次いでグリッド内の所与の位置にコピーされる。
第１０の実施形態−Ｔ字接合
本開示のこの実施形態は、構造内にあり、特定の特性を有する点のセットを使用してタイル構造を説明する。これらの点は、本明細書では「Ｔ字接合」と呼ばれる。
前に説明したように、タイル構造は、「分割線」とも呼ばれる内部線のセットを含む。各分割線は、分割線が終わる（すなわち、分割線がそれ以上続かない）２つの終了点を有する直線である。いわゆる「Ｔ字接合」は、分割線のこれらの終了点の位置で規定される。各分割線は、その分割線と別の垂直な分割線との接合（長方形のタイリング構造のために別の分割線の終了点ではない）で、または第１の分割線に垂直なピクチャの境界との接合で終わるので、各Ｔ字接合は、４つの考えられる形状、すなわち┴、┬、┤、および├のうちの１つを有する。したがって、各Ｔ字接合は、接合の位置と、４つの形状┴、┬、┤、および├のうちの１つとを使用して完全に表すことができる。各Ｔ字接合によって指し示される３つの方向は、本明細書では、そのＴ字接合の「アーム」と呼ばれる。
次いで、ピクチャ１０のタイリング構造Ｓは、各アームがピクチャの境界または別のＴ字接合位置のいずれかに到達するまで、ピクチャ内のすべてのＴ字接合の３つのアームすべてを拡張することによって、Ｔ字接合のセットから決定することができる。
この実施形態の一態様では、Ｔ字接合のセットは、冗長なＴ字接合を除去することによって短縮される。本明細書で説明するように、冗長なＴ字接合は、ピクチャの境界上に位置し、それらが除去された場合にタイリング構造を変更しないものである。冗長なＴ字接合を有するタイリング構造Ｓの一例は、図２４Ａ〜図２４Ｃに見られる。特に、図２４Ａは、例示的なタイリング構造Ｓを示す。図２４Ｂは、すべてのＴ字接合のセットを示し、図２４Ｃは、冗長なＴ字接合を除去した後のＴ字接合のセットを示す。冗長性は、１つずつチェックされる。これは、Ｔ字接合が冗長であり、したがって、セットから除去される場合、Ｔ字接合は、セット内の残りのＴ字接合についての冗長検査に含まれないことを意味する。
図２５Ａ〜図２５Ｂは、例示的なタイリング構造Ｓ（図２５Ａ）と、その特定のタイリング構造を表す対応するＴ字接合のセット（図２５Ｂ）とを示す。
図２６Ａは、前に説明したように、Ｔ字接合のセットを作成するためにエンコーダで実施される方法３００を示すフロー図である。方法３００は、エンコーダがタイル構造を選択し、そのタイル構造に対応する分割線のセットを作成することから始まる（ボックス３０２）。次いで、エンコーダは、Ｔ字接合のセット（ＳＴＪ）を作成する（ボックス３０４）。この実施形態では、ＳＴＪは、各Ｔ字接合の位置および向きに関する情報を含む。しかしながら、この実施形態では、これは、様々なプロセスを使用して達成することができるが、エンコーダは、作成されたセット内の分割線の各端部の位置に１つのＴ字接合を割り振り、分割線が水平であるか垂直であるか、および終了点が左／右または上／下の終了点であるかに基づいて、そのＴ字接合に適切な方向を割り振る。
次いで、エンコーダは、冗長なＴ字接合を除去する。特に、ピクチャ境界上の各Ｔ字接合について（ボックス３０６）、エンコーダは、ＳＴＪ内に同じ列番号または行番号を有する別のＴ字接合があるかどうかを決定し、そうである場合、方向が検査されているＴ字接合と異なるかどうかを決定する（ボックス３０８）。そうである場合、エンコーダは、そのＴ字接合を除去する（ボックス３１０）。
図２６Ｂは、前に説明したように、Ｔ字接合のセットを作成するためにデコーダにおいて実施される方法３２０を示すフロー図である。方法３００は、デコーダがＴ字接合のセットまたはリストを復号することから始まる（ボックス３２２）。各Ｔ字接合は、位置および方向またはタイプを有する。４つの方向／タイプがある。２つのＴ字接合は、同じ位置を有さず、Ｔ字接合は、ピクチャの外側の位置を有さないものとする。タイルパーティション構造を導出する。次いで、デコーダは、各Ｔ字接合がその３つのアームすべてから、各アームが別のＴ字接合またはピクチャ境界に到達するまで延長されるように、Ｔ字接合のセットまたはリストからタイルパーティションを導出する（ボックス３２４）。
表１３は、この実施形態で使用するための例示的なシンタックスを提供する。表１３に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表１３のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャにタイルが１つしかないことを示す。
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャにタイルが１つしかないことを示す。
ｔｉｌｅ＿ｔ＿ｊｕｎｃｔｉｏｎ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、Ｔ字接合がタイリング構造を表すために使用されることを示す。
ｔ＿ｊｕｎｃｔｉｏｎ＿ｓｉｚｅ＿ｍｉｎｕｓ１ ｐｌｕｓ ｏｎｅ：この値は、シグナリングされるＴ字接合の数を指定する。
ｔ＿ｊｕｎｃｔｉｏｎ＿ｎｅｗ＿ｒｏｗ＿ｓｅｑ：この値は、Ｔ字接合の数に等しい長さを有するビットシーケンスである。
ｔ＿ｊｕｎｃｔｉｏｎ＿ｎｅｗ＿ｒｏｗ＿ｓｅｑ：この値は１で始まり、Ｔ字接合が走査線を変更するたびにトグルする。例示的なケースとして、１４のタイル構造の場合、ｔ＿ｊｕｎｃｔｉｏｎ＿ｎｅｗ＿ｒｏｗ＿ｓｅｑは、１１１００１０１１０に設定される。これを使用すると、前のＴ字接合と同じ走査線に位置する限り、Ｔ字接合についてｘとｙの両方をシグナリングする必要はない。
ｔ＿ｊｕｎｃｔｉｏｎ＿ｌｉｓｔ：これは、規定された走査順序でのすべてのＴ字接合（それらの位置および方向を含む）のリストである。
ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔ：これは、すべての完成タイルを保持するリストである。完成タイルは、その４つのコーナーで指定される。ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔは、ピクチャ内のすべてのユニットを含む１つのタイルで初期化される。
ｕｐｄａｔｅ＿ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔ（）：これは、完成タイルのリストを更新する関数として規定され、以下のように表される。
ｕｐｄａｔｅ＿ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔ（）｛
・ｔ＿ｊｕｎｃｔｉｏｎ＿ｌｉｓｔ［ｉ］の位置および方向を使用して、各アームが別のＴ字接合またはピクチャ境界に達するまで、ｔ＿ｊｕｎｃｔｉｏｎ＿ｌｉｓｔ［ｉ］のすべてのアームを拡張する。
・各アームの２つの辺のユニットが同じタイルに割り振られている場合、新しく作成されたタイルを追加することによって、完成タイルリストを更新する。
｝
この実施形態の変形では、サブタイルが使用され、Ｔ字接合の座標がサブタイル座標で与えられる。サブタイルサイズは、あらかじめ規定されている。代替的に、サブタイルサイズは、明示的にシグナリングされる。サブタイル座標を使用することにより、より小さいコードワードを使用してＴ字接合の座標を表すことができるより粗いグリッドが作成されるので、ビットが節約される。
第１１の実施形態−疎行列
この実施形態は、タイルの数が、通常、ピクチャ内のブロックの数よりもはるかに少ないという観察に基づいている。この実施形態は、タイリング構造を符号化するためにこのスパース性を活用する。
より詳細には、各タイルは、その２つの対向するコーナーの位置で一意に指定することができる。簡単にするために、左上コーナーは、タイルの開始位置と見なされ、右下コーナーは、タイルの終了位置と見なされる。タイルの対応する開始点および終了点の座標は、ピクチャ幅および高さをピクチャユニット（たとえば、サブタイル、ユニット、またはＣＴＵ）の幅および高さで割ったものに等しい列および行の数の行列でマークされる。
グリッド上の開始コーナー座標に対応する行列は、疎行列であると見なされ、たとえば、圧縮疎行列（ＣＳＣ）または圧縮疎行（ＣＳＲ）などの疎行列圧縮方法を使用して圧縮される。同じことが、端部コーナー行列にも当てはまる。疎行列を圧縮する別の可能な方法は、変換係数を圧縮するときに係数有意性または係数符号の行列についてＨＥＶＣで行われるのと同じまたは同様の方法で行列を圧縮することである。図２７Ａ〜図２７Ｃは、タイリング構造が開始コーナーの行列および終了コーナーの行列にどのように関連するかを示す。特に、図２７Ａは、例示的なタイリング構造Ｓにパーティショニングされたピクチャ１０を示す。図２７Ｂは、開始コーナーの行列であり、図２７Ｃは、終了コーナーの行列である。
標準的なＣＳＣおよびＣＳＲとの１つの相違点は、開始コーナー行列および終了コーナー行列における非ゼロの値のみが１に等しいことである。したがって、ビットストリームで送られるのは、これらの非ゼロ値の位置のみである。
図２８Ａは、前に説明したように、開始コーナー行列および終了コーナー行列を作成するためにエンコーダで実施される方法３３０を示すフロー図である。図２８Ａに見られるように、方法３３０は、ピクチャがタイルを１つのみ有するかどうかをエンコーダが決定することから始まる（ボックス３３２）。そうである場合、エンコーダは、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇを０に設定し（ボックス３３４）、プロセスは終了する。
ピクチャが２つ以上のタイルを有するとエンコーダが決定した場合、エンコーダは、対応する行列内の各タイルの開始点および終了点をマークすることによって、開始コーナー行列および終了コーナー行列を作成する（ボックス３３６）。次いで、エンコーダは、（たとえば、ＣＳＣまたはＣＳＲを使用して）開始コーナービットストリームおよび終了コーナービットストリームを作成し（ボックス３３８）、ｓｐａｒｓｅ＿ｍａｔｒｉｘ＿ｃｏｍｐｒｅｓｓｉｏｎ＿ｆｌａｇを設定することによって圧縮タイプ（ＣＳＣまたはＣＳＲ）をシグナリングする（ボックス３４０）。
図２８Ｂは、前に説明したように、開始コーナー行列および終了コーナー行列を処理するためにデコーダで実施される方法３５０を示すフロー図である。図２８Ｂに見られるように、方法３５０は、デコーダが、ｔｉｌｅ＿ｅｎａｂｌｅｄ＿ｆｌａｇが０に設定されているかどうかを決定することから始まる（ボックス３５２）。そうである場合、ピクチャは、ピクチャと同じ幅および高さを有する単一のタイルのみを含むので、プロセスは終了する。
しかしながら、ピクチャ内に２つ以上のタイルがある場合、デコーダは、タイルの空のリストを作成する（ボックス３５４）。次いで、デコーダは、ビットストリームからの圧縮された開始コーナーおよび終了コーナーを構文解析し、それらを開始コーナー行列および終了コーナー行列に拡張する（ボックス３５６）。次いで、開始コーナー行列に規定された開始コーナーがある場合（ボックス３５８）、デコーダは、ラスタ走査方向の次の開始コーナーの位置を読み取る（ボックス３６０）。
次いで、デコーダは、終了コーナー行列内の対応する終了コーナーを特定し、タイル（たとえば、タイル位置およびタイルＩＤ、または、たとえば、タイル位置ならびに幅および高さ）をｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔに追加する（ボックス３６２）。次いで、デコーダは、行列内の対応する開始コーナーおよび終了コーナーをゼロに設定し、プロセスを繰り返す。
サニティチェックとして、デコーダは、以下を決定することができる。
・開始コーナーの数（開始コーナー行列のもの）は、タイルの数に等しい。
・終了コーナーの数（開始コーナー行列のもの）は、タイルの数に等しい。
・開始コーナー行列の第１の要素は、常に１に設定される。
・終了コーナー行列の最後の要素は、常に１に設定される。
表１４は、この実施形態で使用するための例示的なシンタックスを提供する。表１４に示すシンタックスは、現在存在するＨＥＶＣビデオコーディング仕様の上に実装することができる。
Figure 2021528003
表１４のシンタックス要素のセマンティクス
ｔｉｌｅｓ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、ＰＰＳを参照する各ピクチャに複数のタイルがあることを示す。このフラグが０に設定されると、ＰＰＳを参照する各ピクチャにタイルが１つしかないことを示す。
ｓｐａｒｓｅ＿ｍａｔｒｉｘ＿ｃｏｍｐｒｅｓｓｉｏｎ＿ｅｎａｂｌｅｄ＿ｆｌａｇ：このフラグが１に設定されると、疎行列がタイリング構造を表すために使用されることを示す。
ｓｐａｒｓｅ＿ｍａｔｒｉｘ＿ｃｏｍｐｒｅｓｓｉｏｎ＿ｍｏｄｅ：これは、開始コーナー行列および終了コーナー行列にどの疎行列圧縮方法が使用されるかを示す。このモードを０に設定することは、圧縮された疎行（ＣＳＲ）法が使用されることを示す。
ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿１は、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘを築くために使用されている第１の配列である。この配列は、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿１［ｉ］＝ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘの（ｉ）行目の非ゼロ要素の数として構築される。
ｔｉｌｅｓ＿ｃｏｕｎｔ：この値は、タイルの数を指定する。これはまた、ｓｔａｒｔ＿ｃｏｒｎｅｒ＿ｍａｔｒｉｘおよびｅｎｄ＿ｃｏｒｎｅｒ＿ｍａｔｒｉｘにおける非ゼロ値の数を与える。
ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿２は、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘを築くために使用されている第２の配列である。この配列は、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘの各要素の列インデックス（０〜ｎ−１）を含み、したがって、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘ内の非ゼロ要素の長さの数である。
ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿１は、ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘを築くために使用されている第１の配列である。この配列は、ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿１［ｉ］＝ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘの（ｉ）行目の非ゼロ要素の数として構築される。
ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿２は、ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘを築くために使用されている第２の配列である。この配列は、ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘの各要素の列インデックス（０〜ｎ−１）を含み、したがって、ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘ内の非ゼロ要素の長さの数である。
ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘは、２つの配列ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ１およびｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿２によって一意に規定される開始コーナーの行列である。
ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘは、２つの配列ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ１およびｅｎｄ＿ｃｏｒｎｅｒｓ＿ｓｔｒｅａｍ＿２によって一意に規定される終了コーナーの行列である。
ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔは、空のリストとして初期化された完成タイルのリストである。
ｕｐｄａｔｅ＿ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔ（）は、ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘおよびｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘからタイルを読み取り、ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔにタイルを追加する関数である。ラスタ走査方向を左から右、上から下と仮定すると、この関数は以下のように表される。
ｕｐｄａｔｅ＿ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔ（）｛
・ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘでラスタ走査方向に最初の１の値を見つける。
・ｅｎｄ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘで対応する１の値を見つける。
・開始コーナーおよび終了コーナーの座標を使用して、ｃｏｍｐｌｅｔｅ＿ｔｉｌｅ＿ｌｉｓｔにタイルを追加する。
・ｓｔａｒｔ＿ｃｏｒｎｅｒｓ＿ｍａｔｒｉｘで対応する開始コーナーをゼロに設定する。
｝
本明細書で説明する１つまたは複数の実施形態によるエンコーダ４００およびデコーダ４５０は、ハードウェアおよび／またはソフトウェアの適切な組合せを使用して実装することができる。したがって、１つまたは複数のプロセッサと、たとえば１つまたは複数のメモリとを備えるエンコーダは、本明細書の実施形態による方法を実行するように設定される。図３０は、エンコーダ４００の構成要素を示す概略図である。プロセッサ５００は、１つまたは複数のメモリ５１５に記憶されたコンピュータプログラム５２０に含まれるソフトウェア命令を実行することができる、適切な中央処理ユニット（ＣＰＵ）、マルチプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）などのうちの１つまたは複数の任意の組合せとすることができる。１つまたは複数のメモリ５１５は、たとえば、データバッファ、読取り／書込みメモリ（ＲＷＭ）、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、キャッシュメモリ、フラッシュメモリデバイス、光記憶デバイスなどである。エンコーダは、たとえば、送信機またはトランシーバ５５０を介してビットストリームを送信するように設定された入力および／または出力回路５３０を有するインターフェース５４０を備えることができる。
図３１に示すように、エンコーダ４００は、本明細書で説明する方法を実行するように設定されたユニット、モジュール、または回路を有することができる。たとえば、エンコーダ４００は、本明細書で説明されるように、ピクチャをピクチャセグメントに分割するパーティション構造を規定するパーティション規定ユニット６００を備える。エンコーダ４００はまた、複数のコード化セグメントを生成するためにパーティション構造に従ってピクチャセグメントを符号化する符号化ユニット６１０と、複数のコード化セグメント、およびピクチャを複数のピクチャセグメントに分割するために使用されるパーティション構造を示す情報を含むビットストリームを生成する生成ユニット６２０とを備える。
さらに、１つまたは複数のプロセッサと、たとえば１つまたは複数のメモリとを備えるデコーダ４５０は、本明細書の実施形態による方法を実行するように設定される。図３２は、デコーダ４５０の構成要素を示す概略図である。プロセッサ５１０は、１つまたは複数のメモリ５４０に記憶されたコンピュータプログラム５５０に含まれるソフトウェア命令を実行することができる、適切な中央処理ユニット（ＣＰＵ）、マルチプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）などのうちの１つまたは複数の任意の組合せとすることができる。１つまたは複数のメモリ５４０は、たとえば、データバッファ、読取りー書込み（ＲＷＭ）メモリ、または読取り専用（ＲＯＭ）メモリである。デコーダ４５０は、たとえば、受信機またはトランシーバ５６０を介してビットストリームを受信するように設定された入力および／または出力回路５３５を有するインターフェース５４５を備える。
図３３に示すように、デコーダ４５０は、本明細書で説明する方法を実行するように設定されたユニット、モジュール、または回路を有することができる。たとえば、デコーダ４５０は、ビットストリームを受信するように設定された受信ユニット６３０を備える。デコーダ４５０はまた、ビットストリーム内の情報から、パーティション構造、パーティション構造のサブセグメントのサイズ、およびパーティション構造のユニットのサイズのうちの１つまたは複数を導出するように設定された導出ユニット６４０と、パーティション構造に従ってビットストリームで受信されたコード化セグメントを復号するように設定された復号ユニット６５０とを備える。
本明細書の実施形態は、図３４Ａおよび３４Ｂに示されるエンコーダ４００およびデコーダ４５０などの、エンコーダによって規定されるか、またはデコーダによって導出される単一のパーティション構造を参照して説明される。図３４Ａは、ビットストリーム７００を送信する例示的なエンコーダ４００を示し、情報は、単一のパーティション構造７３０を示す。ビットストリーム７００は、ユニット７１０のサイズを示す情報と、サブセグメント７２０のサイズを示す情報と、セグメント７４０および別のセグメント７５０に関する情報とを含む。
図３４Ｂは、ビットストリーム７００を受信する対応する例示的なデコーダを示し、情報は、単一のパーティション構造７３０を示す。ビットストリーム７００は、ユニット７１０のサイズを示す情報と、サブセグメント７２０のサイズを示す情報と、セグメント７４０および別のセグメント７５０に関する情報とを含む。
もちろん、当業者は、エンコーダ４００およびデコーダ４５０が、図３４Ａ〜図３４Ｂに示されるように別々に、または図２９に示されるように一連の画像を交換するために併せて使用され得ることを諒解されよう。
一連の画像が交換されるそのような場合、１つまたは複数の実施形態におけるビットストリームは、ピクチャの識別情報のインジケータを含むか、そうでなければ、特定のパーティション構造をピクチャまたは複数のピクチャに関連付ける。図２９に示すように、パーティション構造４００は、ピクチャセグメント４２１、４２２、４２３のための分割線４２０を示す。パーティション構造の所与のピクチャセグメントは、１つまたは複数のサブセグメント、たとえば、サブセグメントの境界を形成する分割線４１０によって形成されるサブセグメントを含む。サブセグメントは、複数のユニットを含むことができる。たとえば、図２９に示すように、サブセグメント４８０は、４つのユニットを含む。第１のピクチャセグメント４２１の縁部は、隣接するピクチャセグメント４２２および４２３の対応する縁部と接する。図２９に示すように、エンコーダ４００およびデコーダ４５０は、それぞれ、同じパーティション構造４００または異なるパーティション構造４３０および４５０を有する複数の画像を符号化および復号する。これらの異なるパーティション構造は、本明細書に記載されるようなフレキシブルなパーティション構造とすることができる。代替または追加として、図２９に示すように、異なるパーティション構造は、画像を横切り、サブセグメントを横切らない分割線４４０および４６０を有する従来のパーティション構造も含むことができる。
図３５は、本明細書で説明されるエンコーダ４００またはデコーダ４５０が有用である例示的なシステムまたは方法８００を示す。システムは、メディアソース８１０（たとえば、キャプチャ、レンダラ、またはファイル）を含む。メディアソースは、投影マッピング８２０に供給され、次いで、タイルエンコーダまたはトランスコーダ、たとえば、本明細書で説明するようにメディアソースの画像をパーティショニングするエンコーダ４００に供給される。符号化された情報は、ストレージ８３０に記憶され、次いでサーバ８４０に供給される。符号化された情報は、ネットワーク８５０を介して閲覧デバイス８６０に送信することができる。たとえば、画像はビデオの１つであり、閲覧デバイス８６０は、パーティショニングされた画像を復号し、８７０で画像をレンダリングし、閲覧デバイス８６０のユーザに対してディスプレイ８８０上に画像を表示するための、本明細書に記載されるようなデコーダ４５０を有する。そのような閲覧デバイスは、たとえば、ヘッドマウントディスプレイ（ＨＭＤ）デバイスまたは任意の表示デバイスとすることができる。
１つまたは複数の実施形態は、閲覧デバイス８６０が、デバイスの特定の注視方向に関連する１つまたは複数の画像を受信する用途に適用可能である。一実施形態では、デバイスは、どのタイルストリームが利用可能であるかを説明する情報と、空間カバレッジおよびビットレートのような各タイルストリームに関する情報とをサーバ８４０から受信している。閲覧デバイス８６０の注視方向が捕捉され、閲覧デバイス８６０は、サーバ８４０にタイルストリームのサブセットを要求する。閲覧デバイス８６０は、タイルストリームを受信し、タイルストリームから単一のビットストリームを構成し、ビットストリームをデコーダ８８０に供給する。閲覧デバイス８６０は、タイルストリームに関する必要な情報を有し、それがどのように単一のビットストリームを構成したかを知る。したがって、閲覧デバイス８６０は、復号されたピクチャをレンダリングに適したピクチャに変換することができる。
別の実施形態では、閲覧デバイス８６０の注視方向が捕捉され、サーバ８４０に送られる。サーバ８４０は、記憶されたタイルストリームから単一のビットストリームを構成し、そのビットストリームをデコーダ４５０に送る。復号されたピクチャをレンダリングに適したピクチャに変換するために必要な情報は、ビットストリームとともに送られる。閲覧デバイス８６０は、デコーダ４５０を使用してピクチャを復号し、それらを変換し、レンダリングする。任意選択で、閲覧デバイス８６０またはクライアントは、ストリームがどのビットレートを有するべきかについての要求を連続的に送る。
本開示の実施形態は、長方形形状を有するセグメントまたはタイルを含み、各セグメントまたはタイルは、４つの辺または縁部を有することに留意されたい。加えて、各辺または縁部は、他のセグメントまたはタイルまたはピクチャ境界のいずれかに接する。すなわち、ピクチャを、整数個のユニットに等しいサイズに拡張することができる。本開示では、「タイル」は、セグメントの一種であり、「辺」および「縁部」という用語は、交換可能に使用することができる。
いくつかの実施形態は、デコーダに関して説明されるが、当業者は、対応するエンコーダを諒解することにも留意されたい。同様に、いくつかの実施形態は、エンコーダに関して説明されるが、当業者は、対応するデコーダを諒解されよう。
本明細書で企図される実施形態のいくつかは、添付の図面を参照してより完全に説明される。しかしながら、他の実施形態は、本明細書に開示される主題の範囲内に含まれる。開示された主題は、本明細書に記載された実施形態のみに限定されると解釈されるべきではなく、むしろ、これらの実施形態は、主題の範囲を当業者に伝えるために例として提供される。
１つまたは複数の実施形態は、ピクチャを復号する方法を含む。この方法は、複数のコード化セグメントと、複数のコード化セグメントに関連付けられたパラメータセットからの情報とを含むビットストリームを受信することを含む。この方法は、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出することをさらに含む。各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含む。さらに、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。パーティション構造の各サブセグメントは、複数のユニットと、複数のユニットの各々とをさらに含み、各ユニットは、ピクチャの領域に対応する。この方法は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサイズと、パーティション構造のユニットのサイズとを導出することをさらに含む。次いで、この方法は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号することをさらに含む。ピクチャセグメントのうちの所与の１つの第２のユニットについての任意のイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。
本開示の１つまたは複数の実施形態はまた、複数のコード化セグメントと、複数のコード化セグメントに関連付けられたパラメータセットからの情報とを含むビットストリームを受信するように設定されたデコード回路も提供する。デコーダ回路は、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出するようにさらに設定され、各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。デコーダ回路は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサブセグメントサイズと、パーティション構造のユニットのユニットサイズとを導出するようにさらに設定される。次いで、デコーダ回路は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号するようにさらに設定される。これらの実施形態では、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。
本開示の１つまたは複数の実施形態はまた、複数のコード化セグメントと、複数のコード化セグメントに関連付けられたパラメータセットからの情報とを含むビットストリームを受信するように設定された通信回路と、命令を記憶するように設定されたメモリと、メモリおよび通信回路に動作可能に接続された処理回路とを備えるデコーダも提供する。処理回路は、メモリに記憶された命令を実行するように設定されており、それによって、デコーダは、ビットストリーム内の情報から、ピクチャを複数のピクチャセグメントに分割するパーティション構造を導出するように設定されており、各ピクチャセグメントは、複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含む。さらに、各サブセグメントは、複数のユニットを含み、各ユニットは、ピクチャの領域に対応する。命令を実行することによって、処理回路は、ビットストリーム内の情報から、パーティション構造のサブセグメントのサブセグメントサイズと、パーティション構造のユニットのユニットサイズとを導出するように、デコーダをさらに設定する。命令を実行することによって、処理回路は、パーティション構造に従って、ビットストリームで受信された複数のコード化セグメントを復号するように、デコーダをさらに設定する。これらの実施形態では、ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出は、ピクチャセグメントのうちの所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している。

Claims (57)

  1. ピクチャを復号する方法（３０）であって、
    複数のコード化セグメントと、前記複数のコード化セグメントに関連付けられた情報とを含むビットストリーム（１２）を受信する（３２）ことと、
    前記ビットストリーム内の前記情報から、
    前記ピクチャを複数のピクチャセグメントに分割するパーティション構造であって、
    各ピクチャセグメントは、前記複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、
    少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含み、
    各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、
    パーティション構造と、
    前記パーティション構造のサブセグメントのサブセグメントサイズと、
    前記パーティション構造のユニットのユニットサイズと、
    を導出する（３４）ことと、
    前記パーティション構造に従って、前記ビットストリームで受信された前記複数のコード化セグメントを復号すること（３８）であって、前記ピクチャセグメントのうちの所与の１つの第２のユニット（Ｕ３）についてのイントラ予測モードの導出は、前記ピクチャセグメントのうちの前記所与の１つの第１のユニット（Ｕ２）についての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している、前記複数のコード化セグメントを復号すること（３８）と
    を含む、方法（３０）。
  2. 前記第１のユニットの量子化パラメータ値に基づいて、他のピクチャセグメントのユニットの任意の量子化パラメータ値から独立して、前記第２のユニットの量子化パラメータ値を導出すること（３６）をさらに含む、請求項１に記載の方法。
  3. 前記パーティション構造を導出することは、前記ビットストリームを送るエンコーダがフレキシブルパーティショニングを使用しているというインジケーションを受信したこと（６２）に応答して、前記パーティション構造を導出することを含む、請求項１または２に記載の方法。
  4. 前記パーティション構造を導出することは、前記ビットストリームを送るエンコーダがサブセグメントを使用しているというインジケーション（１８１）を受信したことに応答して、前記パーティション構造を導出することを含む、請求項１または２に記載の方法。
  5. 前記ビットストリームにおいて受信された前記複数のコード化セグメントを復号することは、あらかじめ規定された復号順序に従って各ピクチャセグメントを復号すること（６６）を含む、請求項１から４のいずれか一項に記載の方法。
  6. 前記あらかじめ規定された復号順序は、ラスタ走査順序である、請求項５に記載の方法。
  7. サブセグメントサイズを導出することは、前記パーティション構造がサブセグメントを含むというインジケーションを受信したことに応答して、前記サブセグメントの前記サブセグメントサイズを選択的に導出すること（１８２）を含む、請求項１から６のいずれか一項に記載の方法。
  8. サブセグメントサイズを導出することは、第１のサブセグメントの第１のサブセグメントサイズ、および第２のサブセグメントの第２のサブセグメントサイズを導出することを含み、前記第１のサブセグメントサイズおよび前記第２のサブセグメントサイズが異なる、請求項１から７のいずれか一項に記載の方法。
  9. 前記パーティション構造を導出することは、近接するピクチャセグメントからピクチャセグメントのセグメントサイズをコピーすること（１５２、１５６、１６４、１６８）をさらに含む、請求項１から８のいずれか一項に記載の方法。
  10. 前記複数のコード化セグメントに関連付けられた前記情報は、
    前記近接するピクチャセグメントと、
    近接するサブセグメントと、
    ピクチャセグメントを復号するための順序と
    のうちの１つの前記パーティション構造内の位置に基づいて、
    前記近接するピクチャセグメントと、
    前記近接するサブセグメントと
    のうちの１つの選択を示すモードインジケータを含む、請求項１から９のいずれか一項に記載の方法。
  11. サブセグメントサイズに基づいて、セグメントの空間サイズを導出することをさらに含む、請求項１から１０のいずれか一項に記載の方法。
  12. ピクチャを符号化する方法（２０）であって、
    ピクチャを複数のピクチャセグメントに分割するパーティション構造を規定すること（２２）であって、
    各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含み、
    各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、
    パーティション構造を規定すること（２２）と、
    複数のコード化セグメントを生成するために、前記パーティション構造に従って、前記ピクチャセグメントを符号化すること（２８）であって、各コード化セグメントは、前記パーティション構造の前記ピクチャセグメントのうちの１つに対応し、各コード化セグメントは、前記ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出が、前記ピクチャセグメントの前記所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している、前記ピクチャセグメントを符号化すること（２８）と、
    前記複数のコード化セグメントと、前記ピクチャを前記ピクチャセグメントに分割するために使用される前記パーティション構造を示す情報とを含むビットストリーム（１２）を生成することであって、前記情報は、前記パーティション構造のユニットのユニットサイズと、前記パーティション構造のサブセグメントのサブセグメントサイズとを示す、ビットストリーム（１２）を生成することと、
    前記ビットストリームを送信すること（２９）と
    を含む、方法（２０）。
  13. ビットストリームを生成することは、前記パーティション構造がサブセグメントを含むというインジケーション（４５）を含むように前記ビットストリームを生成することをさらに含む、請求項１２に記載の方法。
  14. 前記複数のピクチャセグメントの各々の高さおよび幅のうちの１つについての最大公約数（ＧＣＤ）値を決定することと、
    各サブセグメントの前記高さおよび前記幅のうちの前記１つを前記ＧＣＤ値に設定すること（９６）と
    をさらに含む、請求項１２または１３に記載の方法。
  15. 第１のピクチャセグメントの縁部は、２つ以上の隣接するピクチャセグメントの対応する縁部に接する、請求項１から１４のいずれか一項に記載の方法。
  16. 前記情報は、前記パーティション構造の第１のサブセグメントの第１のサブセグメントサイズと、前記パーティション構造の第２のサブセグメントの第２のサブセグメントサイズとを示し、前記第１のサブセグメントサイズと前記第２のサブセグメントサイズとは異なる、請求項１から１５のいずれか一項に記載の方法。
  17. 前記パーティション構造は、前記ピクチャをサブセグメントに分割し、各サブセグメントは、すべての前記ピクチャセグメントの最大公約数である幅および高さを有する、請求項１から１６のいずれか一項に記載の方法。
  18. 前記情報は、前記パーティション構造のサブセグメントの高さ、幅、および面積のうちの１つを、前記パーティション構造のユニットの高さ、幅、および面積の各々の整数倍として示す、請求項１から１７のいずれか一項に記載の方法。
  19. 前記情報は、前記パーティション構造の第１のサブセグメントの高さ、幅、および面積のうちの１つを、前記パーティション構造の第２のサブセグメントの高さ、幅、および面積のうちの各々の整数倍として示す、請求項１から１７のいずれか一項に記載の方法。
  20. 前記情報は、前記パーティション構造のすべての前記サブセグメントについての単一のサブセグメントサイズを含む、請求項１から１７のいずれか一項に記載の方法。
  21. 前記情報は、前記パーティション構造の第１のピクチャセグメントおよびサブセグメントのうちの１つの高さおよび幅の一方または両方を含む、請求項１から２０のいずれか一項に記載の方法。
  22. 前記情報は、第２のピクチャセグメントの高さおよび幅の一方または両方が、第１のピクチャセグメントのそれぞれの高さおよび幅のそれぞれの一方または両方と異なる旨のインジケータを含む、請求項１から１８のいずれか一項に記載の方法。
  23. 前記情報は、第２のサブセグメントの高さおよび幅の一方または両方が、第１のサブセグメントのそれぞれの高さおよび幅のそれぞれの一方または両方と異なる旨のインジケータを含む、請求項１から１８のいずれか一項に記載の方法。
  24. 前記情報は、前記コード化セグメントを受信するデコーダが、所与のピクチャセグメントおよび所与のサブセグメントのうちの１つのサイズに関連付けられた１つまたは複数の属性を、近接するピクチャセグメントおよび近接するサブセグメントの各々からコピーすべきであることを示す、請求項１から１８および２２から２３のいずれか一項に記載の方法。
  25. 前記情報は、前記パーティション構造内の前記近接するピクチャセグメントまたは近接するサブセグメントの位置に基づいて、前記近接するピクチャセグメントまたは前記近接するサブセグメントを示す、請求項２４に記載の方法。
  26. 前記情報は、ピクチャセグメント識別子を含み、各ピクチャセグメント識別子は、前記パーティション構造のサブセグメントのユニットの前記ピクチャセグメントのうちの１つを示す、請求項１から８および１２から１７のいずれか一項に記載の方法。
  27. 前記パーティション構造の少なくとも１つのユニットまたはサブセグメントは、前記ピクチャの非長方形領域に対応する、請求項１から９、１２から１７、および２６のいずれか一項に記載の方法。
  28. 前記情報は、前記パーティション構造のすべての前記サブセグメントについて単一のサイズを含む、請求項１から９、１２から１７、および２６から２７のいずれか一項に記載の方法。
  29. 前記情報は、ユニットが所与のピクチャセグメント内の唯一のユニットであることを示す独立したユニット識別子を含む、請求項１から９および１２から１７のいずれか一項に記載の方法。
  30. 前記情報は、サブセグメントが所与のピクチャセグメント内の唯一のサブセグメントであることを示す独立したサブセグメント識別子をさらに含む、請求項１から９、１２から１７、および２８のいずれか一項に記載の方法。
  31. 前記情報は、前記パーティション構造の前記ピクチャセグメントまたは前記サブセグメント間で共有される終了点を規定する情報をさらに含む、請求項１から９および１２から１７のいずれか一項に記載の方法。
  32. 前記パーティション構造の各サブセグメントは、前記ピクチャの長方形領域および前記ピクチャの正方形領域のうちの１つに対応する、請求項１から９、１２から１７、および２８から３１のいずれか一項に記載の方法。
  33. 前記情報は、前記パーティション構造のすべての前記サブセグメントについての単一のサブセグメントサイズを含む、請求項１から９、１２から１７、および２８から３２のいずれか一項に記載の方法。
  34. 前記パーティション構造は、垂直分割線ｖ１、ｖ２、ｖ３、および水平分割線ｈ１、ｈ２、ｈ３、ｈ４、ｈ５、ｈ６のうちの少なくとも１つを使用して、前記ピクチャをピクチャセグメントおよびサブセグメントのうちの一方に分割する、請求項１から９および１２から１７のいずれか一項に記載の方法。
  35. 前記パーティション構造は、４分木分離、中間分離、フレキシブル分離、および整数分割のうちの少なくとも１つを使用して、前記ピクチャをピクチャセグメントおよびサブセグメントのうちの一方に分割する、請求項１から９、１２から１７、および３１から３４のいずれか一項に記載の方法。
  36. 前記情報は、前記パーティション構造の前記ピクチャセグメントを分割する分割線の終了点の座標を含む、請求項１から９、１２から１７、および３１から３４のいずれか一項に記載の方法。
  37. 前記パーティション構造は、１つまたは複数のＴ字接合Ｔ−Ｊを使用して、前記ピクチャを前記ピクチャセグメントに分割し、各Ｔ字接合は、２つまたは３つのピクチャセグメントの境界にある前記パーティション構造内の点を規定する、請求項１から９、１２から１７、および３１から３４のいずれか一項に記載の方法。
  38. 前記情報は、前記１つまたは複数のＴ字接合の各々の位置および方向の一方または両方を含む、請求項３７に記載の方法。
  39. 前記パーティション構造は、各ピクチャセグメントのコーナーを、ピクチャセグメントごとに、開始コーナーおよび終了コーナーの対応する値を規定するグリッド上に配列することによって、前記ピクチャセグメントを分割する、請求項１から９、１２から１７、および３４のいずれか一項に記載の方法。
  40. 前記情報は、
    前記グリッド上の前記パーティション構造内の所与のピクチャセグメントの開始を示す開始コーナインジケータのシーケンスまたは行列と、
    前記グリッド上の前記パーティション構造内の前記所与のピクチャセグメントの終了を示す終了コーナインジケータのシーケンスまたは行列と
    のうちの一方または両方をさらに含む、請求項１から９、１２から１７、３４、および３９のいずれか一項に記載の方法。
  41. 前記グリッドは、前記パーティション構造のサブセグメントに関して規定される、請求項３９または４０に記載の方法。
  42. 複数のコード化セグメントと、前記複数のコード化セグメントに関連付けられた情報とを含むビットストリーム（１２）を受信すること（３２）と、
    前記ビットストリーム内の前記情報から、
    前記ピクチャを複数のピクチャセグメントに分割するパーティション構造であって、
    各ピクチャセグメントは、前記複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、
    少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含み、
    各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、
    パーティション構造と、
    前記パーティション構造のサブセグメントのサブセグメントサイズと、
    前記パーティション構造のユニットのユニットサイズと、
    を導出する（３４）ことと、
    前記パーティション構造に従って、前記ビットストリームで受信された前記複数のコード化セグメントを復号すること（３８）であって、前記ピクチャセグメントのうちの所与の１つの第２のユニット（Ｕ３）についてのイントラ予測モードの導出は、前記ピクチャセグメントのうちの前記所与の１つの第１のユニット（Ｕ２）についての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している、前記複数のコード化セグメントを復号すること（３８）と
    を行うように設定されている、デコーダ回路（５１０）。
  43. 請求項２から１１および１４から４０のいずれか一項に記載の方法を実施するようにさらに設定されている、請求項４２に記載のデコーダ回路。
  44. 前記デコーダ回路は、前記復号セグメントを表示するように設定されたディスプレイ（８８０）内に備えられる、請求項４２または４３に記載のデコーダ回路。
  45. デコーダ（４５０）であって、
    複数のコード化セグメントと、前記複数のコード化セグメントに関連付けられた情報とを含むビットストリームを受信する（３２）ように設定された通信回路（５３５、５４５）と、
    命令（５３０）を記憶するように設定されたメモリ（５４０）と、
    前記メモリおよび前記通信回路に動作可能に接続され、前記メモリに記憶された前記命令を実行するように設定された処理回路（５１０）とを備え、それによって、前記デコーダは、
    前記ビットストリーム内の前記情報から、
    前記ピクチャを複数のピクチャセグメントに分割するパーティション構造であって、
    各ピクチャセグメントは、前記複数のコード化セグメントのうちの１つに対応し、１つまたは複数のサブセグメントを含み、
    少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含み、
    各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、
    パーティション構造と、
    前記パーティション構造のサブセグメントのサブセグメントサイズと、
    前記パーティション構造のユニットのユニットサイズと、
    を導出する（３４）ことと、
    前記パーティション構造に従って、前記ビットストリームで受信された前記複数のコード化セグメントを復号すること（３８）であって、前記ピクチャセグメントのうちの所与の１つの第１のユニットについてのイントラ予測モードの導出は、前記ピクチャセグメントのうちの前記所与の１つの第２のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立している、前記複数のコード化セグメントを復号すること（３８）と
    を行うように設定されている、デコーダ（４５０）。
  46. 請求項２から１１および１４から４０のいずれか一項に記載の方法を実施するようにさらに設定されている、請求項４５に記載のデコーダ。
  47. 前記デコーダは、前記復号セグメントを表示するように設定されたディスプレイ（８８０）内に備えられる、請求項４５または４６に記載のデコーダ。
  48. デコーダ（４５０）内の処理回路（５１０）によって実行されると、前記デコーダに、請求項１から１１および１４から４０のいずれか一項に記載の方法のうちのいずれか１つを実行させる実行可能命令を含む、コンピュータプログラム（５３０）。
  49. キャリアは、電子信号、光信号、無線信号、またはコンピュータ可読記憶媒体のうちの１つである、請求項４８に記載のコンピュータプログラムを含むキャリア。
  50. デコーダ（４５０）内の処理回路（５１０）によって実行されると、前記デコーダに、請求項１から１１および１４から４０のいずれか一項に記載の方法のうちのいずれか１つを実行させる実行可能命令を含むコンピュータプログラム（５３０）を含む、非一時的コンピュータ可読記憶媒体（５４０）。
  51. ピクチャを複数のピクチャセグメントに分割するパーティション構造を規定すること（２２）であって、各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、前記パーティション構造の少なくとも１つのピクチャセグメントは、２つ以上のサブセグメントを含み、各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、パーティション構造を規定すること（２２）と、
    複数のコード化セグメントを生成するために、前記パーティション構造に従って、前記ピクチャセグメントを符号化すること（２８）であって、各コード化セグメントは、前記パーティション構造の前記ピクチャセグメントのうちの１つに対応し、各コード化セグメントは、前記ピクチャセグメントのうちの所与の１つの第２のユニットについてのイントラ予測モードの導出が、前記ピクチャセグメントの前記所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している、前記ピクチャセグメントを符号化すること（２８）と、
    前記複数のコード化セグメントと、前記ピクチャを前記ピクチャセグメントに分割するために使用される前記パーティション構造を示す情報とを含むビットストリーム（１２）を生成することであって、前記情報は、前記パーティション構造のユニットのユニットサイズと、前記パーティション構造のサブセグメントのサブセグメントサイズとを示す、ビットストリーム（１２）を生成することと、
    前記ビットストリームを送信すること（２９）と
    を行うように設定された、エンコーダ回路（５００）。
  52. 請求項１２から４１のいずれか一項に記載の方法を実施するようにさらに設定されている、請求項５１に記載のエンコーダ回路。
  53. エンコーダ（４００）であって、
    命令（５２０）を記憶するように設定されたメモリ（５１５）と、
    前記メモリに動作可能に接続され、前記メモリに記憶された前記命令を実行するように設定された処理回路（５００）であって、それによって、前記エンコーダは、
    ピクチャをピクチャセグメントに分割するパーティション構造を規定すること（２２）であって、各ピクチャセグメントは、１つまたは複数のサブセグメントを含み、少なくとも１つのピクチャセグメントは、少なくとも２つのサブセグメントを含み、前記パーティション構造の各サブセグメントは、複数のユニットを含み、各ユニットは、前記ピクチャの領域に対応する、パーティション構造を規定すること（２２）と、
    複数のコード化セグメントを生成するために、前記パーティション構造に従って、前記ピクチャセグメントを符号化すること（２４）であって、各コード化セグメントは、前記パーティション構造の前記ピクチャセグメントのうちの１つに対応し、各コード化セグメントは、前記ピクチャセグメントのうちの所与の１つの第２のユニットについての任意のイントラ予測モードの任意の導出が、前記ピクチャセグメントの前記所与の１つの第１のユニットについての導出されたイントラ予測モードに依存し、任意の他のピクチャセグメントのユニットについての任意のイントラ予測モードから独立しているように独立している、前記ピクチャセグメントを符号化すること（２４）と、
    前記複数のコード化セグメントと、前記ピクチャを前記ピクチャセグメントに分割するために使用される前記パーティション構造を示す情報とを含むビットストリームを生成することであって、前記情報は、前記パーティション構造のユニットのサイズと、前記パーティション構造のサブセグメントのサイズとを示す、ビットストリームを生成することと、
    を行うように設定されている、処理回路（５００）と、
    前記ビットストリームを送信（２９）するように設定された通信回路（５３０、５４０）と
    を備える、エンコーダ（４００）。
  54. 請求項１２から４１のいずれか一項に記載の方法を実施するようにさらに設定されている、請求項５３に記載のエンコーダ。
  55. エンコーダ内の処理回路によって実行されると、前記エンコーダに、請求項および１２から４１のいずれか一項に記載の方法のうちのいずれか１つを実行させる実行可能命令を含む、コンピュータプログラム（５２０）。
  56. キャリアは、電子信号、光信号、無線信号、またはコンピュータ可読記憶媒体のうちの１つである、請求項５５に記載のコンピュータプログラムを含むキャリア。
  57. エンコーダ（４００）内の処理回路（５００）によって実行されると、前記エンコーダに、請求項１２から４１のいずれか一項に記載の方法のうちのいずれか１つを実行させる実行可能命令を含むコンピュータプログラム（５２０）を含む、非一時的コンピュータ可読記憶媒体（５１５）。
JP2020570501A 2018-06-21 2019-06-20 ビデオコーディングにおけるサブタイルを含むタイルパーティション Active JP7313385B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862688301P 2018-06-21 2018-06-21
US62/688,301 2018-06-21
PCT/EP2019/066400 WO2019243539A1 (en) 2018-06-21 2019-06-20 Tile partitions with sub-tiles in video coding

Publications (2)

Publication Number Publication Date
JP2021528003A true JP2021528003A (ja) 2021-10-14
JP7313385B2 JP7313385B2 (ja) 2023-07-24

Family

ID=67003504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020570501A Active JP7313385B2 (ja) 2018-06-21 2019-06-20 ビデオコーディングにおけるサブタイルを含むタイルパーティション

Country Status (6)

Country Link
US (2) US11553180B2 (ja)
EP (1) EP3811612A1 (ja)
JP (1) JP7313385B2 (ja)
CN (1) CN112640455A (ja)
MX (1) MX2020013864A (ja)
WO (1) WO2019243539A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2021007874A (es) 2018-12-27 2021-10-26 Huawei Tech Co Ltd Un codificador de video, un decodificador de video y métodos correspondientes.
EP3935835A4 (en) * 2019-03-08 2022-12-14 Telefonaktiebolaget Lm Ericsson (Publ) METHODS OF PROVIDING DEPENDENT/INDEPENDENT SCORE ENCODING/DECODING AND ASSOCIATED DEVICES
US11412264B2 (en) * 2019-09-24 2022-08-09 Qualcomm Incorporated Parameter set signaling for video coding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172783A1 (en) * 2016-03-30 2017-10-05 Qualcomm Incorporated Improvement on tile grouping in hevc and l-hevc file formats

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090279601A1 (en) 2008-05-08 2009-11-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and Apparatus of Displaying Video
US20090320081A1 (en) 2008-06-24 2009-12-24 Chui Charles K Providing and Displaying Video at Multiple Resolution and Quality Levels
US9300976B2 (en) 2011-01-14 2016-03-29 Cisco Technology, Inc. Video encoder/decoder, method and computer program product that process tiles of video data
US9215473B2 (en) * 2011-01-26 2015-12-15 Qualcomm Incorporated Sub-slices in video coding
CN102685474B (zh) * 2011-03-10 2014-11-05 华为技术有限公司 预测模式的编解码方法、编解码设备及网络系统
US10298939B2 (en) 2011-06-22 2019-05-21 Qualcomm Incorporated Quantization in video coding
US9398307B2 (en) 2011-07-11 2016-07-19 Sharp Kabushiki Kaisha Video decoder for tiles
KR101912485B1 (ko) 2011-08-25 2018-10-26 선 페이턴트 트러스트 타일 부호화 스킴을 이용한 영상 부호화, 추출 및 복호화 방법 및 장치
US9584819B2 (en) 2011-10-24 2017-02-28 Qualcomm Incorporated Grouping of tiles for video coding
US9124895B2 (en) 2011-11-04 2015-09-01 Qualcomm Incorporated Video coding with network abstraction layer units that include multiple encoded picture partitions
EP3328081B1 (en) 2011-11-11 2019-10-16 GE Video Compression, LLC Effective prediction using partition coding
PL3024243T3 (pl) * 2012-04-16 2018-01-31 Ericsson Telefon Ab L M Flaga stałej struktury płytek, wskazująca na możliwość równoległego przetwarzania dla sekwencji skompresowanego wideo
CN108718410B (zh) 2012-06-26 2022-05-24 Lg 电子株式会社 视频编码方法、视频解码方法和使用其的装置
FR2993084A1 (fr) 2012-07-09 2014-01-10 France Telecom Procede de codage video par prediction du partitionnement d'un bloc courant, procede de decodage, dispositifs de codage et de decodage et programmes d'ordinateur correspondants
US9161039B2 (en) 2012-09-24 2015-10-13 Qualcomm Incorporated Bitstream properties in video coding
US9749627B2 (en) * 2013-04-08 2017-08-29 Microsoft Technology Licensing, Llc Control data for motion-constrained tile set
US20160295200A1 (en) 2013-11-20 2016-10-06 Koninklijke Philips N.V. Generaton of images for an autostereoscopic multi-view display
CN105744272B (zh) 2014-12-09 2019-07-19 深圳力维智联技术有限公司 基于非对称Tile划分的图像编解码方法及其装置
US10070130B2 (en) 2015-01-30 2018-09-04 Qualcomm Incorporated Flexible partitioning of prediction units
US20180139453A1 (en) * 2015-03-13 2018-05-17 Lg Electronics Inc. Method of processing video signal and device for same
WO2016180486A1 (en) 2015-05-12 2016-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Composite scalable video streaming
US10368072B2 (en) * 2015-05-29 2019-07-30 Qualcomm Incorporated Advanced arithmetic coder
US10404992B2 (en) 2015-07-27 2019-09-03 Qualcomm Incorporated Methods and systems of restricting bi-prediction in video coding
KR102332006B1 (ko) 2016-02-09 2021-12-01 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. 효율적인 감소성 또는 효율적인 랜덤 액세스를 허용하는 픽처/비디오 데이터 스트림들에 대한 개념
US10547854B2 (en) * 2016-05-13 2020-01-28 Qualcomm Incorporated Neighbor based signaling of intra prediction modes
JP7001968B2 (ja) 2016-06-08 2022-01-20 ソニーグループ株式会社 画像処理装置および方法
WO2018018486A1 (en) 2016-07-28 2018-02-01 Mediatek Inc. Methods of reference quantization parameter derivation for signaling of quantization parameter in quad-tree plus binary tree structure
CN115767106B (zh) 2016-10-04 2023-10-10 有限公司B1影像技术研究所 图像编码/解码方法和计算机可读记录介质
GB2557430B (en) * 2016-10-12 2020-01-15 Mediatek Inc Methods and apparatuses of constrained multi-type-tree block partition for video coding
US11172208B2 (en) 2017-02-28 2021-11-09 Nokia Technologies Oy Method and apparatus for improving the visual quality of viewport-based omnidirectional video streaming
EP3606077A4 (en) 2017-03-22 2021-01-06 Industry - University Cooperation Foundation Hanyang University LOOP FILTERING PROCESS ACCORDING TO AN ADAPTIVE PIXEL CLASSIFICATION STANDARD
US10609414B2 (en) * 2017-05-08 2020-03-31 Qualcomm Incorporated Context modeling for transform coefficient coding
US10893256B2 (en) 2017-06-26 2021-01-12 Nokia Technologies Oy Apparatus, a method and a computer program for omnidirectional video
CN111543060B (zh) 2017-10-09 2024-03-08 诺基亚技术有限公司 用于视频编码和解码的装置、方法和计算机程序
EP3721636A1 (en) 2017-12-07 2020-10-14 Koninklijke KPN N.V. Method for adaptive streaming of media
CN109996069B (zh) 2018-01-03 2021-12-10 华为技术有限公司 视频图像编解码方法及设备
WO2019141901A1 (en) 2018-01-17 2019-07-25 Nokia Technologies Oy An apparatus, a method and a computer program for omnidirectional video
WO2019194573A1 (en) 2018-04-05 2019-10-10 Lg Electronics Inc. Method for transmitting 360-degree video, method for receiving 360-degree video, apparatus for transmitting 360-degree video, and apparatus for receiving 360-degree video
CN118042173A (zh) 2018-09-05 2024-05-14 华为技术有限公司 视频解码方法及视频解码器
ES2966479T3 (es) * 2019-03-23 2024-04-22 Huawei Tech Co Ltd Un codificador, un decodificador y métodos correspondientes para la intrapredicción

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017172783A1 (en) * 2016-03-30 2017-10-05 Qualcomm Incorporated Improvement on tile grouping in hevc and l-hevc file formats

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"SERIES H: AUDIOVISUAL AND MULTIMEDIA SYSTEMS Infrastructure of audiovisual services - Coding of movi", RECOMMENDATION ITU-T H.265 (12/2016) HIGH EFFICIENCY VIDEO CODING, JPN6022014348, 16 March 2017 (2017-03-16), pages 83 - 84, ISSN: 0004989149 *
SJOBERG, RICKARD ET AL.: "Flexible Tiles", JOINT VIDEO EXPERTS TEAM (JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG 11 11TH MEETING: LJUB, vol. JVET-K0260 (version 2), JPN6022014347, 14 July 2018 (2018-07-14), ISSN: 0004989150 *

Also Published As

Publication number Publication date
US11553180B2 (en) 2023-01-10
EP3811612A1 (en) 2021-04-28
JP7313385B2 (ja) 2023-07-24
CN112640455A (zh) 2021-04-09
MX2020013864A (es) 2021-03-25
WO2019243539A1 (en) 2019-12-26
US20230097014A1 (en) 2023-03-30
US20210274174A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
CN111373752B (zh) 译码视频数据的方法和设备以及非暂时性计算机可读介质
KR102629907B1 (ko) 타일 그룹 id에 기초한 화상들의 인코딩 및 디코딩
US9967577B2 (en) Acceleration interface for video decoding
ES2746102T3 (es) Codificación de valores de racha en base al índice de paleta en la codificación de vídeo basada en paletas
KR101895296B1 (ko) 동영상 처리 방법 및 장치
RU2760850C1 (ru) Гибкие разбиения тайлов
US9270994B2 (en) Video encoder/decoder, method and computer program product that process tiles of video data
US20230097014A1 (en) Tile Partitions with Sub-Tiles in Video Coding
KR101834237B1 (ko) 동영상 처리 방법 및 장치
KR20150037944A (ko) 비디오 처리를 위한 송신 장치 및 방법
US20240171755A1 (en) Picture Tile Attributes Signaled Per-Tile
JP2018056686A (ja) 画像符号化装置、画像符号化方法、及び画像符号化プログラム、並びに、画像復号装置、画像復号方法、及び画像復号プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230711

R150 Certificate of patent or registration of utility model

Ref document number: 7313385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150