JP2021521630A - ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法 - Google Patents

ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法 Download PDF

Info

Publication number
JP2021521630A
JP2021521630A JP2020554409A JP2020554409A JP2021521630A JP 2021521630 A JP2021521630 A JP 2021521630A JP 2020554409 A JP2020554409 A JP 2020554409A JP 2020554409 A JP2020554409 A JP 2020554409A JP 2021521630 A JP2021521630 A JP 2021521630A
Authority
JP
Japan
Prior art keywords
substrate
vias
transparent substrate
micrometers
cases
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2020554409A
Other languages
English (en)
Inventor
マシュー ガーナー,ショーン
マシュー ガーナー,ショーン
ウェイン,ジュニア レヴェック,ダニエル
ウェイン,ジュニア レヴェック,ダニエル
ジョージ マンレイ,ロバート
ジョージ マンレイ,ロバート
アンドリュー ピエヒ,ギャレット
アンドリュー ピエヒ,ギャレット
ヴァディ,ラジェッシュ
ニコル ヴァンセラス,ヘザー
ニコル ヴァンセラス,ヘザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2021521630A publication Critical patent/JP2021521630A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Surface Treatment Of Glass (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

実施の形態は、基板にビアを形成するためのシステムおよび方法に関し、より詳しくは、ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法に関する。

Description

関連出願の説明
本出願は、2018年5月7日に出願された米国特許出願第15/972628号(同様に、「Integrated Arrays for MicroLED Displays」と題する、Garner等により2018年4月5日に出願された米国仮特許出願第62/653158号に優先権を主張する(すなわち、その非仮特許出願である))の米国法典第35編第120条の下での優先権の恩恵を主張するものである。その各々の内容が、依拠され、ここに全て引用される。
実施の形態は、基板にビアを形成するためのシステムおよび方法に関し、より詳しくは、ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法に関する。
電子デバイスの製造は、多くの場合、基板内にビアを形成する工程を含む。一例として、ビアが、基板に形成され、金属化されて、基板の一方の表面から反対の表面までの電気的接続性を形成することがある。時には、ビア内に堆積された金属が、基板の表面上の薄膜トランジスタ;電線;および他の電子的、光学的、または物理的素子のその後の形成と干渉し得る。さらに、どの部分充填されたビアも、ガス漏れを起こし、真空チャック上での加工を不安定にする。基板の表面上の薄膜トランジスタ;電線;および他の電子的、光学的、または物理的素子の形成後まで、ビアが金属化されない場合、ビアは、薄膜トランジスタの形成中に使用される材料で塞がれることがある。さらに、開放ビアの全てが、中間システムを真空チャックの使用に不適合にする。
それゆえ、少なくとも上述した理由のために、電子装置を製造するための改良されたシステムおよび方法が、当該技術分野において必要とされている。
実施の形態は、基板にビアを形成するためのシステムおよび方法に関し、より詳しくは、ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法に関する。
この纏めは、いくつかの実施の形態の概要のみを与える。「1つの実施の形態において」、「1つの実施の形態によれば」、「様々な実施の形態において」、「1つ以上の実施の形態において」、「特定の実施の形態において」などの句は、概して、その句に続く特定の特性、構造、または特徴が少なくとも1つの実施の形態に含まれ、複数の実施の形態に含まれることがあることを意味する。重要なことには、そのような句は、必ずしも、同じ実施の形態を称するわけではない。以下の詳細な説明、付随の特許請求の範囲、および添付図面から、多くの他の実施の形態がより十分に明白となるであろう。
明細書の残りの部分に記載された本発明の様々な実施の形態のさらなる理解が、図面を参照して実現されるであろう。図面において、同様の構成要素を指すために、いくつかの図面に亘り、同様の参照番号が使用される。ある場合には、小文字からなる下位のラベルは、多数の同様の構成要素の内の1つを表すために、参照番号に関連付けられている。既存の下位のラベルへの指定がなく、参照番号が言及されている場合、そのような多数の同様の構成要素の全てを称することが目的とされる。
いくつかの実施の形態による透明基板システムを製造する方法を示す流れ図 図1に示された方法と一致する、透明基板に透明噴出軽減層の施用を含む、1つ以上の実施の形態による加工工程の説明図 図2aの続きの加工工程の説明図 図2bの続きの加工工程の説明図 図2cの続きの加工工程の説明図 図2dの続きの加工工程の説明図 図2eの続きの加工工程の説明図 図2fの続きの加工工程の説明図 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 図1、図4、図6、および/または図8に関して記載された方法のある時点で形成された中間システムの写真 様々な実施の形態による、中間表面研磨およびビアエッチング過程中の電子デバイスに対する損傷を避けるための保護コーティングの形成を含む、透明基板システムを製造する方法を示す流れ図 図4に示された方法に一致する、ビアエッチング過程中の電子デバイスに対する損傷を避けるための保護コーティングの形成と除去を含む、1つ以上の実施の形態による加工工程の説明図 図5aの続きの加工工程の説明図 図5bの続きの加工工程の説明図 図5cの続きの加工工程の説明図 図5dの続きの加工工程の説明図 図5eの続きの加工工程の説明図 図5fの続きの加工工程の説明図 図5gの続きの加工工程の説明図 いくつかの実施の形態による、レーザ露光およびエッチング中の、ガラス基板の互いに反対の表面への保護層の使用を含む、透明基板システムを製造する方法を示す流れ図 図6に示された方法に一致する、1つ以上の実施の形態による加工工程の説明図 図7aの続きの加工工程の説明図 図7bの続きの加工工程の説明図 図7cの続きの加工工程の説明図 図7dの続きの加工工程の説明図 図7eの続きの加工工程の説明図 図7fの続きの加工工程の説明図 図7gの続きの加工工程の説明図 図7hの続きの加工工程の説明図 図7iの続きの加工工程の説明図 様々な実施の形態による、透明基板のレーザ露光中に保護層を使用しない基板システムを製造する方法を示す流れ図 図8に示された方法に一致する、1つ以上の実施の形態による加工工程の説明図 図9aの続きの加工工程の説明図 図9bの続きの加工工程の説明図 図9cの続きの加工工程の説明図 図9dの続きの加工工程の説明図 図9eの続きの加工工程の説明図 図9fの続きの加工工程の説明図 図9gの続きの加工工程の説明図
実施の形態は、基板にビア(貫通ビアおよび/またはブラインドビア)を形成するためのシステムおよび方法に関し、より詳しくは、ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法に関する。
様々な実施の形態が、透明基板にビアおよび非ビア構造を形成する方法を提供する。そのような透明基板には、以下に限られないが、マイクロ発光ダイオード(マイクロLED)ディスプレイを含む様々な用途がある。マイクロLEDディスプレイには、一般に、液晶ディスプレイ(LCD)および有機発光ダイオード(OLED)ディスプレイと比べて、より高い輝度およびコントラスト比の利点がある。特定用途に応じて、他の利点もある。高解像度および大面積のディスプレイを可能にするために、酸化物薄膜トランジスタ(TFT)または低温ポリシリコン(LTPS)に基づくアクティブマトリクスバックプレーンを有するマイクロLEDディスプレイの製造が関心を集めている。従来の構成は、ディスプレイの裏側にドライバ基板がある上面発光型マイクロLEDパネルを利用する。ここに述べられたいくつかの実施の形態は、マイクロLEDディスプレイの製造に特定の用途を見出しているが、それらはマイクロLEDディスプレイに限定されない。他の用途としては、アンテナ、回路基板、センサ、照明、太陽光発電、流体工学、光学および集積光学、および他の素子分野が挙げられる。ここに与えられた開示に基づいて、当業者には、ここに述べられた実施の形態が適用されるであろうマイクロLEDディスプレイの域を越える様々な用途が認識されるであろう。
ここに用いられているように、「ビア」という用語は、以下に限られないが、貫通ビア、ブラインドビア、または透明基板の表面に電子デバイスを製造する前に事前定義できる他のバルク特徴などの、表面に延在する任意の開口を含むために最も広い意味で使用される。製造前のそのような事前定義には、以下に限られないが、形成ビアに後で加工される潜在ビアに対応するパターンを形成することがあるであろう。
ここに用いられているように、「透明基板」という句は、光源から放出された少なくともいくらかの光を基板に透過させられるほど十分に透明である材料から形成された任意のワークピースを意味するために最も広い意味で使用される。一例として、透明基板は、以下に限られないが、1ミリメートルの深さ当たり約20パーセント(20%)未満の光吸収を有する材料から製造されたワークピースであることがある。別の例としては、透明基板は、以下に限られないが、規定のパルスレーザ波長について、1ミリメートルの深さ当たり約10パーセント(10%)未満の光吸収を有する材料から製造されたワークピースであることがある。さらに別の例として、透明基板は、以下に限られないが、規定のパルスレーザ波長について、1ミリメートルの深さ当たり約1パーセント(1%)未満の光吸収を有する材料から製造されたワークピースであることがある。透明基板は、特定用途に応じて、ガラス、ガラスセラミック、セラミック、または他の材料から製造することができ、単一材料の単層、複合体、もしくは異なるまたは同じ材料の多層積層体からなることがある。その基板は、剛性シートまたはロール・ツー・ロール加工に適合する可撓性基板であり得る。ここに用いられているように、「透明」という用語により修飾されていない「基板」という用語は、先に記載されたような透明基板を称することができ、また、任意の光源または波長からの光に関して任意の程度の透明性または不透明さを有する材料も含み得る。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある様々な基板および/または透明基板が認識されるであろう。
透明基板における金属化されたビアは、基板の上面にあるマイクロLEDおよびTFTアレイをドライバ基板またはその下にある他の電子デバイスと相互接続するためにオプションである。ビアの形成と金属化、それに続くビアに関する電気デバイスの形成を含む、従来のプリント板ユニットの方法論は、透明基板に基づくディスプレイの製造に適用した場合、様々な限界を示した。そのような限界には、以下に限られないが、1)基板表面の非平面性、2)基板上に形成される電子デバイスの金属汚染、および3)ビア中の金属と周りの透明基板との間の著しい熱膨張差がある。ここに述べられた様々な実施の形態は、金属化された貫通ビアおよびその上に形成される電子デバイスを有する透明基板を製造するための新規の手法を提供する。全てではなく、いくつかの場合、ここに述べられた実施の形態は、先に述べられた限界の1つ以上に対処している。
ここに用いられているように、「電子デバイス」という句は、電圧、電流、および/または電気信号の印加により駆動または制御のいずれかがなされる任意の構造、および/または電圧、電流、および/または電気信号の印加により駆動または制御のいずれかがなされる構造に関連して作動する任意の素子または構造を意味するために最も広い意味で使用される。それゆえ、電子デバイスとしては、以下に限られないが、薄膜トランジスタ、金属導体線、アクティブマトリクスバックプレーン、パッシブマトリクス相互接続、LED、LEDから離れているが、LEDに関連して使用される光学構造、および/または流体素子が挙げられる。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある様々な電子デバイス(完全または部分的のいずれかで形成された)が認識されよう。それに加え、実施の形態は、例として、光学、流体など非電子デバイス用途にも使用されることがある。
ここに用いられている「実質的」、「実質的に」という用語およびその変種は、記載された特徴が、ある値または記載と等しいまたはほぼ等しいことを示す意図がある。例えば、「実質的に平面の」表面は、平面または実質的に平面である表面を表すことが意図されている。さらに、先に定義されるように、「実質的に類似」は、2つの値または条件が等しいまたはほぼ等しいことを表す意図がある。いくつかの実施の形態において、「実質的に類似」は、互いの約5%以内、または互いの約2%以内など、互いの約10%以内の値を表すことがある。
特に明記のない限り、ここに述べられたどの方法も、その工程が特定の順序で行われることを必要とすると解釈されることは決して意図されていない。したがって、方法の請求項が、その工程がしたがうべき順序を実際に列挙していない場合、またはその工程が特定の順序に限定されるべきであることが、請求項または説明において他に具体的に述べられていない場合、どの特定の順序も暗示されることは決して意図されていない。
いくつかの実施の形態は、ビアおよび非ビア構造の両方を含む基板を形成する方法を提供する。この方法は、透明噴出軽減層を通じて準非回折ビームを使用して、基板をレーザ損傷して、ビアを形成すべき位置で、基板の第一面から基板の第二面まで延在する規定の経路を生じる工程を含む。ある場合には、その規定の経路は、損傷トラックと称されることがある。この方法は、非除去的レーザドリル加工後に基板上に非ビア構造を形成する工程;非ビア構造および基板の表面の少なくとも一部の上に保護コーティングを形成する工程;保護コーティングの形成後、規定の経路の周りの基板材料が、基板上の他の位置での基板材料よりも速い速度で除去されるように基板をエッチングする工程であって、その規定の経路に対応する位置にビアが形成される工程;およびそのビアの内壁を導電層でコンフォーマルに被覆する工程をさらに含む。
他の実施の形態は、ビアおよび非ビア構造の両方を含む基板を形成する方法を提供する。この方法は、基板上にビアの事前定義を行う工程であって、基板を通る少なくとも1つの規定の経路が形成される工程;ビアの事前定義の後に基板上に非ビア構造を形成する工程;および基板上に非ビア構造を形成した後、その規定の経路の周りの基板材料が、その基板上の他の位置にある基板材料よりも速い速度で除去されるように基板をエッチングする工程であって、その規定の経路に対応する位置にビアが形成される工程を含む。そのビアは、貫通特徴、まはたブラインドの非貫通構造であり得る。
上述した実施の形態のある場合において、基板は透明基板である。上述した実施の形態の1つ以上の場合において、その基板は、ガラス基板、ガラスセラミック基板、またはセラミック基板の内の1つである。上述した実施の形態の様々な場合において、前記方法は、ビアの事前定義が保護層を通じて行われるように、ビアの事前定義を行う前に基板上に保護層を施す工程をさらに含む。そのような場合のいくつかにおいて、その保護層は、光の規定の波長に少なくともある程度透明な材料のシートからなる。そのような場合の他のものにおいて、基板上に保護層を施す工程は、基板上に保護層を非接着的に配置する工程を含む。上述した実施の形態のさらに他の場合において、基板上に保護層を施す工程は、保護層を基板に接着的に貼り付ける工程を含む。上述した実施の形態のまたさらなる場合において、基板上に保護層を施す工程は、基板の少なくとも1つの表面上に保護材料を堆積させる工程を含む。
上述した実施の形態の1つ以上の場合において、前記ビアの事前定義は、基板の第一面から基板の第二面まで延在する規定の経路を形成する非除去的レーザドリル加工を含む。上述した実施の形態のある場合において、そのビアの事前定義は、基板の第一面から基板の第二面まで延在する規定の経路を形成する準非回折ドリル加工を含む。そのような場合において、その規定の経路は、少なくとも1つの特徴が、その準非回折ドリル加工に曝されなかった基板の材料と比べて変化している、基板の材料を含む。ある場合には、その少なくとも1つの特徴は密度である。様々な場合において、その少なくとも1つの特徴を変える工程により、その少なくとも1つの特徴が変化している基板の材料が、準非回折ドリル加工に曝されていない基板の材料の少なくとも2倍速くエッチングされる。
上述した実施の形態のある場合において、前記ビアの事前定義は、基板の第一面から基板の第二面まで延在する規定の経路を形成する除去的レーザドリル加工を含む。そのような場合のいくつかにおいて、ビアの事前定義は、ガウスの空間プロファイルを有するレーザビームを使用した、衝撃ドリル加工を含む。ブラインドビアについて、その事前定義は、基板の厚さを完全に通って存在する必要はない。
上述した実施の形態の1つ以上の場合において、前記方法は、基板をエッチングする工程の前に、少なくとも非ビア構造の上に保護コーティングを形成する工程をさらに含む。その保護コーティングは、基板のエッチング中に非ビア構造への損傷を減少させる働きをする。ある場合には、保護コーティングを形成する工程は、基板の表面の少なくとも一部の上に保護コーティングを形成する工程をさらに含み、その保護コーティングはさらに、基板のエッチング中に基板の表面のその一部への損傷を減少させる働きをする。ある場合には、その保護コーティングは、酸窒化クロム(CrON)である。様々な場合において、その方法は、基板のエッチングが完了した後、その保護コーティングの少なくとも一部を除去する工程をさらに含む。
上述した実施の形態の様々な場合は、ビア内に導体材料を形成する工程をさらに含む。ある場合には、ビア内に導体材料を形成する工程は、ビアの壁の少なくとも一部を金属でコンフォーマルに被覆する工程を含む。
さらに他の実施の形態は、電子システムにおいて、基板であって、基板の第一面から基板の第二面まで延在する複数のビアを有し、その複数のビアの各々は、基板の第一面での第1の直径または基板の第二面での第2の直径より15パーセント超小さい、基板の第一面と第二面との間の中間にある中間直径を示す、基板;基板の少なくとも第一面上に形成された非ビア構造;および複数のビアの少なくとも1つの内壁上にある導体材料を備えた電子システムを提供する。基板の第一面から基板の第二面までの距離の少なくとも25パーセントの導体材料にある開口は、ゼロより大きい直径を有する。上述した実施の形態のある場合において、その基板は透明基板である。上述した実施の形態の1つ以上の場合において、その基板は、ガラス基板、ガラスセラミック基板、またはセラミック基板である。上述した実施の形態の様々な場合において、その導体材料は金属である。
上述した実施の形態の様々な場合において、ビア内の全ての位置での導体材料中の開口は、非ゼロ直径を示す。上述した実施の形態の特別な場合において、その中間直径は、第1の直径または第2の直径より20パーセント超小さい。上述した実施の形態のより特別な場合において、その中間直径は、第1の直径または第2の直径より30パーセント超小さい。
上述した実施の形態の1つ以上の場合において、前記非ビア構造は、基板の第一面で複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ500マイクロメートル(500μm)未満離れている。上述した実施の形態のより特別な場合において、その非ビア構造は、基板の第一面で複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ200マイクロメートル(200μm)未満離れている。
図1を参照すると、流れ図100は、いくつかの実施の形態による透明基板システムを製造する方法を示している。流れ図100にしたがって、透明噴出物軽減層が透明基板の第一面に施されて、事前定義基板を生成する(ブロック105)。例えば、準非回折ドリル加工(例えば、ガウス・ベッセルまたはベッセルビームドリル加工)中に使用される光子エネルギーに透明基板を曝す前に、透明基板上に透明噴出物軽減層を配置すると、ビアを形成すべき位置を取り囲む透明基板の表面にあるクレーターの高さが相当減少することが分かった。そのような準非回折ドリル加工は、実質的に非除去的であり、非常にわずかしか破片を生じない。
前記透明噴出物軽減層は、ビアを形成すべき位置で透明基板を曝すその後の過程に使用されるレーザ光源から放出される光の波長に部分的にまたは完全に透明であり、透明基板の第一面上に非永久的に配置することのできるどの材料から製造されてもよい。ある場合には、その透明噴出物軽減層は、接着剤を用いずに、透明基板の第一面上にそれを置くことによって施される。非接着施用により、透明基板の第一面から接着剤残留物を取り除かずに、後で除去することができる。少なくとも1つの特別な場合において、透明噴出物軽減層が透明基板の第一面上に配置されるときに、透明噴出物軽減層と透明基板の第一面との間に静電気引力が生じ、それら2つが、接着剤を使用せずに、互いにくっつく。そのような場合、透明噴出物軽減層は、接着剤残留物を残さずに、透明基板から容易に分離することができる。他の場合において、透明噴出物軽減層は、それを透明基板に接着的に貼り付けることによって施される。さらに他の場合において、透明噴出物軽減層は、透明基板上に薄膜として堆積される。そのような薄膜は、以下に限られないが、酸窒化クロム(CrON)であることがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態により透明噴出物軽減層として使用されることのある様々な材料が認識されるであろう。
透明基板は、レーザ光源から少なくともいくらかの光を透明基板に通過させられる、下記に述べられるブロック115に関して使用されるレーザ光源から放出される光の波長に十分に透明であり、ビアおよび電子デバイスの形成を支援することのできるどの材料から形成されてもよい。
透明基板の例示の属性に、基板内に事前定義されたビアを支持し、次いで、透明基板上に電子デバイスを形成する中間過程後に、潜在的な事前定義されたビアに対応する位置にビアの全形成を支持する能力がある。一例として、透明基板は、Corning(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、または他のアルカリ土類アルミノホウケイ酸塩基板であり得る。TFTを透明基板上に電子デバイスとして形成すべき場合、その透明基板は、無アルカリ組成物を含み得る。他の場合において、その基板は、それぞれの構造が、その上に製造すべき目的の電子構造に適合している限り、イオン交換過程に適したアルカリ含有組成物も含み得る。高純度溶融シリカ(HPFS)基板も可能である。基板の加工は、自立性シート、担体に一時的に結合された基板、またはロール・ツー・ロール加工に適合したウェブとしてであり得る。その基板材料は、例えば、60〜90GPaの範囲にあるヤング率を有し得る。そのガラス組成物は、例えば、500〜900℃の範囲の歪み点を有し得る。その基板組成物は、例えば、2〜10ppm/℃の範囲の熱膨張係数を有し得る。上述した例は、特定の基板材料を使用した用途を論じているが、他の実施の形態による他の基板材料も可能である。例えば、高純度溶融シリカ基板を使用した実施の形態が可能である。そのような高純度溶融シリカは、約0.5ppm/℃の熱膨張係数を有する。
例示の基板は、例えば、0.01mmと1mmの間、0.01mmと0.7mmの間、0.01mmと0.5mmの間、0.01mmと0.3mmの間、または0.01mmと0.1mmの間の厚さを有し得る。その基板は、例えば、0.1mmから3mm、0.1mmから1.1mm、0.1mmから0.7mm、または0.3mmから0.5mmの範囲の厚さを有し得る。その基板のサイズは、例えば、(1)直径が、例えば、100mm、150mm、または200mmのウエハー、(2)1000mm未満の幅、および10m超の長さを有するウェブ、または(3)100mm超の線寸法を有するシートでもあり得る。その基板は、例えば、100mmから4000mmの範囲の線寸法または直径も有し得る。上述したのは、例示の基板形態であり、ここに与えられた開示に基づいて、当業者には、異なる実施の形態により可能な様々な他の基板形態が認識されるであろう。また、基板形態は、ビアの事前定義、電子デバイスの形成、ビアのエッチング、および/またはビアの金属化の段階の各々の最中に同じである必要はない。例えば、ビアの形成および金属化工程中の基板は、ビアの事前定義および電子構造加工工程の最中よりも小さいことがあり得る。いくつかの実施の形態において、例示の基板は、電子デバイスの製造中に裏側の露光を可能にするUV透過特性も有することがある。
図2aを参照すると、透明基板205の第一面210に透明噴出物軽減層220を施す過程の一例が示されている。それに加え、透明基板205の第二面215が、第一面の反対に示されている。透明噴出物軽減層220は、柔軟に施されているのが示されているが、他の実施の形態は、剛性の透明噴出物軽減層、または透明基板の表面に堆積された薄膜を使用することがある。透明噴出物軽減層220は、基板の第一面と第二面の両方に施すこともできる。透明噴出物軽減層220は、パターン化され、非連続的であっても差し支えない。
図1の流れ図100を参照すると、事前定義基板が、真空チャックに取り付けられて、様々な加工工程中に、それを適所に保持する(ブロック110)。透明基板の表面上の電子デバイスの形成後まで、ビアのエッチングを遅らせられるので、真空チャックの使用が可能である。この事前定義基板は、透明噴出物軽減層が上に施された透明基板の第一面が、真空チャックから離れ、第一面と反対の透明基板の第二面が真空チャックの近くにあるように、真空チャックに取り付けられる。図2bを参照すると、真空チャック225に事前定義基板を取り付ける過程の一例が示されている。透明基板205の第二面215が真空チャック225の上面226近くに置かれ、基板205の第一面210が真空チャック225から離れている。
図1の流れ図100を続けると、事前定義基板は、透明基板の将来のビアに対応する多数の位置で、レーザ光源からの光子エネルギーに暴露される(ブロック115)。光子エネルギーへのこの暴露により、透明基板の第一面から透明基板の第二面まで延在する規定の経路に沿って透明基板の少なくとも1つの特徴が変化する。いくつかの実施の形態において、そのレーザ光源は、準非回折ドリル加工(例えば、ガウス・ベッセルまたはベッセルビームドリル加工)が可能なレーザからである。ある場合には、レーザ光源への暴露により変わる透明基板の特徴は、その規定の経路に沿った基板の溶融により生じる密度である。様々な場合において、レーザ光源への暴露により変わる透明基板の特徴は屈折率であり、これは、密度の変化の有無にかかわらず、変わることがある。そのような規定の経路は、代わりに、透明基板を通って延在する「損傷トラック」と称されることがある。例えば、透明基板の第一面から透明基板の第二面まで規定の経路に沿って材料の密度を変えることによって、その規定の経路に沿った透明基板は、基板の他の区域に対して、エッチングをより受けやすくされる。ある場合には、9:1のエッチング比(すなわち、規定の経路のエッチング速度は、その規定の経路を取り囲む透明基板の区域のエッチング速度よりも9倍速い)が達成される。透明基板は、レーザ光源からの光子エネルギーが透過できるほど十分に透明であるので、その規定の経路に沿った透明基板の特徴の変化は、透明基板の第一面から第二面まで実質的に均一である。ある場合には、上述した規定の経路は、透明基板上に配置された電子デバイスを製造するために使用される熱サイクルおよび工程条件に適合する。特別な場合、LTPSおよび酸化物TFT製造の両方に適合するために、いくつかの実施の形態は、ビアの事前定義を、「Lotus」NXTなどの低圧縮透明基板と組み合わせることができる。ここに与えられた開示に基づいて、当業者には、規定の経路の形成と後の電子デバイスの形成との間に適合性を与える、それから透明基板が形成される他の材料が認識されるであろう。
透明基板が「Lotus」NXTガラスの0.5ミリメートル(0.5mm)厚のシートである少なくとも1つの特別な実施の形態において、準非回折ドリル加工は、532ナノメートル(532nm)で作動し、約7ピコ秒(7ps)幅の光子エネルギーパルスを送達する、Coherent Hyper−Rapic 50 Laserを使用して行われる。このレーザは、パルスが、2から20パルスの短い「バースト」でクラスター化される「バーストモード」作動が可能であり、各パルスは、約20ナノ秒(20nsec)だけ隔てられている。規定の経路を形成するために使用されるパルス/バーストの数は、基板に送達される約80から100マイクロジュール(80〜120μJ/バースト)で15から20に及ぶ。そのレーザビームは、望遠鏡を形成する2つのレンズと組み合わされたアキシコンを用いることによって、焦線、またはガウス・ベッセルビームに形成される。そのアキシコンはその先端でベッセル状ビームを形成し、その2つのレンズは、ガラスウエハーまたはガラスパネルなどの透明基板を容易における、望遠鏡の後の都合の良い位置に投射されるように、焦線を再び投射し、縮小する働きをする。その焦線の長さは約0.75ミリメートル(半値全幅)であり、その焦線の直径は約1.2マイクロメートルである。バーストエネルギー、バースト当たりのパルス数、および焦線の長さと直径などの具体的なレーザ条件。そのレーザ条件は、微小亀裂を生じずに、透明基板に強力に変更された領域を生成するために、最適化することができる。これにより、エッチング液が変更領域を貫通し、微小亀裂が存在する場合に生じる「こぶ(lumps)」のような望ましくない特徴をビアの側壁に作らずに、滑らかな側面を有する円柱または砂時計形ビアを形成することができる。そのようなこぶは、応力集中体として働き、信頼性の問題を生じ得るので、金属化過程中に問題である。透明基板の材料が、上述した「Lotus」NXTから、「Eagle XG」などの別の材料に変えられた場合、ひいては、上述した条件を、著しくではないが、わずかに調整する必要がある。例えば、透明基板として「Eagle XG」ガラスが使用される場合、バーストエネルギーは、上述した「Lotus」NXTガラスに使用したバーストエネルギーと比べて、わずかに(例えば、10%)減少されるであろう。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある異なる数のパルスおよび/またはパルスエネルギーが認識されるであろう。
ある場合において、ビアの事前定義部位を有する透明基板の機械的表面強度は、1)完全に形成されたビアを有する基板、および2)完全に形成され、金属化されたビアを有する基板のものよりも高いことがあり得る。事前定義された潜在的なビアの位置を有する基板は、事前定義されたビアの位置を持たない、同様の厚さのTFT適合基準シートと50パーセント(50%)未満しか違わない表面強度を有し得る。特別な場合において、事前定義されたビアの位置を有する基板は、事前定義されたビアの位置を持たない、同様の厚さのTFT適合基準シートと30パーセント(30%)未満しか違わない表面強度を有し得る。より特別な場合において、事前定義されたビアの位置を有する基板は、事前定義されたビアの位置を持たない、同様の厚さのTFT適合基準シートと10パーセント(10%)未満しか違わない表面強度を有し得る。さらにより特別な場合において、事前定義されたビアの位置を有する基板は、事前定義されたビアの位置を持たない、同様の厚さのTFT適合基準シートと5パーセント(5%)未満しか違わない表面強度を有し得る。
ある場合には、レーザ光線への暴露により生じた透明基板を通る規定の経路は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が5マイクロメートル(5μm)未満である。さらより特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が2マイクロメートル(2μm)未満である。ある場合には、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。様々な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。ある場合には、第一面で生じるクレーター状の特徴は、第二面で生じるクレーター状の特徴のものと実質的に同じ直径を有する。ある場合には、第一面にあるクレーター状の特徴と第二面にあるクレーター状の特徴の直径の差は、2マイクロメートル(2μm)未満である。透明噴出物軽減層を使用すると、覆われていない透明基板と比べて、透明基板の第一面から延在するクレーター状の特徴の高さが減少する。ある場合には、透明基板の第一面から延在するクレーター状の特徴の高さは、透明噴出物軽減層がYY−100コーティングである場合、1500ナノメートル(1500nm)の最大値と最小値の差と、800ナノメートル(800nm)の最大値と最小値の差との間だけ、減少する。この実施の形態では、透明噴出物軽減層による透明基板の第一面のみの被覆を論じているが、他の実施の形態は、透明基板の第一面と第二面の両方の被覆を含むことがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある様々なレーザ光源が認識されるであろう。
図2cを参照すると、透明基板をレーザ光源からの光子エネルギーに暴露する過程の一例が示されている。詳しくは、光子エネルギーへの暴露は透明噴出物軽減層220を通じて行われ、透明基板205の第一面210から透明基板205の第二面215まで延在する規定の経路230a〜f(点線で示されている)が生じる。図3aを参照すると、図1に関して先に記載されたものと一致する、基板を通って延在する規定の経路を生じる、準非回折ドリル加工後の透明基板の側面写真が示されている。図3bは、直径が3マイクロメートル(3μm)である規定の経路の上部を示す透明基板の上面の写真である。
図1の流れ図100を続けると、透明噴出物軽減層が透明基板から取り外されて、事前定義基板が残される(ブロック120)。透明噴出物軽減層が透明基板に非接着的に施された場合、その取外しは、その層をガラス基板から引き離すことにより行われる。あるいは、透明噴出物軽減層が透明基板に接着的に施された場合には、取外しは、その層を透明基板から引き離す工程、および透明基板を洗浄して、接着剤残留物を除去する工程の両方を含むことがある。さらに別の例として、透明噴出物軽減層が、例えば、化学的気相成長法のある形態を使用して、透明基板上に堆積された場合、取外しは、研磨過程または化学洗浄過程のいずれかを使用して、ガラス基板から堆積された透明噴出物軽減層をストリッピングする工程を含むことがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある、透明噴出物軽減層を除去するために様々な手法が認識されるであろう。図2dを参照すると、透明噴出物軽減層の取外し後の、残留している全てが、第一面210から第二面215まで延在する規定の経路230a〜f(点線で示されている)を有する透明基板205である、事前定義基板の一例が示されている。
図1の流れ図100を続けると、多数の電子デバイスが、事前定義基板の少なくとも一方の表面上に形成されて、部分的に形成された電子システムを生じている(ブロック125)。その電子デバイスは、この過程で完全に形成されても、部分的にしか形成されなくてもよい。電子デバイスが部分的にしか形成されていないある場合には、ビアをエッチングする前に形成された電子デバイスの部分は、透明基板の表面品質に敏感であり、その透明基板の表面の品質にそれほど敏感ではない他の部分は、ビアが完全に形成され後に完成することができる。集積デバイス、モジュール、またはシステムは、ビア構造を、電気、光学、流体、および/または機械素子として利用できる。図2eを参照すると、透明基板205の第一面210上に電子デバイス240a〜eを形成した後の、部分的に形成された電子システムの一例が示されている。
ある場合には、前記電子デバイスに、透明基板の表面上に配置されたまたは製造されたマイクロLEDがある。転写、レーザ転写、および流体アセンブリなどの様々なマイクロLEDの配置方法が可能である。マイクロLEDは、200マイクロメートル(200μm)未満の線寸法を有するサイズのものであり得る。特別な場合において、マイクロLEDは、150マイクロメートル(150μm)未満の線寸法を有するサイズのものであり得る。さらにより特別な場合において、マイクロLEDは、100マイクロメートル(100μm)未満の線寸法を有するサイズのものであり得る。さらにより特別な場合において、マイクロLEDは、50マイクロメートル(50μm)未満の線寸法を有するサイズのものであり得る。さらにより特別な場合において、マイクロLEDは、20マイクロメートル(20μm)未満の線寸法を有するサイズのものであり得る。さらにより特別な場合において、マイクロLEDは、10マイクロメートル(10μm)未満の線寸法を有するサイズのものであり得る。マイクロLEDは、単色発光を生じるために同様の構造と配置のものでもあり得る、またはそれらは、カラーディスプレイを製造するために異なる波長で発光し得る。いくつかの実施の形態において、マイクロLEDは、ビアが完全に形成される前または後のいずれで基板上に堆積されてもよい。
前記システムをマイクロLEDディスプレイに使用すべき場合、マイクロLEDは、薄膜トランジスタまたは導体線の製造と共に、透明基板の一方の面上に配置または製造されることがあり、その基板の反対の面上に、ドライバ電子装置が配置または製造される。そのドライバ電子装置は、別の回路基板上に配置されても、または基板表面上に直接組み込まれても差し支えない。そのような配置は、最小のベゼルおよび/または傾斜配置のいずれかを有する上面発光型マイクロLEDを可能にする上で有用であろう。導体材料(例えば、金属)相互接続がビアを通じて形成されて、一方の面上のドライバ電子装置と反対面上のマイクロLEDとの間に電気接続を与えることがある。述べられた電子デバイスのいくつかはディスプレイに特有であるが、ここに述べられた実施の形態の用途は、ディスプレイ技術に限定されない。
電子デバイスが少なくとも部分的に形成された時点で、上述した規定の経路に対応する位置で、ビアはまだエッチングされていないので、電子デバイスの形成中に、透明基板の表面の破壊は最小である。このために、ある場合には、電子デバイスは、規定の経路の内の1つから500マイクロメートル(500μm)未満しか離れずに配置することができる。より特別な場合において、電子デバイスは、規定の経路の内の1つから200マイクロメートル(200μm)未満しか離れずに配置することができる。さらにより特別な場合において、電子デバイスは、規定の経路の内の1つから100マイクロメートル(100μm)未満しか離れずに配置することができる。さらにより特別な場合において、電子デバイスは、規定の経路の内の1つから50マイクロメートル(50μm)未満しか離れずに配置することができる。さらにより特別な場合において、電子デバイスは、規定の経路の内の1つから20マイクロメートル(20μm)未満しか離れずに配置することができる。さらにより特別な場合において、電子デバイスは、規定の経路の内の1つから10マイクロメートル(10μm)未満しか離れずに配置することができる。さらにより特別な場合において、電子デバイスは、規定の経路の内の1つから5マイクロメートル(5μm)未満しか離れずに配置することができる。
後でエッチング過程を使用して、規定の経路に対応する位置でビアが完全に形成された後、そのような電子デバイスは、最終的に、完全に形成されたビアのエッジから500マイクロメートル(500μm)未満しか離れないように形成することができる。より特別な場合において、そのような電子デバイスは、規定の経路の内の1つに対応する位置に後で形成されたビアのエッジから200マイクロメートル(200μm)未満しか離れずに形成または配置することができる。より特別な場合において、そのような電子デバイスは、規定の経路の内の1つに対応する位置に後で形成されたビアのエッジから100マイクロメートル(100μm)未満しか離れずに形成または配置することができる。より特別な場合において、そのような電子デバイスは、規定の経路の内の1つに対応する位置に後で形成されたビアのエッジから50マイクロメートル(50μm)未満しか離れずに形成または配置することができる。より特別な場合において、そのような電子デバイスは、規定の経路の内の1つに対応する位置に後で形成されたビアのエッジから10マイクロメートル(10μm)未満しか離れずに形成または配置することができる。
図1の流れ図100を続けると、他の材料が除去されるよりもずっと速い速度で、透明基板の第一面から透明基板の第二面まで延在するそれぞれの規定の経路に沿って変えられた材料を除去するエッチング液を使用して、部分的に形成された電子システムがエッチングされる(ブロック130)。このエッチング過程は、透明基板を通って延在するビアが、その透明基板を通るそれぞれの規定の経路の各々で開けられるまで続けられる。あるいは、そのエッチング過程は、一端または中央のいずれかが閉じられた非貫通ブラインドビアを形成するために、そのエッチング過程を行うことができる。いくつかの実施の形態において、このエッチングが、透明基板の表面上の電子デバイスおよび/または他の区域の上に最初に保護層を形成せずに行われる場合、透明基板の表面上の他の領域および/または透明基板上に先に形成された電子デバイスへの実質的な損傷を避けるために、選択されたエッチング液はそれぞれの経路に沿って材料に高度に選択的である。他の実施の形態において、流れ図100は、エッチングされることが意図されていない透明基板の表面の電子デバイスおよび/または他の領域の上に保護層を形成する過程を含むように拡張される。エッチングされることが意図されていない区域の上に酸窒化クロムの180ナノメートル(180nm)厚の保護層が形成される、ある場合において、透明基板の第一面から透明基板の第二面まで200マイクロメートル(200μm)延在するビアを製造するために、エッチング液としてフッ化水素酸(HF)を使用することができる。特別な一例として、摂氏8度(8℃)に保持された1.45Mのフッ化水素酸(HF)溶液は、6から7時間の全エッチング時間に亘り、約0.21μmm分のエッチング速度を生じる。エッチング温度を低くすると、バルク反応速度が遅くなり、損傷トラック中への拡散がより相対的になる。ビアのより小さい腰部が許容できるのであれば、より高い温度/より速い工程所要時間が用いられるであろう。潜在的な副生成物の溶解度を増加させるために、過去には、1.58Mの硝酸(HNO)などの鉱酸が使用されてきたが、これにより、酸窒化クロム(CrON)層の剥離および酸化の可能性が増すことがある。保護酸窒化クロム(CrON)層を剥離させることがあるので、超音波も避けるべきである。ビア中への拡散を増加させるどの試みも、表面層を崩壊させないような化学手段または穏やかな撹拌により行われるべきである。
保護層の形成およびその後の保護層の除去のそのような過程が、この中の他の実施の形態に関して述べられている。透明基板を通るそれぞれの規定の経路のフットプリントは、実質的に同じであり、エッチングは両側から行われる(すなわち、透明基板の第一面と第二面の両方がエッチング液と接触する)ので、形成されたビアは、第一面と第二面の近くで幅広く、中央領域で狭い、砂時計形状を示す。ここに与えられた開示に基づいて、当業者には、以下に限られないが、水酸化カリウム(KOH)および水酸化ナトリウム(NaOH)などの塩基性溶液を含む、ここに述べられた実施の形態に関して使用されることがある、様々な他のエッチング液が認識されるであろう。それに加え、第一面で始まる片面エッチング過程を可能にするために、第二面のマスキング技術を使用することができる。
図1の実施の形態は、第一面から第二面まで延在する砂時計形状の開口を有するビアを生じると述べられているが、エッチング過程を変えることによって、他のタイプのビアが可能である。例えば、第一面から第二面まで延在する開口を製造するのに不十分な期間に亘り一方の面からだけエッチングを行うことによって、ブラインドビアが形成されることがある。そのようなブラインドビアは、透明基板のほとんどを通って延在することがある(例えば、エッチング液が施されるのと反対の面から、5マイクロメートル(5μm)未満だけ延在する非エッチング部分を残す)。そのような手法の利点は、一方の面(すなわち、エッチング液が施されるのと反対の面)は、エッチング液への暴露により損傷を受けないまたは触れられていないままであることである。このようにして、貫通ビアの位置は、ブラインドビア構造により事前定義することができ、その後、非エッチング面の無垢な性質がもはや必要なくなって初めて、仕上げることができる。ビアは、10マイクロメートル(10μm)未満の最小開口のパイロット孔として事前定義することもできる。他の場合には、事前定義されたパイロット孔は、5マイクロメートル(5μm)未満の最小の開口を示す。さらに他の場合において、事前定義されたパイロット孔は、1マイクロメートル(1μm)未満の最小の開口を示す。さらにより特別な場合において、事前定義されたパイロット孔は、0.5マイクロメートル(0.5μm)未満の最小の開口を示す。ある場合において、事前定義されたビア構造は、10ナノメートル(10nm)から10,000ナノメートル(10,000nm)の範囲の最小直径または幅を有し得る。他の場合において、事前定義されたビア構造は、10ナノメートル(10nm)から1000ナノメートル(1000nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義されたビア構造は、10ナノメートル(10nm)から500ナノメートル(500nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義されたビア構造は、10ナノメートル(10nm)から200ナノメートル(200nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義されたビア構造は、10ナノメートル(10nm)から100ナノメートル(100nm)の範囲の最小直径または幅を有し得る。別の例として、透明基板の一方の面だけからエッチングされた貫通ビアは、反対の面での開口より大きい、エッチングが行われた面の開口を有する貫通孔を生じる。
図2fを参照すると、第一面210から第二面215まで延在するビア250a〜fを有する、エッチング過程後の透明基板205が示されている。先に述べたように、高選択性エッチング液が使用されるか、またはエッチング過程が行われる前に保護層が施された場合、電子デバイス240a〜eおよび第一面210と第二面215の他の領域は、実質的に損傷を受けないままである。重ねて、透明基板205を通る規定の経路230a〜fのフットプリントは、第一面210と第二面215の両方で実質的に同じであり、エッチングは両面から行われる(すなわち、透明基板205の第一面210と第二面215の両方が、エッチング液と接触している)ので、形成されたビア250a〜fは、第一面210および第二面215の近くで幅広く、中央領域で狭い砂時計形状を示す。エッチング過程の前に保護層が施される場合、これにより、保護層により覆われていない材料が除去されるが、保護層の下にある材料は実質的に同じままであるステップ構造が作られることがある。図3dを参照すると、砂時計形ビアのドリル加工を行って、図1に関して先に記載されたものと一致する基板を通って延在する規定の経路をもたらす、両側からのエッチング後の基板の側面写真が示されている。図3eは、直径が約40マイクロメートル(40μm)であるエッチングされたビアの上部を示す透明基板の上面の写真である。
図1の流れ図100を続けると、透明基板中のビアの内の1つ以上を通って延在する金属を使用して、電子デバイスの内の1つ以上が電気接続されている(ブロック135)。ある場合には、ビアを完全に充填し、透明基板の第一面および/または第二面上の他の金属トレースに接続する標準金属化過程が使用される。他の場合には、ビアの壁は、コンフォーマルに被覆されて、ビアを完全には充填せずに、第一面から第二面への電気接続を与える。そのようなコンフォーマルな被覆手法は、電子デバイスの形成および他の後での過程に関して施される熱サイクル中に、コンフォーマルに被覆された金属および透明基板の材料との間の異なる膨張と圧縮の影響を減少させるので都合よい。さらに、そのようなコンフォーマルな被覆手法により、完全に充填されたビアと比べた場合、より高いアスペクト比の最終構造が得られる。ある場合には、ビアのコンフォーマルな被覆を使用すると、3対1(3:1)より大きいビアのアスペクト比が可能になる。他の場合では、ビアのコンフォーマルな被覆を使用すると、5対1(5:1)より大きいビアのアスペクト比が可能になる。
さらに他の場合において、ビアのコンフォーマルな被覆を使用すると、10対1(10:1)より大きいビアのアスペクト比が可能になる。これらのより高いアスペクト比は、より短いエッチング時間を可能にし、また透明基板の表面上のある区域上に電子デバイスのより緻密なアレイを配置するのにも望ましいであろう。ある場合には、最終的なビアは、5マイクロメートル(5μm)から500マイクロメートル(500μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。ある場合には、最終的なビアは、10マイクロメートル(10μm)から200マイクロメートル(200μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から100マイクロメートル(100μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から50マイクロメートル(50μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。図2gを参照すると、金属によるコンフォーマルな被覆およびビア250a〜fから電子デバイス240a〜fまで延在する金属トレース255a〜fの形成後の、透明基板205を通るビア250a〜fが示されている。図3fを参照すると、透明基板、電子デバイス、および図1に関して先に述べられた方法により製造された完全に形成されたビアを備えた電子システムの上面写真が示されている。
図4を参照すると、流れ図400は、中間表面研磨および様々な実施の形態によるビアのエッチング過程中の電子デバイスへの損傷を避けるための保護コーティングの形成を含む、透明基板システムを製造する方法を示す。流れ図400にしたがって、透明基板が、真空チャックに取り付けられて、様々な加工工程中に、それを適所に保持する(ブロック410)。透明基板の表面上の電子デバイスの形成後まで、ビアのエッチングを遅らせられるので、真空チャックの使用が可能である。図5aを参照すると、透明基板505を真空チャック525に取り付ける過程の一例が示されている。透明基板505の第二面515が真空チャック525の上面526に近くに置かれ、基板505の第一面510が真空チャック525から離れている。
その透明基板の例示の属性は、その基板内に事前定義されたビアを支持し、次いで、透明基板上に電子デバイスを形成する中間過程後に事前定義されたビアに対応する位置にビアの完全な形成を支援する能力である。その透明基板は、先に述べられたものと同様の属性を有することがある。
図4の流れ図400を続けると、透明基板は、透明基板内の将来のビアに対応する多数の位置で、レーザ光源からの光子エネルギーに暴露される(ブロック415)。光子エネルギーへのこの暴露により、透明基板の第一面から透明基板の第二面まで延在するそれぞれの経路に沿って透明基板の少なくとも1つの特徴が変化する。いくつかの実施の形態において、そのレーザ光源は、準非回折ドリル加工(例えば、ガウス・ベッセルまたはベッセルビームドリル加工)が可能なレーザからである。ある場合には、レーザ光源への暴露により変わる透明基板の特徴は、密度である。例えば、透明基板の第一面から透明基板の第二面までの規定の経路に沿って材料の密度を変えることによって、その透明基板は、基板の他の区域に対して、エッチングをより受けやすくされる。ある場合には、9:1のエッチング比(すなわち、規定の経路のエッチング速度は、その規定の経路を取り囲む透明基板の区域のエッチング速度よりも9倍速い)が達成される。透明基板は、レーザ光源からの光子エネルギーが透過できるほど十分に透明であるので、その経路に沿った透明基板の特徴の変化は、透明基板の第一面から第二面まで実質的に均一である。ある場合には、上述した規定の経路は、透明基板上に配置された電子デバイスを製造するために使用される熱サイクルおよび工程条件に適合する。特別な場合、LTPSおよび酸化物TFT製造の両方に適合するために、いくつかの実施の形態は、ビアの事前定義を、「Lotus」NXTなどの低圧縮透明基板と組み合わせることができる。ここに与えられた開示に基づいて、当業者には、規定の経路の形成と後の電子デバイスの形成との間に適合性を与える、それから透明基板が形成される他の材料が認識されるであろう。非除去的レーザドリル加工過程の利点の1つは、規定の経路がエッチングされてビアを開けるまで、透明基板が気密なままであることである。
例示の準非回折ビームの断面プロファイルは、ベッセル関数で記載することができ、それゆえ、そのようなレーザビームは、度々、ベッセルビームと称される。非限定例として、その準非回折ビームは、約523nmの波長および約0.29の開口数を有し、これは、ベッセルビームの中心に約1.2μmの直径を有するコアを与える。このコアスポットにおけるレーザビームの強度は、数百マイクロメートルの長さに亘り維持することができ、これは、同等のスポットサイズの典型的なガウスプロファイルビームの回折限界レイリー範囲(すなわち、たった数マイクロメートル)よりずっと長い。
そのような光学系は、焦線を形成するために、光軸に沿った強度分布に対して入力のパルスレーザビームの放射状(すなわち、横)強度分布をマッピングするものと考えられる。生じる焦線の長さは、アキシコンに送られるパルスレーザビームの直径に比例する。そのような準非回折ビームは、ガウス・ベッセルビームとして知られている。
準非回折ビームの形成および非対称(非軸対称など)ビーム断面プロファイルに対するそのようなビームの説明の一般化を含む、それらの長さの決定の詳細な説明が、Comstock等により2017年8月29日に出願された、「Laser Cutting of Materials With Intensity Mapping Optical System」と題する米国特許出願第15/689456号明細書に与えられている。上述した出願の全体が、全ての目的のためにここに引用される。
レイリー範囲は、レーザビームの分散が2倍になる(ビームウエストの位置での分散に対して)距離(ISO 11146−1:2005(E)のセクション3.12に定義されたようなビームウエストの位置に対して)に対応し、レーザビームの断面積の発散の尺度である。そのレイリー範囲は、ビームの断面プロファイルに観察されたピーク光強度が、ビームウエストの位置(最大強度の位置)でのビームの断面プロファイルに観察された値の半分に減衰する、ビーム軸に沿った距離として観察することもできる。準非回折ビームは、第1の端点および第2の端点を有するレーザビーム焦線を画成する。準非回折ビームの第1と第2の端点は、準非回折ビームが準非回折ビームのレイリー範囲と等しいビームウエストからの距離を伝搬した位置と定義される。レイリー範囲が大きいレーザビームは、低発散を有し、ビーム伝搬方向の距離と共に、レイリー範囲の小さいレーザビームよりもゆっくりと広がる。
ビーム断面は、形状および寸法により特徴付けられる。ビーム断面の寸法は、ビームのスポットサイズにより特徴付けられる。ガウスビームについて、スポットサイズは、多くの場合、ビームの強度がその最大値の1/eに減少する半径範囲として定義される。ガウスビームの最大強度は、強度分布の中心(x=0およびy=0(デカルト)またはr=0(円筒))で生じ、スポットサイズを決定するために使用される半径範囲は、中心に対して測定される。
ガウス強度分布を有するビームは、損傷トラック110を形成するためのレーザ加工にとってそれほど好ましくないであろう。何故ならば、利用できるレーザパルスエネルギーがガラスなどの材料を変更できるようにするために、十分に小さいスポットサイズ(約1〜5μmまたは約1〜10μmなどのマイクロメートルの範囲のスポットサイズなど)に集束されたときに、それらのビームは、高度に回折し、短い伝搬距離に亘り著しく発散するからである。低発散を達成するために、パルスレーザビームの強度分布を制御または最適化して、回折を減少させることが望ましい。パルスレーザビームは、非回折または弱く回折することがある。弱く回折するレーザビームは、準非回折レーザビームを含む。代表的な弱く回折するレーザビームに、ベッセルビーム、ガウス・ベッセルビーム、エアリービーム、ウェーバービーム、およびマシュービームがある。
非回折または準非回折ビームは、一般に、半径に対して非単調に減少するものなど、複雑な強度プロファイルを有する。ガウスビームに対する類似性により、有効スポットサイズw0,effは、任意のビーム、非軸対称のビームについてさえ、強度が最大強度の1/eに減少する最大強度の半径方向位置(r=0)からの任意の方向における最短半径方向距離として定義できる。さらに、軸対称ビームについて、w0,effは、強度が最大強度の1/eに減少する最大強度の半径方向位置(r=0)からの半径方向距離である。軸対称ビームに関する有効スポットサイズw0,effに基づくレイリー範囲に関する基準は、下記の式(1)における損傷領域を形成するための非回折または準非回折ビームとして指定され得る:
Figure 2021521630
式中、Fは無次元発散因子である。非回折または準非回折ビームについて、有効ビームサイズが二倍になる、式(1)における距離Zは、典型的なガウスビームプロファイルが使用される場合に予測される距離のF倍である。無次元発散因子Fは、レーザビームが準非回折であるか否かを判定するための基準を与える。
ある場合には、ビア事前定義部位を有する透明基板の機械的表面強度は、1)完全に形成されたビアを有する基板、および2)完全に形成され、金属化されたビアを有する基板のものよりも高いことがあり得る。事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと50パーセント(50%)未満しか違わない表面強度を有し得る。特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと30パーセント(30%)未満しか違わない表面強度を有し得る。より特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと10パーセント(10%)未満しか違わない表面強度を有し得る。さらにより特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと5パーセント(5%)未満しか違わないの表面強度を有し得る。
ある場合には、レーザ光線への暴露により生じた透明基板を通る規定の経路は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が5マイクロメートル(5μm)未満である。さらより特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が2マイクロメートル(2μm)未満である。ある場合には、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。様々な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。ある場合には、第一面で生じるクレーター状の特徴は、第二面で生じるクレーター状の特徴のものと実質的に同じ直径を有する。ある場合には、第一面にあるクレーター状の特徴と第二面にあるクレーター状の特徴の直径の差は、2マイクロメートル(2μm)未満である。透明噴出物軽減層を使用すると、覆われていない透明基板と比べて、透明基板の第一面から延在するクレーター状の特徴の高さが減少する。ある場合には、透明基板の第一面から延在するクレーター状の特徴の高さは、透明噴出物軽減層がYY−100コーティングである場合、1500ナノメートル(1500nm)の最大値と最小値の差と、800ナノメートル(800nm)の最大値と最小値の差との間だけ、減少する。この実施の形態では、透明噴出物軽減層による透明基板の第一面のみの被覆を論じているが、他の実施の形態は、透明基板の第一面と第二面の両方の被覆を含むことがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある様々なレーザ光源が認識されるであろう。
図5bを参照すると、透明基板をレーザ光源からの光子エネルギーに暴露する過程の一例が示されている。詳しくは、光子エネルギーへの暴露は、透明基板505の第一面510から透明基板505の第二面515まで延在する規定の経路530a〜f(点線で示されている)が生じる。図3aを参照すると、図4に関して先に記載されたものと一致する、基板を通って延在する規定の経路を生じる、準非回折ドリル加工後の透明基板の側面写真が示されている。図3bは、直径が3マイクロメートル(3μm)である規定の経路の上部を示す透明基板の上面の写真である。
他の手法は、規定の経路から除去されて、基板の表面に破片を形成する基板材料を生じる除去的過程であろう。そのような除去的過程の一例に、上述したベッセルビームの代わりにガウスビームを使用する衝撃ドリル加工がある。衝撃ドリル加工を使用すると、透明基板の第一面から透明基板の第二面まで延在する先細パイロット孔が生じる。このパイロット孔は、例えば、レーザに最も近い表面(すなわち、入射または入口側)で15マイクロメートルと20マイクロメートルの間(15〜20μm)であることがある。レーザから離れた反対の表面(すなわち、出口側)では、パイロット孔の直径は、例えば、5から8マイクロメートル(5〜8μm)である。パイロット孔の先細のために、最終的に形成されたビアは、エッチングが入射面からしか行われない場合の、先細であるか、またはエッチングが入口面と出口面の両方で行われる場合の、改良砂時計形状のいずれかである。図3cを参照すると、規定の経路を形成するための透明基板の衝撃ドリル加工の使用後の透明基板の側面写真が示されている。衝撃ドリル加工が使用される場合、その基板は、透明基板である必要はなく、むしろ、衝撃ドリル加工を受けやすい透明または不透明いずれかの材料から製造される必要があるだけである。
図4の流れ図400を続けると、透明基板の第一面が研磨されて、その第一面の上に延在するクレーター状構造が除去される(ブロック420)。そのような研磨は、ビア位置を事前定義するために衝撃ドリル加工が使用される場合、および透明噴出物軽減層を用いずにベッセルビームドリル加工が使用される場合、特に有用であろう。そのような研磨は、例えば、当該技術分野に公知のように、化学的/機械的研磨であることがある。この実施の形態は、第1の層のみの研磨を開示しているが、透明基板の第二面を超えて延在する任意の材料を除去するために、透明基板の反対側の層に研磨が行われることもある。研磨は、衝撃ドリル加工だけでなく、他のレーザ過程と組み合わせて行うこともできる。
事前定義された基板の少なくとも一方の表面上に多数の電子デバイスが形成されて、部分的に形成された電子システムを生じる(ブロック425)。これらの電子デバイスは、この過程で完全に形成されても、部分的にしか形成されなくてもよい。電子デバイスが部分的にしか形成されないある場合には、ビアをエッチングする前に形成された電子デバイスの部分は、透明基板の表面品質に敏感であり、透明基板の表面の品質にそれほど敏感ではない他の部分は、ビアが完全に形成された後に完成することができる。集積デバイス、モジュール、またはシステムは、ビア構造を、電気、光学、流体、および/または機械素子として利用できる。その電子デバイスは、図1に関して先に述べたものと類似であることがある。図5cを参照すると、透明基板505の第一面510上に電子デバイス540a〜eを形成した後の、部分的に形成された電子システムの一例が示されている。
図4の流れ図400を続けると、透明基板の第一面と第二面上に保護コーティングが形成される(ブロック430)。この保護コーティングは、ビアが事前定義された位置を露出する一方で、他の区域を覆うエッチングマスクを形成するためにパターン化されることがある。それゆえ、透明基板の表面がエッチング液に暴露されているときに、透明基板の表面およびその上に形成された電子デバイスは保護コーティングにより保護され、エッチング液が透明基板の表面の露出区域と接触している間に、先に述べた規定の経路に対応する表面がエッチングされる。あるいは、基板表面の一方の少なくとも一部を覆う保護コーティングのみも可能である。それに加え、エッチングマスクをさらにパターン化して、エッチング液と基板または他の素子との間のさらなる相互作用を可能にする、ビア位置に関連しない開口を持たせることができる。
いくつかの実施の形態において、エッチングマスクを使用すると、ビア位置またはマスクの開口の位置の近くで基板に特徴的なステップ特徴がもたらされるであろう。このステップの程度は、エッチングマスクと基板のエッチング選択性に依存する。エッチングマスクの材料、堆積、およびパターン化過程は、ビア形成過程における耐久性を最大化するように選択されることがある。エッチングマスクのどのような剥離またはエッチングも最小にされるべきであり、エッチングマスクは、所望の量の基板材料の除去後にも基板に貼り付いたままであるべきである。一例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ50マイクロメートル(50μm)超エッチングできるように選択される。より特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ100マイクロメートル(100μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ200マイクロメートル(200μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ500マイクロメートル(500μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ1000マイクロメートル(1000μm)超エッチングできるように選択される。基板の表面および電子デバイスを保護できるどのようなコーティングを使用してもよい。1つの特別な実施の形態としては、保護コーティングは酸窒化クロム(CrON)である。1つの特別な実施の形態において、エッチングされることが意図されていない区域の上に、酸窒化クロムの180ナノメートル(180nm)厚さの層が形成される。この保護コーティングは、透明基板の表面および電子デバイスを保護し、一方で、フッ化水素酸(HF)を使用して透明基板の第一面から透明基板の第二面まで200マイクロメートル(200μm)延在するビアがエッチングされる。基板の第二面もエッチング液に暴露され、基板の厚さが400マイクロメートル(400マイクロメートル)未満である場合、ひいては、貫通ビアが得られる。
ある場合には、保護コーティングは、50μmから1500μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。より特別な場合において、保護コーティングは、100μmから700μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。他の場合において、保護コーティングは、300μmから500μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。ビア位置の周りのエッチングマスクのパターン化により、基板の両主面からのビアエッチングが可能になる。ある場合には、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から500マイクロメートル(500μm)未満しか離れずに配置されている。より特別な場合において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から200マイクロメートル(200μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から100マイクロメートル(100μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から50マイクロメートル(50μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から20マイクロメートル(20μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から10マイクロメートル(10μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック415に関して先に述べた事前定義過程中に画成された経路から5マイクロメートル(5μm)未満しか離れずに配置されている。
ある場合には、保護コーティング中の開口は、ブロック415に関して先に述べた事前定義過程中に画成された経路から、5マイクロメートル(5μm)から500μm(500μm)の距離に及ぶことがある。より特別な場合において、保護コーティング中の開口は、ブロック415に関して先に述べた事前定義過程中に画成された経路から、10マイクロメートル(10μm)から200μm(200μm)の距離に及ぶことがある。さらにより特別な場合において、保護コーティング中の開口は、ブロック415に関して先に述べた事前定義過程中に画成された経路から、50マイクロメートル(50μm)から200μm(200μm)の距離に及ぶことがある。
図5dを参照すると、透明基板505の第一面510上にある電子デバイス540a〜eの上に保護コーティング545が形成された、部分的に形成された電子システムの一例が示されている。所望であれば、透明基板の第二面515も保護コーティングで覆われてもよい。図5eを参照すると、規定の経路530a〜fに対応する位置546で透明基板505の第一面510にパターン形成し、エッチング暴露した後の、保護コーティング545が示されている。図5d〜5eは、保護コーティング545により第一面510のみが覆われたのを示しているが、他の実施の形態において、透明基板505の第二面515も保護コーティングで覆われる。そのような実施の形態において、第二面515上の保護コーティングは、第一面510と第二面515の両方からの規定の経路530a〜fに対応するビアのエッチングが望ましいところで、パターン化され、エッチングされることがある。あるいは、第一面510または第二面515の一方のみからのエッチングが望ましい場合、エッチングが行われる面のみが、規定の経路530a〜fに対応する位置を露出するように、パターン化され、エッチングされる。
図4の流れ図400を続けると、他の材料が除去されるよりもずっと速い速度で、透明基板の第一面から透明基板の第二面まで延在するそれぞれの規定の経路に沿って変えられた材料を除去するエッチング液を使用して、部分的に形成された電子システムがエッチングされる(ブロック435)。このエッチング過程は、透明基板を通って延在するビアが、その透明基板を通るそれぞれの経路の各々で開けられるまで続けられる。
図4の実施の形態は、第一面から第二面まで延在する砂時計形状の開口を有する、両面からエッチングされたビアが結果として生じると述べられているが、エッチング過程を変えることによって、他のタイプのビアが可能である。例えば、第一面から第二面まで延在する開口を製造するのに不十分な期間に亘り一方の面からだけエッチングを行うことによって、ブラインドビアが形成されることがある。そのようなブラインドビアは、透明基板のほとんどを通って延在することがある(例えば、エッチング液が施されるのと反対の面から、5マイクロメートル(5μm)未満だけ延在する非エッチング部分を残す)。そのような手法の利点は、一方の面(すなわち、エッチング液が施されるのと反対の面)は、エッチング液への暴露により損傷を受けないまたは触れられていないままであることである。このようにして、貫通ビアの位置は、ブラインドビア構造により事前定義することができ、その後、非エッチング面の無垢な性質がもはや必要なくなって初めて、仕上げることができる。ビアは、10マイクロメートル(10μm)未満の最小開口のパイロット孔として事前定義することもできる。他の場合には、事前定義されたパイロット孔は、5マイクロメートル(5μm)未満の最小の開口を示す。さらに他の場合において、事前定義されたパイロット孔は、1マイクロメートル(1μm)未満の最小の開口を示す。さらにより特別な場合において、事前定義されたパイロット孔は、0.5マイクロメートル(0.5μm)未満の最小の開口を示す。ある場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から10,000ナノメートル(10,000nm)の範囲の最小直径または幅を有し得る。他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から1000ナノメートル(1000nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から500ナノメートル(500nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から200ナノメートル(200nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から100ナノメートル(100nm)の範囲の最小直径または幅を有し得る。別の例として、透明基板の一方の面だけからエッチングされた貫通ビアは、反対の面での開口より大きい、エッチングが行われた面の開口を有する貫通孔を生じる。
図5fを参照すると、第一面510から第二面515まで延在するビア550a〜fを有する、エッチング過程後の透明基板505が示されている。透明基板505を通る規定の経路530a〜fのフットプリントが、第一面510と第二面515の両方で実質的に同じであり、エッチングが両面から行われる(すなわち、透明基板505の第一面510と第二面515の両方が、エッチング液と接触している)場合、形成されたビア550a〜fは、第一面510および第二面515の近くで幅広く、中央領域で狭い砂時計形状を示す。図3dを参照すると、砂時計形ビアのドリル加工を行って、図4に関して先に記載されたものと一致する基板を通って延在する規定の経路をもたらす、両側からのエッチング後の基板の側面写真が示されている。図3eは、直径が約40マイクロメートル(40μm)であるエッチングされたビアの上部を示す透明基板の上面の写真である。
図4の流れ図400を続けると、保護コーティングは、透明基板の表面および電子デバイスから除去される(ブロック440)。その保護コーティングは、完全に除去されて、透明基板の表面および電子デバイスの両方を露出しても、または部分的に除去され、透明基板の表面および/または電子デバイスの一部だけを露出してもよい。いくつかの特別な実施の形態において、保護コーティングは、仮にあったとして、ビアの金属化後まで除去されない。図5gを参照すると、第一面510から第二面515まで延在するビア550a〜fに関するエッチング過程後であって、保護コーティング545の全てが除去された後の、透明基板505が示されている。
図4の流れ図400を続けると、透明基板中のビアの内の1つ以上を通って延在する金属を使用して、電子デバイスの内の1つ以上が電気接続されている(ブロック445)。ある場合には、ビアを完全に充填し、透明基板の第一面および/または第二面上の他の金属トレースに接続する標準金属化過程が使用される。他の場合には、ビアの壁は、コンフォーマルに被覆されて、ビアを完全には充填せずに、第一面から第二面への電気接続を与える。そのようなコンフォーマルな被覆手法は、電子デバイスの形成および他の後での過程に関して施される熱サイクル中に、コンフォーマルに被覆された金属および透明基板の材料との間の異なる膨張と圧縮の影響を減少させるので都合よい。さらに、そのようなコンフォーマルな被覆手法により、完全に充填されたビアと比べた場合、より高いアスペクト比の最終構造が得られる。ある場合には、ビアのコンフォーマルな被覆を使用すると、3対1(3:1)より大きいビアのアスペクト比が可能になる。他の場合では、ビアのコンフォーマルな被覆を使用すると、5対1(5:1)より大きいビアのアスペクト比が可能になる。
さらに他の場合において、ビアのコンフォーマルな被覆を使用すると、10対1(10:1)より大きいビアのアスペクト比が可能になる。これらのより高いアスペクト比は、より短いエッチング時間を可能にし、また透明基板の表面上のある区域上に電子デバイスのより緻密なアレイを配置するのにも望ましいであろう。ある場合には、最終的なビアは、5マイクロメートル(5μm)から500マイクロメートル(500μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。ある場合には、最終的なビアは、10マイクロメートル(10μm)から200マイクロメートル(200μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から100マイクロメートル(100μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から50マイクロメートル(50μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。図5hを参照すると、金属によるコンフォーマルな被覆およびビア550a〜fから電子デバイス540a〜fまで延在する金属トレース555a〜fの形成後の、透明基板505を通るビア550a〜fが示されている。図3fを参照すると、透明基板、電子デバイス、および図4に関して先に述べられた方法により製造された完全に形成されたビアを備えた電子システムの上面写真が示されている。
図6を参照すると、流れ図600は、いくつかの実施の形態による、レーザ露光およびエッチング中に透明基板の互いに反対の面上に保護コーティングを使用することを含む、透明基板システムを製造する方法を示している。流れ図600にしたがって、透明噴出物軽減層が、透明基板の第一面および透明基板の第二面(第一面と反対の)の両方に施されて、事前定義基板を生成する(ブロック605)。例えば、準非回折ドリル加工(例えば、ガウス・ベッセルまたはベッセルビームドリル加工)中に使用される光子エネルギーに透明基板を曝す前に、透明基板の上面(レーザ入射面)および下面(レーザ出射面)上に透明噴出物軽減層を配置すると、ビアを形成すべき位置を取り囲む透明基板の表面にあるクレーターの高さが相当減少することが分かった。その透明噴出物軽減層および透明基板は、先に述べたものと同様であってよい。図7aを参照すると、透明基板705の第一面710および第二面715の両方に透明噴出物軽減層720を施す過程の一例が示されている。
図6の流れ図600を続けると、事前定義基板が、真空チャックに取り付けられて、様々な加工工程中に、それを適所に保持する(ブロック610)。透明基板の表面上の電子デバイスの形成後まで、ビアのエッチングを遅らせられるので、真空チャックの使用が可能である。図7bを参照すると、真空チャック725に透明基板705を取り付ける過程の一例が示されている。透明基板705の第二面715が真空チャック725の上面726に近くに置かれ、基板705の第一面710が真空チャックから離れている。
図6の流れ図600を続けると、透明基板は、透明基板の将来のビアに対応する多数の位置で、レーザ光源からの光子エネルギーに暴露される(ブロック615)。光子エネルギーへのこの暴露により、透明基板の第一面から透明基板の第二面まで延在するそれぞれの経路に沿って透明基板の少なくとも1つの特徴が変化する。いくつかの実施の形態において、そのレーザ光源は、準非回折ドリル加工(例えば、ガウス・ベッセルまたはベッセルビームドリル加工)が可能なレーザからである。ある場合には、レーザ光源への暴露により変わる透明基板の特徴は、密度である。例えば、透明基板の第一面から透明基板の第二面までの規定の経路に沿って材料の密度を変えることによって、その透明基板は、基板の他の区域に対して、エッチングをより受けやすくされる。ある場合には、9:1のエッチング比(すなわち、規定の経路のエッチング速度は、その規定の経路を取り囲む透明基板の区域のエッチング速度よりも9倍速い)が達成される。透明基板は、レーザ光源からの光子エネルギーが透過できるほど十分に透明であるので、その経路に沿った透明基板の特徴の変化は、透明基板の第一面から第二面まで実質的に均一である。ある場合には、上述した規定の経路は、透明基板上に配置された電子デバイスを製造するために使用される熱サイクルおよび工程条件に適合する。特別な場合、LTPSおよび酸化物TFT製造の両方に適合するために、いくつかの実施の形態は、ビアの事前定義を、「Lotus」NXTなどの低圧縮透明基板と組み合わせることができる。ここに与えられた開示に基づいて、当業者には、規定の経路の形成と後の電子デバイスの形成との間に適合性を与える、それから透明基板が形成される他の材料が認識されるであろう。
ある場合には、ビア事前定義部位を有する透明基板の機械的表面強度は、1)完全に形成されたビアを有する基板、および2)完全に形成され、金属化されたビアを有する基板のものよりも高くあり得る。事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと50パーセント(50%)未満しか違わない表面強度を有し得る。特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと30パーセント(30%)未満しか違わない表面強度を有し得る。より特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと10パーセント(10%)未満しか違わない表面強度を有し得る。さらにより特別な場合において、事前定義されたビア位置を有する基板は、事前定義されたビア位置を持たない同様な厚さのTFT適合基準シートと5パーセント(5%)未満しか違わない表面強度を有し得る。
ある場合には、レーザ光線への暴露により生じた透明基板を通る規定の経路は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が5マイクロメートル(5μm)未満である。さらより特別な場合において、レーザ光線への暴露により生じた規定の経路は、直径が2マイクロメートル(2μm)未満である。ある場合には、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第一面(すなわち、レーザ入射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。様々な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が10マイクロメートル(10μm)未満である。より特別な場合において、ビアの位置での透明基板の第二面(すなわち、レーザ出射面)で生じるクレーター状の特徴は、直径が5マイクロメートル(5μm)未満である。ある場合には、第一面で生じるクレーター状の特徴は、第二面で生じるクレーター状の特徴のものと実質的に同じ直径を有する。ある場合には、第一面にあるクレーター状の特徴と第二面にあるクレーター状の特徴の直径の差は、2マイクロメートル(2μm)未満である。透明噴出物軽減層を使用すると、覆われていない透明基板と比べて、透明基板の第一面から延在するクレーター状の特徴の高さが減少する。ある場合には、透明基板の第一面から延在するクレーター状の特徴の高さは、透明噴出物軽減層がYY−100コーティングである場合、1500ナノメートル(1500nm)の最大値と最小値の差と、800ナノメートル(800nm)の最大値と最小値の差との間だけ、減少する。この実施の形態では、透明噴出物軽減層による透明基板の第一面のみの被覆を論じているが、他の実施の形態は、透明基板の第一面と第二面の両方の被覆を含むことがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある様々なレーザ光源が認識されるであろう。
図7cを参照すると、透明基板をレーザ光源からの光子エネルギーに暴露する過程の一例が示されている。詳しくは、光子エネルギーへの暴露は、透明基板705の第一面710から透明基板705の第二面715まで延在する規定の経路730a〜f(点線で示されている)が生じる。図3aを参照すると、図6に関して先に記載されたものと一致する、基板を通って延在する規定の経路を生じる、準非回折ドリル加工後の透明基板の側面写真が示されている。図3bは、直径が3マイクロメートル(3μm)である規定の経路の上部を示す透明基板の上面の写真である。
図6の流れ図600を続けると、透明噴出物軽減層が透明基板から取り外されて、事前定義基板が残される(ブロック620)。透明噴出物軽減層が透明基板に非接着的に施された場合、その取外しは、その層をガラス基板から引き離すことにより行われる。あるいは、透明噴出物軽減層が透明基板に接着的に施された場合には、取外しは、その層を透明基板から引き離す工程、および透明基板を洗浄して、接着剤残留物を除去する工程の両方を含むことがある。さらに別の例として、透明噴出物軽減層が、例えば、化学的気相成長法のある形態を使用して、透明基板上に堆積された場合、取外しは、研磨過程または化学洗浄過程のいずれかを使用して、ガラス基板から堆積された透明噴出物軽減層をストリッピングする工程を含むことがある。ここに与えられた開示に基づいて、当業者には、異なる実施の形態に関して使用されることのある、透明噴出物軽減層を除去するために様々な手法が認識されるであろう。図7dを参照すると、透明噴出物軽減層720の取外し後の、残留している全てが、第一面710から第二面715まで延在する規定の経路730a〜f(点線で示されている)を有する透明基板705である、事前定義基板の一例が示されている。
図6の流れ図600を続けると、多数の電子デバイスが、事前定義基板の少なくとも一方の表面上に形成されて、部分的に形成された電子システムを生じている(ブロック625)。その電子デバイスは、この過程で完全に形成されても、部分的にしか形成されなくてもよい。電子デバイスが部分的にしか形成されていないある場合には、ビアをエッチングする前に形成された電子デバイスの部分は、透明基板の表面品質に敏感であり、その透明基板の表面の品質に敏感ではない他の部分は、ビアが完全に形成され後に完成することができる。集積デバイス、モジュール、またはシステムは、ビア構造を、電気、光学、流体、および/または機械素子として利用できる。電子デバイスは、図1に関して先に述べたものと同様であることがある。図7eを参照すると、透明基板705の第一面710上に電子デバイス740a〜eを形成した後の、部分的に形成された電子システムの一例が示されている。
図6の流れ図600を続けると、透明基板の第一面と第二面上に保護コーティングが形成される(ブロック630)。この保護コーティングは、ビアが事前定義された位置を露出し、他の区域を覆うエッチングマスクを形成するためにパターン化されることがある。それゆえ、透明基板の表面がエッチング液に暴露されているときに、透明基板の表面およびその上に形成された電子デバイスは保護コーティングにより保護され、エッチング液が透明基板の表面の露出区域と接触している間に、先に述べた規定の経路に対応する表面がエッチングされる。
いくつかの実施の形態において、エッチングマスクを使用すると、ビア位置またはマスクの開口の位置の近くで基板の特徴的なステップ特徴がもたらされるであろう。このステップの程度は、エッチングマスクと基板のエッチング選択性に依存する。エッチングマスクの材料、堆積、およびパターン化過程は、ビア形成過程における耐久性を最大化するように選択されることがある。エッチングマスクのどのような剥離またはエッチングも最小にされるべきであり、エッチングマスクは、所望の量の基板材料の除去後にも基板に貼り付いたままであるべきである。一例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ50マイクロメートル(50μm)超エッチングできるように選択される。より特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ100マイクロメートル(100μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ200マイクロメートル(200μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ500マイクロメートル(500μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ1000マイクロメートル(1000μm)超エッチングできるように選択される。基板の表面および電子デバイスを保護できるどのようなコーティングを使用してもよい。1つの特別な実施の形態としては、保護コーティングは酸窒化クロム(CrON)である。1つの特別な実施の形態において、エッチングされることが意図されていない区域の上に、酸窒化クロムの180ナノメートル(180nm)厚さの層が形成される。この保護コーティングは、透明基板の表面および電子デバイスを保護し、一方で、フッ化水素酸(HF)を使用して透明基板の第一面から透明基板の第二面まで200マイクロメートル(200μm)延在するビアがエッチングされる。
ある場合には、保護コーティングは、50μmから1500μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。より特別な場合において、保護コーティングは、100μmから700μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。他の場合において、保護コーティングは、300μmから500μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。ビア位置の周りのエッチングマスクのパターン化により、基板の両主面からのビアエッチングが可能になる。ある場合には、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から500マイクロメートル(500μm)未満しか離れずに配置されている。より特別な場合において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から200マイクロメートル(200μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から100マイクロメートル(100μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から50マイクロメートル(50μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から20マイクロメートル(20μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から10マイクロメートル(10μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック615に関して先に述べた事前定義過程中に画成された経路から5マイクロメートル(5μm)未満しか離れずに配置されている。
ある場合には、保護コーティング中の開口は、ブロック615に関して先に述べた事前定義過程中に画成された経路から、5マイクロメートル(5μm)から500μm(500μm)の距離に及ぶことがある。より特別な場合において、保護コーティング中の開口は、ブロック615に関して先に述べた事前定義過程中に画成された経路から、10マイクロメートル(10μm)から200μm(200μm)の距離に及ぶことがある。さらにより特別な場合において、保護コーティング中の開口は、ブロック615に関して先に述べた事前定義過程中に画成された経路から、50マイクロメートル(50μm)から200μm(200μm)の距離に及ぶことがある。
図7fを参照すると、透明基板705の第一面710上にある電子デバイス740a〜eおよび第二面715の上に保護コーティング745が形成された、部分的に形成された電子システムの一例が示されている。図7gを参照すると、規定の経路730a〜fに対応する位置746で透明基板705の第一面710にパターン形成し、エッチング暴露した後の、保護コーティング745が示されている。
図6の流れ図600を続けると、他の材料が除去されるよりもずっと速い速度で、透明基板の第一面から透明基板の第二面まで延在するそれぞれの経路に沿って変えられた材料を除去するエッチング液を使用して、部分的に形成された電子システムがエッチングされる(ブロック635)。このエッチング過程は、透明基板を通って延在するビアが、その透明基板を通るそれぞれの経路の各々で開けられるまで続けられる。
図6の実施の形態は、両面からエッチングされたビアを生じ、第一面から第二面まで延在する砂時計形状の開口をもたらすと述べられているが、エッチング過程を変えることによって、他のタイプのビアが可能である。例えば、第一面から第二面まで延在する開口を製造するのに不十分な期間に亘り一方の面からだけエッチングを行うことによって、ブラインドビアが形成されることがある。そのようなブラインドビアは、透明基板のほとんどを通って延在することがある(例えば、エッチング液が施されるのと反対の面から、5マイクロメートル(5μm)未満だけ延在する非エッチング部分を残す)。そのような手法の利点は、一方の面(すなわち、エッチング液が施されるのと反対の面)は、エッチング液への暴露により損傷を受けないまたは触れられていないままであることである。このようにして、貫通ビアの位置は、ブラインドビア構造により事前定義することができ、その後、非エッチング面の無垢な性質がもはや必要なくなって初めて、仕上げることができる。ビアは、10マイクロメートル(10μm)未満の最小開口のパイロット孔として事前定義することもできる。他の場合には、事前定義されたパイロット孔は、5マイクロメートル(5μm)未満の最小の開口を示す。さらに他の場合において、事前定義されたパイロット孔は、1マイクロメートル(1μm)未満の最小の開口を示す。さらにより特別な場合において、事前定義されたパイロット孔は、0.5マイクロメートル(0.5μm)未満の最小の開口を示す。ある場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から10,000ナノメートル(10,000nm)の範囲の最小直径または幅を有し得る。他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から1000ナノメートル(1000nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から500ナノメートル(500nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から200ナノメートル(200nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から100ナノメートル(100nm)の範囲の最小直径または幅を有し得る。別の例として、透明基板の一方の面だけからエッチングされた貫通ビアは、反対の面での開口より大きい、エッチングが行われた面の開口を有する貫通孔を生じる。
図7hを参照すると、第一面710から第二面715まで延在するビア750a〜fを有する、エッチング過程後の透明基板705が示されている。透明基板705を通る規定の経路730a〜fのフットプリントが、第一面710と第二面715の両方で実質的に同じであり、エッチングが両面から行われる(すなわち、透明基板705の第一面710と第二面715の両方が、エッチング液と接触している)場合、形成されたビア750a〜fは、第一面710および第二面715の近くで幅広く、中央領域で狭い砂時計形状を示す。図3dを参照すると、砂時計形ビアのドリル加工を行って、図6に関して先に記載されたものと一致する基板を通って延在する規定の経路をもたらす、両側からのエッチング後の基板の側面写真が示されている。図3eは、直径が約40マイクロメートル(40μm)であるエッチングされたビアの上部を示す透明基板の上面の写真である。
図6の流れ図600を続けると、保護コーティングは、透明基板の表面および電子デバイスから除去される(ブロック640)。その保護コーティングは、完全に除去されて、透明基板の表面および電子デバイスの両方を露出しても、または部分的に除去され、透明基板の表面および/または電子デバイスの一部だけを露出してもよい。いくつかの特別な実施の形態において、保護コーティングは、仮にあったとして、ビアの金属化後まで除去されない。図7iを参照すると、第一面710から第二面715まで延在するビア750a〜fに関するエッチング過程後であって、保護コーティング745の全てが除去された後の、透明基板705が示されている。
図6の流れ図600を続けると、透明基板中のビアの内の1つ以上を通って延在する金属を使用して、電子デバイスの内の1つ以上が電気接続されている(ブロック645)。ある場合には、ビアを完全に充填し、透明基板の第一面および/または第二面上の他の金属トレースに接続する標準金属化過程が使用される。他の場合には、ビアの壁は、コンフォーマルに被覆されて、ビアを完全には充填せずに、第一面から第二面への電気接続を与える。そのようなコンフォーマルな被覆手法は、電子デバイスの形成および他の後での過程に関して施される熱サイクル中に、コンフォーマルに被覆された金属および透明基板の材料との間の異なる膨張と圧縮の影響を減少させるので都合よい。さらに、そのようなコンフォーマルな被覆手法により、完全に充填されたビアと比べた場合、より高いアスペクト比の最終構造が得られる。ある場合には、ビアのコンフォーマルな被覆を使用すると、3対1(3:1)より大きいビアのアスペクト比が可能になる。他の場合では、ビアのコンフォーマルな被覆を使用すると、5対1(5:1)より大きいビアのアスペクト比が可能になる。
さらに他の場合において、ビアのコンフォーマルな被覆を使用すると、10対1(10:1)より大きいビアのアスペクト比が可能になる。これらのより高いアスペクト比は、より短いエッチング時間を可能にし、また透明基板の表面上のある区域上に電子デバイスのより緻密なアレイを配置するのにも望ましいであろう。ある場合には、最終的なビアは、5マイクロメートル(5μm)から500マイクロメートル(500μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。ある場合には、最終的なビアは、10マイクロメートル(10μm)から200マイクロメートル(200μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から100マイクロメートル(100μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から50マイクロメートル(50μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。図7jを参照すると、金属によるコンフォーマルな被覆およびビア750a〜fから電子デバイス740a〜fまで延在する金属トレース755a〜fの形成後の、透明基板705を通るビア750a〜fが示されている。図3fを参照すると、透明基板、電子デバイス、および図6に関して先に述べられた方法により製造された完全に形成されたビアを備えた電子システムの上面写真が示されている。
図8を参照すると、流れ図800は、様々な実施の形態による基板のレーザ露光中に保護コーティングを利用しない、基板システムを製造する方法を示す。流れ図800にしたがって、基板が、真空チャックに取り付けられて、様々な加工工程中に、それを適所に保持する(ブロック810)。透明基板の表面上の電子デバイスの形成後まで、ビアのエッチングを遅らせられるので、真空チャックの使用が可能である。その基板の例示の属性は、基板内の事前定義されたビアを支持し、次いで、基板上に電子デバイスを形成する中間過程後に事前定義されたビアに対応する位置でビアの完全な形成を支援する能力である。図9aを参照すると、透明基板905を真空チャック925に取り付ける過程の一例が示されている。透明基板905の第二面915が真空チャック925の上面926に近くに置かれ、基板905の第一面910が真空チャック925から離れている。
図8の流れ図800を続けると、前記基板は、規定の経路が基板を通るように、その基板内の将来のビアに対応する多数の位置で、レーザ光源からの光子エネルギーに暴露される(ブロック815)。ある場合において、レーザ光源への暴露により、ガウスビームを使用した衝撃ドリル加工が行われる。衝撃ドリル加工を使用すると、基板の第一面から基板の第二面まで延在する先細パイロット孔が生じる。このパイロット孔は、例えば、レーザに最も近い表面(すなわち、入射または入口側)で15マイクロメートルと20マイクロメートルの間(15〜20μm)であることがある。レーザから離れた反対の表面(すなわち、出口側)では、パイロット孔の直径は、例えば、5から8マイクロメートル(5〜8μm)である。パイロット孔の先細のために、最終的に形成されたビアは、エッチングが入射面からしか行われない場合の、先細であるか、またはエッチングが入口面と出口面の両方で行われる場合の、改良砂時計形状のいずれかである。衝撃ドリル加工が使用される場合、その基板は、基板である必要はなく、むしろ、衝撃ドリル加工を受けやすい透明または不透明いずれかの材料から製造される必要があるだけである。ある場合には、その基板の表面は、レーザ光源への暴露後に研磨されない。他の場合において、基板の片面または両面(すなわち、入射面および出射面)は、レーザ光源への暴露後に研磨される。
図9bを参照すると、基板をレーザ光源からの光子エネルギーに暴露する過程の一例が示されている。詳しくは、光子エネルギーへの暴露は、基板905の第一面910から基板905の第二面915まで延在する規定の経路930a〜f(点線で示されている)が生じる。図3cを参照すると、基板の衝撃ドリル加工を使用して、基板を通る規定の経路を形成した後の基板の側面写真が示されている。
図8の流れ図800を続けると、事前定義された基板の少なくとも一方の表面上に多数の電子デバイスが形成されて、部分的に形成された電子システムを生じる(ブロック825)。これらの電子デバイスは、この過程で完全に形成されても、部分的にしか形成されなくてもよい。電子デバイスが部分的にしか形成されないある場合には、ビアをエッチングする前に形成された電子デバイスの部分は、透明基板の表面品質に敏感であり、基板の表面の品質にそれほど敏感ではない他の部分は、ビアが完全に形成された後に完成することができる。集積デバイス、モジュール、またはシステムは、ビア構造を、電気、光学、流体、および/または機械素子として利用できる。その電子デバイスは、図1に関して先に述べたものと類似であることがある。図9cを参照すると、基板905の第一面910上に電子デバイス940a〜eを形成した後の、部分的に形成された電子システムの一例が示されている。
図8の流れ図800を続けると、基板の第一面と第二面上に保護コーティングが形成される(ブロック830)。この保護コーティングは、ビアが事前定義された位置を露出し、他の区域を覆うエッチングマスクを形成するためにパターン化されることがある。それゆえ、基板の表面がエッチング液に暴露されているときに、基板の表面およびその上に形成された電子デバイスは保護コーティングにより保護され、エッチング液が基板の露出区域と接触している間に、先に述べた規定の経路に対応する表面がエッチングされる。
いくつかの実施の形態において、エッチングマスクを使用すると、ビア位置またはマスクの開口の位置の近くで基板の特徴的なステップ特徴がもたらされるであろう。このステップの程度は、エッチングマスクと基板のエッチング選択性に依存する。エッチングマスクの材料、堆積、およびパターン化過程は、ビア形成過程における耐久性を最大化するように選択されることがある。エッチングマスクのどのような剥離またはエッチングも最小にされるべきであり、エッチングマスクは、所望の量の基板材料の除去後にも基板に貼り付いたままであるべきである。一例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ50マイクロメートル(50μm)超エッチングできるように選択される。より特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ100マイクロメートル(100μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ200マイクロメートル(200μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ500マイクロメートル(500μm)超エッチングできるように選択される。さらにより特別な例において、エッチングマスクの材料およびエッチング液の組合せは、ビアを深さ1000マイクロメートル(1000μm)超エッチングできるように選択される。基板の表面および電子デバイスを保護できるどのようなコーティングを使用してもよい。1つの特別な実施の形態としては、保護コーティングは酸窒化クロム(CrON)である。1つの特別な実施の形態において、エッチングされることが意図されていない区域の上に、酸窒化クロムの180ナノメートル(180nm)厚さの層が形成される。この保護コーティングは、基板の表面および電子デバイスを保護し、一方で、フッ化水素酸(HF)を使用して基板の第一面から基板の第二面まで200マイクロメートル(200μm)延在するビアがエッチングされる。
ある場合には、保護コーティングは、90μmから1500μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。より特別な場合において、保護コーティングは、100μmから700μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。他の場合において、保護コーティングは、300μmから900μmの範囲の深さのビアをエッチングする最中に、基板への付着を維持することがある。ビア位置の周りのエッチングマスクのパターン化により、基板の両主面からのビアエッチングが可能になる。ある場合には、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から500マイクロメートル(500μm)未満しか離れずに配置されている。より特別な場合において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から200マイクロメートル(200μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から100マイクロメートル(100μm)未満しか離れずに配置されている。さらにより特別な例において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から50マイクロメートル(50μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から20マイクロメートル(20μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から10マイクロメートル(10μm)未満しか離れずに配置されている。さらにより特別な場合において、保護コーティングのエッジは、ブロック815に関して先に述べた事前定義過程中に画成された経路から5マイクロメートル(5μm)未満しか離れずに配置されている。
ある場合には、保護コーティング中の開口は、ブロック815に関して先に述べた事前定義過程中に画成された経路から、5マイクロメートル(5μm)から500μm(500μm)の距離に及ぶことがある。より特別な場合において、保護コーティング中の開口は、ブロック815に関して先に述べた事前定義過程中に画成された経路から、10マイクロメートル(10μm)から200μm(200μm)の距離に及ぶことがある。さらにより特別な場合において、保護コーティング中の開口は、ブロック815に関して先に述べた事前定義過程中に画成された経路から、50マイクロメートル(50μm)から200μm(200μm)の距離に及ぶことがある。
図9dを参照すると、透明基板905の第一面910上にある電子デバイス940a〜eおよび第二面915の上に保護コーティング945が形成された、部分的に形成された電子システムの一例が示されている。図9eを参照すると、規定の経路930a〜fに対応する位置946g〜lで透明基板905の第一面910および第二面915にパターン形成し、エッチング暴露した後の、保護コーティング945が示されている。図9d〜9eは、第一面910および第二面915の両方を露出するようにエッチングされた保護コーティング945を示しているが、第一面910または第二面915の一方からのエッチングのみが望ましい場合、規定の経路930a〜fに対応する場所を露出するために、エッチングが行われる表面からのみ、パターン化され、エッチングされる。
図8の流れ図800を続けると、他の材料が除去されるよりもずっと速い速度で、基板の第一面から基板の第二面まで延在するそれぞれの経路に沿って変えられた材料を除去するエッチング液を使用して、部分的に形成された電子システムがエッチングされる(ブロック835)。このエッチング過程は、基板を通って延在するビアが、その基板を通るそれぞれの経路の各々で開けられるまで続けられる。
図8の実施の形態は、両面からエッチングされたビアを生じ、第一面から第二面まで延在する砂時計形状の開口を生じると述べられているが、エッチング過程を変えることによって、他のタイプのビアが可能である。例えば、第一面から第二面まで延在する開口を製造するのに不十分な期間に亘り一方の面からだけエッチングを行うことによって、ブラインドビアが形成されることがある。そのようなブラインドビアは、透明基板のほとんどを通って延在することがある(例えば、エッチング液が施されるのと反対の面から、5マイクロメートル(5μm)未満だけ延在する非エッチング部分を残す)。そのような手法の利点は、一方の面(すなわち、エッチング液が施されるのと反対の面)は、エッチング液への暴露により損傷を受けないまたは触れられていないままであることである。このようにして、貫通ビアの位置は、ブラインドビア構造により事前定義することができ、その後、非エッチング面の無垢な性質がもはや必要なくなって初めて、仕上げることができる。ビアは、10マイクロメートル(10μm)未満の最小開口のパイロット孔として事前定義することもできる。他の場合には、事前定義されたパイロット孔は、5マイクロメートル(5μm)未満の最小の開口を示す。さらに他の場合において、事前定義されたパイロット孔は、1マイクロメートル(1μm)未満の最小の開口を示す。さらにより特別な場合において、事前定義されたパイロット孔は、0.5マイクロメートル(0.5μm)未満の最小の開口を示す。ある場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から10,000ナノメートル(10,000nm)の範囲の最小直径または幅を有し得る。他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から1000ナノメートル(1000nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から500ナノメートル(500nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から200ナノメートル(200nm)の範囲の最小直径または幅を有し得る。さらに他の場合において、事前定義された潜在的なビア構造は、10ナノメートル(10nm)から100ナノメートル(100nm)の範囲の最小直径または幅を有し得る。別の例として、基板の一方の面だけからエッチングされた貫通ビアは、反対の面での開口より大きい、エッチングが行われた面の開口を有する貫通孔を生じる。
図9fを参照すると、第一面910から第二面915まで延在するビア950a〜fを有する、エッチング過程後の基板905が示されている。基板905を通る規定の経路930a〜fのフットプリントが、第一面910と第二面915の両方で実質的に同じであり、エッチングが両面から行われる(すなわち、基板905の第一面910と第二面915の両方が、エッチング液と接触している)場合、形成されたビア950a〜fは、第一面910および第二面915の近くで幅広く、中央領域で狭い砂時計形状を示す。図3dを参照すると、砂時計形ビアのドリル加工を行って、図8に関して先に記載されたものと一致する基板を通って延在する規定の経路をもたらす、両側からのエッチング後の基板の側面写真が示されている。図3eは、直径が約40マイクロメートル(40μm)であるエッチングされたビアの上部を示す透明基板の上面の写真である。
図8の流れ図800を続けると、保護コーティングは、基板の表面および電子デバイスから除去される(ブロック840)。その保護コーティングは、完全に除去されて、基板の表面および電子デバイスの両方を露出しても、または部分的に除去され、基板の表面および/または電子デバイスの一部だけを露出してもよい。いくつかの特別な実施の形態において、保護コーティングは、仮にあったとして、ビアの金属化後まで除去されない。図9gを参照すると、第一面910から第二面915まで延在するビア950a〜fに関するエッチング過程後であって、保護コーティング945の全てが除去された後の、基板905が示されている。
図8の流れ図800を続けると、基板中のビアの内の1つ以上を通って延在する金属を使用して、電子デバイスの内の1つ以上が電気接続されている(ブロック845)。ある場合には、ビアを完全に充填し、基板の第一面および/または第二面上の他の金属トレースに接続する標準金属化過程が使用される。他の場合には、ビアの壁は、コンフォーマルに被覆されて、ビアを完全には充填せずに、第一面から第二面への電気接続を与える。そのようなコンフォーマルな被覆手法は、電子デバイスの形成および他の後での過程に関して施される熱サイクル中に、コンフォーマルに被覆された金属および基板の材料との間の異なる膨張と圧縮の影響を減少させるので都合よい。さらに、そのようなコンフォーマルな被覆手法により、完全に充填されたビアと比べた場合、より高いアスペクト比の最終構造が得られる。ある場合には、ビアのコンフォーマルな被覆を使用すると、3対1(3:1)より大きいビアのアスペクト比が可能になる。他の場合では、ビアのコンフォーマルな被覆を使用すると、5対1(5:1)より大きいビアのアスペクト比が可能になる。
さらに他の場合において、ビアのコンフォーマルな被覆を使用すると、10対1(10:1)より大きいビアのアスペクト比が可能になる。これらのより高いアスペクト比は、より短いエッチング時間を可能にし、また基板の表面上のある区域上に電子デバイスのより緻密なアレイを配置するのにも望ましいであろう。ある場合には、最終的なビアは、5マイクロメートル(5μm)から500マイクロメートル(500μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。ある場合には、最終的なビアは、10マイクロメートル(10μm)から200マイクロメートル(200μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から100マイクロメートル(100μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。さらに他の場合において、最終的なビアは、10マイクロメートル(10μm)から50マイクロメートル(50μm)の範囲にある、最も狭い位置、最も広い位置、またはその両方の位置での直径を示すことがある。図9hを参照すると、金属によるコンフォーマルな被覆およびビア950a〜fから電子デバイス940a〜fまで延在する金属トレース955a〜fの形成後の、基板905を通るビア950a〜fが示されている。図3fを参照すると、基板、電子デバイス、および図8に関して先に述べられた方法により製造された完全に形成されたビアを備えた電子システムの上面写真が示されている。
結論として、本発明は、ビアを備えた基板を形成するための新規のシステム、デバイス、方法および構成を提供する。本発明の1つ以上の実施の形態の詳細な説明が先に与えられてきたが、本発明の精神と異ならずに、様々な代替案、改変、および等価物が当業者に明白であろう。例えば、他の実施の形態は、ビア位置の事前定義および介在する電子デバイス形成過程による、後のビアの完全な形成を含む方法を含み、所望の結果を達成するために交換された開示の実施の形態からの要素を含むことがある。したがって、先の記載は、本発明の範囲を限定すると解釈されるべきではなく、本発明の範囲は、特許請求の範囲により定義される。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態1
基板を加工する方法において、
基板上にビアの事前定義を行う工程であって、該基板を通る少なくとも1つの規定の経路が形成される工程、
前記ビアの事前定義を行う工程の後に、前記基板上に非ビア構造を形成する工程、および
前記基板上に非ビア構造を形成する工程の後に、前記規定の経路の周りの基板材料が、該基板上の他の位置の基板材料よりも速い速度で除去されるように、該基板をエッチングする工程であって、該規定の経路に対応する位置にビアが形成される工程、
を有してなる方法。
実施形態2
前記基板が透明基板である、実施形態1に記載の方法。
実施形態3
前記基板が、ガラス基板、ガラスセラミック基板、およびセラミック基板からなる群より選択される、実施形態1に記載の方法。
実施形態4
前記ビアの事前定義を行う工程の前に、前記基板上に保護層を施す工程であって、該ビアの事前定義が該保護層を通じて行われる工程、
をさらに含む、実施形態1に記載の方法。
実施形態5
前記保護層が、光の規定の波長に少なくともある程度透明な材料のシートからなる、実施形態4に記載の方法。
実施形態6
前記基板上に保護層を施す工程が、該基板上に該保護層を非接着的に配置する工程を含む、実施形態4に記載の方法。
実施形態7
前記基板上に保護層を施す工程が、該基板上に該保護層を接着的に貼り付ける工程を含む、実施形態4に記載の方法。
実施形態8
前記基板上に保護層を施す工程が、該基板の少なくとも一方の表面上に保護材料を堆積させる工程を含む、実施形態4に記載の方法。
実施形態9
前記ビアの事前定義を行う工程が、前記基板の第一面から該基板の第二面まで延在する前記規定の経路を形成する非除去レーザドリル加工を含む、実施形態1に記載の方法。
実施形態10
前記ビアの事前定義を行う工程が、前記基板の第一面から該基板の第二面まで延在する前記規定の経路を形成する準非回折ドリル加工を含み、該規定の経路が、該準非回折ドリル加工に暴露されなかった基板の材料と比べて、少なくとも1つの特徴が変えられている、該基板の材料を含む、実施形態1に記載の方法。
実施形態11
前記少なくとも1つの特徴が屈折率である、実施形態10に記載の方法。
実施形態12
前記少なくとも1つの特徴が密度である、実施形態10に記載の方法。
実施形態13
前記少なくとも1つの特徴を変えることにより、前記準非回折ドリル加工に暴露された材料が、該準非回折ドリル加工に暴露されなかった基板の材料の少なくとも2倍速くエッチングされる、実施形態10に記載の方法。
実施形態14
前記ビアの事前定義を行う工程が、前記基板の第一面から該基板の第二面まで延在する前記規定の経路を形成する除去的レーザドリル加工を含む、実施形態1に記載の方法。
実施形態15
前記ビアの事前定義を行う工程が、ガウスビームを使用する衝撃ドリル加工を含む、実施形態1に記載の方法。
実施形態16
前記基板をエッチングする工程の前に、少なくとも前記非ビア構造の上に保護コーティングを形成する工程であって、該保護コーティングは、該基板をエッチングする工程の最中に該非ビア構造への損傷を減少させる働きをする工程、
をさらに含む、実施形態1に記載の方法。
実施形態17
前記保護コーティングを形成する工程が、前記基板の表面の少なくとも一部の上に該保護コーティングを形成する工程であって、該保護コーティングが、該基板をエッチングする工程の最中に該基板の表面の少なくとも一部への損傷を減少させる働きをする工程を含む、実施形態16に記載の方法。
実施形態18
前記保護コーティングが酸窒化クロム(CrON)である、実施形態16に記載の方法。
実施形態19
前記基板をエッチングする工程が完了した後に、前記保護コーティングの少なくも一部を除去する工程、
をさらに含む、実施形態16に記載の方法。
実施形態20
前記ビア内に導体材料を形成する工程、
をさらに含む、実施形態1に記載の方法。
実施形態21
前記ビア内に導体材料を形成する工程が、該ビアの壁の少なくとも一部を金属でコンフォーマルに被覆する工程を含む、実施形態20に記載の方法。
実施形態22
前記非ビア構造が薄膜トランジスタである、実施形態1に記載の方法。
実施形態23
電子システムにおいて、
基板であって、該基板の第一面から該基板の第二面まで延在する複数のビアを有し、該複数のビアの各々は、該基板の第一面での第1の直径または該基板の第二面での第2の直径より15パーセント超小さい、該基板の第一面と第二面との間の中間にある中間直径を示す、基板、
前記基板の少なくとも前記第一面上に形成された非ビア構造、および
前記複数のビアの少なくとも1つの内壁上にある導体材料、
を備え、
前記基板の第一面から該基板の第二面までの距離の少なくとも25パーセントの位置にある前記導体材料のエッジの間の距離が、ゼロより大きい、電子システム。
実施形態24
前記基板が透明基板である、実施形態23に記載のシステム。
実施形態25
前記基板が、ガラス基板、ガラスセラミック基板、およびセラミック基板からなる群より選択される、実施形態23に記載のシステム。
実施形態26
前記導体材料が金属からなる、実施形態23に記載のシステム。
実施形態27
前記ビア内の全ての位置での前記導体材料中の開口が、非ゼロ直径を示す、実施形態23に記載のシステム。
実施形態28
前記中間直径が、前記第1の直径または前記第2の直径より20パーセント超小さい、実施形態23に記載のシステム。
実施形態29
前記中間直径が、前記第1の直径または前記第2の直径より30パーセント超小さい、実施形態23に記載のシステム。
実施形態30
前記非ビア構造が、前記基板の第一面で前記複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ500マイクロメートル(500μm)未満離れている、実施形態23に記載のシステム。
実施形態31
前記非ビア構造が、前記基板の第一面で前記複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ200マイクロメートル(200μm)未満離れている、実施形態23に記載のシステム。
実施形態32
ビアおよび非ビア構造の両方を含む基板を形成する方法において、
透明噴出軽減層を通じて準非回折ビームを使用して、基板をレーザ損傷して、ビアを形成すべき位置で、該基板の第一面から該基板の第二面まで延在する損傷トラックを生じる工程、
前記レーザ損傷する工程後、前記基板上に非ビア構造を形成する工程、
前記非ビア構造および前記基板の表面の少なくとも一部の上に保護コーティングを形成する工程、
前記保護コーティングを形成する工程後、前記損傷トラックの周りの基板材料が、前記基板上の他の位置での基板材料よりも速い速度で除去されるように該基板をエッチングする工程であって、該損傷トラックに対応する位置にビアが形成される工程、および
前記ビアの内壁を導体材料でコンフォーマルに被覆する工程、
を有してなる方法。
205、505、705、905 透明基板
210、510、710、910 第一面
215、515、715、915 第二面
220、720 透明噴出物軽減層
225、525、725、925 真空チャック
230a〜f、530a〜f、730a〜f、930a〜f 規定の経路
240a〜f、540a〜f、740a〜f、940a〜f 電子デバイス
250a〜f、550a〜f、750a〜f、950a〜f ビア
255a〜f、555a〜f、755a〜f、955a〜f 金属トレース
545、745、945 保護コーティング

Claims (14)

  1. 基板を加工する方法において、
    基板上にビアの事前定義を行う工程であって、該基板を通る少なくとも1つの規定の経路が形成される工程、
    前記ビアの事前定義を行う工程の後に、前記基板上に非ビア構造を形成する工程、および
    前記基板上に非ビア構造を形成する工程の後に、前記規定の経路の周りの基板材料が、該基板上の他の位置の基板材料よりも速い速度で除去されるように、該基板をエッチングする工程であって、該規定の経路に対応する位置にビアが形成される工程、
    を有してなる方法。
  2. 前記基板が、ガラス基板、ガラスセラミック基板、およびセラミック基板からなる群より選択される、請求項1記載の方法。
  3. 前記ビアの事前定義を行う工程の前に、前記基板上に保護層を施す工程であって、該ビアの事前定義が該保護層を通じて行われる工程、
    をさらに含む、請求項1記載の方法。
  4. 前記ビアの事前定義を行う工程が、前記基板の第一面から該基板の第二面まで延在する前記規定の経路を形成する非除去レーザドリル加工を含む、請求項1記載の方法。
  5. 前記ビアの事前定義を行う工程が、前記基板の第一面から該基板の第二面まで延在する前記規定の経路を形成する準非回折ドリル加工を含み、該規定の経路が、該準非回折ドリル加工に暴露されなかった基板の材料と比べて、少なくとも1つの特徴が変えられている、該基板の材料を含む、請求項1記載の方法。
  6. 前記基板をエッチングする工程の前に、少なくとも前記非ビア構造の上に保護コーティングを形成する工程であって、該保護コーティングは、該基板をエッチングする工程の最中に該非ビア構造への損傷を減少させる働きをする工程、
    をさらに含む、請求項1記載の方法。
  7. 前記基板をエッチングする工程が完了した後に、前記保護コーティングの少なくも一部を除去する工程、
    をさらに含む、請求項6記載の方法。
  8. 前記ビア内に導体材料を形成する工程、
    をさらに含む、請求項1記載の方法。
  9. 電子システムにおいて、
    基板であって、該基板の第一面から該基板の第二面まで延在する複数のビアを有し、該複数のビアの各々は、該基板の第一面での第1の直径または該基板の第二面での第2の直径より15パーセント超小さい、該基板の第一面と第二面との間の中間にある中間直径を示す、基板、
    前記基板の少なくとも前記第一面上に形成された非ビア構造、および
    前記複数のビアの少なくとも1つの内壁上にある導体材料、
    を備え、
    前記基板の第一面から該基板の第二面までの距離の少なくとも25パーセントの位置にある前記導体材料のエッジの間の距離が、ゼロより大きい、電子システム。
  10. 前記基板が、ガラス基板、ガラスセラミック基板、およびセラミック基板からなる群より選択される、請求項9記載のシステム。
  11. 前記ビア内の全ての位置での前記導体材料中の開口が、非ゼロ直径を示す、請求項9記載のシステム。
  12. 前記中間直径が、前記第1の直径または前記第2の直径より20パーセント超小さい、請求項9記載のシステム。
  13. 前記非ビア構造が、前記基板の第一面で前記複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ500マイクロメートル(500μm)未満離れている、請求項9記載のシステム。
  14. 前記非ビア構造が、前記基板の第一面で前記複数のビアの内の1つのエッジから100マイクロメートル(100μm)超、かつ200マイクロメートル(200μm)未満離れている、請求項9記載のシステム。
JP2020554409A 2018-04-05 2019-04-04 ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法 Abandoned JP2021521630A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862653158P 2018-04-05 2018-04-05
US62/653,158 2018-04-05
US15/972,628 US10424606B1 (en) 2018-04-05 2018-05-07 Systems and methods for reducing substrate surface disruption during via formation
US15/972,628 2018-05-07
PCT/US2019/025903 WO2019195627A1 (en) 2018-04-05 2019-04-04 Systems and methods for reducing substrate surface disruption during via formation

Publications (1)

Publication Number Publication Date
JP2021521630A true JP2021521630A (ja) 2021-08-26

Family

ID=67988570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020554409A Abandoned JP2021521630A (ja) 2018-04-05 2019-04-04 ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法

Country Status (6)

Country Link
US (1) US10424606B1 (ja)
JP (1) JP2021521630A (ja)
KR (1) KR20200140856A (ja)
CN (1) CN112119499A (ja)
TW (1) TW201944867A (ja)
WO (1) WO2019195627A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113347786B (zh) 2020-02-18 2023-12-26 财团法人工业技术研究院 具导电通孔阵列基板的电子装置
US20230380062A1 (en) * 2020-05-08 2023-11-23 Corning Incorporated Beveled overburden for vias and method of making the same
CN113056093A (zh) * 2021-03-09 2021-06-29 深圳市昱安旭瓷电子科技有限公司 一种tft电路基板生产工艺
CN112992880B (zh) * 2021-04-25 2023-08-15 江西沃格光电股份有限公司 一种Mini-LED背光板通孔的形成方法及电子设备
WO2022231967A1 (en) * 2021-04-28 2022-11-03 Mosaic Microsystems Llc Facilitating formation of a via in a substrate
US11955417B2 (en) 2021-12-14 2024-04-09 Industrial Technology Research Institute Electronic device having substrate with electrically floating vias

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US9016431B2 (en) 2005-06-03 2015-04-28 Great Trango Holdings, Inc. Load balancing descending device
EP2312619A4 (en) 2008-08-07 2012-12-12 Fujikura Ltd MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US9446590B2 (en) 2012-08-16 2016-09-20 Hewlett-Packard Development Company, L.P. Diagonal openings in photodefinable glass
US9371982B2 (en) 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US10005152B2 (en) * 2013-11-19 2018-06-26 Rofin-Sinar Technologies Llc Method and apparatus for spiral cutting a glass tube using filamentation by burst ultrafast laser pulses
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
KR102391793B1 (ko) * 2014-10-03 2022-04-28 니혼 이타가라스 가부시키가이샤 관통 전극이 달린 유리 기판의 제조 방법 및 유리 기판
US10047001B2 (en) * 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
CN107835794A (zh) 2015-07-10 2018-03-23 康宁股份有限公司 在挠性基材板中连续制造孔的方法和与此相关的产品
US9692515B2 (en) 2015-08-13 2017-06-27 Corning Incorporated Multimode optical transmission system and method employing HOM-filter fiber
KR102423775B1 (ko) 2016-08-30 2022-07-22 코닝 인코포레이티드 투명 재료의 레이저 가공
US10366904B2 (en) 2016-09-08 2019-07-30 Corning Incorporated Articles having holes with morphology attributes and methods for fabricating the same
US20180130705A1 (en) 2016-11-07 2018-05-10 Corning Incorporated Delayed Via Formation in Electronic Devices

Also Published As

Publication number Publication date
CN112119499A (zh) 2020-12-22
WO2019195627A1 (en) 2019-10-10
KR20200140856A (ko) 2020-12-16
TW201944867A (zh) 2019-11-16
US10424606B1 (en) 2019-09-24
US20190312067A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
JP2021521630A (ja) ビアの形成中に基板の表面破壊を減少させるためのシステムおよび方法
JP7050012B2 (ja) 半導体ウェハに取り付けられた貫通孔を有する無機ウェハ
JP7182839B2 (ja) 軸方向に可変の側壁テーパーを有するビアを備えたシリカ含有基板、およびその形成方法
JP5537081B2 (ja) 加工対象物切断方法
JP5476063B2 (ja) 加工対象物切断方法
CN109843819A (zh) 具有具形态学属性的孔的制品及其制造方法
JP2023080267A (ja) ジオメトリ属性を備えたビアを有する物品及びその製作方法
TWI798279B (zh) 使用保護性材料的貫穿玻璃通孔的製造
TW201701980A (zh) 使用出口犧牲覆蓋層在基板中雷射鑽探貫通孔之工件及方法
US20220319868A1 (en) Systems and Methods for Reducing Via Formation Impact on Electronic Device Formation
JP2010221573A (ja) 多層基板の製造方法
JP2010065297A (ja) マスクの製造方法
WO2019231876A1 (en) Systems and methods for combination high temperature and low temperature device formation
WO2021220890A1 (ja) 貫通孔を有するガラス基板製造方法および表示装置製造方法
TW202234528A (zh) 具有貫通玻璃通孔的3d插入件-增加銅與玻璃表面之間黏著的方法以及來自該方法的製品
Steen et al. Laser Ablative Processes–Macro-and Micromachining
Ulieru et al. New processing possibilities of materials by micro and nano precision laser machining for microelectronics applications
JP2006113372A (ja) 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220404

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20220512