JP2021519038A

JP2021519038A - データ処理方法、機器及びコンピュータ読み取り可能な記憶媒体

Info

Publication number: JP2021519038A
Application number: JP2020558055A
Authority: JP
Inventors: 延松王; 方偉胡; 光平黄; 卓李; 開華劉
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2018-04-19
Filing date: 2019-04-03
Publication date: 2021-08-05
Anticipated expiration: 2039-04-03
Also published as: US11489765B2; KR102428429B1; JP7109583B2; WO2019201091A1; US20210168069A1; EP3770767A4; EP3770767A1; CN110399539A; KR20200135451A; EP3770767B1

Abstract

本発明の実施例は、データ処理方法を開示し、前記方法は、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップと、前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、を含み、前記第１のオフセットアドレスによって指示される記録は、前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、前記第２のＩＣＮパケットの記憶アドレス又は前記第２のＩＣＮパケットの転送情報を記憶することに用いられる。本発明の実施例は、データ処理機器及びコンピュータ読み取り可能な記憶媒体をさらに開示する。

Description

本願は、２０１８年４月１９日に提出された、発明の名称が「データ処理方法、機器及びコンピュータ読み取り可能な記憶媒体」である中国特許出願ＣＮ２０１８１０３５６４６３．Ｘの優先権を主張し、その全内容が引用により本明細書に組み込まれている。

本発明は、通信技術分野に関し、特にデータ処理方法、機器、及びコンピュータ読み取り可能な記憶媒体に関する。

情報指向型ネットワーク（Ｉｎｆｏｒｍａｔｉｏｎ−ＣｅｎｔｒｉｃＮｅｔｗｏｒｋｉｎｇ、ＩＣＮ）は新しいインタネット通信システムアーキテクチャである。データコンテンツを中核とし、ユーザーのニーズをガイドとする新型インタネット通信モデルとしてのＩＣＮは、ＴＣＰ／ＩＰ技術に基づく従来のネットワークアーキテクチャを完全に変化させる。このシステムアーキテクチャは、識別データに基づいて通信モデルを構築し、コンテンツ要求元によって駆動される通信モードを採用することにより、ＩＰパケットのカプセル化構造及びアドレッシングモードを根本的に変更するものであり、モバイル通信機器のハンドオーバーに役立ち、通信遅延を低減させ、高速モバイル通信に対応できないこと、ＩＰアドレス空間の枯渇、ネットワーク伝送効率の低下、満足のいかないセキュリティなど、従来のインタネットアーキテクチャにおける問題を解決する。

ＩＣＮの転送プレーンで処理されるさまざまなデータには、興味（Ｉｎｔｅｒｅｓｔ）パケットとデータ（Ｄａｔａ）パケットという２種のＩＣＮパケットが含まれ、ＩＣＮの転送プレーンは、Ｉｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットがあるか否かを検索するか、又は、Ｄａｔａパケットを要求するＩｎｔｅｒｅｓｔがあるか否かを検索する必要がある。

現在、ＩＣＮネットワークでは、ＩＣＮパケットのクエリ効率が低い。

上記技術的課題を解決するために、本発明の実施例では、従来技術によるＩＣＮネットワークではＩＣＮパケットのクエリ効率が低いという問題を解決するために、データ処理方法、機器及びコンピュータ読み取り可能な記憶媒体を提供することが期待される。

上記目的を達成させるために、本発明の実施例の技術案は以下のように実現される。

第１の態様によれば、本発明は、情報指向型ネットワークＩＣＮにおけるノードに適用されるデータ処理方法であって、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップと、前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、を含み、前記第１のオフセットアドレスによって指示される記録は、前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、前記第２のＩＣＮパケットの記憶アドレス又は前記第２のＩＣＮパケットの転送情報を記憶することに用いられる、データ処理方法を提供する。

第２の態様によれば、本発明は、情報指向型ネットワークＩＣＮにおけるノードに適用されるデータ処理方法であって、興味Ｉｎｔｅｒｅｓｔパケット又はデータＤａｔａパケットである第１のＩＣＮパケットを取得するステップと、位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行うステップと、を含み、前記インデックスユニットにおけるフラグビットの値は、フラグビットに対応するＩｎｔｅｒｅｓｔパケット及び／又はＤａｔａパケットがローカルに記憶されているか否かを示す、データ処理方法を提供する。

第３の態様によれば、本発明は、プロセッサと、プロセッサ上で実行可能なコンピュータプログラムを記憶するためのメモリと、を備えるデータ処理機器であって、前記プロセッサは、前記コンピュータプログラムを実行すると、第１の態様のいずれか１項に記載のデータ処理方法のステップ、又は、第２の態様のいずれか１項に記載のデータ処理方法のステップを実行するデータ処理機器を提供する。

第４の態様によれば、本発明は、データ処理プログラムが記憶されており、前記データ処理プログラムは、プロセッサにより実行されると、第１の態様のいずれか１項に記載のデータ処理方法のステップを実現し、又は、前記データ処理プログラムは、プロセッサにより実行されると、第２の態様のいずれか１項に記載のデータ処理方法のステップを実現するコンピュータ読み取り可能な記憶媒体を提供する。

本発明の実施例では、本発明の実施例によるデータ処理方法は、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得し、第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行い、第１のオフセットアドレスによって指示される記録は、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレス又は第２のＩＣＮパケットの転送情報を記憶することに用いられ、それによって、ＩＣＮネットワークのＩＣＮパケットのクエリ効率を向上させることができる。

ＩＣＮ転送プレーンがＩｎｔｅｒｅｓｔパケットを受信した場合の作動メカニズムの模式図である。ＩＣＮ転送プレーンがＩｎｔｅｒｅｓｔパケットを受信した場合の検索順序の模式図である。ＩＣＮ転送プレーンがＤａｔａパケットを受信した場合の作動メカニズムの模式図である。ＩＣＮ転送プレーンがＤａｔａパケットを受信した場合の検索順序の模式図である。本発明の実施例データ処理方法の一例の模式的フローチャート一である。本発明の実施例のノードの一例の構造模式図である。本発明の実施例のノードの別の構造模式図である。本発明の実施例におけるデータ処理方法のインタラクションプロセスの一例の模式図である。本発明の実施例におけるデータ処理方法のインタラクションプロセスの別の模式図である。本発明の実施例におけるデータ処理方法のインタラクションプロセスのまた別の模式図である。本発明の実施例におけるデータ処理方法のインタラクションプロセスのさらに別の模式図である。本発明の実施例におけるデータ処理方法のインタラクションプロセスのさらなる模式図である。本発明の実施例におけるデータ処理方法の別の模式的フローチャートである。本発明の実施例におけるデータ処理方法のまた別の模式的フローチャートである。本発明の実施例におけるデータ処理機器の構造模式図である。

以下、本発明の実施例における図面を参照しながら、本発明の実施例の技術案を明瞭かつ完全に説明する。

本発明の実施例による技術案は、ＩＣＮにおける転送プレーンのルータの構造設計の分野に適用でき、本発明の実施例によるデータ処理方法を説明する前に、本発明の実施例によるデータ処理方法の適用シナリオを一般的に説明する。

ＴＣＰ／ＩＰ技術に基づくネットワーク通信モデルに固有の欠点を根本的に解決するために、情報指向型ネットワークＩＣＮの転送プレーンには、コンテンツストア（ＣｏｎｔｅｎｔＳｔｏｒｅ、ＣＳ）、ペンディングインタレストテーブル（ＰｅｎｄｉｎｇＩｎｔｅｒｅｓｔＴａｂｌｅ、ＰＩＴ）及び転送表（ＦｏｒｗａｒｄｉｎｇＩｎｆｏｒｍａｔｉｏｎＢａｓｅ、ＦＩＢ）という３種類のデータ構造が配置され、その中でも、ＰＩＴは、たとえばＩｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットの識別子、このＤａｔａパケットを要求する要求元ノードの情報などを含むＩｎｔｅｒｅｓｔパケットの転送情報を記憶することに用いられる。ＣＳはＤａｔａパケットを記憶することに用いられる。ＩＣＮは、この３種類のデータ構造を利用してコンテンツ共有とインテリジェント転送を実現し、ネットワーク負荷を低下させ、ＩＣＮネットワークでのデータの伝送速度を高める。

転送プレーンではＣＳ及びＰＩＴに関する場合の作動メカニズムが極めて類似しており、図１ＡはＩＣＮ転送プレーンがＩｎｔｅｒｅｓｔパケットを受信した場合の作動メカニズムの模式図であり、図１ＢはＩＣＮ転送プレーンがＩｎｔｅｒｅｓｔパケットを受信した場合の検索順序の模式図であり、図２ＡはＩＣＮ転送プレーンがＤａｔａパケットを受信した場合の作動メカニズムの模式図であり、図２ＢはＩＣＮ転送プレーンがＤａｔａパケットを受信した場合の検索順序の模式図である。

図１Ａに示すように、Ｉｎｔｅｒｅｓｔパケットが転送プレーンポートに到着した後、転送プレーンによる処理ステップには、ステップＳ１０１〜ステップＳ１０６を含み得る。

ステップＳ１０１、Ｉｎｔｅｒｅｓｔパケットを受信する。

ステップＳ１０２、ＣＳを検索し、ＣＳに該Ｉｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットが記憶されているか否かを判定し、記憶されている場合、Ｓ１０３を実行し、記憶されていない場合、Ｓ１０４を実行する。

ステップＳ１０３、Ｉｎｔｅｒｅｓｔパケットの転送情報に従って、該Ｉｎｔｅｒｅｓｔパケットに対応するＤａｔａパケットを要求元ノードに送信する。

ステップＳ１０４、ＰＩＴを検索し、ＰＩＴに該Ｉｎｔｅｒｅｓｔパケットが記憶されているか否かを判定する。

ステップＳ１０５、該Ｉｎｔｅｒｅｓｔパケットの転送情報をＰＩＴに追加する。

ステップＳ１０６、ＰＩＴにおけるＩｎｔｅｒｅｓｔパケットの転送情報を更新する。

図１Ｂに示すように、転送プレーンではＣＳ及びＰＩＴに関する場合の作動メカニズムについては、Ｉｎｔｅｒｅｓｔパケットが転送プレーンのあるポートに到達すると、転送プレーンは、まずＳ１０２ａのようにＣＳメモリを検索し、次に、Ｓ１０４ａのようにＰＩＴ表を検索する。

図２Ａに示すように、Ｄａｔａパケットが転送プレーンのポートに到着すると、転送プレーンによる処理ステップには、ステップＳ２０１〜ステップＳ２０５を含み得る。

ステップＳ２０１、Ｄａｔａパケットを受信する。

ステップＳ２０２、ＰＩＴを検索し、ＰＩＴに該Ｄａｔａを要求するＩｎｔｅｒｅｓｔパケットが記憶されているか否かを判定し、記憶されている場合、Ｓ２０３を実行し、記憶されていない場合、Ｓ２０５を実行する。

ステップＳ２０３、Ｉｎｔｅｒｅｓｔパケットの転送情報に従って、該Ｄａｔａパケットを要求元ノードに送信する。

ステップＳ２０４、ＣＳに該Ｄａｔａパケットをキャッシュする。

ステップＳ２０５、該Ｄａｔａパケットを捨てる。

図１Ｂに示すように、転送プレーンではＣＳ及びＰＩＴに関する場合の作動メカニズムについては、Ｄａｔａパケットが転送プレーンに到着すると、転送プレーンは、まずＰＩＴ表を検索し、次にＤａｔａパケットをＣＳメモリにキャッシュする。

このような繰り返し検索により検索の正確性が確保される反面、繰り返し検索により転送プレーンの作動性能が損なわれる。それに対して、本発明の実施例による技術案は、ＩＣＮの転送プレーンの作動中に複数のテーブルエントリにおいてデータを繰り返して検索することによる問題を解決できる。

以下、本発明の実施例によるデータ処理方法を詳しく説明する。本発明の実施例では、ＩｎｔｅｒｅｓｔパケットとＤａｔａパケットはともにＩＣＮパケットと呼ぶことができ、本発明の実施例による技術案は、ノードがＩｎｔｅｒｅｓｔパケット又はＤａｔａパケットのうちのいずれかのＩＣＮパケットを受信した後、対応するデータ処理を行うシナリオに適用できる。

実施例１
本発明の実施例はデータ処理方法を提供し、本発明の実施例の実行主体はＩＣＮにおけるノードであり得る。一例として、ノードはルータである。本発明の実施例は、ノードが第１のＩＣＮパケットを受信した後、第１のＩＣＮパケットに対応する第２のＩＣＮパケットの関連情報を取得するシナリオに適用できる。図３は、本発明の実施例におけるデータ処理方法の一例の模式的フローチャートである。図３に示すように、本発明の実施例のステップには、ステップＳ３０１、ステップＳ３０２を含み得る。

ステップＳ３０１、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する。

ステップＳ３０２、第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行い、第１のオフセットアドレスによって指示される記録は、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレス又は第２のＩＣＮパケットの転送情報を記憶することに用いられ得る。

本発明の実施例では、まず、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得し、次に、第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行い、第１のオフセットアドレスによって指示される記録は、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレス又は第２のＩＣＮパケットの転送情報を記憶することに用いられ得、このことから分かるように、オフセットアドレスとＩＣＮパケットはマッピング関係を持っており、オフセットアドレスによって指示される記録は転送情報又は記憶アドレスであり、このようにして、第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケット又はＤａｔａパケットであり、第２のＩＣＮパケットがＤａｔａパケット又はＩｎｔｅｒｅｓｔパケットである場合、第１のＩＣＮパケットに基づいて第１のオフセットアドレスを見つけるだけでよく、それによって、Ｉｎｔｅｒｅｓｔパケット又はＤａｔａパケットを受信する場合のＩＣＮにおけるノードの繰り返し検索に起因する問題を回避し、ノードの検索効率を向上させる。

本発明の実施例では、第１のＩＣＮパケットに対応するオフセットアドレスを取得する上記ステップの前に、第１のＩＣＮパケットを受信するステップを含んでもよい。本発明の実施例では、第１のＩＣＮパケットはＩｎｔｅｒｅｓｔパケットであってもよく、Ｄａｔａパケットであってもよく、第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、第１のＩＣＮパケットに対応する第２のＩＣＮパケットは第１のＩＣＮパケットの要求するＤａｔａパケットであり得る。第１のＩＣＮパケットがＤａｔａパケットである場合、第１のＩＣＮパケットに対応する第２のＩＣＮパケットは第１のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットであり得る。

本発明の実施例では、前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う上記ステップは、
前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のオフセットアドレスによって指示される記録に、前記第１のＩＣＮパケットの要求する前記Ｄａｔａパケットである前記第２のＩＣＮパケットの記憶アドレスが記憶されているか否かをクエリし、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの記憶アドレスが記憶されていると、前記第２のＩＣＮパケットの記憶アドレスによって指示される記憶スペースから前記第２のＩＣＮパケットを読み取り、前記第１のＩＣＮパケットの転送情報に従って前記第２のＩＣＮパケットを返送するステップ、及び／又は、前記第１のＩＣＮパケットがＤａｔａパケットである場合、前記第１のオフセットアドレスによって指示される記録に、前記第１のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットである前記第２のＩＣＮパケットの転送情報が記憶されているか否かをクエリし、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの転送情報が記憶されていると、前記第２のＩＣＮパケットの転送情報に従って、前記第１のＩＣＮパケットを返送するステップを含み得る。

本発明の実施例では、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップは、以下の実施形態を取ることができる。第１のオフセットアドレスを取得する一実施形態では、第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する上記ステップは、第１のＩＣＮパケットの要求するＤａｔａパケットの識別子を取得するステップと、第１のＩＣＮパケットの要求するＤａｔａパケットの識別子に従って第１のオフセットアドレスを取得するステップとを含み得る。第１のオフセットアドレスを取得する別の実施形態では、第１のＩＣＮパケットがＤａｔａパケットである場合、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する上記ステップは、第１のＩＣＮパケットの識別子を取得するステップと、第１のＩＣＮパケットの識別子に従って第１のオフセットアドレスを取得するステップと、を含み得る。本発明の別の実施例では、第１のオフセットアドレスを取得する上記の２種類の実施形態を組み合わせて使用してもよい。なお、Ｉｎｔｅｒｅｓｔパケットの転送情報には、要求するＤａｔａパケットの識別子が含まれてもよく、Ｄａｔａパケットの識別子はＤａｔａパケット名であってもよい。一例として、Ｄａｔａパケット名は「／ｎｄｎ／ＵＡ／ｍａｐｓ」などである。

本発明の実施例では、第１のオフセットアドレスによって指示される記録は、記録表中の記録であり得、たとえば、第１のオフセットアドレスは記録表中の各記録の記憶スペースのアドレス識別子である。ノードは、第１のＩＣＮパケットを受信すると、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得することにより、第１のオフセットアドレスクエリ記録表中の記録に従って、第１のＩＣＮパケットに対応する第２のＩＣＮパケットの関連情報を把握することができ、それによって、ノードの検索効率を向上させる。

記録表の一実施形態の例では、第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットであり、第２のＩＣＮパケットが該Ｉｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットである場合、第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録は、第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレスを記憶することに用いられ得る。例を挙げると、Ｉｎｔｅｒｅｓｔ１に対応する第１のオフセットアドレスがオフセットアドレス１１であり、Ｉｎｔｅｒｅｓｔ２に対応する第１のオフセットアドレスがオフセットアドレス１２であり、Ｉｎｔｅｒｅｓｔ３に対応する第１のオフセットアドレスがオフセットアドレス１３であり、Ｉｎｔｅｒｅｓｔ１の要求するＤａｔａパケットがＤａｔａ１であり、Ｉｎｔｅｒｅｓｔ２の要求するＤａｔａパケットがＤａｔａ２であり、Ｉｎｔｅｒｅｓｔ３の要求するＤａｔａパケットがＤａｔａ３である。表１は記録表の例１である。

その中でも、オフセットアドレス１１によって指示される記録には、Ｄａｔａ１の記憶アドレスが記憶され、オフセットアドレス１２によって指示される記録には、Ｄａｔａ２の記憶アドレスが記憶されていてもよく、現在本ノードにＩｎｔｅｒｅｓｔ３に対応するＤａｔａ３が記憶されていないので、現在このオフセットアドレス１３によって指示される記録にＤａｔａ３の記憶アドレスが記憶されていない可能性があり、本発明の別の実施例では、本ノードは、Ｄａｔａ３を受信してＣＳにキャッシュする場合、Ｄａｔａ３のＣＳでの記憶アドレスを記録表中のオフセットアドレス１３によって指示される記録に記憶することができる。このような実施形態によれば、Ｉｎｔｅｒｅｓｔパケットを受信する場合、繰り返し検索に起因する問題を回避し、ノードの検索効率を向上させることができる。

記録表の別の実施形態の例では、第１のＩＣＮパケットがＤａｔａパケットであり、第２のＩＣＮパケットが第１のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットである場合、第１のオフセットアドレスによって指示される記録は、第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの転送情報を記憶することに用いられ得る。例を挙げると、Ｄａｔａ１に対応する第１のオフセットアドレスがオフセットアドレス２１であり、Ｄａｔａ２に対応する第１のオフセットアドレスがオフセットアドレス２２であり、Ｄａｔａ３に対応する第１のオフセットアドレスがオフセットアドレス２３であり、Ｄａｔａ１を要求するＩｎｔｅｒｅｓｔパケットがＩｎｔｅｒｅｓｔ１であり、Ｄａｔａ２を要求するＩｎｔｅｒｅｓｔパケットがＩｎｔｅｒｅｓｔ２であり、Ｄａｔａ３を要求するＩｎｔｅｒｅｓｔパケットがＩｎｔｅｒｅｓｔ３である。表２は記録表の例２である。

その中でも、オフセットアドレス２１によって指示される記録には、Ｉｎｔｅｒｅｓｔ１の転送情報が記憶され、オフセットアドレス２２によって指示される記録には、Ｉｎｔｅｒｅｓｔ２の転送情報が記憶されており、したがって、オフセットアドレス２３によって指示される記録にＩｎｔｅｒｅｓｔ３の転送情報が記憶されていないと、現在ノードがＩｎｔｅｒｅｓｔ３を受信していないことを示す。本発明の別の実施例では、本ノードは、Ｉｎｔｅｒｅｓｔ３を受信すると、Ｉｎｔｅｒｅｓｔ３の転送情報を記録表中のオフセットアドレス１３によって指示される記録に記憶することができる。このような実施形態によれば、Ｄａｔａパケットを受信する場合、繰り返し検索に起因する問題を回避し、ノードの検索効率を向上させることができる。

本発明の別の実施例では、第１のＩＣＮパケットに対応する第１のオフセットアドレスと第２のＩＣＮパケットに対応する第２のオフセットアドレスは同じであってもよく、異なってもよい。第１のＩＣＮパケットに対応する第１のオフセットアドレスと第２のＩＣＮパケットに対応する第２のオフセットアドレスが同じである場合、第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録は、実際には、前記第１のＩＣＮパケットがローカルに記憶された後、前記第１のＩＣＮパケットの記憶アドレス又は前記第１のＩＣＮパケットの転送情報を記憶することにも用いられ得る。例を挙げると、記録表は以下の実施形態を取ることもできる。

第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットであり、第２のＩＣＮパケットがＤａｔａパケットである場合、第１のオフセットアドレスによって指示される記録は、第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレスを記憶すること、及び、第１のＩＣＮパケットがローカルに記憶されている場合、第１のＩＣＮパケットの転送情報を記憶することに用いられ得る。

第１のＩＣＮパケットがＤａｔａパケットであり、第２のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、第１のオフセットアドレスによって指示される記録は、第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの転送情報を記憶すること、及び、第１のＩＣＮパケットがローカルに記憶されている場合、第１のＩＣＮパケットの記憶アドレスを記憶することに用いられ得る。

一例として、Ｉｎｔｅｒｅｓｔ１とＤａｔａ１は同じ第１のオフセットアドレス、即ちオフセットアドレス１１に対応し、Ｉｎｔｅｒｅｓｔ２とＤａｔａ２は同じ第１のオフセットアドレス、即ちオフセットアドレス１２に対応し、Ｉｎｔｅｒｅｓｔ３とＤａｔａ３は同じ第１のオフセットアドレス、即ちオフセットアドレス１３に対応することができる。表３は記録表の例３であり、現在Ｄａｔａ２もＩｎｔｅｒｅｓｔ３の転送情報も記憶されていない場合、記録表に記録されたコンテンツが表３に示されるとおりである。

なお、表３に示す記録表のように、Ｉｎｔｅｒｅｓｔパケットに対応するＤａｔａパケットの関連情報はすべてＩｎｔｅｒｅｓｔパケットに対応するオフセットアドレスによって指示される記録に記憶され、また、Ｄａｔａパケットに対応するＩｎｔｅｒｅｓｔパケットの関連情報もすべてＤａｔａパケットに対応するオフセットアドレスによって指示される記録に記憶されている。したがって、ノードは、Ｉｎｔｅｒｅｓｔパケット又はＤａｔａパケットのうちのいずれかの第１のＩＣＮパケットを受信すると、同一記録表を検索することで、対応する第２のＩＣＮパケットの関連情報、たとえば転送情報、記憶アドレス又は第２のＩＣＮパケットが記憶されているかなどを取得することができる。このような実施形態によれば、ＩｎｔｅｒｅｓｔパケットとＤａｔａパケットのいずれを受信する場合にも、繰り返し検索に起因する問題を回避し、ノードの検索効率を向上させることができる。

本発明の別の実施例では、第１のオフセットアドレスを取得した後、本発明の実施例のステップは、前記第１のＩＣＮパケットの転送情報又は記憶アドレスを前記第１のオフセットアドレスによって指示される記録に書き込むステップをさらに含み得る。

例を挙げると、第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う上記ステップは、前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの記憶アドレスが記憶されていないと、前記第１のオフセットアドレスによって指示される記録に記憶された前記第１のＩＣＮパケットの転送情報を更新するステップ、及び／又は、前記第１のＩＣＮパケットがＤａｔａパケットである場合、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの転送情報が記憶されていると、前記第１のＩＣＮパケットをキャッシュし、前記第１のＩＣＮパケットの記憶アドレスを前記第１のオフセットアドレスによって指示される記録に書き込むステップをさらに含み得る。

本発明の実施例では、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するさらなる一実施形態として、第１のオフセットアドレスを取得する上記の２種の実施形態を組み合わせて使用することができる。第１のオフセットアドレスを取得する上記実施形態を組み合わせた実施形態によって、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得すると、第１のＩＣＮパケットと第２のＩＣＮパケットが同じオフセットアドレスに対応することを確保することができる。つまり、上記組み合わせ方式で決定される第１のＩＣＮパケットに対応するオフセットアドレスと第１のＩＣＮパケットに対応する第２のＩＣＮパケットに対応する第２のオフセットアドレスは同じである。

本発明の実施例では、上記例示的な組み合わせで第１のオフセットアドレスを決定し、第１のＩＣＮパケットと第１のＩＣＮパケットに対応する第２のＩＣＮパケットが同じ第１のオフセットアドレスに対応するため、ノードは、Ｉｎｔｅｒｅｓｔパケット又はＤａｔａパケットのうちのいずれかの第１のＩＣＮパケットを受信すると、同一記録表を検索することで、対応する第２のＩＣＮパケットを取得することができる。

本発明の別の実施例では、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得し、第１のＩＣＮパケットの転送情報又は記憶アドレスを第１のオフセットアドレスによって指示される記録に記憶した後、前記方法は、
第３のＩＣＮパケットに対応する第３のオフセットアドレスを取得するステップと、前記第３のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、をさらに含み得る。

前記第３のオフセットアドレスが前記第１のオフセットアドレスと同じである場合、前記第３のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う前記ステップは、前記第１のＩＣＮがＩｎｔｅｒｅｓｔパケットであり、前記第３のＩＣＮパケットが前記第１のＩＣＮの要求するＤａｔａパケットであり、クエリした結果、前記第３のオフセットアドレスによって指示される記録に前記第１のＩＣＮパケットの転送情報が記憶されている場合、クエリした前記第１のＩＣＮパケットの転送情報に従って、前記第３のＩＣＮパケットを返送するステップと、前記第１のＩＣＮがＤａｔａパケットであり、前記第３のＩＣＮパケットが前記第１のＩＣＮを要求するＩｎｔｅｒｅｓｔパケットであり、クエリした結果、前記第１のオフセットアドレスによって指示される記録に前記第１のＩＣＮパケットの記憶アドレスが記憶されている場合、クエリした前記第１のＩＣＮパケットの記憶アドレスによって指示される記憶スペースから前記第１のＩＣＮパケットを読み取り、第３のＩＣＮパケットの転送情報に従って、読み取った前記第１のＩＣＮパケットを返送するステップと、を含み得る。

本発明の別の実施例では、ステップＳ３０１〜ステップＳ３０２の方法は、ノードのオフチップメモリにより実行することができ、関連する技術案の詳細については、ほかの実施例の説明を参照すればよい。

これに加えて、本発明の実施例による技術案では、第１のオフセットアドレスによって指示される記録は、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットの記憶アドレス又は第２のＩＣＮパケットの転送情報を記憶することに用いられるとともに、第１のＩＣＮパケットがローカルに記憶された後、第１のＩＣＮパケットの記憶アドレス又は第１のＩＣＮパケットの転送情報を記憶することに用いられ、それによって、ＩｎｔｅｒｅｓｔパケットとＤａｔａパケットのいずれを受信する場合にも、ＩＣＮにおけるノードの繰り返し検索に起因する問題を回避し、さらにノードの検索効率を向上させることができる。

実施例２
上記実施例に記載のいずれか１つの方法に基づいて、本発明の実施例は、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する一実施形態をさらに提供する。本発明の実施例では、予め設定された位置決め関数を利用して、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得することもできる。位置決め関数は、インデックスユニットにおける入力されたＩＣＮパケットに対応するフラグビットの位置の特定に用いられ得る。

例を挙げると、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップは、位置決め関数に従って、インデックスユニットにおいて第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップ（１）と、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定するステップ（２）と、を含み得る。

一例として、位置決め関数はＫ個のハッシュ関数であり、インデックスユニットはＭ個のフラグビットを含み、ノードは、第１のＩＣＮパケットを受信すると、第１のＩＣＮパケットの識別子をそれぞれＫ個の位置決め関数に入力することで、Ｋ個の位置を得る。この場合、第１のオフセットアドレスはＭビットのアドレスであり、第１のＩＣＮパケットの識別子に従って得られたＫ個の位置のフラグビットの値はすべて１に設定され、Ｋ個の位置以外のフラグビットの値は０に設定される。

たとえば、Ｋが３、Ｍが６である場合、第１のＩＣＮパケットに対応するフラグビットは２、４、５であり得る。この場合、第１のオフセットアドレスは０１０１１０であってもよく、ここで、２桁目、４桁目、５桁目は１であり、１桁目、３桁目、６桁目は０である。

本発明の別の実施例では、インデックスユニットにおけるフラグビットの値は、フラグビットに対応するＩｎｔｅｒｅｓｔパケット及び／又はＤａｔａパケットがローカルに記憶されているか否かを示す。

実施例３
本発明の実施例は、ＩＣＮノードの構造をさらに提供する。該構造は、上記のいずれかの実施例によるデータ処理方法を実行することができる。図４Ａは本発明の実施例ノードの一例の構造模式図である。ノードには、整合圧縮型興味キャッシュ４００（ＰｅｎｄｉｎｇＩｎｔｅｒｅｓｔＴａｂｌｅａｎｄＣｏｎｔｅｎｔＳｔｏｒｅｖｉａＣｏｍｐｒｅｓｓｅｄＭａｐｐｉｎｇＢｌｏｏｍｆｉｌｔｅｒ、ＣＭａＰＩＴ＆ＣＳ）が設置されてもよく、ＣＭａＰＩＴ＆ＣＳは、処理能力を有するメモリとしてもよく、ＣＭａＰＩＴ＆ＣＳは複合記憶構造としても知られており、オンチップメモリ４１（Ｏｎ−ｃｈｉｐｍｅｍｏｒｙ）とオフチップメモリ（ｏｆｆ−ｃｈｉｐｍｅｍｏｒｙ）４２を含む。本発明の別の実施例では、オンチップメモリ４１としては高速メモリ、オフチップメモリとしては低速メモリが使用される。

本発明の実施例では、データの検索及びインデキシングを行うために、オンチップメモリ４１には、圧縮型マッピングブルームフィルタ（ＣｏｍｐｒｅｓｓｅｄＭａｐｐｉｎｇＢｌｏｏｍｆｉｌｔｅｒ、ＣｏＭＢＦ）４１１が配置され、圧縮型マッピングブルームフィルタに記憶されたデータはインデックスユニットとも呼ばれる。ＣｏＭＢＦ４１１は、ｍビットを含む圧縮ブルームフィルタ（ＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒ）４１１１、及び、ｊビットを含むマッピング配列（ＭａｐｐｉｎｇＡｒｒａｙ、ＭＡ）４１１２の２つの部分から構成され、ＭＡ４１１２とＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒ４１１１の構造は同じであってもよく、ともにビット配列の形式を用いることができる。本発明の別の実施例では、ＣｏＭＢＦは、ブルームフィルタ（Ｂｌｏｏｍｆｉｌｔｅｒ）４１１３、圧縮ユニット（ＣｏｍｐｒｅｓｓｅｓＵｎｉｔ）及びＭＡ４１１２の３つの部分から構成されてもよく、図４Ｂは本発明の実施例のノードの別の構造模式図である。圧縮ユニットは、フラグビットに対するセンシング圧縮に利用できる。

本発明の実施例では、データの更新及び削除のために、オフチップメモリ４２には、ＣｏＭＢＦ４１１１に対応するカウントブルームフィルタ（ｃｏｕｎｔｉｎｇｂｌｏｏｍｆｉｌｔｅｒ、ＣＢＦ）４２１のデータ構造が設定され得る。また、オフチップメモリ４２には、ＰＩＴの転送情報及びＤａｔａパケットのＣＳメモリでの格納位置を格納するためのパケットストア（ＰａｃｋｅｔＳｔｏｒｅ）４２２が設置され、それにより、ＰＩＴ表のインデックス構造とＣＳメモリインデックス構造が統合される。本発明の別の実施例では、ＰａｃｋｅｔＳｔｏｒｅはスタティックメモリであり得る。本発明の別の実施例では、ＰａｃｋｅｔＳｔｏｒｅ２２２はＰＩＴ４２２１とＣＳ４２２２を記憶し得る。

本発明の実施例では、ＰａｃｋｅｔＳｔｏｒｅはＰＩＴとＣＳ中のデータを記憶することに用いられ、第１のオフセットアドレスによって指示される記録はＰＩＴ中の記録である。

本発明の実施例では、ＣｏＭＢＦ４１１は１個又は複数の要素の集合を表し、要素検索の基本的な機能、つまり、あるデータ要素がＣｏＭＢＦに示されるデータ集合に存在するか否かを決定することを実現する。また、ＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒ４１１１のデータ圧縮機能により、ネットワークでのデータ伝送量を効果的に減少できる。ネットワークにおいてＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒのビット配列を伝送することにより、ネットワークデータ伝送、データ共有機能をＣｏＭＢＦ４１１に持たせる。

本発明の別の実施例では、１つのＩｎｔｅｒｅｓｔパケットが転送プレーンに到着すると、まず、Ｉｎｔｅｒｅｓｔパケット名をＣＭａＰＩＴ＆ＣＳに入力する。次に、ＣｏＭＢＦにおいてＩｎｔｅｒｅｓｔパケット名について正確な文字列マッチングを行う。マッチングするエントリがＣｏＭＢＦに存在すると、ＣｏＭＢＦの出力するオフセットアドレスに従って、ＰａｃｋｅｔＳｔｏｒｅにアクセスする。次に、ＰａｃｋｅｔＳｔｏｒｅにおける対応する記録にＣＳメモリへのポインタが記載されているか否かをチェックする。ＣＳメモリへのポインタがあると、Ｉｎｔｅｒｅｓｔパケットに対応するＤａｔａパケットがＣＳに含まれていることを示し、この場合、Ｄａｔａパケットを読み取ればよい。ＣＳメモリへのポインタがないと、ＰａｃｋｅｔＳｔｏｒｅ中のこの記録のＩｎｔｅｒｅｓｔパケットの転送情報を更新し、Ｄａｔａパケットが到着するまで待つ。

Ｄａｔａパケットが転送プレーンに到着すると、まず、Ｄａｔａパケット名をＣＭａＰＩＴ＆ＣＳに入力する。次に、ＣｏＭＢＦにおいてＤａｔａパケット名について正確な文字列マッチング操作を行う。マッチングするエントリがＣｏＭＢＦに存在すると、ＣｏＭＢＦの出力するオフセットアドレスに従ってＰａｃｋｅｔＳｔｏｒｅにアクセスし、対応するＩｎｔｅｒｅｓｔパケットの転送情報を読み取り、Ｄａｔａパケットに返送する。また、ＤａｔａパケットのＣＳメモリでの記憶位置がＰａｃｋｅｔＳｔｏｒｅに記録される。ＣｏＭＢＦにマッチングするエントリがないと、該Ｄａｔａパケットを捨てる。

実施例４
上記実施例に示すいずれかのデータ処理方法に基づいて、本発明の実施例は、データ処理方法をさらに提供し、図５は、本発明の実施例におけるデータ処理方法のインタラクションプロセスの一例の模式図である。図示するように、本発明の実施例の実行主体はオンチップメモリとオフチップメモリであり、本発明の実施例のステップは、ステップＳ５０１〜ステップＳ５０７を含み得る。

ステップＳ５０１、オンチップメモリは第１のＩＣＮパケットを受信する。
該第１のＩＣＮパケットはＩｎｔｅｒｅｓｔパケット又はＤａｔａパケットであり得る。

ステップＳ５０２、オンチップメモリは、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する。
第１のオフセットアドレスを取得するには、上記実施例に記載のいずれか１つの取得方式が利用できる。

ステップＳ５０３、オンチップメモリは、第１のＩＣＮパケットに対応する第１のオフセットアドレスをオフチップメモリへ送信する。

ステップＳ５０４、オフチップメモリは、第１のオフセットアドレスによって指示される記録をクエリする。

ステップＳ５０５、オフチップメモリは、第１のオフセットアドレスによって指示される記録に第１のＩＣＮパケットに対応する第２のＩＣＮパケットの関連情報が存在するか否かを判定し、存在する場合、Ｓ５０６を実行する。

ステップＳ５０６、オフチップメモリは第２のＩＣＮパケットの関連情報を送信する。

ステップＳ５０７、オンチップメモリは第１のＩＣＮパケットと第２のＩＣＮパケットの関連情報に従ってデータ処理を行う。

本発明の実施例の別の技術案の詳細及び技術的効果については、ほかの実施例の記載を参照すればよい。

本発明の別の実施例では、ステップＳ５０２の前に、オンチップメモリは、マッチングするインデックスエントリが存在するか否かを判定し、存在する場合、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップを再度実行するステップをさらに含み得る。図６は、本発明の実施例におけるデータ処理方法のインタラクションプロセスの別の模式図である。図６に示すように、本発明の実施例のステップは、ステップＳ６０１〜ステップＳ６０８を含み得る。

ステップＳ６０１、オンチップメモリは第１のＩＣＮパケットを受信する。

ステップＳ６０２、オンチップメモリは、マッチングするインデックスエントリが存在するか否かを判定し、存在する場合、Ｓ６０３を実行する。
本発明の実施例は、マッチングするインデックスエントリが存在するか否かを判定するための２種類の実施形態を提供する。

本発明の実施例による、マッチングするインデックスエントリが存在するか否かを判定する第１の実施形態では、前記第１のＩＣＮパケットがＤａｔａパケットであり、前記第２のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定する前記ステップは、位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定し、前記インデックスユニットにおけるフラグビットの値はフラグビットに対応するＤａｔａパケットがローカルに記憶されているか否かを示すステップと、前記第１のＩＣＮパケットに対応するフラグビットの値をクエリするステップと、前記第１のＩＣＮパケットに対応するフラグビットの値が有効である場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、を含み得る。

本発明の実施例による、マッチングするインデックスエントリが存在するか否かを判定する第１の実施形態では、前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットであり、前記第２のＩＣＮパケットが前記第１のＩＣＮパケットの要求するＤａｔａパケットである場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定する上記ステップは、位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応する前記第２のＩＣＮパケットの対応するフラグビットの位置を特定するステップと、前記第２のＩＣＮパケットに対応するフラグビットの値をクエリするステップと、前記第２のＩＣＮパケットに対応するフラグビットの値が有効である場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、を含み得る。

本発明の実施例による、マッチングするインデックスエントリが存在するか否かを判定する第２の実施形態では、インデックスエントリ表を用いて、ＩＣＮパケットに対応するインデックスエントリが存在するか否かを決定することができる。

表４は、本発明の実施例によるインデックスエントリ表の一例である。各インデックスエントリは、たとえば、インデックスエントリの識別子、インデックスエントリに対応するＩｎｔｅｒｅｓｔパケット、インデックスエントリに対応するＩｎｔｅｒｅｓｔパケットがローカルに記憶されているか、インデックスエントリに対応するＤａｔａパケット、インデックスエントリに対応するＤａｔａパケットがローカルに記憶されているかなど、複数の属性を含むことができる。インデックスエントリの識別子は、インデックスエントリの番号であってもよく、インデックスエントリに対応するＤａｔａパケットとＩｎｔｅｒｅｓｔパケットの組み合わせであってもよい。なお、インデックスエントリ表には、第１のＩＣＮパケットと第１のＩＣＮパケットに対応する第２のＩＣＮパケットは同じ識別子のインデックスエントリに対応することができる。つまり、ＤａｔａパケットとこのＤａｔａパケットを要求するＩｎｔｅｒｅｓｔパケットは同じ識別子のインデックスエントリに対応することができる。

表４に示すように、Ｄａｔａ１とＤａｔａ１を要求するＩｎｔｅｒｅｓｔ１はインデックスエントリ１に対応し、Ｄａｔａ２とＤａｔａ２を要求するＩｎｔｅｒｅｓｔ２はインデックスエントリ２に対応し、Ｄａｔａ３とＤａｔａ３を要求するＩｎｔｅｒｅｓｔ３はインデックスエントリ３に対応し、ノードに記憶されたＩｎｔｅｒｅｓｔパケットにはＩｎｔｅｒｅｓｔ１、Ｉｎｔｅｒｅｓｔ２があり、ノードに記憶されたＤａｔａパケットにはＤａｔａ２とＤａｔａ３がある。

表４に示すインデックスエントリ表に基づいて、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定する上記ステップは、前記第１のＩＣＮパケットがＤａｔａパケットであり、前記第２のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、第１のＩＣＮパケットに対応するインデックスエントリが、第２のＩＣＮパケットがローカルに記憶されていることを示すか否かを判定し、即ち、「インデックスエントリに対応するＩｎｔｅｒｅｓｔパケットがローカルに記憶されているか否か」属性がＹＥＳであるか否かを判定し、ＹＥＳである場合、第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットであり、前記第２のＩＣＮパケットが前記第１のＩＣＮパケットの要求するＤａｔａパケットである場合、第１のＩＣＮパケットに対応するインデックスエントリが、第２のＩＣＮパケットがローカルに記憶されていることを示すか否かを判定し、即ち、「インデックスエントリに対応するＤａｔａパケットがローカルに記憶されているか否か」属性がＹＥＳであるか否かを判定し、ＹＥＳである場合、第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、を含み得る。

本発明の別の実施例では、上記「インデックスエントリに対応するＤａｔａパケットがローカルに記憶されているか否か」属性と「インデックスエントリに対応するＩｎｔｅｒｅｓｔパケットがローカルに記憶されているか否か」属性の属性値は数値などの形で表わすことができ、たとえば、「１」又は「有効」で「ＹＥＳ」、「０」又は「無効」で「ＮＯ」を表す。本発明の実施例では、それについて限制しない。

ステップＳ６０３、オンチップメモリは、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する。

ステップＳ６０４、オンチップメモリは、第１のＩＣＮパケットに対応する第１のオフセットアドレスをオフチップメモリへ送信する。

ステップＳ６０５、オフチップメモリは、第１のオフセットアドレスによって指示される記録をクエリする。

ステップＳ６０６、オフチップメモリは、第１のオフセットアドレスによって指示される記録に第１のＩＣＮパケットに対応する第２のＩＣＮパケットの関連情報が存在するか否かを判定し、存在する場合、Ｓ６０７を実行する。

ステップＳ６０７、オフチップメモリは、第２のＩＣＮパケットの関連情報をオンチップメモリへ送信する。

ステップＳ６０８、オンチップメモリは、第１のＩＣＮパケットと第２のＩＣＮパケットの関連情報に従ってデータ処理を行う。

なお、本発明の実施例では、上記ステップＳ６０２は、ステップＳ６０３において第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得することの１つのトリガー条件に相当する。即ち、第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するときに、第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップを実行する。

インデックスエントリは、以下のようなデータであり得る。（１）第１のＩＣＮパケットがローカルに記憶されている場合、第１のＩＣＮパケットに対応するインデックスエントリに「ローカルにＩＣＮ１がある」と記録される。（２）第２のＩＣＮパケットがローカルに記憶されている場合、第２のＩＣＮパケットに対応するインデックスエントリに「ローカルにＩＣＮ２がある」と記録される。（３）第１のＩＣＮパケットと第２のＩＣＮパケットに対応するインデックスエントリは同じインデックスエントリである。

本発明の別の実施例では、ＩＣＮパケットに対応するインデックスエントリは、ＩＣＮパケットの識別子に従って決定することができ、たとえば、ＩＣＮパケットの識別子に従って決定されるフラグビットの位置は、インデックスエントリ表中のインデックスエントリの識別子として機能する。

一例として、インデックスエントリ表の構造はオフセットアドレスによって指示される記録表の構造と類似している。

本発明の実施例では、ステップＳ６０１、Ｓ６０３〜Ｓ６０８はステップＳ５０１〜Ｓ５０７と類似している。

本発明の実施例は、データ処理方法をさらに提供し、この方法では、第１のＩＣＮパケットがＩｎｔｅｒｅｓｔ１パケットであり、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがＤａｔａ１であり得、図７Ａは本発明の実施例におけるデータ処理方法のインタラクションプロセスのまた別の模式図である。図７Ａに示すように、本発明の実施例によるデータ処理方法のステップには、ステップＳ７１０１〜ステップＳ７１０９を含み得る。

ステップＳ７１０１、オンチップメモリはＩｎｔｅｒｅｓｔ１を受信する。

ステップＳ７１０２、オンチップメモリは、マッチングするインデックスエントリが存在するか否かを判定し、存在する場合、Ｓ７１０３を実行する。
該ステップはＳ６０２の説明を参照できる。

ステップＳ７１０３、オンチップメモリは、Ｉｎｔｅｒｅｓｔ１に対応するオフセットアドレス１１を取得する。

ステップＳ７１０４、オンチップメモリは、Ｉｎｔｅｒｅｓｔ１に対応するオフセットアドレス１１をオフチップメモリへ送信する。

ステップＳ７１０５、オフチップメモリは、オフセットアドレス１１によって指示される記録をクエリする。

ステップＳ７１０６、オフチップメモリは、オフセットアドレス１１によって指示される記録にＩｎｔｅｒｅｓｔ１の要求するＤａｔａ１の記憶アドレスが存在するか否かを判定し、存在する場合、Ｄａｔａ１を読み取り、Ｓ７１０７を実行し、存在しない場合、Ｓ７１０９を実行する。

ステップＳ７１０７、オフチップメモリはＤａｔａ１を送信する。

ステップＳ７１０８、オンチップメモリはＩｎｔｅｒｅｓｔ１の転送情報に従ってＤａｔａ１を返送する。

ステップＳ７１０９、オフチップメモリは、Ｉｎｔｅｒｅｓｔ１の転送情報をオフセットアドレス１１によって指示される記録に書き込む。

本発明の実施例は、データ処理方法をさらに提供し、この方法では、第１のＩＣＮパケットがＤａｔａ１パケットであり、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがＩｎｔｅｒｅｓｔ１であり得、図７Ｂは本発明の実施例におけるデータ処理方法のインタラクションプロセスのさらに別の模式図である。図７Ｂに示すように、本発明の実施例によるデータ処理方法のステップには、ステップＳ７２０１〜ステップＳ７２１０を含み得る。

ステップＳ７２０１、オンチップメモリはＤａｔａ１を受信する。

ステップＳ７２０２、オンチップメモリは、マッチングするインデックスエントリが存在するか否かを判定し、存在する場合、Ｓ７２０３を実行し、存在しない場合、Ｓ７２１０を実行する。
該ステップはＳ６０２の説明を参照できる。

ステップＳ７２０３、オンチップメモリはＤａｔａ１に対応するオフセットアドレス２１を取得する。

ステップＳ７２０４、オンチップメモリは、Ｄａｔａ１に対応するオフセットアドレス２１をオフチップメモリへ送信する。

ステップＳ７２０５、オフチップメモリはオフセットアドレス２１によって指示される記録をクエリする。

ステップＳ７２０６、オフチップメモリは、オフセットアドレス２１によって指示される記録にＤａｔａ１を要求するＩｎｔｅｒｅｓｔ１の転送情報が存在するか否かを判定し、存在する場合、Ｉｎｔｅｒｅｓｔ１の転送情報を読み取り、Ｓ７２０７とＳ７２０９を実行し、存在しない場合、Ｓ７２１０を実行する。

ステップＳ７２０７、オフチップメモリはＩｎｔｅｒｅｓｔ１の転送情報をオンチップメモリへ送信する。

ステップＳ７２０８、オンチップメモリはＩｎｔｅｒｅｓｔ１の転送情報に従ってＤａｔａ１を返送する。

ステップＳ７２０９、オフチップメモリはＤａｔａ１をキャッシュし、Ｄａｔａ１の記憶アドレスをオフセットアドレス２１によって指示される記録に書き込む。

ステップＳ７２０９、オフチップメモリは、Ｉｎｔｅｒｅｓｔ１の転送情報が存在しないことを示す指示情報を送信する。

ステップＳ７２１０、オンチップメモリはＤａｔａ１を捨てる。

図７Ａに示す方法に基づいて、本発明の実施例は、データ処理方法をさらに提供し、図７Ｃは本発明の実施例におけるデータ処理方法のインタラクションプロセスのさらなる模式図である。図７Ｃに示すように、本発明の実施例のステップには、ステップＳ７３０１〜ステップＳ７３１０を含み得る。

ステップＳ７３０１、オンチップメモリはＤａｔａ１を受信する。
本発明の実施例では、該ステップは、Ｓ７１０９の後で実行され得る。

ステップＳ７３０２、オンチップメモリは、マッチングするインデックスエントリが存在するか否かを判定し、存在する場合、Ｓ７３０３を実行し、存在しない場合、Ｓ７３１０を実行する。

ステップＳ７３０３、オンチップメモリは、Ｄａｔａ１に対応するオフセットアドレス１１を取得する。

ステップＳ７３０４、オンチップメモリは、Ｄａｔａ１に対応するオフセットアドレス１１を送信する。

ステップＳ７３０５、オフチップメモリは、オフセットアドレス１１によって指示される記録をクエリする。

ステップＳ７３０６、オフチップメモリは、オフセットアドレス１１によって指示される記録にＤａｔａ１を要求するＩｎｔｅｒｅｓｔ１の転送情報が存在するか否かを判定し、Ｉｎｔｅｒｅｓｔ１の転送情報を読み取り、Ｓ７３０７とＳ７３０９を実行する。

ステップＳ７３０７、オフチップメモリはＩｎｔｅｒｅｓｔ１の転送情報を送信する。

ステップＳ７３０８、オンチップメモリはＩｎｔｅｒｅｓｔ１の転送情報に従って、Ｄａｔａ１を返送する。

ステップＳ７３０９、オフチップメモリは、Ｄａｔａ１をキャッシュし、Ｄａｔａ１の記憶アドレスをオフセットアドレス２１によって指示される記録に書き込む。

ステップＳ７３１０、オンチップメモリはＤａｔａ１を捨てる。

実施例５
本発明の実施例は、ローカルに記憶されているＤａｔａパケット又はＩｎｔｅｒｅｓｔパケットの種類を高速で決定することで、ノードがローカルに記憶されているＤａｔａパケット又はＩｎｔｅｒｅｓｔパケットを高速で把握できるようにするデータ処理方法をさらに提供し、それにより、ノードの検索効率を向上させることができる。該実施形態は、ＩＣＮネットワークにおいて本ノードに記憶されたデータを共有することにも適用できる。

図８は、本発明の実施例におけるデータ処理方法の別の模式的フローチャートである。図８に示すように、本発明の実施例のステップには、ステップＳ８０１〜ステップＳ８０３を含み得る。

ステップＳ８０１、第１のＩＣＮパケットを取得する。
第１のＩＣＮパケットは興味Ｉｎｔｅｒｅｓｔパケット又はデータＤａｔａパケットである。

ステップＳ８０２、位置決め関数に従って、インデックスユニットにおいて第１のＩＣＮパケットに対応するフラグビットの位置を特定する。

ステップＳ８０３、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行う。
インデックスユニットにおけるフラグビットの値は、フラグビットに対応するＩｎｔｅｒｅｓｔパケット及び／又はＤａｔａパケットがローカルに記憶されているか否かを示す。

本発明の実施例では、ノードは、ＩＣＮパケットを受信しＩＣＮパケットの関連情報を記憶した後、インデックスユニットにおける該ＩＣＮパケットに対応するフラグビットを有効と設定することができる。例を挙げると、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行う上記ステップは、第１のＩＣＮパケットがローカルに記憶されている場合、第１のＩＣＮパケットに対応するフラグビットの値を有効と設定するステップを含み得る。一例として、Ｓ７１０９、Ｓ７２０９又はＳ７３０９の後に、ＩＣＮパケットに対応するフラグビットの値を有効と設定することができる。本発明の別の実施例では、ノードが有効になるときにいくつかのＤａｔａデータを記憶していると、ノードが有効になるときに、これらＤａｔａパケットに対応するフラグビットを有効とすることができる。

本発明の実施例では、位置決め関数は、インデックスユニットにおいていずれかのＩＣＮパケットに対応するフラグビットの位置を特定することができる。一例として、ＩＣＮパケットの識別子に従ってインデックスユニットにおいてＩＣＮパケットに対応するフラグビットの位置を特定する。たとえば、ＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、Ｉｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットの名に従ってインデックスユニットにおいて該Ｉｎｔｅｒｅｓｔパケットに対応するフラグビットの位置を特定することができる。ＩＣＮパケットがＤａｔａパケットである場合、Ｄａｔａパケット名に従ってインデックスユニットにおいて該Ｄａｔａパケットに対応するフラグビットの位置を特定することができる。例を挙げると、位置決め関数は、Ｋ個のハッシュ関数であり、ＩＣＮパケットの識別子のそれぞれがＫ個のハッシュ関数に入力されると、Ｋ個の結果が得られ、一例として、Ｋ個の結果はＫ個の「１」であるか、Ｋ個の結果は１個の「０」とＫ−１個の「１」であるか、Ｋ個の結果は１個の「１０」、１個の「１１」及びＫ−２個の「００」などである。本発明の別の実施例では、Ｋ個の結果は、対応するＫ個の位置決め関数の順序に従って並べられてＭ桁の２進数とすることができ、該Ｍ桁の２進数は記録表へのオフセットアドレスとすることができる。

本発明の実施例では、インデックスユニットは、たとえばビット配列であり、１つのＩＣＮパケットがインデックスユニットにおける１つのビット又は複数のビットに対応することができ、つまり、インデックスユニットにおいてＩＣＮパケットに対応するフラグビットは１つ又は複数のビットである。一例として、ＩＣＮパケットに対応するビットの値が１である場合、ＩＣＮに対応するフラグビットを有効と決定し、ＩＣＮパケットに対応するビットの値がすべて０ではない場合、ＩＣＮパケットに対応するフラグビットを無効と決定する。

本発明の別の実施例では、フラグビットの数を減らし、さらにインデックスユニットの記憶スペース及びネットワークで共有するために伝送すべきインデックスユニットの伝送データ量を減少させるために、圧縮フラグビットを各ＩＣＮパケットに対応するフラグビットとする実施形態を取ってもよい。

例を挙げると、位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定する上記ステップは、まず、前記位置決め関数に従って、前記第１のＩＣＮパケットが前記インデックスユニットにマッピングする非圧縮フラグビットの位置を特定するステップと、次に、前記第１のＩＣＮパケットに対応する非圧縮フラグビットの位置に対して圧縮センシングを行い、前記第１のＩＣＮパケットに対応する圧縮フラグビットの位置を得るステップと、前記第１のＩＣＮパケットに対応する圧縮フラグビットの位置を前記第１のＩＣＮに対応するフラグビットの位置とするステップとによって実施されてもよく、インデックスユニットにおける非圧縮フラグビットの総数が、前記インデックスユニットにおける圧縮フラグビットの総数よりも大きい。本発明の別の実施例では、非圧縮フラグビットの総数はＭ桁、たとえば３２桁であってもよく、圧縮フラグビットの総数はＮ桁、たとえば１８桁であってもよい。

本発明の実施例では、本ノードに記憶されたＤａｔａパケット又はＩｎｔｅｒｅｓｔパケットの情報の種類をＩＣＮネットワーク中のほかのノードへ共有するために、第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行う前記ステップの後、前記方法は、インデックスユニットをほかのノードへ送信するステップをさらに含み得る。

本発明の別の実施例では、フラグビットはオンチップメモリに記憶され、一例として、オンチップメモリのＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒ中のビット配列の各ビットをノードに記憶されたＩＣＮパケットに対応するフラグビットとする。この場合、インデックスユニットをほかのノードへ送信する上記ステップは、ＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒ中のビット配列をほかのノードへ送信するステップを含み得る。つまり、転送プレーンがＣＳ中のキャッシュ情報を共有する必要があるときに、オンチップメモリにおけるＣｏｍｐｒｅｓｓｅｄＢｌｏｏｍｆｉｌｔｅｒのビット配列をネットワークへ伝送すれば、情報の共有を実現できる。

本発明の実施例では、位置決め関数に従って、インデックスユニットにおいて第１のＩＣＮパケットに対応するフラグビットの位置を特定する上記ステップは、第１のＩＣＮパケットが第１のＤａｔａパケットである場合、第１のＤａｔａパケットの識別子及び位置決め関数に従って、第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、第１のＩＣＮパケットが第２のＩｎｔｅｒｅｓｔパケットであり、第２のＩｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットが第２のＤａｔａパケットである場合、第２のＤａｔａパケットの識別子及び前記位置決め関数に従って、第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップとによって実施できる。

本発明の別の実施例では、前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行う上記ステップの後、前記方法は、前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定し、前記第１のオフセットアドレスによって指示される記録は前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットの転送情報又は記憶アドレスを記憶することに用いられるステップと、次に、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、をさらに含み得る。第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップの実施形態については、本発明のほかの実施例における関連説明を参照すればよい。

本発明の別の実施例では、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定する上記ステップの前に、前記方法は、第１のＩＣＮパケットに対応する第２のＩＣＮパケットのフラグビットが有効であるか否かを判定するステップと、第１のＩＣＮパケットに対応する第２のＩＣＮパケットのフラグビットが有効である場合、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定するステップを実行するステップと、をさらに含み得る。

なお、ノードが第１のＩＣＮパケットを受信すると、インデックスユニット中の第２のＩＣＮパケットに対応するフラグビットの値をクエリすることにより、ノードに第２のＩＣＮパケットが記憶されている可能性があるか否かを予備判定し、第２のＩＣＮパケットが存在する可能性がある場合、第２のＩＣＮパケットに対応するフラグビットの値に従ってオフセットアドレスを決定し、オフセットアドレスによって指示される記録表はオフチップメモリに記憶され、オフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う。

上記アルゴリズムの説明から明らかなように、ＣＭａＰＩＴ＆ＣＳ記憶構造を使用すると、名称データの検索を効果的に簡素化させ、オンチップメモリ中のインデックス構造の検索頻度及びオフチップメモリのうちの低速メモリへのアクセス回数を減少させることができる。また、ＣＭａＰＩＴ＆ＣＳでは、ＩｎｔｅｒｅｓｔパケットであるかＤａｔａパケットであるかを問わず、検索時間の複雑度がすべてＣｏＭＢＦにより决定されることが明らかであり、その時間複雑度は。

上記実施例に基づいて、本発明の実施例は、データ処理方法をさらに提供し、図９は本発明の実施例におけるデータ処理方法のまた別の模式的フローチャートである。位置決め関数に従って、インデックスユニットにおいて第１のＩＣＮパケットに対応するフラグビットの位置を特定する上記ステップの後、本発明の実施例の方法には、ステップＳ９０１〜ステップＳ９０８を含み得る。

ステップＳ９０１、第１のＩＣＮパケットを取得する。
該ステップはＳ８０１と類似している。

ステップＳ９０２、位置決め関数に従って、インデックスユニットにおいて第１のＩＣＮパケットに対応するフラグビットの位置を特定する。
該ステップはＳ８０２と類似している。

ステップＳ９０３、第１のＩＣＮパケットに対応するフラグビットの位置に従って、第１のＩＣＮパケットに対応するフラグビットの値について設定を行う。
該ステップはＳ８０３と類似している。

ステップＳ９０４、第３のＩＣＮパケットを取得する。
第３のＩＣＮパケットはＩｎｔｅｒｅｓｔパケットであってもよく、Ｄａｔａパケットであってもよい。

ステップＳ９０５、位置決め関数に従って、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットの位置を特定する。

本発明の実施例では、位置決め関数はＫ個のハッシュ関数であってもよく、この場合、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットの位置を特定する上記ステップは以下の実施形態を取ることができる。例を挙げると、ＩＣＮパケットの識別子がＫ個のハッシュ関数に入力され、Ｋ個のハッシュ関数の計算結果がＫ個のハッシュ関数の順序に従って並べられて２進数とすることができ、２進数のビットの値が１であるビットの位置をインデックスユニットにおいてＩＣＮパケットに対応するフラグビットの位置とする。

ステップＳ９０６、第３のＩＣＮパケットに対応するフラグビットの値をクエリする。

本発明の実施例では、位置決め関数に従って、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットの位置を特定する上記ステップの後、本発明の実施例の方法は、ステップＳ９０７とステップＳ９０８をさらに含み得る。

ステップＳ９０７、第３のＩＣＮパケットに対応するフラグビットの位置に従って、第３のＩＣＮパケットに対応する第２のオフセットアドレスを決定する。

ステップＳ９０８、第３のＩＣＮパケットに対応する第２のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う。
第２のオフセットアドレスによって指示される記録は、第３のＩＣＮパケットに対応する第４のＩＣＮパケットの転送情報又は記憶アドレスを記憶することに用いられ得る。

本発明の実施例では、第３のＩＣＮパケットがＤａｔａパケットである場合、位置決め関数に従って、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットを決定する上記ステップは、位置決め関数及び第３のＩＣＮパケットの識別子に従って、第３のＩＣＮパケットに対応するフラグビットを決定するステップを含んでもよく、この場合、第３のＩＣＮパケットに対応するフラグビットの値をクエリする上記ステップは、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットの位置の値が有効であるか否かをクエリするステップと、有効である場合、第３のＩＣＮパケットの識別子に従って、第３のＩＣＮパケットに対応する第２のオフセットアドレスを取得するステップと、さらに、第２のオフセットアドレスによって指示される記録に前記第３のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットの転送情報が記憶されている場合、前記第３のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットの転送情報に従って、前記第３のＩＣＮパケットを返送するステップと、を含んでもよい。

本発明の実施例では、第３のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、第２のオフセットアドレスを取得する上記ステップは、位置決め関数及び第３のＩＣＮパケットの要求するＤａｔａパケットの識別子に従って、第３のＩＣＮパケットに対応するフラグビットを決定するステップを含んでもよく、この場合、第３のＩＣＮパケットに対応するフラグビットの値をクエリする上記ステップは、インデックスユニットにおいて第３のＩＣＮパケットに対応するフラグビットの位置の値が有効であるか否かをクエリするステップと、有効である場合、第３のＩＣＮパケットの識別子に従って、第３のＩＣＮパケットに対応する第２のオフセットアドレスを取得するステップと、さらに、第２のオフセットアドレスによって指示される記録に第３のＩＣＮパケットの要求するＤａｔａパケットの記憶アドレスが記憶されている場合、第３のＩＣＮパケットの要求するＤａｔａパケットの記憶アドレスから第３のＩＣＮパケットの要求するＤａｔａパケットを読み取り、第３のＩＣＮパケットの転送情報に従って、第３のＩＣＮパケットの要求するＤａｔａパケットを返送するステップとを含んでもよい。

なお、本実施例では、ほかの実施例と同じステップや概念の解釈については、ほかの実施例の記載を参照すればよい。本発明の実施例のほかの技術的効果については、ほかの実施例の記載を参照すればよく、ここで詳しく説明しない。

実施例６
以下、本発明の実施例によるデータ処理方法を例示的に説明する。

一例では、ＣＭａＰＩＴ＆ＣＳ記憶構造においてＩｎｔｅｒｅｓｔパケットを検索する処理プロセスは、以下のとおりである。

該記憶構造では、Ｋ＝３個のハッシュ関数が設定され、ＣｏＭＢＦデータ構造中のＢｌｏｏｍｆｉｌｔｅｒのサイズが３２ビットに設定され、ＣｏｍｐｒｅｓｓｅｄＵｎｉｔのサイズが１８ビットに設定され、さらに、ＣｏｍｐｒｅｓｓｅｄＵｎｉｔが６等分されている。それに対応するマッピング配列ＭＡが６ビットに設定され、つまり、該記憶構造は、ＰａｃｋｅｔＳｔｏｒｅにおいて２６個の要素を記憶することができる。なお、圧縮ユニットの等分数とマッピング配列のビット数が同じでなければならない。

このようなシステムにおいて、／ｎｄｎ／ＵＡ／ｖｉｄｅｏｓ及び／ｎｄｎ／ＵＡ／ｍａｐｓと命名される２つのＩｎｔｅｒｅｓｔパケットは順次記憶構造に入力される。Ｉｎｔｅｒｅｓｔパケットが入力されるたびに、マッピング配列ＭＡは全０状態に初期化される。なお、／ｎｄｎ／ＵＡ／ｖｉｄｅｏｓ及び／ｎｄｎ／ＵＡ／ｍａｐｓと命名される２つのＩｎｔｅｒｅｓｔパケットは、２つのＩｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットの名称がそれぞれ／ｎｄｎ／ＵＡ／ｖｉｄｅｏｓと／ｎｄｎ／ＵＡ／ｍａｐｓであることを意味する。

一番目のＩｎｔｅｒｅｓｔパケットが入力されるとき、まず、Ｉｎｔｅｒｅｓｔパケットの名称／ｎｄｎ／ＵＡ／ｖｉｄｅｏｓがＣＭａＰＩＴ＆ＣＳ記憶構造に入力され、Ｂｌｏｏｍｆｉｌｔｅｒ中の第６ビット、第１４ビット、第２０ビットがハッシュマッピングされ、且つこの３つのビットはすべて１であり、つまり、Ｉｎｔｅｒｅｓｔパケットが該構造に存在することを示す。圧縮センシング後、ＣｏｍｐｒｅｓｓｅｄＵｎｉｔの第２部分、第４部分、第５部分にハッシュマッピングが存在するため、マッピング配列ＭＡの第２ビット、第４ビット、第５ビットの数値が１に設定され、ほかの位置の数値が０に設定される。最終的に得られたマッピング配列ＭＡの値は０１０１１０であり、即ち、ＩｎｔｅｒｅｓｔパケットのＰａｃｋｅｔＳｔｏｒｅでのオフセットアドレスは０１０１１０である。次に、検出した結果、ＰａｃｋｅｔＳｔｏｒｅの対応する記録にＣＳメモリへのポインタが記載されており、即ち、一番目のＩｎｔｅｒｅｓｔパケットに対応するＤａｔａパケットが存在し、最後に、該Ｄａｔａパケットを読み取る。なお、ＰａｃｋｅｔＳｔｏｒｅの対応する記録とは、オフセットアドレスによって指示される記録表中の記録である。

同様に、／ｎｄｎ／ＵＡ／ｍａｐｓと命名されるＩｎｔｅｒｅｓｔパケットも該記憶構造に存在し、そのＰａｃｋｅｔＳｔｏｒｅでのオフセットアドレスが１１０１００である。次に、検出した結果、ＰａｃｋｅｔＳｔｏｒｅの対応する記録にはＣＳメモリへのポインタが記載されておらず、即ち二番目のＩｎｔｅｒｅｓｔパケットに対応するＤａｔａパケットが存在せず、最後に、該記録のＩｎｔｅｒｅｓｔパケットの転送情報を更新し、Ｄａｔａパケットが到着するまで待つ。

別の例では、ＣＭａＰＩＴ＆ＣＳ記憶構造においてＤａｔａパケットを検索する処理プロセスは以下のとおりである。

該記憶構造では、Ｋ＝３個のハッシュ関数が使用され、ＣｏＭＢＦデータ構造中のＢｌｏｏｍｆｉｌｔｅｒのサイズが３２ビットに設定され、ＣｏｍｐｒｅｓｓｅｄＵｎｉｔのサイズが１８ビットに設定され、さらにＣｏｍｐｒｅｓｓｅｄＵｎｉｔが６等分されている。それに対応するマッピング配列ＭＡが６ビットに設定され、したがって、該記憶構造は、ＰａｃｋｅｔＳｔｏｒｅにおいて２６個の要素を記憶することができる。

このようなシステムにおいて、／ｎｄｎ／ＵＡ／ｍａｐｓ及び／ＴＪＵ／ｖｉｄｅｏｓと命名される２つのＤａｔａパケットは順次入力される。Ｄａｔａパケットを入力するたびに、マッピング配列ＭＡは全０状態に初期化される。なお、／ｎｄｎ／ＵＡ／ｍａｐｓ及び／ＴＪＵ／ｖｉｄｅｏｓと命名される２つのＤａｔａパケットは、この２つのＤａｔａパケットの名称がそれぞれ／ｎｄｎ／ＵＡ／ｍａｐｓと／ＴＪＵ／ｖｉｄｅｏｓであることを意味する。

一番目のＤａｔａパケットが入力されるとき、まず、Ｄａｔａパケットの名称／ｎｄｎ／ＵＡ／ｍａｐｓがＣＭａＰＩＴ＆ＣＳ記憶構造に入力され、Ｂｌｏｏｍｆｉｌｔｅｒ中の第２ビット、第５ビット、第１６ビットがハッシュマッピングされ、且つこの３つのビットはすべて１であり、つまり、Ｄａｔａパケットが該構造に存在することを示す。圧縮センシング後、ＣｏｍｐｒｅｓｓｅｄＵｎｉｔの第１部分、第２部分、第４部分にハッシュマッピングが存在するため、マッピング配列ＭＡの第１ビット、第２ビット、第４ビットの数値が１に設定され、ほかの位置の数値が０に設定される。最終的に得られたマッピング配列ＭＡの値は１１０１００であり、即ち、ＤａｔａパケットのＰａｃｋｅｔＳｔｏｒｅでのオフセットアドレスは１１０１００である。次に、検出した結果、ＰａｃｋｅｔＳｔｏｒｅの対応する記録に、対応するＩｎｔｅｒｅｓｔパケットの転送情報が記載されており、該転送情報に従って該Ｄａｔａパケットを返送する。また、ＰａｃｋｅｔＳｔｏｒｅには、該ＤａｔａパケットのＣＳメモリでの記憶位置を記録する。同様に、／ＴＪＵ／ｖｉｄｅｏｓと命名されるＤａｔａパケットは、Ｂｌｏｏｍｆｉｌｔｅｒの第１ビット、第７ビット、第２１ビットでハッシュマッピングされるが、この３つのビットはすべて１ではなく、即ち、ＣｏＭＢＦにはマッチング記録がなく、したがって、該Ｄａｔａパケットを捨てる。なお、ＰａｃｋｅｔＳｔｏｒｅの対応する記録とは、オフセットアドレスによって指示される記録表中の記録である。

本発明の実施例は、ＰＩＴ表とＣＳメモリインデキシングを組み合わせて、即ち、ＣｏＭＢＦを利用して、統一した複合記憶構造ＣＭａＰＩＴ＆ＣＳを構築し、それをインデキシング結果と呼ぶこともできる。データの直接インデキシングと共有が可能である高効率データ構造ＣｏＭＢＦを構築することにより、ＣＭａＰＩＴ＆ＣＳはデータパケットの処理における転送プレーンの検索を減少させ、検索性能を向上させることができる。さらに、転送プレーンの記憶消費を低減させ、名称データの検索速度を向上させ、検索性能を高める。

本発明の実施例は、データ処理機器１０００をさらに提供する。図１０は、本発明の実施例におけるデータ処理機器の構造模式図である。図１０に示すように、該機器は、プロセッサ１００１と、プロセッサ上で実行可能なコンピュータプログラムを記憶するためのメモリ１００２と、を備える。

プロセッサ１００１は、前記コンピュータプログラムを実行すると、図３〜図７Ｃのいずれかに示すデータ処理方法のステップ、及び／又は、図８〜図９のいずれかに示すデータ処理方法のステップを実行する。

本発明の実施例では、データ処理機器１０００は、インタフェース１００３やバス１００４などをさらに含んでもよく、インタフェース１００３は、ＩＣＮパケットの受送信又はインデックスユニットの送信に用いられ、バス１００４はプロセッサ１００１、メモリ１００２とインタフェース１００３との間のデータの交換に用いられる。

本発明の実施例では、データ処理機器は、ＩＣＮネットワークにおけるノードに配置されてもよく、一例として、中間ノードに配置されてもよいし、両端ノードに配置されてもよい。本発明の別の実施例では、データ処理機器はルータ又は端末であり得る。

なお、本実施例では、ほかの実施例と同じステップや概念の解釈については、ほかの実施例の記載を参照すればよく、ここで詳しく説明しない。本発明の実施例のほかの技術的効果については、ほかの実施例の記載を参照すればよく、ここで詳しく説明しない。

本発明の実施例は、コンピュータ読み取り可能な記憶媒体をさらに提供し、前記コンピュータ読み取り可能な記憶媒体には、データ処理プログラムが記憶されており、前記データ処理プログラムは、プロセッサにより実行されると、上記実施例に示すデータ処理方法のステップを実現する。

実際の用途では、上記実施例における受信ユニット、取得ユニット、処理ユニット、及び送信ユニットはすべて、無線データ送信機器の中央処理ユニット（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ、ＣＰＵ）、マイクロプロセッサ（ＭｉｃｒｏＰｒｏｃｅｓｓｏｒＵｎｉｔ、ＭＰＵ）、デジタルシグナルプロセッサ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ、ＤＳＰ）、又はフィールドプログラマブルゲートアレイ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ、ＦＰＧＡ）などによって実現することができる。

当業者が理解できるように、本発明の実施例は、方法、システム、又はコンピュータプログラム製品として提供され得る。したがって、本発明は、ハードウェアの実施例、ソフトウェアの実施例、又はソフトウェアとハードウェアを組み合わせた実施例の形を採用することができる。さらに、本発明は、コンピュータ使用可能なプログラムコードを含む１つ又は複数のコンピュータ使用可能な記憶媒体（磁気ディスク記憶装置、光記憶装置などを含むが、これらに限定されない）上に実現され得るコンピュータプログラム製品の形を採用することができる。

本発明は、本発明の実施例による方法、機器（システム）、及びコンピュータプログラム製品のフローチャート及び／又はブロック図を参照しながら説明される。なお、フローチャート及び／又はブロック図の各プロセス及び／又はブロック、ならびにフローチャート及び／又はブロック図のプロセス及び／又はブロックの組み合わせは、コンピュータプログラム命令によって実現できる。これらのコンピュータプログラム命令は、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ、又はその他のプログラム可能なデータ処理機器のプロセッサに提供してマシンを生成し、それにより、コンピュータ又はその他のプログラム可能なデータ処理機器のプロセッサによって実行される命令を通じて、フローチャートの１つ又は複数のプロセス及び／又はブロック図の１つのブロック又は複数のブロックで指定された機能を実現する装置が構成される。

これらのコンピュータプログラム命令はまた、コンピュータ又は他のプログラム可能なデータ処理機器を特定の方法で作動するように案内することができるコンピュータ読み取り可能なメモリに格納でき、このコンピュータ読み取り可能なメモリに格納された命令は、命令機器を含む製造品を生成し、この命令機器は、フローチャートの１つのプロセス又は複数のプロセス、及び／又はブロック図の１つのブロック又は複数のブロックで指定された機能を実現する。

これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能なデータ処理機器にロードすることもでき、これにより、一連の操作ステップがコンピュータ又は他のプログラム可能な機器で実行され、コンピュータにより実現される処理が生成され、このようにして、コンピュータ又は他のプログラム可能な機器で実行される命令は、フローチャートの１つ又は複数のプロセス、及び／又はブロック図の１つ又は複数のブロックで指定された機能を実現するためのステップを提供する。

以上は、本発明の好ましい実施例に過ぎず、本発明の保護範囲を限定するものではない。

本発明の実施例は、データ処理方法をさらに提供し、この方法では、第１のＩＣＮパケットがＤａｔａ１パケットであり、第１のＩＣＮパケットに対応する第２のＩＣＮパケットがＩｎｔｅｒｅｓｔ１であり得、図７Ｂは本発明の実施例におけるデータ処理方法のインタラクションプロセスのさらに別の模式図である。図７Ｂに示すように、本発明の実施例によるデータ処理方法のステップには、ステップＳ７２０１〜ステップＳ７２１１を含み得る。

ステップＳ７２１０、オフチップメモリは、Ｉｎｔｅｒｅｓｔ１の転送情報が存在しないことを示す指示情報を送信する。

ステップＳ７２１１、オンチップメモリはＤａｔａ１を捨てる。

上記アルゴリズムの説明から明らかなように、ＣＭａＰＩＴ＆ＣＳ記憶構造を使用すると、名称データの検索を効果的に簡素化させ、オンチップメモリ中のインデックス構造の検索頻度及びオフチップメモリのうちの低速メモリへのアクセス回数を減少させることができる。

Claims

情報指向型ネットワークＩＣＮにおけるノードに適用されるデータ処理方法であって、
第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップと、
前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、を含み、
前記第１のオフセットアドレスによって指示される記録は、前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットがローカルに記憶されている場合、前記第２のＩＣＮパケットの記憶アドレス又は前記第２のＩＣＮパケットの転送情報を記憶することに用いられる、データ処理方法。
前記第１のＩＣＮパケットが興味Ｉｎｔｅｒｅｓｔパケットであり、前記第１のＩＣＮに対応する第２のＩＣＮパケットが前記第１のＩＣＮパケットの要求するデータＤａｔａパケットである場合、前記第１のオフセットアドレスによって指示される記録は、前記第２のＩＣＮパケットがローカルに記憶されている場合、前記第２のＩＣＮパケットの記憶アドレスを記憶することに用いられ、
前記第１のＩＣＮパケットがＤａｔａパケットであり、前記第１のＩＣＮに対応する第２のＩＣＮパケットが前記第１のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットである場合、前記第１のオフセットアドレスによって指示される記録は、前記第２のＩＣＮパケットがローカルに記憶されている場合、前記第２のＩＣＮパケットの転送情報を記憶することに用いられる、請求項１に記載の方法。
前記第１のオフセットアドレスによって指示される記録は、さらに、前記第１のＩＣＮパケットがローカルに記憶された後、前記第１のＩＣＮパケットの記憶アドレス又は前記第１のＩＣＮパケットの転送情報を記憶することに用いられ、
前記第１のＩＣＮパケットの転送情報又は記憶アドレスを前記第１のオフセットアドレスによって指示される記録に書き込むステップをさらに含む、請求項１に記載の方法。
前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う前記ステップは、
前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のオフセットアドレスによって指示される記録に、前記第１のＩＣＮパケットの要求する前記Ｄａｔａパケットである前記第２のＩＣＮパケットの記憶アドレスが記憶されているか否かをクエリし、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの記憶アドレスが記憶されていると、前記第２のＩＣＮパケットの記憶アドレスによって指示される記憶スペースから前記第２のＩＣＮパケットを読み取り、前記第１のＩＣＮパケットの転送情報に従って前記第２のＩＣＮパケットを返送するステップと、
前記第１のＩＣＮパケットがＤａｔａパケットである場合、前記第１のオフセットアドレスによって指示される記録に、前記第１のＩＣＮパケットを要求するＩｎｔｅｒｅｓｔパケットである前記第２のＩＣＮパケットの転送情報が記憶されているか否かをクエリし、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの転送情報が記憶されていると、前記第２のＩＣＮパケットの転送情報に従って、前記第１のＩＣＮパケットを返送するステップと、を含む、請求項１に記載の方法。
前記第２のＩＣＮパケットに対応する第２のオフセットアドレスは前記第１のオフセットアドレスと同じであり、前記第１のオフセットアドレスによって指示される記録は、さらに、前記第１のＩＣＮパケットがローカルに記憶された後、前記第１のＩＣＮパケットの記憶アドレス又は前記第１のＩＣＮパケットの転送情報を記憶することに用いられ、
前記第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う前記ステップは、
前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの記憶アドレスが記憶されていないと、前記第１のオフセットアドレスによって指示される記録に記憶された前記第１のＩＣＮパケットの転送情報を更新するステップと、
前記第１のＩＣＮパケットがＤａｔａパケットである場合、前記第１のオフセットアドレスによって指示される記録に前記第２のＩＣＮパケットの転送情報が記憶されていると、前記第１のＩＣＮパケットをキャッシュし、前記第１のＩＣＮパケットの記憶アドレスを前記第１のオフセットアドレスによって指示される記録に書き込むステップとをさらに含む、請求項４に記載の方法。
第３のＩＣＮパケットに対応する第３のオフセットアドレスを取得し、
前記第３のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行い、
前記第３のオフセットアドレスが前記第１のオフセットアドレスと同じである場合、前記第３のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行う前記ステップは、
前記第１のＩＣＮがＩｎｔｅｒｅｓｔパケットであり、前記第３のＩＣＮパケットが前記第１のＩＣＮの要求するＤａｔａパケットであり、クエリした結果、前記第３のオフセットアドレスによって指示される記録に前記第１のＩＣＮパケットの転送情報が記憶されている場合、クエリした前記第１のＩＣＮパケットの転送情報に従って、前記第３のＩＣＮパケットを返送するステップと、
前記第１のＩＣＮがＤａｔａパケットであり、前記第３のＩＣＮパケットが前記第１のＩＣＮを要求するＩｎｔｅｒｅｓｔパケットであり、クエリした結果、前記第１のオフセットアドレスによって指示される記録に前記第１のＩＣＮパケットの記憶アドレスが記憶されている場合、クエリした前記第１のＩＣＮパケットの記憶アドレスによって指示される記憶スペースから前記第１のＩＣＮパケットを読み取り、第３のＩＣＮパケットの転送情報に従って、読み取った前記第１のＩＣＮパケットを返送するステップとを含む、請求項３又は５に記載の方法。
前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する前記ステップは、
前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のＩＣＮパケットの要求する第２のＩＣＮパケットの識別子を取得し、前記第１のＩＣＮパケットの要求する第２のＩＣＮパケットの識別子に従って前記第１のオフセットアドレスを取得するステップと、
前記第１のＩＣＮパケットがＤａｔａパケットである場合、前記第１のＩＣＮパケットの識別子を取得し、前記第１のＩＣＮパケットの識別子に従って前記第１のオフセットアドレスを取得するステップと、を含む、請求項１に記載の方法。
第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する前記ステップは、
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のオフセットアドレスを決定するステップと、を含み、
前記インデックスユニットにおけるフラグビットの値は、フラグビットに対応するＩｎｔｅｒｅｓｔパケット及び／又はＤａｔａパケットがローカルに記憶されているか否かを示す、請求項１〜５、７のいずれか１項に記載の方法。
第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得する前記ステップの前に、
前記第１のＩＣＮパケットを取得するステップと、
前記第１のＩＣＮパケット及び／又は前記第１のＩＣＮパケットに対応する前記第２のＩＣＮパケットがローカルに記憶されているか否かを記録する、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定するステップと、
前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在する場合、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを取得するステップを実行するステップと、を含む、請求項１〜５、７のいずれか１項に記載の方法。
前記第１のＩＣＮパケットがＤａｔａパケットであり、前記第２のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、
前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在しない場合、前記第１のＩＣＮパケットを捨てるステップをさらに含む、請求項９に記載の方法。
前記第１のＩＣＮパケットがＤａｔａパケットであり、前記第２のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットである場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定する前記ステップは、
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定し、前記インデックスユニットにおけるフラグビットの値が、フラグビットに対応するＤａｔａパケットがローカルに記憶されているか否かを示すステップと、
前記第１のＩＣＮパケットに対応するフラグビットの値をクエリするステップと、
前記第１のＩＣＮパケットに対応するフラグビットの値が有効である場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、を含む、請求項９に記載の方法。
前記第１のＩＣＮパケットがＩｎｔｅｒｅｓｔパケットであり、前記第２のＩＣＮパケットが前記第１のＩＣＮパケットの要求するＤａｔａパケットである場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在するか否かを判定する前記ステップは、
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応する前記第２のＩＣＮパケットの対応するフラグビットの位置を特定するステップと、
前記第２のＩＣＮパケットに対応するフラグビットの値をクエリするステップと、
前記第２のＩＣＮパケットに対応するフラグビットの値が有効である場合、前記第１のＩＣＮパケットの識別子とマッチングするインデックスエントリが存在すると判定するステップと、を含む、請求項９に記載の方法。
情報指向型ネットワークＩＣＮにおけるノードに適用されるデータ処理方法であって、
興味Ｉｎｔｅｒｅｓｔパケット又はデータＤａｔａパケットである第１のＩＣＮパケットを取得するステップと、
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行うステップと、を含み、
前記インデックスユニットにおけるフラグビットの値は、フラグビットに対応するＩｎｔｅｒｅｓｔパケット及び／又はＤａｔａパケットがローカルに記憶されているか否かを示す、データ処理方法。
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定する前記ステップは、
前記位置決め関数に従って、前記第１のＩＣＮパケットが前記インデックスユニットにマッピングする非圧縮フラグビットの位置を特定するステップと、
前記第１のＩＣＮパケットに対応する非圧縮フラグビットの位置に対して圧縮センシングを行い、前記第１のＩＣＮパケットに対応する圧縮フラグビットの位置を得るステップと、
前記第１のＩＣＮパケットに対応する圧縮フラグビットの位置を前記第１のＩＣＮに対応するフラグビットの位置とするステップと、を含み、
前記インデックスユニットにおける非圧縮フラグビットの総数が、前記インデックスユニットにおける圧縮フラグビットの総数よりも大きい、請求項１３に記載の方法。
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値について設定を行う前記ステップは、
前記第１のＩＣＮパケットがローカルに記憶されている場合、前記第１のＩＣＮパケットに対応するフラグビットの値を有効と設定するステップを含み、
前記第１のＩＣＮパケットに対応するフラグビットの値を有効と設定した後、前記方法は、前記インデックスユニットをほかのノードへ送信するステップをさらに含む、請求項１３又は１４に記載の方法。
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定する前記ステップは、
前記第１のＩＣＮパケットが第１のＤａｔａパケットである場合、前記第１のＤａｔａパケットの識別子及び前記位置決め関数に従って、前記第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、
前記第１のＩＣＮパケットが第２のＩｎｔｅｒｅｓｔパケットであり、前記第２のＩｎｔｅｒｅｓｔパケットの要求するＤａｔａパケットが第２のＤａｔａパケットである場合、前記第２のＤａｔａパケットの識別子及び前記位置決め関数に従って、前記第１のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、を含む、請求項１３又は１４に記載の方法。
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応するフラグビットの値についてクエリ又は設定を行う前記ステップの後、
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定し、前記第１のオフセットアドレスによって指示される記録は、前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットの転送情報又は記憶アドレスを記憶することに用いられるステップと、
前記第１のＩＣＮパケットに対応する第１のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、をさらに含む、請求項１３に記載の方法。
前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定する前記ステップの前に、
前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットのフラグビットが有効であるか否かを決定するステップと、
前記第１のＩＣＮパケットに対応する第２のＩＣＮパケットのフラグビットが有効である場合、前記第１のＩＣＮパケットに対応するフラグビットの位置に従って、前記第１のＩＣＮパケットに対応する第１のオフセットアドレスを決定するステップを実行するステップと、をさらに含む、請求項１７に記載の方法。
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの位置を特定する前記ステップの後、
第３のＩＣＮパケットを取得するステップと、
前記位置決め関数に従って、前記インデックスユニットにおいて前記第３のＩＣＮパケットに対応するフラグビットの位置を特定するステップと、
前記第３のＩＣＮパケットに対応するフラグビットの値をクエリするステップと、をさらに含む、請求項１７に記載の方法。
前記位置決め関数に従って、前記インデックスユニットにおいて前記第３のＩＣＮパケットに対応するフラグビットの位置を特定する前記ステップの後、
前記第３のＩＣＮパケットに対応するフラグビットの位置に従って、前記第３のＩＣＮパケットに対応する第２のオフセットアドレスを決定し、前記第２のオフセットアドレスによって指示される記録は、前記第３のＩＣＮパケットに対応する第４のＩＣＮパケットの転送情報又は記憶アドレスを記憶することに用いられるステップと、
前記第３のＩＣＮパケットに対応する第２のオフセットアドレスによって指示される記録をクエリし、クエリ結果に従ってデータ処理を行うステップと、をさらに含む、請求項１９に記載の方法。
前記位置決め関数はＫ個のハッシュ関数であり、前記インデックスユニットはＭ個のフラグビットを含み、ここで、ＭとＫは１以上の整数であり、且つＭはＫ以上であり、
いずれか１つのＩＣＮパケットについて、前記位置決め関数に従って、インデックスユニットにおいてＩＣＮパケットに対応するフラグビットの値を決定するステップは、
前記ＩＣＮパケット及び前記位置決め関数に従って、前記インデックスユニットのＭ個のフラグビットのうち前記ＩＣＮパケットに対応するＫ個のフラグビットの値を決定するステップを含む、請求項１３又は１４に記載の方法。
位置決め関数に従って、インデックスユニットにおいて前記第１のＩＣＮパケットに対応するフラグビットの値を決定する前記ステップの後、
前記Ｋ個のフラグビットの位置及び値に従って、前記第１のＩＣＮパケットに対応するＫビットのオフセットアドレスを決定するステップをさらに含む、請求項２１に記載の方法。
情報指向型ネットワークＩＣＮに適用されるデータ処理機器であって、プロセッサと、プロセッサ上で実行可能なコンピュータプログラムを記憶するためのメモリと、を備え、
前記プロセッサは、前記コンピュータプログラムを実行すると、請求項１〜１２のいずれか１項に記載のデータ処理方法のステップ、及び／又は、請求項１３〜２２のいずれか１項に記載のデータ処理方法のステップを実行する、データ処理機器。
コンピュータ読み取り可能な記憶媒体であって、
メッセージ転送プログラムが記憶されており、前記メッセージ転送プログラムは、プロセッサにより実行されると、請求項１〜１２のいずれか１項に記載のデータ処理方法のステップ、及び／又は、請求項１３〜２２のいずれか１項に記載のデータ処理方法のステップを実現する、コンピュータ読み取り可能な記憶媒体。