JP2021504985A - Ｐｈｙレベル信号損失検出器を有するイーサネット（登録商標）トランシーバ - Google Patents

Abstract

イーサネットトランシーバ（２０）は、物理層（ＰＨＹ）回路（２４、２８）および信号損失検出器（３６）を含む。ＰＨＹ回路は、ピアトランシーバから信号を受信し、一連のデジタルＰＨＹレベル処理動作で受信された信号を処理し、処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される。信号損失検出器は、受信された信号のデジタルバージョンをＰＨＹ回路から受信し、受信された信号のデジタルバージョンの振幅に基づいて、信号損失イベントを検出するように構成される。

Description

［関連出願の相互参照］
本出願は、２０１８年９月２０日に出願された米国特許出願第１６／１３６，３２９号の優先権を主張するものである。本出願は、２０１７年１１月２８日に出願された米国仮特許出願第６２／５９１，６０２号、および２０１８年年８月１０日に出願された米国仮特許出願第６２／７１７，６０１号の利益も主張するものである。これらの関連出願の開示は参照により本明細書に組み込まれる。

本開示は、一般に、データ通信に関し、特に、イーサネットトランシーバにおける信号損失検出のための方法およびシステムに関する。

有線媒体を介した高速通信は、自動車および産業への応用のためのイーサネットなど、様々な分野で使用されている。したがって、ベンダおよび標準化団体は、適切な通信ソリューションおよび規格の開発に取り組んでいる。

ＩＥＥＥ８０２．３（イーサネット）は、有線イーサネットの物理層（ＰＨＹ）およびデータリンク層の媒体アクセス制御（ＭＡＣ）を定義する規格集を開発するワーキンググループである。

例えば、１００ＢＡＳＥ−Ｔ１としても知られる、単一のツイストペアを介した１００Ｍｂ／ｓイーサネットの規格は、２０１６年３月６日の「ＩＥＥＥ Ｓｔａｎｄａｒｄ ｆｏｒ Ｅｔｈｅｒｎｅｔ−Ａｍｅｎｄｍｅｎｔ １： Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ ａｎｄ Ｍａｎａｇｅｍｅｎｔ Ｐａｒａｍｅｔｅｒｓ ｆｏｒ １００ Ｍｂ／ｓ Ｏｐｅｒａｔｉｏｎ ｏｖｅｒ ａ Ｓｉｎｇｌｅ Ｂａｌａｎｃｅｄ Ｔｗｉｓｔｅｄ Ｐａｉｒ Ｃａｂｌｅ（１００ＢＡＳＥ−Ｔ１）」と題したＩＥＥＥ標準８０２．３ｂｗ（商標）−２０１５に規定されている。１００ＢＡＳＥ−Ｔ１規格は、単一の平衡ツイストペアケーブルを介したポイントツーポイント全二重１００Ｍｂ／ｓイーサネット動作の物理層（ＰＨＹ）仕様および管理パラメータを定義している。以下の説明では、「１００ＢＡＳＥ−Ｔ１規格」および「ＩＥＥＥ８０２．３規格」という用語は同じ意味で使用されている。

上記の説明は、この分野における関連技術の一般的な概要として提示されており、それに含まれる情報のいずれかが、本特許出願に対する先行技術を構成することを認めるものして解釈されるべきではない。

本明細書に記載の実施形態は、物理層（ＰＨＹ）回路および信号損失検出器を含むイーサネットトランシーバを提供する。ＰＨＹ回路は、ピアトランシーバから信号を受信し、一連のデジタルＰＨＹレベル処理動作で受信された信号を処理し、処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される。信号損失検出器は、受信された信号のデジタルバージョンをＰＨＹ回路から受信し、受信された信号のデジタルバージョンの振幅に基づいて、信号損失イベントを検出するように構成される。

いくつかの実施形態では、信号損失検出器は、ＰＨＹレベル処理動作の初期サブセットのみを経た受信された信号のデジタルバージョンを、ＰＨＹ回路から受信するように構成される。一実施形態では、信号損失がない場合、受信された信号は、予め規定された数を超えない連続するゼロが含まれることが知られており、信号損失検出器は、受信された信号のデジタルバージョンが、予め規定された数を超える連続するゼロのシーケンスを含むことを識別することによって、信号損失イベントを検出するように構成される。

開示される実施形態では、信号損失検出器は、信号損失イベントによって引き起こされるエラーイベントが、ＭＡＣ処理において識別される前に、信号損失イベントを検出するように構成される。別の実施形態では、信号損失検出器は、受信された信号のデジタルバージョンの平均振幅を計算し、平均振幅が、予め規定された振幅しきい値を下回ることを識別することによって、信号損失イベントを検出するように構成される。

さらに別の実施形態では、ＰＨＹ回路には、受信された信号内のエコー信号をキャンセルするように構成されるエコーキャンセラと、続いて受信された信号をフィルタリングするように構成されるイコライザとが含まれ、信号損失検出器は、エコーキャンセラの後、イコライザの前に、受信された信号のデジタルバージョンを受信するように構成される。例示的な施形態では、信号損失イベントを検出することに応答して、信号損失検出器は、トランシーバをリセットするために、リセット動作を開始するように構成される。

いくつかの実施形態では、ＰＨＹ回路は、トランシーバとピアトランシーバとの間のリンクの現在の状態を示す複数の状態を有するＰＨＹ制御状態マシンに従って、受信された信号を処理するように構成され、信号損失検出器は、状態の予め規定された部分サブセットにおいてのみ信号損失イベントの通知を出力するように構成される。いくつかの実施形態では、信号損失検出器は、受信された信号がＰＨＹ回路によって最初に検出された後にのみ、信号損失イベントを検出するように構成される。

本明細書に記載される実施形態に従った、イーサネットトランシーバにおける信号損失検出のための方法がさらに提供される。方法は、物理層（ＰＨＹ）回路を使用して、ピアトランシーバから信号を受信し、一連のデジタルＰＨＹレベル処理動作で受信された信号を処理し、処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力することを含む。受信された信号のデジタルバージョンがＰＨＹ回路から受信され、信号損失イベントが受信された信号のデジタルバージョンの振幅に基づいて検出される。

本明細書に記載の実施形態に従った、物理層（ＰＨＹ）回路および信号損失検出器を含むイーサネットトランシーバも提供される。ＰＨＹ回路は、ピアトランシーバから信号を受信し、受信された信号を処理し、処理された信号を、媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される。損失検出器は、ＰＨＹ回路によって処理される受信された信号のＰＨＹレベルバージョンを分析することによって、信号損失イベントを検出するように構成される。

本明細書に記載される実施形態に従った、イーサネットトランシーバにおける信号損失検出のための方法がさらに提供される。方法は、物理層（ＰＨＹ）回路を使用して、ピアトランシーバから信号を受信し、受信された信号を処理し、処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力することを含む。信号損失イベントは、ＰＨＹ回路によって処理される受信された信号のＰＨＹレベルバージョンを分析することによって検出される。

本開示は、図面と併せて、以下の実施形態の詳細な説明からより完全に理解されるであろう。

本明細書に記載の実施形態に従った、ＰＨＹレベル信号損失検出を使用するイーサネットトランシーバを概略的に示すブロック図である。

本明細書に記載の実施形態に従った、ＰＨＹレベル信号損失検出のための方法を概略的に示すフローチャートである。

本明細書に記載の実施形態に従った、ＰＨＹ制御状態マシンによるイーサネットトランシーバの動作を概略的に示すフローチャートである。

本明細書に記載の実施形態に従った、図１のトランシーバで使用されるＰＨＹレベル信号損失検出器を概略的に示すブロック図である。

本明細書に記載の実施形態に従った、図４のＰＨＹレベル信号損失検出器の例示的な実装を概略的に示すブロック図である。

リンクパートナ（ＬＰ）とも呼ばれる、ピアイーサネットトランシーバ間の通信は、様々な理由で中断されることがある。通信が失われたことを検出すると、２つのＬＰはリンクを復元して通信を再開するための「リンクアップ」プロセスを開始する。いくつかのユースケースおよび応用、例えば、自動車ネットワークおよび様々な産業への応用では、通信損失の検出およびリンクアッププロセスの両方が非常に高速であることが不可欠である。

本明細書に記載の実施形態は、非常に短い待ち時間で信号損失を検出する改良されたイーサネットトランシーバ、および関連する方法を提供する。

いくつかの実施形態では、イーサネットトランシーバは、媒体依存インタフェース（ＭＤＩ）を介してピアトランシーバから信号を受信し、受信された信号を処理し、処理された信号を、媒体リソースの割り当て、フレーミング、アドレッシングなど、後続の媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される、物理層（ＰＨＹ）回路を備える。ＰＨＹ回路は、エコーキャンセル、イコライゼーションおよびデコードなどの一連のＰＨＹレベル処理動作を信号に適用する。

いくつかの実施形態では、イーサネットトランシーバは、その物理層で動作する信号損失検出器をさらに備える。一実施形態では、信号損失検出器は、すべてのＰＨＹレベル処理動作よりも少ないＰＨＹレベル処理動作の初期サブセットを経た受信された信号のデジタルバージョンをＰＨＹ回路から受信するように構成される。例示的な実施形態では、信号損失検出器は、エコーキャンセルの後、イコライゼーションの前に信号を受信する。レシーバがそれ自体のエコーを信号と誤認する確率を低減するために、信号キャンセル後に信号損失を検出することが好ましい場合がある。それにもかかわらず、場合によっては、例えば、トランスミッタエコーが弱い場合、エコーキャンセルの前に信号損失検出器に信号が供給され得る。

信号損失検出器は、自らに供給される受信された信号のデジタルバージョンの振幅に基づいて、信号損失が発生したことを検出する。信号損失を検出すると、信号損失検出器は、典型的には、イーサネットトランシーバのリセットを開始する。リセットは、典型的には、ＰＨＹ制御状態マシン（以下で説明）を含むトランシーバを再初期化する。

開示される信号損失検出器は物理層で動作するため、ハードウェアでは、信号損失検出は実質的に即座に行われる。例えば、開示される信号損失検出器は、上位層、例えば、ＭＡＣ層が何らかのエラーまたは顕著な影響を受けるよりかなり前に信号損失を検出する。開示される技術を使用する場合、リンクアッププロセスは、より高い層による検出に依存するソリューションに比べて、リンクパートナ間でより速く、より適切に調整される。

本明細書では、信号損失検出器の例示的な実装について説明する。本明細書に記載の実施形態は、主に、受信された信号のデジタルバージョンで動作する信号損失検出器に焦点を当てているが、アナログ実装も考えられる。信号損失検出器とイーサネットトランシーバのＰＨＹ制御状態マシンとの間の相互作用にも対応する。

図１は、本明細書に記載の実施形態に従った、ＰＨＹレベル信号損失検出を使用するイーサネットトランシーバ２０を概略的に示すブロック図である。本例では、トランシーバ２０は、上記で引用した１００ＢＡＳＥ−Ｔ１仕様に準拠する。とはいえ、代わりに他のイーサネット仕様も同様の方法でサポートできる。

トランシーバ２０は、ＰＨＹレベルの伝送動作および受信動作をそれぞれ実行する、トランスミッタ２４およびレシーバ２８を備える。したがって、トランスミッタ２４およびレシーバ２８を、総称して「ＰＨＹ回路」と呼ぶ。

典型的には、トランシーバ２０は、媒体独立インタフェース（ＭＤＩ−図の左側、図示せず）を介して適用可能な通信媒体（例えば、ツイストペア銅線）に接続される。トランシーバ２０は、ＭＤＩを介してピアイーサネットトランシーバと通信する。トランシーバ２０はまた、適切なＭＡＣプロセッサ（図の右側、図示せず）とローカルに通信する。例示的な実施形態では、トランシーバ２０は、媒体独立インタフェース（ＭＩＩ）プロトコルに従ってＭＡＣプロセッサと通信する。

図１の実施形態では、トランスミッタ２４は、物理コーディングサブレイヤ（ＰＣＳ）エンコーダ４０、それに続くスクランブラ４４、マッパ４８、伝送フィルタ５２、およびデジタルアナログ変換器（ＤＡＣ）５６を備える。ＰＣＳエンコーダ４０は、ＭＡＣ層から伝送用のデータを受信し、データレートを２５ＭＨｚから３３．３３ＭＨｚに増加させる４Ｂ３Ｂエンコーディングで当該データをエンコードする。スクランブラ４４は、擬似ランダムスクランブルシーケンスを使用して、エンコードされたデータをスクランブルする。マッパ４８は、スクランブルされたデータを３Ｂ２Ｔ変調方式（３ビットごとに２つの３進シンボルに変調）で変調することにより、データレートを３３．３３ＭＨｚから６６．６６ＭＨｚに増加させる。伝送フィルタ５２は、典型的には、部分応答フィルタを備える。ＤＡＣ５６は、ツイストペア媒体でＭＤＩを介してピアトランシーバに送信される、ベースバンドアナログ信号を出力する。

図１の例では、レシーバ２８は、ハイブリッドモジュール６０、プログラマブル利得アンプおよびローパスフィルタ（ＰＧＡおよびＬＰＦ）６４、アナログデジタル変換器（ＡＤＣ）６８、フィードフォワードイコライザ（ＦＦＥ）７２、決定フィードバックイコライザ（ＤＦＥ）およびスライサ７６、ならびにＰＣＳデコーダ８０を備える。ハイブリッド６０は、ＭＤＩを介してピアイーサネットトランシーバから信号を受信する。ＡＤＣ６８は、信号がＰＧＡおよびＬＰＦ６４によって増幅およびフィルタリングされた後、受信された信号をデジタル化する。ＦＦＥ７２は、デジタル信号をイコライズし、直流（ＤＣ）および利得補正も実行する。ＤＦＥおよびスライサ７６は、追加の決定指向イコライゼーションを実行し、ビット決定も行う。デコーダ８０は、４Ｂ３Ｂ ＰＣＳコーディングをデコードする。デコーダ８０の出力のデコードされたデータは、ＭＡＣ層に供給される。

一実施形態では、トランシーバ２０は、受信された信号に重畳される伝送信号のレプリカ（「エコー」）をキャンセルする、エコーキャンセラ８４をさらに備える。典型的には、エコーキャンセラ８４は、受信された信号と利得および位相が一致する伝送信号のレプリカを生成する。減算器８６は、エコーをキャンセルするために、受信された信号からエコーキャンセラ８４の出力を減算する。

いくつかの実施形態では、トランシーバ２０は、ＰＨＹ処理動作のうち１つまたは複数の動作を適応させるように構成される、適応ロジック８８を備える。本例では、適応ロジック８８は、デジタルタイミング回復回路９２を制御し、次にデジタルタイミング回復回路９２は、ＡＤＣ６８のサンプリングクロック信号を制御する。適応ロジック８８は、ＦＦＥ７２の係数（タップ）も制御することにより、レシーバのＤＣレベル、利得、および伝達関数を適応させる。適応ロジック８８はさらに、決定指向の方法で、すなわち、スライサ決定に基づいて、ＤＦＥ７６の係数（タップ）を制御する。この適応により、レシーバの伝達関数がさらに制御される。

図１の実施形態では、トランシーバ２０の動作は、ＰＨＹ制御状態マシン３２によって制御される。他のタスクの中で、状態マシン３２は、トランシーバ２０とピアトランシーバとが互いに通信を確立する「リンクアップ」プロセスのＰＨＹ部分を管理する役割を果たす。ＰＨＹ制御状態マシン３２の例を以下の図３に示す。

本文脈において、エコーキャンセラ８４、適応ロジック８８、タイミング回復回路９２、および状態マシン３２も、トランスミッタ２４およびレシーバ２８とともに、ＰＨＹ回路の一部と見なされる。ＰＨＹ回路を図１に示すブロックに分割する例およびこれらの様々なブロック間の「分業」は、概念を明確にするためだけに示される。代替の実施形態では、任意の他の適切な分割を使用できる。

いくつかの実施形態では、トランシーバ２０は、レシーバ２８によって処理される信号のデジタルバージョンを受信し、この信号を物理層での信号損失イベントの検出に使用するように構成される、信号損失検出器３６をさらに備える。本文脈において、「信号損失イベント」という用語は、ピアイーサネットトランシーバの信号がトランシーバ２０で正しく受信されなくなるあらゆるシナリオを指す。信号損失イベントは、ピアトランシーバのリセットまたは障害、ネットワーク障害または通信媒体に関連するその他の障害、過度のノイズまたは電磁干渉（ＥＭＩ）、またはトランシーバ２０自体で発生する障害など、様々な理由で発生し得る。

本例では、信号損失検出器３６に供給される受信された信号のデジタルバージョンは、減算器８６の出力から取得されるエコーキャンセル信号９６である。したがって、信号９６は、エコーキャンセルの後、イコライゼーションの前に供給される。しかし、代替の実施形態では、受信された信号のデジタルバージョンは、ＰＨＹ回路内の任意の他の適切なポイントから取得され得る。

信号損失イベントを検出すると、信号損失検出器３６は、状態マシン３２に供給される「検出器出力」信号１００をアサートする。一実施形態では、この信号に応答して、状態マシン３２はトランシーバ２０のリセットを実行する。物理層の信号損失の検出は、信号損失に応答してリセットが実質的に即座に行われることを意味するため、後続のリンクアッププロセスは、トランシーバ２０とピアトランシーバとの間で高速かつ高度に調整される。追加または代替として、信号損失検出器３６は、信号損失イベントを検出することに応答して、任意の他の適切な動作を開始し得る。

一実施形態では、信号損失検出器３６は、状態マシン３２の状態の部分サブセットでのみアクティブである。このために、状態マシン３２は、状態マシンの現在の状態を示す「状態情報」信号１０２を検出器３６に供給する。以下の図３を参照して、この機能についてより詳しく説明する。

図２は、本明細書に記載の実施形態に従った、ＰＨＹレベル信号損失検出のための方法を概略的に示すフローチャートである。方法は、イーサネットトランシーバ２０のＰＨＹ回路が、信号損失検出器３６に適切な信号を供給する、信号プロビジョニング動作１０３から開始される。

状態確認動作１０４において、信号損失検出器３６は、ＰＨＹ制御状態マシン３２に従って、ピアトランシーバからの信号が検出されたかどうかを確認する。検出されなかった場合、方法は動作１０３に戻る。ピアトランシーバの信号が検出された場合、信号損失検出器３６は、信号損失確認動作１０５において、信号損失イベントが発生したかどうかを確認する。発生していなかった場合、信号損失検出器３６はトランシーバ２０をリセットする。発生していた場合、方法は動作１０３に戻る。

図３は、本明細書に記載の実施形態に従った、ＰＨＹ制御状態マシン３２によるトランシーバ２０の動作を概略的に示すフローチャートである。フローチャートの各段階は、状態マシン３２の各動作状態にほぼ対応している。

図に示されるように、状態マシン（および、それらのフローチャート）は、リンク全体の状態、すなわち、２つのリンクパートナ（ＬＰ）、トランシーバ２０とピアトランシーバとの結合状態を指定する。リンクパートナの一方が、リンクのクロックタイミングを制御するマスタとして定義される。他方のリンクパートナは、マスタによって設定されたクロックタイミングに適応するスレーブとして定義される。トランシーバ２０は、必要に応じて、マスタまたはスレーブとして機能するように構成され得る。開示される信号損失検出方式は、両方の場合に使用される。

状態マシンは２つのＬＰの結合状態を表すため、典型的には、マスタとスレーブが現在の状態に関して調整されることが期待される。言い換えれば、任意の所与の時間において、トランシーバ２０は、ピアトランシーバの状態に関する特定の仮定の下で動作する。調整が失われると、リンクアッププロセスが遅くなるか、または完全に失敗し得る。開示される高速信号損失検出方式は、トランシーバ２０とピアトランシーバとの間の調整の維持に役立ち、したがって、リンクアッププロセスがかなり高速化される。例えば、自動車システムの一般的な要件は、リンクアッププロセスが１００ｍＳ以内で完了することである。開示される解決策により、トランシーバ２０およびピアトランシーバがこの要件を満たすことが可能になる。

図３の太枠で示されたブロックは、信号損失検出器３６がアクティブである状態マシン３２の状態に対応する。検出器３６は他の状態では非アクティブである。本文脈において、「非アクティブ」という用語は、検出器３６が信号損失イベントを識別しても、検出が無視されるか、そうでなければ作用しない実装も指す。

図３の例では、信号損失検出器３６は、受信された信号がＰＨＹ回路によって最初に検出される前の、リンクアッププロセスの初期状態の間は非アクティブである。信号損失検出器３６は、ＰＨＹ回路によって受信された信号の最初の検出の後の、リンクアッププロセスの後の状態の間にアクティブになる。しかし、代替の実施形態では、信号損失検出器３６は、任意の他の適切な状態のサブセットでアクティブ化および非アクティブ化され得る。

本例では、リンクアッププロセスは、両方のＬＰのリセットに続く開始動作１０４で開始する。この段階では、スレーブはサイレントであり、すなわち、伝送されず、マスタはトレーニング信号の伝送を開始する。エコーキャンセラトレーニング動作１０８で、マスタは、スレーブがサイレントであるという仮定の下でそのエコーキャンセラ８４をトレーニングする。

信号検出動作１１２において、マスタとスレーブは信号検出を実行する。最初はマスタのみが伝送しているため、信号検出はスレーブで開始される。スレーブがマスタの信号を検出すると、スレーブも伝送を開始し、次いで、マスタはスレーブの信号を検出する。

本例では、信号損失検出器３６は、信号検出がマスタおよびスレーブの両方で（すなわち、動作１０４、１０８、および１１２を介して）完了するまで、マスタおよびスレーブの両方で非アクティブである。後続の動作では、信号損失検出器３６はアクティブである。一実施形態では、信号損失検出器３６のアクティブ化および非アクティブ化は、信号損失検出器３６に供給される「状態情報」信号１０２をアサートおよびデアサートする状態マシン３２によって実行される（図１の下部を参照）。

マスタおよびスレーブの両方で信号検出が完了すると、次いで、マスタおよびスレーブは、プログラマブルゲインアンプ（ＰＧＡ）トレーニング動作１１６で、それぞれのＰＧＡ６４の調整を行う。ＰＧＡ設定は、例えば、ＡＤＣ６８によって受信された信号をデジタル化するための適切な信号レベルを設定することを目的としている。この時点から、プロセスは、２つの並列サブプロセスに分割され、一方はスレーブで実行され、他方はマスタで実行される。

スレーブでは、スレーブのアイオープニング動作１２０で、適応ロジック８８は、受信された信号品質を向上させるために、様々なレシーバループ（例えば、タイミング回復および適応イコライザ）を適応させる。本実施形態では、適応ロジック８８は、（ｉ）タイミング回復回路９２を使用してリンクタイミングを回復し、（ｉｉ）ＦＦＥ７２（ＤＣ利得設定を含む）およびＤＦＥ７６を適応させるために、マスタから受信された信号を使用する。このプロセスは、典型的には、最適化されていないタイミングおよびイコライザ設定のために閉じたアイダイアグラムで始まり、適応後に開いたアイダイアグラムで終わるため、「アイオープニング」と呼ばれる。

次いで、スレーブスクランブラのロック動作１２４において、スレーブはそのスクランブラ４４をロックし、伝送も可能にする。次いで、スレーブエコーキャンセラのロック動作１２８において、スレーブはそのエコーキャンセラ８４を適応させる。

スレーブ側の品質確認動作１３２において、スレーブは、マスタの信号が十分な品質で受信されているかどうかを確認する。この目的のため、例えば、レシーバのアイダイアグラムが、特定のしきい値を超えて開いているかどうかを確認する、または受信された信号の信号対雑音比（ＳＮＲ）が、特定のしきい値を超えているかどうかを確認するために、任意の適切な基準を使用できる。

マスタの信号が十分な品質で受信された場合、スレーブはリンクアップ動作１３６に進み、スレーブ側のリンクアッププロセスが終了する。品質が不十分な場合、スレーブは開始動作１０４に戻る。

マスタでは、ＰＧＡトレーニング動作１１６に続いて、マスタは、マスタアイオープニング動作１４０に遷移する。この動作では、マスタの適応ロジック８８は、スレーブから受信した信号を使用して、（ｉ）信号位相の回復、（ｉｉ）ＦＦＥ７２（ＤＣ利得設定を含む）およびＤＦＥ７６、ならびに（ｉｉｉ）エコーキャンセラ８４の適応を行う。次いで、マスタスクランブラのロック動作１４４において、マスタはそのスクランブラ４４をロックする。

マスタ側の品質確認動作１４８において、マスタは、スレーブの信号が十分な品質で受信されているかどうかを確認する。スレーブと同様に、例えば、レシーバのアイダイアグラムが、特定のしきい値を超えて開いているかどうかを確認する、または受信された信号のＳＮＲが、特定のしきい値を超えているかどうかを確認するために、任意の適切な基準が使用できる。

スレーブの信号が十分な品質で受信された場合、マスタはリンクアップ動作１３６に進み、マスタ側のリンクアッププロセスが終了する。品質が不十分な場合、マスタは開始動作１０４に戻る。

図３のフローチャートは、単に例として示されている。任意の他の適切なフローおよび対応する状態マシンは、代替の実施形態で使用できる。

上述したように、本例では、信号損失検出器３６は、マスタおよびスレーブの両方において、動作１１６から１３６を通してアクティブである。これらの動作のいずれかの間に信号損失が検出された場合、信号損失検出器３６はトランシーバ２０のリセットを開始する。その結果、トランシーバ２０は、動作１０４を実質的に即座に開始するように遷移する。ピア信号が失われると、両方のリンクパートナは即座に動作１０４に遷移するため、リンクアッププロセスは両者の間でよく調整され、迅速な回復につながる。

図４は、本明細書に記載の実施形態に従った、図１のトランシーバで使用されるＰＨＹレベル信号損失検出器３６の内部構造を概略的に示すブロック図である。本例では、信号損失検出器３６は、信号９６の２つのそれぞれの周波数サブバンドを処理する２つの処理チェーンを含む。第１の処理チェーンは、第１の周波数サブバンドを通過させる帯域フィルタ１５０Ａ、続いて振幅計算回路１５２Ａ、続いて平均化フィルタ１５４Ａを含む。第２の処理チェーンは、第２の周波数サブバンドを通過させる帯域フィルタ１５０Ｂ、続いて振幅計算回路１５２Ｂ、続いて平均化フィルタ１５４Ｂを含む。平均化フィルタ１５４Ａおよび１５４Ｂの出力は、決定ロジック１５８に提供される。フィルタ１５４Ａおよび１５４Ｂならびに決定ロジック１５８の例示的な実装を以下の図５に示す。

本実施形態では、帯域フィルタ１５０Ａおよび１５０Ｂへの入力信号は、エコーキャンセルの後、イコライゼーションの前にレシーバ２８から取得されたデジタル信号９６（図１を参照）である。入力信号は、それぞれがｎビット、例えば、１２ビットで表される一連のデジタルサンプルを含む。各サンプルは、符合付き、すなわち、正または負であり得る。フィルタリング後、振幅計算回路１５０Ａおよび１５０Ｂのそれぞれは、フィルタリングされたデジタル入力信号の各サンプルの振幅、すなわち、絶対値を計算して出力する。

本実施形態では、平均化フィルタ１５４Ａおよび１５４Ｂのそれぞれは、設定可能な移動時間ウィンドウにわたって（すなわち、設定可能な帯域幅にわたって）信号振幅の平均を計算する。平均信号振幅は、決定ロジック１５８への入力として提供される。決定ロジック１５８は、平均信号振幅に基づいて、信号損失イベントが発生したかどうかを決定する。一実施形態では、決定ロジック１５８は、平均信号振幅を予め規定されたしきい値と比較する。平均信号振幅がしきい値を下回る場合、決定ロジック１５８は信号損失が発生したと決定する。それに応じて、決定ロジック１５８は「検出器出力」信号１００をアサートする。

一実施形態では、決定ロジック１５８は、状態マシン３２から「状態情報」信号１０２を受信する。図３に関して上述したように、現在の状態が、図３の動作１０４から１１２の間にあるリンクアッププロセスの段階に対応することを信号１０２が示す場合、決定ロジック１５８は、信号損失が検出されたとしても、「検出器出力」信号１００をアサートしない。そうでない場合（現在の状態が、図３の動作１１６から１３６の間にあるリンクアッププロセスの段階に対応することを信号１０２が示す場合）、決定ロジック１５８は、信号の損失を検出すると信号１００を正常にアサートする。

いくつかの実施形態では、決定ロジック１５８は、受信された信号が予め規定された数を超える連続するゼロのシーケンスを含むと推定することに応答して、信号損失イベントを宣言する（例えば、「検出器出力」信号１００をアサートする）ように構成される。予め規定された数の連続するゼロは、典型的には、ピアトランシーバのスクランブラ４４の構成から導出される。例示的な実施形態では、ピアトランシーバのスクランブラ４４は、予め規定された数を超える連続するゼロ（例えば、９個以下のゼロ）を出力できないスクランブル方式を有する。したがって、一実施形態では、決定ロジック１５８は、受信された信号が連続するゼロのより長いシーケンス（例えば、１０個以上の連続するゼロ）を含むことを識別すると、信号損失イベントを宣言するように構成される。

ピアトランシーバによって使用されるスクランブル方式の知識に基づくこの設定により、既存の規格に合った小さな平均信号振幅を有するデータパターンによる誤検出を回避する。したがって、この設定により、高い信頼性と同時に高い検出速度が保証される。上記の図３に示されるように、ピアトランシーバは、スクランブラがロックされるまで伝送を開始しないことに留意されたい。

図５は、本明細書に記載の実施形態に従った、図４の平均化フィルタ１５４（フィルタ１５４Ａおよび１５４Ｂのそれぞれ）および決定ロジック１５８の例示的な実装を概略的に示すブロック図である。追加の詳細は、上記で引用され、その全体が参照により本明細書に組み込まれる、米国仮特許出願第６２／５９１，６０２号に記載されている。

本例では、平均化フィルタ１５４Ａおよび１５４Ｂ（図の最上部にまとめて１５４で示される）は、振幅計算回路１５０（図４）から入力信号サンプルの振幅

を受信する。使用する表記において、

は振幅計算機１５２Ａ（図４）によって計算された振幅を

は振幅計算機１５２Ｂによって計算された振幅を指す。

平均化フィルタ１５４Ａおよび１５４Ｂは、それぞれ、２つのフィードバック接続を有する遅延段（

）で示す）を使用して実装される。フィルタ帯域幅は設定可能であり、本例では、値のセット｛２^−４、２^−５、２^−６、２^−７、２^−８、２^−９、２^−１０、２^−１２｝から選択でき、デフォルト設定は２^−６である。フィルタ出力における平均信号振幅は、

で示される。（

はフィルタ１５４Ａの出力を示し、

はフィルタ１５４Ｂの出力を示す。）

一実施形態では、必ずしもそうではないが、フィルタ１５４Ａおよび１５４Ｂのそれぞれは、デバッグ目的で、

の１つまたは複数の値を格納するように構成されるアクセスレジスタ１６２をさらに備える。マルチプレクサ１６６は、

のどの値がレジスタ１６２に格納されるかを制御する。

本例では、図の下部に示される決定ロジック１５８は、２つの分岐を備える。第１の分岐は、平均化フィルタ１５４Ａから平均信号振幅

を受信する。第２の分岐は、平均化フィルタ１５４Ｂから平均信号振幅

を受信する。

決定ロジック１５８の第１の分岐は、平均信号振幅

を、ｓｉｇ１＿ｔｈｒｅｓｈｏｌｄ＿ｈｉｇｈ＿ｆａｓｔおよびｓｉｇ１＿ｔｈｒｅｓｈｏｌｄ＿ｌｏｗ＿ｆａｓｔで示される２つのしきい値と比較する、比較ブロック１７０Ａを備える。同様に、決定ロジック１５８の第２の分岐は、平均信号振幅

を、ｓｉｇ２＿ｔｈｒｅｓｈｏｌｄ＿ｈｉｇｈ＿ｆａｓｔおよびｓｉｇ２＿ｔｈｒｅｓｈｏｌｄ＿ｌｏｗ＿ｆａｓｔで示される２つのしきい値と比較する、比較ブロック１７０Ｂを備える。

ブロック１７０Ａおよび１７０Ｂの出力は、ｓｉｇ１＿ｄｅｔ＿ｆａｓｔおよびｓｉｇ２＿ｄｅｔ＿ｆａｓｔとそれぞれ示される。追加の比較ブロック１７４は、２つの検出を組み合わせる。本例では、ブロック１７４は、ｓｉｇ１＿ｄｅｔ＿ｆａｓｔおよびｓｉｇ２＿ｄｅｔ＿ｆａｓｔの両方が信号損失を示すとき、信号損失が検出されたことを示す指示を出力する。決定ブロック１７８は、「検出器出力」信号１００を生成するために、状態マシン３２からの「状態情報」信号１０２に応じて、ブロック１７４の出力を選択的にマスクする。

図４および図５に示すように、信号損失検出器３６とその構成要素の実装形態は、概念を明確にするためだけに示した例示的な実装形態である。代替の実施形態では、任意の他の適切な実装形態を使用できる。

イーサネットトランシーバ２０の異なる要素、例えば、信号損失検出器３６およびその構成要素は、図１、図４および図５に示すように、典型的には、例えば、特定用途向け集積回路（ＡＳＩＣ）またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）で、ハードワイヤードまたはプログラマブルロジックを使用するような、専用のハードウェアまたはファームウェアを使用して実装される。

しかし、いくつかの実施形態では、特定のトランシーバ要素、例えば、信号損失検出器３６および／または状態マシン３２の要素は、本明細書に記載の機能を実行するためにソフトウェアまたはファームウェアでプログラムされる、１つまたは複数のプログラム可能なプロセッサで実装される。ソフトウェアは、例えば、ネットワークを介して、電子形式で任意のプロセッサのいずれかにダウンロードされ得るか、または、代替的または追加的に、磁気メモリ、光学メモリ、または電子メモリなどの非一時的な有形媒体に提供および／または格納され得る。

本明細書に記載の実施形態は、主に自動車への応用で使用されるイーサネットトランシーバに対応しているが、本明細書に記載の方法およびシステムは、他への応用、例えば、サービスの停止および高遅延に耐えられない産業への応用および他への応用でも使用できる。

上記の実施形態は例として引用されており、本発明は上記で具体的に図示および記載されたものに限定されないことに留意されたい。むしろ、本発明の範囲は、上述した様々な特徴の組み合わせおよび部分的な組み合わせの両方、ならびに前述の説明を読んで当業者が思いつくであろう、先行技術では開示されていない変形および修正を含む。本特許出願において参照により組み込まれる文書は、本明細書において明示的または暗示的になされる定義と矛盾する方法で、これらの組み込まれた文書において用語が定義される限り、本明細書における定義のみが考慮されるべきであることを除いて、本出願の不可欠な部分と見なすべきである。

Claims (20)

1. イーサネットトランシーバであって、
   ピアトランシーバから信号を受信し、一連のデジタルＰＨＹレベル処理動作で前記受信された信号を処理し、前記処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される物理層（ＰＨＹ）回路と、
   前記受信された信号のデジタルバージョンを前記ＰＨＹ回路から受信し、前記受信された信号の前記デジタルバージョンの振幅に基づいて、前記ピアトランシーバからの前記信号が正しく受信されなくなる信号損失イベントを検出するように構成される信号損失検出器と
   を備える、トランシーバ。
2. 前記信号損失検出器が、前記一連のデジタルＰＨＹレベル処理動作の初期サブセットのみを経た前記受信された信号のデジタルバージョンを前記ＰＨＹ回路から受信するように構成される、請求項１に記載のトランシーバ。
3. 信号損失がない場合、前記受信された信号には、予め規定された数を超えない連続するゼロが含まれることが知られており、前記予め規定された数を超える連続するゼロのシーケンスを前記受信された信号の前記デジタルバージョンが含むことを識別することによって、前記信号損失検出器が前記信号損失イベントを検出するように構成される、請求項１に記載のトランシーバ。
4. 前記信号損失検出器が、前記信号損失イベントによって引き起こされるエラーイベントが前記ＭＡＣ処理において識別される前に、前記信号損失イベントを検出するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
5. 前記信号損失検出器が、前記受信された信号の前記デジタルバージョンの平均振幅を計算し、予め規定された振幅しきい値を前記平均振幅が下回ることを識別することによって、前記信号損失イベントを検出するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
6. 前記ＰＨＹ回路が、前記受信された信号内のエコー信号をキャンセルするように構成されるエコーキャンセラと、続いて、前記受信された信号をフィルタリングするように構成されるイコライザとを有し、
   前記信号損失検出器が、前記エコーキャンセラの後、前記イコライザの前に、前記受信された信号の前記デジタルバージョンを受信するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
7. 前記信号損失イベントを検出することに応答して、前記信号損失検出器が、前記トランシーバをリセットするためにリセット動作を開始するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
8. 前記ＰＨＹ回路が、前記イーサネットトランシーバと前記ピアトランシーバとの間のリンクの現在の状態を示す複数の状態を有するＰＨＹ制御状態マシンに従って、前記受信された信号を処理するように構成され、前記信号損失検出器が、前記複数の状態の予め規定された部分サブセットにおいてのみ前記信号損失イベントの通知を出力するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
9. 前記信号損失検出器が、前記受信された信号が前記ＰＨＹ回路によって最初に検出された後にのみ、前記信号損失イベントを検出するように構成される、請求項１から３のいずれか一項に記載のトランシーバ。
10. イーサネットトランシーバで信号損失を検出する方法であって、
    物理層（ＰＨＹ）回路を使用して、ピアトランシーバから信号を受信し、一連のデジタルＰＨＹレベル処理動作で前記受信された信号を処理し、前記処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力する段階と、
    前記受信された信号のデジタルバージョンを前記ＰＨＹ回路から受信し、前記受信された信号の前記デジタルバージョンの振幅に基づいて、前記ピアトランシーバからの前記信号が正しく受信されなくなる信号損失イベントを検出する段階と
    を備える、方法。
11. 前記デジタルバージョンを受信する段階が、前記一連のデジタルＰＨＹレベル処理動作の初期サブセットのみを経た前記受信された信号のデジタルバージョンを前記ＰＨＹ回路から受信する段階を有する、請求項１０に記載の方法。
12. 信号損失がない場合、前記受信された信号には、予め規定された数を超えない連続するゼロが含まれることが知られており、前記信号損失イベントを検出する段階が、前記受信された信号の前記デジタルバージョンが、前記予め規定された数を超える連続するゼロのシーケンスを含むことを識別する段階を有する、請求項１０に記載の方法。
13. 前記信号損失イベントによって引き起こされるエラーイベントが前記ＭＡＣ処理において識別される前に、前記信号損失イベントを検出する前記段階が実行される、請求項１０から１２のいずれか一項に記載の方法。
14. 前記信号損失イベントを検出する段階が、前記受信された信号の前記デジタルバージョンの平均振幅を計算する段階と、予め規定された振幅しきい値を前記平均振幅が下回ることを識別する段階とを有する、請求項１０から１２のいずれか一項に記載の方法。
15. 前記受信された信号を処理する段階が、前記受信された信号のエコーキャンセルにおいてエコー信号をキャンセルし、続いて、前記受信された信号をイコライザによってフィルタリングする段階を有し、前記デジタルバージョンを受信する段階が、前記エコー信号をキャンセルした後、フィルタリングする前記段階の前に、前記受信された信号の前記デジタルバージョンを受信する段階を有する、請求項１０から１２のいずれか一項に記載の方法。
16. 前記信号損失イベントを検出する段階に応答して、前記イーサネットトランシーバをリセットするためにリセット動作を開始する段階をさらに備える、請求項１０から１２のいずれか一項に記載の方法。
17. 前記受信された信号を処理する段階が、前記イーサネットトランシーバと前記ピアトランシーバとの間のリンクの現在の状態を示す複数の状態を有するＰＨＹ制御状態マシンを適用する段階を有し、前記信号損失イベントを検出する段階が、前記複数の状態の予め規定された部分サブセットにおいてのみ前記信号損失イベントの通知を出力する段階を有する、請求項１０から１２のいずれか一項に記載の方法。
18. 前記信号損失イベントを検出する段階が、前記受信された信号が前記ＰＨＹ回路によって最初に検出された後にのみ、実行される、請求項１０から１２のいずれか一項に記載の方法。
19. イーサネットトランシーバであって、
    ピアトランシーバから信号を受信し、前記受信された信号を処理し、前記処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力するように構成される物理層（ＰＨＹ）回路と、
    前記ＰＨＹ回路によって処理される前記受信された信号のＰＨＹレベルバージョンを分析することによって、前記ピアトランシーバからの前記信号が正しく受信されなくなる信号損失イベントを検出するように構成される信号損失検出器と
    を備える、トランシーバ。
20. イーサネットトランシーバで信号損失を検出する方法であって、
    物理層（ＰＨＹ）回路を使用して、ピアトランシーバから信号を受信し、前記受信された信号を処理し、前記処理された信号を媒体アクセス制御（ＭＡＣ）処理用に出力する段階と、
    前記ＰＨＹ回路によって処理される前記受信された信号のＰＨＹレベルバージョンを分析することによって、前記ピアトランシーバからの前記信号が受信されなくなる信号損失イベントを検出する段階と
    を備える、方法。

Images