JP2021192395A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2021192395A
JP2021192395A JP2018160090A JP2018160090A JP2021192395A JP 2021192395 A JP2021192395 A JP 2021192395A JP 2018160090 A JP2018160090 A JP 2018160090A JP 2018160090 A JP2018160090 A JP 2018160090A JP 2021192395 A JP2021192395 A JP 2021192395A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor substrate
state image
solid
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018160090A
Other languages
English (en)
Inventor
勇佑 松村
Yusuke Matsumura
卓哉 豊福
Takuya TOYOFUKU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018160090A priority Critical patent/JP2021192395A/ja
Priority to US17/250,657 priority patent/US20210225911A1/en
Priority to KR1020217005049A priority patent/KR20210044793A/ko
Priority to PCT/JP2019/024715 priority patent/WO2020044747A1/ja
Priority to CN201980054287.7A priority patent/CN112585755A/zh
Priority to TW108126470A priority patent/TW202010142A/zh
Publication of JP2021192395A publication Critical patent/JP2021192395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】変換効率のばらつきを減少させることが可能な固体撮像素子を提供する。【解決手段】固体撮像素子が、光電変換を行うフォトダイオード蓄積された信号電荷が転送されるフローティングディフュージョンと、フローティングディフュージョンに転送された信号電荷を電気信号として読み出して増幅するソース接地型の増幅トランジスタと、フローティングディフュージョンと増幅トランジスタとを接続する第一配線と、増幅トランジスタよりも電気的に下流側へ配置された第二配線を備え、第一配線の少なくとも一部と第二配線の少なくとも一部とが対向している。【選択図】図１

Description

本開示に係る技術（本技術）は、例えば、撮像装置に用いる固体撮像素子に関する。
固体撮像素子を高感度化させるための技術としては、例えば、特許文献１に開示されている技術のように、増幅トランジスタをソース接地で接続する技術がある。
特開２００８−２７１２８０号公報
しかしながら、特許文献１に開示されている技術では、増幅トランジスタをドレイン接地で接続する技術と比較して、変換効率を決める帰還容量のばらつきが大きくなるため、変換効率のばらつきが大きくなるという問題点がある。
本技術は、上記問題点を鑑み、変換効率のばらつきを減少させることが可能な固体撮像素子を提供することを目的とする。
本技術の一態様に係る固体撮像素子は、フローティングディフュージョンと、ソース接地型の増幅トランジスタと、第一配線と、第二配線を備える。
フローティングディフュージョンには、光電変換を行うフォトダイオードに蓄積された信号電荷が転送される。増幅トランジスタは、フローティングディフュージョンに転送された信号電荷を電気信号として読み出して増幅する。第一配線は、フローティングディフュージョンと増幅トランジスタとを接続する。第二配線は、増幅トランジスタよりも電気的に下流側へ配置されている。また、第一配線の少なくとも一部と第二配線の少なくとも一部とが対向している。
第１実施形態に係る固体撮像素子の構成を示す断面図である。 図１のＩＩ−ＩＩ線断面図である。 第２実施形態に係る固体撮像素子の構成を示す断面図である。 第３実施形態に係る固体撮像素子の構成を示す断面図である。 図４のＶ−Ｖ線断面図である。 第４実施形態に係る固体撮像素子の構成を示す断面図である。 図６のＶＩＩ−ＶＩＩ線断面図である。 図６のＶＩＩＩ−ＶＩＩＩ線断面図である。 第４実施形態の変形例を示す断面図である。 第４実施形態の変形例に係る固体撮像素子の構成を示す断面図である。 図１０のＸＩ−ＸＩ線断面図である。 第５実施形態に係る固体撮像素子の構成を示す断面図である。 第５実施形態の変形例に係る固体撮像素子の構成を示す断面図である。 第６実施形態に係る固体撮像素子の構成を示す断面図である。 第６実施形態の変形例に係る固体撮像素子の構成を示す断面図である。 第７実施形態に係る固体撮像素子の構成を示す断面図である。 図１６のＸＩＩ−ＸＩＩ線断面図である。 図１６のＸＩＩＩ−ＸＩＩＩ線断面図である。 第７実施形態の変形例を示す断面図である。 第７実施形態の変形例に係る固体撮像素子の構成を示す断面図である。 図２０のＸＸＩ−ＸＸＩ線断面図である。 第８実施形態に係る固体撮像素子の構成を示す断面図である。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ線断面図である。 図２２のＸＸＩＶ−ＸＸＩＶ線断面図である。 第８実施形態の変形例を示す断面図である。 第８実施形態の変形例に係る固体撮像素子の構成を示す断面図である。 図２６のＸＸＶＩＩ−ＸＸＶＩＩ線断面図である。 第９実施形態に係る固体撮像素子の構成を示す断面図である。 本技術の第１適用例としての撮像装置の一例を示す断面図である。 本技術の第２適用例としての電子機器の一例を示す断面図である。
以下、図面を参照して、本技術の実施形態を説明する。図面の記載において、同一または類似の部分には同一または類似の符号を付し、重複する説明を省略する。各図面は模式的なものであり、現実のものとは異なる場合が含まれる。以下に示す実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、下記の実施形態に例示した装置や方法に特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることが可能である。
（第１実施形態）
＜固体撮像素子の全体構成＞
第１実施形態に係る固体撮像素子は、例えば、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等、監視カメラ等に用いる固体撮像装置が備える１つの画素（単位画素）を構成する。
また、第１実施形態では、固体撮像素子が、いわゆる裏面照射型の固体撮像装置の画素を構成する場合を例示する。このため、以降の説明では、図１において、固体撮像素子が備える半導体基板１００の受光面（半導体基板１００の下面）を「裏面」と記載し、半導体基板１００の裏面とは反対側の面（半導体基板１００の上面）を「表面」と記載する場合がある。
図１及び図２中に示すように、固体撮像素子は、フォトダイオード１１０と、転送トランジスタ１２０と、フローティングディフュージョン１３０と、リセットトランジスタ１４０と、増幅トランジスタ１５０を備える。これに加え、固体撮像素子は、第一配線１６０と、選択トランジスタ１７０と、垂直信号線ＶＬと、第二配線１８０を備える。なお、図２中では、図１中に示す高濃度領域ＨＣ及び絶縁層ＬＩの図示を省略している。
高濃度領域ＨＣは、固体撮像素子を形成するその他の領域（低濃度領域ＬＣ）よりもドーピング量が多い領域である。絶縁層ＬＩは、例えば、シリコン酸化膜等で形成されている。
フォトダイオード１１０は、入射光を光電変換し、光電変換の光量に応じた電荷を生成して蓄積する。
フォトダイオード１１０（光電変換素子）の一端（アノード電極）は、接地されている。フォトダイオード１１０の他端（カソード電極）は、転送トランジスタ１２０のソース電極に接続されている。
転送トランジスタ１２０は、フォトダイオード１１０とフローティングディフュージョン１３０との間に配置されている。転送トランジスタ１２０のドレイン電極は、リセットトランジスタ１４０のドレイン電極及び増幅トランジスタ１５０のゲート電極に接続されている。
また、転送トランジスタ１２０は、図外のタイミング制御部からゲート電極に供給される駆動信号ＴＧＲに従って、フォトダイオード１１０からフローティングディフュージョン１３０への電荷の転送をオンまたはオフする。例えば、Ｈ（Ｈｉｇｈ）レベルの駆動信号ＴＧＲがゲート電極に供給されると、フォトダイオード１１０で光電変換されて、フォトダイオード１１０に蓄積された信号電荷（例えば、電子）を、フローティングディフュージョン１３０に転送する。一方、Ｌ（Ｌｏｗ）レベルの駆動信号ＴＧＲがゲート電極に供給されると、フローティングディフュージョン１３０への信号電荷の転送を停止する。なお、転送トランジスタ１２０がフローティングディフュージョン１３０への信号電荷の転送を停止している間、フォトダイオード１１０が光電変換した電荷は、フォトダイオード１１０に蓄積される。なお、以降の説明では、「Ｈｉｇｈレベル」を「Ｈレベル」と記載し、「Ｌｏｗレベル」を「Ｌレベル」と記載する。また、図中では、Ｈレベルの駆動信号ＴＧＲとＬレベルの駆動信号ＴＧＲを区別せずに、符号「ＴＧＲ」で示す。
フローティングディフュージョン１３０は、転送トランジスタ１２０のドレイン電極と、リセットトランジスタ１４０のソース電極と、増幅トランジスタ１５０のゲート電極とを接続する点（接続点）に形成されている。
また、フローティングディフュージョン１３０は、フォトダイオード１１０から転送トランジスタ１２０を介して転送されてくる電荷を蓄積し、電圧に変換する。すなわち、フローティングディフュージョン１３０は、フォトダイオード１１０に蓄積された信号電荷が転送される。
第１実施形態では、一つのフォトダイオード１１０に蓄積された信号電荷が、一つのフローティングディフュージョン１３０に転送される構成について説明する。
リセットトランジスタ１４０は、ソース電極がフローティングディフュージョン１３０に接続され、ドレイン電極が画素電源（図示せず）に接続されている。
また、リセットトランジスタ１４０は、タイミング制御部からゲート電極に供給される駆動信号ＲＳＴに従って、フローティングディフュージョン１３０に蓄積されている電荷の排出をオンまたはオフする。例えば、リセットトランジスタ１４０は、Ｈレベルの駆動信号ＲＳＴがゲート電極に供給されると、フォトダイオード１１０からフローティングディフュージョン１３０への信号電荷の転送に先立ち、電荷を画素電源へ流す。これにより、フローティングディフュージョン１３０に蓄積されている電荷を排出（リセット）する。排出する電荷の量は、ドレイン電圧ＶＲＤに応じた量である。ドレイン電圧ＶＲＤは、フローティングディフュージョン１３０をリセットするリセット電圧である。
一方、リセットトランジスタ１４０は、Ｌレベルの駆動信号ＲＳＴがゲート電極に供給されると、フローティングディフュージョン１３０を電気的に浮遊状態とする。なお、図中では、Ｈレベルの駆動信号ＲＳＴとＬレベルの駆動信号ＲＳＴを区別せずに、符号「ＲＳＴ」で示す。
増幅トランジスタ１５０は、ゲート電極がフローティングディフュージョン１３０に接続され、ソース電極が接地された、ソース接地型のトランジスタである。増幅トランジスタ１５０のソース電極には、図外の回路から、制御電圧ＶＣＯＭが入力される。増幅トランジスタ１５０のドレイン電極は、選択トランジスタ１７０のソース電極に接続されている。
また、増幅トランジスタ１５０は、リセットトランジスタ１４０によってリセットされたフローティングディフュージョン１３０の電位を、リセットレベルとして読み出す。さらに、増幅トランジスタ１５０は、転送トランジスタ１２０によって信号電荷が転送されたフローティングディフュージョン１３０に蓄積されている信号電荷に応じた電圧を増幅する。すなわち、増幅トランジスタ１５０は、フローティングディフュージョン１３０に転送された信号電荷を、電気信号として読み出して増幅する。
増幅トランジスタ１５０により増幅された電圧（電圧信号）は、選択トランジスタ１７０を介して垂直信号線ＶＬに出力される。
第一配線１６０は、フローティングディフュージョン１３０と増幅トランジスタ１５０のゲート電極とを接続する配線である。また、第一配線１６０は、コンタクトビア形成工程によって、半導体基板１００の厚さ方向（図１中では、上下方向）に沿った長さが、サブミクロンから数ミクロンオーダーの長さとなるように形成する。なお、図１中では、半導体基板１００の厚さ方向を、「基板の厚さ方向」と示す。以降の図面においても、同様である。
選択トランジスタ１７０は、例えば、ドレイン電極が垂直信号線ＶＬの一端に接続され、ソース電極が増幅トランジスタ１５０のドレイン電極に接続されている。
また、選択トランジスタ１７０は、タイミング制御部からゲート電極に供給される駆動信号ＳＥＬに従って、増幅トランジスタ１５０から垂直信号線ＶＬへの電圧信号の出力を、オンまたはオフする。例えば、選択トランジスタ１７０は、Ｈレベルの駆動信号ＳＥＬがゲート電極に供給されると、電圧信号を垂直信号線ＶＬに出力する。一方、Ｌレベルの駆動信号ＳＥＬがゲート電極に供給されると、電圧信号の出力を停止する。なお、図中では、Ｈレベルの駆動信号ＳＥＬとＬレベルの駆動信号ＳＥＬを区別せずに、符号「ＳＥＬ」で示す。
これにより、選択トランジスタ１７０は、ゲート電極に選択制御信号が与えられることで導通状態になり、垂直走査回路（図示せず）による垂直走査に同期して単位画素を選択する。なお、選択トランジスタ１７０の構成は、増幅トランジスタ１５０のソース電極とソース線との間に接続する構成としてもよい。
垂直信号線ＶＬ（垂直信号線）は、増幅トランジスタ１５０で増幅された電気信号を出力する配線である。垂直信号線ＶＬの一端には、選択トランジスタ１７０のドレイン電極が接続されている。垂直信号線ＶＬの他端には、図外のＡ／Ｄ変換器が接続されている。
第二配線１８０は、増幅トランジスタ１５０よりも電気的に下流側へ配置されており、一端が垂直信号線ＶＬの途中、または、垂直信号線ＶＬのノードに接続されている配線である。第１実施形態では、図１中に示すように、第二配線１８０の一端を、垂直信号線ＶＬの途中に接続した構成について説明する。
また、第二配線１８０は、第一配線１６０と同様、コンタクトビア形成工程によって、半導体基板１００の厚さ方向に沿った長さが、サブミクロンから数ミクロンオーダーの長さとなるように形成する。
また、第二配線１８０の少なくとも一部は、第一配線１６０の少なくとも一部と対向している。すなわち、第一配線１６０の少なくとも一部と第二配線１８０の少なくとも一部とが対向している。
これにより、第一配線１６０と第二配線１８０が対向している部分には、付加容量ＣＰが形成されている。付加容量ＣＰの大きさは、第一配線１６０と第二配線１８０との距離や、第一配線１６０と第二配線１８０とが対向している部分の対向面積等に応じた値となる。なお、図２中では、説明のために、付加容量ＣＰの位置を、図１の構成とは異なる位置に図示している。
また、第１実施形態では、一例として、図１及び図２中に示すように、少なくとも第一配線１６０及び第二配線１８０の互いに対向する部分が、半導体基板１００の厚さ方向に沿って並列に延びている構成について説明する。
また、第一配線１６０の第二配線１８０と対向する部分と、第二配線１８０の第一配線１６０と対向する部分は、リソグラフィ工程による合わせばらつきの発生を抑制するために、同一工程で形成されることが望ましい。
また、第二配線１８０は、垂直信号線ＶＬを形成した後に形成する。このため、第二配線１８０を、垂直信号線ＶＬよりも太く形成することが可能である。
また、第１実施形態では、一例として、図１及び図２中に示すように、第二配線１８０の少なくとも一部が、第一配線１６０の少なくとも一部と、半導体基板１００の平面方向（図１では左右方向、図２では上下方向）に沿って対向している構成について説明する。なお、図中では、半導体基板１００の平面方向を、「基板の平面方向」と示す。以降の図面においても、同様である。
また、第１実施形態では、第一配線１６０及び第二配線１８０の互いに対向している部分の長さである対向部分長さＯＬが、第一配線１６０及び第二配線１８０の互いに対向している部分の間隔である配線間隔ＷＩよりも長い構成について説明する。なお、図１中には、説明のために、対向部分長さＯＬが配線間隔ＷＩよりも短い構成を示しているが、実際の構成では、対向部分長さＯＬが配線間隔ＷＩよりも長い構成である。
半導体基板１００上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０が形成されている。さらに、半導体基板１００上には、増幅トランジスタ１５０、第一配線１６０、選択トランジスタ１７０、垂直信号線ＶＬ、第二配線１８０が形成されている。
第１実施形態の構成であれば、第一配線１６０の少なくとも一部と第二配線１８０の少なくとも一部とが対向しているため、帰還容量の主要ばらつき因子を分散させつつ、変換効率の調整が可能となる。これにより、変換効率のばらつきを減少させることが可能な固体撮像素子を提供することが可能となる。
また、少なくとも第一配線１６０及び第二配線１８０の互いに対向する部分が、半導体基板１００の厚さ方向に沿って並列に延びているため、画素内の横方向に配線を伸ばす必要が無く、セルサイズの小さい画素と組み合わせることが容易となる。また、配線を、隣接する画素の側に伸ばす必要が無いため、電気的な混色を抑制することが可能となる。さらに、半導体基板１００の幅方向に延びる配線の追加を最小限に抑えることが可能となる。これにより、画素レイアウトの自由度を向上させることが可能となる。
また、対向部分長さＯＬが配線間隔ＷＩよりも長いため、対向部分長さＯＬが配線間隔ＷＩ以下である場合と比較して、付加容量ＣＰを増加させることが可能となる。
（第２実施形態）
第２実施形態に係る固体撮像素子も、図１に示した断面構造を有し、第１実施形態に係る固体撮像素子の構造と共通する。しかしながら、第２実施形態に係る固体撮像素子は、図３中に示すように、二つのフォトダイオード１１０ａ，１１０ｂを備える構成が、第１実施形態と相違する。以下の説明では、第１実施形態との共通する部分の説明を省略する。
フォトダイオード１１０ａ及びフォトダイオード１１０ｂは、共に、入射光を光電変換し、光電変換の光量に応じた電荷を生成して蓄積する。
フォトダイオード１１０ａの一端は接地されており、フォトダイオード１１０ａの他端は転送トランジスタ１２０ａのソース電極に接続されている。
フォトダイオード１１０ｂの一端は接地されており、フォトダイオード１１０ｂの他端は転送トランジスタ１２０ｂのソース電極に接続されている。
転送トランジスタ１２０ａは、フォトダイオード１１０ａとフローティングディフュージョン１３０との間に配置されている。また、転送トランジスタ１２０ａは、駆動信号ＴＧＲａに従って、フォトダイオード１１０ａからフローティングディフュージョン１３０への電荷の転送をオンまたはオフする。
転送トランジスタ１２０ｂは、フォトダイオード１１０ｂとフローティングディフュージョン１３０との間に配置されている。また、転送トランジスタ１２０ｂは、駆動信号ＴＧＲｂに従って、フォトダイオード１１０ｂからフローティングディフュージョン１３０への電荷の転送をオンまたはオフする。
以上により、第２実施形態では、複数のフォトダイオード１１０（フォトダイオード１１０ａ，１１０ｂ）にそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される。
すなわち、第２実施形態では、複数のフォトダイオード１１０（フォトダイオード１１０ａ，１１０ｂ）が、一つのフローティングディフュージョン１３０を共有する。
第２実施形態の構成であれば、フォトダイオード１１０の数のみを増やすことで、固体撮像素子の大きさを変えることなく、画素レイアウトの自由度を向上させることが可能となる。
（第３実施形態）
第３実施形態に係る固体撮像素子は、図４及び図５中に示すように、第二配線１８０が増幅トランジスタ１５０と選択トランジスタ１７０との間に形成されている構成が、第１実施形態と相違する。以下の説明では、第１実施形態との共通する部分の説明を省略する。
第二配線１８０は、例えば、増幅トランジスタ１５０と選択トランジスタ１７０との間にビアを設けて形成する。
また、第３実施形態の第二配線１８０は、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む。
第二配線上流部１８０ａは、半導体基板１００上で、第二配線１８０の上流側を形成している。また、第二配線上流部１８０ａは、半導体基板１００の厚さ方向（図４中では、上下方向）に沿った直線状に形成されている。
第二配線上流部１８０ａの一端は、選択トランジスタ１７０のソース電極に接続されている。第二配線上流部１８０ａの他端は、第二配線中間部１８０ｂの一端に接続されている。
また、第二配線上流部１８０ａの一部は、第一配線１６０の一部と、半導体基板１００の平面方向（図４では左右方向）で対向している。
これにより、第一配線１６０と第二配線上流部１８０ａが対向している部分には、第一付加容量ＣＰａが形成されている。第一付加容量ＣＰａの大きさは、第一配線１６０と第二配線上流部１８０ａとの距離や、第一配線１６０と第二配線上流部１８０ａとが対向している部分の対向面積等に応じた値となる。
第二配線中間部１８０ｂは、第二配線上流部１８０ａと第二配線下流部１８０ｃとの間に形成されている。また、第二配線中間部１８０ｂは、半導体基板１００の平面方向に沿って延びる直線状に形成されている。
第二配線下流部１８０ｃは、半導体基板１００上で、第二配線１８０の下流側を形成している。また、第二配線下流部１８０ｃは、半導体基板１００の厚さ方向に沿った直線状に形成されている。
第二配線下流部１８０ｃの一端は、第二配線中間部１８０ｂの他端に接続されている。
また、第二配線下流部１８０ｃの一部は、第一配線１６０の一部と、半導体基板１００の平面方向で対向している。すなわち、第一配線１６０の少なくとも一部と、第二配線上流部１８０ａの少なくとも一部及び第二配線下流部１８０ｃの少なくとも一部とが、半導体基板１００の平面方向に沿って対向している。
これにより、第一配線１６０と第二配線下流部１８０ｃが対向している部分には、第二付加容量ＣＰｂが形成されている。第二付加容量ＣＰｂの大きさは、第一配線１６０と第二配線下流部１８０ｃとの距離や、第一配線１６０と第二配線下流部１８０ｃとが対向している部分の対向面積等に応じた値となる。
また、第二配線下流部１８０ｃと第一配線１６０との間隔は、第二配線上流部１８０ａと第一配線１６０との間隔よりも狭い。すなわち、互いに対向する第一配線１６０の少なくとも一部と第二配線上流部１８０ａの少なくとも一部との間隔と、互いに対向する第一配線１６０の少なくとも一部と第二配線下流部１８０ｃの少なくとも一部との間隔が異なる。
第３実施形態の構成であれば、第二配線１８０の一部（第二配線上流部１８０ａ、第二配線下流部１８０ｃ）と第一配線１６０を対向させることで、第１実施形態と同様に、帰還容量の主要ばらつき因子を分散させつつ、変換効率の調整が可能となる。このため、変換効率のばらつきを減少させることが可能な固体撮像素子を提供することが可能となる。これは、本技術のように、増幅トランジスタ１５０をソース接地で接続した固体撮像素子では、増幅トランジスタ１５０と選択トランジスタ１７０との間において形成される容量も、帰還容量として含まれることに起因する。
また、第二配線１８０の構成を、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む構成とすることで、第二配線１８０の構成に対する自由度を向上させることが可能となる。
また、互いに対向する第一配線１６０の少なくとも一部と第二配線上流部１８０ａの少なくとも一部との間隔と、互いに対向する第一配線１６０の少なくとも一部と第二配線下流部１８０ｃの少なくとも一部との間隔が異なる。このため、それぞれの間隔を調整することで、帰還容量を調整することが可能となる。
なお、第３実施形態では、第二配線１８０の構成を、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む構成としたが、これに限定するものではない。すなわち、例えば、第二配線１８０を、一端が選択トランジスタ１７０のソース電極に接続され、半導体基板１００の厚さ方向に沿った直線状に形成されている部分のみで形成してもよい。
（第４実施形態）
第４実施形態に係る固体撮像素子は、図６から図８中に示すように、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える（二層構造）。また、第４実施形態に係る固体撮像素子は、第二配線１８０が、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む。なお、図中では、第一半導体基板１００ａの絶縁層ＬＩと、第二半導体基板１００ｂの絶縁層ＬＩを、一つの符号「ＬＩ」で示している。これは、以降の図においても同様である。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０が形成されている。さらに、第一半導体基板１００ａ上には、増幅トランジスタ１５０、第一配線１６０、第二配線上流部１８０ａ、第二配線中間部１８０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、第二配線中間部１８０ｂの一部、第二配線下流部１８０ｃ、選択トランジスタ１７０、垂直信号線ＶＬが形成されている。
すなわち、複数の半導体基板のうち一の半導体基板（第一半導体基板１００ａ）上に、フォトダイオード１１０と、フローティングディフュージョン１３０と、増幅トランジスタ１５０が形成されている。これに加え、第一半導体基板１００ａ上に、第一配線１６０と、第二配線１８０の一部（第二配線上流部１８０ａ、第二配線中間部１８０ｂの一部）が形成されている。
また、複数の半導体基板のうち他の半導体基板（第二半導体基板１００ｂ）上に、第二配線１８０の他の一部（第二配線中間部１８０ｂの一部、第二配線下流部１８０ｃ）が形成されている。
第二配線上流部１８０ａは、一の半導体基板１００（第一半導体基板１００ａ）上に形成されている。また、第二配線上流部１８０ａは、半導体基板１００の厚さ方向（図６中では、上下方向）に沿った直線状に形成されている。
第二配線上流部１８０ａの一端は、増幅トランジスタ１５０のドレイン電極に接続されている。
また、第二配線上流部１８０ａは、第一配線１６０の一部と、半導体基板１００の平面方向（図６では左右方向）で対向している。
これにより、第一配線１６０と第二配線上流部１８０ａとが対向している部分には、付加容量ＣＰが形成されている。付加容量ＣＰの大きさは、第一配線１６０と第二配線上流部１８０ａとの距離や、第一配線１６０と第二配線上流部１８０ａとが対向している部分の対向面積等に応じた値となる。
第二配線中間部１８０ｂは、第二配線上流部１８０ａと第二配線下流部１８０ｃとの間に形成されている。また、第二配線中間部１８０ｂは、半導体基板１００の平面方向に沿って延びる直線状に形成されている。
第二配線中間部１８０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に形成されている。また、第二配線中間部１８０ｂの一部には、第二配線上流部１８０ａの他端が接続されている。
第二配線中間部１８０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に形成されている。また、第二配線中間部１８０ｂの他の部分には、第二配線下流部１８０ｃの一端が接続されている。
第二配線下流部１８０ｃは、他の半導体基板１００（第二半導体基板１００ｂ）上に形成されている。また、第二配線下流部１８０ｃは、半導体基板１００の厚さ方向（図６中では、上下方向）に沿った直線状に形成されている。
第二配線下流部１８０ｃの他端は、選択トランジスタ１７０のソース電極に接続されている。
第４実施形態の構成であれば、一の半導体基板上に全ての構成要素を形成する構成と比較して、第一半導体基板１００ａ及び第二半導体基板１００ｂのそれぞれに配置される構成要素の数を減少させることが可能となる。このため、一の半導体基板上に全ての構成要素を形成する構成と比較して、レイアウト自由度を向上させることが可能となる。
（第４実施形態の変形例）
第４実施形態では、第二配線１８０の構成を、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む構成としたが、これに限定するものではない。すなわち、例えば、第二配線１８０を、第二配線上流部１８０ａ及び第二配線下流部１８０ｃを含む構成としてもよい。
また、第４実施形態では、固体撮像素子を、積層した二つの半導体基板１００（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える構成としたが、これに限定するものではない。すなわち、例えば、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面と反対側の面に支持基板を積層して、固体撮像素子を、積層した三つ以上の半導体基板を備える構成としてもよい。
また、例えば、図９中に示すように、二つのフォトダイオード１１０ａ，１１０ｂにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
また、例えば、図１０及び図１１中に示すように、四つのフォトダイオード１１０ａ〜１１０ｄにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
（第５実施形態）
第５実施形態に係る固体撮像素子は、図１２中に示すように、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える。また、第二配線１８０が、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０が形成されている。さらに、第一半導体基板１００ａ上には、増幅トランジスタ１５０、第一配線１６０、第二配線上流部１８０ａ、第二配線中間部１８０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、第二配線中間部１８０ｂの一部、第二配線下流部１８０ｃ、選択トランジスタ１７０、垂直信号線ＶＬが形成されている。
第二配線上流部１８０ａは、第一半導体基板１００ａ上に形成されている。第一半導体基板１００ａの厚さ方向（図１２中では、上下方向）に沿った直線状に形成されている。
第二配線上流部１８０ａの一端は、増幅トランジスタ１５０のドレイン電極に接続されている。
また、第二配線上流部１８０ａの一部は、第一配線１６０の一部と、半第一半導体基板１００ａの平面方向（図１２では左右方向）で対向している。
これにより、第一配線１６０と第二配線上流部１８０ａが対向している部分には、第一付加容量ＣＰａが形成されている。第一付加容量ＣＰａの大きさは、第一配線１６０と第二配線上流部１８０ａとの距離や、第一配線１６０と第二配線上流部１８０ａとが対向している部分の対向面積等に応じた値となる。
第二配線中間部１８０ｂは、第二配線上流部１８０ａと第二配線下流部１８０ｃとの間に形成されている。また、第二配線中間部１８０ｂは、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）の平面方向に沿って延びる直線状に形成されている。
第二配線中間部１８０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に形成されている。また、第二配線中間部１８０ｂの一部には、第二配線上流部１８０ａの他端が接続されている。
第二配線中間部１８０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に形成されている。また、第二配線中間部１８０ｂの他の部分には、第二配線下流部１８０ｃの一端が接続されている。
第二配線中間部１８０ｂの長さは、第二配線中間部１８０ｂに、第一配線１６０と複数の半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）を積層した方向に沿って対向する部分が形成される長さに設定する。すなわち、第一配線１６０の少なくとも一部と第二配線中間部１８０ｂの少なくとも一部とが、複数の半導体基板を積層した方向に沿って対向している。
これにより、第一配線１６０の一部と第二配線中間部１８０ｂの一部が対向している部分には、第二付加容量ＣＰｂが形成されている。第二付加容量ＣＰｂの大きさは、第一配線１６０と第二配線中間部１８０ｂとの距離や、第一配線１６０と第二配線中間部１８０ｂとが対向している部分の対向面積等に応じた値となる。
第二配線下流部１８０ｃは、第二半導体基板１００ｂ上に形成されている。また、第二配線下流部１８０ｃは、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
第二配線下流部１８０ｃの他端は、選択トランジスタ１７０のソース電極に接続されている。
第５実施形態の構成であれば、第一配線１６０と第二配線上流部１８０ａが対向している部分のみに付加容量が形成されている構成と比較して、帰還容量を増加させることが可能となる。
（第５実施形態の変形例）
第５実施形態では、一つのフローティングディフュージョン１３０に対して、一つのフォトダイオード１１０のみが接続されている構成これに限定するものではない。すなわち、例えば、図１３中に示すように、二つのフォトダイオード１１０ａ，１１０ｂにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
（第６実施形態）
第６実施形態に係る固体撮像素子は、図１４中に示すように、積層した二つの半導体基板１００（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える。また、第６実施形態に係る固体撮像素子は、第二配線１８０が、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む。さらに、第６実施形態に係る固体撮像素子は、第三配線上流部１９０ａと、第三配線中間部１９０ｂと、第三配線下流部１９０ｃを含み、第一配線１６０に接続されて第一配線１６０から分岐する第三配線１９０を備える。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０が形成されている。さらに、第一半導体基板１００ａ上には、増幅トランジスタ１５０、第一配線１６０、第二配線上流部１８０ａ、第二配線中間部１８０ｂの一部、第三配線上流部１９０ａ、第三配線中間部１９０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、第二配線中間部１８０ｂの一部、第二配線下流部１８０ｃ、第三配線中間部１９０ｂの一部、第三配線下流部１９０ｃ、選択トランジスタ１７０、垂直信号線ＶＬが形成されている。
第二配線上流部１８０ａは、第一半導体基板１００ａの厚さ方向（図１４中では、上下方向）に沿った直線状に形成されている。
第二配線上流部１８０ａの一端は、増幅トランジスタ１５０のドレイン電極に接続されている。
また、第二配線上流部１８０ａの一部は、第一配線１６０の一部と、第一半導体基板１００ａの平面方向（図１４では左右方向）で対向している。
これにより、第一配線１６０の一部と第二配線上流部１８０ａの一部が対向している部分には、第一付加容量ＣＰａが形成されている。第一付加容量ＣＰａの大きさは、第一配線１６０と第二配線上流部１８０ａとの距離や、第一配線１６０と第二配線上流部１８０ａとが対向している部分の対向面積等に応じた値となる。
第二配線中間部１８０ｂは、第二配線上流部１８０ａと第二配線下流部１８０ｃとの間に形成されている。また、第二配線中間部１８０ｂは、第一半導体基板１００ａの平面方向に沿って延びる直線状に形成されている。
第二配線中間部１８０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に形成されている。また、第二配線中間部１８０ｂの一部には、第二配線上流部１８０ａの他端が接続されている。
第二配線中間部１８０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に形成されている。また、第二配線中間部１８０ｂの他の部分には、第二配線下流部１８０ｃの一端が接続されている。
第二配線下流部１８０ｃは、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
第二配線下流部１８０ｃの他端は、選択トランジスタ１７０のソース電極に接続されている。
第三配線上流部１９０ａは、第一半導体基板１００ａ上に形成されている。第一半導体基板１００ａの厚さ方向に沿った直線状に形成されている。
第三配線上流部１９０ａの一端は、第一配線１６０のうち、増幅トランジスタ１５０のゲート電極に接続された、第一半導体基板１００ａの厚さ方向に沿った直線状の部分に接続されている。
第三配線中間部１９０ｂは、第三配線上流部１９０ａと第三配線下流部１９０ｃとの間に形成されている。また、第三配線中間部１９０ｂは、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）の平面方向に沿って延びる直線状に形成されている。
第三配線中間部１９０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に形成されている。また、第三配線中間部１９０ｂの一部には、第三配線上流部１９０ａの他端が接続されている。
第三配線中間部１９０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に設けられている。また、第三配線中間部１９０ｂの他の部分には、第三配線下流部１９０ｃの一端が接続されている。
第三配線下流部１９０ｃは、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
また、第三配線下流部１９０ｃは、第二配線下流部１８０ｃの一部と、半導体基板（第二半導体基板１００ｂ）の平面方向（図１４では左右方向）で対向している。すなわち、第二配線１８０の少なくとも一部と第三配線１９０の少なくとも一部とが対向している。
これにより、第三配線下流部１９０ｃと第二配線下流部１８０ｃが対向している部分には、第二付加容量ＣＰｂが形成されている。第二付加容量ＣＰｂの大きさは、第三配線下流部１９０ｃと第二配線下流部１８０ｃとの距離や、第三配線下流部１９０ｃと第二配線下流部１８０ｃとが対向している部分の対向面積等に応じた値となる。
また、少なくとも第二配線１８０及び第三配線１９０の互いに対向する部分は、半導体基板（第二半導体基板１００ｂ）の厚さ方向に沿って並列に延びている。
第６実施形態の構成であれば、第一配線１６０と第二配線上流部１８０ａが対向している部分のみに付加容量が形成されている構成と比較して、帰還容量を増加させることが可能となる。
（第６実施形態の変形例）
第６実施形態では、第二配線１８０の構成を、第二配線上流部１８０ａと、第二配線中間部１８０ｂと、第二配線下流部１８０ｃを含む構成としたが、これに限定するものではない。すなわち、例えば、第二配線１８０を、第二配線上流部１８０ａ及び第二配線下流部１８０ｃを含む構成としてもよい。同様に、第三配線１９０を、第三配線上流部１９０ａ及び第三配線下流部１９０ｃを含む構成としてもよい。
また、例えば、図１５中に示すように、二つのフォトダイオード１１０ａ，１１０ｂにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
（第７実施形態）
第７実施形態に係る固体撮像素子は、図１６から図１８中に示すように、積層した二つの半導体基板１００（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える。また、第７実施形態に係る固体撮像素子は、第一配線１６０が、第一配線上流部１６０ａと、第一配線中間部１６０ｂと、第一配線下流部１６０ｃを含む。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０、第一配線上流部１６０ａ、第一配線中間部１６０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、増幅トランジスタ１５０、第一配線中間部１６０ｂの一部、第一配線下流部１６０ｃ、選択トランジスタ１７０、垂直信号線ＶＬ、第二配線１８０が形成されている。
したがって、一の半導体基板（第一半導体基板１００ａ）上に、フォトダイオード１１０と、フローティングディフュージョン１３０と、第一配線上流部１６０ａが形成されている。さらに、他の半導体基板（第二半導体基板１００ｂ）上に、増幅トランジスタ１５０と、第一配線下流部１６０ｃと、垂直信号線ＶＬと、第二配線１８０が形成されている。
また、第一配線１６０は、一の半導体基板（第一半導体基板１００ａ）上に形成された第一配線上流部１６０ａと、他の半導体基板（第二半導体基板１００ｂ）上に形成された第一配線下流部１６０ｃを含む。さらに、第一配線１６０は、第一配線上流部１６０ａと第一配線下流部１６０ｃとの間に形成された第一配線中間部１６０ｂを含む。
第一配線上流部１６０ａは、第一半導体基板１００ａ上で第一配線１６０の上流側を形成し、第一半導体基板１００ａの厚さ方向（図１６中では、上下方向）に沿った直線状に形成されている。
第一配線上流部１６０ａの一端は、転送トランジスタ１２０のゲート電極に接続されている。
第一配線中間部１６０ｂは、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）の平面方向に沿って延びる直線状に形成されている。
第一配線中間部１６０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に設けられている。また、第一配線中間部１６０ｂの一部には、第一配線上流部１６０ａの他端が接続されている。
第一配線中間部１６０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に設けられている。また、第一配線中間部１６０ｂの他の部分には、第一配線下流部１６０ｃの一端が接続されている。
第一配線下流部１６０ｃは、第二半導体基板１００ｂ上で第一配線１６０の下流側を形成し、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
第一配線下流部１６０ｃの他端は、増幅トランジスタ１５０のゲート電極に接続されている。
また、第一配線下流部１６０ｃの一部は、垂直信号線ＶＬの途中に一端が接続された第二配線１８０と、第二半導体基板１００ｂの平面方向（図１６では左右方向）で対向している。すなわち、第一配線下流部１６０ｃの少なくとも一部と第二配線１８０の少なくとも一部とが対向している。
これにより、第一配線下流部１６０ｃと第二配線１８０が対向している部分には、付加容量ＣＰが形成されている。付加容量ＣＰの大きさは、第一配線下流部１６０ｃと第二配線１８０との距離や、第一配線下流部１６０ｃと第二配線１８０とが対向している部分の対向面積等に応じた値となる。
また、少なくとも第一配線下流部１６０ｃ及び第二配線１８０の互いに対向する部分は、他の半導体基板（第二半導体基板１００ｂ）の厚さ方向に沿って並列に延びている。
第７実施形態の構成であれば、増幅トランジスタ１５０よりも前段（上流側）の構成要素を第一半導体基板１００ａ上に形成する構成と比較して、第一半導体基板１００ａに配置される構成要素の数を減少させることが可能となる。このため、レイアウト自由度を向上させることが可能となる。
（第７実施形態の変形例）
第７実施形態では、第一配線１６０の構成を、第一配線上流部１６０ａと、第一配線中間部１６０ｂと、第一配線下流部１６０ｃを含む構成としたが、これに限定するものではない。すなわち、例えば、第一配線１６０を、第一配線上流部１６０ａ及び第一配線下流部１６０ｃを含む構成としてもよい。
また、例えば、図１９中に示すように、二つのフォトダイオード１１０ａ，１１０ｂにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
また、例えば、図２０及び図２１中に示すように、四つのフォトダイオード１１０ａ〜１１０ｄにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
（第８実施形態）
第８実施形態に係る固体撮像素子は、図２２から図２４中に示すように、積層した二つの半導体基板１００（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える。また、第８実施形態に係る固体撮像素子は、第一配線１６０が、第一配線上流部１６０ａと、第一配線中間部１６０ｂと、第一配線下流部１６０ｃと、第一配線分岐部１６０ｄを含む。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、第一配線上流部１６０ａの一部、第一配線中間部１６０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、リセットトランジスタ１４０、増幅トランジスタ１５０、第一配線中間部１６０ｂの一部、第一配線下流部１６０ｃ、第一配線分岐部１６０ｄ、選択トランジスタ１７０、垂直信号線ＶＬ、第二配線１８０が形成されている。
第一配線上流部１６０ａは、第一半導体基板１００ａ上で第一配線１６０の上流側を形成し、第一半導体基板１００ａの厚さ方向（図２２中では、上下方向）に沿った直線状に形成されている。
第一配線上流部１６０ａの一端は、転送トランジスタ１２０のゲート電極に接続されている。
第一配線中間部１６０ｂは、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）の平面方向に沿って延びる直線状に形成されている。
第一配線中間部１６０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に設けられている。また、第一配線中間部１６０ｂの一部には、第一配線上流部１６０ａの他端が接続されている。
第一配線中間部１６０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に設けられている。また、第一配線中間部１６０ｂの他の部分には、第一配線下流部１６０ｃの一端が接続されている。
第一配線下流部１６０ｃは、第二半導体基板１００ｂ上で第一配線１６０の下流側を形成し、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
第一配線下流部１６０ｃの他端は、増幅トランジスタ１５０のゲート電極に接続されている。
また、第一配線下流部１６０ｃの一部は、第二配線１８０と、半導体基板１００の平面方向（図２２では左右方向）で対向している。
これにより、第一配線下流部１６０ｃと第二配線１８０が対向している部分には、付加容量ＣＰが形成されている。付加容量ＣＰの大きさは、第一配線下流部１６０ｃと第二配線１８０との距離や、第一配線下流部１６０ｃと第二配線１８０とが対向している部分の対向面積等に応じた値となる。
第一配線分岐部１６０ｄは、第一配線下流部１６０ｃの両端部間から分岐して形成されている。
第一配線分岐部１６０ｄの一端は、第一配線上流部１６０ａに接続されている。第一配線分岐部１６０ｄの他端は、リセットトランジスタ１４０のソース電極に接続されている。
第８実施形態の構成であれば、リセットトランジスタ１４０よりも前段（上流側）の構成要素を第一半導体基板１００ａ上に形成する構成と比較して、第一半導体基板１００ａに配置される構成要素の数を減少させることが可能となる。このため、レイアウト自由度を向上させることが可能となる。
（第８実施形態の変形例）
第８実施形態では、第一配線１６０の構成を、第一配線上流部１６０ａと、第一配線中間部１６０ｂと、第一配線下流部１６０ｃを含む構成としたが、これに限定するものではない。すなわち、例えば、第一配線１６０を、第一配線上流部１６０ａ及び第一配線下流部１６０ｃを含む構成としてもよい。
また、例えば、図２５中に示すように、二つのフォトダイオード１１０ａ，１１０ｂにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
また、例えば、図２６及び図２７中に示すように、四つのフォトダイオード１１０ａ〜１１０ｄにそれぞれ蓄積された信号電荷が、一つのフローティングディフュージョン１３０へ個別に転送される構成としてもよい。
（第９実施形態）
第９実施形態に係る固体撮像素子は、図２８中に示すように、積層した二つの半導体基板１００（第一半導体基板１００ａ、第二半導体基板１００ｂ）を備える。また、第９実施形態に係る固体撮像素子は、第一配線１６０が、第一配線上流部１６０ａと、第一配線中間部１６０ｂと、第一配線下流部１６０ｃと、第一配線分岐部１６０ｄを含む。
第一半導体基板１００ａ上には、フォトダイオード１１０、転送トランジスタ１２０、フローティングディフュージョン１３０、リセットトランジスタ１４０、第一配線上流部１６０ａの一部、第一配線中間部１６０ｂの一部が形成されている。
第二半導体基板１００ｂ上には、増幅トランジスタ１５０、第一配線中間部１６０ｂの一部、第一配線下流部１６０ｃ、第一配線分岐部１６０ｄ、選択トランジスタ１７０、垂直信号線ＶＬ、第二配線１８０が形成されている。
第一配線上流部１６０ａは、第一半導体基板１００ａ上で第一配線１６０の上流側を形成し、第一半導体基板１００ａの厚さ方向（図２８中では、上下方向）に沿った直線状に形成されている。
第一配線上流部１６０ａの一端は、転送トランジスタ１２０のゲート電極に接続されている。
第一配線中間部１６０ｂは、積層した二つの半導体基板（第一半導体基板１００ａ、第二半導体基板１００ｂ）の平面方向に沿って延びる直線状に形成されている。
第一配線中間部１６０ｂの一部は、第一半導体基板１００ａの第二半導体基板１００ｂと対向する面に設けられている。また、第一配線中間部１６０ｂの一部には、第一配線上流部１６０ａの他端が接続されている。
第一配線中間部１６０ｂの他の部分は、第二半導体基板１００ｂの第一半導体基板１００ａと対向する面に設けられている。また、第一配線中間部１６０ｂの他の部分には、第一配線下流部１６０ｃの一端が接続されている。
第一配線下流部１６０ｃは、第二半導体基板１００ｂ上で第一配線１６０の下流側を形成し、第二半導体基板１００ｂの厚さ方向に沿った直線状に形成されている。
第一配線下流部１６０ｃの他端は、第一配線分岐部１６０ｄの一端に接続されている。
第一配線分岐部１６０ｄは、他端が増幅トランジスタ１５０のゲート電極に接続されている。
また、第一配線分岐部１６０ｄの一部は、第二配線１８０と、半導体基板１００の平面方向（図２８では左右方向）で対向している。
これにより、第一配線分岐部１６０ｄと第二配線１８０が対向している部分には、付加容量ＣＰが形成されている。付加容量ＣＰの大きさは、第一配線分岐部１６０ｄと第二配線１８０との距離や、第一配線分岐部１６０ｄと第二配線１８０とが対向している部分の対向面積等に応じた値となる。
また、第９実施形態に係る固体撮像素子は、図２８中に示すように、増幅トランジスタ１５０及び選択トランジスタ１７０のゲート酸化膜（図示せず）を、第二半導体基板１００ｂの表面よりも、第一半導体基板１００ａに近い位置へ配置している。
第９実施形態の構成であれば、固体撮像素子を構成する要素を配置するレイアウトの自由度を向上させることが可能となる。
（第１適用例）
本技術の固体撮像素子は、例えば、図２９中に示す構成とすることが可能である。
図２９中に示す固体撮像装置１は、ＣＭＯＳイメージセンサである。また、固体撮像装置１は、半導体基板１００上に、撮像エリアとしての画素領域４を有する。さらに、画素領域４の周辺領域に、例えば、垂直駆動回路５、カラム選択回路６、水平駆動回路７、出力回路８及び制御回路９を含む周辺回路部（５，６，７，８，９）を有する。
画素領域４は、例えば、行列状に２次元配置された複数の単位画素３（フォトダイオード１１０に相当）を有する。単位画素３には、例えば、画素行ごとに画素駆動線ＶＤ（具体的には、行選択線及びリセット制御線）が配線され、画素列ごとに垂直信号線ＶＬが配線されている。画素駆動線ＶＤは、画素からの信号読み出しのための駆動信号を伝送する。画素駆動線ＶＤの一端は、垂直駆動回路５の各行に対応した出力端に接続されている。
垂直駆動回路５は、シフトレジスタやアドレスデコーダ等によって構成される。垂直駆動回路５は、画素領域４の各単位画素３を、例えば、行単位で駆動する。垂直駆動回路５によって選択走査された画素行の各単位画素３から出力される信号は、垂直信号線ＶＬの各々を通してカラム選択回路６に供給される。
カラム選択回路６は、垂直信号線ＶＬごとに設けられたアンプや水平選択スイッチ等によって構成されている。
水平駆動回路７は、シフトレジスタやアドレスデコーダ等によって構成される。水平駆動回路７は、カラム選択回路６の各水平選択スイッチを走査しつつ順番に駆動する。水平駆動回路７による選択走査により、垂直信号線ＶＬの各々を通して伝送される各画素の信号が順番に水平信号線ＶＨに出力され、水平信号線ＶＨを通して半導体基板１００の外部へ伝送される。
垂直駆動回路５、カラム選択回路６、水平駆動回路７及び水平信号線ＶＨを含む回路部分は、半導体基板１００上に形成されていてもよく、または、外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
制御回路９は、半導体基板１００の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、固体撮像装置１の内部情報等のデータを出力する。さらに、制御回路９は、各種のタイミング信号を生成するタイミングジェネレータを有し、タイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動回路５、カラム選択回路６及び水平駆動回路７等の周辺回路の駆動制御を行う。
（第２適用例）
本技術の固体撮像素子は、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することが可能である。例えば、図３０中に、第２適用例としての電子機器２（カメラ）の概略構成を示す。
電子機器２は、例えば、静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１と、光学系（光学レンズ）２０１と、シャッタ装置２０２と、固体撮像装置１及びシャッタ装置２０２を駆動する駆動部２０４と、信号処理部２０３とを有する。
光学系２０１は、被写体からの像光（入射光）を、固体撮像装置１の画素領域４へ導く。なお、光学系２０１は、複数の光学レンズから構成されていてもよい。
シャッタ装置２０２は、固体撮像装置１への光照射期間及び遮光期間を制御する。
駆動部２０４は、固体撮像装置１の転送動作及びシャッタ装置２０２のシャッタ動作を制御する。
信号処理部２０３は、固体撮像装置１から出力された信号に対し、各種の信号処理を行う。信号処理後の映像信号は、メモリ等の記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
（その他の実施形態）
上記のように、本技術の実施形態を記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
その他、上記の実施形態において説明される各構成を任意に応用した構成等、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
また、上記の各実施形態では、裏面照射型の固体撮像装置の構成を例示したが、本開示内容は表面照射型の固体撮像装置にも適用可能である。また、本開示の固体撮像装置では、上記の実施形態等で説明した各構成要素を全て備える必要はなく、また逆に他の構成要素を備えていてもよい。さらに、本開示の技術は、固体撮像装置だけではなく、例えば、太陽電池にも適用することが可能である。また、本開示の技術は、監視カメラ等だけではなく、例えば、携帯電話等のモバイル機器や、車載機器にも適用することが可能である。
なお、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は、以下のような構成を取ることが可能である。
（１）
光電変換を行うフォトダイオードに蓄積された信号電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンに転送された信号電荷を電気信号として読み出して増幅するソース接地型の増幅トランジスタと、
前記フローティングディフュージョンと前記増幅トランジスタとを接続する第一配線と、
前記増幅トランジスタよりも電気的に下流側へ配置された第二配線と、を備え、
前記第一配線の少なくとも一部と前記第二配線の少なくとも一部とが対向している固体撮像素子。
（２）
前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
少なくとも前記第一配線及び前記第二配線の互いに対向する部分は、前記半導体基板の厚さ方向に沿って並列に延びている前記（１）に記載した固体撮像素子。
（３）
前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
前記第二配線は、前記半導体基板上で前記第二配線の上流側を形成する第二配線上流部と、前記半導体基板上で前記第二配線の下流側を形成する第二配線下流部と、を含み、
前記第一配線の少なくとも一部と、前記第二配線上流部の少なくとも一部及び前記第二配線下流部の少なくとも一部とが、前記半導体基板の平面方向に沿って対向し、
互いに対向する前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部との間隔と、互いに対向する前記第一配線の少なくとも一部と前記第二配線下流部の少なくとも一部との間隔が異なる前記（２）に記載した固体撮像素子。
（４）
積層した複数の半導体基板を備え、
前記複数の半導体基板のうち一の半導体基板上に、前記フォトダイオードと、前記フローティングディフュージョンと、前記増幅トランジスタと、前記第一配線と、前記第二配線の上流側を形成する第二配線上流部とが形成され、
前記複数の半導体基板のうち他の半導体基板上に、前記第二配線の下流側を形成する第二配線下流部が形成されている前記（１）に記載した固体撮像素子。
（５）
前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部とが、前記一の半導体基板の平面方向に沿って対向している前記（４）に記載した固体撮像素子。
（６）
前記第二配線は、前記第二配線上流部と、前記第二配線下流部と、前記第二配線上流部及び前記第二配線下流部間に形成され且つ前記積層した半導体基板の平面方向に沿って延びる第二配線中間部と、を含み、
前記第一配線の少なくとも一部と前記第二配線中間部の少なくとも一部とが、前記複数の半導体基板を積層した方向に沿って対向している前記（４）に記載した固体撮像素子。
（７）
前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部とが、前記一の半導体基板の平面方向に沿って対向している前記（６）に記載した固体撮像素子。
（８）
前記増幅トランジスタで増幅された電気信号を出力する垂直信号線を備え、
前記第二配線の一端は、前記垂直信号線の途中、または、前記垂直信号線のノードに接続されている前記（１）〜（７）のいずれかに記載した固体撮像素子。
（９）
積層した複数の半導体基板と、前記増幅トランジスタで増幅された電気信号を出力する垂直信号線と、を備え、
前記第一配線は、前記複数の半導体基板のうち一の半導体基板上で前記第一配線の上流側を形成する第一配線上流部と、前記複数の半導体基板のうち他の半導体基板上で前記第一配線の下流側を形成する第一配線下流部と、を含み、
前記一の半導体基板上に、前記フォトダイオードと、前記フローティングディフュージョンとが形成され、
前記他の半導体基板上に、前記増幅トランジスタと、前記第二配線と、前記垂直信号線とが形成され、
前記第二配線の一端は、前記垂直信号線の途中に接続され、
前記第一配線下流部の少なくとも一部と前記第二配線の少なくとも一部とが対向している前記（１）に記載した固体撮像素子。
（１０）
少なくとも前記第一配線下流部及び前記第二配線の互いに対向する部分は、前記他の半導体基板の厚さ方向に沿って並列に延びている前記（９）に記載した固体撮像素子。
（１１）
複数の前記フォトダイオードを備え、
前記複数のフォトダイオードにそれぞれ蓄積された信号電荷は、一つの前記フローティングディフュージョンへ個別に転送される前記（１）〜（１０）のいずれかに記載した固体撮像素子。
（１２）
前記第一配線から分岐する第三配線を備え、
前記第二配線の少なくとも一部と前記第三配線の少なくとも一部とが対向している前記（１）〜（１１）のいずれかに記載した固体撮像素子。
（１３）
前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
少なくとも前記第二配線及び前記第三配線の互いに対向する部分は、前記半導体基板の厚さ方向に沿って並列に延びている前記（１２）に記載した固体撮像素子。
（１４）
前記第一配線及び前記第二配線の互いに対向している部分の長さは、前記互いに対向している部分の間隔よりも長い前記（１）〜（１３）のいずれかに記載した固体撮像素子。
１…固体撮像装置、２…電子機器、３…単位画素、４…画素領域、５…垂直駆動回路、６…カラム選択回路、７…水平駆動回路、８…出力回路、９…制御回路、１００…半導体基板、１００ａ…第一半導体基板、１００ｂ…第二半導体基板、１１０…フォトダイオード、１２０…転送トランジスタ、１３０…フローティングディフュージョン、１４０…リセットトランジスタ、１５０…増幅トランジスタ、１６０…第一配線、１６０ａ…第一配線上流部、１６０ｂ…第一配線中間部、１６０ｃ…第一配線下流部、１６０ｄ…第一配線分岐部、１７０…選択トランジスタ、１８０…第二配線、１８０ａ…第二配線上流部、１８０ｂ…第二配線中間部、１８０ｃ…第二配線下流部、１９０…第三配線、１９０ａ…第三配線上流部、１９０ｂ…第三配線中間部、１９０ｃ…第三配線下流部、ＣＰ…付加容量、ＣＰａ…第一付加容量、ＣＰｂ…第二付加容量、ＶＬ…垂直信号線、ＶＤ…画素駆動線、ＶＨ…水平信号線、ＨＣ…高濃度領域、ＬＣ…低濃度領域、ＬＩ…絶縁層、２０１…光学系、２０２…シャッタ装置、２０３…信号処理部、２０４…駆動部、ＯＬ…対向部分長さ、ＷＩ…配線間隔

Claims (14)

  1. 光電変換を行うフォトダイオードに蓄積された信号電荷が転送されるフローティングディフュージョンと、
    前記フローティングディフュージョンに転送された信号電荷を電気信号として読み出して増幅するソース接地型の増幅トランジスタと、
    前記フローティングディフュージョンと前記増幅トランジスタとを接続する第一配線と、
    前記増幅トランジスタよりも電気的に下流側へ配置された第二配線と、を備え、
    前記第一配線の少なくとも一部と前記第二配線の少なくとも一部とが対向している固体撮像素子。
  2. 前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
    少なくとも前記第一配線及び前記第二配線の互いに対向する部分は、前記半導体基板の厚さ方向に沿って並列に延びている請求項１に記載した固体撮像素子。
  3. 前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
    前記第二配線は、前記半導体基板上で前記第二配線の上流側を形成する第二配線上流部と、前記半導体基板上で前記第二配線の下流側を形成する第二配線下流部と、を含み、
    前記第一配線の少なくとも一部と、前記第二配線上流部の少なくとも一部及び前記第二配線下流部の少なくとも一部とが、前記半導体基板の平面方向に沿って対向し、
    互いに対向する前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部との間隔と、互いに対向する前記第一配線の少なくとも一部と前記第二配線下流部の少なくとも一部との間隔が異なる請求項２に記載した固体撮像素子。
  4. 複数の前記フォトダイオードを備え、
    前記複数のフォトダイオードにそれぞれ蓄積された信号電荷は、一つの前記フローティングディフュージョンへ個別に転送される請求項１に記載した固体撮像素子。
  5. 前記増幅トランジスタで増幅された電気信号を出力する垂直信号線を備え、
    前記第二配線の一端は、前記垂直信号線の途中、または、前記垂直信号線のノードに接続されている請求項１に記載した固体撮像素子。
  6. 積層した複数の半導体基板を備え、
    前記複数の半導体基板のうち一の半導体基板上に、前記フォトダイオードと、前記フローティングディフュージョンと、前記増幅トランジスタと、前記第一配線と、前記第二配線の上流側を形成する第二配線上流部とが形成され、
    前記複数の半導体基板のうち他の半導体基板上に、前記第二配線の下流側を形成する第二配線下流部が形成されている請求項１に記載した固体撮像素子。
  7. 前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部とが、前記一の半導体基板の平面方向に沿って対向している請求項６に記載した固体撮像素子。
  8. 前記第二配線は、前記第二配線上流部と、前記第二配線下流部と、前記第二配線上流部及び前記第二配線下流部間に形成され且つ前記積層した半導体基板の平面方向に沿って延びる第二配線中間部と、を含み、
    前記第一配線の少なくとも一部と前記第二配線中間部の少なくとも一部とが、前記複数の半導体基板を積層した方向に沿って対向している請求項６に記載した固体撮像素子。
  9. 前記第一配線の少なくとも一部と前記第二配線上流部の少なくとも一部とが、前記一の半導体基板の平面方向に沿って対向している請求項８に記載した固体撮像素子。
  10. 前記第一配線から分岐する第三配線を備え、
    前記第二配線の少なくとも一部と前記第三配線の少なくとも一部とが対向している請求項１に記載した固体撮像素子。
  11. 前記フローティングディフュージョン及び前記増幅トランジスタが形成された半導体基板を備え、
    少なくとも前記第二配線及び前記第三配線の互いに対向する部分は、前記半導体基板の厚さ方向に沿って並列に延びている請求項１０に記載した固体撮像素子。
  12. 積層した複数の半導体基板と、前記増幅トランジスタで増幅された電気信号を出力する垂直信号線と、を備え、
    前記第一配線は、前記複数の半導体基板のうち一の半導体基板上で前記第一配線の上流側を形成する第一配線上流部と、前記複数の半導体基板のうち他の半導体基板上で前記第一配線の下流側を形成する第一配線下流部と、を含み、
    前記一の半導体基板上に、前記フォトダイオードと、前記フローティングディフュージョンとが形成され、
    前記他の半導体基板上に、前記増幅トランジスタと、前記第二配線と、前記垂直信号線とが形成され、
    前記第二配線の一端は、前記垂直信号線の途中に接続され、
    前記第一配線下流部の少なくとも一部と前記第二配線の少なくとも一部とが対向している請求項１に記載した固体撮像素子。
  13. 少なくとも前記第一配線下流部及び前記第二配線の互いに対向する部分は、前記他の半導体基板の厚さ方向に沿って並列に延びている請求項１２に記載した固体撮像素子。
  14. 前記第一配線及び前記第二配線の互いに対向している部分の長さは、前記互いに対向している部分の間隔よりも長い請求項１に記載した固体撮像素子。
JP2018160090A 2018-08-29 2018-08-29 固体撮像素子 Pending JP2021192395A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018160090A JP2021192395A (ja) 2018-08-29 2018-08-29 固体撮像素子
US17/250,657 US20210225911A1 (en) 2018-08-29 2019-06-21 Solid-state image sensor
KR1020217005049A KR20210044793A (ko) 2018-08-29 2019-06-21 고체 촬상 소자
PCT/JP2019/024715 WO2020044747A1 (ja) 2018-08-29 2019-06-21 固体撮像素子
CN201980054287.7A CN112585755A (zh) 2018-08-29 2019-06-21 固态摄像元件
TW108126470A TW202010142A (zh) 2018-08-29 2019-07-26 固體攝像元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018160090A JP2021192395A (ja) 2018-08-29 2018-08-29 固体撮像素子

Publications (1)

Publication Number Publication Date
JP2021192395A true JP2021192395A (ja) 2021-12-16

Family

ID=69642947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018160090A Pending JP2021192395A (ja) 2018-08-29 2018-08-29 固体撮像素子

Country Status (6)

Country Link
US (1) US20210225911A1 (ja)
JP (1) JP2021192395A (ja)
KR (1) KR20210044793A (ja)
CN (1) CN112585755A (ja)
TW (1) TW202010142A (ja)
WO (1) WO2020044747A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023223720A1 (ja) * 2022-05-16 2023-11-23 パナソニックＩｐマネジメント株式会社 撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163346A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085755A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 画像撮像装置
JP4935486B2 (ja) 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
US9294700B2 (en) * 2011-12-27 2016-03-22 Sony Corporation Imaging element, imaging device, electronic device, and imaging method
US9344658B2 (en) * 2014-07-31 2016-05-17 Omnivision Technologies, Inc. Negative biased substrate for pixels in stacked image sensors
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
JP6953263B2 (ja) * 2017-10-05 2021-10-27 キヤノン株式会社 固体撮像装置および撮像システム
US10575806B2 (en) * 2018-03-22 2020-03-03 International Business Machines Corporation Charge amplifiers that can be implemented in thin film and are useful for imaging systems such as digital breast tomosynthesis with reduced X-ray exposure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023223720A1 (ja) * 2022-05-16 2023-11-23 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
CN112585755A (zh) 2021-03-30
US20210225911A1 (en) 2021-07-22
WO2020044747A1 (ja) 2020-03-05
TW202010142A (zh) 2020-03-01
KR20210044793A (ko) 2021-04-23

Similar Documents

Publication Publication Date Title
US11798961B2 (en) Imaging device and imaging system
JP4881987B2 (ja) 固体撮像装置および撮像装置
US8289425B2 (en) Solid-state image pickup device with an improved output amplifier circuitry
KR101750567B1 (ko) 고체 촬상 장치 및 전자 기기
TW541832B (en) X-Y address type solid-state image pickup device
US7456880B2 (en) Photoelectric conversion element having a plurality of semiconductor regions and including conductive layers provided on each isolation element region
TWI412271B (zh) 固態成像裝置、相機、及電子裝置
CN102683370B (zh) 固体摄像装置及其制造方法以及电子装置
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
US11043518B2 (en) Image sensor including a pixel block having 8-shared pixel structure
US8866941B2 (en) Solid state imaging device with wiring lines shifted for pupil correction and simplified wiring pattern and method of manufacturing the same
KR102060843B1 (ko) 고체 촬상 소자 및 전자 기기
US11742376B2 (en) Image sensor and image capture device
TW202205652A (zh) 固體攝像裝置、固體攝像裝置的製造方法、以及電子機器
US9924120B2 (en) Pixel unit and image sensor
WO2020044747A1 (ja) 固体撮像素子
KR102492854B1 (ko) 반도체 장치 및 전자 기기
JP2013046186A (ja) 固体撮像装置