JP2021192187A - 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法 - Google Patents

出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法 Download PDF

Info

Publication number
JP2021192187A
JP2021192187A JP2020098766A JP2020098766A JP2021192187A JP 2021192187 A JP2021192187 A JP 2021192187A JP 2020098766 A JP2020098766 A JP 2020098766A JP 2020098766 A JP2020098766 A JP 2020098766A JP 2021192187 A JP2021192187 A JP 2021192187A
Authority
JP
Japan
Prior art keywords
thread
data
appearance frequency
group
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020098766A
Other languages
English (en)
Inventor
巧 本田
Takumi Honda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020098766A priority Critical patent/JP2021192187A/ja
Priority to US17/200,948 priority patent/US11488280B2/en
Publication of JP2021192187A publication Critical patent/JP2021192187A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Image Processing (AREA)
  • Complex Calculations (AREA)

Abstract

【課題】出現頻度算出において、アトミック処理の実行回数を抑制する【解決手段】情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）に実行させるプログラムであって、複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する。【選択図】 図１３

Description

本発明は、出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法に関する。
グラフィックス プロセッシング ユニット（Graphics Processing Unit：GPU）は、画像処理やデータ圧縮処理を行うためのアクセレータあるいはプロセッサである。ＧＰＵは、例えば、多数の演算器や関数を有する。
ＧＰＵは、例えば、画像処理において、入力データの値を一定区間ごとに区切り、各区間内における各データの出現頻度を算出し、ヒストグラムを生成する場合がある。ヒストグラムは、入力データの特性を示し、例えば、画像の平坦化や、コントラスト強調などに用いられる。
ＧＰＵに関する技術としては、以下の先行技術文献に記載されている。
特表2016−527650号公報 特開2019−212171号公報 特開2014−106715号公報
しかし、ＧＰＵは、出現頻度の算出において、複数のアトミック処理を実行する。アトミック処理とは、例えば、同一メモリへの同時アクセスなどを防止するため、他スレッドの割り込みを許容しない非可分な処理である。ＧＰＵは、アトミック処理を実行するとき、アトミックな処理を実行するスレッド以外のスレッドを待ち状態とする。すなわち、アトミック処理を実行することで、複数のスレッドに待ち時間が発生し、処理に遅延が発生する。
そこで、一開示は、出現頻度算出において、アトミック処理の実行回数を抑制する出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法を提供する。
情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）に実行させるプログラムであって、複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する。
一開示は、出現頻度算出において、アトミック処理の実行回数を抑制する。
図１は、情報処理システム１０の構成例を示す図である。 図２は、情報処理装置１００の構成例を表す図である。 図３は、入力データ及び出現頻度の例を示す図である。 図４は、出現頻度算出処理の例を示す図である。 図５は、第１方式出現頻度算出処理の処理フローチャートの例を示す図である。 図６は、処理Ｓ１００−１及び処理Ｓ１００−２の例を示す図である。 図７は、処理Ｓ１００−４の例を示す図である。 図８は、第２方式出現頻度算出処理の処理フローチャートの例を示す図である。 図９は、処理Ｓ２００−１及び処理Ｓ２００−２の例を示す図である。 図１０は、処理Ｓ２００−３の例を示す図である。 図１１は、処理Ｓ２００−４の例を示す図である。 図１２は、処理Ｓ２００−５の例を示す図である。 図１３は、処理Ｓ２００−６の例を示す図である。 図１４は、データ処理Ｓ３００の処理フローチャートの例を示す図である。 図１５は、方式判定処理Ｓ４００の処理フローチャートの例を示す図である。 図１６は、方式判定処理Ｓ４００の処理フローチャートの例を示す図である。
［第１の実施の形態］
第１の実施の形態について説明する。
＜情報処理システム１０の構成例＞
図１は、情報処理システム１０の構成例を示す図である。情報処理システム１０は、情報処理装置１００及び入力データ２００を有する。情報処理システム１０は、入力データ２００を情報処理装置１００に入力し、情報処理装置１００が入力データ２００を処理し、情報処理装置１００が処理結果を出力するシステムである。
入力データ２００が画像データである場合について、以下に説明する。情報処理装置１００は、例えば、ユーザやアプリケーションプログラムから、入力データ２００を入力される（Ｓ１０）。
情報処理装置１００は、入力データ２００に含まれる値それぞれの、出現頻度を算出し、ヒストグラムを生成する。出現頻度は、入力データ中の各値（数値）が出現する回数（個数）を示す。情報処理装置１００は、生成したヒストグラムに基づき、画像の平坦化や、コントラスト強調などを行う。また、情報処理装置１００は、画像解析処理として、データのコーデック（複合化）などを行う。
情報処理装置１００は、入力データ２００を出力用のフォーマット（例えば画像）に変換すると、例えば、情報処理装置１００が有するディスプレイなどの表示部に、変換した画像を出力し（Ｓ１１）、表示させる。
＜情報処理装置１００の構成例＞
図２は、情報処理装置１００の構成例を表す図である。情報処理装置１００は、ＣＰＵ（Central Processing Unit）１１０、ストレージ１２０、メモリ１３０、及びＧＰＵ１４０を有する。
ストレージ１２０は、プログラムやデータを記憶する、フラッシュメモリ、ＨＤＤ（Hard Disk Drive）、又はＳＳＤ（Solid State Drive）などの補助記憶装置である。ストレージ１２０は、データ処理プログラム１２１を記憶する。また、ストレージ１２０は、ＧＰＵ１４０が実行する第１方式出現頻度算出プログラム１４１１、第２方式出現頻度算出プログラム１４１２、第１関数プログラム１４１３、第２関数プログラム１４１４、第３関数プログラム１４１５を記憶する。
メモリ１３０は、ストレージ１２０に記憶されているプログラムをロードする領域である。また、メモリ１３０は、プログラムがデータを記憶する領域としても使用されてもよい。
ＣＰＵ１１０は、ストレージ１２０に記憶されているプログラムを、メモリ１３０にロードし、ロードしたプログラムを実行し、各部を構築し、各処理を実現するプロセッサである。
ＣＰＵ１１０は、データ処理プログラム１２１を実行することで、判定部を構築し、データ処理を行う。データ処理は、入力データに対して、データ解析処理やデータ画像化処理などを実行し、処理結果を出力する処理である。ＣＰＵ１１０は、データ処理において、一部の処理をＧＰＵ１４０に実行させる。また、ＣＰＵ１１０は、データ処理においてＧＰＵ１４０に入力データの出現頻度算出処理を実行させる場合、出現頻度算出処理の方式を決定する方式判定処理を行う。
ＣＰＵ１１０は、データ処理プログラム１２１が有する方式判定モジュール１２１１を実行することで、判定部を構築し、方式判定処理を行う。方式判定処理は、ＧＰＵ１４０に実行させる出現頻度算出処理の方式を決定する処理である。
ＧＰＵ１４０は、ローカルメモリ１４２を有し、例えば、ストレージ１２０に記憶されているプログラムを、ローカルメモリ１４２にロードし、ロードしたプログラムを実行し、各部を構築し、各処理を実現するプロセッサまたはアクセレータである。
ローカルメモリ１４２は、ストレージ１２０が記憶するプログラムをロードする領域である。また、ローカルメモリ１４２は、ＧＰＵ１４０（プログラム）が、データを記憶する領域として使用される。
ＧＰＵ１４０は、第１方式出現頻度算出プログラム１４１１を実行することで、構築部、取得部、及び加算部を構築し、第１方式出現頻度算出処理を行う。第１方式出現頻度算出処理は、入力データを複数のデータ群に分割し、分割したデータ群ごとに出現頻度を算出し、各データ群の算出頻度を加算することで、入力データ全体の出現頻度を算出する処理である。
ＧＰＵ１４０は、第２方式出現頻度算出プログラム１４１２を実行することで、構築部、取得部、及び加算部を構築し、第２方式出現頻度算出処理を行う。第２方式出現頻度算出処理は、入力データを複数のデータ群に分割し、分割したデータ群ごとに出現頻度を算出し、各データ群の算出頻度を加算することで、入力データ全体の出現頻度を算出する処理である。なお、第２方式出現頻度算出処理におけるアトミック処理の実行回数は、第１方式出現頻度算出処理におけるアトミック処理の実行回数以下である。第１及び第２方式出現頻度算出処理の詳細については、後述する。
ＧＰＵ１４０は、第１関数プログラム１４１３を実行することで、加算部を構築し、第１関数処理を行う。第１関数処理は、第１関数を実行する処理である。第１関数処理は、第２方式出現頻度算出処理において、実行される。
ＧＰＵ１４０は、第２関数プログラム１４１４を実行することで、加算部を構築し、第２関数処理を行う。第２関数処理は、第２関数を実行する処理である。第２関数処理は、第２方式出現頻度算出処理において、実行される。
ＧＰＵ１４０は、第３関数プログラム１４１５を実行することで、加算部を構築し、第３関数処理を行う。第３関数処理は、第３関数を実行する処理である。第３関数処理は、第２方式出現頻度算出処理において、実行される。
なお、図２において、データ処理プログラム１２１は、ストレージ１２０に記憶され、ＣＰＵ１１０によって実行されるが、ＧＰＵ１４０によって実行されても良い。
また、ストレージ１２０に記憶されるプログラムで実行される処理は、例えば、演算器や回路などのハードウェアで実現されても良い。第１関数処理、第２関数処理、及び第３関数処理は、例えば、それぞれ専用の演算器で実現されても良い。
＜出現頻度算出処理＞
情報処理装置１００は、データ処理において、出現頻度を算出する出現頻度算出処理を行う場合がある。
図３は、入力データ及び出現頻度の例を示す図である。入力データは、「０」、「１」、「２」、及び「３」の４種類の数値（要素）で構成される。出現頻度は、各値が入力データ中に出現する数（存在する個数）を示す。出現頻度は、「０」が２５個、「１」が２２個、「２」が１２個、「３」が５個である。情報処理装置１００は、算出された出現頻度に基づき、ヒストグラムを生成し、画像処理を行う。以下、図３の例を使用し、第１方式出現頻度算出処理、及び第２方式出現頻度算出処理について説明する。
図４は、出現頻度算出処理の例を示す図である。第１方式及び第２方式出現頻度算出処理において、ＧＰＵ１４０は、複数のスレッドグループそれぞれに入力データを対応づける。なお、ＧＰＵ１４０は、第１方式又は第２方式出現頻度算出処理を行う前処理としてスレッドを構築してもよいし、常時スレッドを構築しておいてもよい。図４において、スレッドグループは、スレッドグループＧ１及びＧ２の２グループである。各スレッドグループは、それぞれスレッドＴ１〜Ｔ４、及びスレッドＴ５〜Ｔ８の４スレッドで構成される。スレッドグループＧ１は、入力データの上位（左側）４列、スレッドグループＧ２は、入力データの下位（右側）４列の、最終行までの出現頻度を算出する。
スレッドグループＧ１は、最上位行の上位４列のデータ（例えば「０ ３ １ ２」）を取得する。そして、スレッドＴ１は最上位列のデータを、スレッドＴ２は上位２列目のデータを、スレッドＴ３は上位３列目のデータを、スレッドＴ４は上位４列目のデータを、それぞれ担当データとし、それぞれ担当データに対して処理を行う。例えば、スレッドＴ１の担当データは「０」、スレッドＴ２の担当データは「３」、スレッドＴ３の担当データは「１」、スレッドＴ４の担当データは「２」となる。
スレッドグループＧ１は、スレッドＴ１〜Ｔ４により、列ごとにデータを処理する（出現頻度を算出又は加算する）。そして、スレッドグループＧ１は、自グループの担当するデータの出現頻度（ローカル出現頻度と呼ぶ場合がある）を、行単位でＧＰＵ１４０が有するローカルメモリ１４２上のローカル出現頻度の記憶領域に記憶（加算）する。そして、スレッドグループＧ１は、最終行まで出現頻度を算出する。スレッドグループＧ２も同様の処理を行う。なお、以降、各スレッドグループが担当するデータの出現頻度を、ローカル出現頻度と呼ぶ場合がある。
スレッドグループＧ１及びＧ２は、自グループが担当するデータのローカル出現頻度の算出が完了する（自グループが担当するデータが終了する）と、メモリ１３０上の出現頻度領域に、それぞれのローカル出現頻度を加算する。
＜第１方式出現頻度算出処理＞
図５は、第１方式出現頻度算出処理の処理フローチャートの例を示す図である。ＧＰＵ１４０は、例えば、ＣＰＵ１１０の指示により、第１方式出現頻度算出処理Ｓ１００を実行する。なお、第１方式出現頻度算出処理Ｓ１００の処理フローチャートは、例えば、各スレッドグループが実行する処理の処理フローチャートである。また、図５において、点線で囲まれている処理は、スレッドグループ内の各スレッドが実行する処理である。
スレッドグループは、自スレッドグループが担当する次のデータ群を取得する（Ｓ１００−１）。次のデータ群とは、例えば、担当するデータの列の次行のデータを示す。スレッドグループは、第１方式出現頻度算出処理Ｓ１００の処理Ｓ１００−１において、先頭行から順に担当データ群を取得する。
各スレッドは、自スレッドが担当するデータの数値を認識し、自スレッドグループのローカル出現頻度の記憶領域の担当数値の領域に、１を加算する（Ｓ１００−２）。各スレッド全てが、処理Ｓ１００−２を実行する。
図６は、処理Ｓ１００−１及び処理Ｓ１００−２の例を示す図である。図６（Ａ）は、１行目のデータ群、図６（Ｂ）は２行目のデータ群に対する処理の例を示す図である。なお、図６において、ローカル出現頻度の記憶領域は、左から「０」「１」「２」「３」に、それぞれ対応するもとする。また、以降は、スレッドグループＧ１の処理について説明する。
図６（Ａ）に示すように、スレッドグループＧ１は、最初のデータ群「０ ３ １ ２」を取得する。スレッドＴ１は、自スレッドの担当するデータの数値が「０」であることを認識し、ローカル出現頻度の記憶領域の数値「０」に対応する箇所（スレッドグループＧ１のローカル出現頻度の記憶領域の最上位（最も左））に、１を加算する。
同様に、スレッドＴ２が「３」、スレッドＴ３が「１」、スレッドＴ４が「２」について、それぞれの対応箇所に１を加算する。これにより、１行目のデータ群に対する処理が終了する。
次に、図６（Ｂ）に示すように、スレッドグループＧ１は、２行目のデータ「０ ２ ２ ３」を取得する。スレッドＴ１は、自スレッドの担当するデータの数値が「０」であることを認識し、ローカル出現頻度の記憶領域の数値「０」に対応する箇所に１を加算し、２とする。
同様に、スレッドＴ２が「２」、スレッドＴ３が「２」、スレッドＴ４が「３」について、それぞれの対応箇所に１を加算する。この結果、ローカル出現頻度は、「０」が２、「１」が１、「２」が３、「３」が２と記憶される。
図５の処理フローチャートに戻り、スレッドグループは、自スレッドグループの担当のデータ群が最後か否かを確認する（Ｓ１００−３）。データ群が最後である場合（これ以上データがない場合）（Ｓ１００−３のＹｅｓ）、スレッドグループは、自スレッドグループのローカル出現頻度を、全体の出現頻度（メモリ１３０の出現頻度領域）に加算し、処理を終了する（Ｓ１００−４）。
図７は、処理Ｓ１００−４の例を示す図である。スレッドグループＧ１及びＧ２は、それぞれ自スレッドグループの担当データのローカル出現頻度を、図６に示した処理を繰り返すことで算出する。そして、スレッドグループＧ１及びＧ２は、ローカル出現頻度を、メモリ１３０上の出現頻度の記憶領域に加算する。これにより、入力データの出現頻度（合計出現頻度と呼ぶ場合がある）が算出される。
図５の処理フローチャートに戻り、一方、スレッドグループは、自スレッドグループの担当のデータ群が最後でない場合（Ｓ１００−３のＮｏ）、担当データがなくなるまで、処理Ｓ１００−１から処理Ｓ１００−３を繰り返す。
なお、図６（Ａ）（Ｂ）における各スレッドがローカル出現頻度を加算する処理、及び図７における各スレッドグループがメモリ１３０の出現頻度にローカル出現頻度を加算する処理は、アトミック処理である。例えば、図６（Ｂ）において、スレッドＴ２とスレッドＴ３は、同じ領域に１を加算するため、少なくとも一方のスレッドに、書き込み待ち時間が発生する。
また、スレッドグループが処理を実行する場合、スレッドグループ内のいずれかのスレッドが実行してもよいし、図示しない別のスレッドをスレッドグループの処理を実行するスレッドとして起動し、当該スレッドが実行しても良い。
＜第２方式出現頻度算出処理＞
図８は、第２方式出現頻度算出処理の処理フローチャートの例を示す図である。ＧＰＵ１４０は、例えば、ＣＰＵ１１０の指示により、第２方式出現頻度算出処理Ｓ２００を実行する。なお、第２方式出現頻度算出処理Ｓ２００の処理フローチャートは、例えば、各スレッドグループが実行する処理の処理フローチャートである。また、図８において、点線で囲まれている処理は、各スレッドが行う処理である。
スレッドグループは、自スレッドグループが担当する次のデータ群を取得する（Ｓ２００−１）。
各スレッドは、第１関数を実行し、自スレッドの担当データと同一数値のビットが１（ＯＮ）となるビット列を生成する（Ｓ２００−２）。
図９は、処理Ｓ２００−１及び処理Ｓ２００−２の例を示す図である。第１関数は、例えば、比較関数のｍａｔｃｈ関数を使用する。ｍａｔｃｈ関数は、例えば、データ列と指標値を入力すると、データ列内の指標値の存在位置を１にしたビット列を出力する関数である。図９では、スレッドグループＧ１の２行目のデータ群に対する処理を例として説明する。
図９に示すように、スレッドグループＧ１は、２行目のデータ群「０ ２ ２ ３」を取得する。スレッドＴ１は、第１関数を実行し、自スレッドの担当データの「０」が同一データ群内の存在位置を示すビット列を生成する。スレッドＴ１の担当データの「０」は、「０ ２ ２ ３」の一番左の位置にのみ存在するので、生成されるビット列は「１０００」となる。
スレッドＴ２〜Ｔ４もスレッドＴ１と同様の処理を行う。スレッドＴ２及びスレッドＴ３の担当データの「２」は、「０ ２ ２ ３」の左から２番目及び３番目の位置に存在するので、生成されるビット列は「０１１０」となる。スレッドＴ４の担当データの「３」は、「０ ２ ２ ３」の一番右の位置に存在するので、生成されるビット列は「０００１」となる。
図８の処理フローチャートに戻り、各スレッドは、第２関数を実行し、ビット列で最初に１（ＯＮ）が出現するビット位置を取得する（Ｓ２００−３）。
図１０は、処理Ｓ２００−３の例を示す図である。スレッドＴ１〜Ｔ４は、自スレッドが生成したビット列に対して、第２関数を実行し、ビット列で最初に１が出現するビット位置を取得する。第２関数は、例えば、ｆｆｓ（ｆｆｓｌｌ）関数である。ｆｆｓ関数は、例えば、データ列を入力すると、入力されたデータ列内の最初（または最後）に１が出現する位置を出力する関数である。なお、ビット位置は、左から１〜４となる。
スレッドＴ１は、一番左（第１ビット）が１であるため、ビット位置「１」を取得する。同様に、スレッドＴ２は、ビット位置「２」を取得し、スレッドＴ３は、ビット位置「２」を取得し、スレッドＴ４は、ビット位置「４」を取得する。
図８の処理フローチャートに戻り、各スレッドは、第２関数の実行結果より、担当データの数値が、データ群内で最初の出現か否かを確認する（Ｓ２００−４）。すなわち、自スレッドが、ローカル出現頻度の加算処理を行う代表スレッドか否かを判定する。
図１１は、処理Ｓ２００−４の例を示す図である。各スレッドは、担当データの数値がデータ群内で最初の出現か否かを確認する。スレッドは、例えば、スレッド郡内での識別番号を有する。例えば、スレッドＴ１の識別番号は１、スレッドＴ２の識別番号は２、スレッドＴ３の識別番号は３、スレッドＴ４の識別番号は４である。識別番号は、例えば、自スレッドが担当するデータの位置（データ群内の左からの番号）に対応する識別子である。各スレッドは、自スレッドの識別番号と処理２００−３で取得したビット位置が一致する場合、担当データの数値がデータ群内で最初の出現であると判定する。スレッドＴ１は、識別番号と取得したビット位置が「１」であり一致する。スレッドＴ２は、識別番号と取得したビット位置が「２」であり一致する。スレッドＴ４は、識別番号と取得したビット位置が「４」であり一致する。スレッドＴ１、Ｔ２、及びＴ４は、自スレッドが代表スレッドであると判定する。
一方で、スレッドＴ３は、識別番号は「３」であるが、取得したビット位置は「２」であり、一致しない。すなわち、スレッドＴ３は、当該データ群に対する処理において、代表スレッドとはならない。
図８の処理フローチャートに戻り、各スレッドは、担当データの数値がデータ群内での最初の出現である（自スレッドが代表スレッドである）場合（Ｓ２００−４のＹｅｓ）、第３関数を実行し、自スレッドの担当データの数値が、データ群内で重複する数（重複数）を取得する（Ｓ２００−５）。
図１２は、処理Ｓ２００−５の例を示す図である。第３関数は、例えば、ｐｏｐｃ（ｐｏｐｃｌｌ）関数である。ｐｏｐｃ関数は、例えば、データ列を入力すると、データ列内の１（ＯＮ）の数を出力する関数である。
代表スレッドであるスレッドＴ１、スレッドＴ２、及びスレッドＴ４は、処理Ｓ２００−５を実行する。一方で、処理Ｓ２００−４で一致しなかった（不一致であった）スレッドＴ３は、処理Ｓ２００−５を実行しない。
スレッドＴ１は、第３関数を実行し、ビット列内の１の数（重複数）を算出する。スレッドＴ１は、重複数「１」を算出する。同様に、スレッドＴ２は重複数「２」を、スレッドＴ４は重複数「１」を算出する。
図８の処理フローチャートに戻り、各スレッド（代表スレッド）は、自スレッドグループのローカル出現頻度の記憶領域の担当データの数値に対応する領域に、重複数を加算する（Ｓ２００−６）。
一方、各スレッドは、担当データの数値がデータ群内での最初の出現でない場合（Ｓ２００−４のＮｏ）、処理Ｓ２００−５及び処理Ｓ２００−６を実行しない。
図１３は、処理Ｓ２００−６の例を示す図である。処理Ｓ２００−４で一致したスレッドであるスレッドＴ１、スレッドＴ２、及びスレッドＴ４は、処理Ｓ２００−６を実行する。一方で、処理Ｓ２００−４で一致しなかった（不一致であった）スレッドＴ３は、処理Ｓ２００−６を実行しない。
スレッドＴ１は、ローカル出現頻度の記憶領域の「０」に対応する箇所に、処理Ｓ２００−５で算出した重複数「１」を加算する。同様に、スレッドＴ４は、ローカル出現頻度の記憶領域の「３」に対応する箇所に、処理Ｓ２００−５で算出した重複数「１」を加算する。
一方、スレッドＴ２は、ローカル出現頻度の記憶領域の「２」に対応する箇所に、処理Ｓ２００−５で算出した重複数「２」を加算する。
図８の処理フローチャートに戻り、スレッドグループは、自スレッドグループの担当のデータ群が最後か否かを確認する（Ｓ２００−７）。データ群が最後である場合（Ｓ２００−７のＹｅｓ）、スレッドグループは、自スレッドグループのローカル出現頻度を、全体の出現頻度（メモリ１３０の出現頻度領域）に加算し、処理を終了する（Ｓ２００−８）。処理Ｓ２００−８は、例えば、第１方式出現頻度算出処理Ｓ１００における処理Ｓ１００−４（図７）と同様である。
一方、スレッドグループは、自スレッドグループの担当のデータ群が最後でない場合（Ｓ２００−７のＮｏ）、担当データがなくなるまで、処理Ｓ２００−１からＳ２００−６を繰り返す。
なお、図１３における各スレッドがローカル出現頻度を加算する処理、及び図７における各スレッドグループがメモリ１３０の出現頻度にローカル出現頻度を加算する処理が、アトミック処理である。
第２方式出現頻度算出処理において、情報処理装置１００は、同一データ群に同一値のデータが重複する場合、代表スレッドのみがローカル出現頻度の加算処理を行うため、ローカル出現頻度を加算するアトミック処理の回数を抑制できる。
また、第２関数は、ｃｌｚ（ｃｌｚｌｌ）関数を使用しても良い。ｃｌｚ関数は、例えば、データ列を入力すると、データ列の先頭（もしくは最後尾）から、連続して存在する０の数を出力する。この出力数の次の位置に１が出現することがわかるため、ｆｆｓ関数と同様の出力を得ることができる。
＜方式判定処理＞
情報処理装置１００は、第１方式または第２方式出現頻度算出処理を用いて、入力データを処理する。情報処理装置１００は、データ処理Ｓ３００において、入力データに応じて、第１方式または第２方式出現頻度算出処理を選択する。
情報処理装置１００は、処理を高速化させるため、例えば、アトミック処理を行う回数が少ない第２方式出現頻度算出処理を選択する。なお、例えば、重複する数値がない入力データで第１方式及び第２方式出現頻度算出処理を行った時、第２方式出現頻度算出方式のほうが出現頻度の算出が早い場合、情報処理装置１００は、常に第２方式出現頻度算出方式を選択しても良い。
図１４は、データ処理Ｓ３００の処理フローチャートの例を示す図である。情報処理装置１００は、データ処理Ｓ３００において、データが入力されるのを待ち受ける（Ｓ３００−１のＮｏ）。
情報処理装置１００は、データが入力されると（Ｓ３００−１のＹｅｓ）、方式判定処理を行う（Ｓ４００）。方式判定処理Ｓ４００は、入力データに応じて方式を選択する処理である。
情報処理装置１００は、選択した方式が第１方式である場合（Ｓ３００−２の第１方式）、第１方式出現頻度算出処理Ｓ１００を実行し、再度入力データ待ち（Ｓ３００−１）に移行する。
一方、情報処理装置１００は、選択した方式が第２方式である場合（Ｓ３００−２の第２方式）、第２方式出現頻度算出処理Ｓ２００を実行し、再度入力データ待ち（Ｓ３００−１）に移行する。
＜１．データ種別による方式判定＞
図１５は、方式判定処理Ｓ４００の処理フローチャートの例を示す図である。情報処理装置１００は、入力データの種別を取得する（Ｓ４００−１）。情報処理装置１００は、データ種別が画像または動画である場合（Ｓ４００−２のＹｅｓ）、第２方式出現頻度算出処理を行うと判定し（Ｓ４００−３）、処理を終了する。
一方、情報処理装置１００は、データ種別が画像または動画でない場合（Ｓ４００−２のＮｏ）、第１方式出現頻度算出処理を行うと判定し（Ｓ４００−４）、処理を終了する。
画像や動画データは、一般的に、隣接するピクセルは同一色である、すなわち、同一値のデータであることが多い。言い換えると、画像や動画データは、同一値のデータを多く含むことが想定できるため、第２方式出現頻度算出処理を実行することで、アトミック処理の回数を抑制することができ、処理の高速化が可能となる。
＜２．要素数による方式判定＞
図１６は、方式判定処理Ｓ４００の処理フローチャートの例を示す図である。情報処理装置１００は、入力データのデータ数及び要素数（データの値の種類の数）を取得する（Ｓ４００−１）。情報処理装置１００は、データ数を要素数で除算する（Ｓ４００−２）。
情報処理装置１００は、除算結果が閾値以上である場合（Ｓ４００−３のＹｅｓ）、第２方式出現頻度算出処理を行うと判定し（Ｓ４００−４）、処理を終了する。
一方、情報処理装置１００は、除算結果が閾値以上でない場合（Ｓ４００−３のＮｏ）、第１方式出現頻度算出処理を行うと判定し（Ｓ４００−５）、処理を終了する。
除算結果は、各数値の重複数の平均値を示す。よって、除算結果が大きいほど、入力データ内に重複する数値が多い（重複する可能性が高い）ことを示す。そのため、情報処理装置１００は、除算結果が閾値より大きい時、第２方式出現頻度算出処理のほうが処理の高速化が可能と判定し、第２方式出現頻度算出処理を選択する。
［その他の実施の形態］
例えば、方式判定処理Ｓ４００は、ＣＰＵ１１０が実行しても良いし、ＧＰＵ１４０が実行しても良い。
以下、まとめると付記のようになる。
（付記１）
情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）実行させるプログラムであって、
複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する
出現頻度算出プログラム。
（付記２）
前記第１記憶領域は、数値ごとの出現頻度をスレッドグループごとに記憶するローカル出現頻度記憶領域に含まれ、
前記ローカル出現頻度記憶領域は、前記ＧＰＵが有するメモリ内に存在する
付記１記載の出現頻度算出プログラム。
（付記３）
前記取得処理及び前記加算処理を、前記入力データの全てについて実行し、
前記スレッドグループは、自スレッドグループの前記ローカル出現頻度記憶領域に記憶した出現頻度を、全スレッドグループの出現頻度の合計を記憶する合計出現頻度記憶領域に加算する合計加算処理を実行する
付記２記載の出現頻度算出プログラム。
（付記４）
前記合計出現頻度記憶領域は、前記ＧＰＵが有するメモリ以外のメモリであって、前記情報処理装置が有するメモリ内に存在する
付記３記載の出現頻度算出プログラム。
（付記５）
前記加算処理の前記第１の数値が重複するか否かの判定において、前記データ群における対象数値の存在する位置を１とするビット列を生成する第１関数を使用する
付記１記載の出現頻度算出プログラム。
（付記６）
前記第１関数は、ｍａｔｃｈ関数を含む
付記５記載の出現頻度算出プログラム。
（付記７）
前記加算処理の前記代表スレッドか否かの判定において、前記ビット列内で１が最初又は最後に出現する位置を返す第２関数を使用する
付記５記載の出現頻度算出プログラム。
（付記８）
前記第２関数は、ｆｆｓ関数を含む
付記７記載の出現頻度算出プログラム。
（付記９）
前記加算処理の前記重複数の算出において、前記ビット列内の１の数を返す第３関数を使用する
付記７記載の出現頻度算出プログラム。
（付記１０）
前記第３関数は、ｐｏｐｃ関数を含む
付記９記載の出現頻度算出プログラム。
（付記１１）
さらに、前記加算処理に加え、前記第１の数値の前記データ群における重複の有無に関わらず、前記スレッドが前記第１記憶領域に１を加算する第２加算処理と、を有し、
前記入力データに応じて前記加算処理または前記第２加算処理のいずれか一方を選択する選択処理を、実行する
付記１記載の出現頻度算出プログラム。
（付記１２）
前記入力データが画像データである場合、前記加算処理を実行する
付記１１記載の出現頻度算出プログラム。
（付記１３）
前記画像データの画像は、静止画及び動画を含む
付記１２記載の出現頻度算出プログラム。
（付記１４）
前記入力データ内の各数値の平均重複数が閾値以上に多い場合、前記加算処理を実行する
付記１１記載の出現頻度算出プログラム。
（付記１５）
前記平均重複数は、前記入力データのデータ数を前記入力データの要素数で除算することで算出する
付記１４記載の出現頻度算出プログラム。
（付記１６）
前記ＧＰＵ以外の前記情報処理装置が有するプロセッサに前記選択処理を実行させる
付記１１記載の出現頻度算出プログラム。
（付記１７）
複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する
情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）。
（付記１８）
複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理とを、自装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）に実行させる
情報処理装置。
（付記１９）
複数のスレッドで構成されるスレッドグループを１以上構築する構築し、
前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得し、
前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する
出現頻度算出方法。
１０ ：情報処理システム
１００ ：情報処理装置
１１０ ：ＣＰＵ
１２０ ：ストレージ
１２１ ：データ処理プログラム
１２１１ ：方式判定モジュール
１３０ ：メモリ
１１０ ：ＧＰＵ
１４１１ ：第１方式出現頻度算出プログラム
１４１２ ：第２方式出現頻度算出プログラム
１４１３ ：第１関数プログラム
１４１４ ：第２関数プログラム
１４１５ ：第３関数プログラム
１４２ ：ローカルメモリ
２００ ：入力データ

Claims (10)

  1. 情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）に実行させるプログラムであって、
    複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
    前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
    前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
    前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
    前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する
    出現頻度算出プログラム。
  2. 前記第１記憶領域は、数値ごとの出現頻度をスレッドグループごとに記憶するローカル出現頻度記憶領域に含まれ、
    前記取得処理及び前記加算処理を、前記入力データの全てについて実行し、
    前記スレッドグループは、自スレッドグループの前記ローカル出現頻度記憶領域に記憶した出現頻度を、全スレッドグループの出現頻度の合計を記憶する合計出現頻度記憶領域に加算する合計加算処理を実行する
    請求項１記載の出現頻度算出プログラム。
  3. 前記加算処理の前記第１の数値が重複するか否かの判定において、前記データ群における対象数値の存在する位置を１とするビット列を生成する第１関数を使用する
    請求項１記載の出現頻度算出プログラム。
  4. 前記加算処理の前記代表スレッドか否かの判定において、前記ビット列内で１が最初又は最後に出現する位置を返す第２関数を使用する
    請求項３記載の出現頻度算出プログラム。
  5. 前記加算処理の前記重複数の算出において、前記ビット列内の１の数を返す第３関数を使用する
    請求項４記載の出現頻度算出プログラム。
  6. さらに、前記加算処理に加え、前記第１の数値の前記データ群における重複の有無に関わらず、前記スレッドが前記第１記憶領域に１を加算する第２加算処理と、を有し、
    前記入力データに応じて前記加算処理または前記第２加算処理のいずれか一方を選択する選択処理を、実行する
    請求項１記載の出現頻度算出プログラム。
  7. 前記入力データ内の各数値の平均重複数が閾値以上に多い場合、前記加算処理を実行する
    請求項６記載の出現頻度算出プログラム。
  8. 複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
    前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
    前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
    前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
    前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理と、を実行する
    情報処理装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）。
  9. 複数のスレッドで構成されるスレッドグループを１以上構築する構築処理と、
    前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得する取得処理と、
    前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
    前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
    前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する加算処理とを、自装置が有するＧＰＵ（グラフィックス プロセッシング ユニット）に実行させる
    情報処理装置。
  10. 複数のスレッドで構成されるスレッドグループを１以上構築する構築し、
    前記スレッドグループは、構成するスレッドと同一数のデータを含むデータ群を入力データから取得し、
    前記スレッドグループの複数のスレッドそれぞれは、前記データ群のうち１つのデータを担当し、
    前記スレッドは、自スレッドが担当するデータの第１の数値が前記データ群において重複しない場合、前記第１の数値の出現頻度を記憶する第１記憶領域に１を加算し、
    前記第１の数値が前記データ群において重複する場合、自スレッドが前記第１の数値のデータを担当するスレッド群に１つ存在する代表スレッドであるとき、前記第１記憶領域に前記重複する数を示す重複数を加算する
    出現頻度算出方法。
JP2020098766A 2020-06-05 2020-06-05 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法 Withdrawn JP2021192187A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020098766A JP2021192187A (ja) 2020-06-05 2020-06-05 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法
US17/200,948 US11488280B2 (en) 2020-06-05 2021-03-15 Computer-readable recording medium recording appearance frequency calculation program, information processing apparatus, and appearance frequency calculation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020098766A JP2021192187A (ja) 2020-06-05 2020-06-05 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法

Publications (1)

Publication Number Publication Date
JP2021192187A true JP2021192187A (ja) 2021-12-16

Family

ID=78817708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020098766A Withdrawn JP2021192187A (ja) 2020-06-05 2020-06-05 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法

Country Status (2)

Country Link
US (1) US11488280B2 (ja)
JP (1) JP2021192187A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021192187A (ja) * 2020-06-05 2021-12-16 富士通株式会社 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法
TWI775253B (zh) * 2020-12-24 2022-08-21 宏碁股份有限公司 高風險用藥路徑的計算方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020091B2 (ja) 2012-11-27 2016-11-02 富士通株式会社 演算処理装置の制御プログラム、演算処理装置の制御方法および演算処理装置
US9513907B2 (en) 2013-08-06 2016-12-06 Intel Corporation Methods, apparatus, instructions and logic to provide vector population count functionality
US9921838B2 (en) * 2015-10-02 2018-03-20 Mediatek Inc. System and method for managing static divergence in a SIMD computing architecture
JP6679943B2 (ja) * 2016-01-15 2020-04-15 富士通株式会社 検知プログラム、検知方法および検知装置
JP6827266B2 (ja) * 2016-01-15 2021-02-10 富士通株式会社 検知プログラム、検知方法および検知装置
JP7087695B2 (ja) 2018-06-07 2022-06-21 株式会社リコー 学習装置および学習方法
US11714875B2 (en) * 2019-12-28 2023-08-01 Intel Corporation Apparatuses, methods, and systems for instructions of a matrix operations accelerator
JP2021192187A (ja) * 2020-06-05 2021-12-16 富士通株式会社 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法

Also Published As

Publication number Publication date
US11488280B2 (en) 2022-11-01
US20210383499A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR100997024B1 (ko) 스캔 연산을 수행하기 위한 시스템, 방법 및 컴퓨터 판독가능한 기록 매체
US20190266217A1 (en) Apparatus and method for matrix computation
JP6605573B2 (ja) 並列ディシジョン・ツリー・プロセッサー・アーキテクチャ
JP4339381B2 (ja) 共有メモリ型マルチプロセッサシステム及びその情報処理方法
US20210182263A1 (en) Systems and methods for performing data processing operations using variable level parallelism
EP1640875B1 (en) Method and system for multithread processing of spreadsheet chain calculations
JP6020091B2 (ja) 演算処理装置の制御プログラム、演算処理装置の制御方法および演算処理装置
US20090132878A1 (en) System, method, and computer program product for performing a scan operation on a sequence of single-bit values using a parallel processor architecture
US20180011693A1 (en) Methods and apparatus to eliminate partial-redundant vector loads
JP2021192187A (ja) 出現頻度算出プログラム、グラフィックス プロセッシング ユニット、情報処理装置、及び出現頻度算出方法
JP6659724B2 (ja) 並列プロセッサカーネルのディスパッチサイズのコンカレンシーファクタを決定するシステム及び方法
US11630986B2 (en) Graph conversion method
US9830731B2 (en) Methods of a graphics-processing unit for tile-based rendering of a display area and graphics-processing apparatus
US10872394B2 (en) Frequent pattern mining method and apparatus
US8930929B2 (en) Reconfigurable processor and method for processing a nested loop
KR101699685B1 (ko) 명령어 오퍼랜드 변경 장치 및 방법
CN116134416A (zh) 避免张量内存布局中存储体冲突和流水线冲突的方法
US9280330B2 (en) Apparatus and method for executing code
JP7403465B2 (ja) 短絡高速化のための複合条件の並べ替え
US9569470B2 (en) Managing sharing relationship of tables
JP7302727B2 (ja) ループアンローリング処理装置、方法およびプログラム
JP7302728B2 (ja) ループアンローリング処理装置、方法およびプログラム
US20240087076A1 (en) Graph data calculation method and apparatus
KR102628658B1 (ko) 뉴럴 프로세서 및 뉴럴 프로세서의 제어 방법
US8290917B2 (en) Reordering of data elements in a data parallel system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20240129