JP2021184498A

JP2021184498A - Multilayer ceramic capacitor

Info

Publication number: JP2021184498A
Application number: JP2021138492A
Authority: JP
Inventors: 大樹福永; Hiroki Fukunaga; 秀明田中; Hideaki Tanaka; 晃司森山; Koji Moriyama
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2014-05-21
Filing date: 2021-08-27
Publication date: 2021-12-02
Anticipated expiration: 2035-04-01
Also published as: JP6977755B2; JP2023156502A; JP2018174336A; JP2020025146A; JP6627916B2; JP7338665B2

Abstract

To provide a method for manufacturing a multilayer ceramic capacitor allowing a multilayer chip including a side margin portion to be sintered more densely to achieve increased reliability.SOLUTION: A method for manufacturing a multilayer ceramic capacitor includes the steps of: preparing a multilayer chip; applying ceramic slurry to be an outer portion onto a resin film, and drying the slurry to manufacture a ceramic green sheet for the outer portion; applying the ceramic slurry to be an inner portion onto a surface of the ceramic green sheet for the outer portion, drying slurry, and forming a ceramic green sheet for the inner portion to prepare a ceramic green sheet for a side margin; separating the ceramic green sheet for the side margin from a resin film; and forming a side margin portion by depressing a surface where a conductive film of a laminated body chip is exposed against the ceramic green sheet for the inner portion to punch out it.SELECTED DRAWING: Figure 3

Description

この発明は、積層セラミックコンデンサに関する。 The present invention relates to a monolithic ceramic capacitor.

近年、大容量で、かつ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、たとえば、内層用セラミック層（誘電体セラミック層）と内部電極とが交互に積み重ねられ、その上面と下面とに外層用セラミック層が配設されて、直方体状に形成されたセラミック素体を有し、そのセラミック素体の両端面に外部電極が形成されている。このセラミック素体の両側面には、外部電極との接続を防止するために、サイドマージン部が形成されている。 In recent years, there has been a demand for a multilayer ceramic capacitor having a large capacity and a small size. In such a laminated ceramic capacitor, for example, ceramic layers for inner layers (dielectric ceramic layers) and internal electrodes are alternately stacked, and ceramic layers for outer layers are arranged on the upper surface and the lower surface thereof to form a rectangular shape. It has a ceramic element body, and external electrodes are formed on both end faces of the ceramic element body. Side margin portions are formed on both side surfaces of the ceramic element body in order to prevent connection with external electrodes.

上述したような積層セラミックコンデンサの製造方法として、特許文献１に記載の製造方法が開示されている。すなわち、この積層セラミックコンデンサの製造方法は、内部電極となる導電膜が表面に形成された複数のセラミックグリーンシートが積層され、マザー積層体が形成され、そのマザー積層体を切断するにあたり、外部電極が形成されない側面において導電膜が露出するように切断される。そして、その両側面に対して、サイドマージン部となるセラミックスラリーが塗布されることよって、ばらつきの少ない均一なサイドマージン部を形成するとしている。 As a method for manufacturing a monolithic ceramic capacitor as described above, the manufacturing method described in Patent Document 1 is disclosed. That is, in this method of manufacturing a laminated ceramic capacitor, a plurality of ceramic green sheets having a conductive film formed on the surface as an internal electrode are laminated to form a mother laminated body, and an external electrode is used to cut the mother laminated body. Is cut so that the conductive film is exposed on the side surface where the film is not formed. Then, the ceramic slurry serving as the side margin portion is applied to both side surfaces thereof to form a uniform side margin portion with little variation.

特開昭６１−２４８４１３号公報Japanese Unexamined Patent Publication No. 61-248413

しかしながら、特許文献１に記載される積層セラミックコンデンサの製造方法では、サイドマージン部の形成に用いられるセラミックスラリーは、内層用セラミック層を形成するために用いられるセラミックスラリーと同じ誘電体セラミック材料により構成されている。この積層セラミックコンデンサの製造方法の焼成工程において、内層用セラミック層を形成する条件で焼成すると、サイドマージン部の内部において空隙部が増加するため、この空隙部を介してサイドマージン部からの水分の浸入を防ぐことができず、積層セラミックコンデンサの信頼性が低下するといった問題があった。 However, in the method for manufacturing a multilayer ceramic capacitor described in Patent Document 1, the ceramic slurry used for forming the side margin portion is made of the same dielectric ceramic material as the ceramic slurry used for forming the ceramic layer for the inner layer. Has been done. In the firing step of the method for manufacturing a multilayer ceramic capacitor, when firing is performed under the condition of forming a ceramic layer for an inner layer, voids increase inside the side margin portion, so that moisture from the side margin portion passes through the gap portion. There was a problem that the penetration could not be prevented and the reliability of the monolithic ceramic capacitor was lowered.

それ故に、この発明の主たる目的は、サイドマージン部を有する積層体チップをより緻密に焼結することができ、信頼性を向上させた積層セラミックコンデンサの製造方法を提供することである。 Therefore, a main object of the present invention is to provide a method for manufacturing a laminated ceramic capacitor in which a laminated chip having a side margin portion can be sintered more precisely and reliability is improved.

この発明にかかる積層セラミックコンデンサの製造方法は、両側面に導電膜が露出される積層体チップを準備する工程と、樹脂フィルム上にサイドマージン部のアウター部となるセラミックスラリーを塗布し、乾燥して、アウター部用セラミックグリーンシートを作製する工程と、アウター部用セラミックグリーンシートの表面にサイドマージン部のインナー部となるセラミックスラリーを塗布し、乾燥して、インナー部用セラミックグリーンシートを形成して、サイドマージン用セラミックグリーンシートを作製する工程と、樹脂フィルムからサイドマージン用セラミックグリーンシートを剥離する工程と、サイドマージン用セラミックグリーンシートにおけるインナー部用セラミックグリーンシートに向かって、積層体チップの導電膜が露出している面を押し付けて打ちぬくことでサイドマージン部を形成する工程と、を含む、積層セラミックコンデンサの製造方法である。 The method for manufacturing a laminated ceramic capacitor according to the present invention includes a step of preparing a laminated chip whose conductive film is exposed on both side surfaces, and a ceramic slurry to be an outer portion of a side margin portion is applied onto a resin film and dried. Then, in the process of producing the ceramic green sheet for the outer part, the ceramic slurry to be the inner part of the side margin part is applied to the surface of the ceramic green sheet for the outer part, and dried to form the ceramic green sheet for the inner part. Then, toward the step of producing the ceramic green sheet for the side margin, the step of peeling the ceramic green sheet for the side margin from the resin film, and the ceramic green sheet for the inner part of the ceramic green sheet for the side margin, the laminated chip A method for manufacturing a monolithic ceramic capacitor, which comprises a step of forming a side margin portion by pressing and punching a surface on which the conductive film is exposed.

この発明にかかる積層セラミックコンデンサの製造方法によれば、積層体チップ（セラミック素体）の導電膜が露出している面に対してアウター部とインナー部を含むサイドマージン部を備えた積層セラミックコンデンサを製造することができるので、サイドマージン部が、複数層構造とすることで、サイドマージン部からセラミック素体の内側に向う水分の浸入を抑制することができる積層セラミックコンデンサを製造することができる。したがって、信頼性を向上させた積層セラミックコンデンサの製造方法を提供することができる。 According to the method for manufacturing a laminated ceramic capacitor according to the present invention, a laminated ceramic capacitor having a side margin portion including an outer portion and an inner portion with respect to the surface of the laminated chip (ceramic element) where the conductive film is exposed. By having a multi-layer structure in the side margin portion, it is possible to manufacture a monolithic ceramic capacitor capable of suppressing the infiltration of water from the side margin portion toward the inside of the ceramic element. .. Therefore, it is possible to provide a method for manufacturing a monolithic ceramic capacitor with improved reliability.

この発明によれば、サイドマージン部を有する積層体チップをより緻密に焼結することができ、信頼性を向上させた積層セラミックコンデンサの製造方法を提供することができる。 According to the present invention, a laminated chip having a side margin portion can be sintered more precisely, and a method for manufacturing a laminated ceramic capacitor with improved reliability can be provided.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above-mentioned object, other object, feature and advantage of the present invention will be further clarified from the description of the embodiment for carrying out the following invention with reference to the drawings.

この発明にかかる積層セラミックコンデンサの外観の一例を示す概略斜視図である。It is a schematic perspective view which shows an example of the appearance of the multilayer ceramic capacitor which concerns on this invention. 図１のＡ−Ａ線における断面を示す断面図解図である。It is sectional drawing which shows the cross section in line AA of FIG. 図１のＢ−Ｂ線における断面を示す断面図解図である。It is sectional drawing which shows the cross section in line BB of FIG. 積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。It is explanatory drawing for demonstrating the manufacturing method of a laminated ceramic capacitor, (a) is the perspective view which showed the state which formed the conductive film on the ceramic green sheet schematically, (b) is the conductive film. It is a perspective view schematically showing the state of stacking the ceramic green sheets in which is formed. 図４に示した積層セラミックコンデンサの製造方法において製造される積層体チップの外観の一例を示す概略斜視図である。It is a schematic perspective view which shows an example of the appearance of the laminated body chip manufactured by the manufacturing method of the laminated ceramic capacitor shown in FIG.

本発明にかかる積層セラミックコンデンサの一例について説明する。図１は、セラミック素体と外部電極とにより構成された積層セラミックコンデンサの外観の一例である積層セラミックコンデンサの概略斜視図を示し、図２は、図１のＡ−Ａ線における断面を示す断面図解図を示す。また、図３は、図１のＢ−Ｂ線における断面を示す断面図解図を示す。 An example of the multilayer ceramic capacitor according to the present invention will be described. FIG. 1 shows a schematic perspective view of a laminated ceramic capacitor which is an example of the appearance of a laminated ceramic capacitor composed of a ceramic element and an external electrode, and FIG. 2 shows a cross section showing a cross section taken along the line AA of FIG. An illustrated diagram is shown. Further, FIG. 3 shows a cross-sectional schematic diagram showing a cross section taken along the line BB of FIG. 1.

この実施の形態にかかる積層セラミックコンデンサ１０は、概略、セラミック素体１２と、セラミック素体１２の両端面にそれぞれ形成された外部電極４０，４２とから構成される。 The multilayer ceramic capacitor 10 according to this embodiment is roughly composed of a ceramic element 12 and external electrodes 40 and 42 formed on both end faces of the ceramic element 12, respectively.

本発明にかかる積層セラミックコンデンサ１０の大きさは、長さ（Ｌ）方向の寸法、幅（Ｗ）方向の寸法、積層（Ｔ）方向の寸法が、たとえば、１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、０．４ｍｍ×０．２ｍｍ×０．２ｍｍの組み合わせがある。 The size of the multilayer ceramic capacitor 10 according to the present invention has dimensions in the length (L) direction, dimensions in the width (W) direction, and dimensions in the laminated (T) direction, for example, 1.6 mm × 0.8 mm × 0. There are combinations of 0.8 mm, 1.0 mm × 0.5 mm × 0.5 mm, 0.6 mm × 0.3 mm × 0.3 mm, 0.4 mm × 0.2 mm × 0.2 mm.

セラミック素体１２は、直方体状に形成され、幅（Ｗ）方向および積層（Ｔ）方向に沿って延びる第１の端面１３および第２の端面１４と、長さ（Ｌ）方向および積層（Ｔ）方向に沿って延びる第１の側面１５および第２の側面１６と、長さ（Ｌ）方向および幅（Ｗ）方向に沿って延びる第１の主面１７および第２の主面１８とを有する。また、セラミック素体１２において、第１の端面１３および第２の端面１４は、互いに対向し、第１の側面１５および第２の側面１６は互いに対向し、第１の主面１７および第２の主面１８は互いに対向する。また、第１の側面１５および第２の側面１６は、第１の端面１３および第２の端面１４に直交し、第１の主面１７および第２の主面１８は、第１の端面１３および第１の側面１６に直交する。さらに、セラミック素体１２のコーナー部および稜部は、丸みが形成されていることが好ましい。 The ceramic element body 12 is formed in a rectangular parallelepiped shape, and has a first end face 13 and a second end face 14 extending along a width (W) direction and a stacking (T) direction, and a length (L) direction and a stacking (T) direction. ) The first side surface 15 and the second side surface 16 extending along the direction, and the first main surface 17 and the second main surface 18 extending along the length (L) direction and the width (W) direction. Have. Further, in the ceramic element body 12, the first end surface 13 and the second end surface 14 face each other, the first side surface 15 and the second side surface 16 face each other, and the first main surface 17 and the second surface 12 and the second side surface 16 face each other. The main surfaces 18 of the above face each other. Further, the first side surface 15 and the second side surface 16 are orthogonal to the first end surface 13 and the second end surface 14, and the first main surface 17 and the second main surface 18 are the first end surface 13. And orthogonal to the first side surface 16. Further, it is preferable that the corners and ridges of the ceramic element 12 are rounded.

セラミック素体１２は、複数の内層用セラミック層（誘電体セラミック層）２０および複数の内層用セラミック層２０同士の界面に配設された複数の第１の内部電極２２および第２の内部電極２４により構成される内層部２６と、内層部２６を積層（Ｔ）方向に挟むように外層用セラミック層が配設された外層部２８，３０と、内層部２６および外層部２８，３０を幅（Ｗ）方向に挟むようにサイドマージン用のセラミック層が配設されたサイドマージン部３２，３４とで構成されている。換言すると、内層部２６は、最も第１の主面１７側あるいは第２の主面１８側に配置された第１および第２の内部電極２２，２４に挟まれた領域である。また、サイドマージン部３２，３４は、セラミック素体１２を積層（Ｔ）方向からみて、第１の内部電極２２および第２の内部電極２４が存在しない領域である。 The ceramic element 12 includes a plurality of first internal electrodes 22 and a second internal electrode 24 disposed at the interface between the plurality of inner layer ceramic layers (dielectric ceramic layers) 20 and the plurality of inner layer ceramic layers 20. The inner layer portion 26 composed of the inner layer portion 26, the outer layer portions 28, 30 in which the ceramic layer for the outer layer is arranged so as to sandwich the inner layer portion 26 in the laminated (T) direction, and the inner layer portion 26 and the outer layer portion 28, 30 are widened. It is composed of side margin portions 32 and 34 in which a ceramic layer for side margins is arranged so as to be sandwiched in the W) direction. In other words, the inner layer portion 26 is a region sandwiched between the first and second internal electrodes 22 and 24 arranged on the first main surface 17 side or the second main surface 18 side. Further, the side margin portions 32 and 34 are regions where the first internal electrode 22 and the second internal electrode 24 do not exist when the ceramic element 12 is viewed from the laminated (T) direction.

内層用セラミック層２０は、たとえば、Ｂａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。また、これらの主成分に添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後の内層用セラミック層２０の厚みは、０．３μｍ以上１０μｍ以下であることが好ましい。 The ceramic layer 20 for the inner layer is made of, for example, a dielectric ceramic particle containing a perovskite-type compound containing Ba and Ti as a main component and having a perovskite structure. Further, at least one of Si, Mg, and Ba is added to these main components as an additive, and these additives are present between the ceramic particles. The thickness of the ceramic layer 20 for the inner layer after firing is preferably 0.3 μm or more and 10 μm or less.

上下に配設された外層部２８，３０は、それぞれ、内層用セラミック層２０と同じ誘電体セラミック材料が用いられている。なお、外層部２８，３０は、内層用セラミック層２０と異なる誘電体セラミック材料で構成されていてもよい。焼成後の外層部２８，３０の厚みは、１５μｍ以上４０μｍ以下であることが好ましい。 The outer layer portions 28 and 30 arranged above and below are each made of the same dielectric ceramic material as the inner layer ceramic layer 20. The outer layer portions 28 and 30 may be made of a dielectric ceramic material different from that of the inner layer ceramic layer 20. The thickness of the outer layer portions 28 and 30 after firing is preferably 15 μm or more and 40 μm or less.

第１の内部電極２２と第２の内部電極２４とは、厚み方向において、内層用セラミック層２０を介して対向している。この第１の内部電極２２と第２の内部電極２４とが、内層用セラミック層２０を介して対向している部分に静電容量が形成されている。 The first internal electrode 22 and the second internal electrode 24 face each other via the inner layer ceramic layer 20 in the thickness direction. Capacitance is formed in a portion where the first internal electrode 22 and the second internal electrode 24 face each other with the inner layer ceramic layer 20 interposed therebetween.

第１の内部電極２２の左側端部は、セラミック素体１２の第１の端面１３に引き出されて外部電極４０に電気的に接続されている。第２の内部電極２４の右側端部は、セラミック素体１２の第２の端面１４に引き出されて外部電極４２に電気的に接続されている。 The left end portion of the first internal electrode 22 is drawn out to the first end surface 13 of the ceramic element body 12 and is electrically connected to the external electrode 40. The right end of the second internal electrode 24 is drawn out to the second end surface 14 of the ceramic element 12 and electrically connected to the external electrode 42.

第１および第２の内部電極２２，２４は、たとえば、Ｎｉ、Ｃｕなどからなる。第１および第２の内部電極２２，２４の厚みは０．３μｍ以上２．０μｍ以下であることが好ましい。 The first and second internal electrodes 22 and 24 are made of, for example, Ni, Cu, or the like. The thickness of the first and second internal electrodes 22 and 24 is preferably 0.3 μm or more and 2.0 μm or less.

サイドマージン部３２，３４は、セラミック素体１２の側面側に位置するアウター部３２ａ，３４ａおよび第１および第２の内部電極２２，２４側に位置するインナー部３２ｂ，３４ｂを含む２層構造である。また、サイドマージン部３２，３４は、たとえば、ＢａＴｉＯ₃などの主成分からなるペロブスカイト構造を備える誘電体セラミック材料からなる。また、これらの主成分に添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後のサイドマージン部３２，３４の厚みは、５μｍ以上４０μｍ以下であることが好ましい。特に、２０μｍ以下で、本発明が有効に働く。また、好ましくは、インナー部３２ｂ，３４ｂはアウター部３２ａ，３４ａより厚みが薄く、具体的には、アウター部３２ａ，３４ａの厚みは、５μｍ以上２０μｍ以下が好ましく、インナー部３２ｂ，３４ｂの厚みは、０．１μｍ以上２０μｍ以下が好ましい。なお、アウター部３２ａ，３４ａとインナー部３２ｂ，３４ｂにおける焼結性の違いにより、光学顕微鏡を用いることで、サイドマージン部３２，３４が２層構造であることは容易に把握できる。また、サイドマージン部３２，３４は、アウター部３２ａ，３４ａ、インナー部３２ｂ，３４ｂの２層だけでなく、複数層であってもよい。 The side margin portions 32 and 34 have a two-layer structure including outer portions 32a and 34a located on the side surface side of the ceramic element 12 and inner portions 32b and 34b located on the first and second internal electrodes 22 and 24. be. Further, the side margin portions 32 and 34 are made of a dielectric ceramic material having a perovskite structure composed of a main component such as _{BaTiO 3 and the like.} Further, at least one of Si, Mg, and Ba is added to these main components as an additive, and these additives are present between the ceramic particles. The thickness of the side margin portions 32 and 34 after firing is preferably 5 μm or more and 40 μm or less. In particular, the present invention works effectively at 20 μm or less. Further, preferably, the inner portions 32b and 34b are thinner than the outer portions 32a and 34a, specifically, the thickness of the outer portions 32a and 34a is preferably 5 μm or more and 20 μm or less, and the thickness of the inner portions 32b and 34b is , 0.1 μm or more and 20 μm or less is preferable. Due to the difference in sinterability between the outer portions 32a and 34a and the inner portions 32b and 34b, it can be easily understood that the side margin portions 32 and 34 have a two-layer structure by using an optical microscope. Further, the side margin portions 32 and 34 may have a plurality of layers as well as two layers of the outer portions 32a and 34a and the inner portions 32b and 34b.

なお、外層部２８，３０の厚さ、あるいはサイドマージン部３２，３４の厚さは、セラミック素体１２を積層（Ｔ）方向および幅（Ｗ）方向からなる面に対して垂直になる方向へ長さが約１／２になるように研磨し、内部電極端部（セラミック誘電体が拡散している端部も含む）から外側に向かう長さを１０層おきに測定し、その平均値から求められる。 The thickness of the outer layer portions 28 and 30 or the thickness of the side margin portions 32 and 34 is in the direction perpendicular to the surface formed by the laminated (T) direction and the width (W) direction of the ceramic element body 12. Polish to a length of about 1/2, measure the length from the end of the internal electrode (including the end where the ceramic dielectric is diffused) to the outside every 10 layers, and use the average value. Desired.

また、サイドマージン部３２，３４において、インナー部３２ｂからアウター部３２ａおよびインナー部３４ｂからアウター部３４ａに向かって、空隙部が減少している。
このように、サイドマージン部３２，３４が形成された積層体チップを焼結させるときに、セラミック素体１２における内部電極が備えられる内層部を焼結させるための条件であっても、このサイドマージン部３２，３４の内側から外側に向かって、空隙部を少なくすることができるため、サイドマージン部３２，３４からセラミック素体１２の内側に向かって、水分の浸入が抑制されることから、積層セラミックコンデンサの耐湿性を向上させることができる。したがって、信頼性を向上させた積層セラミックコンデンサを提供することができる。
ここで、空隙部とは、空間もしくはガラスが埋まっている箇所と混在している状況である。空隙部の数は、３０μｍ×３０μｍの範囲を倍率５０００でＳＥＭにより撮像し、カウントすることで確認できる。 Further, in the side margin portions 32 and 34, the gaps are reduced from the inner portion 32b toward the outer portion 32a and from the inner portion 34b toward the outer portion 34a.
As described above, when the laminated body chip on which the side margin portions 32 and 34 are formed is sintered, even if the condition is for sintering the inner layer portion provided with the internal electrode in the ceramic element body 12, this side Since the gaps can be reduced from the inside to the outside of the margin portions 32 and 34, the infiltration of water from the side margin portions 32 and 34 toward the inside of the ceramic element 12 is suppressed. The moisture resistance of the monolithic ceramic capacitor can be improved. Therefore, it is possible to provide a monolithic ceramic capacitor with improved reliability.
Here, the void portion is a situation in which the space or the portion where the glass is buried is mixed. The number of voids can be confirmed by imaging a range of 30 μm × 30 μm with an SEM at a magnification of 5000 and counting.

また、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂにおけるセラミック粒子の粒径であるグレインサイズは、アウター部３２ａ，３４ａにおけるグレインサイズに比べて小さくなっており、緻密性が増している。特に、サイドマージン部３２，３４近傍の第１および第２の内部電極２２，２４の端部において、グレインサイズがアウター部３２ａ，３４ａにおけるグレインサイズより小さくなっている。 Further, the grain size, which is the particle size of the ceramic particles in the inner portions 32b, 34b of the side margin portions 32, 34, is smaller than the grain size in the outer portions 32a, 34a, and the fineness is increased. In particular, at the ends of the first and second internal electrodes 22 and 24 near the side margin portions 32 and 34, the grain size is smaller than the grain size of the outer portions 32a and 34a.

この空隙部は、サイドマージン部３２，３４の厚さの測定時と同様にセラミック素体１２を研磨し、積層セラミックコンデンサ１０の外形寸法が、たとえば、０．６ｍｍ×０．３ｍｍ×０．３ｍｍの場合、倍率５０００倍でＳＥＭ撮影し、空隙部と見られる点を数えることで観測することができる。
また、倍率２００００〜５００００倍でＳＥＭ撮影し、撮像範囲のグレインを選択しその大きさの平均（たとえば、５０個）を算出することで、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおけるグレインサイズの大きさの違いを把握することができる。 In this gap portion, the ceramic element 12 is polished in the same manner as when measuring the thickness of the side margin portions 32 and 34, and the external dimensions of the laminated ceramic capacitor 10 are, for example, 0.6 mm × 0.3 mm × 0.3 mm. In the case of, it can be observed by taking an SEM image at a magnification of 5000 times and counting the points that are considered to be voids.
Further, by taking an SEM image at a magnification of 20000 to 50,000 times, selecting grains in the imaging range, and calculating the average of the sizes (for example, 50 pieces), the grain sizes in the outer portions 32a and 34a and the inner portions 32b and 34b are calculated. It is possible to grasp the difference in the size of.

また、内層部２６の内層用セラミック層２０と、サイドマージン部３２，３４のアウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂのセラミック粒子間における添加材であるＢａの量は、
内層部２０の内層用セラミック層２０＜アウター部３２ａ，３４ａ＜インナー部３２ｂ，３４ｂ、
である。
このように、このサイドマージン部が内部電極側のインナー部と側面側のアウター部との２層に形成され、インナー部のＢａ含有量がアウター部のＢａの含有量より多いことが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。
すなわち、セラミック素体１２のサイドマージン部の内側から外側に向かって、セラミック誘電体からなるセラミック粒子間のＢａの含有量が減少している。そのため、サイドマージン部３２，３４が形成された積層体チップを焼結させるときに、セラミック素体１２における内部電極が備えられる内層部を焼結させるための条件であっても、サイドマージン部３２，３４の外側の領域における誘電体セラミック粒子の粒成長を促進させることで、より緻密に焼結することができるため、サイドマージン部の外側を構成する誘電体セラミック層における空隙部を少なくすることができることから、サイドマージン部３２，３４からセラミック素体１２の内側に向かって水分の侵入を防ぐことができる。
なお、このようなサイドマージン部３２，３４のセラミック粒子間における添加剤であるＢａの含有量が異なる。なお、Ｂａの含有量の違いは、ＴＥＭ分析により見出すことができる。 Further, the amount of Ba which is an additive between the ceramic layer 20 for the inner layer of the inner layer portion 26 and the ceramic particles of the outer portions 32a and 34a and the inner portions 32b and 34b of the side margin portions 32 and 34 is determined.
Ceramic layer 20 for inner layer of inner layer portion 20 <outer portion 32a, 34a <inner portion 32b, 34b,
Is.
As described above, it is preferable that the side margin portion is formed in two layers of the inner portion on the internal electrode side and the outer portion on the side surface side, and the Ba content of the inner portion is higher than the Ba content of the outer portion. By doing so, the reliability of the monolithic ceramic capacitor having the side margin portion can be improved.
That is, the Ba content between the ceramic particles made of the ceramic dielectric decreases from the inside to the outside of the side margin portion of the ceramic element 12. Therefore, when the laminated chip on which the side margin portions 32 and 34 are formed is sintered, the side margin portion 32 is provided even under the condition for sintering the inner layer portion provided with the internal electrode in the ceramic element body 12. , 34 By promoting the grain growth of the dielectric ceramic particles in the outer region, it is possible to sinter more precisely, so that the voids in the dielectric ceramic layer constituting the outer side of the side margin portion are reduced. Therefore, it is possible to prevent the intrusion of moisture from the side margin portions 32 and 34 toward the inside of the ceramic element 12.
The content of Ba, which is an additive, is different between the ceramic particles of the side margin portions 32 and 34. The difference in Ba content can be found by TEM analysis.

サイドマージン部３２，３４のアウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおけるＢａの含有量は、Ｔｉ：１ｍｏｌに対するモル比が、センター値で、
アウター部３２ａ，３４ａは、Ｂａ：１．０００より大きく１．０２０未満、
インナー部３２ｂ，３４ｂは、Ｂａ：１．０２０より大きく１．０４０未満、
となるように調合していることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。 The Ba content in the outer portions 32a, 34a and the inner portions 32b, 34b of the side margin portions 32, 34 is such that the molar ratio to Ti: 1 mol is the center value.
The outer portions 32a and 34a are larger than Ba: 1.000 and less than 1.020.
The inner portions 32b and 34b are larger than Ba: 1.020 and less than 1.040.
It is preferable that the mixture is prepared so as to be. By doing so, the reliability of the monolithic ceramic capacitor having the side margin portion can be improved.

また、サイドマージン部３２，３４側からセラミック素体１２を研磨し、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂの部分を研磨したそれぞれの粉を酸により溶解し、ＩＣＰ発光分光分析を行うことで、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおいて、上記のモル比となっていることを確認することができる。 Further, the ceramic element 12 is polished from the side margin portions 32 and 34, and the respective powders obtained by polishing the outer portions 32a and 34a and the inner portions 32b and 34b are dissolved by an acid to perform ICP emission spectroscopic analysis. It can be confirmed that the outer portions 32a and 34a and the inner portions 32b and 34b have the above-mentioned molar ratio.

さらに、これらの範囲において、アウター部３２ａ，３４ａに対して、インナー部３２ｂ，３４ｂのセラミック粒子間のＢａの含有量が１００％を超えて１４０％未満多く添加されることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。 Further, in these ranges, it is preferable that the Ba content between the ceramic particles of the inner portions 32b and 34b is more than 100% and less than 140% more than that of the outer portions 32a and 34a. By doing so, the reliability of the monolithic ceramic capacitor having the side margin portion can be improved.

外部電極４０，４２は、焼付けにより形成されるＣｕを含む電極層４０ａ，４２ａと、その電極層４０ａ，４２ａの表面に形成されるはんだ食われを防止するためにＮｉを含む第１のめっき層４０ｂ，４２ｂと、第１のめっき層４０ｂ，４２ｂの表面に形成されるＳｎを含む第２のめっき層４０ｃ，４２ｃと、により構成された３重構造である。 The external electrodes 40 and 42 are the electrode layers 40a and 42a containing Cu formed by baking, and the first plating layer containing Ni to prevent solder eating formed on the surfaces of the electrode layers 40a and 42a. It is a triple structure composed of 40b, 42b and second plating layers 40c, 42c containing Sn formed on the surface of the first plating layers 40b, 42b.

図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４の内側から外側に向かって空隙部が減少している。すなわち、図１に示す積層セラミックコンデンサでは、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂに比べてアウター部３２ａ，３４ａにおける空隙部が少なくなっていることから、空隙部を介してサイドマージン部３２，３４からセラミック素体１２の内側に向かう水分の侵入が抑制され、積層セラミックコンデンサ１０の耐湿性を向上させることができる。 In the multilayer ceramic capacitor 10 shown in FIG. 1, the gaps decrease from the inside to the outside of the side margin portions 32 and 34. That is, in the multilayer ceramic capacitor shown in FIG. 1, since the gaps in the outer portions 32a and 34a are smaller than those in the inner portions 32b and 34b of the side margin portions 32 and 34, the side margin portions are interposed through the gap portions. The intrusion of moisture from 32 and 34 toward the inside of the ceramic element 12 is suppressed, and the moisture resistance of the multilayer ceramic capacitor 10 can be improved.

また、図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂからアウター部３２ａ，３４ａ（すなわち、サイドマージン部３２，３４の内側から外側）に向かってセラミック粒子間のＢａが減少している。また、インナー部３２ｂ，３４ｂから、インナー部３２ｂ，３４ｂと第１および第２の内部電極２２，２４の端部との間における内層用セラミック層２０にＢａが拡散することで、第１および第２の内部電極２２，２４のサイドマージン部３２，３４の近傍において、Ｂａの量が多くなっている。したがって、第１および第２の内部電極２２，２４の端部におけるセラミック粒子の粒成長を抑制することができ、内部電極間の信頼性を向上させることができる。 Further, in the multilayer ceramic capacitor 10 shown in FIG. 1, between the ceramic particles from the inner portions 32b, 34b of the side margin portions 32, 34 toward the outer portions 32a, 34a (that is, from the inside to the outside of the side margin portions 32, 34). Ba is decreasing. Further, Ba is diffused from the inner portions 32b and 34b to the inner layer ceramic layer 20 between the inner portions 32b and 34b and the ends of the first and second internal electrodes 22 and 24, so that the first and second parts are diffused. The amount of Ba is large in the vicinity of the side margin portions 32 and 34 of the internal electrodes 22 and 24 of 2. Therefore, the grain growth of the ceramic particles at the ends of the first and second internal electrodes 22 and 24 can be suppressed, and the reliability between the internal electrodes can be improved.

一方、図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４のアウター部３２ａ，３４ａにおいてＢａが少ないため、セラミック粒子の粒成長が促進され、より緻密に焼結させることができる。したがって、外部からの水分の侵入に対して強くなる。 On the other hand, in the multilayer ceramic capacitor 10 shown in FIG. 1, since the outer portions 32a and 34a of the side margin portions 32 and 34 have less Ba, the grain growth of the ceramic particles is promoted and more precise sintering can be performed. Therefore, it becomes strong against the invasion of moisture from the outside.

次に、積層セラミックコンデンサの製造方法について説明する。図４は、積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。図５は、図４に示した積層セラミックコンデンサの製造方法において製造される積層体チップの概観の一例を示す概略斜視図である。以下、詳細に説明する。 Next, a method for manufacturing a monolithic ceramic capacitor will be described. 4A and 4B are explanatory views for explaining a method for manufacturing a multilayer ceramic capacitor, and FIG. 4A is a perspective view schematically showing a state in which a conductive film is formed on a ceramic green sheet, and FIG. 4B is a perspective view. Is a perspective view schematically showing a state in which ceramic green sheets on which a conductive film is formed are stacked. FIG. 5 is a schematic perspective view showing an example of an overview of the laminated body chips manufactured by the method for manufacturing the laminated ceramic capacitor shown in FIG. 4. Hereinafter, it will be described in detail.

（１）セラミック素体の形成
まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種、有機バインダ、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。このセラミックスラリーは、樹脂フィルム（図示せず）上にセラミックグリーンシート５０ａ（５０ｂ）として複数枚、成形される。セラミックグリーンシート５０ａ（５０ｂ）の成形は、たとえば、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて行われる。 (1) Formation of Ceramic Element First, a perovskite-type compound containing Ba and Ti is prepared as a dielectric ceramic material. At least one of Si, Mg, and Ba, an organic binder, an organic solvent, a plasticizer, and a dispersant are mixed in a predetermined ratio with the dielectric powder obtained from this dielectric ceramic material as an additive, and the ceramics are used. A rally is made. A plurality of ceramic green sheets 50a (50b) are formed on a resin film (not shown) of this ceramic slurry. The ceramic green sheet 50a (50b) is formed by using, for example, a die coater, a gravure coater, a microgravure coater, or the like.

次に、図４（ａ）に示すように、セラミックグリーンシート５０ａ（５０ｂ）の表面に、内部電極用導電性ペーストをＸ方向にストライプ形状に印刷し、乾燥することにより、内部電極２２（２４）となる導電膜５２ａ（５２ｂ）が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法が用いられる。導電膜５２ａ（５２ｂ）の厚みは、１．５μｍ以下が好ましい。 Next, as shown in FIG. 4A, the conductive paste for the internal electrode is printed on the surface of the ceramic green sheet 50a (50b) in a striped shape in the X direction and dried to obtain the internal electrode 22 (24). ), The conductive film 52a (52b) is formed. As a printing method, various methods such as screen printing, inkjet printing, and gravure printing are used. The thickness of the conductive film 52a (52b) is preferably 1.5 μm or less.

続いて、図４（ｂ）に示すように、導電膜５２ａ，５２ｂが印刷された複数枚のセラミックグリーンシート５０ａ，５０ｂが、導電膜５２ａ，５２ｂの印刷する方向（Ｘ方向）とは垂直な方向（導電膜５２ａ，５２ｂの幅方向：Ｙ方向）にずらされ、積み重ねられる。さらに、このように積層された内層部２６となるセラミックグリーンシート５０ａ，５０ｂの上面および下面に、必要に応じて、外層部２８，３０となる導電膜が形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られる。 Subsequently, as shown in FIG. 4B, the plurality of ceramic green sheets 50a and 50b on which the conductive films 52a and 52b are printed are perpendicular to the printing direction (X direction) of the conductive films 52a and 52b. They are shifted in the direction (width direction of the conductive films 52a and 52b: Y direction) and stacked. Further, a predetermined number of ceramic green sheets are formed on the upper and lower surfaces of the ceramic green sheets 50a and 50b which are the inner layer portions 26 laminated in this way, and if necessary, the conductive film which is the outer layer portions 28 and 30 is not formed. Stacked to obtain a mother laminate.

次に、得られたマザー積層体はプレスされる。マザー積層体をプレスする方法は、剛体プレス、静水圧プレスなどの方法が用いられる。 Next, the obtained mother laminate is pressed. As a method of pressing the mother laminated body, a method such as a rigid body press or a hydrostatic pressure press is used.

続いて、プレスされたマザー積層体がチップ形状にカットされ、図５に示されるような積層体チップ６０が得られる。マザー積層体をカットする方法は、押切り、ダイシング、レーザなどの各種方法が用いられる。 Subsequently, the pressed mother laminate is cut into a chip shape, and the laminate chip 60 as shown in FIG. 5 is obtained. As a method for cutting the mother laminate, various methods such as push-cutting, dicing, and laser are used.

以上の工程を経ることで、積層体チップ６０の両端面である一方端面は、セラミックグリーンシート５０ａの導電膜５２ａのみが露出しており、他方端面は、セラミックグリーンシート５０ｂの導電膜５２ｂのみが露出されている面となる。
また、積層体チップ６０の両側面には、セラミックグリーンシート５０ａの導電膜５２ａおよびセラミックグリーンシート５０ｂの導電膜５２ｂのそれぞれが露出している面となる。 Through the above steps, only the conductive film 52a of the ceramic green sheet 50a is exposed on one end surface, which is both end faces of the laminated chip 60, and only the conductive film 52b of the ceramic green sheet 50b is exposed on the other end surface. It will be an exposed surface.
Further, on both side surfaces of the laminated chip 60, the conductive films 52a of the ceramic green sheet 50a and the conductive films 52b of the ceramic green sheet 50b are exposed.

（２）サイドマージン部の形成
次に、サイドマージン部３２，３４となるサイドマージン用セラミックグリーンシートが準備される。以下、より詳細に説明する。 (2) Formation of Side Margins Next, side margin ceramic green sheets to be side margins 32 and 34 are prepared. Hereinafter, a more detailed description will be given.

まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種、バインダ樹脂、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。 First, a perovskite-type compound containing Ba and Ti is prepared as a dielectric ceramic material. At least one of Si, Mg, and Ba, a binder resin, an organic solvent, a plasticizer, and a dispersant are mixed in a predetermined ratio with the dielectric powder obtained from this dielectric ceramic material as an additive, and the ceramics are used. A rally is made.

ここで、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなるセラミックスラリーは、Ｂａのモル比がＴｉ：１ｍｏｌに対してＢａ：１．０００より大きく１．０２０未満に調整される。また、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーは、Ｂａのモル比がＴｉ：１ｍｏｌに対してＢａ：１．０２０より大きく１．０４０未満に調整される。 Here, in the ceramic slurry serving as the outer portions 32a and 34a of the side margin portions 32 and 34, the molar ratio of Ba is adjusted to be larger than Ba: 1.000 and less than 1.020 with respect to Ti: 1 mol. Further, in the ceramic slurry serving as the inner portions 32b and 34b of the side margin portions 32 and 34, the molar ratio of Ba is adjusted to be larger than Ba: 1.020 and less than 1.040 with respect to Ti: 1 mol.

また、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなるセラミックスラリーに含まれるポリ塩化ビニル（ＰＶＣ）の量は、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーに含まれるポリ塩化ビニル（ＰＶＣ）の量よりも多く含まれる。 Further, the amount of polyvinyl chloride (PVC) contained in the ceramic slurry serving as the outer portions 32a and 34a of the side margin portions 32 and 34 is included in the ceramic slurry serving as the inner portions 32b and 34b of the side margin portions 32 and 34. It contains more than the amount of polyvinyl chloride (PVC).

さらに、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーに含まれる溶剤は、アウター部用セラミックグリーンシートに対するシートアタックを防止するため、適宜最適な溶剤が選択される。また、このインナー部用セラミックグリーンシートは、積層体チップ６０と接着するための役割を有している。 Further, as the solvent contained in the ceramic slurry serving as the inner portions 32b and 34b of the side margin portions 32 and 34, the optimum solvent is appropriately selected in order to prevent the sheet from attacking the ceramic green sheet for the outer portion. Further, the ceramic green sheet for the inner portion has a role of adhering to the laminated body chip 60.

そして、樹脂フィルム上に、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなる作製されたセラミックスラリーを塗布し、乾燥して、アウター部用セラミックグリーンシートが作製される。 Then, the ceramic slurry produced to be the outer portions 32a and 34a of the side margin portions 32 and 34 is applied onto the resin film and dried to produce a ceramic green sheet for the outer portion.

次に、アウター部用セラミックグリーンシートの表面に、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなる作製されたセラミックスラリーを塗布し、乾燥して、インナー部用セラミックグリーンシートが形成され、その結果、２層構造のサイドマージン用セラミックグリーンシートが作製される。 Next, the ceramic slurry prepared to be the inner portions 32b and 34b of the side margin portions 32 and 34 is applied to the surface of the ceramic green sheet for the outer portion and dried to form the ceramic green sheet for the inner portion. As a result, a ceramic green sheet for a side margin having a two-layer structure is produced.

ここで、インナー部用セラミックグリーンシートの厚みは、アウター部用セラミックグリーンシートの厚みよりも薄くして形成される。たとえば、アウター部用セラミックグリーンシートの厚みは、焼成後の厚みが５μｍ以上２０μｍ以下となるように形成され、インナー部用セラミックグリーンシートの厚みは、焼成後の厚みが０．１μｍ以上２０μｍ以下となるように形成される。アウター部用セラミックグリーンシートの方がインナー部用セラミックグリーンシートより厚い方が好ましい。また、アウター部３２ａ，３４ａとインナー部３２ｂ，３４ｂとの間には界面が存在し、この界面により積層セラミックコンデンサ１０にかかる応力を緩和することができる。 Here, the thickness of the ceramic green sheet for the inner portion is formed to be thinner than the thickness of the ceramic green sheet for the outer portion. For example, the thickness of the ceramic green sheet for the outer part is formed so that the thickness after firing is 5 μm or more and 20 μm or less, and the thickness of the ceramic green sheet for the inner part is 0.1 μm or more and 20 μm or less after firing. Is formed to be. It is preferable that the ceramic green sheet for the outer portion is thicker than the ceramic green sheet for the inner portion. Further, there is an interface between the outer portions 32a and 34a and the inner portions 32b and 34b, and the stress applied to the multilayer ceramic capacitor 10 can be relaxed by this interface.

なお、上述の２層構造のサイドマージン用セラミックグリーンシートは、アウター部用セラミックグリーンシートの表面にインナー部用セラミックグリーンシートを印刷することで作製されたが、アウター部用セラミックグリーンシートとインナー部用セラミックグリーンシートをそれぞれ予め形成しておき、その後、それぞれを貼り合せることで２層構造としたサイドマージン用セラミックグリーンシートを作製してもよい。 The ceramic green sheet for the side margin having the above-mentioned two-layer structure was produced by printing the ceramic green sheet for the inner part on the surface of the ceramic green sheet for the outer part. Ceramic green sheets for side margins may be produced by forming each of them in advance and then laminating each of them to form a ceramic green sheet for side margin having a two-layer structure.

次に、樹脂フィルムから、サイドマージン用セラミックグリーンシートが剥離される。 Next, the side margin ceramic green sheet is peeled off from the resin film.

続いて、剥離されたサイドマージン用セラミックグリーンシートにおけるインナー部用セラミックグリーンシートに向かって、積層体チップ６０の導電膜５２ａ，５２ｂが露出している一方側面あるいは他方側面をそれぞれ押し付けて打ち抜くことで、サイドマージン部３２，３４となる層が形成される。このとき、積層体チップ６０の側面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。 Subsequently, one side surface or the other side surface where the conductive films 52a and 52b of the laminated chip 60 are exposed is pressed against the ceramic green sheet for the inner portion of the peeled ceramic green sheet for the side margin and punched out. , A layer serving as the side margin portions 32 and 34 is formed. At this time, it is preferable to apply an organic solvent as an adhesive to the side surface of the laminated chip 60 in advance.

次に、そして、サイドマージン部３２，３４となる層が形成された積層体チップ６０は、窒素雰囲気中、所定の条件で脱脂処理された後、窒素−水素−水蒸気混合雰囲気中、所定の温度で焼成され、焼結したセラミック素体１２とされる。 Next, the laminated chip 60 on which the layers to be the side margin portions 32 and 34 are formed is degreased under predetermined conditions in a nitrogen atmosphere, and then has a predetermined temperature in a nitrogen-hydrogen-steam mixed atmosphere. The ceramic body 12 is fired and sintered.

次に、焼結したセラミック素体１２の両端部に、それぞれ、Ｃｕを主成分とする外部電極ペーストが塗布されて焼き付けられ、第１および第２の内部電極２２，２４に電気的に接続された電極層４０ａ，４２ａが形成される。さらに、電極層４０ａ，４２ａの表面に、Ｎｉめっきによる第１のめっき層４０ｂ，４２ｂが形成され、第１のめっき層４０ｂ，４２ｂの表面にＳｎめっきによる第２のめっき層４０ｃ，４２ｃが形成され、外部電極４０，４２が形成される。 Next, an external electrode paste containing Cu as a main component is applied to both ends of the sintered ceramic body 12, and the paste is baked and electrically connected to the first and second internal electrodes 22 and 24, respectively. The electrode layers 40a and 42a are formed. Further, the first plating layers 40b and 42b by Ni plating are formed on the surfaces of the electrode layers 40a and 42a, and the second plating layers 40c and 42c by Sn plating are formed on the surfaces of the first plating layers 40b and 42b. The external electrodes 40 and 42 are formed.

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。 As described above, the monolithic ceramic capacitor 10 shown in FIG. 1 is manufactured.

なお、サイドマージン部３２，３４の形成は、積層体チップ６０の導電膜５２ａ，５２ｂが露出している両側面に、サイドマージン用のセラミックスラリーの塗布によっても形成することができる。 The side margin portions 32 and 34 can also be formed by applying a ceramic slurry for the side margin on both side surfaces of the laminated chip 60 where the conductive films 52a and 52b are exposed.

すなわち、積層体チップ６０の導電膜５２ａ，５２ｂが露出している両側面に、インナー部３２ｂ，３４ｂとなるセラミックスラリーが塗布され、乾燥させ、さらに、アウター部３２ａ，３４ａとなるセラミックスラリーが塗布される。 That is, the ceramic slurries to be the inner portions 32b and 34b are applied to both side surfaces of the laminated chip 60 where the conductive films 52a and 52b are exposed, dried, and further coated with the ceramic slurries to be the outer portions 32a and 34a. Will be done.

この場合、インナー部３２ｂ，３４ｂとなるセラミックスラリーの厚み、あるいはアウター部３２ａ，３４ａとなるセラミックスラリーの厚みの調整は、それぞれのセラミックスラリーに含まれる樹脂の量を調整することで行うことができる。 In this case, the thickness of the ceramic slurries of the inner portions 32b and 34b or the thickness of the ceramic slurries of the outer portions 32a and 34a can be adjusted by adjusting the amount of the resin contained in each of the ceramic slurries. ..

また、サイドマージン部３２，３４の形成は、積層体チップ６０の両端面を樹脂などでマスクした上で、この積層体チップ６０を丸ごとインナー部３２ｂ，３４ｂとなるセラミックスラリー内にディッピングし、乾燥させ、さらに、アウター部３２ａ，３４ａとなるセラミックスラリー内にディッピングすることで形成してもよい。この場合、外層部２８，３０も覆うように、サイドマージン部３２，３４として２層構造に形成される。 Further, the side margin portions 32 and 34 are formed by masking both end surfaces of the laminated body chip 60 with a resin or the like, dipping the laminated body chip 60 entirely into the ceramic slurry to be the inner portions 32b and 34b, and drying. Further, it may be formed by dipping in the ceramic slurry which becomes the outer portions 32a and 34a. In this case, the side margin portions 32 and 34 are formed in a two-layer structure so as to cover the outer layer portions 28 and 30 as well.

（実験例）
１．実施例および比較例
実験例では、以下に示す実施例および比較例の積層セラミックコンデンサの各試料が製造され、積層セラミックコンデンサの耐湿負荷試験による評価が行われた。 (Experimental example)
1. 1. Examples and Comparative Examples In the experimental examples, each sample of the multilayer ceramic capacitors of Examples and Comparative Examples shown below was manufactured and evaluated by a moisture resistance load test of the multilayer ceramic capacitors.

（実施例）
実施例では、上述の方法で図１に示す積層セラミックコンデンサ１０を製造した。この場合、積層セラミックコンデンサ１０の外形寸法を長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍとした。実施例では、サイドマージン部３２，３４における添加剤であるＢａについて、Ｔｉ：１ｍｏｌに対するＢａのモル比は、アウター部３２ａ，３４ａが１．０２０とし、インナー部３２ｂ，３４ｂが１．０２８とした。また、サイドマージン部３２，３４の厚みは２０μｍとし、アウター部３２ａ，３４ａの厚みを１６μｍとし、インナー部３２ｂ，３４ｂの厚みを４μｍとした。また、内層用セラミック層２０の厚みは、１層あたり０．８３μｍとし、第１および第２の内部電極２２，２４の１層あたりの厚みは、０．４０μｍとし、外層部２８および外層部３０の厚みは、それぞれ２５μｍとした。なお、厚みの数値は、全て焼成後の数値である。また、内層用セラミック層２０の積層枚数は、２８０層とした。 (Example)
In the embodiment, the monolithic ceramic capacitor 10 shown in FIG. 1 was manufactured by the above method. In this case, the external dimensions of the monolithic ceramic capacitor 10 are 0.6 mm in length, 0.3 mm in width, and 0.3 mm in height. In the examples, with respect to Ba as an additive in the side margin portions 32 and 34, the molar ratio of Ba to Ti: 1 mol was 1.020 for the outer portions 32a and 34a and 1.028 for the inner portions 32b and 34b. .. The thickness of the side margin portions 32 and 34 was 20 μm, the thickness of the outer portions 32a and 34a was 16 μm, and the thickness of the inner portions 32b and 34b was 4 μm. The thickness of the ceramic layer 20 for the inner layer is 0.83 μm per layer, and the thickness of the first and second internal electrodes 22 and 24 per layer is 0.40 μm, and the outer layer portion 28 and the outer layer portion 30 are set. The thickness of each was 25 μm. The thickness values are all values after firing. The number of layers of the ceramic layer 20 for the inner layer was 280.

（比較例）
比較例では、サイドマージン部の添加材であるＢａについて、Ｔｉ：１ｍｏｌに対するＢａのモル比を一様に１．０２０とした以外は、実施例と同じ条件で積層セラミックコンデンサを製造した。 (Comparative example)
In the comparative example, a monolithic ceramic capacitor was manufactured under the same conditions as in the examples except that the molar ratio of Ba to Ti: 1 mol was uniformly set to 1.020 for Ba, which is an additive for the side margin portion.

（耐湿負荷試験）
実施例および比較例の各試料に対して、耐湿負荷試験を行った。耐湿負荷試験の条件は、相対湿度９５％、温度４０度とし、定格電圧６．３Ｖを印加して行った。そして、各試料の絶縁抵抗値を測定し、１．０×１０⁶［Ω］以内の絶縁抵抗の劣化が起きた場合を不良と判定した。この耐湿負荷試験には、実施例および比較例の試料それぞれ３６個ずつ準備した。 (Moisture resistance load test)
Moisture resistance load tests were performed on each sample of Examples and Comparative Examples. The conditions of the moisture resistance load test were a relative humidity of 95% and a temperature of 40 degrees, and a rated voltage of 6.3 V was applied. Then, the insulation resistance value of each sample was measured, and when ^{the insulation resistance deteriorated within 1.0 × 10 6} [Ω], it was determined to be defective. For this moisture resistance load test, 36 samples of each of Examples and Comparative Examples were prepared.

耐湿負荷試験の結果、比較例の積層セラミックコンデンサでは、不良と判定された試料数は、３６個中３６個であった。 As a result of the moisture resistance load test, in the laminated ceramic capacitor of the comparative example, the number of samples judged to be defective was 36 out of 36.

一方、実施例の積層セラミックコンデンサでは、不良と判定された試料数は、３６個中０個であった。
したがって、実施例ではすべての試料で、信頼性の高い積層セラミックコンデンサを得ることができた。 On the other hand, in the multilayer ceramic capacitor of the example, the number of samples determined to be defective was 0 out of 36.
Therefore, in all the samples in the examples, a highly reliable multilayer ceramic capacitor could be obtained.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。 The present invention is not limited to the above embodiment, and is variously modified within the scope of the gist thereof. Further, the thickness, the number of layers, the area of the counter electrode, and the external dimensions of the ceramic layer of the ceramic electronic component are not limited thereto.

１０積層セラミックコンデンサ
１２セラミック素体
１３第１の端面
１４第２の端面
１５第１の側面
１６第２の側面
１７第１の主面
１８第２の主面
２０内層用セラミック層
２２第１の内部電極
２４第２の内部電極
２６内層部
２８、３０外層部
３２、３４サイドマージン部
３２ａ、３４ａアウター部
３２ｂ、３４ｂインナー部
４０、４２外部電極
４０ａ、４２ａ電極層
４０ｂ、４２ｂ第１のめっき層
４０ｃ、４２ｃ第２のめっき層
５０ａ、５０ｂセラミックグリーンシート
５２ａ、５２ｂ導電膜
６０積層体チップ 10 Multilayer ceramic capacitor 12 Ceramic element 13 First end surface 14 Second end surface 15 First side surface 16 Second side surface 17 First main surface 18 Second main surface 20 Inner layer ceramic layer 22 First interior Electrode 24 Second internal electrode 26 Inner layer 28, 30 Outer layer 32, 34 Side margin 32a, 34a Outer 32b, 34b Inner 40, 42 External electrode 40a, 42a Electrode layer 40b, 42b First plating layer 40c , 42c Second Plating Layer 50a, 50b Ceramic Green Sheet 52a, 52b Conductive 60 Laminated Chip

Claims

The process of preparing a laminated chip whose conductive film is exposed on both sides, and
A process of applying a ceramic slurry to be the outer part of the side margin part on the resin film and drying it to prepare a ceramic green sheet for the outer part.
A step of applying a ceramic slurry to be an inner portion of the side margin portion to the surface of the ceramic green sheet for the outer portion and drying the ceramic green sheet for the inner portion to form a ceramic green sheet for the side margin. When,
The step of peeling the ceramic green sheet for the side margin from the resin film and
A step of forming a side margin portion by pressing and punching the exposed surface of the conductive film of the laminated chip toward the ceramic green sheet for the inner portion of the ceramic green sheet for the side margin.
How to make a monolithic ceramic capacitor, including.

The method for manufacturing a multilayer ceramic capacitor according to claim 1, wherein the thickness of the ceramic green sheet for the outer portion is thicker than the thickness of the ceramic green sheet for the inner portion.

The method for manufacturing a multilayer ceramic capacitor according to claim 1 or 2, wherein an interface exists between the ceramic green sheet for an inner portion and the ceramic green sheet for an outer portion.