JP2021158429A - ネットワークにおけるノードペア間到達性試験方法、試験プログラム及び試験システム - Google Patents

Abstract

【課題】ネットワークにおけるノードペア間の到達性試験を実施する場合に、試験時間の短縮化を図る。【解決手段】ネットワークにおける任意のノードペア間の到達性を確認する試験方法であって、トポロジ情報より各ノードペア間の経路となるパスと該パスのパス長（ｋ）を算出し、パス長（ｋ）が長いノードペアを選択し当該ノードペアのパスについて到達性試験を実施し、ノードペア間の到達性が確認できた場合は前記ノードペア間の宛先を共通にするパスについての到達性試験を不要とする一方、前記ノードペア間の到達性が確認できない場合はパスの先頭から１つ取り除いたパス長（ｋ−１）のパスを新たなパスとし、前記パス長（ｋ−１）が１になるまで到達性試験を繰り返す。【選択図】図２

Description

本発明は、ネットワークのトポロジにおけるノード間の到達性試験に関し、End-to-Endのノードペア間での到達性を試験（確認）する試験時間の短縮化を図るノードペア間到達性試験方法、試験プログラム及び試験システムに関する。

ネットワーク管理者が、運用するネットワークを設計・変更する場合、ネットワークの設計に誤りがないことを確認するために、任意のEnd-to-Endのノードペア間で到達性を試験（確認）することが行われている。例えば非特許文献１には、ホワイトボックススイッチ(WB-SB）とOSSを組み合わせて、検証ネットワークに対し検証要求条件範囲内で自動かつ任意の箇所に障害を発生させ、ネットワークの振る舞いを確認する検証自動化システムの設計手法が提案されている。

また非特許文献２には、ネットワークにパケットを通信することで、ノードペア間での到達性を推定する技術が提案されている。

ネットワークは、一般的に障害時にも通信ができるよう冗長化の構成をとる。このため、各ノードペア間の最短経路のみならず障害発生時に有効になる冗長化経路についても、ノードペア間の到達性を確認する必要がある。そのためには、ネットワークの全てのノードペアの全てのパスについて到達性を確認する必要があった。
なお、エンドのノードペアは同じでも経由するノードが異なれば、パスは異なるものとして扱われるので、到達性確認のための試験数は膨大となる。

電子情報通信学会 信学技報IEICE Technical Report NS2016-34(2016-6) p35~40「ホワイトボックススイッチとOSSを活用したネットワークに対する検証自動化システム設計に関する一提案」 公益社団法人計測自動制御学会 計測と制御 第５５巻 p990~995「通信品質のスパース性に基づくネットワークトモグラフィ」

ネットワークにおける全ノードペア間で到達性試験を実施する時、ノードペア間での到達性の有無、到達性が無い場合は経路上のどこに誤りがあるか（冗長パスが足りないなど）を確認するには、膨大な試験数が必要となり、到達性試験に時間がかかるという課題が存在した。

本発明は上記実情に鑑みて提案されたもので、ネットワークにおけるノードペア間の到達性試験を実施する場合に、試験時間の短縮化を図ることが可能なノードペア間到達性試験方法、試験プログラム及び試験システムを提供することを目的としている。

上記目的を達成するため本発明の請求項１に係るネットワークにおけるノードペア間到達性試験方法は、ネットワークのトポロジを構成する複数のノードと各ノード間のパスに対して、任意のノードペア間の到達性を確認する試験方法において、次の手順を含むことを特徴としている。
トポロジ情報より各ノードペア間の経路となるパスと該パスのパス長（ｋ）を算出する経路算出手順。
パス長（ｋ）が長いノードペアを選択し当該ノードペアのパスについて到達性試験を実施する試験実施手順。
そして、前記試験実施手順において前記ノードペア間の到達性が確認できた場合は前記ノードペア間の宛先を共通にするパスについての到達性試験を不要とする一方、前記ノードペア間の到達性が確認できない場合はパスの先頭から１つ取り除いたパス長（ｋ−１）のパスを新たなパスとし、前記パス長（ｋ−１）が１になるまで前記試験実施手順を繰り返す。

請求項２は、請求項１のネットワークにおけるノードペア間到達性試験方法において、
前記経路算出手順は、トポロジ情報より各ノードペア間の最短経路となるパスと該パスのパス長（ｋ）を算出する最短経路算出手順であり、
前記試験実施手順は、前記最短経路のパス長（ｋ）が最長のノードペアを選択し当該ノードペアのパスについて到達性試験を実施することを特徴としている。

請求項３は、請求項２のネットワークにおけるノードペア間到達性試験方法において、
前記経路算出手順は、前記最短経路算出手順に加えて、前記最短経路に対して冗長経路となるパスと当該パスのパス長（ｋ）を算出する冗長経路算出手順を含み、
前記試験実施手順は、前記冗長経路のパス長（ｋ）が最長のノードペアを選択し当該ノードペアのパスについての到達性試験の実施を含むことを特徴としている。

請求項４は、請求項１から請求項３のいずれかに記載のネットワークにおけるノードペア間到達性試験方法において、
前記試験実施手順の到達性試験は、ネットワークの全ノードペアのパスに対して試行する一方、一度試験したパスは試験済として重複した試験を実施しないことを特徴としている。

請求項５のネットワークにおけるノードペア間到達性試験プログラムは、コンピュータを用いて請求項１乃至請求項４に記載の各手順を実行させることを特徴としている。

請求項６は、ネットワークのトポロジを構成する複数のノードと各ノード間のパスに対して、任意のノードペア間の到達性を確認する試験システムにおいて、次の構成を備えることを特徴としている。
トポロジ情報導出部。このトポロジ情報導出部は、前記ネットワークのトポロジ情報として、複数のノード同士を接続する複数パスが含まれる複数のノードペアを導出する。
ノードペア選択部。このノードペア選択部は、前記トポロジ情報導出部で導出した各ノードペアに対して、各ノードペア間の経路となるパスと該パスのパス長（ｋ）を算出したトポロジ情報からパス長（ｋ）が最長のノードペアを選択する。
パス到達試験部。このパス到達試験部は、選択したノードペアの全てのパスに対して到達性試験を実施する。また、このパス到達試験部は、到達性試験において前記ノードペア間の到達性が確認できた場合は前記ノードペア間の宛先を共通にするパスについての到達性試験を不要とする一方、前記ノードペア間の到達性が確認できない場合はパスの先頭から１つ取り除いたパス長（ｋ−１）のパスを新たなパスとし、前記パス長（ｋ−１）が１になるまで前記到達性試験を繰り返し行う。

本発明によれば、ノードペア間で到達性試験を実施するに際して、パス長（ｋ）が長いノードペアを選択して当該ノードペアのパスについての到達性試験を行うことで到達性を網羅的に確認し、ノードペア間の到達性が確認できた場合はノードペア間において宛先を共通にするパスについての到達性試験を不要とすることで、重複したパスの試験を実施することなく試験回数を最小化することができる。

最短経路算出及び冗長経路算出を行うことで、ネットワークにおける経路上での冗長が不足する箇所を確認することができる。

一度到達性試験を実施したパスについて、試験結果を用いて試験済とすることで、重複した試験の実施を省略することができる。

ネットワークトポロジの一例を示すモデル図である。 （ａ）〜（ｄ）は図１のネットワークトポロジにおけるノードペア間到達性試験を行う場合の説明図である。 ネットワークトポロジのノードペアＡ，Ｂ間において冗長されていない場合の例を示すモデル図である。 ノードペア間到達性試験システムの構成を示すブロック図である。 ノードペア間到達性試験システムの前処理部における到達性試験方法を説明するためのフローチャートである。 試験対象となるネットワークトポロジを示すモデル図である。 （ａ）はノードペア間到達性試験の前処理において得られるノード接続リンクの表であり、（ｂ）はループパスリストの表である。 ノードペア間到達性試験の前処理において得られるノードペアリストの表（前処理後）である。 図６のネットワークトポロジにおけるノードペア（Ａ，Ｄ）間のパス経路（パス＃１〜パス＃４）を説明するためのモデル図である。 ノードペア間到達性試験システムの到達試験部における到達性試験方法を説明するためのフローチャートである。 ノードペア間到達性試験において得られるパスリストの表である。 ノードペア間到達性試験において得られるノードペアリストの表（試験終了後）である。

本発明のネットワークにおけるノードペア間到達性試験方法の概要について、図１〜図３を参照して説明する。
本発明のネットワークにおけるノードペア間到達性試験方法は、既知となるネットワークトポロジ、および、各ノード上の経路表におけるノードペア間の経路が試験対象となる。ネットワークにおける各ノードは、例えば、サーバ、ルータやスイッチなどネットワーク機器であり、以下明細書中、ノードＡとＣのノードペアを（Ａ，Ｃ） 、ノードペア（Ａ，Ｃ）の経路がノードＡ→Ｂ→Ｃの場合のパスを＜Ａ，Ｂ，Ｃ＞と表す。なお、（Ａ，Ｃ）と（Ｃ，Ａ）は、異なるノードペアとする。ノードペア間の経路は、ノードが保持する経路表を用いて決定する。

ノードペア間の到達性試験は基本的に、ノードペアのSrc（源）からDst（宛先）のパス（パス長ｋ）に対して実施し、次に、パスの先端から１つ削除した新たなパスを作成し（パス長ｋ＝ｋ−１）、このパスに対して試験を行う。この試験をパス長ｋ＝１になるまで繰り返す。

パス毎に到達性試験を実施した結果、到達性有り（到達性「〇」で表す）の場合は、当該パスおよび当該パスと宛先を同じにする全てのパスについて到達性有りと判断し（これらのパスを全て到達性「〇」とし）、以降のこれらのパスの試験の実施を省略して試験済とする。宛先が同じパスであれば、到達性が確保されていると判断可能であり、これにより試験回数が削減できる。一方、到達性無し(到達性「×」で表す)の場合、新たなパス（パス長ｋ−１）を作成し、到達性試験を試行する。なお、一度到達性試験を実施したパスについては、試験の実施は行わない。

例えば、図１に示すように、ノードＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇから成るネットワークトポロジにおけるノードペア（Ａ，Ｄ）を考えた場合、ルーティング経路（最短経路）としてのパス１＜Ａ，Ｂ，Ｃ，Ｄ＞と、冗長化経路としてのパス２＜Ａ，Ｇ，Ｆ，Ｅ，Ｄ＞の２つの経路が存在する。これら２つのパスについて、それぞれ到達性試験を実施する。

先ず、パス１＜Ａ，Ｂ，Ｃ，Ｄ＞の場合の試験１（パス長ｋ＝３）を実施する（（図２（ａ））。試験１で到達性有り（到達性「○」で表す）の場合、以降の試験２（パス長ｋ＝２）、試験３（パス長ｋ＝１）の試験は実施せずに、パス＜Ｂ，Ｃ，Ｄ＞、＜Ｃ，Ｄ＞も到達性「〇」と確定し、試験済欄に「済」を登録する。したがって、試験１が到達性「○」の場合、試験２（パス長ｋ＝２）及び試験３（パス長ｋ＝１）の実施を省略（試験数削減する）ことができる。

一方、試験１で到達性無し（到達性「×」で表す）の場合、パスの先頭から１つ減らしたパス＜Ｂ，Ｃ，Ｄ＞の試験を実施する（試験２）。この結果、到達性「〇」の場合は、試験３は実施せずにパス＜Ｃ，Ｄ＞も到達性「〇」と確定する。これにより試験数が削減する。
試験２で到達性「×」の場合は、パスの先頭から１つ減らしたパス＜Ｃ，Ｄ＞の試験を実施する（試験３）。このように、到達性「×」となった場合、パス長ｋ＝１になるまで到達性試験を繰り返す。

到達性試験における到達性「〇」又は到達性「×」の判定は、経路表の宛先（ノードペアのDst）と次ホップ（ネクストホップ）のノードがパスの順路通りになっているかを確認することによって行う。これによりSrcからDstへの順方向のパスが到達できるか確認し、逆方向については、ノードペアの端点Src・Dstを入れ替える。
パス１の場合、Src・Dstを入れ替えるとパス１＜Ｄ，Ｃ，Ｂ，Ａ＞となり、試験１（パス長ｋ＝３）を実施する（（図２（ｂ））。試験１は「到達○」となるので、以降の試験２（パス長ｋ＝２）、試験３（パス長ｋ＝１）は実施せずに、パス＜Ｄ，Ｃ，Ｂ＞、＜Ｄ，Ｃ＞も到達性「〇」と確定し、試験済欄に「済」を登録する。したがって、試験１が「到達○」となる場合、試験２（パス長ｋ＝２）及び試験３（パス長ｋ＝１）の実施を省略（試験数削減する）ことができる。

なお、別の到達確認方法として、ネットワークへデータ（以下「プローブ」という）を直接転送して同様に試験することもでき、Src・Dstで識別ができるデータを転送させて、到達性「〇」又は到達性「×」を判定する。
また、プローブを用いる到達性試験では、SrcからDstへ送信するプローブの応答を以って疎通確認（順・逆方向同時試験）を行う方法もある。この試験方法では、パス＜Ｃ，Ｄ＞間は、順・逆方向のどちら（もしくは両方）が到達×であることを確定できないため、順方向試験を＜Ａ，Ｄ＞及び＜Ｄ，Ａ＞で実施して判定する必要がある。

続いて、上述の到達性試験をパス２＜Ａ，Ｇ，Ｆ，Ｅ，Ｄ＞についても同様に行う。この例の場合、ノードＧとノードＦとの間で不達となるため、パス長ｋ＝４のパス＜Ａ，Ｇ，Ｆ，Ｅ，Ｄ＞の到達性試験（試験１）、及び、パス長ｋ＝３のパス＜Ｇ，Ｆ，Ｅ，Ｄ＞の到達性試験（試験２）が到達性「×」となり、パス長ｋ＝２のパス＜Ｆ，Ｅ，Ｄ＞の到達性試験（試験３）が到達性「○」となるので、パス長ｋ＝１のパス＜Ｅ，Ｄ＞の到達性試験（試験４）を実施することなくパス＜Ｅ，Ｄ＞の到達性「〇」が確定する。すなわち、試験３が到達性「○」となるので、試験４（パス長ｋ＝１）の実施のみを省略（試験数削減）することができる（図２（ｃ））。

Src・Dstを入れ替えたパス２＜Ｄ，Ｅ，Ｆ，Ｇ，Ａ＞の試験においては、パス長ｋ＝４のパス＜Ｄ，Ｅ，Ｆ，Ｇ，Ａ＞の到達性試験（試験１）、パス長ｋ＝３のパス＜Ｅ，Ｆ，Ｇ，Ａ＞の到達性試験（試験２）、パス長ｋ＝２のパス＜Ｆ，Ｇ，Ａ＞の到達性試験（試験３）が到達性「×」となり、パス長ｋ＝１のパス２＜Ｇ，Ａ＞の到達性試験（試験４）のみ到達性「○」となる。この場合、全てのパスについての試験が行われることになる（（図２（ｄ）試験数の削減無し）。

全てのノードペアに対し、到達性試験の結果をパス毎にノードペアリストへ登録し、ノードペア間の全てのパスが到達性「〇」の場合、当該ノードペア間は「到達性有（冗長化されている）」と判定する。

なお、図３のネットワークに示されるように、ノードペア（Ａ，Ｂ）（Ｂ，Ａ）に対してノードペア間のパス数が１の場合は、経路上に誤りがある（冗長パスが足りない）と判定する。

次に、上述したネットワークにおけるノードペア間の到達性試験方法を行うためのノードペア間到達性試験システムについて、図４を参照して説明する。ノードペア間到達性試験は、実機や机上におけるネットワークの設計時又はノード追加等による変更時に行なわれる。ノードペア間到達性試験システムは、ノードペア間到達性試験プログラムが格納された記録媒体やインターネットを介してソフトウエアのダウンロードによりインストールすることで、コンピュータ上に構築されている。

ノードペア間到達性試験システムが構築されるコンピュータは、オペレーティングシステム（ＯＳ）を含む基本プログラムや各種の基本デバイスが記憶されたＲＯＭと、各種のプログラムやデータが記憶されるハードディスクドライブ装置（ＨＤＤ）と、ＣＤ−ＲＯＭやＤＶＤ等の記憶媒体からプログラムやデータを読み出すメディアドライブ装置と、プログラムを実行するＣＰＵと、このＣＰＵにワークエリアを提供するＲＡＭと、入出力インターフェース（Ｉ／Ｆ）を介して接続されたディスプレイ、キーボードおよびマウス等のポインティングデバイスと、外部装置と通信するパラレル／シリアルＩ／Ｆとを主要部分とする一般的な構成を備えている。
本実施形態のノードペア間到達性試験システムでは、ノードペア間到達性試験プログラムがシリアル／パラレルＩ／Ｆから入力、またはメディアドライブ装置で読み取られてＨＤＤに予め記憶される。ノードペア間到達性試験プログラムは記憶媒体に記憶され、メディアドライブ装置で読み取られてＨＤＤにインストールされる。

ノードペア間到達性試験プログラムをインストールして構築されたノードペア間到達性試験システムは、図４に示すように、試験対象となるネットワークの構成情報の検出を行う前処理部１０と、検出された構成情報に対する到達性試験を行う到達試験部２０を備え、ノードペア間到達性試験システムが構築されたコンピュータが接続されるネットワークに対してノードペア間到達性試験を実施する。

前処理部１０はトポロジ情報導出部１１を備え、トポロジ情報導出部１１では、試験対象となるネットワークトポロジに対して、構成情報（トポロジ情報）としてネットワークに接続されるノード、ノード同士を接続するパス及び接続箇所となるリンク、Src（源）とDst（宛先）のノード同士を繋ぐトポロジのループ、及び、SrcとDstに対応するノードペアを導出する処理が行われる。
到達試験部２０はノードペア選択部２１とパス到達試験部２２を備えている。ノードペア選択部２１では、トポロジ情報導出部１１で導出した各ノードペアを選択し、パス到達試験部２２では、選択したノードペアの全てのパスに対して到達性試験を実施する処理が行われる。

また、ノードペア間到達性試験システムが構築されるコンピュータは、必ずしも試験対象ネットワークと接続していなくても、システムが構築したコンピュータ上にトポロジ情報と各ノードの経路情報が保存されていれば、各ノード上の経路情報から次ホップがわかるので、これを辿ることで到達可否が判断できる。したがって、実際にネットワークを構築する前に、設計段階の机上で到達性試験が可能となる。

前処理部１０における詳細処理について、図５のフローチャート、及び、図６〜図９を参照して説明する。試験対象となるネットワークは、図６に示すように、ノードＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆから構成され、ＡＢ，ＢＣ，ＣＤ，ＤＥ，ＥＦ，ＦＡ，ＦＢ間が設計上接続されたモデル（ＦＢは接続設定に誤りがある）を想定する。

試験対象となるネットワークトポロジを解析し、全ノード、全リンク、全ループをグラフ探索で求め、トポロジ情報としてノード接続リンク表（図７（ａ））及びループパスリスト（図７（ｂ））を作成して登録する（ステップ１０１）。
ノード接続リンク表（図７（ａ））は、各ノード同士の接続箇所を把握するもので、接続されている場合を「１」、接続されていない場合を「０」で管理する。
ループパスリスト（図７（ｂ））は、トポロジ内でループを構成する複数ノードを一つのルーフパスとする。トポロジにループが存在するかは、グラフ探索で導出する（ノードに接続しているリンクを全て辿り、同じノードが出てくると、その間の部分経路はループとする。）。図６のネットワークの場合、ルーフパスは、「Ａ，Ｂ，Ｆ」「Ｂ，Ｃ，Ｄ，Ｅ，Ｆ」「Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ」の３つとなる。

続いて、ネットワークを構成する全てのノードペアの情報を把握するノードペアリスト（図８）の作成が行われる。例えば、図６に示したネットワークにおけるノードペア（Ａ，Ｄ）の場合、図９に示すように、ノードＡからノードＤへ至るパス＃１〜＃４の４つの経路が存在し、各径路のパスをノードペアリストへ登録することが行われる。

ノードペアリストの作成に際しては、先ず、ノードペアリストの各データの初期化を行う（ステップ１０２）。
次に、各ノードペアに対し、ノードペア間を繋ぐパス数（合計パス数）、最短経路となるパス（パス＃１）、それ以外の冗長経路となるパス（パス＃２〜＃４）を導出し、最短経路となるパス＃１及び冗長経路となるパス＃２〜＃４に対して、それぞれパス（パスを構成するノード）及びパス長ｋが設定登録される。
また、ノードペアリストには、後述する到達性試験の試験済欄（未実施であれば「未」が設定）、到達性試験を行った際のパス＃１〜＃４の各到達性、トポロジに対する冗長性を確認する冗長化欄が設けられている。

ノードペアリスト（図８）は、ネットワークトポロジにおける全ノードペアに対して、後述する作成処理が行われる（ステップ１０３）。ここで、ノードペア（Ａ，Ｂ）と（Ｂ，Ａ）は別ペアとして取り扱う。

具体的なノードペアリストの作成処理について説明する。
ノードペアリストの作成に際し、ネットワークトポロジにおけるノードペアの一つを選択する（ステップ１０４）。

ステップ１０１で導出したトポロジ情報より、ノードペアのパスにループが含まれているか否かを判断する（ステップ１０５）。図６のネットワークにおけるノードペアのパスでは、３つのループが存在する。パスにループが含まれていない場合は、各ノードペア間の最短経路となるパスとパス長ｋを算出し、ノードペアリストのパス＃１へ登録する（ステップ１０６）。

ステップ１０５においてパスにループが含まれている場合は、シングルパスに分解し、分解したパスｑ個全てをノードペアリストのパス＃１、パス＃２、…、パスｑにそれぞれのパス長ｋとともに登録する（ステップ１０７）。

さらに、ノードペアにおける合計パス数を設定する（ステップ１０８）。例えばノードペア（Ａ，Ｄ）の場合、パスはパス＃１＜Ａ，Ｂ，Ｃ，Ｄ＞、パス＃２＜Ａ，Ｆ，Ｅ，Ｄ＞、パス＃３＜Ａ，Ｂ，Ｆ，Ｅ，Ｄ＞、パス＃４＜Ａ，Ｆ，Ｂ，Ｃ，Ｄ＞であるので、パス数＝４が設定される。
同様に、ノードペア（Ａ，Ｃ）及びノードペア（Ａ，Ｅ）の場合はパス数＝４が、ノードペア（Ａ，Ｂ）、ノードペア（Ａ，Ｆ）の場合はパス数＝３が、それぞれ設定される（図８）。

全ノードペアに対してパス数の設定が完了する（ステップ１０８）まで、ステップ１０４〜１０８の処理が行われ（ステップ１０９）、全ノードペアに対して各情報を設定したノードペアリスト（図８）が完成する。

続いて、到達試験部２０における詳細処理について、図１０のフローチャート、図１１及び図１２の表を参照して説明する。

前処理部１０（図４）における前処理１００の終了後に到達性試験を行うに際し、ノードペア１つを選択する（ステップ２０１）。ノードペアの選択は、ノードペアリスト（図８）より試験未実施(「試験済欄」が「未」のもの)で、かつ、パス＃１（最短経路）のパス長kが最長のノードペアＭを最初に選択する。例えば図８のノードペアリストの場合、矢印で指示したノードペア（Ａ，Ｄ）を選択し、パスＰは＜Ａ，Ｂ，Ｃ，Ｄ＞となる。

ステップ２０１で選択したノードペアＭのパスＰを選択し（ステップ２０２）、選択パスｐと、部分パスを含めたパス全てを試験パスとしてパスリスト（図１１）に登録する（ステップ２０３）。

試験パスの登録は、次の手順で行う。
先ず、ステップ２０１で選択したパス＃１（最短経路）をパスＰ（パスをｐ、パス長をｋ）とし、これをパスリストへ、パス＃の種別（最短経路又は冗長経路）、Src・Dst情報（入替前＝１）と共に登録する（図１１の試験番号１）。

次に、パスｐの先頭から１つ取り除いたパスを新たなパスｐとして、パスリストに登録する。この処理をパス長ｋ＝１となるまで繰り返す（図１１の試験番号２〜３）。
例えば、ノードペアＭ＝（Ａ，Ｄ）、パスＰ＝＜Ａ，Ｂ，Ｃ，Ｄ＞の場合、ｋ＝３の＜Ａ，Ｂ，Ｃ，Ｄ＞，ｋ＝２の＜Ｂ，Ｃ，Ｄ＞，ｋ＝１の＜Ｃ，Ｄ＞の３つのパスを登録する。

続いて、パスＰのSrc・Dstを入れ替えたパスｐについても同様の処理を行って、ｋ＝３の＜Ｄ，Ｃ，Ｂ，Ａ＞，ｋ＝２の＜Ｃ，Ｂ，Ａ＞，ｋ＝１の＜Ｂ，Ａ＞の３つのパスを登録する（図１１の試験番号４〜６）。入替後は、Src・Dst情報（入替後＝２）とする。

次に、パス＃２（冗長経路）となるパスＰ＝＜Ａ，Ｆ，Ｅ、Ｄ＞についてパス＃１と同様の処理を行い、ｋ＝３の＜Ａ，Ｆ，Ｅ、Ｄ＞，ｋ＝２の＜Ｆ，Ｅ、Ｄ＞，ｋ＝１の＜Ｅ、Ｄ＞、Src・Dstを入れ替えたｋ＝３の＜Ｄ，Ｅ，Ｆ，Ａ＞，ｋ＝２の＜Ｅ，Ｆ，Ａ＞，ｋ＝１の＜Ｆ，Ａ＞の６つのパスを登録する（図１１の試験番号７〜１２）。

次に、パス＃３（冗長経路）となるパスＰ＝＜Ａ，Ｂ，Ｆ，Ｅ、Ｄ＞について、ｋ＝４の＜Ａ，Ｂ，Ｆ，Ｅ、Ｄ＞，ｋ＝３の＜Ｂ，Ｆ，Ｅ、Ｄ＞，ｋ＝２の＜Ｆ，Ｅ、Ｄ＞，ｋ＝１の＜Ｅ、Ｄ＞、Src・Dstを入れ替えたｋ＝４の＜Ｄ，Ｅ，Ｆ，Ｂ，Ａ＞，ｋ＝３の＜Ｅ，Ｆ，Ｂ，Ａ＞，ｋ＝２の＜Ｆ，Ｂ，Ａ＞，ｋ＝１の＜Ｂ，Ａ＞の８つのパスを登録する（図１１の試験番号１３〜２０）。

次に、パス＃４（冗長経路）となるパスＰ＝＜Ａ，Ｆ，Ｂ，Ｃ，Ｄ＞について、ｋ＝４の＜Ａ，Ｆ，Ｂ，Ｃ，Ｄ＞，ｋ＝３の＜Ｆ，Ｂ，Ｃ，Ｄ＞，ｋ＝２の＜Ｂ，Ｃ，Ｄ＞，ｋ＝１の＜Ｃ，Ｄ＞、Src・Dstを入れ替えたｋ＝４の＜Ｄ，Ｃ，Ｂ，Ｆ，Ａ＞，ｋ＝３の＜Ｃ，Ｂ，Ｆ，Ａ＞，ｋ＝２の＜Ｂ，Ｆ，Ａ＞，ｋ＝１の＜Ｆ，Ａ＞の８つのパスを登録する（図１１の試験番号２１〜２８）。
以上で、選択したノードペアＭ＝（Ａ，Ｄ）（図８の矢示部分）に関する全ての試験パスの図１１のパスリストへの登録が完了する。

ステップ２０３でパスリスト（図１１）に登録したパスを登録順に１つ選択（ｐとする）し、到達性試験を行うパスｐ'に設定する（ステップ２０４）。

パスｐ'に対して、到達性試験を実施する（ステップ２０５）。
到達性試験方法として、片道到達性確認（経路表を順次追う）を基本とする。試験環境が実機装置であって双方向同時試験の方法（例えばpingコマンド）を用いる場合であっても、不到達の区間の不到達になる方向を判定するためには、片道到達性確認の手段を実施する。

パスｐ'の到達性を判断し（ステップ２０６）、到達した場合は、到達性「〇」をパスリスト（図１１）の到達性欄に記録する（ステップ２０７）。この場合、宛先（Dst）を同じにする残りの経路（パス）についても到達性「〇」をリストに記録し、残りのパスの試験実施を省略する。
例えば、上述したパス＃１のノードペア＜Ａ，Ｄ＞の場合、パスｐ'＝＜Ａ，Ｂ，Ｃ，Ｄ＞の試験で到達性が確認された場合、残りのパス＜Ｂ，Ｃ，Ｄ＞，＜Ｃ，Ｄ＞も到達性「〇」とする。
選択したノードペアの当該パスｐの試験が終わり、ノードペアリスト（図１２）の該当パス（パス＃１〜パス＃４）の到達性欄に到達性「〇」を記録する（ステップ２０８）。

パスｐ'の到達性の判断（ステップ２０６）の結果、不達の場合は、ノードペアリスト（図１１）の該当パス（パス＃１〜パス＃４）の到達性欄に到達性「×」を記録する（ステップ２０９）。

パスｐ'の到達性が到達性「×」の場合、選択した経路長がｋ＞１か否かを判断し（ステップ２１０）、ｋ＞１の場合、選択した経路の先端を１つ取り除き、それを新たに選択した経路ｐ'（ｋ＝ｋ−１）とし（ステップ２１１）、ステップ２０５からの処理を繰り返す。

一方、ステップ２１０でｋ＝１の場合は、選択したパスｐの試験が完了となり、到達結果をノードペアリスト（図１２）に記憶する（ステップ２０８）。

次に、Src・Dstの入れ替えが終了しているか否かを判断し（ステップ２１３）、入れ替えが未だの場合は、パスリストからノードペアのSrc・Dstを入れ替え、当該ペアのパスを試験パスｐ'として選択し（ステップ２１４）、ステップ２０５以降の処理を行う。

ステップ２１３でSrc・Dstの入れ替えが終了しパスｐの試験が終了すると、選択中のノードペアＭに他のパスが存在するかを判断し（ステップ２１５）、存在する場合は、ステップ２０２以降の処理を繰り返す。存在しない場合、選択中のノードペアＭの試験が完了となり、ノードペアリスト（図１２）のノードペア（Ａ，Ｄ）の試験済の欄に「済」を設定する（ステップ２１６）。

次にステップ２０１に戻り、試験パスの登録が完了したノードペア（Ａ，Ｄ）以外のノードペアをノードペアリスト（図８）から選択する。ノードペアの選択は、ノードペアリスト（図８）より試験未実施(「試験済欄」が「未」のもの)で、かつ、パス＃１（最短経路）のパス長kが最長のノードペアＭ（ノードペア（Ａ，Ｄ）以外）を選択する。この場合、ノードペア（Ａ，Ｅ）が選択され、パスＰは＜Ａ，Ｂ，Ｃ，Ｄ，Ｅ＞となる。

選択されたノードペア（Ａ，Ｅ）について、上述したノードペア（Ａ，Ｄ）と同様の処理により、図１１のパスリストの試験パス（ノードペア（Ａ，Ｅ）についての試験パスは図示せず）の登録が行われ、各パスについての到達性試験（ステップ２０２〜２１６）が行われる。

図８のノードペアリストにおける試験未実施のノードペアがなくなるまで、ステップ２０１〜２１６を繰り返す（ステップ２００）。

ノードペアの各パスにおける到達性試験の実施に際しては、ステップ２０７で説明したしたように、宛先を共通とするパスについて、パス長が長いパス試験の到達性が「〇」であれば、パス長が短いパスの試験を省略できる。
例えば、ノードペア（Ａ，Ｄ）のパス１については、試験番号２（ｋ＝２の＜Ｂ，Ｃ，Ｄ＞）及び試験番号３（ｋ＝１の＜Ｃ，Ｄ＞）に関しては、既に試験が行われた試験番号１（ｋ＝３の＜Ａ，Ｂ，Ｃ，Ｄ＞）で到達性「〇」が確認されているので、試験１と宛先を共通とするパス長が短いパスの試験２及び試験３は、試験１の到達性○×の結果である到達性「○」をそのまま登録する。パス＃１でノードペアのSrc・Dstを入れ替えた試験番号５，６も同様に省略可能となる。したがって、パス＃１における試験番号２，３，５，６の試験を省略できる（図１１のパス＃１の薄灰色部分）。
同様に、パス＃２における試験番号８，９，１１，１２の試験を省略できる（図１１のパス＃２の薄灰色部分）。

また、一度到達性試験を実施したパスについては実施することなく試験済とすることで、重複した試験の実施を省略する。
例えば、ノードペア（Ａ，Ｄ）のパス＃３については、試験番号１３（ｋ＝４の＜Ａ，Ｂ，Ｆ，Ｅ、Ｄ＞）及び試験番号１４（ｋ＝３の＜Ｂ，Ｆ，Ｅ、Ｄ＞）が到達性「×」となり、続いて行う試験番号１５（ｋ＝２の＜Ｆ，Ｅ、Ｄ＞）及び試験番号１６（ｋ＝１の＜Ｅ、Ｄ＞）については、パス＃２の試験番号８及び試験番号９で実施されているので、到達性○×の結果である到達性「○」をそのまま登録する。
パス＃３でノードペアのSrc・Dstを入れ替えた試験番号２０についても、パス＃１の試験番号６で実施されているので、到達性○×の結果である到達性「○」をそのまま登録する。
したがって、パス＃３における試験番号１５，１６，２０の試験を省略できる（図１１のパス＃３の灰色部分）。

同様に、ノードペア（Ａ，Ｄ）のパス＃４については、試験番号２１（ｋ＝４の＜Ａ，Ｆ，Ｂ，Ｃ、Ｄ＞）及び試験番号２２（ｋ＝３の＜Ｆ，Ｂ，Ｃ、Ｄ＞）が到達性「×」となり、続いて行う試験番号２３（ｋ＝２の＜Ｂ，Ｃ、Ｄ＞）及び試験番号２４（ｋ＝１の＜Ｃ、Ｄ＞）については、パス＃１の試験番号２及び試験番号３で実施されているので、到達性○×の結果である到達性「○」をそのまま登録する。
パス＃４でノードペアのSrc・Dstを入れ替えた試験番号２８についても、パス＃２の試験番号１２で実施されているので、到達性○×の結果である到達性「○」をそのまま登録する。
したがって、パス＃４における試験番号２３，２４，２８の試験を省略できる（図１１のパス＃４の灰色部分）。

上述の例では、一度到達性試験を実施したパスについて、到達性「〇」であった場合に試験を省略した例を示したが、実施したパスについて到達性「×」であった場合についても試験を省略することができる。

全ての試験終了後、図１２のノードペアリスト上の各ノードペアについて、存在するパス（ノードペア（Ａ，Ｄ）の場合はパス＃１〜パス＃４）の全てが到達性有りで「到達○」の場合は、冗長化されていると判断し「冗長化」欄に「〇」を設定する（ステップ３００）。
いずれかの経路が到達性無しで到達性「×」の場合と、パス数＝１の場合は、「冗長化」欄に「×」を設定する。図３のように冗長化されていないパスが含まれている場合も「冗長化」欄は「×」となる。
上述の例では、パス＃３及びパス＃４が到達性「×」なので、経路上に誤りがある（冗長パスが足りない）と判定する。

上述したネットワークにおけるノードペア間到達性試験方法によれば、ノードペア間の到達性試験を行うに際して、パス長ｋの長いパスを最初に選択することで、重複した試験の実施数を削減することができる。
また、一度到達性試験を実施したパスを試験済とすることで、重複した試験の実施を省略することができる。
ネットワークにおけるノードペア間の最短経路と冗長経路の各パスについての到達性試験を行うことで、冗長パスの不足箇所を判定することが可能となる。
ノードペア間到達性試験プログラムがインストールされたコンピュータにノードペア間到達性試験システムが構築されることで、実機及び机上において、ネットワークのノードペア間の到達性試験を実施することが可能となる。

１０…前処理部、 １１…トポロジ情報導出部、 ２０…到達試験部、 ２１…ノードペア選択部、 ２２…パス到達試験部。

Claims (6)

1. ネットワークのトポロジを構成する複数のノードと各ノード間のパスに対して、任意のノードペア間の到達性を確認する試験方法において、
   トポロジ情報より各ノードペア間の経路となるパスと該パスのパス長（ｋ）を算出する経路算出手順と、
   パス長（ｋ）が長いノードペアを選択し当該ノードペアのパスについて到達性試験を実施する試験実施手順と、
   前記試験実施手順において前記ノードペア間の到達性が確認できた場合は前記ノードペア間の宛先を共通にするパスについての到達性試験を不要とする一方、前記ノードペア間の到達性が確認できない場合はパスの先頭から１つ取り除いたパス長（ｋ−１）のパスを新たなパスとし、前記パス長（ｋ−１）が１になるまで前記試験実施手順を繰り返す
   ことを特徴とするネットワークにおけるノードペア間到達性試験方法。
2. 前記経路算出手順は、トポロジ情報より各ノードペア間の最短経路となるパスと該パスのパス長（ｋ）を算出する最短経路算出手順であり、
   前記試験実施手順は、前記最短経路のパス長（ｋ）が最長のノードペアを選択し当該ノードペアのパスについて到達性試験を実施する
   請求項１に記載のネットワークにおけるノードペア間到達性試験方法。
3. 前記経路算出手順は、前記最短経路算出手順に加えて、前記最短経路に対して冗長経路となるパスと当該パスのパス長（ｋ）を算出する冗長経路算出手順を含み、
   前記試験実施手順は、前記冗長経路のパス長（ｋ）が最長のノードペアを選択し当該ノードペアのパスについての到達性試験の実施を含む
   請求項２に記載のネットワークにおけるノードペア間到達性試験方法。
4. 前記試験実施手順の到達性試験は、ネットワークの全ノードペアのパスに対して試行する一方、一度試験したパスは試験済として重複した試験を実施しない請求項１から請求項３のいずれかに記載のネットワークにおけるノードペア間到達性試験方法。
5. コンピュータを用いて請求項１乃至請求項４に記載の各手順を実行させることを特徴とするネットワークにおけるノードペア間到達性試験プログラム。
6. ネットワークのトポロジを構成する複数のノードと各ノード間のパスに対して、任意のノードペア間の到達性を確認する試験システムにおいて、
   前記ネットワークのトポロジ情報として、複数のノード同士を接続する複数パスが含まれる複数のノードペアを導出するトポロジ情報導出部と、
   前記トポロジ情報導出部で導出した各ノードペアに対して、各ノードペア間の経路となるパスと該パスのパス長（ｋ）を算出したトポロジ情報からパス長（ｋ）が最長のノードペアを選択するノードペア選択部と、
   選択したノードペアの全てのパスに対して到達性試験を実施するパス到達試験部と、を備え、
   前記パス到達試験部は、到達性試験において前記ノードペア間の到達性が確認できた場合は前記ノードペア間の宛先を共通にするパスについての到達性試験を不要とする一方、前記ノードペア間の到達性が確認できない場合はパスの先頭から１つ取り除いたパス長（ｋ−１）のパスを新たなパスとし、前記パス長（ｋ−１）が１になるまで前記到達性試験を繰り返し行うことを特徴とするネットワークにおけるノードペア間到達性試験システム。

Images