JP2021158140A

JP2021158140A - Semiconductor light-emitting element

Info

Publication number: JP2021158140A
Application number: JP2020054228A
Authority: JP
Inventors: 勇介松倉; Yusuke Matsukura; 哲彦稲津; Tetsuhiko Inazu; シリルペルノ; Silyl Perno
Original assignee: Nikkiso Co Ltd
Current assignee: Nikkiso Co Ltd
Priority date: 2020-03-25
Filing date: 2020-03-25
Publication date: 2021-10-07
Anticipated expiration: 2040-03-25
Also published as: JP7428564B2

Abstract

To provide a semiconductor light-emitting element that can improve luminous efficiency.SOLUTION: A semiconductor light-emitting element 1 includes a sapphire substrate 10, and a semiconductor laminate structure including an n-type semiconductor layer 12 formed on a crystal growth surface 10a on the sapphire substrate 10, a light-emitting layer 13 emitting ultraviolet light, and a p-type semiconductor layer 14. The sapphire substrate 10 includes, on the crystal growth surface 10a, a plurality of concave parts 2 with a frustum shape whose opening size gradually decreases from the crystal growth surface 10a to the inside in the thickness direction. The inclination angle θ2 of a side surface of the concave parts 2 with respect to a bottom surface 2b of the concave parts 2 is more than 90° and 120° or less. The depth H of the concave part 2 is 25 nm or more and 3/4×d nm or less, in which d represents the thickness of the n-type semiconductor layer.SELECTED DRAWING: Figure 2

Description

本発明は、半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device.

従来の半導体発光素子として、例えば、サファイア基板上にＡｌＧａＮにより形成され、深紫外光を発光する発光層を含む半導体積層構造体を形成したものがある（特許文献１参照）。 As a conventional semiconductor light emitting device, for example, there is a semiconductor laminated structure formed of AlGaN on a sapphire substrate and including a light emitting layer that emits deep ultraviolet light (see Patent Document 1).

特許文献１に記載の半導体発光素子によれば、サファイア基板の表面には、複数の凹部が形成されている。この凹部は、断面多角形状であり、その側面は、底面に対して９０°以上１４０°以下の角度を有して形成されている。この半導体発光素子は、サファイア基板の表面に形成された凹部が発光層から出射される深紫外光を反射するため、深紫外光の光取出し効率が向上するとされている。 According to the semiconductor light emitting device described in Patent Document 1, a plurality of recesses are formed on the surface of the sapphire substrate. The recess has a polygonal cross section, and its side surface is formed at an angle of 90 ° or more and 140 ° or less with respect to the bottom surface. In this semiconductor light emitting element, since the recess formed on the surface of the sapphire substrate reflects the deep ultraviolet light emitted from the light emitting layer, it is said that the light extraction efficiency of the deep ultraviolet light is improved.

特開２００３−３１８４４１号公報Japanese Unexamined Patent Publication No. 2003-318441

しかしながら、特許文献１に記載の半導体発光素子によれば、サファイア基板側から光を取り出すフリップチップ型の場合、凹部の側面の底面に対する傾斜角度が９０°以上１４０°以下であっても発光効率が十分に得られない場合がある。発明者らは、発光効率を向上させることができる凹部の形状を鋭意検討した結果、発光効率の向上に対してより適した形状を特定し、本発明をなすに至った。 However, according to the semiconductor light emitting device described in Patent Document 1, in the case of the flip chip type that extracts light from the sapphire substrate side, the luminous efficiency is high even if the inclination angle of the side surface of the recess with respect to the bottom surface is 90 ° or more and 140 ° or less. You may not get enough. As a result of diligently examining the shape of the concave portion capable of improving the luminous efficiency, the inventors have identified a shape more suitable for improving the luminous efficiency, and have completed the present invention.

本発明は、発光効率を向上させることができる半導体発光素子を提供することを目的とする。 An object of the present invention is to provide a semiconductor light emitting device capable of improving luminous efficiency.

本発明は、上記課題を解決することを目的として、サファイア基板と、前記サファイア基板上の結晶成長面上に形成されたｎ型半導体層、深紫外光を出射する発光層及びｐ型半導体層を含む半導体積層構造体と、を備える半導体発光素子であって、前記サファイア基板は、前記結晶成長面から厚み方向の内側に向かって開口寸法が徐々に小さくなる錐台状の複数の凹部を前記結晶成長面に含み、前記凹部における底面に対する側面の傾斜角度は、９０°よりも大きく、かつ、１２０°以下で形成された構成を有し、前記凹部の深さは、前記ｎ型半導体層の膜厚をｄとした場合に、２５ｎｍ以上３／４×ｄｎｍ以下である、半導体発光素子を提供する。 An object of the present invention is to provide a sapphire substrate, an n-type semiconductor layer formed on a crystal growth surface on the sapphire substrate, a light emitting layer that emits deep ultraviolet light, and a p-type semiconductor layer for the purpose of solving the above problems. A semiconductor light emitting device including a semiconductor laminated structure including the above, wherein the sapphire substrate has a plurality of cone-shaped recesses in which the opening size gradually decreases inward in the thickness direction from the crystal growth surface. The inclination angle of the side surface of the recess with respect to the bottom surface is larger than 90 ° and formed at 120 ° or less, and the depth of the recess is the film of the n-type semiconductor layer. Provided is a semiconductor light emitting device having a thickness of 25 nm or more and 3/4 × dnm or less when the thickness is d.

本発明によれば、発光効率を向上させることができる半導体発光素子を提供することができる。 According to the present invention, it is possible to provide a semiconductor light emitting device capable of improving the luminous efficiency.

本発明の一実施の形態に係る半導体発光素子の構成の一例を概略的に示す断面図である。It is sectional drawing which shows typically an example of the structure of the semiconductor light emitting device which concerns on one Embodiment of this invention. 図１に示す半導体発光素子を構成するサファイア基板の表面の状態を模式的に示す図である。It is a figure which shows typically the state of the surface of the sapphire substrate which comprises the semiconductor light emitting element shown in FIG. 図１に示す半導体発光素子を構成するサファイア基板に形成された凹部を説明する図であり、（ａ）は、凹部をサファイア基板の結晶成長面の上方向から見た平面図であり、（ｂ）は、（ａ）のＡ−Ａ切断の端面図である。It is a figure explaining the concave part formed in the sapphire substrate which constitutes the semiconductor light emitting element shown in FIG. ) Is an end view of the AA cutting of (a). 凹部の配置の一例を模式的に示す図である。It is a figure which shows an example of the arrangement of the concave part schematically. バッファ層に生じたエアボイドの一例を説明する図である。It is a figure explaining an example of the air void generated in the buffer layer. 本発明の実施例に係る半導体発光素子の光出力の測定結果を示す図である。It is a figure which shows the measurement result of the light output of the semiconductor light emitting element which concerns on embodiment of this invention.

本発明の実施の形態について、図面を参照して説明する。なお、以下に説明する実施の形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。 Embodiments of the present invention will be described with reference to the drawings. It should be noted that the embodiments described below are shown as suitable specific examples for carrying out the present invention, and there are some parts that specifically exemplify various technically preferable matters. The technical scope of the invention is not limited to this specific aspect.

［実施の形態］
（半導体発光素子の構成）
図１は、本発明の一実施の形態に係る半導体発光素子の構成の一例を概略的に示す断面図である。なお、図１に示す各構成要素の厚さの比は、必ずしも実際の半導体発光素子の寸法比と一致するものではない。この半導体発光素子１（以下、単に「発光素子１」ともいう）には、例えば、レーザダイオードや発光ダイオード（Light Emitting Diode：ＬＥＤ）が含まれる。本実施の形態では、発光素子１として、中心波長が２５０ｎｍ〜３６０ｎｍの深紫外光を発する発光ダイオード（ＬＥＤ）を例に挙げて説明する。 [Embodiment]
(Structure of semiconductor light emitting device)
FIG. 1 is a cross-sectional view schematically showing an example of the configuration of a semiconductor light emitting device according to an embodiment of the present invention. The thickness ratio of each component shown in FIG. 1 does not necessarily match the dimensional ratio of the actual semiconductor light emitting device. The semiconductor light emitting element 1 (hereinafter, also simply referred to as “light emitting element 1”) includes, for example, a laser diode and a light emitting diode (LED). In the present embodiment, as the light emitting element 1, a light emitting diode (LED) that emits deep ultraviolet light having a center wavelength of 250 nm to 360 nm will be described as an example.

図１に示すように、発光素子１は、サファイア基板１０と、サファイア基板１０上の結晶成長面１０ａ上に形成された、ＡｌＮやＡｌＧａＮからなるバッファ層１１、ｎ型のＡｌＧａＮを含むｎ型クラッド層１２、ＡｌＧａＮを含み、深紫外光を出射する発光層１３、及びｐ型のＡｌＧａＮやｐ型のＧａＮを含むｐ型半導体層１４を含む半導体積層構造体と、を備えている。ｎ型クラッド層は、ｎ型半導体層の一例である。 As shown in FIG. 1, the light emitting element 1 includes a sapphire substrate 10, a buffer layer 11 made of AlN or AlGaN formed on a crystal growth surface 10a on the sapphire substrate 10, and an n-type cladding containing n-type AlGaN. It includes a layer 12, a light emitting layer 13 containing AlGaN and emitting deep ultraviolet light, and a semiconductor laminated structure including a p-type semiconductor layer 14 containing p-type AlGaN and p-type GaN. The n-type clad layer is an example of an n-type semiconductor layer.

また、発光素子１は、ｐ型半導体層１４上に設けられたアノード側電極（「ｐ側電極」ともいう。）１５と、ｎ型クラッド層１２側に設けられたカソード電極（「ｎ側電極」ともいう。）１６と、をさらに備えている。ｐ側電極１５には、例えば、Ａｌ、Ｒｈ等で形成された反射電極が用いられる。 Further, the light emitting element 1 includes an anode side electrode (also referred to as “p side electrode”) 15 provided on the p-type semiconductor layer 14 and a cathode electrode (“n side electrode”) provided on the n-type clad layer 12 side. It is also called.) 16 and is further provided. For the p-side electrode 15, for example, a reflective electrode formed of Al, Rh, or the like is used.

発光素子１は、発光層１３から出射された光がサファイア基板１０側から取り出される、フリップチップ型の構成を有する発光素子である。具体的には、発光素子１は、ｐ側電極１５及びｎ側電極１６が金バンプ等を介して実装基板の電極に電気的に接続されることにより、フリップ実装される。以下、各構成要素について説明する。 The light emitting element 1 is a light emitting element having a flip-chip type structure in which the light emitted from the light emitting layer 13 is taken out from the sapphire substrate 10 side. Specifically, the light emitting element 1 is flip-mounted by electrically connecting the p-side electrode 15 and the n-side electrode 16 to the electrodes of the mounting substrate via a gold bump or the like. Hereinafter, each component will be described.

（サファイア基板１０）
図２は、サファイア基板１０の表面の状態を模式的に示す図である。図２に示すように、サファイア基板１０の結晶成長面１０ａは、サファイア基板１０の基面１０ｂに対して所定の大きさのオフ角θ_１で傾斜するテラス幅Ｗの複数のテラス面Ｔが段差Ｓを介して連続した形状を備えている。オフ角θ_１は、好ましくは、０．２°以上１．５°以下であり、より好ましくは、０．６°以上１．５°以下である。一例として、オフ角θ_１が１．０°の場合、段差Ｓは、０．２１ｎｍであり、テラス幅Ｗは、１２ｎｍである。以下、表１にオフ角θ_１及びテラス幅Ｗの例をまとめる。

(Sapphire substrate 10)
FIG. 2 is a diagram schematically showing the state of the surface of the sapphire substrate 10. As shown in FIG. 2, the crystal growth surface 10a of the sapphire substrate 10 has a plurality of terrace surfaces T having a terrace width W inclined _{at an off angle θ 1 of a predetermined size with respect to the base surface 10b of the sapphire substrate 10.} It has a continuous shape via S. The off angle θ ₁ is preferably 0.2 ° or more and 1.5 ° or less, and more preferably 0.6 ° or more and 1.5 ° or less. As an example, when the off angle θ ₁ is 1.0 °, the step S is 0.21 nm and the terrace width W is 12 nm. Table 1 summarizes examples of the off angle θ ₁ and the terrace width W.

図３は、サファイア基板１０に形成された凹部を説明する図であり、（ａ）は、凹部をサファイア基板１０の結晶成長面１０ａの上方向から見た平面図であり、（ｂ）は、（ａ）のＡ−Ａ切断の端面図である。図３（ａ）に示すように、サファイア基板１０は、結晶成長面１０ａに、この結晶成長面１０ａから厚み方向の内側（図１の下方向）に向かって開口寸法が徐々に小さくなる円錐台状の複数の凹部２を含む。すなわち、このサファイア基板１０は、結晶成長面１０ａに凹凸パターンが形成されたＰＳＳ（Patterned Sapphire Substrate）である。なお、以下、「凸」は、結晶成長面１０ａのうち凹部２が形成されていない領域の表面形状を指すものとする。この凹部２は、発光層１３から出射された深紫外光を散乱又は回折させる機能を有している。 3A and 3B are views for explaining the recess formed in the sapphire substrate 10, FIG. 3A is a plan view of the recess as viewed from above on the crystal growth surface 10a of the sapphire substrate 10, and FIG. 3B is a plan view. It is an end view of the AA cut of (a). As shown in FIG. 3A, the sapphire substrate 10 has a truncated cone on the crystal growth surface 10a in which the opening size gradually decreases from the crystal growth surface 10a toward the inside in the thickness direction (downward in FIG. 1). Includes a plurality of recesses 2 in the shape. That is, the sapphire substrate 10 is a PSS (Patterned Sapphire Substrate) in which a concavo-convex pattern is formed on the crystal growth surface 10a. Hereinafter, “convex” refers to the surface shape of the region of the crystal growth surface 10a in which the concave portion 2 is not formed. The recess 2 has a function of scattering or diffracting deep ultraviolet light emitted from the light emitting layer 13.

図３（ｂ）に示すように、凹部２の側面２ａは、底面２ｂに対して傾斜角度θ_２（以下、単に「テーパ角θ_２」ともいう。）を有して傾斜している。この傾斜角度θ_２は、９０°より大きく１２０°以下である。なお、凹部２の側面２ａは、湾曲していてもよい。また、凹部２は、側面２ａに変曲点を有してもよい。 As shown in FIG. 3B, the side surface 2a of the recess 2 is inclined with respect to the bottom surface 2b with an inclination angle θ ₂ (hereinafter, also simply referred to as “taper angle θ ₂ ”). The inclination angle θ ₂ is larger than 90 ° and 120 ° or less. The side surface 2a of the recess 2 may be curved. Further, the recess 2 may have an inflection point on the side surface 2a.

なお、凹部２の側面２ａが湾曲している場合、傾斜角度θ_２は、凹部２の底側の端部と凹部の上側の端部とを結ぶ直線と、底面２ｂと、のなす角として定義してよい。また、凹部２が側面２ａに変曲点を有する場合、傾斜角度θ_２は、凹部２の底側の端部と変曲点とを結ぶ直線と、底面２ｂと、のなす角として定義してよい。 When the side surface 2a of the recess 2 is curved, the inclination angle θ ₂ is defined as the angle formed by the straight line connecting the bottom end of the recess 2 and the upper end of the recess and the bottom surface 2b. You can do it. When the recess 2 has an inflection point on the side surface 2a, the inclination angle θ ₂ is defined as the angle formed by the straight line connecting the bottom end of the recess 2 and the inflection point and the bottom surface 2b. good.

凹部２の深さＨは、２５ｎｍ以上３／４×ｄｎｍ以下である。ここで、ｄは、ｎ型クラッド層１２の膜厚である。十分に光を散乱又は回折させるために、凹部２は、λ／４ｎ（ここで、λは発光波長であり、ｎは、半導体層の屈折率）以上の深さを有する。ここで、本実施の形態においては、発光波長λが下限を２５０ｎｍ、半導体層の屈折率の上限を２．５と想定しているため、凹部２は、２５ｎｍ以上の深さを有することになる。これに対して、凹部２の深さＨが深くなりすぎると、凹凸パターンが形成された結晶成長面１０ａ上に、表面が平坦となるようにＡｌＧａＮ系半導体結晶を成長させて、高品質な発光素子構造を形成することが難しくなるため、凹部２の深さは、ｎ型クラッド層１２の膜厚ｄの３/４倍以下にする。 The depth H of the recess 2 is 25 nm or more and 3/4 × dnm or less. Here, d is the film thickness of the n-type clad layer 12. In order to sufficiently scatter or diffract light, the recess 2 has a depth equal to or greater than λ / 4n (where λ is the emission wavelength and n is the refractive index of the semiconductor layer). Here, in the present embodiment, since the lower limit of the emission wavelength λ is assumed to be 250 nm and the upper limit of the refractive index of the semiconductor layer is 2.5, the recess 2 has a depth of 25 nm or more. .. On the other hand, when the depth H of the recess 2 becomes too deep, an AlGaN-based semiconductor crystal is grown on the crystal growth surface 10a on which the uneven pattern is formed so that the surface becomes flat, and high-quality light emission is performed. Since it becomes difficult to form the element structure, the depth of the recess 2 is set to 3/4 times or less the film thickness d of the n-type clad layer 12.

なお、上記の半導体層の屈折率は、半導体層を構成する各層が、一律に同一の屈折率を有するとみなした場合における屈折率とした。また、各層の屈折率が異なる場合、半導体層の屈折率としては、各層の屈折率の平均値を用いてよい。一例として、発光波長が２５０ｎｍ〜３５０ｎｍの場合、屈折率は、２．３〜２．５である。 The refractive index of the above-mentioned semiconductor layer is the refractive index when it is considered that each layer constituting the semiconductor layer has the same refractive index. When the refractive index of each layer is different, the average value of the refractive index of each layer may be used as the refractive index of the semiconductor layer. As an example, when the emission wavelength is 250 nm to 350 nm, the refractive index is 2.3 to 2.5.

なお、上述したように、テラス面Ｔの段差Ｓは、凹部２の深さＨと比較して無視できる程度に小さい。したがって、凹部２がテラス面Ｔの段差Ｓを跨いで形成される場合でも、テラス面Ｔの段差Ｓは、凹部２の深さＨに影響を与えない点に留意されたい。 As described above, the step S of the terrace surface T is so small that it can be ignored as compared with the depth H of the recess 2. Therefore, it should be noted that even when the recess 2 is formed so as to straddle the step S of the terrace surface T, the step S of the terrace surface T does not affect the depth H of the recess 2.

また、凹部２の開口径は、０．９±０．１μｍである。 The opening diameter of the recess 2 is 0.9 ± 0.1 μm.

図４は、凹部２の配置の一例を模式的に示す。なお、図４では、説明の便宜上、凹部２の外縁のみ円枠で示した。図４に示すように、凹部２は、所定の繰り返しパターンの一例として、サファイア基板１０の平面視において千鳥状に配置されている。サファイア基板１０の結晶成長面１０ａにできるだけ多くの凹部２が形成された状態、いわゆる最密充填を実現するためである。 FIG. 4 schematically shows an example of the arrangement of the recesses 2. In FIG. 4, for convenience of explanation, only the outer edge of the recess 2 is shown by a circular frame. As shown in FIG. 4, the recesses 2 are arranged in a staggered pattern in a plan view of the sapphire substrate 10 as an example of a predetermined repeating pattern. This is to realize a state in which as many recesses 2 as possible are formed on the crystal growth surface 10a of the sapphire substrate 10, that is, so-called close-packing.

なお、図４では、凹部２の開口形状を円形として描いたが、凹部２の開口形状は、必ずしも円形でなくてもよく、例えば、楕円形でもよい。また、円形は、必ずしも真円でなくてもよく、略円形を含む。すなわち、凹部２の形状は円錐台に限定されることなく、他の錐台であってもよい。 In FIG. 4, the opening shape of the recess 2 is drawn as a circle, but the opening shape of the recess 2 does not necessarily have to be circular, and may be, for example, an ellipse. Further, the circular shape does not necessarily have to be a perfect circle, and includes a substantially circular shape. That is, the shape of the recess 2 is not limited to the frustum, and may be another frustum.

（２）バッファ層１１
バッファ層１１は、ＡｌＮやＡｌＧａＮにより形成されている。バッファ層１１は、凹部２の深さの２倍〜１５０倍程度の厚みを有している。バッファ層１１を平坦にするため、バッファ層１１の厚みは、１．５μｍ以上４．５μｍ以下が好ましい。バッファ層１１は、単層でも多層構造でもよい。 (2) Buffer layer 11
The buffer layer 11 is formed of AlN or AlGaN. The buffer layer 11 has a thickness of about 2 to 150 times the depth of the recess 2. In order to flatten the buffer layer 11, the thickness of the buffer layer 11 is preferably 1.5 μm or more and 4.5 μm or less. The buffer layer 11 may have a single layer or a multi-layer structure.

図５は、バッファ層１１に生じたエアボイドの一例を説明する図である。図５に示すように、バッファ層１１は、空気を含む空洞（以下、「エアボイド」ともいう。）１１０を含んでもよい。エアボイド１１０は、円錐状の形状を有する。エアボイド１１０は、バッファ層１１内の凹部２の底面２ｂ上に形成される。また、エアボイド１１０は、底面が凹部２の底面２ｂ側を向くように形成される。 FIG. 5 is a diagram illustrating an example of air voids generated in the buffer layer 11. As shown in FIG. 5, the buffer layer 11 may include an air-containing cavity (hereinafter, also referred to as “air void”) 110. The air void 110 has a conical shape. The air void 110 is formed on the bottom surface 2b of the recess 2 in the buffer layer 11. Further, the air void 110 is formed so that the bottom surface faces the bottom surface 2b side of the recess 2.

エアボイド１１０の底面は、凹部２の底面２ｂの直径の１／１０以上４／５以下の直径ｘを有する。好ましくは、エアボイド１１０の底面の直径ｘは、凹部２の底面２ｂの直径の１／１０以上１／３以下である。また、エアボイド１１０は、バッファ層１１の膜厚の１／２０以上４／５以下の高さｙを有する。好ましくは、エアボイド１１０の高さｙは、バッファ層１１の膜厚の１／４以上３／４以下である。また、エアボイド１１０の底面と凹部２の底面２ｂとの距離ｚは、凹部２の深さＨの１／２０以上３／４以下である。好ましくは、この距離ｚは、凹部２の深さＨの１／２０以上１／２以下である。 The bottom surface of the air void 110 has a diameter x of 1/10 or more and 4/5 or less of the diameter of the bottom surface 2b of the recess 2. Preferably, the diameter x of the bottom surface of the air void 110 is 1/10 or more and 1/3 or less of the diameter of the bottom surface 2b of the recess 2. Further, the air void 110 has a height y of 1/20 or more and 4/5 or less of the film thickness of the buffer layer 11. Preferably, the height y of the air void 110 is 1/4 or more and 3/4 or less of the film thickness of the buffer layer 11. The distance z between the bottom surface of the air void 110 and the bottom surface 2b of the recess 2 is 1/20 or more and 3/4 or less of the depth H of the recess 2. Preferably, this distance z is 1/20 or more and 1/2 or less of the depth H of the recess 2.

（３）ｎ型クラッド層１２
ｎ型クラッド層１２は、バッファ層１１上に形成されている。ｎ型クラッド層１２は、ｎ型のＡｌＧａＮ（以下、単に「ｎ型ＡｌＧａＮ」又は「ｎ−ＡｌＧａＮ」ともいう）により形成された層であり、例えば、ｎ型の不純物としてシリコン（Ｓｉ）がドープされたＡｌＧａＮ層である。なお、ｎ型の不純物としては、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）等を用いてもよい。ｎ型クラッド層１２は、１μｍ〜４μｍ程度の厚みを有しており、好ましくは２μｍ以上３μｍ以下である。ｎ型クラッド層１２は、単層でもよく、多層構造でもよい。 (3) n-type clad layer 12
The n-type clad layer 12 is formed on the buffer layer 11. The n-type clad layer 12 is a layer formed of n-type AlGaN (hereinafter, also simply referred to as “n-type AlGaN” or “n-AlGaN”), and for example, silicon (Si) is doped as an n-type impurity. This is the AlGaN layer. As the n-type impurity, germanium (Ge), selenium (Se), tellurium (Te) and the like may be used. The n-type clad layer 12 has a thickness of about 1 μm to 4 μm, and is preferably 2 μm or more and 3 μm or less. The n-type clad layer 12 may be a single layer or a multi-layer structure.

（４）発光層１３
発光層１３は、ｎ型クラッド層１２上に形成されている。発光層１３は、ｎ型クラッド層１２側からＡｌＧａＮやＡｌＮからなる障壁層１３０、ＡｌＧａＮやＧａＮからなる井戸層１３１とを交互に積層した層である。発光層１３は、波長３５０ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成されている。なお、本実施の形態では、発光層１３に障壁層１３０及び井戸層１３１を各３層ずつ設けた多重量子井戸構造としたが、障壁層１３０及び井戸層１３１は、必ずしも３層に限定されるものではなく、２層でもよく、４層以上でもよい。また、障壁層１３０及び井戸層１３１をそれぞれ１層ずつ設けた単一量子井戸構造でもよい。 (4) Light emitting layer 13
The light emitting layer 13 is formed on the n-type clad layer 12. The light emitting layer 13 is a layer in which a barrier layer 130 made of AlGaN or AlN and a well layer 131 made of AlGaN or GaN are alternately laminated from the n-type clad layer 12 side. The light emitting layer 13 is configured to have a band gap of 3.4 eV or more in order to output deep ultraviolet light having a wavelength of 350 nm or less. In the present embodiment, the light emitting layer 13 is provided with three barrier layers 130 and three well layers 131, respectively, but the barrier layer 130 and the well layer 131 are not necessarily limited to three layers. It may be two layers or four or more layers. Further, a single quantum well structure in which one barrier layer 130 and one well layer 131 are provided may be used.

（５）ｐ型半導体層１４
ｐ型半導体層１４は、発光層１３上に形成されている。ｐ型半導体層１４は、発光層１３側からｐ型のＡｌＧａＮからなるｐ型クラッド層１４０、ｐ型のＡｌＧａＮやＧａＮからなるｐ型コンタクト層１４１を有する。なお、ｐ型クラッド層１４０は、必須の構成ではない。また、発光層１３上にＡｌＮやＡｌＧａＮからなる電子ブロック層を積層した後、ｐ型半導体層１４を積層してもよい。ｐ型の不純物としてはマグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等を用いてよく、マグネシウム（Ｍｇ）を用いるのが好ましい。ｐ型半導体層１４は、１０ｎｍから１０００ｎｍ程度の厚みを有しており、好ましくは３０ｎｍ以上８００ｎｍ以下である。 (5) P-type semiconductor layer 14
The p-type semiconductor layer 14 is formed on the light emitting layer 13. The p-type semiconductor layer 14 has a p-type clad layer 140 made of p-type AlGaN and a p-type contact layer 141 made of p-type AlGaN or GaN from the light emitting layer 13 side. The p-type clad layer 140 is not an essential configuration. Further, the p-type semiconductor layer 14 may be laminated after the electronic block layer made of AlN or AlGaN is laminated on the light emitting layer 13. As the p-type impurity, magnesium (Mg), zinc (Zn), beryllium (Be), calcium (Ca), strontium (Sr), barium (Ba) and the like may be used, and magnesium (Mg) is preferably used. .. The p-type semiconductor layer 14 has a thickness of about 10 nm to 1000 nm, and is preferably 30 nm or more and 800 nm or less.

（発光素子１の製造方法）
次に、発光素子１の製造方法について説明する。まず、サファイア基板１０の結晶成長面１０ａに凹部２を形成する。以下、サファイア基板１０の結晶成長面１０ａに凹部２を形成する一例を説明する。サファイア基板１０の結晶成長面１０ａに、凹凸パターンに対応する形状を有するマスク（以下、「第１のマスク」ともいう。）を形成する。第１のマスクは、例えば、二酸化ケイ素（ＳｉＯ_２）で形成された膜を用いてよい。 (Manufacturing method of light emitting element 1)
Next, a method of manufacturing the light emitting element 1 will be described. First, the recess 2 is formed on the crystal growth surface 10a of the sapphire substrate 10. Hereinafter, an example of forming the recess 2 on the crystal growth surface 10a of the sapphire substrate 10 will be described. A mask having a shape corresponding to the uneven pattern (hereinafter, also referred to as “first mask”) is formed on the crystal growth surface 10a of the sapphire substrate 10. As the first mask, for example, _{a film formed of silicon dioxide (SiO 2} ) may be used.

次に、ＳｉＯ_２膜とサファイア基板１０を反応性イオンエッチング(Reactive Ion Etching; RIE)等のドライエッチングでエッチングした後、ＳｉＯ_２膜を除去すると、第１のマスクに被覆されていない部分が凹状の形状として除去される。このようにして、除去された凹状の形状が凹部２を形成する。上述した凹部２を形成する方法は、一例であり、必ずしも上記の方法に限定されるものではない。 Next, when the SiO ₂ film and the sapphire substrate 10 are etched by dry etching such as reactive ion etching (RIE) and then the SiO ₂ film is removed, the portion not covered by the first mask becomes concave. Is removed as the shape of. In this way, the removed concave shape forms the concave portion 2. The method for forming the recess 2 described above is an example, and is not necessarily limited to the method described above.

（発光素子１の製造方法）
サファイア基板１０上の結晶成長面１０ａに、バッファ層１１、ｎ型クラッド層１２、発光層１３、ｐ型クラッド層１４０、及びｐ型コンタクト層１４１を順に積層して、所定の直径（例えば、５０ｍｍ程度）を有する略円板状のウエハを形成する。これらバッファ層１１、ｎ型クラッド層１２、発光層１３、ｐ型クラッド層１４０、及びｐ型コンタクト層１４１は、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）、分子線エピタキシ法（Molecular Beam Epitaxy：ＭＢＥ）、ハイドライド気相エピタキシ法（Hydride Vapor Phase Epitaxy：ＨＶＰＥ）等の周知のエピタキシャル成長法を用いて形成してよい。 (Manufacturing method of light emitting element 1)
A buffer layer 11, an n-type clad layer 12, a light emitting layer 13, a p-type clad layer 140, and a p-type contact layer 141 are laminated in this order on the crystal growth surface 10a on the sapphire substrate 10 to have a predetermined diameter (for example, 50 mm). Degree) to form a substantially disk-shaped wafer. The buffer layer 11, the n-type clad layer 12, the light emitting layer 13, the p-type clad layer 140, and the p-type contact layer 141 are formed by a metal organic chemical vapor deposition (MOCVD) method or a molecular beam epitaxy method. It may be formed by using a well-known epitaxial growth method such as (Molecular Beam Epitaxy: MBE) and Hydroide Vapor Phase Epitaxy (HVPE).

次に、ｎ型クラッド層１２を露出させ、当該露出面上にｎ側電極１６を形成するために、ｐ型半導体層１４を部分的に被覆するマスク（以下、「第２のマスク」ともいう。）をｐ型半導体層１４上に形成する。続いて、ｎ型クラッド層１２の一部、発光層１３、及びｐ型クラッド層１４０、及びｐ型コンタクト層１４１において第２のマスクが形成されていないそれぞれの露出領域を除去する。これらの層の除去は、例えば、プラズマエッチングにより行ってよい。 Next, a mask that partially covers the p-type semiconductor layer 14 in order to expose the n-type clad layer 12 and form the n-side electrode 16 on the exposed surface (hereinafter, also referred to as “second mask”). ) Is formed on the p-type semiconductor layer 14. Subsequently, a part of the n-type clad layer 12, the light emitting layer 13, the p-type clad layer 140, and the p-type contact layer 141 are removed from each exposed region where the second mask is not formed. Removal of these layers may be performed by, for example, plasma etching.

次に、第２のマスクを除去したｐ型コンタクト層１４１上にｐ側電極１５を形成し、ｎ型クラッド層１２の露出面上にｎ側電極１６を形成する。ｐ側電極１５及びｎ側電極１６は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成してよい。このウエハを所定の寸法に切り分けることにより、図１に示す発光素子１が形成される。 Next, the p-side electrode 15 is formed on the p-type contact layer 141 from which the second mask has been removed, and the n-side electrode 16 is formed on the exposed surface of the n-type clad layer 12. The p-side electrode 15 and the n-side electrode 16 may be formed by a well-known method such as an electron beam deposition method or a sputtering method. By cutting the wafer into predetermined dimensions, the light emitting element 1 shown in FIG. 1 is formed.

（実施例）
発明者らは、上述した製造方法を用いて、上述の実施の形態に係る３つの発光素子１（以下、「実施例１〜３」ともいう。）を作製し、これら実施例１〜３に係る発光素子１の光出力（μＷ）を測定した。光出力（μＷ）は、種々の公知の方法で測定することが可能であるが、本測定では、一例として、上述したｐ側電極１５及びｎ側電極１６及びの間に一定の電流（例えば、１００ｍＡ）を流し、サファイア基板１０の底面と対向するように設置した光検出器（不図示）により測定した。また、比較例として、上述した凹部２を有しないサファイア基板を備える発光素子の光出力を測定した。以下、表１に、比較例及び実施例１〜３の測定データをまとめる。 (Example)
The inventors have produced three light emitting elements 1 (hereinafter, also referred to as "Examples 1 to 3") according to the above-described embodiment by using the above-mentioned manufacturing method, and in these Examples 1 to 3. The light output (μW) of the light emitting element 1 was measured. The optical output (μW) can be measured by various known methods, but in this measurement, as an example, a constant current (for example, a constant current) between the p-side electrode 15 and the n-side electrode 16 described above is used. 100 mA) was passed through, and the measurement was performed by a photodetector (not shown) installed so as to face the bottom surface of the sapphire substrate 10. Further, as a comparative example, the light output of the light emitting element provided with the sapphire substrate having no recess 2 described above was measured. Table 1 below summarizes the measurement data of Comparative Examples and Examples 1 to 3.

比較例及び実施例１〜３は、いずれも、サファイア基板１０のオフ角θ_１は、１．０°とし、実施例１〜３のテーパ角θ_２は、いずれも、１１０°とした。

In both Comparative Examples and Examples 1 to 3, the off angle θ ₁ of the sapphire substrate 10 was 1.0 °, and the taper angle θ ₂ of Examples 1 to 3 was 110 °.

図６各図は、上述の実施例１〜３に係る発光素子１の光出力の測定結果を示す図であり、（ａ）は、比較例に係る発光素子の光出力と実施例１〜３に係る発光素子１の光出力とを並べて示した図であり、（ｂ）は、横軸を凹部２の深さＨとして示した図である。表１及び図６（ａ）に示すように、実施例１〜３に係る発光素子１は、いずれも比較例に係る発光素子よりも大きい光出力を得ることが確認できる。 6A and 6B are views showing measurement results of the light output of the light emitting element 1 according to the above-mentioned Examples 1 to 3, and FIG. 6A shows the light output of the light emitting element according to the comparative example and Examples 1 to 3. It is a figure which showed the light output of the light emitting element 1 side by side, and (b) is the figure which showed the horizontal axis as the depth H of the recess 2. As shown in Table 1 and FIG. 6A, it can be confirmed that each of the light emitting elements 1 according to Examples 1 to 3 obtains a larger light output than the light emitting element according to the comparative example.

また、図６（ｂ）に示すように、光出力は、凹部２の深さＨに応じて変化することが確認できる。特に凹部２の深さＨが約３００ｎｍから約４５０ｎｍの範囲において、凹部２の深さＨが約３００ｎｍから増加するにつれて光出力も増加する傾向となり、所定の深さ以上になると光出力が減少する傾向になる。すなわち、サファイア基板１０の結晶成長面に凹部２を形成することにより、光出力を向上することができるものの、凹部２の深さＨが小さく過ぎても、又は大きすぎても光出力の向上が十分に図れなくなる。このため、光出力の向上を十分に図るためには、出力する光の波長及びｎ型クラッド層１２の厚さに対応させて、凹部２の深さＨを決定することが重要となる。 Further, as shown in FIG. 6B, it can be confirmed that the light output changes according to the depth H of the recess 2. In particular, when the depth H of the recess 2 is in the range of about 300 nm to about 450 nm, the light output tends to increase as the depth H of the recess 2 increases from about 300 nm, and the light output decreases when the depth exceeds a predetermined depth. It becomes a tendency. That is, although the light output can be improved by forming the recess 2 on the crystal growth surface of the sapphire substrate 10, the light output can be improved even if the depth H of the recess 2 is too small or too large. I can't plan enough. Therefore, in order to sufficiently improve the light output, it is important to determine the depth H of the recess 2 in accordance with the wavelength of the output light and the thickness of the n-type clad layer 12.

以上のように、本実施例においては、サファイア基板１０のオフ角θ_１が、所定範囲内（０．２°以上１．５°以下）であることから、転位等の欠陥が減ることによって発光に寄与するキャリア（電子、正孔）数が増える（内部量子効率が向上する）ことになり、発光素子１自体の光出力が向上する。また、凹部２の深さＨを２５ｎｍ以上３／４×ｄｎｍ以下であることから、発光層１３で発生した光が取り出しやすくなる（光取出効率が向上する）ことにより、発光素子１の内部における吸収による光損失が抑えられ、発光素子１自体の光出力が向上する。そして、上述したように、オフ角θ_１に伴う段差Ｓは、凹部２の深さＨと比較して非常に小さいため、上述した凹部２の形成にとともなう光出力の向上に影響を与えることがなく、凹部２の深さＨによる効果も得ることができる。すなわち、本実施例においては、凹部２の形成にとともなう光出力の向上に、オフ角θ_１に伴う光出力の向上が加わるだけでなく、互いの構成が互いの効果に全く影響を与えずに、発光素子１として相乗的な効果がもたらされることになる。 As described above, in this embodiment, since the off angle θ ₁ of the sapphire substrate 10 is within a predetermined range (0.2 ° or more and 1.5 ° or less), light emission is caused by reducing defects such as dislocations. The number of carriers (electrons, holes) that contribute to the above will increase (internal quantum efficiency will improve), and the light output of the light emitting element 1 itself will improve. Further, since the depth H of the recess 2 is 25 nm or more and 3/4 × dnm or less, the light generated in the light emitting layer 13 can be easily taken out (the light extraction efficiency is improved), so that the light inside the light emitting element 1 is taken out. Light loss due to absorption is suppressed, and the light output of the light emitting element 1 itself is improved. Then, as described above _{, the step S associated with the off angle θ 1} is very small as compared with the depth H of the recess 2, which affects the improvement of the light output accompanying the formation of the recess 2 described above. There is no such thing, and the effect of the depth H of the recess 2 can be obtained. _{That is, in this embodiment, not only the improvement of the light output due to the off angle θ 1} is added to the improvement of the light output due to the formation of the recess 2, but also the mutual configurations do not affect each other's effects at all. In addition, a synergistic effect is brought about as the light emitting element 1.

（実施形態のまとめ）
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。 (Summary of Embodiment)
Next, the technical idea grasped from the above-described embodiment will be described with reference to the reference numerals and the like in the embodiment. However, the respective reference numerals and the like in the following description are not limited to the members and the like in which the components in the claims are specifically shown in the embodiment.

［１］サファイア基板（１０）と、前記サファイア基板（１０）上の結晶成長面（１０ａ）上に形成されたｎ型半導体層（１２）、深紫外光を出射する発光層（１３）及びｐ型半導体層（１４）を含む半導体積層構造体と、を備える半導体発光素子（１）であって、
前記サファイア基板（１０）は、前記結晶成長面（１０ａ）から厚み方向の内側に向かって開口寸法が徐々に小さくなる錐台状の複数の凹部（２）を前記結晶成長面（１０ａ）に含み、
前記凹部（２）における底面（２ｂ）に対する側面（２ａ）の傾斜角度（θ_２）は、９０°よりも大きく、かつ、１２０°以下で形成された構成を有し、
前記凹部（２）の深さ（Ｈ）は、前記ｎ型半導体層（１２）の膜厚をｄとした場合に、２５ｎｍ以上３／４×ｄｎｍ以下である、
半導体発光素子（１）。
［２］前記複数の凹部（２）は、前記サファイア基板（１０）の前記結晶成長面（１０ａ）において、千鳥状に配置されている、
前記［１］に記載の半導体発光素子（１）。
［３］前記凹部（２）の開口形状は、円形である、
前記［１］又は［２］に記載の半導体発光素子（１）。
［４］前記サファイア基板（１０）の前記結晶成長面（１０ａ）は、オフ角を０．２°以上１．５°以下とした複数のテラス面（Ｔ）が段差（Ｓ）を介して連続した形状を備える、
前記［１］乃至［３］のいずれか１項に記載の半導体発光素子（１）。 [1] A sapphire substrate (10), an n-type semiconductor layer (12) formed on a crystal growth surface (10a) on the sapphire substrate (10), a light emitting layer (13) that emits deep ultraviolet light, and p. A semiconductor light emitting device (1) including a semiconductor laminated structure including a type semiconductor layer (14).
The sapphire substrate (10) includes a plurality of cone-shaped recesses (2) whose opening dimensions gradually decrease inward in the thickness direction from the crystal growth surface (10a) in the crystal growth surface (10a). ,
_{The inclination angle (θ 2} ) of the side surface (2a) with respect to the bottom surface (2b) in the recess (2) is larger than 90 ° and has a configuration formed at 120 ° or less.
The depth (H) of the recess (2) is 25 nm or more and 3/4 × dnm or less, where d is the film thickness of the n-type semiconductor layer (12).
Semiconductor light emitting device (1).
[2] The plurality of recesses (2) are arranged in a staggered pattern on the crystal growth surface (10a) of the sapphire substrate (10).
The semiconductor light emitting device (1) according to the above [1].
[3] The opening shape of the recess (2) is circular.
The semiconductor light emitting device (1) according to the above [1] or [2].
[4] In the crystal growth surface (10a) of the sapphire substrate (10), a plurality of terrace surfaces (T) having an off angle of 0.2 ° or more and 1.5 ° or less are continuous via a step (S). With a shaped shape,
The semiconductor light emitting device (1) according to any one of the above [1] to [3].

１…半導体発光素子（発光素子）
１０…サファイア基板
１０ａ…結晶成長面
１１…バッファ層
１１０…エアボイド
１２…ｎクラッド層
１３…発光層
１４…ｐ型半導体層
１５…ｐ側電極
１６…ｎ側電極
２…凹部
２ａ…側面
２ｂ…底面
θ_１…オフ角
θ_２…テーパ角 1 ... Semiconductor light emitting element (light emitting element)
10 ... Sapphire substrate 10a ... Crystal growth surface 11 ... Buffer layer 110 ... Air void 12 ... n clad layer 13 ... Light emitting layer 14 ... p-type semiconductor layer 15 ... p-side electrode 16 ... n-side electrode 2 ... Recess 2a ... Side surface 2b ... Bottom surface θ ₁ … Off angle θ ₂ … Tapered angle

Claims

A semiconductor light emitting device including a sapphire substrate, an n-type semiconductor layer formed on a crystal growth surface on the sapphire substrate, a light emitting layer that emits deep ultraviolet light, and a semiconductor laminated structure including a p-type semiconductor layer. hand,
The sapphire substrate includes a plurality of cone-shaped recesses in which the opening size gradually decreases inward from the crystal growth surface in the thickness direction, and the crystal growth surface includes a plurality of cone-shaped recesses.
The inclination angle of the side surface of the recess with respect to the bottom surface is larger than 90 ° and has a configuration formed at 120 ° or less.
The depth of the recess is 25 nm or more and 3/4 × dnm or less when the film thickness of the n-type semiconductor layer is d.
Semiconductor light emitting device.

The plurality of recesses are arranged in a staggered pattern on the crystal growth surface of the sapphire substrate.
The semiconductor light emitting device according to claim 1.

The opening shape of the recess is circular.
The semiconductor light emitting device according to claim 1 or 2.

The crystal growth surface of the sapphire substrate has a shape in which a plurality of terrace surfaces having an off angle of 0.2 ° or more and 1.5 ° or less are continuous through a step.
The semiconductor light emitting device according to any one of claims 1 to 3.