JP2021150713A - Delta-sigma adc circuit - Google Patents
Delta-sigma adc circuit Download PDFInfo
- Publication number
- JP2021150713A JP2021150713A JP2020046433A JP2020046433A JP2021150713A JP 2021150713 A JP2021150713 A JP 2021150713A JP 2020046433 A JP2020046433 A JP 2020046433A JP 2020046433 A JP2020046433 A JP 2020046433A JP 2021150713 A JP2021150713 A JP 2021150713A
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- signal
- circuit
- adc circuit
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 238000007493 shaping process Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本明細書の実施形態は、デルタシグマADC回路に関する。 Embodiments herein relate to delta-sigma ADC circuits.
従来、デルタシグマADC(Analog−to−digital converter)回路(以下、ΔΣADC回路と呼ぶ)は、ΔΣ変調方式を使用してアナログ信号をデジタル信号に変換する。このとき、ΔΣADC回路から出力された出力信号は、ノイズシェーピングにより低雑音化される。ΔΣADC回路において信号対雑音比(Signal to noise ratio:以下、SNRと呼ぶ)を向上させるために、オーバーサンプリング率を上げるか、ΔΣADC回路における積分器の次数を上げる必要がある。オーバーサンプリング率を上げることは、クロック周波数を高くすることに相当する。また、クロック周波数が指定されるアプリケーションにおいては、積分器の次数を上げることが選択される。 Conventionally, a delta sigma ADC (Analog-to-digital converter) circuit (hereinafter referred to as a delta-sigma ADC circuit) converts an analog signal into a digital signal by using a delta-sigma modulation method. At this time, the output signal output from the ΔΣ ADC circuit is reduced in noise by noise shaping. In order to improve the signal-to-noise ratio (hereinafter referred to as SNR) in the ΔΣ ADC circuit, it is necessary to increase the oversampling rate or increase the order of the integrator in the ΔΣ ADC circuit. Increasing the oversampling rate is equivalent to increasing the clock frequency. Also, in applications where the clock frequency is specified, increasing the order of the integrator is selected.
従来技術において、ΔΣADC回路において積分器の次数を上げることは、ΔΣADC回路において用いられる積分器の数が増えることとなる。積分器各々は、増幅回路を有するため、積分器の次数を上げるにつれて、ΔΣADC回路における消費電力が大きくなる問題がある。 In the prior art, increasing the order of the integrators in the ΔΣADC circuit increases the number of integrators used in the ΔΣADC circuit. Since each integrator has an amplifier circuit, there is a problem that the power consumption in the ΔΣ ADC circuit increases as the order of the integrator is increased.
本発明の目的は、上記に鑑みてなされたものであって、消費電力を増大させることなく、性能を向上可能なデルタシグマADC回路を提供することである。 An object of the present invention has been made in view of the above, and an object of the present invention is to provide a delta-sigma ADC circuit capable of improving performance without increasing power consumption.
上述した課題を解決し、目的を達成するために、本発明のデルタシグマADC回路は、増幅回路を有し、入力信号から帰還信号を差分した第1差分信号を積分する第1積分器と、増幅回路を有さず抵抗素子と容量素子とを有し、前記第1積分器から出力された第1積分信号から前記帰還信号を差分した第2差分信号を積分する第2積分器と、前記第2積分器から出力された第2積分信号を2値化する比較器と、前記比較器から出力された2値化信号に基づいてデジタル信号を出力する量子化器と、前記デジタル信号をアナログ信号に変換することにより、前記帰還信号を生成するデジタルアナログ変換器と、を備える。 In order to solve the above-mentioned problems and achieve the object, the delta sigma ADC circuit of the present invention includes a first integrator which has an amplification circuit and integrates a first difference signal obtained by subtracting a feedback signal from an input signal. A second integrator which has a resistance element and a capacitance element without an amplification circuit and integrates a second difference signal obtained by subtracting the feedback signal from the first integrator output from the first integrator, and the above. A comparator that binarizes the second integrated signal output from the second integrator, a quantizer that outputs a digital signal based on the binarized signal output from the comparator, and an analog digital signal. It includes a digital-analog converter that generates the feedback signal by converting it into a signal.
本発明によれば、消費電力を増大させることなく、性能を向上可能なΔΣADC回路を提供することができる。 According to the present invention, it is possible to provide a ΔΣ ADC circuit capable of improving performance without increasing power consumption.
以下、図面を参照しながら、デルタシグマADC(Analog−to−digital converter)回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作をおこなうものとして、重複する説明は適宜省略する。 Hereinafter, embodiments of a delta-sigma ADC (Analog-to-digital converter) circuit will be described in detail with reference to the drawings. In the following embodiments, the parts with the same reference numerals perform the same operation, and duplicate description will be omitted as appropriate.
(実施形態)
図1は、本実施形態に係るデルタシグマADC回路(以下、ΔΣADC回路と呼ぶ)1の構成の一例を示す構成図である。図1に示すように、ΔΣADC回路1は、第1積分器3と、第2積分器5と、比較器7と、量子化器9と、デジタルアナログ変換(digital−to−analog converter:以下、DACと呼ぶ)回路11と、を有する。なお、第1積分器3の前段には、第1積分器3と同様な少なくとも一つの積分器(以下、前段積分器と呼ぶ)が直列的に配置されてもよい。
(Embodiment)
FIG. 1 is a configuration diagram showing an example of the configuration of a delta-sigma ADC circuit (hereinafter, referred to as a ΔΣ ADC circuit) 1 according to the present embodiment. As shown in FIG. 1, the
前段積分器がΔΣADC回路1に搭載されていない場合、第1積分器3の入力端は、ΔΣADC回路1の入力ノードIN1に電気的に接続される。前段積分器がΔΣADC回路1に搭載されている場合、第1積分器3の入力端は、最後段の前段積分器と電気的に接続される。第1積分器3の他の入力端は、DAC回路11と電気的に接続される。第1積分器3の出力端は、第2積分器5と電気的に接続される。第1積分器3は、増幅回路を有する。第1積分器3は、第1積分器3に入力された信号(以下、入力信号と呼ぶ)から帰還信号を差分した信号(以下、第1差分信号と呼ぶ)を積分する。帰還信号は、DAC回路11からの出力信号に相当する。第1積分器3により積分された第1差分信号(以下、第1積分信号と呼ぶ)は、第1積分器3から第2積分器5に出力される。第1積分器3の回路構成については、後程説明する。
When the first-stage integrator is not mounted on the
第2積分器5の入力端は、第1積分器3の出力端と電気的に接続される。第2積分器5の他の入力端は、DAC回路11と電気的に接続される。第2積分器5の出力端は、比較器7と電気的に接続される。第2積分器5は、増幅回路を有さず、抵抗素子と容量素子(キャパシタ)とを有する。第2積分器5は、第1積分器3から出力された第1積分信号から帰還信号を差分した信号(以下、第2差分信号と呼ぶ)を積分する。第2積分器5により積分された第2差分信号(以下、第2積分信号と呼ぶ)は、第2積分器5から比較器7に出力される。第2積分器5の回路構成については、後程説明する。
The input end of the
比較器(コンパレーター)7の入力端は、第2積分器5の出力端と電気的に接続される。比較器7の出力端は、量子化器9と電気的に接続される。比較器7は、所定の参照値を用いて、第2積分信号を2値化する。比較器7は、例えば、オペアンプにより実現される。このとき、比較器7は、第2積分信号を2値化して所定の利得で増幅する。2値化され増幅された信号(以下、2値化信号と呼ぶ)は、量子化器9に出力される。
The input end of the
量子化器9の入力端は、比較器7と電気的に接続される。量子化器9の出力端は、ΔΣADC回路1の出力ノードON1およびDAC回路11の入力端と電気的に接続される。量子化器9は、比較器7から出力された2値化信号に基づいてデジタル信号を出力する。具体的には、量子化器9は、不図示のクロック生成回路により生成された所定のクロック周波数を有するクロック信号を用いて、2値化信号をデジタル信号に変換する。デジタル信号は、例えば、パルス密度変調(Pulse Density Modulation:以下、PDMと呼ぶ)信号に相当する。このとき、量子化器9は、例えば、Dフリップフロップにより実現される。
The input end of the
Dフリップフロップは、PDM信号の生成において、クロック信号における1サンプリング期間に亘って2値化信号を遅延させる。すなわち、PDM信号は、Dフリップフロップにより、入力信号に対して1サンプリング期間に亘って遅延している。PDM信号は、出力ノードON1と、DAC回路11とに出力される。なお、量子化器9を実現する回路は、Dフリップフロップに限定されない。また、量子化器9が、入力信号に対して遅延を生じさせない場合、量子化器9とDAC回路11との間もしくは、DAC回路11の後段に、遅延回路が配置される。
The D flip-flop delays the binarized signal over one sampling period in the clock signal in the generation of the PDM signal. That is, the PDM signal is delayed with respect to the input signal for one sampling period by the D flip-flop. The PCM signal is output to the output node ON1 and the
DAC回路11の入力端は、量子化器9と電気的に接続される。DAC回路11の出力端は、第1積分器3と第2積分器5と電気的に接続される。DAC回路11は、デジタル信号であるPDM信号をアナログ信号に変換することにより、帰還信号を生成する。帰還信号は、DAC回路11から第1積分器3と第2積分器5とに出力される。なお、第1積分器3の前段に前段積分器が設けられている場合、DAC回路11の出力端は、前段積分器と電気的に接続される。このとき、帰還信号は、前段積分器にも出力される。DAC回路11は、パルス幅変調型、ΔΣ型、抵抗ストリング型、抵抗ラダー型、容量アレイ型、電流出力型など、任意の方式の回路で実現される。
The input end of the
なお、1つの前段積分器がΔΣADC回路1に搭載されている場合、1つの前段積分器の入力端は、ΔΣADC回路1の入力ノードIN1と電気的に接続される。1つの前段積分器の他の入力端は、DAC回路11と電気的に接続される。1つの前段積分器の出力端は、第1積分器3と電気的に接続される。
When one pre-stage integrator is mounted on the
また、複数の前段積分器がΔΣADC回路1に搭載されている場合、複数の前段積分器のうち最前段の前段積分器(以下、最前積分器と呼ぶ)の入力端は、ΔΣADC回路1の入力ノードIN1と電気的に接続される。また、最前積分器の他の入力端は、DAC回路11と電気的に接続される。複数の前段積分器のうち最前積分器より後段の前段積分器(以下、後段積分器と呼ぶ)の入力端は、直前の前段積分器の出力端と電気的に接続される。後段積分器の他の入力端は、DAC回路11と電気的に接続される。複数の前段積分器のうち最後段の前段積分器(以下、最後段積分器と呼ぶ)を除く後段積分器の出力端は、後段の前段積分器に電気的に接続される。最後段積分器の出力端は、第1積分器3と電気的に接続される。前段積分器による機能は、第1積分器3と同様なため説明は省略する。
When a plurality of pre-stage integrators are mounted on the
以下、説明を具体的にするために、ΔΣADC回路1に搭載された前段積分器は、2つであって、ΔΣADC回路1は、シングルエンド方式であるものとする。なお、ΔΣADC回路1に搭載された前段積分器の数は、2つに限定されず、0乃至任意の自然数で設定可能である。また、ΔΣADC回路1は、シングルエンド方式に限定されず、差動方式であってもよい。
Hereinafter, in order to make the description concrete, it is assumed that there are two pre-stage integrators mounted on the
また、ΔΣADC回路1は、連続時間型のΔΣADC回路であるものとする。なお、実施形態に係るΔΣADC回路1は、連続時間型に限定されず、例えば、離散時間型であってもよい。また、本ΔΣADC回路1は、パイプライン型ADC、逐次比較(SAR:Successive Approximation Register)型ADC、フラッシュ(並列)型ADCなどの他の手法のADCと組み合わせて用いられてもよい。
Further, it is assumed that the
図2は、2つの前段積分器を有し、連続時間型でシングルエンド方式のΔΣADC回路1の構成の一例を示す図である。図2に示すように、ΔΣADC回路1は、第1前段積分器31と、第2前段積分器32と、第1積分器3と、第2積分器5と、比較器7と、量子化器9と、複数のDAC回路111、112、113、114とを有する。図2に示すΔΣADC回路1において、積分器の数に相当する次数は、4である。
FIG. 2 is a diagram showing an example of the configuration of a continuous-time type single-ended
なお、図2に示す複数のDAC回路111、112、113、114は、図1に示すように1つのDAC回路11として統合されてもよい。複数のDAC回路111、112、113、114のうち、第1前段積分器31への入力に関するDAC回路111の出力端は、抵抗素子R1の一端と電気的に接続される。抵抗素子R1の他端は、ノードN1と電気的に接続される。キャパシタC1の一端は、接地電位Gに電気的に接続される。キャパシタC1の他端は、ノードN1に電気的に接続される。抵抗素子R2の一端は、ノードN1に電気的に接続される。抵抗素子R2の他端は、第1前段積分器31における差分器S31に電気的に接続される。
The plurality of
DAC回路112の出力端は、第2前段積分器32における差分器S32に電気的に接続される。DAC回路113の出力端は、第1積分器3における差分器S3に電気的に接続される。DAC回路114の出力端は、第2積分器5における差分器S5に電気的に接続される。図2に示す比較器7、量子化器9、DAC回路11については上記図1に関する説明と重複するため、説明は省略する。
The output end of the
第1前段積分器31は、抵抗素子R31と、加算器A31と、キャパシタC31と、差分器S31と、増幅回路311と、を有する。抵抗素子R31の一端は、ΔΣADC回路1における入力ノードIN1と電気的に接続される。抵抗素子R31の他端は、加算器A31と電気的に接続される。キャパシタC31の一端は、差分器S31と電気的に接続される。キャパシタC31の他端は、ノードN31と電気的に接続される。差分器S31と加算器A31とは電気的に接続される。増幅回路311の入力端は、加算器A31と電気的に接続される。増幅回路311の出力端は、ノードN31と電気的に接続される。
The first first-
差分器S31は、第1前段積分器31における積分結果に相当しキャパシタC31から出力された信号と帰還信号との差分を実行し、当該差分による差分信号を加算器A31に出力する。加算器A31は、ΔΣADC回路1の入力ノードIN1から入力され、抵抗素子R31を通過した信号と当該差分信号とを加算する。増幅回路311は、加算器A31から出力された加算信号を増幅する。増幅回路311からの出力は、ノードN31を介して、キャパシタC31と第2前段積分器32とに出力される。すなわち、第1前段積分器31は、入力ノードIN1から入力された信号と帰還信号とを差分し、差分結果の信号に対して積分を実行する。
The differencer S31 executes the difference between the signal output from the capacitor C31 and the feedback signal corresponding to the integration result in the first first-
第2前段積分器32は、抵抗素子R32と、加算器A32と、キャパシタC32と、差分器S32と、増幅回路321と、を有する。抵抗素子R32の一端は、第1前段積分器31におけるノードN31と電気的に接続される。抵抗素子R32の他端は、加算器A32と電気的に接続される。キャパシタC32の一端は、差分器S32と電気的に接続される。キャパシタC32の他端は、ノードN32と電気的に接続される。差分器S32と加算器A32とは電気的に接続される。増幅回路321の入力端は、加算器A32と電気的に接続される。増幅回路321の出力端は、ノードN32と電気的に接続される。
The second first-
差分器S32は、第2前段積分器32における積分結果に相当しキャパシタC32から出力された信号と帰還信号との差分を実行し、当該差分による差分信号を加算器A32に出力する。加算器A32は、ノードN31から入力され、抵抗素子R32を通過した信号と当該差分信号とを加算する。増幅回路321は、加算器A32から出力された加算信号を増幅する。増幅回路321からの出力は、ノードN32を介して、キャパシタC32と第1積分器3とに出力される。すなわち、第2前段積分器32は、ノードN31から入力された信号と帰還信号とを差分し、差分結果の信号に対して積分を実行する。
The diffifier S32 executes the difference between the signal output from the capacitor C32 and the feedback signal corresponding to the integration result in the
第1積分器3は、抵抗素子R3と、加算器A3と、容量素子(キャパシタ)C3と、差分器S3と、増幅回路30と、を有する。抵抗素子R3の一端は、第2前段積分器32におけるノードN32と電気的に接続される。抵抗素子R3の他端は、加算器A3と電気的に接続される。キャパシタC3の一端は、差分器S3と電気的に接続される。キャパシタC3の他端は、ノードN3と電気的に接続される。差分器S3と加算器A3とは電気的に接続される。増幅回路30の入力端は、加算器A3と電気的に接続される。増幅回路30の出力端は、ノードN3と電気的に接続される。
The
差分器S3は、第1積分器3における積分結果に相当しキャパシタC3から出力された信号と帰還信号との差分を実行し、当該差分による差分信号を加算器A3に出力する。加算器A3は、ノードN32から入力され、抵抗素子R3を通過した信号と当該差分信号とを加算する。増幅回路30は、加算器A3から出力された加算信号を増幅する。増幅回路30からの出力は、ノードN3を介して、キャパシタC3と第2積分器5とに出力される。すなわち、第1積分器3は、ノードN32から入力された入力信号から帰還信号を差分した第1差分信号を積分する。
The differencer S3 executes the difference between the signal output from the capacitor C3 and the feedback signal corresponding to the integration result in the
第2積分器5は、抵抗素子R5と、差分器S5と、キャパシタ(容量素子)C5と、を有する。抵抗素子R5の一端は、第1積分器3におけるノードN3と電気的に接続される。抵抗素子R5の他端は、差分器S5と電気的に接続される。キャパシタC5の一端は、ノードN5と電気的に接続される。キャパシタC5の他端は、接地電位Gと電気的に接続される。
The
第2積分器5は、図2に示すように、低域通過フィルタ(以下、LPF(Low Pass Filter)と呼ぶ)に相当する。受動素子である抵抗素子R5の抵抗値をRLPF、受動素子である容量素子C5の容量値をCLPFとし、第2積分器5への入力信号をXLPFとし、第2積分器5からの出力をYLPFとすると、第2積分器5であるLPFの伝達関数(YLPF/XLPF)は、ラプラス変換における変数sを用いて以下の式(1)で表せる。
YLPF/XLPF=1/(RLPF・CLPF・(s)) (1)
As shown in FIG. 2, the
Y LPF / X LPF = 1 / (R LPF・ C LPF・ (s)) (1)
差分器S5は、ノードN3から入力され抵抗素子R5を通過した信号から帰還信号を差分する。キャパシタC5は、差分器S5から出力された第2差分信号に関する電荷を蓄える。これらにより、第2積分器5は、ノードN3から入力された第1積分信号から帰還信号を差分した第2差分信号を積分する。
The diffifier S5 differentiates the feedback signal from the signal input from the node N3 and passed through the resistance element R5. The capacitor C5 stores the electric charge related to the second difference signal output from the difference device S5. As a result, the
以下、本実施形態における第2積分器5における抵抗素子R5の抵抗値RLPFと、容量素子C5の容量値CLPFとの設定について説明する。図3は、比較例として、4次のΔΣADC回路(以下、比較ΔΣADCと呼ぶ)2の構成の一例を示す図である。図3に示す4次の比較ΔΣADC2は、第2前段積分器32の後段に、第2前段積分器32と同様な2つの積分器(第3積分器33および第4積分器34)を有する。第3積分器33と第4積分器34との回路構成および機能は、第2前段積分器32と同様なため、説明は省略する。
Hereinafter, the setting of the resistance value R LPF of the resistance element R5 and the capacitance value C LPF of the capacitance element C5 in the
図2と図3との相違は、図2における第2積分器5の回路構成と、図3における第4積分器34の回路構成とにある。図4は、実施形態の比較例として、図3における第4積分器34と同等の回路構成の一例を示す図である。図4に示す第4積分器34は、負帰還回路に相当する。負帰還回路における信号の増幅率をAとし、負帰還回路への入力信号をXnfとし、負帰還回路からの出力をYnfとし、信号の帰還率をβとすると、負帰還回路の伝達関数(Ynf/Xnf)は、ラプラス変換における変数sを用いて以下の式(2)で表せる。
Ynf/Xnf=A・(s)/(1+β・A・(s)) (2)
The difference between FIGS. 2 and 3 lies in the circuit configuration of the
Y nf / X nf = A · (s) / (1 + β · A · (s)) (2)
増幅率Aは、第4積分器34における増幅回路321の増幅率に相当する。また、第4積分器34における抵抗素子R34の抵抗値をRnfとし、第4積分器34における容量素子(キャパシタ)C34の容量値をCnfとして構成される積分回路の帰還率βは、
β=Rnf・Cnf
である。このため、式(2)を第4積分器34に適用すると、第4積分器34の伝達関数(Ynf/Xnf)は、以下の式(3)として表せる。
Ynf/Xnf=A・(s)/(1+β・A・(s))
=A・(s)/(1+Rnf・Cnf・A・(s)) (3)
The amplification factor A corresponds to the amplification factor of the
β = R nf · C nf
Is. Therefore, when the equation (2) is applied to the
Y nf / X nf = A · (s) / (1 + β · A · (s))
= A · (s) / (1 + R nf · C nf · A · (s)) (3)
仮に増幅率Aが1より十分大きい(A>>1)であるものとして仮定すると、式(3)に示す伝達関数(Ynf/Xnf)は、式(4)として表せる。
Ynf/Xnf=A・(s)/(1+Rnf・Cnf・A・(s))
≒1/(Rnf・Cnf・(s)) (4)
Assuming that the amplification factor A is sufficiently larger than 1 (A >> 1), the transfer function (Y nf / X nf ) shown in the equation (3) can be expressed as the equation (4).
Y nf / X nf = A · (s) / (1 + R nf · C nf · A · (s))
≈ 1 / (R nf・ C nf・ (s)) (4)
一方、式(1)において、比較器7における利得をγとし、係数αを用いて以下の関係を示す式(5)
RLPF・CLPF=α・Rnf・Cnf (5)
が成り立つように、αとRLPFとCLPFとを設定すると、比較器7を含めた第2積分器5の伝達関数(YLPF/XLPF)は、以下の式(6)で表せる。
YLPF/XLPF=(1/(RLPF・CLPF・(s)))・γ
=γ/(α・Rnf・Cnf・(s)) (6)
On the other hand, in the equation (1), the gain in the
R LPF・ C LPF = α ・ R nf・ C nf (5)
When α, R LPF, and C LPF are set so that, the transfer function (Y LPF / X LPF ) of the
Y LPF / X LPF = (1 / (R LPF・ C LPF・ (s))) ・ γ
= Γ / (α ・ R nf・ C nf・ (s)) (6)
実際の回路において、式(6)となるように設定される式(5)の関係において、第4積分器34における容量素子(キャパシタ)C34の容量値Cnfに係数αを乗ずると、CLPFとして大きな容量値が必要となる。このとき、第2積分器5における容量素子C5の消費電力が第4積分器34における容量素子C34より増加してしまうため、式(5)として、以下の式(7)を設定する。
α・Rnf=RLPF、Cnf=CLPF (7)
In the relationship of the equation (5) set to be the equation (6) in the actual circuit, when the capacitance value C nf of the capacitance element (capacitor) C34 in the
α · R nf = R LPF , C nf = C LPF (7)
式(7)を式(6)に適用し、かつ、αおよびγが十分に大きく(α>>1、γ>>1)、かつα≒γである場合、式(6)は、以下の式(8)で表せる。
YLPF/XLPF=γ/(α・Rnf・Cnf・(s))
≒1/(Rnf・Cnf・(s))
≒Ynf/Xnf (8)
When the equation (7) is applied to the equation (6), α and γ are sufficiently large (α >> 1, γ >> 1), and α≈γ, the equation (6) is as follows. It can be expressed by equation (8).
Y LPF / X LPF = γ / (α ・ R nf・ C nf・ (s))
≈ 1 / (R nf · C nf · (s))
≒ Y nf / X nf (8)
式(8)は、A>>1、かつα≒γ>>1である場合、左辺の比較器7の利得γを含む第2積分器5に関する伝達関数(YLPF/XLPF)が右辺の第4積分器34の伝達関数(Ynf/Xnf)に等しくなることを示している。すなわち、α≒γ>>1かつ式(7)の関係を維持して、第2積分器5における抵抗素子R5の抵抗値RLPFと容量素子C5の容量値CLPFとを設定すると、第2積分器5は、第4積分器34と同一の伝達関数(Ynf/Xnf)を実現することができる。
In equation (8), when A >> 1 and α≈γ >> 1, the transfer function (Y LPF / X LPF ) for the
また、第4積分器34と第1積分器3との回路構成は同一なため、第1積分器3の伝達関数(以下、第1伝達関数と呼ぶ)を示す(Ynf/Xnf)と、第2積分器5の伝達関数(以下、第2伝達関数と呼ぶ)を示す(YLPF/XLPF)とは、同一となる。このため、抵抗素子R5の抵抗値RLPFと容量素子C5の容量値CLPFとは、比較器7における利得γと、第1積分器3における増幅回路30における増幅率Aと、第1積分器3における抵抗素子R3の抵抗値Rnfと、第1積分器3におけるキャパシタC3の容量値Cnfとに基づいて設定される。
Further, since the circuit configuration of the
具体的には、第2積分器5における容量素子C5の容量値CLPFは、第1積分器3における容量素子C3の容量値Cnfと等しくなるように設定される(CLPF=Cnf)。加えて、第2積分器5における抵抗素子R5の抵抗値RLPFは、第1積分器3における抵抗素子R3の抵抗値Rnfに比較器7での利得γを乗じたものに等しくなるように設定される(RLPF=γ・Rnf)。これにより、本実施形態に係るΔΣADC回路1は、図3に示す比較ΔΣADC2と同等の性能を有し、かつ第2積分器5は増幅回路を有していないため、比較ΔΣADC2に比べて消費電力を低減することができる。
Specifically, the capacitance value C LPF of the capacitance element C5 in the
以上説明したように、実施形態に係るΔΣADC回路1は、増幅回路30を有し、入力信号から帰還信号を差分した第1差分信号を積分する第1積分器3と、増幅回路を有さず抵抗素子R5と容量素子C5とを有し、第1積分器3から出力された第1積分信号から帰還信号を差分した第2差分信号を積分する第2積分器5と、第2積分器5から出力された第2積分信号を2値化する比較器7と、比較器7により2値化された第2積分信号に基づいてデジタル信号を出力する量子化器9と、デジタル信号をアナログ信号に変換することにより、帰還信号を生成するデジタルアナログ変換器11と、を備える。
As described above, the
このとき、抵抗素子R5の抵抗値RLPFと容量素子C5の容量値CLPFとは、比較器7における利得γと、第1積分器3における増幅回路30における増幅率Aと、第1積分器3における抵抗素子R3の抵抗値Rnfと、第1積分器3におけるキャパシタC3の容量値Cnfとに基づいて設定される。これにより、実施形態に係るΔΣADC回路1によれば、第1伝達関数(Ynf/Xnf)と第2伝達関数(YLPF/XLPF)とは同一となる。
At this time, the resistance value R LPF of the resistance element R5 and the capacitance value C LPF of the capacitance element C5 are the gain γ in the
これらのことから、実施形態に係るΔΣADC回路1は、比較器7の前段における第2積分器5において電力を消費する増幅回路を有さないため、消費電力を増加させずにΔΣADC回路の次数を1つ上げることができる。これにより、実施形態に係るΔΣADC回路1によれば、消費電力を増大させることなく、性能を向上させることができる。
From these facts, since the
図5は、同一の消費電力において、従来のΔΣADC回路(3次)と本実施形態に係るΔΣADC回路(4次)とにおけるノイズシェーピング(Noise shaping:NS)波形の比較の一例を示す図である。図5におけるPAは、従来のΔΣADC回路に関するノイズシェーピング波形を示している。図5におけるEIは、本実施形態に係るΔΣADC回路1に関するノイズシェーピング波形を示している。図5に示すように、入力信号ISの後の周波数帯域AFBにおいて、従来のノイズシェーピング波形PAでは3次のノイシェーピング波形(傾き:60dB/decade)であるのに対し、本実施形態に係るノイズシェーピング波形EIでは4次のノイシェーピング波形(傾き:80dB/decade)となっている。加えて、図5に示すように、入力信号ISの前の周波数帯域BFBにおいて、本実施形態に係るノイズシェーピング波形EIは、従来のノイズシェーピング波形PAより、小さい振幅となっている。これらのことから、実施形態に係るΔΣADC回路1によれば、電力消費を伴うことなくΔΣADC回路の性能を向上、すなわち信号対雑音比(Signal−noise ratio:以下、SNRと呼ぶ)を向上させることができる。
FIG. 5 is a diagram showing an example of comparison of noise shaping (NS) waveforms in the conventional ΔΣ ADC circuit (3rd order) and the ΔΣ ADC circuit (4th order) according to the present embodiment at the same power consumption. .. PA in FIG. 5 shows a noise shaping waveform related to a conventional ΔΣ ADC circuit. EI in FIG. 5 shows a noise shaping waveform related to the
図6は、従来のΔΣADC回路と同次数の本実施形態に係るΔΣADC回路において、周波数に対する電力効率の指標(以下、FOM(Figure of Merit)と呼ぶ)の一例を示す図である。図6に示すように、本実施形態に係るΔΣADC回路におけるFOMは、従来のΔΣADC回路より増加している。すなわち、実施形態に係るΔΣADC回路1によれば、同次数において、従来のΔΣADC回路に比べて電力効率が向上、すなわち消費電力を低減することができる。
FIG. 6 is a diagram showing an example of an index of power efficiency with respect to frequency (hereinafter referred to as FOM (Figure of Merit)) in the ΔΣ ADC circuit according to the present embodiment having the same order as the conventional ΔΣ ADC circuit. As shown in FIG. 6, the FOM in the ΔΣ ADC circuit according to the present embodiment is increased as compared with the conventional ΔΣ ADC circuit. That is, according to the
図7は、本実施形態の応用例として、連続時間型であって差動方式の4次のΔΣADC回路4の一例を示す図である。このとき、ΔΣADC回路4は、差動電圧によって、コモンモードノイズ、すなわち同相信号のノイズに対して強くなる。また、図7に示すΔΣADC回路4は、ローカルフィードバック(Local Feedback:局部帰還)の経路が記載されている。これにより、ΔΣADC回路4は、安定性が向上する。なお、ローカルフィードバックは、適宜省略可能である。 FIG. 7 is a diagram showing an example of a continuous-time type and differential type fourth-order ΔΣ ADC circuit 4 as an application example of the present embodiment. At this time, the ΔΣ ADC circuit 4 becomes stronger against common mode noise, that is, noise of the in-phase signal due to the differential voltage. Further, in the ΔΣ ADC circuit 4 shown in FIG. 7, a route of local feedback (local feedback) is described. As a result, the stability of the ΔΣ ADC circuit 4 is improved. The local feedback can be omitted as appropriate.
以上のことから、本実施形態に係るΔΣADC回路1またはΔΣADC回路4によれば、同一の次数であれば従来のΔΣADC回路に対して消費電力を低減することができ、同一の消費電力であれば、図5に示すように性能を向上すなわちSNRを向上させることができる。
From the above, according to the
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments of the present invention have been described above, the above-described embodiments are presented as examples and are not intended to limit the scope of the invention. The novel embodiment can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and the equivalent scope thereof.
1 ΔΣADC回路
2 比較ΔΣADC
3 第1積分器
4 ΔΣADC回路
5 第2積分器
7 比較器
9 量子化器
11 DAC回路
30 増幅回路
31 第1前段積分器
32 第2前段積分器
33 第3積分器
34 第4積分器
111、112、113、114 複数のDAC回路
311 増幅回路
321 増幅回路
1 ΔΣADC circuit 2 Comparison ΔΣADC
3 1st integrator 4
Claims (4)
増幅回路を有さず抵抗素子と容量素子とを有し、前記第1積分器から出力された第1積分信号から前記帰還信号を差分した第2差分信号を積分する第2積分器と、
前記第2積分器から出力された第2積分信号を2値化する比較器と、
前記比較器から出力された2値化信号に基づいてデジタル信号を出力する量子化器と、
前記デジタル信号をアナログ信号に変換することにより、前記帰還信号を生成するデジタルアナログ変換器と、
を備えたデルタシグマADC回路。 A first integrator that has an amplifier circuit and integrates the first difference signal that is the difference between the input signal and the feedback signal.
A second integrator that does not have an amplification circuit, has a resistance element and a capacitance element, and integrates a second difference signal obtained by subtracting the feedback signal from the first integrator output from the first integrator.
A comparator that binarizes the second integrator signal output from the second integrator, and
A quantizer that outputs a digital signal based on the binarized signal output from the comparator, and
A digital-to-analog converter that generates the feedback signal by converting the digital signal into an analog signal.
Delta-sigma ADC circuit with.
請求項1に記載のデルタシグマADC回路。 The first transfer function of the first integrator and the second transfer function of the second integrator are the same.
The delta-sigma ADC circuit according to claim 1.
請求項1または2に記載のデルタシグマADC回路。 The second integrator is a low-pass filter.
The delta-sigma ADC circuit according to claim 1 or 2.
請求項1乃至3のうちいずれか一項に記載のデルタシグマADC回路。 The resistance value of the resistance element and the capacitance value of the capacitance element are the gain in the comparator, the amplification factor in the amplifier circuit in the first integrator, the resistance value of the resistance element in the first integrator, and the above. Set based on the capacitance value of the capacitive element in the first integrator,
The delta-sigma ADC circuit according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020046433A JP7458215B2 (en) | 2020-03-17 | 2020-03-17 | Delta Sigma ADC Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020046433A JP7458215B2 (en) | 2020-03-17 | 2020-03-17 | Delta Sigma ADC Circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021150713A true JP2021150713A (en) | 2021-09-27 |
JP7458215B2 JP7458215B2 (en) | 2024-03-29 |
Family
ID=77849483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020046433A Active JP7458215B2 (en) | 2020-03-17 | 2020-03-17 | Delta Sigma ADC Circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7458215B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013005267A1 (en) | 2011-07-01 | 2013-01-10 | パナソニック株式会社 | Delta sigma modulator, as well as receiver device and wireless communication device provided with same |
CN104247272B (en) | 2012-04-19 | 2017-06-13 | 丰田自动车株式会社 | Deltasigma modulator and Δ Σ type A/D converters |
-
2020
- 2020-03-17 JP JP2020046433A patent/JP7458215B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7458215B2 (en) | 2024-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305246B2 (en) | Amplifier with digital input and digital PWM control loop | |
US7365668B2 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
US20050012649A1 (en) | Sigma-delta modulator with reduced switching rate for use in class-D amplification | |
US9007247B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
CN113055011A (en) | Analog-to-digital converter and method thereof | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
Nandi et al. | Continuous-Time $\Delta\Sigma $ Modulators With Improved Linearity and Reduced Clock Jitter Sensitivity Using the Switched-Capacitor Return-to-Zero DAC | |
US5191332A (en) | Differentiator/integrator based oversampling converter | |
Silva et al. | Low-distortion delta-sigma topologies for MASH architectures | |
KR102499229B1 (en) | High-linearity sigma-delta converter | |
CN113315522A (en) | 24-bit low-distortion Sigma-Delta analog-to-digital converter | |
Rombouts et al. | An approach to tackle quantization noise folding in double-sampling/spl Sigma//spl Delta/modulation A/D converters | |
JP7458215B2 (en) | Delta Sigma ADC Circuit | |
US11606102B2 (en) | Sigma delta modulator and method therefor | |
Tang et al. | A 108-dB SNDR 2–1 MASH $\Delta\Sigma $ Modulator with First-Stage Multibit for Audio Application | |
Lee et al. | Noise-coupled multi-cell delta-sigma ADCs | |
KR101559456B1 (en) | A low-power·low-area third order sigma-delta modulator with delayed feed-forward path | |
KR101961363B1 (en) | The second-order feed-forward delta-sigma modulator | |
KR101725834B1 (en) | Delta-sigma modulator | |
Aparna et al. | A three-stage operational transconductance amplifier for delta sigma modulator | |
Yavari et al. | Double-sampling single-loop sigma-delta modulator topologies for broadband applications | |
JP7517439B2 (en) | Delta Sigma Modulator | |
Tang et al. | A digital-summing feedforward Σ-Δ modulator and its application to a cascade ADC | |
Kanazawa et al. | A 100-MS/s 4-MHz bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique | |
Wang et al. | A 16-bit low-power double-sampled delta sigma modulator for audio applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7458215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |