JP2021149549A - ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法 - Google Patents

ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法 Download PDF

Info

Publication number
JP2021149549A
JP2021149549A JP2020049112A JP2020049112A JP2021149549A JP 2021149549 A JP2021149549 A JP 2021149549A JP 2020049112 A JP2020049112 A JP 2020049112A JP 2020049112 A JP2020049112 A JP 2020049112A JP 2021149549 A JP2021149549 A JP 2021149549A
Authority
JP
Japan
Prior art keywords
lut
cache
target portion
write buffer
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020049112A
Other languages
English (en)
Inventor
三徳 田所
Mitsunori Tadokoro
三徳 田所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020049112A priority Critical patent/JP2021149549A/ja
Priority to US17/008,529 priority patent/US11341042B2/en
Publication of JP2021149549A publication Critical patent/JP2021149549A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

【課題】レイテンシを悪化させることがないようにアドレス変換テーブルのためのキャッシュ制御を行うことができるストレージ装置を提供する。【解決手段】ストレージ装置は、コントローラが、アドレス変換テーブル２１の一部を一時的に格納するためのセットアソシアティブ方式のキャッシュ領域２０１と、アドレス変換テーブルの更新部分をストレージへ書き込むためのライトバッファ領域２０２とを、ホスト内の第１メモリ上またはコントローラ内の第２メモリ上に確保する。コントローラは、アドレス変換テーブルの更新を伴う要求をホストから受信した場合、キャッシュ領域およびライトバッファ領域を検索して、アドレス変換テーブル中の更新対象部分が存在するか否かを判定し、更新対象部分がストレージへの書き込み待ちの状態でライトバッファ領域に存在する場合、ライトバッファ領域上の更新対象部分を更新する。【選択図】図３

Description

本発明の実施形態は、ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法に関する。
ストレージ装置では、ストレージ装置によって提供される記憶領域上の位置を示す論理アドレスと、ストレージ装置上の実際の位置を示す物理アドレスとの対応関係が管理される。論理アドレスと物理アドレスとの対応関係は、ＬＵＴ（look up table）などと称されるアドレス変換テーブルとして保持される。
また、近年、ストレージ装置の大容量化に伴って、ＬＵＴのサイズも増大傾向にある。その一方で、ＬＵＴをキャッシングするためのデータ領域のサイズを抑えたいという要望も強い。このようなことから、ＬＵＴの一部のみをキャッシングすることが一般的になりつつある。
特許第６０１８６９６号公報 米国特許出願公開第２０１９／００４２４６２号明細書 特開２０１９−１０６１７４号公報 特許第６２１０５７０号公報
ＬＵＴの一部のみをキャッシングする場合におけるキャッシュ制御は、ストレージ装置のレイテンシを悪化させることがないように行うことが要求される。
本発明が解決しようとする課題は、レイテンシを悪化させることがないようにアドレス変換テーブルのためのキャッシュ制御を行うことができるストレージ装置およびアドレス変換テーブルのキャッシュ制御方法を提供することである。
実施形態によれば、ストレージ装置は、ストレージとコントローラとを具備する。コントローラは、ホストからの要求に応じて、ストレージへのデータの書き込みまたはストレージからのデータの読み出しを制御する。コントローラは、ストレージ装置の論理アドレス空間とストレージの物理アドレス空間とを対応づけるアドレス変換テーブルをストレージに格納し、その一部を一時的に格納するためのセットアソシアティブ方式のキャッシュ領域と、アドレス変換テーブルの更新部分をストレージへ書き込むためのライトバッファ領域とを、ホスト内の第１メモリ上またはコントローラ内の第２メモリ上に確保する。コントローラは、アドレス変換テーブルの更新を伴う要求をホストから受信した場合、キャッシュ領域およびライトバッファ領域を検索して、アドレス変換テーブル中の更新対象部分が存在するか否かを判定する。コントローラは、更新対象部分がストレージへの書き込み待ちの状態でライトバッファ領域に存在する場合、ライトバッファ領域上の更新対象部分を更新する。
第１実施形態に係るストレージ装置の一構成例を示す図 第１実施形態に係るストレージ装置が有するコントローラの一構成例を示す図 第１実施形態のストレージ装置において実行されるキャッシュ制御の手法を示す図 第１実施形態のストレージ装置において実行されるキャッシュ制御の手法に対する一比較例を示す図 第１実施形態のストレージ装置におけるＬＵＴの更新手順の一例を示すフローチャート 第１実施形態のストレージ装置のＬＵＴの更新に関わる機能ブロックの一例を示す図 第２実施形態のストレージ装置において実行されるＬＵＴのためのキャッシュ制御の手法を示す図 第２実施形態のストレージ装置におけるＬＵＴの更新手順の一例を示すフローチャート 第２実施形態のストレージ装置のＬＵＴの更新に関わる機能ブロックの一例を示す図 第３実施形態のストレージ装置の一構成例を示す図
以下、実施の形態について、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態に係るストレージ装置１の一構成例を示す図である。ストレージ装置１は、例えばＳｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ (ＳＳＤ)として実現されている。ストレージ装置１は、ＰＣＩ Express（ＰＣＩｅ）（登録商標）などのインターフェースを介して、外部の情報処理装置であるホスト２と接続される。ホスト２は、例えばＰＣ（personal computer）やサーバである。また、ホスト２は、ＤＲＡＭ５２を有している。ＤＲＡＭ５２は、ストレージ２０と比較して、高速のメモリである。
ストレージ装置１は、たとえばＳｏＣ（system on a chip）として構成されるコントローラ１０と、ストレージ２０とを有している。
コントローラ１０は、ユーザデータの書き込み要求（ライトコマンド）を受信した場合、受信したユーザデータをストレージ２０へ書き込むべくストレージ２０を制御する。また、コントローラ１０は、ユーザデータの読み出し要求（リードコマンド）を受信した場合、要求されたユーザデータをストレージ２０から読み出すべくストレージ２０を制御する。また、コントローラ１０は、受信したライトコマンドやリードコマンドに含まれる論理アドレスを、ストレージ２０上の実際の位置を示す物理アドレスに変換する。論理アドレスは、ストレージ２０の記憶領域上の位置を示すアドレスである。論理アドレスから物理アドレスへの変換は、アドレス解決などと称される。
ストレージ２０は、例えばＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）である。ストレージ２０は、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）２１とユーザデータ２２とを記憶する。ＬＵＴ２１には論理アドレスと物理アドレスとの対応関係が記憶されている。ユーザデータ２２は、ライトコマンドに基づいてストレージ２０に記憶されたデータである。また、ユーザデータ２２は、リードコマンドによってストレージ２０からの読み出しが要求され得るデータでもある。
本実施形態のストレージ装置１は、ホスト２のＤＲＡＭ５２上に、キャッシュ領域（ＬＵＴキャッシュ２０１）およびライトバッファ（ＬＵＴ用ＷＢ２０２）を確保する。ＬＵＴキャッシュ２０１は、セットアソシアティブ方式（Ｎ−ｗａｙ）のキャッシュ領域としてホスト２のＤＲＡＭ５２上に確保される。ストレージ装置１は、ＬＵＴキャッシュ２０１に、ＬＵＴ２１の一部を一時的に記憶させる。以降、ＬＵＴキャッシュ２０１に記憶される、ＬＵＴ２１の一部のことを部分ＬＵＴと呼ぶ。また、ストレージ装置１は、ＬＵＴ用ＷＢ２０２を、キャッシュ制御を効率的に行うために用いる。ストレージ装置１からホスト２のＤＲＡＭ５２へのアクセスは、たとえばＵＦＳ（universal flash storage）規格のオプション機能であるＵＭＥ（unified memory extension）規格に準拠した手順で実行し得る。また、ＮＶＭ Express（ＮＶＮｅ）規格のＳＳＤの場合、ＨＭＢ（host memory buffer）規格に準拠した手順で実行し得る。以下において、本実施形態のストレージ装置１において実行される、ＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を用いたＬＵＴ２１のためのキャッシュ制御について詳述する。
図２は、第１実施形態に係るストレージ装置１が有するコントローラ１０の一構成例を示す図である。
コントローラ１０は、制御部１１、ホストインターフェース（ホストＩ／Ｆ）部１２、ＮＡＮＤコントローラ１３、ＤＭＡコントローラ１４、ＬＵＴキャッシュ管理部１５、ライトバッファ検索部１６およびリード／ライト部１７を有する。
制御部１１は、ストレージ装置１内の各部を統括的に制御する。制御部１１は、たとえば複数のＣＰＵ１１１によって構成される。つまり、複数のＣＰＵ１１１が連携して、ホストインターフェース部１２、ＮＡＮＤコントローラ１３、ＤＭＡコントローラ１４、ＬＵＴキャッシュ管理部１５、ライトバッファ検索部１６およびリード／ライト部１７を制御する。ホストインターフェース部１２、ＮＡＮＤコントローラ１３、ＤＭＡコントローラ１４、ＬＵＴキャッシュ管理部１５、ライトバッファ検索部１６およびリード／ライト部１７は、たとえば電子回路としてハードウェア的に構築されてもよいし、たとえばストレージ２０からコントローラ１０内にロードされるプログラムをＣＰＵ１１１が実行することによってソフトウェア的に構築されてもよい。
ホストインターフェース部１２は、ストレージ装置１とホスト２との間の通信を実行する。
ＮＡＮＤコントローラ１３は、ストレージ２０へのデータの書き込み処理およびストレージ２０からのデータの読み出し処理を実行する。
ＤＭＡコントローラ１４は、ホストインターフェース部１２とＮＡＮＤコントローラ１３との間のデータ転送を制御する。ＤＭＡコントローラ１４は、ＬＵＴ２１のキャッシュ制御に関する機能として、データ転送制御機能を有している。ＤＭＡコントローラ１４は、ストレージ２０に格納されているＬＵＴを読み出して、ホスト２のＤＲＡＭ５２上に確保されているＬＵＴキャッシュ２０１やＬＵＴ用ＷＢ２０２に書き込む。ＤＭＡコントローラ１４は、ＬＵＴキャッシュ２０１やＬＵＴ用ＷＢ２０２に格納されているＬＵＴを更新する。ＤＭＡコントローラ１４は、ＬＵＴキャッシュ２０１とＬＵＴ用ＷＢ２０２との間でＬＵＴを転送する。ＤＭＡコントローラ１４は、ＬＵＴ用ＷＢ２０２に格納されているＬＵＴをＮＡＮＤコントローラ１３へ書き込む。
ＬＵＴキャッシュ管理部１５は、ライトバッファ検索部１６と連携して、ホスト２のＤＲＡＭ５２上に確保されるＬＵＴ用ＷＢ２０２を用いながら、同じくホスト２のＤＲＡＭ５２上に確保されるＬＵＴキャッシュ２０１の管理を実行する。ＬＵＴキャッシュ２０１の管理とは、たとえば、ホスト２からユーザデータの読み出しが要求された際、ユーザデータの論理アドレスのアドレス変換に必要なＬＵＴ２１の一部をストレージ２０から読み出してＬＵＴキャッシュ２０１に記憶させることである。あるいは、ＬＵＴキャッシュ２０１の管理とは、たとえば、ホスト２からユーザデータの書き込みが要求された際、ホスト２が指定する論理アドレスと、物理アドレスとの対応づけを行うことである。ＬＵＴキャッシュ２０１の管理をＬＵＴ２１の更新ともいう。
ライトバッファ検索部１６は、ＬＵＴ用ＷＢ２０２を検索する。ライトバッファ検索部１６は、たとえば、ホスト２からユーザデータの読み出しが要求された際、ユーザデータの論理アドレスの部分ＬＵＴがＬＵＴキャッシュ２０１に存在しない場合にＬＵＴ用ＷＢ２０２を検索する。また、ライトバッファ検索部１６は、たとえば、ホスト２からユーザデータの書き込みが要求された際、ユーザデータの論理アドレスの部分ＬＵＴがＬＵＴキャッシュ２０１に存在しない場合にＬＵＴ用ＷＢ２０２を検索する。検索した結果、ユーザデータの論理アドレスの部分ＬＵＴがＬＵＴ用ＷＢ２０２に存在した場合、それを用いてアドレス変換ができる。
リード／ライト部１７は、ストレージ２０へのユーザデータの書き込みまたはストレージ２０からのユーザデータの読み出しをＮＡＮＤコントローラ１３に指示する。
次に、図４を参照して、ＬＵＴ２１のためのキャッシュ制御の手法に関する一比較例を説明する。図４は、ストレージ装置において一般的に行われると推測される、キャッシュ制御の手法を示す図である。
ここでは、ＬＵＴキャッシュ２０１が、２５６個のインデックスを有し、かつ、各インデックスに対して８つのエントリが属する８−Ｗａｙのキャッシュとして構成されることを想定する。また、ＬＵＴキャッシュ２０１へのＬＵＴ２１のキャッシングは、５１２バイト単位で行われるものと想定する。
ＬＵＴ２１は、５１２バイト単位で細分化されて、ＬＵＴキャッシュ２０１のエントリに格納される。以下、５１２バイト単位で細分化され、エントリに格納されたＬＵＴ２１の一部分それぞれをＬＵＴテーブルと称することがある。一つのＬＵＴテーブルが格納されるエントリは、ＬＵＴテーブルに対応する論理アドレスに基づいて決定される。また、ストレージ２０やＬＵＴ用ＷＢ２０３からＬＵＴテーブルを読み出してＬＵＴキャッシュ２０１へ書き込むことを、リフィルと称することがある。さらに、ＬＵＴキャッシュ２０１上やＬＵＴ用ＷＢ２０２上のＬＵＴテーブルをストレージ２０へ書き込むことを、ライトバックと称することがある。ライトバックのために、ＬＵＴキャッシュ２０１上のＬＵＴテーブルがＬＵＴ用ＷＢ２０２へ書き込まれることや、ＬＵＴ用ＷＢ２０２上のＬＵＴテーブルがストレージ２０へ書き込まれることは、フラッシュとも称される。ＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２の一方からＬＵＴテーブルを読み出して他方へ書き込むことは、コピーとも称される。
図４中、ＬＵＴアドレス更新要求とは、ホスト２が発行する、ＬＵＴ２１の更新を伴う要求である。具体的には、データの書き込みを要求するライトコマンドである。
また、図４中、符号ａ１で示される、ハッチングが施されていないブロックは、ストレージ２０上のＬＵＴ２１との間で内容が一致しているＬＵＴテーブルを表している。以下、この状態を、クリーンと称することがある。また、符号ａ２で示される種類のハッチングが施されているブロックは、ストレージ２０からの読み出し後に更新されてストレージ２０上のＬＵＴ２１との間で内容が一致していないＬＵＴテーブルを表している。以下、この状態を、ダーティと称することがある。さらに、符号ａ３で示される種類のハッチングが施されているブロックは、同一の内容がＬＵＴ用ＷＢ２０２からストレージ２０へＬＵＴ２１として記憶されたことによって、ダーティな状態からクリーンな状態へ移行したＬＵＴテーブルを表している。
また、以下、クリーンなＬＵＴテーブルを格納する、ＬＵＴキャッシュ２０１内のエントリをクリーンエントリと称することがある。一方、ダーティなＬＵＴテーブルを格納する、ＬＵＴキャッシュ２０１内のエントリをダーティエントリと称することがある。
一比較例のストレージ装置１は、受信したライトコマンドに基づいて、ストレージ２０へユーザデータの書き込みを行った場合、ＬＵＴ２１の更新を実行する。ＬＵＴ２１の更新にあたり、ストレージ装置１は、更新対象部分がＬＵＴキャッシュ２０１に存在するか否かを調べる。更新対象部分とは、受信したライトコマンドで指定される論理アドレスに対応するＬＵＴテーブルである。つまり、更新対象部分とは、更新対象のＬＵＴテーブルである。ストレージ装置１は、受信したライトコマンドで指定される論理アドレスによって決定されるインデックスの中に、更新対象部分を格納するエントリが存在するか否かを調べる。
更新対象部分がＬＵＴキャッシュ２０１に存在する場合、ストレージ装置１は、ＬＵＴキャッシュ２０１上において更新対象部分の更新を行う（ｂ１）。これにより、更新対象部分を格納するエントリは、クリーンエントリからダーティエントリへ移行する。なお、既にダーティエントリへ移行しているエントリに格納されるダーティなＬＵＴテーブルに対してさらに更新を行う場合も発生し得る。
更新対象部分がＬＵＴキャッシュ２０１に存在しない場合、ストレージ装置１は、更新対象部分がＬＵＴ用ＷＢ２０２に存在するか否かを調べる。ストレージ装置１は、ポインタで示されるＬＵＴテーブルを基点として、時間的に新しい順にＬＵＴ用ＷＢ２０２内のＬＵＴテーブルを参照し、更新対象部分の有無を調べる。また、ストレージ装置１は、ポインタを用いてＬＵＴテーブルをＬＵＴ用ＷＢ２０２へ格納する。ストレージ装置１は、先のポインタと合わせて、ストレージ２０への書き込みが完了しているＬＵＴテーブルを示すポインタも使用する。これら２つのポインタに基づき、ストレージ装置１は、ＬＵＴ用ＷＢ２０２上においてストレージ２０への書き込みが完了していないＬＵＴテーブルのみを参照してＬＵＴ用ＷＢ２０２へ格納することができる。
更新対象部分がＬＵＴ用ＷＢ２０２に存在する場合、ストレージ装置１は、更新対象部分をＬＵＴ用ＷＢ２０２から読み出してＬＵＴキャッシュ２０１へ書き込む（ｃ１）。更新対象部分がＬＵＴ用ＷＢ２０２に存在する場合、ライトバックのために更新対象部分がＬＵＴキャッシュ２０１から読み出されてＬＵＴ用ＷＢ２０２へ書き込まれた後、ストレージ２０への書き込みが完了していない。または、更新対象部分のストレージ２０への書き込みは完了したが更新対象部分がＬＵＴ用ＷＢ２０２から追い出されていない。
更新対象部分がＬＵＴ用ＷＢ２０２に存在しない場合、ストレージ装置１は、更新対象部分をストレージ２０から読み出してＬＵＴキャッシュ２０１へ書き込む（ｃ２）。この時、ストレージ装置１は、論理アドレスによって決定されるインデックスの中のクリーンエントリへ更新対象部分を読み出す。結果、以前、そのエントリに格納されていたＬＵＴテーブルは、ＬＵＴキャッシュ２０１上に存在しないものとなる。このことをキャッシュアウトと呼ぶ。
更新対象部分をＬＵＴキャッシュ２０１へリフィルしたストレージ装置１は、ＬＵＴ２１上において更新対象部分の更新を行う（ｂ１）。これにより、更新対象部分を格納するエントリは、リフィル直後、クリーンエントリからダーティエントリへ移行することになる。
ＬＵＴテーブルのＬＵＴキャッシュ２０１へのリフィル時、論理アドレスによって決定されるインデックスに属する８つのエントリすべてがダーティエントリである場合、ストレージ装置１は、これらダーティエントリに格納されるＬＵＴテーブルの一部または全部を、ＬＵＴ用ＷＢ２０２経由でストレージ２０へ書き込む（ｃ３＿１，ｃ３＿２）。
ストレージ２０への書き込みが、たとえばｍ（ｍは２以上の自然数）ページ単位で行われる場合、ＬＵＴ用ＷＢ２０２のＬＵＴテーブルは、３２×ｍ個ずつストレージ２０へ書き込まれる。より詳しくは、５１２バイトのＬＵＴテーブルを、１６Ｋバイトのページに３２個ずつ収めるように、ストレージ２０に対するｍページ単位の書き込みが行われる。
また、ＬＵＴキャッシュ２０１のダーティエントリは、ＬＵＴ用ＷＢ２０２に書き込まれ、かつ、ＬＵＴ用ＷＢ２０２から読み出し可能な状態となった時点でクリーンエントリへ移行する。クリーンエントリに格納されるＬＵＴテーブルは、ＬＵＴキャッシュ２０１から追い出すことが可能である。
また、ダーティな状態のＬＵＴテーブルはＬＵＴキャッシュ２０１から追い出されることがない。そのため、ライトバック中のＬＵＴテーブルがＬＵＴキャッシュ２０１上でさらに更新された場合、さらに更新されたＬＵＴテーブルのライトバックが完了するまで、このＬＵＴテーブルについてのリフィルは発生しない。従って、前の更新についてのライトバックが実行中であったとしても、ＬＵＴキャッシュ２０１上でのＬＵＴテーブルの更新を実行することができる。
一比較例においては、ＬＵＴ２１の更新がＬＵＴキャッシュ２０１上の特定のインデックスに集中した場合、その特定のインデックスでのリフィルとライトバックが頻発する。さらに、その特定のインデックスに属するエントリへ格納されるＬＵＴテーブルについての更新が頻発した場合は、同一のＬＵＴテーブルのリフィルとライトバックとを繰り返すことになる。このことは、ＬＵＴ２１の更新に関する負荷を高めることになり、ストレージ装置１のレイテンシを悪化させかねない。
また、一比較例においては、データの読み出しのためのアドレス解決に必要なＬＵＴテーブルのキャッシュアウトを誘発する可能性がある。このことも、キャッシュヒット率の低下を招き、ストレージ装置１のレイテンシを悪化させる要因となる。
また、一比較例においては、ＬＵＴ２１の更新をＬＵＴキャッシュ２０１上において行うものとしているので、更新対象部分がＬＵＴキャッシュ２０１で見つかった場合、ＬＵＴ用ＷＢ２０２を調べる必要がない。もし、その更新対象部分がライトバックのためにＬＵＴ用ＷＢ２０２上に存在しても、さらなる更新でダーティな状態が継続し、ＬＵＴキャッシュ２０１から追い出されることがなくなるので、一貫性は保たれる。しかし、ＬＵＴキャッシュ２０１に居座ることが、他のＬＵＴテーブルのリフィルの妨げになる可能性がある。
次に、図３を参照して、本実施形態のストレージ装置が適用するＬＵＴ２１のためのキャッシュ制御の手法を説明する。図３は、本実施形態のストレージ装置１において実行されるキャッシュ制御の手法を示す図である。図３中、符号ａ１で示されるハッチングが施されていないブロックは、クリーンなＬＵＴテーブルを表している。符号ａ２で示される種類のハッチングが施されているブロックは、ダーティなＬＵＴテーブルを表している。符号ａ３で示される種類のハッチングが施されているブロックは、ダーティな状態からクリーンな状態へ移行したＬＵＴテーブルを表している。
本実施形態のストレージ装置１は、ライトコマンドに基づいて、ストレージ２０へのユーザデータの書き込みを行った場合、受信したライトコマンドで指定される論理アドレスと対応づけられる物理アドレスを変更する。すなわち、本実施形態のストレージ装置１は、ＬＵＴ２１の更新を実行する。このＬＵＴ２１の更新にあたり、ＬＵＴキャッシュ管理部１５が、ライトバッファ検索部１６と連携して、まず、ＬＵＴ用ＷＢ２０２の検索を実行する。更新対象部分が見つからなかった場合、ＬＵＴキャッシュ管理部１５は、次いで、ＬＵＴキャッシュ２０１の検索を実行する。
更新対象部分が、更新中の状態でＬＵＴ用ＷＢ２０２に存在する場合には、ＬＵＴキャッシュ管理部１５は、前述の一比較例とは異なり、ＬＵＴ用ＷＢ２０２上において更新対象部分の更新を行う（ｂ２）。更新中の状態とは、ダーティからクリーンへの移行待ちの状態である。ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２上の更新対象部分がクリーンへ移行したとき、ＬＵＴ用ＷＢ２０２とＬＵＴキャッシュ２０１との間で更新対象部分の同期を取る処理を実行する。
このように、更新対象部分が、更新中の状態でＬＵＴ用ＷＢ２０２に存在する場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２上において更新対象部分の更新を行う。従って、ＬＵＴキャッシュ２０１の各インデックスについて保持できるダーティな状態のＬＵＴテーブルの数を増やすことができる。これにより、たとえば同一のＬＵＴテーブルが頻繁にＬＵＴキャッシュ２０１へリフィルされ、ライトバックされることを防ぐことができる。よって、たとえばユーザデータの読み出しのためのアドレス解決に必要なＬＵＴテーブルのキャッシュアウトの機会を減らすことができる。これにより、ユーザデータの読み出し時におけるＬＵＴテーブルのリフィルによるコマンド応答時間の増加を防ぐことができる。
更新対象部分が、更新中の状態でＬＵＴ用ＷＢ２０２に存在しない場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１の検索を実行する。ＬＵＴキャッシュ２０１に存在する場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１上のＬＵＴテーブルの更新を実行する（ｂ１）。
本実施形態のストレージ装置１では、ストレージ装置１のレイテンシを悪化させることを防ぐことができる。さらには、ＬＵＴ用ＷＢ２０２のサイズを大きく確保できるので、ストレージ２０への書き込み頻度を下げることも達成される。
なお、更新中の状態でＬＵＴ用ＷＢ２０２に存在するダーティな状態のＬＵＴテーブルは、たとえば、Ｍページ分溜まったタイミングでストレージ２０へ書き込まれる（ｃ１）。ＬＵＴ用ＷＢ２０２上のＬＵＴテーブルがクリーンな状態へ移行すると、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１とＬＵＴ用ＷＢ２０２との双方に存在するＬＵＴテーブルの同期を取る処理を実行する。
また、更新対象部分が、ＬＵＴキャッシュ２０１に存在せず、更新中の状態でＬＵＴ用ＷＢ２０２に存在する場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２からＬＵＴキャッシュ２０１へのリフィルを行わず、ＬＵＴ用ＷＢ２０２のみについて更新を実行する。
もし、データの読み出しのために更新対象部分が必要になった場合、ＬＵＴ用ＷＢ２０２上での更新処理が完了し、ＬＵＴキャッシュ２０１のリフィル範囲が更新された後に、ＬＵＴキャッシュ２０１へのリフィルが行われるので問題はない。つまり、本実施形態のストレージ装置１は、ユーザデータの読み出しに関しては、ストレージ装置１において一般的に行われる、ＬＵＴ２１のためのキャッシュ制御の手法を採用する。ＬＵＴ２１のためのキャッシュ制御の手法とは、具体的には、ＬＵＴキャッシュ２０１を検索し、更新対象部分が存在しない場合、ＬＵＴ用ＷＢ２０２またはストレージ２０からリフィルすることである。
更新対象部分が、ＬＵＴキャッシュ２０１に存在せず、かつ、更新中の状態でＬＵＴ用ＷＢ２０２にも存在しない場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１へのリフィルを行う（ｃ２）。更新対象部分が、更新中の状態でＬＵＴ用ＷＢ２０２に存在していれば、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２から読み出して、ＬＵＴキャッシュ２０１へ書き込む。また、更新対象部分が、更新中の状態でＬＵＴ用ＷＢ２０２に存在していなければ、ＬＵＴキャッシュ管理部１５は、ストレージ２０から読み出して、ＬＵＴキャッシュ２０１へ書き込む。ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１上において、リフィルしたＬＵＴテーブル更新対象部分の更新を行う（ｂ１）。なお、図３中、ＬＵＴ用ＷＢ２０２内において示されるリフィルのための検索範囲は、ユーザデータの書き込み時に更新対象部分を探し出す場合の更新のための検索範囲とは異なる。現在更新中のＬＵＴテーブルはＬＵＴキャッシュ２０１のリフィル対象から除外する。
また、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１上において更新または参照対象のＬＵＴテーブルが属するインデックスが、ダーティエントリで満たされており、リフィル用のエントリを割り当てることができなかった場合、つまり、そのインデックスに属する８つのエントリがすべてダーティエントリであり、新たなＬＵＴテーブルをリフィルするためのクリーンエントリがない状態で、新たなリフィル要求が発生した場合、それらのダーティエントリの一部または全部をＬＵＴ用ＷＢ２０２にコピーすべく書き込む（ｃ３）。本実施形態のストレージ装置１では、ＬＵＴキャッシュ管理部１５は、その時点でダーティエントリをクリーンエントリへ移行させる。
図５は、本実施形態のストレージ装置１におけるＬＵＴ２１の更新手順の一例を示すフローチャートである。
ライトコマンドを受信した場合（開始）、ストレージ装置１は、受信したライトコマンドに含まれる論理アドレスに対応するＬＵＴテーブルである更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２に存在するか否か判断する（Ｓ１２）。
更新対象のＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在する場合（Ｓ１２：ＹＥＳ）、ストレージ装置１は、ＬＵＴ用ＷＢ２０２上の更新対象のＬＵＴテーブルを更新し（Ｓ１３）、ＬＵＴテーブルの更新の処理を終了する（終了）。
更新対象のＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在しない場合（Ｓ１２：ＮＯ）、ストレージ装置１は、更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在するか否か判断する（Ｓ１４）。
更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在する場合（Ｓ１４：ＹＥＳ）、ストレージ装置１は、ＬＵＴキャッシュ２０１に存在する更新対象のＬＵＴテーブルを更新し（Ｓ１９）、ＬＵＴテーブルの更新の処理を終了する（終了）。
更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在しない場合（Ｓ１４：ＮＯ）、ストレージ装置１は、受信したライトコマンドに含まれる論理アドレスによって決定される、ＬＵＴキャッシュ２０１のインデックスである対象のインデックスがダーティエントリで満たされているか否かを調べる（Ｓ１５）。
対象のインデックスがダーティエントリで満たされている場合（Ｓ１５：ＹＥＳ）、ストレージ装置１は、対象のインデックスに属するダーティエントリに格納されているＬＵＴテーブルをＬＵＴ用ＷＢ２０２へコピーする（Ｓ１６）。また、ストレージ装置１は、対象のインデックスに属するダーティエントリをクリーンエントリへ移行させる（Ｓ１７）。
対象のインデックスに属するダーティエントリをクリーンエントリへ移行させた後、ストレージ装置１は、更新対象のＬＵＴテーブルをストレージ２０から読み出し、ＬＵＴキャッシュ２０１に記憶させる（リフィル、Ｓ１８）。そして、ストレージ装置１は、ＬＵＴキャッシュ２０１に存在する更新対象のＬＵＴテーブルを更新し（Ｓ１９）、ＬＵＴテーブルの更新の処理を終了する（終了）。
対象のインデックスがダーティエントリで満たされていない場合（Ｓ１５：ＮＯ）、ストレージ装置１は、更新対象のＬＵＴテーブルをストレージ２０から読み出し、ＬＵＴキャッシュ２０１へ記憶させる（リフィル、Ｓ１８）。そして、ストレージ装置１は、ＬＵＴキャッシュ２０１に存在する更新対象のＬＵＴテーブルを更新し（Ｓ１９）、ＬＵＴテーブルの更新の処理を終了する（終了）。
図６は、本実施形態のストレージ装置１のＬＵＴ２１の更新に関わる機能ブロックの一例を示す図である。ここでは、コントローラ１０を構成する複数のＣＰＵ１１１の中の２つのＣＰＵ１１１（ＣＰＵ［０］、ＣＰＵ［１］）が、ＬＵＴ２１の更新に携わるものと想定する。
たとえばライトコマンドであるＬＵＴアドレス更新要求をホスト２から受けると、コントローラ１０のＣＰＵ［０］１１１は、ライトバッファ検索部１６に対して、ホスト２が指定する論理アドレスに対応するＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在するか否か検索することを指示する（ｄ１）。
ＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在する場合、ライトバッファ検索部１６は、ＣＰＵ［１］１１１に対して、ＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在することを通知する（ｄ２）。また、ＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在しない場合、ライトバッファ検索部１６は、ＬＵＴキャッシュ管理部１５に対して、ＬＵＴテーブルがＬＵＴキャッシュ２０１に存在するか否か検索することを指示する（ｄ３）。
ライトバッファ検索部１６からの通知を受けたＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、ＬＵＴアドレス更新要求においてホスト２が指定する論理アドレスに対応する、ＬＵＴ用ＷＢ２０２上のＬＵＴテーブルを更新する（ｄ４）。
ＤＭＡコントローラ１４は、ＣＰＵ［１］１１１から指示されたＬＵＴテーブルの更新を完了すると、その完了をＣＰＵ［０］１１１に通知する（ｄ５）。
また、ＣＰＵ［１］１１１は、ＬＵＴテーブルの更新をＤＭＡコントローラ１４へ指示する際に指定する論理アドレス、物理アドレスなどを取得するために、ＬＵＴアドレス更新要求を参照する（ｄ６）。
ＬＵＴキャッシュ管理部１５は、ＬＵＴテーブルの検索結果に基づき、ＣＰＵ［１］１１１に対して各種指示または通知を送信する（ｄ７＿１、ｄ７＿２、ｄ７＿３）。
ＬＵＴテーブルがＬＵＴキャッシュ２０１に存在する場合、ＬＵＴキャッシュ管理部１５は、ＣＰＵ［１］１１１に対して、ＬＵＴキャッシュ２０１上のＬＵＴテーブルの更新を指示する（ｄ７＿１）。ＬＵＴキャッシュ２０１上のＬＵＴテーブルの更新を指示されたＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、ＬＵＴキャッシュ２０１上のＬＵＴテーブルを更新する（ｄ８）。ＤＭＡコントローラ１４は、ＣＰＵ［１］１１１から指示されたＬＵＴテーブルの更新を完了すると、その完了をＣＰＵ［０］１１１に通知する（ｄ５）。
ＬＵＴテーブルがＬＵＴキャッシュ２０１に存在しない場合、ＬＵＴキャッシュ管理部１５は、ＣＰＵ［１］１１１に対して、ＬＵＴキャッシュ２０１に更新対象のＬＵＴテーブルが存在しないことを通知する（ｄ７＿２）。ＬＵＴキャッシュ２０１に更新対象のＬＵＴテーブルが存在しないことをＬＵＴキャッシュ管理部１５から通知されたＣＰＵ［１］１１１は、更新対象のＬＵＴテーブルのストレージ２０からのＬＵＴキャッシュ２０１へのリフィルを実行する（ｄ９）。このリフィルが完了したら、ＣＰＵ［１］１１１は、ＣＰＵ［０］１１１に対して、ＬＵＴの更新の再試行を指示する（ｄ１０）。再試行時には、更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１にリフィルされているので、ＬＵＴキャッシュ２０１上でのＬＵＴテーブルの更新が実行される。
さらに、ＬＵＴキャッシュ管理部１５は、対象のインデックスの全エントリがダーティエントリであり、新たにリフィル用のエントリが割り当てられなかった場合、ＣＰＵ［１］１１１に対して、ダーティエントリのライトバックを指示する（ｄ７＿３）。ＣＰＵ［１］１１１は、ＣＰＵ［０］と連携して、そのインデックスのすべてのダーティエントリについて、ＤＭＡコントローラ１４を用いて、指示されたライトバックを実行する（ｄ８）。ＤＭＡコントローラ１４は、このライトバックのためのＬＵＴキャッシュ２０１上のＬＵＴテーブルのＬＵＴ用ＷＢ２０２への書き込みを完了する毎に、その完了をＣＰＵ［１］１１１に通知する（ｄ１１）。
このように、本実施形態のストレージ装置１においては、ＬＵＴ２１の更新が特定のインデックスに集中し、かつ、その特定のインデックスに属するエントリへ格納されるべき同一のＬＵＴテーブルの更新が頻発した場合であっても、ＬＵＴ用ＷＢ２０２上においてＬＵＴテーブルを繰り返し更新するだけで対処できる可能性が高い。つまり、ストレージ装置１のレイテンシを悪化させることを防ぐことができる。さらには、ＬＵＴ用ＷＢ２０２のサイズを大きく確保できるので、ストレージ２０への書き込み頻度を下げることも達成される。
また、本実施形態のストレージ装置１においては、ＬＵＴキャッシュ２０１上においてＬＵＴ２１の更新を行った際、更新対象のＬＵＴテーブルが属するインデックスが、ダーティエントリで満たされることとなった場合、つまり、そのインデックスに属する８つのエントリがすべてダーティエントリとなり、新たなＬＵＴテーブルをリフィルするためのクリーンエントリがなくなった場合、それらのダーティエントリの一部または全部をＬＵＴ用ＷＢ２０２に書き込むことで、クリーンエントリへ移行させる。これにより、データの読み出し要求時におけるリフィルの遅延によるストレージ装置１のレイテンシの悪化を防ぐことができる。
（第２実施形態）
次に、第２実施形態について説明する。本実施形態のストレージ装置１も、ＮＡＮＤメモリを搭載するＳＳＤとして実現されていることを想定する。その構成は、図１を参照して説明した、第１実施形態のストレージ装置１と同じであって構わない。そのため、ストレージ装置１の構成に関する重複した説明は省略する。また、第１実施形態のストレージ装置１と同一の構成要素に対しては、同一の符号を使用することとする。
図７は、本実施形態のストレージ装置１におけるＬＵＴキャッシュ管理部１５が、ライトバッファ検索部１６と連携して、ＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を用いながら、ＬＵＴ２１のためのキャッシュ制御を行う手法を示す図である。なお、図７中、符号ａ１で示される、ハッチングが施されていないブロック、符号ａ２で示される種類のハッチングが施されているブロック、符号ａ３で示される種類のハッチングが施されているブロックは、第１実施形態と同様、それぞれ、クリーンなＬＵＴテーブル、ダーティなＬＵＴテーブル、ダーティな状態からクリーンな状態へ移行したＬＵＴテーブルを表している。
本実施形態のストレージ装置１は、ＬＵＴキャッシュ２０１上のエントリが常にクリーンな状態に保たれるようにＬＵＴキャッシュ２０１の制御を実行する。
ホスト２からのライトコマンドに応じて、ストレージ２０へのユーザデータの書き込みを行った場合、ＬＵＴキャッシュ管理部１５は、ライトバッファ検索部１６と連携して、更新対象のＬＵＴテーブルの検索を、ＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２の双方について実行する。
更新対象部分がＬＵＴキャッシュ２０１に存在する場合、ＬＵＴキャッシュ管理部１５は、更新対象部分をコピーすべく、ＬＵＴキャッシュ２０１からの読み出しと、ＬＵＴ用ＷＢ２０２への書き込みとを実行する（ｃ１）。ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２上において更新対象部分の更新を行う（ｂ１）。
更新対象部分が、ＬＵＴキャッシュ２０１に存在せず、更新中の状態でＬＵＴ用ＷＢ２０２に存在する場合も、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２上で更新対象部分を更新する（ｂ１）。第１実施形態と同様、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２からＬＵＴキャッシュ２０１へ更新中のＬＵＴテーブルのリフィルを行わない。もし、ユーザデータの読み出しのために更新対象部分が必要になった場合、ＬＵＴテーブルの更新が終了した後にＬＵＴキャッシュ２０１へのリフィルが行われるので問題はない。ユーザデータの読み出し時におけるＬＵＴ用ＷＢ２０２内でのリフィルのための検索範囲は、第１実施形態と同様、ＬＵＴ用ＷＢ２０２上のストレージ２０へ書き出せる状態になったＬＵＴテーブルである。
なお、更新中の状態でＬＵＴ用ＷＢ２０２に存在するダーティな状態のＬＵＴテーブルは、たとえば、Ｌページ分溜まったタイミングで更新処理を終了してストレージ２０へ書き込まれる（ｃ２）。
更新対象部分が、ＬＵＴキャッシュ２０１に存在せず、かつ、更新中の状態でＬＵＴ用ＷＢ２０２にも存在しない場合、ＬＵＴキャッシュ管理部１５は、ＬＵＴキャッシュ２０１ではなく、ＬＵＴ用ＷＢ２０２へのリフィルを実行する（ｃ３）。そして、ＬＵＴキャッシュ管理部１５は、ＬＵＴ用ＷＢ２０２上において更新対象部分の更新を行う（ｂ１）。
このように、本実施形態のストレージ装置１では、ストレージ２０からＬＵＴキャッシュ２０１へのリフィル（ｃ４）が発生するのは、ユーザデータの読み出し時のみである。これにより、本実施形態のストレージ装置１においては、ＬＵＴキャッシュ２０１上でＬＵＴテーブルを更新する場合と比較して、ダーティエントリをＬＵＴキャッシュ２０１からライトバックする際の同期処理が不要となり、ＬＵＴ２１の制御が簡単になる。たとえば、ダーティな状態のＬＵＴテーブルをＬＵＴキャッシュ２０１からライトＬＵＴ用ＷＢ２０２へ移動させるための制御をＬＵＴテーブルのライトバック時において行うことを不要とすることができる。
かつ、第１実施形態と比べて、本実施形態のストレージ装置１では、さらに、ＬＵＴ２１の更新のために、ユーザデータの読み出しのためのアドレス解決に必要なＬＵＴテーブルのキャッシュアウトを誘発することがまったくない。これにより、データの読み出し時におけるＬＵＴテーブルのリフィルによるコマンド応答時間の増加を防ぐことができる。
また、第１実施形態と同様、ＬＵＴ用ＷＢ２０２上においてＬＵＴテーブルの更新を行う本実施形態のストレージ装置１では、ＬＵＴ２１の更新がＬＵＴキャッシュ２０１上の特定のインデックスに集中し、かつ、その特定のインデックスに属するエントリへ格納されるべき同一のＬＵＴテーブルの更新が頻発した場合であっても、ＬＵＴ用ＷＢ２０２上においてＬＵＴテーブルを繰り返し更新するだけで対処できる可能性が高い。つまり、ストレージ装置１のレイテンシを悪化させることを防ぐことができる。さらには、ストレージ装置１全体として保持できるＬＵＴテーブルの数を増加させることができるので、ストレージ２０への書き込み頻度を下げることも達成される。
図８は、本実施形態のストレージ装置１におけるＬＵＴ２１の更新手順の一例を示すフローチャートである。
ライトコマンドを受信した場合（開始）、ストレージ装置１は、受信したライトコマンドに含まれる論理アドレスに対応するＬＵＴテーブルである更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２に存在するか否か判断する（Ｓ２２）。
更新対象のＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在する場合（Ｓ２２：ＹＥＳ）、ストレージ装置１は、ＬＵＴ用ＷＢ２０２上の更新対象のＬＵＴテーブルを更新し（Ｓ２３）、ＬＵＴテーブルの更新の処理を終了する（終了）。
更新対象のＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在しない場合（Ｓ２２：ＮＯ）、ストレージ装置１は、更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在するか否か判断する（Ｓ２６）。
更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在する場合（Ｓ２６：ＹＥＳ）、ストレージ装置１は、ＬＵＴキャッシュ２０１上の更新対象のＬＵＴテーブルをＬＵＴ用ＷＢ２０２へコピーする（Ｓ２７）。ストレージ装置１は、ＬＵＴ用ＷＢ２０２上の更新対象のＬＵＴテーブルを更新し（Ｓ２８）、ＬＵＴテーブルの更新の処理を終了する（終了）。
更新対象のＬＵＴテーブルがＬＵＴキャッシュ２０１に存在しない場合（Ｓ２６：ＮＯ）、ストレージ装置１は、ストレージ２０から更新対象のＬＵＴテーブルを読み出してＬＵＴ用ＷＢ２０２へ書き込む（Ｓ２１０）。つまり、ストレージ２０からＬＵＴ用ＷＢへのリフィルを実行する。ストレージ装置１は、ＬＵＴ用ＷＢ２０２上の更新対象のＬＵＴテーブルを更新し（Ｓ２１１）、ＬＵＴテーブルの更新の処理を終了する（終了）。
図９は、本実施形態のストレージ装置１のＬＵＴ２１の更新に関わる機能ブロックの一例を示す図である。ここでも、第１実施形態と同様、コントローラ１０を構成する複数のＣＰＵ１１１の中の２つのＣＰＵ１１１（ＣＰＵ［０］、ＣＰＵ［１］）が、ＬＵＴ２１の更新に携わるものと想定する。
たとえばライトコマンドであるＬＵＴアドレス更新要求をホスト２から受けると、コントローラ１０のＣＰＵ［０］１１１は、ライトバッファ検索部１６に対して、ホスト２が指定する論理アドレスに対応するＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在するか否か検索することを指示する（ｅ１）。ＬＵＴ用ＷＢ２０２に存在する場合、ライトバッファ検索部１６は、ＣＰＵ［１］１１１に対して、ＬＵＴテーブルがＬＵＴ用ＷＢ２０２に存在することを通知する（ｅ２）。また、ＬＵＴ用ＷＢ２０２に存在しない場合、ライトバッファ検索部１６は、ＬＵＴキャッシュ管理部１５に対して、ＬＵＴテーブルがＬＵＴキャッシュ２０１に存在するか否か検索することを指示する（ｅ３）。
ＬＵＴキャッシュ管理部１５は、ＬＵＴテーブルの検索結果に基づき、ＣＰＵ［１］１１１に対して各種指示を送信する（ｅ５＿１、ｅ５＿２、ｅ５＿３）。
たとえば、ＬＵＴ用ＷＢ２０２に存在せず、ＬＵＴキャッシュ２０１に存在する場合、ＬＵＴキャッシュ管理部１５は、ＣＰＵ［１］１１１に対して、ＬＵＴキャッシュ２０１上のＬＵＴテーブルをＬＵＴ用ＷＢ２０２へコピーし、ＬＵＴ用ＷＢ２０２上で更新を行うことを指示する（ｅ５＿１）。
また、ＬＵＴ用ＷＢ２０２に存在せず、かつ、ＬＵＴキャッシュ２０１にも存在しない場合、ＬＵＴキャッシュ管理部１５は、更新対象のＬＵＴテーブルのストレージ２０からＬＵＴ用ＷＢ２０２へのリフィルを指示する（ｅ５＿２）。
ＣＰＵ［１］１１１は、更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２上に存在するが、ＬＵＴキャッシュ２０１上には存在しない場合、ライトバッファ検索部１６からの通知（ｅ２）のみを受信する。この場合、ＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、ＬＵＴ用ＷＢ２０２上でのＬＵＴテーブルの更新を実行する（ｅ６）。ＤＭＡコントローラ１４は、ＣＰＵ［１］１１１から指示されたＬＵＴテーブルの更新を完了すると、その完了をＣＰＵ［０］１１１に通知する（ｅ７）。
また、更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２上およびＬＵＴキャッシュ２０１上の双方に存在する場合、ＣＰＵ［１］１１１は、ライトバッファ検索部１６からの通知（ｅ２）を受信する。この場合、ＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、ＬＵＴ用ＷＢ２０２上でのＬＵＴテーブルの更新を実行する（ｅ６）。ＤＭＡコントローラ１４は、ＣＰＵ［１］１１１から指示されたＬＵＴテーブルの更新およびコピーを完了すると、その完了をＣＰＵ［０］１１１に通知する（ｅ７）。
更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２上には存在せず、ＬＵＴキャッシュ２０１上には存在する場合、ＣＰＵ［１］１１１は、ＬＵＴキャッシュ管理部１５からはＬＵＴキャッシュ２０１上のＬＵＴテーブルのＬＵＴ用ＷＢ２０２へのコピー、ＬＵＴ用ＷＢ２０２上でのＬＵＴテーブルの更新の指示（ｅ５−１）を受信する。この場合、ＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、ＬＵＴキャッシュ管理部１５からの指示通り、ＬＵＴキャッシュ２０１上のＬＵＴテーブルのＬＵＴ用ＷＢ２０２へのコピー、ＬＵＴ用ＷＢ２０２上でのＬＵＴテーブルの更新を実行する（ｅ６、ｅ８）。ＤＭＡコントローラ１４は、ＣＰＵ［１］１１１から指示されたＬＵＴテーブルの更新を完了すると、その完了をＣＰＵ［０］１１１に通知する（ｅ７）。
また、更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２に存在せず、かつ、ＬＵＴキャッシュ２０１にも存在しない場合、ＣＰＵ［１］１１１は、更新対象のＬＵＴテーブルをストレージ２０からＬＵＴ用ＷＢ２０２へリフィルする指示（ｅ５−２）を受信する。この指示を受けたＣＰＵ［１］１１１は、ＤＭＡコントローラ１４を用いて、指示されたリフィルを実行する（ｅ１０、ｅ８）。また、ＬＵＴキャッシュ２０１に更新対象のＬＵＴテーブルが存在せず、リフィル用のエントリにも空きがないことをＬＵＴキャッシュ管理部１５から通知（ｅ５＿３）されたＣＰＵ［１］１１１は、ＣＰＵ［０］１１１に対して、ＬＵＴの更新の再試行を指示する（ｅ１１）。先行するリフィル処理の完了によりリフィル用のエントリに空きができ、再試行時には、更新対象のＬＵＴテーブルが、ＬＵＴ用ＷＢ２０２にリフィル可能になる。
このように、本実施形態のストレージ装置１においては、ストレージ２０からＬＵＴキャッシュ２０１へのリフィルがデータの読み出し時のみ発生するので、ダーティエントリをＬＵＴキャッシュ２０１からライトバックする際の更新先のＬＵＴテーブルを動的に切り替える処理が不要となり、ＬＵＴ２１の制御が簡単になる。
また、本実施形態のストレージ装置１では、さらに、ＬＵＴ２１の更新のために、データの読み出しのためのアドレス解決に必要なＬＵＴテーブルのキャッシュアウトを誘発することがないので、データの読み出し時におけるＬＵＴテーブルのリフィルによるコマンド応答時間の増加を防ぐことができる。
さらに、本実施形態のストレージ装置１においても、ＬＵＴ２１の更新がＬＵＴキャッシュ２０１上の特定のインデックスに集中し、かつ、その特定のインデックスに属するエントリへ格納されるべき同一のＬＵＴテーブルの更新が頻発した場合であっても、ＬＵＴ用ＷＢ２０２上においてＬＵＴテーブルを繰り返し更新するだけで対処できる可能性が高い。つまり、ストレージ装置１のレイテンシを悪化させることを防ぐことができる。さらには、ストレージ装置１全体として保持できるＬＵＴテーブルの数を増加させることができるので、ストレージ２０への書き込み頻度を下げることも達成される。
（第３実施形態）
次に、第３実施形態について説明する。図１０は、本実施形態に係るストレージ装置１の一構成例を示す図である。本実施形態のストレージ装置１も、ＮＡＮＤメモリを搭載するＳＳＤとして実現されていることを想定する。第１実施形態のストレージ装置１と同一の構成要素に対しては、同一の符号を使用することとし、それらについての重複した説明を省略する。
図１０に示すように、本実施形態のストレージ装置１は、コントローラ１０が、ＳＲＡＭ１８を有する。ＳＲＡＭ１８は、ＮＡＮＤメモリであるストレージ２０よりも高速のメモリである。しかし、ＳＲＡＭ１８は、ＬＵＴ２１全体を格納することができる程の容量は有していない。そして、本実施形態のストレージ装置１は、第１実施形態や第２実施形態ではホスト２側のＤＲＡＭ５２に確保していたＬＵＴキャッシュ２０１とＬＵＴ用ＷＢ２０２とを、このＳＲＡＭ１８上に確保する。本実施形態のストレージ装置１は、ＳＲＡＭ１８上にＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を確保して、第１実施形態で説明したＬＵＴ２１のキャッシュ制御または第１実施形態で説明したＬＵＴ２１のキャッシュ制御を実行する。
なお、図１に示した、第１実施形態のストレージ装置１の一構成例は、ＬＵＴキャッシュ２０１とＬＵＴ用ＷＢ２０２とがホスト２側のＤＲＡＭ５２に確保されることを示すものであって、第１実施形態のストレージ装置１が、ＳＲＡＭ１８を有していないことを示すことを意図していない。たとえば、ホスト２側のＤＲＡＭ５２上にＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を確保することができない場合、ストレージ装置１のＳＲＡＭ１８上にＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を確保して、ＬＵＴ２１のキャッシュ制御を実行するようにしてもよい。また、ホスト２側のＤＲＡＭ５２上にＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を確保するのか、ストレージ装置１のＳＲＡＭ１８上にＬＵＴキャッシュ２０１およびＬＵＴ用ＷＢ２０２を確保するのかを設定できるようにしてもよい。
本実施形態のストレージ装置１においても、第１実施形態や第２実施形態のように、ＬＵＴ２１の更新が特定のインデックスに集中し、かつ、その特定のインデックスに属するエントリへ格納されるべき同一のＬＵＴテーブルの更新が頻発した場合であっても、ストレージ装置１のレイテンシを悪化させることを防ぐことができる。また、ストレージ装置１全体として保持できるＬＵＴテーブルの数を増加させることができるので、ストレージ２０への書き込み頻度を下げることも達成される。
さらに、ＬＵＴキャッシュ２０１上においてＬＵＴ２１の更新を行った際、更新対象のＬＵＴテーブルが属するインデックスが、ダーティエントリで満たされることとなった場合、それらのダーティエントリの一部または全部をＬＵＴ用ＷＢ２０２に書き込むことで、クリーンエントリへ移行させる。大きなサイズのＬＵＴ用ＷＢ２０２を持っていることで、リフィルの遅延によるストレージ装置１のレイテンシの悪化を防ぐことができる。
また、第２実施形態で説明したＬＵＴ２１のためのキャッシュ制御を採用する場合、ストレージ２０からＬＵＴキャッシュ２０１へのリフィルがユーザデータの読み出し時のみ発生するので、ダーティエントリをＬＵＴキャッシュ２０１からライトバックする際の同期処理が不要となり、ＬＵＴ２１の制御が簡単になる。かつ、ＬＵＴ２１の更新のために、ユーザデータの読み出しのためのアドレス解決に必要なＬＵＴテーブルのキャッシュアウトを誘発することがないので、ユーザデータの読み出し時におけるＬＵＴテーブルのリフィルによるコマンド応答時間の増加を防ぐことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…ストレージ装置
２…ホスト
１０…コントローラ
１１…制御部
１２…ホストインターフェース（Ｉ／Ｆ）部
１３…ＮＡＮＤコントローラ
１４…ＤＭＡコントローラ
１５…ＬＵＴキャッシュ管理部
１６…ライトバッファ検索部
１７…リード／ライト部
１８…ＳＲＡＭ
２０…ストレージ
２１…ＬＵＴ
２２…ユーザデータ
５１…プロセッサ
５２…ＤＲＡＭ
５３…外部バスコントローラ、
１１１…ＣＰＵ
２０１…ＬＵＴキャッシュ
２０２…ＬＵＴ用ライトバッファ（ＷＢ）

Claims (16)

  1. ストレージと、
    ホストからの要求に応じて、前記ストレージへのデータの書き込みまたは前記ストレージからのデータの読み出しを制御するコントローラと、
    を具備し、
    前記コントローラは、
    前記ストレージに格納される、前記ストレージの論理アドレス空間と物理アドレス空間とを対応づけるアドレス変換テーブルの一部を一時的に格納するためのセットアソシアティブ方式のキャッシュ領域と、前記アドレス変換テーブルの更新部分を前記ストレージへ書き込むためのライトバッファ領域とを、前記ホスト内の第１メモリ上または前記コントローラ内の第２メモリ上に確保し、
    前記アドレス変換テーブルの更新を伴う要求を前記ホストから受信した場合、前記キャッシュ領域および前記ライトバッファ領域を検索して、前記アドレス変換テーブル中の更新対象部分が存在するか否かを判定し、
    前記更新対象部分が前記ストレージへの書き込みが完了していない更新中の状態で前記ライトバッファ領域に存在する場合、前記ライトバッファ領域上の前記更新対象部分を更新する、
    ストレージ装置。
  2. 前記コントローラは、前記更新対象部分が前記キャッシュ領域に存在する場合、前記キャッシュ領域上の前記更新対象部分を更新する請求項１に記載のストレージ装置。
  3. 前記コントローラは、前記更新対象部分が前記ライトバッファ領域および前記キャッシュ領域のいずれにも存在しない場合、前記更新対象部分を前記ストレージから読み出して前記キャッシュ領域へ書き込み、前記キャッシュ領域上において前記更新対象部分を更新する請求項１または２に記載のストレージ装置。
  4. 前記コントローラは、前記ライトバッファ領域上で更新した前記更新対象部分を前記ストレージに書き出した場合において、前記ライトバッファ領域上で更新した前記更新対象部分が更新前の状態で前記キャッシュ領域に存在した場合、前記ライトバッファ領域上で更新した前記更新対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込む請求項２または３に記載のストレージ装置。
  5. 前記コントローラは、前記更新対象部分が前記ライトバッファ領域に存在し、かつ、前記キャッシュ領域に存在する場合、前記ライトバッファ領域上で更新した前記更新対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込む請求項１に記載のストレージ装置。
  6. 前記コントローラは、前記更新対象部分が前記ライトバッファ領域に存在せず、かつ、前記キャッシュ領域に存在する場合、前記キャッシュ領域上の前記更新対象部分を前記キャッシュ領域から読み出して前記ライトバッファ領域へ書き込み、前記ライトバッファ領域上において前記更新対象部分を更新し、前記ライトバッファ領域上で更新した前記更新対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込む請求項５に記載のストレージ装置。
  7. 前記コントローラは、前記更新対象部分が前記ライトバッファ領域および前記キャッシュ領域のいずれにも存在しない場合、前記更新対象部分を前記ストレージから読み出して前記ライトバッファ領域へ書き込み、前記ライトバッファ領域上において前記更新対象部分を更新する請求項５または６に記載のストレージ装置。
  8. 前記コントローラは、前記ホストからの要求に応じて参照すべき前記アドレス変換テーブル中の参照対象部分が前記キャッシュ領域に存在しない場合、前記ライトバッファ領域を検索し、前記ライトバッファ領域に存在するならば、前記参照対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込み、前記ライトバッファ領域に存在しないならば、前記参照対象部分を前記ストレージから読み出して前記キャッシュ領域へ書き込む請求項１〜７のいずれか１項に記載のストレージ装置。
  9. ストレージの論理アドレス空間と物理アドレス空間とを対応づけるアドレス変換テーブルのキャッシュ制御方法であって、
    前記ストレージに格納されるアドレス変換テーブルの一部を一時的に格納するためのセットアソシアティブ方式のキャッシュ領域と、前記アドレス変換テーブルの更新部分を前記ストレージへ書き込むためのライトバッファ領域とを、前記ストレージよりも高速なメモリ上に確保することと、
    前記アドレス変換テーブルの更新を伴う要求をホストから受信した場合、前記キャッシュ領域および前記ライトバッファ領域を検索して、前記アドレス変換テーブル中の更新対象部分が存在するか否かを判定することと、
    前記更新対象部分が前記ライトバッファ領域に存在する場合、前記ライトバッファ領域上の前記更新対象部分を更新することと、
    を具備するキャッシュ制御方法。
  10. 前記更新対象部分が前記ライトバッファ領域に存在せず前記キャッシュ領域のみに存在する場合、前記キャッシュ領域上の前記更新対象部分を更新することを具備する請求項９に記載のキャッシュ制御方法。
  11. 前記更新対象部分が前記ライトバッファ領域および前記キャッシュ領域のいずれにも存在しない場合、前記更新対象部分を前記ストレージから読み出して前記キャッシュ領域へ書き込み、前記キャッシュ領域上において前記更新対象部分を更新することを具備する請求項９または１０に記載のキャッシュ制御方法。
  12. 前記キャッシュ領域のエントリが属するインデックスが、前記ストレージからの読み出し後に更新されて前記ストレージ上の前記アドレス変換テーブルとの間で内容が一致していない前記アドレス変換テーブルの一部を格納するエントリ、または、前記ストレージから前記アドレス変換テーブルの一部を読み出し中のエントリの一方または両方で満たされた場合、前記キャッシュ領域上の前記ストレージ上の前記アドレス変換テーブルとの間で内容が一致していない前記アドレス変換テーブルの一部を前記ライトバッファ領域に書き込み、前記前記ストレージ上の前記アドレス変換テーブルとの間で内容が一致していない前記アドレス変換テーブルの一部を格納するエントリを、前記ストレージ上の前記アドレス変換テーブルとの間で内容が一致している前記アドレス変換テーブルの一部を格納するエントリに移行させることを具備する請求項１０または１１に記載のキャッシュ制御方法。
  13. 前記ライトバッファ領域上で更新した前記更新対象部分を前記ライトバッファ領域から前記ストレージへ書き出した場合において、前記ライトバッファ領域上で更新した前記更新対象部分が更新前の状態で前記キャッシュ領域に存在した場合、前記ライトバッファ領域上で更新した前記更新対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込むことを具備する請求項９に記載のキャッシュ制御方法。
  14. 前記更新対象部分が前記ライトバッファ領域に存在せず、かつ、前記キャッシュ領域に存在する場合、前記キャッシュ領域上の前記更新対象部分を前記キャッシュ領域から読み出して前記ライトバッファ領域へ書き込み、前記ライトバッファ領域上において前記更新対象部分を更新し、更新後の前記更新対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込むことを具備する請求項１３に記載のキャッシュ制御方法。
  15. 前記更新対象部分が前記ライトバッファ領域および前記キャッシュ領域のいずれにも存在しない場合、前記更新対象部分を前記ストレージから読み出して前記ライトバッファ領域へ書き込み、前記ライトバッファ領域上において前記更新対象部分を更新することを具備する請求項１３または１４に記載のキャッシュ制御方法。
  16. 前記ホストからの要求に応じて参照すべき前記アドレス変換テーブル中の参照対象部分が前記キャッシュ領域に存在しない場合、前記ライトバッファ領域を検索し、前記ライトバッファ領域に存在するならば、前記参照対象部分を前記ライトバッファ領域から読み出して前記キャッシュ領域へ書き込み、前記ライトバッファ領域に存在しないならば、前記参照対象部分を前記ストレージから読み出して前記キャッシュ領域へ書き込むことを具備する請求項９〜１５のいずれか１項に記載のキャッシュ制御方法。
JP2020049112A 2020-03-19 2020-03-19 ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法 Pending JP2021149549A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020049112A JP2021149549A (ja) 2020-03-19 2020-03-19 ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法
US17/008,529 US11341042B2 (en) 2020-03-19 2020-08-31 Storage apparatus configured to manage a conversion table according to a request from a host

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020049112A JP2021149549A (ja) 2020-03-19 2020-03-19 ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法

Publications (1)

Publication Number Publication Date
JP2021149549A true JP2021149549A (ja) 2021-09-27

Family

ID=77747907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020049112A Pending JP2021149549A (ja) 2020-03-19 2020-03-19 ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法

Country Status (2)

Country Link
US (1) US11341042B2 (ja)
JP (1) JP2021149549A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540950A (zh) * 2023-07-05 2023-08-04 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118528B1 (fr) * 2020-12-28 2023-12-01 Commissariat Energie Atomique Module mémoire adapté à mettre en oeuvre des fonctions de calcul
US11449423B1 (en) * 2021-03-12 2022-09-20 Kioxia Corporation Enhancing cache dirty information
KR20220165128A (ko) * 2021-06-07 2022-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 데이터 처리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645866B2 (en) * 2010-09-20 2017-05-09 Qualcomm Incorporated Inter-processor communication techniques in a multiple-processor computing platform
US9268682B2 (en) 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
JP6018696B2 (ja) 2013-02-27 2016-11-02 株式会社日立製作所 半導体ストレージ
US9880939B2 (en) * 2015-09-04 2018-01-30 Toshiba Memory Corporation Memory system and information processing system
US11099760B2 (en) 2017-12-14 2021-08-24 Intel Corporation Background data refresh using a system timestamp in storage devices
US10754785B2 (en) 2018-06-28 2020-08-25 Intel Corporation Checkpointing for DRAM-less SSD
CN110955384B (zh) * 2018-09-26 2023-04-18 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540950A (zh) * 2023-07-05 2023-08-04 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法
CN116540950B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法

Also Published As

Publication number Publication date
US11341042B2 (en) 2022-05-24
US20210294738A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
JP2021149549A (ja) ストレージ装置およびアドレス変換テーブルのキャッシュ制御方法
JP6505132B2 (ja) メモリ容量圧縮を利用するメモリコントローラならびに関連するプロセッサベースのシステムおよび方法
US4774654A (en) Apparatus and method for prefetching subblocks from a low speed memory to a high speed memory of a memory hierarchy depending upon state of replacing bit in the low speed memory
CN102473138B (zh) 具有用于页面错误处理的闪存的扩展主存储器层次结构
KR101379596B1 (ko) Ｔｌｂ 프리페칭
TWI438628B (zh) 資料儲存系統及資料儲存媒介
US5434993A (en) Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories
US8122216B2 (en) Systems and methods for masking latency of memory reorganization work in a compressed memory system
EP2380084B1 (en) Method and apparatus for coherent memory copy with duplicated write request
JP5536658B2 (ja) バッファメモリ装置、メモリシステム及びデータ転送方法
JP3264319B2 (ja) バスブリッジ
US6502171B1 (en) Multiprocessor system bus with combined snoop responses explicitly informing snoopers to scarf data
JP2017138852A (ja) 情報処理装置、記憶装置およびプログラム
KR102665339B1 (ko) 변환 색인 버퍼 축출 기반 캐시 교체
US20080235477A1 (en) Coherent data mover
US20080055323A1 (en) Systems and methods for reducing latency for accessing compressed memory using stratified compressed memory architectures and organization
JPH08272693A (ja) 仮想アドレスについてのキャッシュ可能性属性ビットを備えた変換テーブル・エントリ及びそのビットを用いた仮想アドレスの参照方法並びにその仮想アドレスの参照装置
US11599483B2 (en) Dedicated cache-related block transfer in a memory system
WO2024066195A1 (zh) 缓存管理方法及装置、缓存装置、电子装置和介质
CN113015966A (zh) 压缩式计算机存储器访问
US20110167223A1 (en) Buffer memory device, memory system, and data reading method
US6349367B1 (en) Method and system for communication in which a castout operation is cancelled in response to snoop responses
US11029892B2 (en) Memory control apparatus and memory control method for swapping data based on data characteristics
US6587923B1 (en) Dual line size cache directory
JPH10307752A (ja) ２次レベルキャッシュメモリシステム