JP2021140508A - 情報処理システム、情報処理装置およびプログラム - Google Patents

情報処理システム、情報処理装置およびプログラム Download PDF

Info

Publication number
JP2021140508A
JP2021140508A JP2020038305A JP2020038305A JP2021140508A JP 2021140508 A JP2021140508 A JP 2021140508A JP 2020038305 A JP2020038305 A JP 2020038305A JP 2020038305 A JP2020038305 A JP 2020038305A JP 2021140508 A JP2021140508 A JP 2021140508A
Authority
JP
Japan
Prior art keywords
power supply
code
control unit
power
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020038305A
Other languages
English (en)
Other versions
JP6856884B1 (ja
Inventor
竜哉 志村
Tatsuya Shimura
竜哉 志村
博三 小泉
Hirozo Koizumi
博三 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2020038305A priority Critical patent/JP6856884B1/ja
Priority to US17/189,311 priority patent/US20210278888A1/en
Application granted granted Critical
Publication of JP6856884B1 publication Critical patent/JP6856884B1/ja
Publication of JP2021140508A publication Critical patent/JP2021140508A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system

Abstract

【課題】ユーザへの異常の通知を容易にすることができる。【解決手段】情報処理装置１０は、第１制御部１１と記憶部１２と第２制御部１３とを有する。記憶部１２および第２制御部１３は、第１電力供給によって電源１から電力が供給される。第１制御部１１は、第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって電源１から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、一連の処理の実行段階を示すコードを記憶部１２に出力する。第２制御部１３は、少なくとも、起動指示入力の前で第１電力供給が行われている間には、記憶部１２に記憶されたコードを外部出力ポート１４から出力可能である。デバッグボード２０は、表示部２１と処理部２２とを有する。処理部２２は、外部出力ポート１４からコードを取得し、コードに基づいた情報を表示部２１に表示させる。【選択図】図１

Description

本発明は、情報処理システム、情報処理装置、デバッグボードおよびプログラムに関する。
コンピュータは、起動時にＢＩＯＳ（Basic Input Output System）を実行することがある。コンピュータは、ＢＩＯＳを実行することで、コンピュータ内のデバイスやコンピュータに接続された周辺機器に異常が発生していないかの診断を行ってからＯＳ（Operating System）をブートする。このようなデバイスや周辺機器の診断を、ＰＯＳＴ（Power On Self Test）ということがある。
ＰＯＳＴに関する技術としては、例えば、起動時に装置内の障害を検出するプログラムの処理を高速化することおよび装置内の障害を検出する可能性を高めることができる情報処理装置が提案されている。
特開２０１７−１２２９９７号公報
ＰＯＳＴでは、コンピュータの各部分が順番に診断され、行った診断に対応するＰＯＳＴコードが出力される。ユーザがＰＯＳＴコードを確認することができれば、コンピュータのどこに異常が発生しているかを特定できる。
例えば、ディスプレイやあらかじめＢＩＯＳによって設定された出力ポートからＰＯＳＴコードを出力することで、ユーザにＰＯＳＴコードを確認させることが考えられる。しかしながら、ＰＯＳＴの実行中にコンピュータがシャットダウンしてしまうと、ディスプレイやＢＩＯＳによって設定された出力ポートからはＰＯＳＴコードが出力されない。よって、この場合、コンピュータは、異常発生箇所をユーザに通知することができない。
１つの側面では、本件は、ユーザへの異常の通知を容易にすることを目的とする。
１つの案では、情報処理装置とデバッグボードとを有する情報処理システムが提供される。情報処理装置は、記憶部と第１制御部と第２制御部とを有する。記憶部は、第１電力供給によって電源から電力が供給される。第１制御部は、第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、一連の処理の実行段階を示すコードを記憶部に出力する。第２制御部は、第１電力供給によって電源から電力が供給され、少なくとも、起動指示入力の前で第１電力供給が行われている間には、記憶部に記憶されたコードを外部出力ポートから出力可能である。デバッグボードは、表示部と処理部とを有する。処理部は、外部出力ポートからコードを取得し、コードに基づいた情報を表示部に表示させる。
１態様によれば、ユーザへの異常の通知を容易にすることができる。
第１の実施の形態に係る情報処理システムの一例を示す図である。 第２の実施の形態に係る情報処理システムの一例を示す図である。 ユーザ端末のハードウェアの一構成例を示す図である。 デバッグボードのハードウェアの一構成例を示す図である。 コネクタの一例を示す図である。 ユーザ端末およびデバッグボードの機能例を示すブロック図である。 ユーザ端末とデバッグボードとの間で送受信されるデータの一例を示す図である。 ユーザ端末からデバッグボードへのＰＯＳＴコードの送信方法の一例を示す図である。 起動時処理の手順の一例を示すフローチャートである。 接続時ＰＯＳＴコード表示処理の手順の一例を示すフローチャートである。 接続中ＰＯＳＴコード表示処理の手順の一例を示すフローチャートである。
以下、本実施の形態について図面を参照して説明する。なお各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。
〔第１の実施の形態〕
まず第１の実施の形態について説明する。
図１は、第１の実施の形態に係る情報処理システムの一例を示す図である。第１の実施の形態は、情報処理装置１０がＯＳのブート前に行う一連の処理の実行段階を示すコードがデバッグボード２０に表示されるものである。情報処理装置１０は、ユーザが操作するコンピュータである。情報処理装置１０は、電源１から電力を供給される。電源１は、情報処理装置１０の内部にあってもよいし外部にあってもよい。電源１は、例えば、情報処理装置１０のバッテリや商用電源である。
情報処理装置１０は、第１制御部１１と記憶部１２と第２制御部１３と外部出力ポート１４とを有する。記憶部１２および第２制御部１３は、電源１から電力が供給される（第１電力供給）。第１制御部１１は、第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって電源１から電力が供給される。起動指示入力は、情報処理装置１０を起動させるための入力である。起動指示入力は、例えば、ユーザによる情報処理装置１０の電源スイッチの押下操作である。このように、電源１は、起動指示入力に関わらず記憶部１２および第２制御部１３に電力を供給し、起動指示入力の後第１制御部１１に電力を供給する。
第１制御部１１は、情報処理装置１０を制御し、所要の処理を実行可能である。第１制御部１１は、例えば、情報処理装置１０が有するプロセッサまたは演算回路である。第１制御部１１は、オペレーティングシステム（ＯＳ）のブート前の一連の処理を実行する。ＯＳのブート前の一連の処理は、例えば、パワーオンセルフテスト（ＰＯＳＴ）である。
第１制御部１１は、ＯＳのブート前の一連の処理の実行段階を示すコードを記憶部１２に出力する。ＯＳのブート前の一連の処理の実行段階を示すコードは、例えば、ＰＯＳＴコードである。例えば、第１制御部１１は、ＯＳのブート前の一連の処理の１段階の処理を実行するときに、記憶部１２に記憶されたコードを、実行する１段階の処理に対応するコードに更新する。
記憶部１２は、第１制御部１１から出力されたコードを記憶しておくための記憶領域である。記憶部１２は、例えば、電源１から情報処理装置１０に供給される電力を制御するマイコンが有するバッファである。第２制御部１３は、第１制御部１１が起動していない場合でも動作可能であり、情報処理装置１０の一部の制御処理を実行可能である。第２制御部１３は、例えば、電源１から情報処理装置１０に供給される電力を制御するマイコンが有するプロセッサまたは演算回路である。
第２制御部１３は、少なくとも、起動指示入力の前で第１電力供給が行われている間には、記憶部１２に記憶されたコードを外部出力ポート１４から出力可能である。なお、第２制御部１３は、起動指示入力の後で第１電力供給が行われている間、記憶部１２に記憶されたコードを外部出力ポート１４から出力可能であってもよい。
外部出力ポート１４は、起動指示入力に関わらずデータを外部出力可能なポートである。外部出力ポート１４は、例えば、ＵＳＢ（Universal Serial Bus） Ｔｙｐｅ−Ｃコネクタである。外部出力ポート１４は、電力供給ラインと制御ラインとを含む。電力供給ラインは、第１電力供給が行われている間に電源１からデバッグボード２０に電力を供給するためのものである。つまり、電源１は、起動指示入力に関わらず、電力供給ラインを介してデバッグボード２０に電力を供給することができる。制御ラインからは、電源１からデバッグボード２０への電力供給を制御するためのデータが出力される。第２制御部１３は、記憶部１２に記憶されたコードを制御ラインから出力可能である。
デバッグボード２０は、表示部２１と処理部２２とを有する。表示部２１は、コードを表示するための機器である。表示部２１は、例えば、複数の７セグメントＬＥＤ（Light Emitting Diode）である。処理部２２は、デバッグボード２０を制御する。処理部２２は、例えば、マイコン内のプロセッサまたは演算回路である。処理部２２は、外部出力ポート１４からコードを取得する。そして、処理部２２は、取得したコードに基づいた情報を表示部２１に表示させる。例えば、処理部２２は、取得したコードを１６進数で示したものを表示部２１に表示させる。
例えば、表示部２１は、以下のように、情報処理装置１０とデバッグボード２０とが接続されたときに、コードを表示する。処理部２２は、情報処理装置１０とデバッグボード２０とが外部出力ポート１４を介して接続されると、情報処理装置１０とデバッグボード２０とが接続されたことを示す情報を情報処理装置１０に送信する。第２制御部１３は、情報処理装置１０とデバッグボード２０とが接続されたことを示す情報を受信すると、記憶部１２に記憶されたコードを外部出力ポート１４から出力する。そして、処理部２２は、外部出力ポート１４からコードを取得し、取得したコードに基づいた情報を表示部２１に表示させる。
また、例えば、表示部２１は、以下のように、第１制御部１１がＯＳのブート前の一連の処理を実行中にリアルタイムでコードを表示する。第２制御部１３は、第１制御部１１がＯＳのブート前の一連の処理を実行中に、記憶部１２に記憶されたコードが更新されると、記憶部１２に記憶されたコードを外部出力ポート１４から出力する。そして、処理部２２は、コードを取得し、取得したコードに基づいた情報を表示部２１に表示させる。
第１の実施の形態の情報処理システムによれば、第１電力供給が行われている間に起動指示入力に応じて電源１から電力が供給される第１制御部１１は、ＯＳのブート前の一連の処理を実行し、一連の処理の実行段階を示すコードを記憶部１２に出力する。また、第１電力供給によって電源１から電力が供給される第２制御部１３は、少なくとも、起動指示入力の前で第１電力供給が行われている間には、記憶部１２に記憶されたコードを外部出力ポート１４から出力可能である。そして、処理部２２は、外部出力ポート１４からコードを取得し、コードに基づいた情報を表示部２１に表示させる。これにより、第１の実施の形態の情報処理システムは、第１制御部１１が起動していなくても、ＯＳのブート前の一連の処理の実行段階を示すコードをユーザに確認させることができる。よって、第１の実施の形態の情報処理システムは、ユーザへの異常の通知を容易にすることができる。
また、外部出力ポート１４は、第１電力供給が行われている間に電源１からデバッグボード２０に電力を供給するための電力供給ラインと、電源１からデバッグボード２０への電力供給を制御するためのデータが出力される制御用ラインとを含む。第２制御部１３は、記憶部１２に記憶されたコードを制御用ラインから出力可能である。このように、電力供給の制御用ラインからコードが送信されるため、情報処理装置１０は、備える部品数を少なくして、簡便にデバッグボード２０にコードを送信することができる。
また、処理部２２は、情報処理装置１０とデバッグボード２０とが外部出力ポート１４を介して接続されると、情報処理装置１０とデバッグボード２０とが接続されたことを示す情報を情報処理装置１０に送信する。そして、第２制御部１３は、情報処理装置１０とデバッグボード２０とが接続されたことを示す情報を受信すると、記憶部１２に記憶されたコードを外部出力ポート１４から出力する。これにより、第１の実施の形態の情報処理システムは、情報処理装置１０とデバッグボード２０とが接続されることで、前回行われたＯＳのブート前の一連の処理の実行段階を示すコードをユーザに確認させることができる。
また、第２制御部１３は、起動指示入力の後で第１電力供給が行われている間も、記憶部１２に記憶されたコードを外部出力ポート１４から出力可能である。これにより、第１制御部１１が起動している場合でも、ＯＳのブート前の一連の処理の実行段階を示すコードをユーザに確認させることができる。
また、第１制御部１１がＯＳのブート前の一連の処理の１段階の処理を実行するときに、記憶部１２に記憶されたコードを１段階の処理に対応するコードに更新すると、第２制御部１３は、記憶部１２に記憶されたコードを外部出力ポート１４から出力する。これにより、第１の実施の形態の情報処理システムは、ＯＳのブート前の一連の処理の実行中に、異常の発生をリアルタイムでユーザに通知することができる。
〔第２の実施の形態〕
次に第２の実施の形態について説明する。第２の実施の形態は、ユーザ端末がＰＯＳＴを実行し、ＰＯＳＴコードをデバッグボードに表示するものである。ＰＯＳＴは、コンピュータがＯＳをブートする前に実行する処理であり、例えば、メモリなどのデバイスが正常であるかの検証、デバイスの検出、デバイスの初期化などが含まれる。ＰＯＳＴコードは、例えば、１６進数２桁で示され、ＰＯＳＴに含まれる処理のいずれかに対応する。ＰＯＳＴは、第１の実施の形態に示した、ＯＳのブート前の一連の処理の一例であり、ＰＯＳＴコードは、第１の実施の形態に示した、一連の処理の実行段階を示すコードの一例である。
図２は、第２の実施の形態に係る情報処理システムの一例を示す図である。第２の実施の形態の情報処理システムは、ユーザ端末１００およびデバッグボード２００を有する。ユーザ端末１００とデバッグボード２００とは、ケーブル３１を介して接続されている。ケーブル３１は、ＵＳＢ Ｔｙｐｅ−Ｃケーブルである。
ユーザ端末１００は、ユーザが操作するコンピュータである。ユーザ端末１００は、起動するときにＰＯＳＴを実行する。ユーザ端末１００は、ＰＯＳＴコードをデバッグボード２００に送信する。デバッグボード２００は、ユーザ端末１００から受信したＰＯＳＴコードを７セグメントＬＥＤに表示する。
図３は、ユーザ端末のハードウェアの一構成例を示す図である。ユーザ端末１００は、電源１０１、電源スイッチ１０２、スイッチ回路１０３、電源制御マイコン１１０、ＰＤ（Power Delivery）コントローラ１３０およびＴｙｐｅ−Ｃコネクタ１４０を有する。また、ユーザ端末１００は、ＳｏＣ（System on a Chip）１２０と、ＳｏＣ１２０にバス１２０ｉを介して接続される周辺機器とを有する。
電源１０１は、ユーザ端末１００に電力を供給する。電源１０１は、例えば、ユーザ端末１００のバッテリや商用電源である。なお、電源１０１は、ユーザ端末１００の外部に設けられていてもよい。電源スイッチ１０２は、ユーザ端末１００を起動させるためのスイッチである。スイッチ回路１０３は、ＳｏＣ１２０と、ＳｏＣ１２０にバス１２０ｉを介して接続される周辺機器とに供給される電力を制御するためのスイッチ回路であり、電源制御マイコン１１０によって制御される。
電源制御マイコン１１０は、電源１０１からユーザ端末１００への電力供給を制御するマイコンである。電源制御マイコン１１０は、電源スイッチ１０２が押下される前から電源１０１から電力が供給されている。電源１０１から電源制御マイコン１１０への電力供給は、第１の実施の形態に示した第１電力供給の一例である。電源制御マイコン１１０は、電源スイッチ１０２が押下されると、電源１０１からＳｏＣ１２０と、ＳｏＣ１２０にバス１２０ｉを介して接続される周辺機器とに電力が供給されるようにスイッチ回路１０３を制御する。電源１０１からＳｏＣ１２０への電力供給は、第１の実施の形態に示した第２電力供給の一例である。
電源制御マイコン１１０は、プロセッサ１１０ａによって全体が制御されている。プロセッサ１１０ａには、バス１１０ｅを介してメモリ１１０ｂ、不揮発性メモリ１１０ｃおよびバッファ１１０ｄが接続されている。プロセッサ１１０ａは、マルチプロセッサであってもよい。プロセッサ１１０ａは、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、またはＤＳＰ（Digital Signal Processor）である。プロセッサ１１０ａがプログラムを実行することで実現する機能の少なくとも一部を、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現してもよい。
メモリ１１０ｂは、電源制御マイコン１１０の主記憶装置として使用される。メモリ１１０ｂには、プロセッサ１１０ａに実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１１０ｂには、プロセッサ１１０ａによる処理に利用する各種データが格納される。メモリ１１０ｂとしては、例えばＲＡＭ（Random Access Memory）などの揮発性の半導体記憶装置が使用される。
不揮発性メモリ１１０ｃは、内蔵した記録媒体に対して、電気的または磁気的にデータの書き込みおよび読み出しを行う。不揮発性メモリ１１０ｃは、電源制御マイコン１１０の補助記憶装置として使用される。不揮発性メモリ１１０ｃには、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、不揮発性メモリ１１０ｃとしては、例えばフラッシュメモリを使用することができる。バッファ１１０ｄは、電源制御マイコン１１０に受け渡すデータを一時的に記憶しておくためのバッファである。
ＳｏＣ１２０は、プロセッサ１２０ａおよびメモリ１２０ｂを有する。プロセッサ１２０ａは、ユーザ端末１００全体を制御する。プロセッサ１２０ａは、マルチプロセッサであってもよい。プロセッサ１２０ａは、例えばＣＰＵ、ＭＰＵ、またはＤＳＰである。プロセッサ１２０ａがプログラムを実行することで実現する機能の少なくとも一部を、ＡＳＩＣ、ＰＬＤなどの電子回路で実現してもよい。
メモリ１２０ｂは、ユーザ端末１００の主記憶装置として使用される。メモリ１２０ｂには、プロセッサ１２０ａに実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１２０ｂには、プロセッサ１２０ａによる処理に利用する各種データが格納される。メモリ１２０ｂとしては、例えばＲＡＭなどの揮発性の半導体記憶装置が使用される。
バス１２０ｉに接続されている周辺機器としては、ストレージ装置１２０ｃ、フラッシュメモリ１２０ｄ、グラフィック処理装置１２０ｅ、入力インタフェース１２０ｆ、媒体リーダ１２０ｇおよびネットワークインタフェース１２０ｈがある。
ストレージ装置１２０ｃは、内蔵した記録媒体に対して、電気的または磁気的にデータの書き込みおよび読み出しを行う。ストレージ装置１２０ｃは、ユーザ端末１００の補助記憶装置として使用される。ストレージ装置１２０ｃには、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、ストレージ装置１２０ｃとしては、例えばＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）を使用することができる。
フラッシュメモリ１２０ｄは、内蔵した記録媒体に対して、電気的にデータの書き込みおよび読み出しを行う。フラッシュメモリ１２０ｄには、ＢＩＯＳが格納される。フラッシュメモリ１２０ｄ内のＢＩＯＳは、プロセッサ１２０ａによってメモリ１２０ｂにロードされて、実行される。
グラフィック処理装置１２０ｅには、モニタ４１が接続されている。グラフィック処理装置１２０ｅは、プロセッサ１２０ａからの命令に従って、画像をモニタ４１の画面に表示させる。モニタ４１としては、有機ＥＬ（Electro Luminescence）を用いた表示装置や液晶表示装置などがある。
入力インタフェース１２０ｆは、ユーザ端末１００に接続された入力デバイス４２から入力信号を取得し、プロセッサ１２０ａに出力する。入力デバイス４２としては、マウス・タッチパネル・タッチパッド・トラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、ユーザ端末１００に、複数の種類の入力デバイスが接続されていてもよい。
媒体リーダ１２０ｇは、記録媒体４３に記録されたプログラムやデータを読み取る読み取り装置である。記録媒体４３として、例えば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）が含まれる。
ネットワークインタフェース１２０ｈは、ネットワーク４０に接続されている。ネットワークインタフェース１２０ｈは、ネットワーク４０を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
ＰＤコントローラ１３０は、Ｔｙｐｅ−Ｃコネクタ１４０を介した電力の供給を制御する。ＰＤコントローラ１３０は、電源スイッチ１０２が押下される前から電源１０１から電力が供給されている。ＰＤコントローラ１３０は、Ｔｙｐｅ−Ｃコネクタ１４０に接続されたケーブル３１を介してデバッグボード２００に電源１０１から供給される電力を制御する。なお、Ｔｙｐｅ−Ｃコネクタ１４０は、ＵＳＢ ＰＤの規格に準拠する。
ユーザ端末１００は、以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、第１の実施の形態に示した情報処理装置１０も、図３に示したユーザ端末１００と同様のハードウェアにより実現することができる。また、電源スイッチ１０２の押下は、第１の実施の形態に示した、起動指示入力の一例である。また、プロセッサ１１０ａは、第１の実施の形態に示した第２制御部１３の一例である。また、バッファ１１０ｄは、第１の実施の形態に示した記憶部１２の一例である。また、プロセッサ１２０ａは、第１の実施の形態に示した第１制御部１１の一例である。また、Ｔｙｐｅ−Ｃコネクタ１４０は、第１の実施の形態に示した外部出力ポート１４の一例である。
ユーザ端末１００は、例えば、コンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。ユーザ端末１００に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、ユーザ端末１００に実行させるプログラムを不揮発性メモリ１１０ｃやストレージ装置１２０ｃに格納しておくことができる。プロセッサ１１０ａは、不揮発性メモリ１１０ｃ内のプログラムの少なくとも一部をメモリ１１０ｂにロードし、プログラムを実行する。プロセッサ１２０ａは、ストレージ装置１２０ｃ内のプログラムの少なくとも一部をメモリ１２０ｂにロードし、プログラムを実行する。
また、ユーザ端末１００に実行させるプログラムを、記録媒体４３に記録しておくこともできる。記録媒体４３に格納されたプログラムは、例えばプロセッサ１２０ａからの制御により、不揮発性メモリ１１０ｃまたはストレージ装置１２０ｃにインストールされた後、実行可能となる。また、プロセッサ１１０ａ，１２０ａが、記録媒体４３から直接プログラムを読み出して実行することもできる。
図４は、デバッグボードのハードウェアの一構成例を示す図である。デバッグボード２００は、マイコン２１０、７セグメントＬＥＤ２２０、ＰＤコントローラ２３０およびＴｙｐｅ−Ｃコネクタ２４０を有する。
マイコン２１０は、デバッグボード２００全体を制御する。マイコン２１０は、プロセッサ２１０ａによって制御されている。プロセッサ２１０ａには、バス２１０ｅを介してメモリ２１０ｂ、不揮発性メモリ２１０ｃおよびバッファ２１０ｄが接続されている。プロセッサ２１０ａは、マルチプロセッサであってもよい。プロセッサ２１０ａは、例えばＣＰＵ、ＭＰＵ、またはＤＳＰである。プロセッサ２１０ａがプログラムを実行することで実現する機能の少なくとも一部を、ＡＳＩＣ、ＰＬＤなどの電子回路で実現してもよい。
メモリ２１０ｂは、マイコン２１０の主記憶装置として使用される。メモリ２１０ｂには、プロセッサ２１０ａに実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ２１０ｂには、プロセッサ２１０ａによる処理に利用する各種データが格納される。メモリ２１０ｂとしては、例えばＲＡＭなどの揮発性の半導体記憶装置が使用される。
不揮発性メモリ２１０ｃは、内蔵した記録媒体に対して、電気的または磁気的にデータの書き込みおよび読み出しを行う。不揮発性メモリ２１０ｃは、マイコン２１０の補助記憶装置として使用される。不揮発性メモリ２１０ｃには、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、不揮発性メモリ２１０ｃとしては、例えばフラッシュメモリを使用することができる。バッファ２１０ｄは、マイコン２１０に受け渡すデータを一時的に記憶しておくためのバッファである。
７セグメントＬＥＤ２２０は、プロセッサ２１０ａからの命令に従って１以上の英数字を表示する。７セグメントＬＥＤ２２０は、７つのセグメントのうち、プロセッサ２１０ａによって指定されたセグメントを点灯させ、点灯しているセグメントの組み合わせで１つの英数字を表す。
ＰＤコントローラ２３０は、Ｔｙｐｅ−Ｃコネクタ２４０を介して供給された電力を、デバッグボード２００全体に供給する。なお、Ｔｙｐｅ−Ｃコネクタ２４０は、ＵＳＢ ＰＤの規格に準拠する。
デバッグボード２００は、以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、第１の実施の形態に示したデバッグボード２０も、図４に示したデバッグボード２００と同様のハードウェアにより実現することができる。また、プロセッサ２１０ａは、第１の実施の形態に示した処理部２２の一例である。また、７セグメントＬＥＤ２２０は、第１の実施の形態に示した表示部２１の一例である。
デバッグボード２００は、例えば、コンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。デバッグボード２００に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、デバッグボード２００に実行させるプログラムを不揮発性メモリ２１０ｃに格納しておくことができる。プロセッサ２１０ａは、不揮発性メモリ２１０ｃ内のプログラムの少なくとも一部をメモリ２１０ｂにロードし、プログラムを実行する。
また、デバッグボード２００に実行させるプログラムを、可搬型記録媒体に記録しておくこともできる。デバッグボード２００に接続された、ユーザ端末１００等の他の情報処理装置に接続された可搬型記録媒体に格納されたプログラムは、例えば、他の情報処理装置の制御により、不揮発性メモリ２１０ｃにインストールされた後、実行可能となる。またプロセッサ２１０ａが、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
次に、Ｔｙｐｅ−Ｃコネクタ１４０について説明する。
図５は、コネクタの一例を示す図である。Ｔｙｐｅ−Ｃコネクタ１４０は、ＣＣ（Configuration Channel）１ピン１４１ａ、ＣＣ２ピン１４１ｂ、ＶＢＵＳピン１４２ａ，１４２ｂ、伝送用ピン１４３，１４４ａ，１４４ｂ、ＧＮＤ（GrouND）ピン１４５ａ，１４５ｂ、ＳＢＵ１ピン１４６ａおよびＳＢＵ２ピン１４６ｂを有する。
ＣＣ１ピン１４１ａまたはＣＣ２ピン１４１ｂからは、電源１０１からデバッグボード２００への電力供給をＰＤコントローラ１３０が制御するためのデータが送信される。なお、ＰＤコントローラ１３０による電力供給を制御するためのデータの送信をＣＣ通信ということがある。ＣＣ１ピン１４１ａおよびＣＣ２ピン１４１ｂの何れのピンがＣＣ通信に利用されるかは、Ｔｙｐｅ−Ｃコネクタ１４０にケーブル３１が挿入される向きで決定される。また、ＣＣ１ピン１４１ａおよびＣＣ２ピン１４１ｂのうち、ＣＣ通信に利用されないピンは、ケーブル３１への電力供給に用いられる。以下では、ＣＣ１ピン１４１ａがＣＣ通信に用いられ、ＣＣ２ピン１４１ｂがケーブル３１への電力供給に用いられるものとする。なお、ＰＤコントローラ１３０は、ＣＣ１ピン１４１ａからＶＤＭ（Vendor Defined Message）も送信可能である。
ＶＢＵＳピン１４２ａ，１４２ｂは、電源１０１からデバッグボード２００へ電力供給を行うために用いられる。例えば、電源１０１は、ＰＤコントローラ１３０がＣＣ通信によって決定した電流値や電圧値で、ＶＢＵＳピン１４２ａ，１４２ｂを介してデバッグボード２００へ電力を供給する。
伝送用ピン１４３，１４４ａ，１４４ｂは、データの伝送に用いられるピンである。ＧＮＤピン１４５ａ，１４５ｂは、ＧＮＤとして用いられるピンである。ＳＢＵ１ピン１４６ａおよびＳＢＵ２ピン１４６ｂは、ＵＳＢ Ｔｙｐｅ−Ｃとは異なるプロトコルでデータを送信するために用いられるピンである。
なお、ＣＣ１ピン１４１ａは、第１の実施の形態に示した、制御用ラインの一例であり、ＶＢＵＳピン１４２ａ，１４２ｂは、第１の実施の形態に示した、電力供給ラインの一例である。また、Ｔｙｐｅ−Ｃコネクタ２４０もＴｙｐｅ−Ｃコネクタ１４０と同様のピンを有する。また、Ｔｙｐｅ−Ｃコネクタ２４０もＣＣ１ピンがＣＣ通信に用いられるものとする。
次に、第２の実施の形態の情報処理システムに含まれる各装置の機能について詳細に説明する。
図６は、ユーザ端末およびデバッグボードの機能例を示すブロック図である。ユーザ端末１００の電源制御マイコン１１０は、起動処理部１１１、接続制御部１１２およびコード送信部１１３を有する。起動処理部１１１、接続制御部１１２およびコード送信部１１３は、メモリ１１０ｂに記憶されたプログラムをプロセッサ１１０ａが実行することで実現される。起動処理部１１１は、電源スイッチ１０２の押下操作を検出すると、電源１０１からＳｏＣ１２０に電力が供給されるようにスイッチ回路１０３を制御する。
接続制御部１１２は、デバッグボード２００との接続を制御する。例えば、接続制御部１１２は、ユーザ端末１００にＴｙｐｅ−Ｃコネクタ１４０を介してデバイスが接続されると、接続されたデバイスが所定のベンダのデバイスであるか否かを接続されたデバイスに問合わせる。接続制御部１１２は、接続されたデバイスが所定のベンダのデバイスであるという応答を受信した場合、所定のベンダのデバイスについて定められた通信で、接続されたデバイスにデバイスの種類を問合わせる。接続制御部１１２は、接続されたデバイスの種類がデバッグボードであるという応答を受信した場合、ユーザ端末１００とデバッグボード２００とが接続したと検出する。
コード送信部１１３は、ＰＤコントローラ１３０に、バッファ１１０ｄに記憶されたＰＯＳＴコードをＣＣ１ピン１４１ａを介してデバッグボード２００へ送信させる。例えば、コード送信部１１３は、接続制御部１１２がユーザ端末１００とデバッグボード２００とが接続したと検出した場合、ＰＤコントローラ１３０に、バッファ１１０ｄに記憶されたＰＯＳＴコードをデバッグボード２００へ送信させる。また、例えば、コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新された場合、ＰＤコントローラ１３０に、バッファ１１０ｄに記憶されたＰＯＳＴコードをデバッグボード２００へ送信させる。
ユーザ端末１００のＳｏＣ１２０は、ＰＯＳＴ処理部１２１およびブート処理部１２２を有する。ＰＯＳＴ処理部１２１およびブート処理部１２２は、プロセッサ１２０ａがＢＩＯＳを実行することで実現される。
ＰＯＳＴ処理部１２１は、ＰＯＳＴを実行する。ＰＯＳＴ処理部１２１が実行するＰＯＳＴは、例えば、メモリ１２０ｂなどのデバイスが正常であるかの検証、デバイスの検出、デバイスの初期化などを含む。また、ＰＯＳＴ処理部１２１は、実行する処理に応じたＰＯＳＴコードをバッファ１１０ｄに出力する。例えば、ＰＯＳＴ処理部１２１は、ＰＯＳＴの１段階の処理（１段階のＰＯＳＴ処理）を実行するたびに、バッファ１１０ｄに記憶されたＰＯＳＴコードを、実行する処理に対応するＰＯＳＴコードに更新する。
ブート処理部１２２は、ＰＯＳＴ処理部１２１によるＰＯＳＴが終了すると、ＯＳをブートする。例えば、ブート処理部１２２は、ストレージ装置１２０ｃのＯＳが記憶された領域を特定し、ＯＳをメモリ１２０ｂにロードする。
デバッグボード２００のマイコン２１０は、接続制御部２１１および表示制御部２１２を有する。接続制御部２１１および表示制御部２１２は、メモリ２１０ｂに記憶されたプログラムをプロセッサ２１０ａが実行することで実現される。
接続制御部２１１は、ユーザ端末１００との接続を制御する。例えば、接続制御部２１１は、ユーザ端末１００からベンダの問い合わせを受信した場合、デバッグボード２００が所定のベンダのデバイスであることを示す情報をユーザ端末１００に送信する。また、例えば、接続制御部２１１は、ユーザ端末１００からデバイスの種類の問い合わせを受信した場合、デバッグボード２００のデバイスの種類がデバッグボードであるという情報をユーザ端末１００に送信する。表示制御部２１２は、ユーザ端末１００から受信したＰＯＳＴコードを１６進数で７セグメントＬＥＤ２２０に表示させる。なお、図６に示した各要素間を接続する線は通信経路の一部を示すものであり、図示した通信経路以外の通信経路も設定可能である。
次に、ユーザ端末とデバッグボードとの間で送受信されるＶＤＭについて説明する。
図７は、ユーザ端末とデバッグボードとの間で送受信されるデータの一例を示す図である。ＶＤＭ３００は、ヘッダ３１０、ＶＤＭヘッダ３２０およびＶＤＯ（Vendor Data Object）３３０を有する。ヘッダ３１０は、ＶＤＭ３００のヘッダである。
ＶＤＭヘッダ３２０は、ＶＩＤ（Vendor ID）３２１、ＶＤＭタイプ３２２およびベンダ利用領域３２３を有する。ＶＩＤ３２１には、ベンダを示すＩＤが格納される。ＶＤＭタイプ３２２には、ＶＤＭ３００のタイプを示す情報が格納される。例えば、ＶＤＭタイプ３２２は、１ビットの情報である。ＶＤＭタイプ３２２が「０」であれば、ＶＤＭ３００は、ＵＶＤＭ（Unstructured VDM）である。また、ＶＤＭタイプ３２２が「１」であれば、ＶＤＭ３００は、ＳＶＤＭ（Structured VDM）である。ベンダ利用領域３２３は、ベンダによって設定可能な領域である。ＶＤＯ３３０には、送信するデータが格納される。
例えば、コード送信部１１３は、ＶＤＭタイプ３２２が「０」であり、ＰＯＳＴコードであることを示す情報をベンダ利用領域３２３に格納し、ＰＯＳＴコードをＶＤＯ３３０に格納したＶＤＭ３００をデバッグボード２００に送信する。これにより、コード送信部１１３は、ポストコードを示すＵＶＤＭをデバッグボード２００に送信することができる。なお、ＰＯＳＴコードであることを示す情報は、例えば、所定の領域への書き込み命令である。
次に、ユーザ端末１００がデバッグボード２００へＰＯＳＴコードを送信する方法について説明する。
図８は、ユーザ端末からデバッグボードへのＰＯＳＴコードの送信方法の一例を示す図である。以下では、ユーザ端末１００がＰＯＳＴを実行しているときに、デバッグボード２００がＰＯＳＴコードをリアルタイムで表示する例を示す。
ＳｏＣ１２０のＰＯＳＴ処理部１２１は、１段階のＰＯＳＴ処理を実行する際に、電源制御マイコン１１０のバッファ１１０ｄにＰＯＳＴコードを出力する。例えば、ＰＯＳＴ処理部１２１は、ｅＳＰＩ（enhanced Serial Peripheral Interface）などの規格のバスを介して、バッファ１１０ｄにＰＯＳＴコードを書き込む。
電源制御マイコン１１０のコード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されると、ＰＤコントローラ１３０にＰＯＳＴコードを送信させる。例えば、コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されると、Ｉ2Ｃ（登録商標）などの規格のバスを介して、ＰＤコントローラ１３０にＰＯＳＴコードを示すＵＶＤＭを通知する。ＰＤコントローラ１３０は、ＰＯＳＴコードを示すＵＶＤＭを、ＣＣ１ピン１４１ａを介して出力する。すると、ＰＤコントローラ２３０は、ケーブル３１とＴｙｐｅ−Ｃコネクタ２４０のＣＣ１ピンとを介してＵＶＤＭを取得する。なお、ＰＤコントローラ１３０，２３０間で、ＣＣ１ピンを介してＵＶＤＭを送受信させることを、ＵＶＤＭ通信ということがある。
マイコン２１０の表示制御部２１２は、Ｉ2Ｃなどの規格のバスを介して、ＰＤコントローラ２３０からＰＯＳＴコードを示すＵＶＤＭを取得する。そして、表示制御部２１２は、ＵＶＤＭに示されるＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。
このように、コード送信部１１３は、ＵＶＤＭ通信によって、デバッグボード２００にＰＯＳＴコードを送信することができる。ＵＶＤＭ通信は、ＰＤコントローラ１３０，２３０を介して行われるため、ＳｏＣ１２０に電力が供給されていなくても、実行される。よって、コード送信部１１３は、ＳｏＣ１２０に電力が供給されているか否かに関わらずデバッグボード２００にＰＯＳＴコードを送信することができる。
ところで、ＰＯＳＴコードを端末の外部に出力する他の方法としては、ＰＯＳＴコードを示すＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）信号をＵＳＢ Ｔｙｐｅ−Ａコネクタを介して出力する方法が考えられる。ＵＡＲＴ信号を用いてＰＯＳＴコードを出力する他のユーザ端末は、ＵＳＢ Ｔｙｐｅ−Ａのデータ信号が伝送されるラインに、ＵＡＲＴ信号を伝送するための部品を有する。これに対して、コード送信部１１３は、電力供給を制御するデータを伝送するための（ＣＣ通信のための）ＣＣ１ピン１４１ａからＰＯＳＴコードを示すＵＶＤＭを出力する。よって、ユーザ端末１００は、備える部品数を少なくして、簡便にデバッグボード２００にＰＯＳＴコードを送信することができる。
また、ＵＳＢ Ｔｙｐｅ−Ａコネクタは、コンピュータ本体の電源が入っていない場合に動作しない。つまり、他のユーザ端末は、本体に電力が供給されていない場合にＰＯＳＴコードを出力できない。これに対して、コード送信部１１３は、ＳｏＣ１２０に電力が供給されていない場合でも、デバッグボード２００にＰＯＳＴコードを送信することができる。よって、ユーザ端末１００は、ＰＯＳＴの際中に異常が発生し、本体がシャットダウンしてしまった場合でも、ＰＯＳＴコードをデバッグボード２００に送信することができる。
以下、ユーザ端末１００の起動時の処理の手順について、詳細に説明する。
図９は、起動時処理の手順の一例を示すフローチャートである。以下、図９に示す処理をステップ番号に沿って説明する。
［ステップＳ１１］起動処理部１１１は、電源スイッチ１０２の押下操作を検出すると、電源１０１からＳｏＣ１２０に電力が供給されるようにスイッチ回路１０３を制御し、ＳｏＣ１２０を起動させる。
［ステップＳ１２］ＰＯＳＴ処理部１２１は、次に実行する処理に応じたＰＯＳＴコードをバッファ１１０ｄに出力する。例えば、ＰＯＳＴ処理部１２１は、バッファ１１０ｄに記憶されたＰＯＳＴコードを、実行する処理に対応するＰＯＳＴコードに更新する。
［ステップＳ１３］ＰＯＳＴ処理部１２１は、ステップＳ１２で出力したＰＯＳＴコードに対応する１段階のＰＯＳＴ処理を実行する。ＰＯＳＴ処理部１２１が実行する１段階のＰＯＳＴ処理は、例えば、メモリ１２０ｂなどのデバイスが正常であるかの検証、デバイスの検出、デバイスの初期化等である。
［ステップＳ１４］ＰＯＳＴ処理部１２１は、ステップＳ１３で実行した１段階のＰＯＳＴ処理がＰＯＳＴの最後の処理であるか否かを判定する。ＰＯＳＴ処理部１２１は、ステップＳ１３で実行した１段階のＰＯＳＴ処理がＰＯＳＴの最後の処理であると判定した場合、処理をステップＳ１５に進める。また、ＰＯＳＴ処理部１２１は、ステップＳ１３で実行した１段階のＰＯＳＴ処理がＰＯＳＴの最後の処理ではないと判定した場合、処理をステップＳ１２に進める。
［ステップＳ１５］ブート処理部１２２は、ＯＳをブートする。例えば、ブート処理部１２２は、ストレージ装置１２０ｃのＯＳが記憶された領域を特定し、ＯＳをメモリ１２０ｂにロードする。
このように、ブート処理部１２２によるＯＳのブートの前に、ＰＯＳＴ処理部１２１は、ＰＯＳＴを実行する。また、ＰＯＳＴ処理部１２１は、１段階のＰＯＳＴ処理が終了すると、次に実行する処理に対応するＰＯＳＴコードをバッファ１１０ｄに出力する。これにより、ブート処理部１２２によってＯＳがブートされた場合、バッファ１１０ｄは、ＰＯＳＴの最後の処理に対応するＰＯＳＴコードを記憶する。また、ＰＯＳＴが途中で止まった場合、バッファ１１０ｄは、ＰＯＳＴが止まったときに実行中であった処理に対応するＰＯＳＴコードを記憶する。
次に、ユーザ端末１００およびデバッグボード２００によるＰＯＳＴコード表示処理の手順について、詳細に説明する。
図１０は、接続時ＰＯＳＴコード表示処理の手順の一例を示すフローチャートである。以下、図１０に示す処理をステップ番号に沿って説明する。
［ステップＳ２１］ユーザ端末１００のＰＤコントローラ１３０は、電源１０１にデバッグボード２００へ電力を供給させる。例えば、ＰＤコントローラ１３０は、ＣＣ１ピン１４１ａを介したデバッグボード２００のＰＤコントローラ２３０とのＣＣ通信により、電流値、電圧値等を決定する。そして、電源１０１は、ＣＣ通信によって決定された電流値や電圧値で、ＶＢＵＳピン１４２ａ，１４２ｂを介してデバッグボード２００へ電力を供給する。
［ステップＳ２２］ユーザ端末１００の接続制御部１１２は、デバッグボード２００にベンダＩＤを問合わせる。
［ステップＳ２３］デバッグボード２００の接続制御部２１１は、デバッグボード２００のベンダＩＤを示す情報をユーザ端末１００に送信する。例えば、接続制御部２１１は、ＶＩＤ３２１が所定のベンダに対応するＩＤを示すＶＤＭ３００をＵＶＤＭ通信によって、ユーザ端末１００に送信する。
［ステップＳ２４］接続制御部１１２は、所定のベンダのデバイスが接続されたか否かを判定する。例えば、接続制御部１１２は、ステップＳ２３でデバッグボード２００から取得したＶＤＭ３００のＶＩＤ３２１が所定のベンダのＩＤを示す場合、所定のベンダのデバイスが接続されたと判定する。接続制御部１１２は、所定のベンダのデバイスが接続されたと判定した場合、処理をステップＳ２５に進める。また、接続制御部１１２は、所定のベンダ以外のベンダのデバイスが接続されたと判定した場合、処理を終了する。
［ステップＳ２５］接続制御部１１２は、デバッグボード２００にデバイスの種類を問合わせる。例えば、接続制御部１１２は、所定のベンダのデバイスについて定められた通信方法で、デバッグボード２００にデバイスの種類を問合わせる。
［ステップＳ２６］接続制御部２１１は、デバッグボード２００のデバイスの種類をユーザ端末１００に送信する。例えば、接続制御部２１１は、ベンダ利用領域３２３にデバイスの種類がデバッグボードであることを示す情報が格納されているＶＤＭ３００をＵＶＤＭ通信によって、ユーザ端末１００に送信する。なお、接続制御部２１１がステップＳ２３およびステップＳ２６で送信するＶＤＭ３００は、第１の実施の形態に示した、情報処理装置１０とデバッグボード２０とが接続されたことを示す情報の一例である。
［ステップＳ２７］接続制御部１１２は、デバッグボードが接続されたか否かを判定する。例えば、接続制御部１１２は、ステップＳ２６でデバッグボード２００から取得したＶＤＭ３００のベンダ利用領域３２３にデバイスの種類がデバッグボードであることを示す情報が格納されている場合、デバッグボードが接続されたと判定する。接続制御部１１２は、デバッグボードが接続されたと判定した場合、処理をステップＳ２８に進める。また、接続制御部１１２は、デバッグボードが接続されなかったと判定した場合、処理を終了する。
［ステップＳ２８］ユーザ端末１００のコード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードをデバッグボード２００に送信する。例えば、コード送信部１１３は、ＶＤＭタイプ３２２にＰＯＳＴコードであることを示す情報が格納され、ＶＤＯ３３０にバッファ１１０ｄに記憶されたＰＯＳＴコードを示す情報が格納されたＶＤＭ３００をＵＶＤＭ通信によってデバッグボード２００に送信する。
［ステップＳ２９］接続制御部２１１は、データを受信したことを示す応答をユーザ端末１００に送信する。
［ステップＳ３０］デバッグボード２００の表示制御部２１２は、ユーザ端末１００から取得したデータがＰＯＳＴコードであるか否かを判定する。例えば、表示制御部２１２は、ステップＳ２８でユーザ端末１００から取得したＶＤＭ３００のＶＤＭタイプ３２２にＰＯＳＴコードであることを示す情報が格納されている場合、取得したデータがＰＯＳＴコードであると判定する。表示制御部２１２は、取得したデータがＰＯＳＴコードであると判定した場合、処理をステップＳ３１に進める。また、表示制御部２１２は、取得したデータがＰＯＳＴコードではないと判定した場合、処理を終了する。
［ステップＳ３１］表示制御部２１２は、ＰＯＳＴコードを１６進数で７セグメントＬＥＤ２２０に表示させる。例えば、表示制御部２１２は、ステップＳ２８でユーザ端末１００から取得したＶＤＭ３００のＶＤＯ３３０に格納されているＰＯＳＴコードを読み取る。そして、表示制御部２１２は、読み取ったＰＯＳＴコードを１６進数で７セグメントＬＥＤ２２０に表示させる。
このように、ユーザ端末１００とデバッグボード２００とが接続されると、コード送信部１１３は、ＵＶＤＭ通信によって、ＰＯＳＴコードをデバッグボード２００に送信する。そして、表示制御部２１２は、ユーザ端末１００から取得したＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。これにより、表示制御部２１２は、ユーザ端末１００の前回のＰＯＳＴにおいて最後に実行された処理を示すＰＯＳＴコードをユーザに通知できる。
例えば、ユーザ端末１００の前回のＰＯＳＴが正常に終了していた場合、表示制御部２１２は、ＰＯＳＴの最後の処理に対応するＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。また、例えば、ユーザ端末１００の前回のＰＯＳＴが途中で終了していた場合、表示制御部２１２は、ＰＯＳＴが止まったときに実行中であった処理に対応するＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。このように、表示制御部２１２は、ユーザ端末１００の前回のＰＯＳＴにおいて異常があったか否かをユーザに通知することができる。
また、コード送信部１１３は、ＵＶＤＭ通信を用いることで、ＳｏＣ１２０に電力が供給されていなくてもＰＯＳＴコードをデバッグボード２００に送信することができる。よって、ユーザ端末１００のＰＯＳＴが途中で終了し、ＳｏＣ１２０への電力供給が停止した場合でも、ユーザ端末１００とデバッグボード２００が接続されることで、コード送信部１１３は、デバッグボード２００にＰＯＳＴコードを送信できる。そして、表示制御部２１２は、取得したＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させることで、ＰＯＳＴにおいて異常が発生した処理をユーザに通知できる。
図１１は、接続中ＰＯＳＴコード表示処理の手順の一例を示すフローチャートである。図１１に示す接続中ＰＯＳＴコード表示処理は、例えば、図１０に示した接続時ＰＯＳＴコード表示処理の後、図９に示した起動時処理の実行中に実行される。以下、図１１に示す処理をステップ番号に沿って説明する。
［ステップＳ４１］ユーザ端末１００のコード送信部１１３は、一定時間待機する。
［ステップＳ４２］コード送信部１１３は、バッファ１１０ｄからＰＯＳＴコードを読み出す。
［ステップＳ４３］コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されたか否かを判定する。例えば、コード送信部１１３は、ステップＳ４２で読み取ったＰＯＳＴコードが前回バッファ１１０ｄから読み取ったＰＯＳＴコードと異なる場合、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されたと判定する。コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されたと判定した場合、処理をステップＳ４４に進める。また、コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されていないと判定した場合、処理をステップＳ４１に進める。
［ステップＳ４４］コード送信部１１３は、ステップＳ４２でバッファ１１０ｄから読み取ったＰＯＳＴコードをデバッグボード２００に送信する。
［ステップＳ４５］接続制御部２１１は、データを受信したことを示す応答をユーザ端末１００に送信する。
［ステップＳ４６］デバッグボード２００の表示制御部２１２は、ユーザ端末１００から取得したデータがＰＯＳＴコードであるか否かを判定する。表示制御部２１２は、取得したデータがＰＯＳＴコードであると判定した場合、処理をステップＳ４７に進める。また、表示制御部２１２は、取得したデータがＰＯＳＴコードではないと判定した場合、処理をステップＳ４１に進める。
［ステップＳ４７］表示制御部２１２は、ＰＯＳＴコードを１６進数で７セグメントＬＥＤ２２０に表示させる。そして、処理がステップＳ４１に進む。
このように、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されると、コード送信部１１３は、ＵＶＤＭ通信によって、ＰＯＳＴコードをデバッグボード２００に送信する。そして、表示制御部２１２は、ユーザ端末１００から取得したＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。これにより、表示制御部２１２は、ＰＯＳＴ処理において実行中の処理を示すＰＯＳＴコードをリアルタイムでユーザに通知できる。また、コード送信部１１３は、ＵＶＤＭ通信を用いることで、ユーザ端末１００のＰＯＳＴが途中で終了し、ＳｏＣ１２０への電力供給が停止した場合でも、デバッグボード２００にＰＯＳＴコードを送信できる。
第２の実施の形態の情報処理システムによれば、電源スイッチ１０２が押下されると電源１０１から電力が供給されるＳｏＣ１２０のＰＯＳＴ処理部１２１は、ＰＯＳＴ処理を実行し、処理の実行段階を示すＰＯＳＴコードをバッファ１１０ｄに出力する。また、電源スイッチ１０２の押下に関わらず、電源１０１から電力を供給されている電源制御マイコン１１０のコード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードをＴｙｐｅ−Ｃコネクタ１４０から出力可能である。そして、デバッグボード２００の表示制御部２１２は、ＰＯＳＴコードを取得し、ＰＯＳＴコードを７セグメントＬＥＤ２２０に表示させる。これにより、第２の実施の形態の情報処理システムは、ＳｏＣ１２０が起動していなくても、ＰＯＳＴコードをユーザに確認させることができる。よって、第２の実施の形態の情報処理システムは、ユーザへの異常の通知を容易にすることができる。
また、Ｔｙｐｅ−Ｃコネクタ１４０は、電源１０１からデバッグボード２００に電力を供給するためのＶＢＵＳピン１４２ａ，１４２ｂと、電源１０１からデバッグボード２００への電力供給を制御するためのデータが出力されるＣＣ１ピン１４１ａとを含む。コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードをＣＣ１ピン１４１ａから出力可能である。このように、電力供給の制御用ラインからコードが送信されるため、ユーザ端末１００は、備える部品数を少なくして、簡便にデバッグボード２００にＰＯＳＴコードを送信することができる。
また、接続制御部２１１は、ユーザ端末１００とデバッグボード２００とがＴｙｐｅ−Ｃコネクタ１４０を介して接続されると、ユーザ端末１００とデバッグボード２００とが接続されたことを示す情報をユーザ端末１００に送信する。そして、コード送信部１１３は、ユーザ端末１００とデバッグボード２００とが接続されたことを示す情報を受信すると、バッファ１１０ｄに記憶されたＰＯＳＴコードをＴｙｐｅ−Ｃコネクタ１４０から出力する。これにより、第２の実施の形態の情報処理システムは、ユーザ端末１００とデバッグボード２００とが接続されることで、前回行われたＰＯＳＴ処理の最後の処理を示すＰＯＳＴコードをユーザに確認させることができる。
また、電源スイッチ１０２の押下後もコード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードをＴｙｐｅ−Ｃコネクタ１４０から出力可能である。これにより、第２の実施の形態の情報処理システムは、ＳｏＣ１２０が起動しているときも、ＰＯＳＴの実行段階を示すコードをユーザに確認させることができる。
また、ユーザ端末１００のＰＯＳＴ処理が実行中に、バッファ１１０ｄに記憶されたＰＯＳＴコードが更新されると、コード送信部１１３は、バッファ１１０ｄに記憶されたＰＯＳＴコードをＴｙｐｅ−Ｃコネクタ１４０から出力する。これにより、第２の実施の形態の情報処理システムは、ユーザ端末１００のＰＯＳＴ処理の実行中に、異常の発生をリアルタイムでユーザに通知することができる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
１ 電源
１０ 情報処理装置
１１ 第１制御部
１２ 記憶部
１３ 第２制御部
１４ 外部出力ポート
２０ デバッグボード
２１ 表示部
２２ 処理部

Claims (9)

  1. 第１電力供給によって電源から電力が供給される記憶部と、前記第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって前記電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、前記一連の処理の実行段階を示すコードを前記記憶部に出力する第１制御部と、前記第１電力供給によって前記電源から電力が供給され、少なくとも、前記起動指示入力の前で前記第１電力供給が行われている間には、前記記憶部に記憶された前記コードを外部出力ポートから出力可能な第２制御部と、を有する情報処理装置と、
    表示部と、前記外部出力ポートから前記コードを取得し、前記コードに基づいた情報を前記表示部に表示させる処理部と、を有するデバッグボードと、
    を有する情報処理システム。
  2. 前記外部出力ポートは、前記第１電力供給が行われている間に前記電源から前記デバッグボードに電力を供給するための電力供給ラインと、前記電源から前記デバッグボードへの電力供給を制御するためのデータが出力される制御用ラインとを含み、
    前記第２制御部は、前記記憶部に記憶された前記コードを前記制御用ラインから出力可能である、
    請求項１記載の情報処理システム。
  3. 前記処理部は、前記情報処理装置と前記デバッグボードとが前記外部出力ポートを介して接続されると、前記情報処理装置と前記デバッグボードとが接続されたことを示す情報を前記情報処理装置に送信し、
    前記第２制御部は、前記情報処理装置と前記デバッグボードとが接続されたことを示す情報を受信すると、前記記憶部に記憶された前記コードを前記外部出力ポートから出力する、
    請求項１または２記載の情報処理システム。
  4. 前記第２制御部は、前記起動指示入力の後で前記第１電力供給が行われている間、前記記憶部に記憶された前記コードを前記外部出力ポートから出力可能である、
    請求項１ないし３のいずれかに記載の情報処理システム。
  5. 前記第１制御部は、前記一連の処理の１段階の処理を実行するときに、前記記憶部に記憶された前記コードを前記１段階の処理に対応する前記コードに更新し、
    前記第２制御部は、前記第１制御部が前記一連の処理を実行中に、前記記憶部に記憶された前記コードが更新されると、前記記憶部に記憶された前記コードを前記外部出力ポートから出力する、
    請求項４記載の情報処理システム。
  6. 第１電力供給によって電源から電力が供給される記憶部と、
    前記第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって前記電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、前記一連の処理の実行段階を示すコードを前記記憶部に出力する第１制御部と、
    前記第１電力供給によって前記電源から電力が供給され、少なくとも、前記起動指示入力の前で前記第１電力供給が行われている間には、前記記憶部に記憶された前記コードを外部出力ポートから前記コードに基づいた情報を表示するデバッグボードへ出力可能な第２制御部と、
    を有する情報処理装置。
  7. 第１電力供給によって電源から電力が供給される記憶部と、前記第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって前記電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、前記一連の処理の実行段階を示すコードを前記記憶部に出力する第１制御部と、前記第１電力供給によって前記電源から電力が供給され、少なくとも、前記起動指示入力の前で前記第１電力供給が行われている間には、前記記憶部に記憶された前記コードを外部出力ポートから出力可能な第２制御部と、を有する情報処理装置に接続可能であり、
    表示部と、
    前記外部出力ポートから前記コードを取得し、前記コードに基づいた情報を前記表示部に表示させる処理部と、
    を有するデバッグボード。
  8. 第１電力供給によって電源から電力が供給される記憶部と、
    前記第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって前記電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、前記一連の処理の実行段階を示すコードを前記記憶部に出力する第１制御部と、
    前記第２電力供給によって前記電源から電力が供給される第２制御部と、
    を有するコンピュータの前記第２制御部に、
    前記起動指示入力の前で前記第１電力供給が行われている間に、前記記憶部に記憶された前記コードを外部出力ポートから前記コードに基づいた情報を表示するデバッグボードへ出力する、
    処理を実行させるプログラム。
  9. 第１電力供給によって電源から電力が供給される記憶部と、前記第１電力供給が行われている間に起動指示入力に応じて開始される第２電力供給によって前記電源から電力が供給され、オペレーティングシステムのブート前の一連の処理を実行し、前記一連の処理の実行段階を示すコードを前記記憶部に出力する第１制御部と、前記第１電力供給によって前記電源から電力が供給され、少なくとも、前記起動指示入力の前で前記第１電力供給が行われている間には、前記記憶部に記憶された前記コードを外部出力ポートから出力可能な第２制御部と、を有する情報処理装置に接続可能なデバッグボードに、
    前記外部出力ポートから前記コードを取得し、
    前記コードに基づいた情報を表示部に表示させる、
    処理を実行させるプログラム。
JP2020038305A 2020-03-06 2020-03-06 情報処理システム、情報処理装置およびプログラム Active JP6856884B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020038305A JP6856884B1 (ja) 2020-03-06 2020-03-06 情報処理システム、情報処理装置およびプログラム
US17/189,311 US20210278888A1 (en) 2020-03-06 2021-03-02 Information Processing System And Information Processing Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020038305A JP6856884B1 (ja) 2020-03-06 2020-03-06 情報処理システム、情報処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP6856884B1 JP6856884B1 (ja) 2021-04-14
JP2021140508A true JP2021140508A (ja) 2021-09-16

Family

ID=75377965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020038305A Active JP6856884B1 (ja) 2020-03-06 2020-03-06 情報処理システム、情報処理装置およびプログラム

Country Status (2)

Country Link
US (1) US20210278888A1 (ja)
JP (1) JP6856884B1 (ja)

Also Published As

Publication number Publication date
US20210278888A1 (en) 2021-09-09
JP6856884B1 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
US10127032B2 (en) System and method for unified firmware management
US8538720B2 (en) Cold boot test system and method for electronic devices
TWI446161B (zh) 處理一多處理器資訊處理系統之一故障處理器的裝置及方法
CN106354610B (zh) 伺服器系统及其操作方法
US9680712B2 (en) Hardware management and control of computer components through physical layout diagrams
US10007507B2 (en) Method for updating firmware of a battery included in a rechargeable battery module, portable electronic device, and rechargeable battery module
WO2016101411A1 (zh) 一种服务器显示方法及装置
US10855739B2 (en) Video redirection across multiple information handling systems (IHSs) using a graphics core and a bus bridge integrated into an enclosure controller (EC)
US7685477B2 (en) System and method for auxiliary channel error messaging
US11797367B2 (en) Displaying pre-boot error messages
US8171342B2 (en) Device and method for outputting BIOS POST code
US11624788B2 (en) Display module test platform
US6006344A (en) Keyboard controlled diagnostic system
US10210842B2 (en) Techniques of displaying host data on a monitor connected to a service processor during pre-boot initialization stage
US20180210783A1 (en) Information processing apparatus, control method of the same, and storage medium
US9749189B2 (en) Generating graphical diagram of physical layout of computer platforms
JP6856884B1 (ja) 情報処理システム、情報処理装置およびプログラム
CN111752623A (zh) 显示配置方法、装置、电子设备及可读存储介质
CN102243601B (zh) 用来侦测及控制电脑主机状态的除错系统及其相关方法
KR20160044625A (ko) 홈 네트워크 내 기기의 장애 감지 시스템
JP7218418B1 (ja) 情報処理装置、及び耐タンパ方法
JP7054037B1 (ja) 情報処理装置およびプログラム
JP7139486B1 (ja) 拡張装置、プログラムおよび情報処理システム
TW201115331A (en) Self testing method and system for computing apparatus
CN109597740B (zh) 调试代码的显示方法、装置和计算机设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200407

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210301

R150 Certificate of patent or registration of utility model

Ref document number: 6856884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250