JP2021140218A

JP2021140218A - Circuit diagram symbol generation apparatus, circuit diagram symbol generation method, program and recording medium

Info

Publication number: JP2021140218A
Application number: JP2020034654A
Authority: JP
Inventors: 明子至極; Akiko Shigoku
Original assignee: NEC Solution Innovators Ltd
Current assignee: NEC Solution Innovators Ltd
Priority date: 2020-03-02
Filing date: 2020-03-02
Publication date: 2021-09-16
Anticipated expiration: 2040-03-02
Also published as: JP7440168B2

Abstract

To provide circuit diagram symbol generation apparatus capable of easily generating a circuit diagram symbol without limiting a type of a circuit diagram editor.SOLUTION: In a circuit diagram symbol generation apparatus 10 of the present invention, pin information acquisition means 11 acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin. Circuit symbol generation means 12 generates a circuit diagram symbol based on the pin information, and file output means 13 outputs the generated circuit diagram symbol according to a file format of a circuit diagram editor as a file.SELECTED DRAWING: Figure 1

Description

本発明は、回路図シンボル生成装置、回路図シンボル生成方法、プログラム、及び、記録媒体に関する。 The present invention relates to a circuit diagram symbol generation device, a circuit diagram symbol generation method, a program, and a recording medium.

プリント配線基板の回路図は、最近、高集積化のため、回路図エディタと呼ばれる専用のソフトウエアで作成される。下記の特許文献１には、目的の配線用のピンを容易に迅速かつ正確にヒットすることができる回路図エディタの配線処理装置に関する技術が開示されている。 Recently, circuit diagrams of printed wiring boards are created by dedicated software called a circuit diagram editor for high integration. Patent Document 1 below discloses a technique relating to a wiring processing device of a circuit diagram editor that can easily and accurately hit a pin for a target wiring.

特開平９−１０１９８０号公報Japanese Unexamined Patent Publication No. 9-101980

回路図エディタを使用した回路図の作製では、各部品の配線を表した回路図シンボルを作成して配置する。しかし、回路図シンボルは、回路図エディタ上で、回路図エディタのデータ構造に合わせて作成する必要がある。このため、作成者は、回路図エディタ毎に回路図シンボルの作成方法を取得する必要があり、回路図シンボルの作成は、容易ではなかった。 In the production of a circuit diagram using the circuit diagram editor, a circuit diagram symbol representing the wiring of each component is created and arranged. However, the schematic symbol needs to be created on the schematic editor according to the data structure of the schematic editor. Therefore, the creator needs to acquire a method for creating a circuit diagram symbol for each circuit diagram editor, and it has not been easy to create a circuit diagram symbol.

そこで、本発明は、回路図エディタの種類に制限されず、容易に回路図シンボルを作成可能な回路図シンボル生成装置及び回路図シンボル生成方法の提供を目的とする。 Therefore, an object of the present invention is to provide a circuit diagram symbol generation device and a circuit diagram symbol generation method capable of easily creating a circuit diagram symbol without being limited to the type of the circuit diagram editor.

前記目的を達成するために、本発明の回路図シンボル生成装置は、
ピン情報取得手段、回路図シンボル生成手段、及び、ファイル出力手段を含み、
前記ピン情報取得手段は、ピン番号、ピン名、ピン属性及び物理ピンのピン番号を含むピン情報を取得し、
前記回路図シンボル生成手段は、前記ピン情報に基づき回路図シンボルを生成し、
前記ファイル出力手段は、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力する、
装置である。 In order to achieve the above object, the circuit diagram symbol generator of the present invention is used.
Including pin information acquisition means, circuit diagram symbol generation means, and file output means,
The pin information acquisition means acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the pin information.
The file output means outputs the generated circuit diagram symbol as a file according to the file format of the circuit diagram editor.
It is a device.

本発明の回路図シンボル生成方法は、
ピン情報取得工程、回路図シンボル生成工程、及び、ファイル出力工程を含み、
前記ピン情報取得工程は、ピン番号、ピン名、ピン属性及び物理ピンのピン番号を含むピン情報を取得し、
前記回路図シンボル生成工程は、前記ピン情報に基づき回路図シンボルを生成し、
前記ファイル出力工程は、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力する、
方法である。 The circuit diagram symbol generation method of the present invention
Including pin information acquisition process, circuit diagram symbol generation process, and file output process
The pin information acquisition step acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation step generates a circuit diagram symbol based on the pin information.
The file output process outputs the generated schematic symbol as a file according to the file format of the schematic editor.
The method.

本発明によれば、ピン情報から回路図シンボルを自動的に作成され、回路図エディタのファイル形式に合わせて回路図シンボルが出力されるため、回路図エディタの種類を問わず、容易に回路図シンボルを作成することができる。 According to the present invention, the circuit diagram symbol is automatically created from the pin information, and the circuit diagram symbol is output according to the file format of the circuit diagram editor. Therefore, regardless of the type of the circuit diagram editor, the circuit diagram can be easily created. You can create a symbol.

図１は、実施形態１の装置の構成の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of the configuration of the device of the first embodiment. 図２は、実施形態１のハードウエア構成の一例を示すブロック図である。FIG. 2 is a block diagram showing an example of the hardware configuration of the first embodiment. 図３は、実施形態１の処理の流れを示すフローチャートである。FIG. 3 is a flowchart showing the processing flow of the first embodiment. 図４は、実施形態２の装置の構成の一例を示すブロック図である。FIG. 4 is a block diagram showing an example of the configuration of the device of the second embodiment. 図５は、実施形態２のハードウエア構成の一例を示すブロック図である。FIG. 5 is a block diagram showing an example of the hardware configuration of the second embodiment. 図６は、実施形態２の処理の流れを示すフローチャートである。FIG. 6 is a flowchart showing the processing flow of the second embodiment. 図７は、実施形態２の処理の流れを示すフローチャートである。FIG. 7 is a flowchart showing the processing flow of the second embodiment. 図８は、実施形態２の処理の流れを示すフローチャートである。FIG. 8 is a flowchart showing the processing flow of the second embodiment. 図９は、実施形態１のピン情報取得手段によるピン情報取得の一例を示す模式図である。FIG. 9 is a schematic diagram showing an example of pin information acquisition by the pin information acquisition means of the first embodiment. 図１０は、回路図シンボル生成手段により生成された回路図シンボル及びファイル出力手段により出力された回路図シンボルの一例を示す模式図である。FIG. 10 is a schematic diagram showing an example of a circuit diagram symbol generated by the circuit diagram symbol generation means and a circuit diagram symbol output by the file output means.

本発明の装置は、さらに、ピン情報入力手段を含み、
前記ピン情報入力手段は、前記ピン情報を入力可能であり、
前記ピン情報取得手段は、入力された前記ピン情報を取得する、
という態様であってもよい。 The apparatus of the present invention further includes a pin information input means.
The pin information input means can input the pin information.
The pin information acquisition means acquires the input pin information.
May be the embodiment.

本発明の装置において、前記回路図シンボル生成手段は、前記ピン属性情報に基づき前記回路図シンボルの形状及びピンの配置位置を決定する、
という態様であってもよい。 In the apparatus of the present invention, the circuit diagram symbol generating means determines the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information.
May be the embodiment.

本発明の装置において、前記回路図シンボル生成手段は、配置するピンの数毎に回路図シンボルの分割単位を決定し、前記分割単位毎にピンの配置位置を決定する、
という態様であってもよい。 In the apparatus of the present invention, the circuit diagram symbol generation means determines the division unit of the circuit diagram symbol for each number of pins to be arranged, and determines the arrangement position of the pins for each division unit.
May be the embodiment.

本発明の装置において、前記回路図シンボル生成手段は、前記ピン属性に基づきピンの配置位置を決定する、
という態様であってもよい。 In the apparatus of the present invention, the circuit diagram symbol generation means determines the pin arrangement position based on the pin attribute.
May be the embodiment.

本発明の装置は、さらに、回路図シンボル修正手段を含み、
前記回路図シンボル修正手段は、前記回路図シンボル生成手段が生成した回路図シンボルを修正する、
という態様であってもよい。 The apparatus of the present invention further includes schematic symbol correction means.
The circuit diagram symbol correction means modifies the circuit diagram symbol generated by the circuit diagram symbol generation means.
May be the embodiment.

本発明の装置は、さらに、回路図シンボル情報取得手段を含み、
前記回路図シンボル情報取得手段は、回路図シンボル情報を取得し、
前記回路図シンボル生成手段は、取得された回路図シンボル情報に基づき回路図シンボルを生成する、
という態様であってもよい。 The apparatus of the present invention further includes a circuit diagram symbol information acquisition means.
The circuit diagram symbol information acquisition means acquires the circuit diagram symbol information and obtains the circuit diagram symbol information.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the acquired circuit diagram symbol information.
May be the embodiment.

本発明の装置は、さらに、判定警告手段を含み、
前記判定警告手段は、前記回路図シンボル生成手段が生成した回路図シンボルが、前記回路図エディタの入力規則に適合しているか否かを判定し、適合していない場合は、警告情報を生成し、
前記出力手段は、前記警告情報を出力する、
という態様であってもよい。 The apparatus of the present invention further includes a determination warning means.
The determination warning means determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation means conforms to the input rules of the circuit diagram editor, and if not, generates warning information. ,
The output means outputs the warning information.
May be the embodiment.

本発明の方法は、さらに、ピン情報入力工程を含み、
前記ピン情報入力工程は、前記ピン情報を入力し、
前記ピン情報取得工程は、入力された前記ピン情報を取得する、
という態様であってもよい。 The method of the present invention further comprises a pin information input step.
In the pin information input step, the pin information is input and the pin information is input.
The pin information acquisition step acquires the input pin information.
May be the embodiment.

本発明の方法において、前記回路図シンボル生成工程は、前記ピン属性情報に基づき前記回路図シンボルの形状及びピンの配置位置を決定する、
という態様であってもよい。 In the method of the present invention, the circuit diagram symbol generation step determines the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information.
May be the embodiment.

本発明の方法において、前記回路図シンボル生成工程は、配置するピンの数毎に回路図シンボルの分割単位を決定し、前記分割単位毎にピンの配置位置を決定する、
という態様であってもよい。 In the method of the present invention, in the circuit diagram symbol generation step, the division unit of the circuit diagram symbol is determined for each number of pins to be arranged, and the pin arrangement position is determined for each division unit.
May be the embodiment.

本発明の方法において、前記回路図シンボル生成工程は、前記ピン属性に基づきピンの配置位置を決定する、
という態様であってもよい。 In the method of the present invention, the circuit diagram symbol generation step determines the pin arrangement position based on the pin attribute.
May be the embodiment.

本発明の方法は、さらに、回路図シンボル修正工程を含み、
前記回路図シンボル修正工程は、前記回路図シンボル生成工程が生成した回路図シンボルを修正する、
という態様であってもよい。 The method of the present invention further comprises a schematic symbol correction step.
The circuit diagram symbol correction step modifies the circuit diagram symbol generated by the circuit diagram symbol generation step.
May be the embodiment.

本発明の方法は、さらに、回路図シンボル情報取得工程を含み、
前記回路図シンボル情報取得工程は、回路図シンボル情報を取得し、
前記回路図シンボル生成工程は、取得された回路図シンボル情報に基づき回路図シンボルを生成する、という態様であってもよい。 The method of the present invention further includes a circuit diagram symbol information acquisition step.
In the circuit diagram symbol information acquisition step, the circuit diagram symbol information is acquired, and the circuit diagram symbol information is acquired.
The circuit diagram symbol generation step may be in the form of generating a circuit diagram symbol based on the acquired circuit diagram symbol information.

本発明の方法は、さらに、判定警告工程を含み、
前記判定警告工程は、前記回路図シンボル生成工程が生成した回路図シンボルが、前記回路図エディタの入力規則に適合しているか否かを判定し、適合していない場合は、警告情報を生成し、
前記出力工程は、前記警告情報を出力する、
という態様であってもよい。 The method of the present invention further comprises a determination warning step.
The determination warning step determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation step conforms to the input rules of the circuit diagram editor, and if not, generates warning information. ,
The output step outputs the warning information.
May be the embodiment.

本発明のプログラムは、本発明の方法の各工程をコンピュータに実行させるためのプログラムである。 The program of the present invention is a program for causing a computer to execute each step of the method of the present invention.

本発明の記録媒体は、本発明のプログラムを記録したコンピュータ読み取り可能な記録媒体である。 The recording medium of the present invention is a computer-readable recording medium on which the program of the present invention is recorded.

次に、本発明の実施形態について図を用いて説明する。本発明は、以下の実施形態には限定されない。以下の各図において、同一部分には、同一符号を付している。また、各実施形態の説明は、特に言及がない限り、互いの説明を援用でき、各実施形態の構成は、特に言及がない限り、組合せ可能である。 Next, an embodiment of the present invention will be described with reference to the drawings. The present invention is not limited to the following embodiments. In each of the following figures, the same parts are designated by the same reference numerals. Further, the explanations of the respective embodiments can be referred to each other unless otherwise specified, and the configurations of the respective embodiments can be combined unless otherwise specified.

［実施形態１］
図１は、本実施形態の回路図シンボル生成装置１０の一例の構成を示すブロック図である。図１に示すように、本装置１０は、ピン情報取得手段１１、回路図シンボル生成手段１２、及び、ファイル出力手段１３を含む。 [Embodiment 1]
FIG. 1 is a block diagram showing a configuration of an example of the circuit diagram symbol generation device 10 of the present embodiment. As shown in FIG. 1, the apparatus 10 includes a pin information acquisition means 11, a circuit diagram symbol generation means 12, and a file output means 13.

本装置１０は、例えば、前記各部を含む１つの装置でもよいし、前記各部が、通信回線網を介して接続可能な装置でもよい。また、本装置１０は、前記通信回線網を介して、後述する外部装置と接続可能である。前記通信回線網は、特に制限されず、公知のネットワークを使用でき、例えば、有線でも無線でもよい。前記通信回線網は、例えば、インターネット回線、ＷＷＷ（ＷｏｒｌｄＷｉｄｅＷｅｂ）、電話回線、ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）、ＳＡＮ（ＳｔｏｒａｇｅＡｒｅａＮｅｔｗｏｒｋ）、ＤＴＮ（ＤｅｌａｙＴｏｌｅｒａｎｔＮｅｔｗｏｒｋｉｎｇ）等があげられる。無線通信としては、例えば、ＷｉＦｉ（ＷｉｒｅｌｅｓｓＦｉｄｅｌｉｔｙ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）等が挙げられる。前記無線通信としては、各装置が直接通信する形態（ＡｄＨｏｃ通信）、アクセスポイントを介した間接通信のいずれであってもよい。本装置１０は、例えば、システムとしてサーバに組み込まれていてもよい。また、本装置１０は、例えば、本発明のプログラムがインストールされたパーソナルコンピュータ（ＰＣ、例えば、デスクトップ型、ノート型）、スマートフォン、タブレット端末等であってもよい。 The device 10 may be, for example, one device including the above-mentioned parts, or a device in which the above-mentioned parts can be connected via a communication network. Further, the present device 10 can be connected to an external device described later via the communication network. The communication network is not particularly limited, and a known network can be used. For example, it may be wired or wireless. Examples of the communication network include an Internet line, WWW (World Wide Web), a telephone line, a LAN (Local Area Network), a SAN (Storage Area Network), and a DTN (Delay Tolerant Networking). Examples of wireless communication include WiFi (Wireless Fidelity), Bluetooth (registered trademark) and the like. The wireless communication may be either a form in which each device directly communicates (Ad Hoc communication) or an indirect communication via an access point. The apparatus 10 may be incorporated in the server as a system, for example. Further, the apparatus 10 may be, for example, a personal computer (PC, for example, a desktop type, a notebook type), a smartphone, a tablet terminal, or the like in which the program of the present invention is installed.

図２に、本装置１０のハードウエア構成のブロック図を例示する。本装置１０は、例えば、中央演算装置（ＣＰＵ，ＧＰＵ等）１０１、メモリ１０２、バス１０３、記憶装置１０４、入力装置１０５、表示装置１０６、通信デバイス１０７等を有する。本装置１０のハードウエア構成の各部は、それぞれのインタフェース（Ｉ／Ｆ）により、バス１０３を介して相互に接続されている。 FIG. 2 illustrates a block diagram of the hardware configuration of the present device 10. The apparatus 10 includes, for example, a central processing unit (CPU, GPU, etc.) 101, a memory 102, a bus 103, a storage device 104, an input device 105, a display device 106, a communication device 107, and the like. Each part of the hardware configuration of the present apparatus 10 is connected to each other via the bus 103 by each interface (I / F).

中央演算装置（中央処理装置）１０１は、本装置１０の全体の制御を担う。本装置１０において、中央演算装置１０１により、例えば、本発明のプログラムやその他のプログラムが実行され、また、各種情報の読み込みや書き込みが行われる。具体的には、例えば、中央演算装置１０１が、ピン情報取得手段１１、回路図シンボル生成手段１２、及び、ファイル出力手段１３として機能する。 The central processing unit (central processing unit) 101 is responsible for overall control of the apparatus 10. In the present device 10, for example, the program of the present invention and other programs are executed by the central processing unit 101, and various information is read and written. Specifically, for example, the central processing unit 101 functions as the pin information acquisition means 11, the circuit diagram symbol generation means 12, and the file output means 13.

バス１０３は、例えば、外部装置とも接続できる。前記外部装置は、例えば、外部データベース、プリンター、記憶装置等があげられる。本装置１０は、例えば、バス１０３に接続された通信デバイス１０７により、前記通信回線網に接続でき、前記通信回線網を介して、外部装置と接続することもできる。 The bus 103 can also be connected to, for example, an external device. Examples of the external device include an external database, a printer, a storage device, and the like. The device 10 can be connected to the communication network by, for example, a communication device 107 connected to the bus 103, and can also be connected to an external device via the communication network.

メモリ１０２は、例えば、メインメモリ（主記憶装置）が挙げられる。中央演算装置１０１が処理を行う際には、例えば、後述する記憶装置１０４に記憶されている本発明のプログラム等の種々の動作プログラムを、メモリ１０２が読み込み、中央演算装置１０１は、メモリ１０２からデータを受け取って、プログラムを実行する。前記メインメモリは、例えば、ＲＡＭ（ランダムアクセスメモリ）である。また、メモリ１０２は、例えば、ＲＯＭ（読み出し専用メモリ）であってもよい。 Examples of the memory 102 include a main memory (main storage device). When the central processing unit 101 performs processing, for example, the memory 102 reads various operation programs such as the program of the present invention stored in the storage device 104 described later, and the central processing unit 101 reads from the memory 102. Receive the data and run the program. The main memory is, for example, a RAM (random access memory). Further, the memory 102 may be, for example, a ROM (read-only memory).

記憶装置１０４は、例えば、前記メインメモリ（主記憶装置）に対して、いわゆる補助記憶装置ともいう。前述のように、記憶装置１０４には、本発明のプログラムを含む動作プログラムが格納されている。記憶装置１０４は、例えば、記録媒体と、記録媒体に読み書きするドライブとの組合せであってもよい。前記記録媒体は、特に制限されず、例えば、内蔵型でも外付け型でもよく、ＨＤ（ハードディスク）、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＭＯ、ＤＶＤ、フラッシュメモリー、メモリーカード等が挙げられる。記憶装置１０４は、例えば、記録媒体とドライブとが一体化されたハードディスクドライブ（ＨＤＤ）、及びソリッドステートドライブ（ＳＳＤ）であってもよい。 The storage device 104 is also referred to as a so-called auxiliary storage device with respect to the main memory (main storage device), for example. As described above, the storage device 104 stores an operation program including the program of the present invention. The storage device 104 may be, for example, a combination of a recording medium and a drive for reading and writing to the recording medium. The recording medium is not particularly limited, and may be an internal type or an external type, and examples thereof include HD (hard disk), CD-ROM, CD-R, CD-RW, MO, DVD, flash memory, and memory card. Be done. The storage device 104 may be, for example, a hard disk drive (HDD) in which a recording medium and a drive are integrated, and a solid state drive (SSD).

本装置１０において、メモリ１０２及び記憶装置１０４は、管理者からのアクセス情報及びログ情報、並びに、外部データベース（図示せず）から取得した情報を記憶することも可能である。 In the present device 10, the memory 102 and the storage device 104 can also store access information and log information from the administrator, and information acquired from an external database (not shown).

本装置１０は、例えば、さらに、入力装置１０５、表示装置１０６を有する。入力装置１０５は、例えば、タッチパネル、キーボード、マウス等である。具体的には、例えば、入力装置１０５が、入力部１６として機能する。表示装置１０６は、例えば、ＬＥＤディスプレイ、液晶ディスプレイ等が挙げられる。 The device 10 further includes, for example, an input device 105 and a display device 106. The input device 105 is, for example, a touch panel, a keyboard, a mouse, or the like. Specifically, for example, the input device 105 functions as the input unit 16. Examples of the display device 106 include an LED display and a liquid crystal display.

つぎに、本実施形態の回路図シンボル生成方法の一例を、図３のフローチャートに基づき説明する。本実施形態の回路図シンボル生成方法は、例えば、図１の回路図シンボル生成装置１０を用いて、次のように実施する。なお、本実施形態の回路図シンボル生成方法は、図１の回路図シンボル生成装置１０の使用には限定されない。 Next, an example of the circuit diagram symbol generation method of the present embodiment will be described based on the flowchart of FIG. The circuit diagram symbol generation method of the present embodiment is carried out as follows, for example, by using the circuit diagram symbol generation device 10 of FIG. The circuit diagram symbol generation method of the present embodiment is not limited to the use of the circuit diagram symbol generation device 10 of FIG.

まず、ピン情報取得手段１１により、ピン番号、ピン名、ピン属性及び物理ピンのピン番号を含むピン情報を取得する（Ｓ１）。前記ピン番号は、例えば、データである回路図シンボル上の番号である。前記ピン属性の種類は、例えば、入力ピン（Ｉ）、出力ピン（Ｏ）、不確定ピン（Ａ）、双方向ピン（Ｂ）、電源ピン（Ｖ）、グランドピン（Ｇ）等がある。前記物理ピンのピン番号は、例えば、回路を構成するピン自体の番号であり、前記回路図シンボルの前記ピン番号と紐づけられている。前記回路図シンボルのピン番号と前記物理シンボルのピン番号とは、同じでもよいし、異なっていてもよい。また、本装置１０は、例えば、さらに、ピン情報入力手段を含んでもよく、前記ピン情報入力手段は、前記ピン情報を入力可能である。前記ピン情報入力手段を含む場合、ピン情報取得手段１１は、入力された前記ピン情報を取得してもよい。本装置１０は、例えば、入力装置１０５が、前記ピン情報入力手段として機能する。 First, the pin information acquisition means 11 acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin (S1). The pin number is, for example, a number on a circuit diagram symbol which is data. The types of pin attributes include, for example, an input pin (I), an output pin (O), an uncertain pin (A), a bidirectional pin (B), a power supply pin (V), a ground pin (G), and the like. The pin number of the physical pin is, for example, the number of the pin itself constituting the circuit, and is associated with the pin number of the circuit diagram symbol. The pin number of the circuit diagram symbol and the pin number of the physical symbol may be the same or different. Further, the apparatus 10 may further include, for example, a pin information input means, and the pin information input means can input the pin information. When the pin information input means is included, the pin information acquisition means 11 may acquire the input pin information. In the device 10, for example, the input device 105 functions as the pin information input means.

図９を用いて、ピン情報取得手段１１によるピン情報取得の一例を説明する。図９において、「ＰｉｎＮｏ」は、前記回路図シンボルのピン番号を意味し、「ＰｉｎＮａｍｅ」は、前記ピン名を意味し、「ＩＯ」は、前記ピン属性を意味し、「ＰｉｎＴｅｘｔ」は、前記物理ピンのピン番号を意味する。本装置１０は、例えば、前記ピン名（ＰｉｎＮａｍｅ）が、他のピン名と重複しないように、取得した前記ピン名を変更してもよい。本装置１０は、例えば、カタログ情報を取得し、前記カタログ情報から前記ピン情報を取得できる。 An example of pin information acquisition by the pin information acquisition means 11 will be described with reference to FIG. In FIG. 9, “Pin No” means the pin number of the circuit diagram symbol, “Pin Name” means the pin name, “IO” means the pin attribute, and “Pin Text”. Means the pin number of the physical pin. The apparatus 10 may change the acquired pin name so that the pin name (Pin Name) does not overlap with other pin names, for example. The apparatus 10 can acquire, for example, catalog information and acquire the pin information from the catalog information.

次に、回路図シンボル生成手段１２により、前記ピン情報に基づき回路図シンボルを生成する（Ｓ２）。また、回路図シンボル生成手段１２は、例えば、前記ピン属性情報に基づき前記回路図シンボルの形状及びピンの配置位置を決定してもよい。前記配置位置（Ｐｏｓｉｔｉｏｎ）は、特に制限されず、例えば、左右方向、上下方向、左右上下方向等のいずれでも良い。さらに、回路図シンボル生成手段１２は、例えば、配置するピンの数毎に回路図シンボルの分割単位（Ｐｏｒｔｉｏｎ）を決定し、前記分割単位毎にピンの配置位置を決定してもよい。前記ピンの数は、特に制限されず、任意に決定でき、例えば、１〜１７０等である。１つのデバイスにおいて、前記ピンの数を超える場合は、例えば、前記分割単位を増やせばよい。また、回路図シンボル生成手段１２は、例えば、前記ピン属性に基づきピンの配置位置を決定してもよい。より具体的には、例えば、前記入力ピン及び前記不確定ピンは、デバイスの左側に配置し、前記出力ピン及び前記双方向ピンは、デバイスの右側に配置し、前記電源ピンは、デバイスの上側に配置し、前記グランドピンは、デバイスの下側に配置する等がある。図１０上段に、回路図シンボル生成手段１２により生成された回路図シンボルの一例を示す。 Next, the circuit diagram symbol generation means 12 generates a circuit diagram symbol based on the pin information (S2). Further, the circuit diagram symbol generation means 12 may determine, for example, the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information. The position is not particularly limited, and may be, for example, any of the left-right direction, the up-down direction, the left-right up-down direction, and the like. Further, the circuit diagram symbol generation means 12 may determine, for example, a division unit (Portion) of the circuit diagram symbol for each number of pins to be arranged, and determine the arrangement position of the pins for each division unit. The number of the pins is not particularly limited and can be arbitrarily determined, for example, 1 to 170 and the like. If the number of pins is exceeded in one device, for example, the division unit may be increased. Further, the circuit diagram symbol generation means 12 may determine the pin arrangement position based on the pin attribute, for example. More specifically, for example, the input pin and the indeterminate pin are located on the left side of the device, the output pin and the bidirectional pin are located on the right side of the device, and the power supply pin is located on the upper side of the device. The ground pin may be placed on the lower side of the device. The upper part of FIG. 10 shows an example of the circuit diagram symbol generated by the circuit diagram symbol generation means 12.

そして、ファイル出力手段１３により、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力し（Ｓ３）、終了する（ＥＮＤ）。前記出力の形式は、特に制限されず、例えば、通信デバイス１０７を介して、前記外部装置に出力してもよいし、表示装置１０６に表示するように出力してもよい。図１０下段に、図１０上段に示す回路図シンボルをファイル出力手段１３により出力した一例を示す。 Then, the file output means 13 outputs the generated circuit diagram symbol as a file according to the file format of the circuit diagram editor (S3), and ends (END). The format of the output is not particularly limited, and may be output to the external device via the communication device 107, or may be output so as to be displayed on the display device 106. The lower part of FIG. 10 shows an example in which the circuit diagram symbol shown in the upper part of FIG. 10 is output by the file output means 13.

本実施形態の回路図シンボル生成装置１０によれば、ピン情報から回路図シンボルを自動的に作成され、回路図エディタのファイル形式に合わせて回路図シンボルが出力されるため、回路図エディタの種類を問わず、容易に回路図シンボルを作成することができる。 According to the circuit diagram symbol generation device 10 of the present embodiment, the circuit diagram symbol is automatically created from the pin information, and the circuit diagram symbol is output according to the file format of the circuit diagram editor. Therefore, the type of the circuit diagram editor. Regardless of, the circuit diagram symbol can be easily created.

［実施形態２］
次に、本装置１０が、さらに、回路図シンボル修正手段１４、回路図シンボル情報取得手段１５、及び判定警告手段１６の少なくとも一つを含む実施形態を説明する。図４及び図５に示すように、本装置１０は、さらに、回路図シンボル修正手段１４、回路図シンボル情報取得手段１５、及び判定警告手段１６の少なくとも一つを含む。それ以外の構成は、実施形態１と同様である。 [Embodiment 2]
Next, an embodiment in which the present device 10 further includes at least one of the circuit diagram symbol correction means 14, the circuit diagram symbol information acquisition means 15, and the determination warning means 16 will be described. As shown in FIGS. 4 and 5, the apparatus 10 further includes at least one of the circuit diagram symbol correction means 14, the circuit diagram symbol information acquisition means 15, and the determination warning means 16. Other configurations are the same as those in the first embodiment.

次に、本装置１０における処理の一例を、図４のブロック図、及び、図６〜図８のフローチャートに基づき説明する。 Next, an example of the processing in the apparatus 10 will be described with reference to the block diagram of FIG. 4 and the flowcharts of FIGS. 6 to 8.

図６は、本装置１０が、さらに、回路図シンボル修正手段１４を含む形態における処理の一例を示す。まず、図６における工程（Ｓ１）及び工程（Ｓ２）は、図３における前記工程（Ｓ１）及び前記工程（Ｓ２）と同様に処理する。 FIG. 6 shows an example of processing in a mode in which the present device 10 further includes the circuit diagram symbol correction means 14. First, the steps (S1) and (S2) in FIG. 6 are processed in the same manner as the steps (S1) and (S2) in FIG.

次に、回路図シンボル修正手段１４により、回路図シンボル生成手段１２が生成した回路図シンボルを修正する（Ｓ３）。前記修正は、例えば、ピンの追加、ピンの削除、配置位置の変更等がある。これにより、本装置１０は、例えば、前記生成した回路図シンボルを容易に修正可能である。 Next, the circuit diagram symbol correcting means 14 corrects the circuit diagram symbol generated by the circuit diagram symbol generating means 12 (S3). The modification includes, for example, addition of a pin, deletion of a pin, change of an arrangement position, and the like. Thereby, the present device 10 can easily modify, for example, the generated circuit diagram symbol.

そして、前記実施形態１と同様に、ファイル出力手段１３により、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力し（Ｓ４）、終了する（ＥＮＤ）。 Then, similarly to the first embodiment, the file output means 13 outputs the generated circuit diagram symbol as a file according to the file format of the circuit diagram editor (S4), and ends (END).

図７は、本装置１０が、さらに、回路図シンボル情報取得手段１５を含む形態における処理の一例を示す。まず、図７における工程（Ｓ１）は、図３における前記工程（Ｓ１）と同様に処理する。 FIG. 7 shows an example of processing in a mode in which the present device 10 further includes the circuit diagram symbol information acquisition means 15. First, the step (S1) in FIG. 7 is processed in the same manner as the step (S1) in FIG.

次に、回路図シンボル情報取得手段１５により、回路図シンボル情報を取得する（Ｓ２）。前記工程（Ｓ２）は、例えば、前記工程（Ｓ１）の前に処理してもよいし、並行して処理してもよい。 Next, the circuit diagram symbol information acquisition means 15 acquires the circuit diagram symbol information (S2). The step (S2) may be processed before, for example, the step (S1), or may be processed in parallel.

次に、回路図シンボル生成手段１２により、さらに、取得された回路図シンボル情報に基づき回路図シンボルを生成する（Ｓ３）。これにより、本装置１０は、例えば、既存の回路図シンボルを利用して、新たな回路図シンボルを容易に、且つ早く生成することが可能である。 Next, the circuit diagram symbol generation means 12 further generates a circuit diagram symbol based on the acquired circuit diagram symbol information (S3). Thereby, the present device 10 can easily and quickly generate a new circuit diagram symbol by using, for example, an existing circuit diagram symbol.

図８は、本装置１０が、さらに、判定警告手段１６を含む形態における処理の一例を示す。まず、図８における工程（Ｓ１）及び工程（Ｓ２）は、図３における前記工程（Ｓ１）及び前記工程（Ｓ２）と同様に処理する。 FIG. 8 shows an example of processing in a mode in which the present device 10 further includes a determination warning means 16. First, the steps (S1) and (S2) in FIG. 8 are processed in the same manner as the steps (S1) and (S2) in FIG.

次に、判定警告手段１６により、回路図シンボル生成手段１２が生成した回路図シンボルが、前記回路図エディタの入力規則に適合しているか否かを判定し、適合していない場合は、警告情報を生成する（Ｓ３）。これにより、本装置１０は、例えば、品質の良い回路図シンボルを生成することができる。 Next, the determination warning means 16 determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation means 12 conforms to the input rules of the circuit diagram editor, and if not, the warning information. Is generated (S3). As a result, the present device 10 can generate, for example, a high-quality circuit diagram symbol.

そして、ファイル出力手段１３により、前記警告情報を出力し（Ｓ３）、終了する（ＥＮＤ）。前記警告情報は、例えば、前記適合していない回路図シンボルを含んでもよい。また、前記警告情報は、例えば、前記回路図シンボルにおいて、前記入力規則に適していないポイントを示してもよい。 Then, the file output means 13 outputs the warning information (S3) and ends (END). The warning information may include, for example, the non-conforming schematic symbol. Further, the warning information may indicate, for example, a point in the circuit diagram symbol that is not suitable for the input rule.

［実施形態３］
本実施形態のプログラムは、前記各実施形態に記載の方法の各工程を、手順として、コンピュータに実行させるためのプログラムである。本発明において、「手順」は、「処理」と読み替えてもよい。また、本実施形態のプログラムは、例えば、コンピュータ読み取り可能な記録媒体に記録されていてもよい。前記記録媒体としては、特に限定されず、例えば、読み出し専用メモリ（ＲＯＭ）、ハードディスク（ＨＤ）、光ディスク等が挙げられる。 [Embodiment 3]
The program of this embodiment is a program for causing a computer to execute each step of the method described in each of the above-described embodiments as a procedure. In the present invention, "procedure" may be read as "processing". Further, the program of the present embodiment may be recorded on a computer-readable recording medium, for example. The recording medium is not particularly limited, and examples thereof include a read-only memory (ROM), a hard disk (HD), and an optical disk.

以上、実施形態を参照して本発明を説明したが、本発明は、上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をできる。 Although the present invention has been described above with reference to the embodiments, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the structure and details of the present invention within the scope of the present invention.

＜付記＞
上記の実施形態の一部または全部は、以下の付記のように記載されうるが、以下には限られない。
（付記１）
ピン情報取得手段、回路図シンボル生成手段、及び、ファイル出力手段を含み、
前記ピン情報取得手段は、ピン番号、ピン名、ピン属性及び物理ピンのピン番号を含むピン情報を取得し、
前記回路図シンボル生成手段は、前記ピン情報に基づき回路図シンボルを生成し、
前記ファイル出力手段は、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力する、
回路図シンボル生成装置。
（付記２）
さらに、ピン情報入力手段を含み、
前記ピン情報入力手段は、前記ピン情報を入力可能であり、
前記ピン情報取得手段は、入力された前記ピン情報を取得する、
付記１記載の回路図シンボル生成装置。
（付記３）
前記回路図シンボル生成手段は、前記ピン属性情報に基づき前記回路図シンボルの形状及びピンの配置位置を決定する、
付記１又は２記載の回路図シンボル生成装置。
（付記４）
前記回路図シンボル生成手段は、配置するピンの数毎に回路図シンボルの分割単位を決定し、前記分割単位毎にピンの配置位置を決定する、
付記３記載の回路図シンボル生成装置。
（付記５）
前記回路図シンボル生成手段は、前記ピン属性に基づきピンの配置位置を決定する、
付記４記載の回路図シンボル生成装置。
（付記６）
さらに、回路図シンボル修正手段を含み、
前記回路図シンボル修正手段は、前記回路図シンボル生成手段が生成した回路図シンボルを修正する、
付記１から５のいずれかに記載の回路図シンボル生成装置。
（付記７）
さらに、回路図シンボル情報取得手段を含み、
前記回路図シンボル情報取得手段は、回路図シンボル情報を取得し、
前記回路図シンボル生成手段は、取得された回路図シンボル情報に基づき回路図シンボルを生成する、
付記１から６のいずれかに記載の回路図シンボル生成装置。
（付記８）
さらに、判定警告手段を含み、
前記判定警告手段は、前記回路図シンボル生成手段が生成した回路図シンボルが、前記回路図エディタの入力規則に適合しているか否かを判定し、適合していない場合は、警告情報を生成し、
前記出力手段は、前記警告情報を出力する、
付記１から７のいずれかに記載の回路図シンボル生成装置。
（付記９）
ピン情報取得工程、回路図シンボル生成工程、及び、ファイル出力工程を含み、
前記ピン情報取得工程は、ピン番号、ピン名、ピン属性及び物理ピンのピン番号を含むピン情報を取得し、
前記回路図シンボル生成工程は、前記ピン情報に基づき回路図シンボルを生成し、
前記ファイル出力工程は、生成された回路図シンボルを、回路図エディタのファイル形式に従ったファイルにして出力する、
回路図シンボル生成方法。
（付記１０）
さらに、ピン情報入力工程を含み、
前記ピン情報入力工程は、前記ピン情報を入力し、
前記ピン情報取得工程は、入力された前記ピン情報を取得する、
付記９記載の回路図シンボル生成方法。
（付記１１）
前記回路図シンボル生成工程は、前記ピン属性情報に基づき前記回路図シンボルの形状及びピンの配置位置を決定する、
付記９又は１０記載の回路図シンボル生成方法。
（付記１２）
前記回路図シンボル生成工程は、配置するピンの数毎に回路図シンボルの分割単位を決定し、前記分割単位毎にピンの配置位置を決定する、
付記１１記載の回路図シンボル生成方法。
（付記１３）
前記回路図シンボル生成工程は、前記ピン属性に基づきピンの配置位置を決定する、
付記１２記載の回路図シンボル生成方法。
（付記１４）
さらに、回路図シンボル修正工程を含み、
前記回路図シンボル修正工程は、前記回路図シンボル生成工程が生成した回路図シンボルを修正する、
付記９から１３のいずれかに記載の回路図シンボル生成方法。
（付記１５）
さらに、回路図シンボル情報取得工程を含み、
前記回路図シンボル情報取得工程は、回路図シンボル情報を取得し、
前記回路図シンボル生成工程は、取得された回路図シンボル情報に基づき回路図シンボルを生成する、
付記９から１４のいずれかに記載の回路図シンボル生成方法。
（付記１６）
さらに、判定警告工程を含み、
前記判定警告工程は、前記回路図シンボル生成工程が生成した回路図シンボルが、前記回路図エディタの入力規則に適合しているか否かを判定し、適合していない場合は、警告情報を生成し、
前記出力工程は、前記警告情報を出力する、
付記９から１５のいずれかに記載の回路図シンボル生成方法。
（付記１７）
付記９から１６のいずれかに記載の方法の各工程をコンピュータに実行させるためのプログラム。
（付記１８）
付記１７に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。 <Additional notes>
Some or all of the above embodiments may be described as, but not limited to, the following appendices.
(Appendix 1)
Including pin information acquisition means, circuit diagram symbol generation means, and file output means,
The pin information acquisition means acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the pin information.
The file output means outputs the generated circuit diagram symbol as a file according to the file format of the circuit diagram editor.
Schematic symbol generator.
(Appendix 2)
In addition, it includes pin information input means
The pin information input means can input the pin information.
The pin information acquisition means acquires the input pin information.
The circuit diagram symbol generator according to Appendix 1.
(Appendix 3)
The circuit diagram symbol generation means determines the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information.
The circuit diagram symbol generator according to Appendix 1 or 2.
(Appendix 4)
The circuit diagram symbol generation means determines a division unit of the circuit diagram symbol for each number of pins to be arranged, and determines a pin arrangement position for each division unit.
The circuit diagram symbol generator according to Appendix 3.
(Appendix 5)
The circuit diagram symbol generation means determines a pin arrangement position based on the pin attribute.
The circuit diagram symbol generator according to Appendix 4.
(Appendix 6)
In addition, it includes schematic symbol correction means.
The circuit diagram symbol correction means modifies the circuit diagram symbol generated by the circuit diagram symbol generation means.
The circuit diagram symbol generator according to any one of Supplementary Notes 1 to 5.
(Appendix 7)
In addition, it includes a circuit diagram symbol information acquisition means.
The circuit diagram symbol information acquisition means acquires the circuit diagram symbol information and obtains the circuit diagram symbol information.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the acquired circuit diagram symbol information.
The circuit diagram symbol generator according to any one of Supplementary Notes 1 to 6.
(Appendix 8)
In addition, it includes judgment warning means
The determination warning means determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation means conforms to the input rules of the circuit diagram editor, and if not, generates warning information. ,
The output means outputs the warning information.
The circuit diagram symbol generator according to any one of Supplementary Notes 1 to 7.
(Appendix 9)
Including pin information acquisition process, circuit diagram symbol generation process, and file output process
The pin information acquisition step acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation step generates a circuit diagram symbol based on the pin information.
The file output process outputs the generated schematic symbol as a file according to the file format of the schematic editor.
Schematic symbol generation method.
(Appendix 10)
In addition, it includes a pin information input process.
In the pin information input step, the pin information is input and the pin information is input.
The pin information acquisition step acquires the input pin information.
The circuit diagram symbol generation method according to Appendix 9.
(Appendix 11)
The circuit diagram symbol generation step determines the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information.
The circuit diagram symbol generation method according to Appendix 9 or 10.
(Appendix 12)
In the circuit diagram symbol generation step, the division unit of the circuit diagram symbol is determined for each number of pins to be arranged, and the pin arrangement position is determined for each division unit.
The circuit diagram symbol generation method according to Appendix 11.
(Appendix 13)
The circuit diagram symbol generation step determines the pin arrangement position based on the pin attribute.
The circuit diagram symbol generation method according to Appendix 12.
(Appendix 14)
In addition, it includes a schematic symbol correction step.
The circuit diagram symbol correction step modifies the circuit diagram symbol generated by the circuit diagram symbol generation step.
The circuit diagram symbol generation method according to any one of Appendix 9 to 13.
(Appendix 15)
In addition, it includes a circuit diagram symbol information acquisition process.
In the circuit diagram symbol information acquisition step, the circuit diagram symbol information is acquired, and the circuit diagram symbol information is acquired.
The circuit diagram symbol generation step generates a circuit diagram symbol based on the acquired circuit diagram symbol information.
The circuit diagram symbol generation method according to any one of Appendix 9 to 14.
(Appendix 16)
In addition, it includes a judgment warning process.
The determination warning step determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation step conforms to the input rules of the circuit diagram editor, and if not, generates warning information. ,
The output step outputs the warning information.
The circuit diagram symbol generation method according to any one of Appendix 9 to 15.
(Appendix 17)
A program for causing a computer to execute each step of the method according to any one of Appendix 9 to 16.
(Appendix 18)
A computer-readable recording medium on which the program described in Appendix 17 is recorded.

本発明によれば、回路図エディタの種類を問わず、容易に回路図シンボルを作成可能である。 According to the present invention, a circuit diagram symbol can be easily created regardless of the type of the circuit diagram editor.

１０回路図シンボル生成装置
１１ピン情報取得手段
１２回路図シンボル生成手段
１３ファイル出力手段
１４回路図シンボル修正手段
１５回路図シンボル情報取得手段
１６判定警告手段

10 Circuit diagram symbol generation device 11 Pin information acquisition means 12 Circuit diagram symbol generation means 13 File output means 14 Circuit diagram symbol correction means 15 Circuit diagram symbol information acquisition means 16 Judgment warning means

Claims

Including pin information acquisition means, circuit diagram symbol generation means, and file output means,
The pin information acquisition means acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the pin information.
The file output means outputs the generated circuit diagram symbol as a file according to the file format of the circuit diagram editor.
Schematic symbol generator.

In addition, it includes pin information input means
The pin information input means can input the pin information.
The pin information acquisition means acquires the input pin information.
The circuit diagram symbol generator according to claim 1.

The circuit diagram symbol generation means determines the shape of the circuit diagram symbol and the pin arrangement position based on the pin attribute information.
The circuit diagram symbol generator according to claim 1 or 2.

The circuit diagram symbol generation means determines a division unit of the circuit diagram symbol for each number of pins to be arranged, and determines a pin arrangement position for each division unit.
The circuit diagram symbol generator according to claim 3.

The circuit diagram symbol generation means determines a pin arrangement position based on the pin attribute.
The circuit diagram symbol generator according to claim 4.

In addition, it includes schematic symbol correction means.
The circuit diagram symbol correction means modifies the circuit diagram symbol generated by the circuit diagram symbol generation means.
The circuit diagram symbol generator according to any one of claims 1 to 5.

In addition, it includes a circuit diagram symbol information acquisition means.
The circuit diagram symbol information acquisition means acquires the circuit diagram symbol information and obtains the circuit diagram symbol information.
The circuit diagram symbol generation means generates a circuit diagram symbol based on the acquired circuit diagram symbol information.
The circuit diagram symbol generator according to any one of claims 1 to 6.

In addition, it includes judgment warning means
The determination warning means determines whether or not the circuit diagram symbol generated by the circuit diagram symbol generation means conforms to the input rules of the circuit diagram editor, and if not, generates warning information. ,
The output means outputs the warning information.
The circuit diagram symbol generator according to any one of claims 1 to 7.

Including pin information acquisition process, circuit diagram symbol generation process, and file output process
The pin information acquisition step acquires pin information including a pin number, a pin name, a pin attribute, and a pin number of a physical pin.
The circuit diagram symbol generation step generates a circuit diagram symbol based on the pin information.
The file output process outputs the generated schematic symbol as a file according to the file format of the schematic editor.
Schematic symbol generation method.

A program for causing a computer to execute each step of the method according to claim 9.