JP2021136846A - 電力変換装置 - Google Patents

Abstract

【課題】出力電力が大きく小型の電力変換装置を提供する。【解決手段】電力変換装置１において、第１から第３スイッチング素子Ｑ１〜Ｑ３は、第１ノードＮ１と第２ノードＮ２との間に直列接続される。第４から第６スイッチング素子Ｑ４〜Ｑ６は、第１ノードＮ１と第２ノードＮ２との間に直列接続される。第７スイッチング素子Ｑ７は、第１入力電圧が供給される第１入力ノードＩＮ１と第１ノードＮ１との間に接続される。第８スイッチング素子Ｑ８は、第２入力電圧が供給される第２入力ノードＩＮ２と第２ノードＮ２との間に接続される。容量素子Ｃ１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の接続ノードと、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の接続ノードとの間に接続される。【選択図】図３

Description

本開示は、スイッチング素子を備える電力変換装置に関する。

近年、車両や工場などで利用される例えば１００ｋＷクラスの大電力用のインバータなどの電力変換装置を高電力密度化することが望まれている。そのための技術としてインターリーブ方式とマルチレベル方式が知られている。

インターリーブ方式では、複数のブリッジ回路のそれぞれの出力電流の位相をずらし、それらを合成する（例えば、特許文献１参照）。合成された出力電流のリップルを低減できるため、出力電流を平滑化するためのフィルタを小型化できる。

マルチレベル方式では、正電圧と負電圧の２レベルに加え、フライングキャパシタを利用して０Ｖを出力する（例えば、特許文献２参照）。この構成では、２レベルの構成よりも出力電圧の変化幅が小さくなるので、出力電圧の脈動を少なくでき、出力電流のリップルも低減できる。そのため、出力を平滑化するためのフィルタを小型化できる。また、スイッチング素子の導通損失とスイッチング損失を低減できるので、出力電力を大きくできる。

特開２０１８−９３６０８号公報 特開２００８−９２６５１号公報

本発明者らは、３レベルを出力可能な電力変換装置を２台設けてインターリーブ動作させることで、フィルタをさらに小型化でき、出力電力を大きくできることを認識したが、この構成では２個のフライングキャパシタが必要になる。例えば、出力電圧が±２００Ｖの電力変換装置では、１個のフライングキャパシタの大きさは約１０ｃｍ×１０ｃｍ×１０ｃｍであり、電力変換装置の体積においてキャパシタが占める割合がスイッチング素子が占める割合と比較して大きい。そのため、インターリーブ動作するマルチレベル電力変換装置を小型化することが望まれる。

本開示はこうした課題に鑑みてなされたものであり、その例示的な目的の一つは、出力電力が大きく小型の電力変換装置を提供することにある。

上記課題を解決するために、本発明のある態様の電力変換装置は、第１ノード側から第１スイッチング素子、第２スイッチング素子、第３スイッチング素子の順で第１ノードと第２ノードとの間に直列接続された第１から第３スイッチング素子と、第１ノード側から第４スイッチング素子、第５スイッチング素子、第６スイッチング素子の順で第１ノードと第２ノードとの間に直列接続された第４から第６スイッチング素子と、第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第７スイッチング素子と、第２入力電圧が供給される第２入力ノードと第２ノードとの間に接続された第８スイッチング素子と、第１スイッチング素子と第２スイッチング素子の接続ノードと、第５スイッチング素子と第６スイッチング素子の接続ノードとの間に接続された容量素子と、第２スイッチング素子と第３スイッチング素子の接続ノードである第３ノードと、出力ノードとの間に接続された第１インダクタと、第４スイッチング素子と第５スイッチング素子の接続ノードである第４ノードと、出力ノードとの間に接続された第２インダクタと、電圧指令値にもとづいて第１から第８スイッチング素子を制御する制御回路と、を備える。

本発明の別の態様もまた、電力変換装置である。この装置は、第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１スイッチング素子と、第１入力ノードと第２ノードとの間に接続された第２スイッチング素子と、第２ノードと第３ノードとの間に接続された第３スイッチング素子と、第２入力電圧が供給される第２入力ノードと第３ノードとの間に接続された第４スイッチング素子と、第１ノードと第３ノードとの間に接続された容量素子と、第１ノードと出力ノードとの間に接続された第１インダクタと、第２ノードと出力ノードとの間に接続された第２インダクタと、電圧指令値にもとづいて第１から第４スイッチング素子を制御する制御回路と、を備える。

本発明のさらに別の態様もまた、電力変換装置である。この装置は、第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１インダクタと、第１入力ノードと第２ノードとの間に接続された第２インダクタと、第２入力電圧が供給される第２入力ノードと第１ノードとの間に接続された第１スイッチング素子と、第２入力ノードと第２ノードとの間に接続された第２スイッチング素子と、第１ノードと出力ノードとの間に直列接続された第１整流素子および第２整流素子と、第１整流素子と第２整流素子の接続ノードと、第２ノードとの間に接続された容量素子と、電圧指令値にもとづいて第１および第２スイッチング素子を制御する制御回路と、を備える。

なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。

本開示によれば、出力電力が大きく小型の電力変換装置を提供できる。

比較例に係る電力変換装置の回路図である。 図２（ａ）は、比較例に係る電力変換装置の状態Ａ’の電流経路を示し、図２（ｂ）は状態Ｂ’の電流経路を示し、図２（ｃ）は状態Ｃ’の電流経路を示す図である。 第１の実施の形態に係る電力変換装置の回路図である。 図３の電力変換装置における電圧指令値と第１から第４キャリア信号の一例を示す図である。 ０．７５の電圧指令値、第１から第４キャリア信号、および、第１から第８スイッチング素子のスイッチング状態を示す図である。 図３の第１電力変換部の第１状態Ａの電流経路を示す図である。 図３の第１電力変換部の第２状態Ｂの電流経路を示す図である。 図３の第１電力変換部の第３状態Ｃの電流経路を示す図である。 図３の第１電力変換部における電圧指令値が０．７５の場合の電圧ＶａとＶｂ、電流ＩａとＩｂ、電圧Ｖｆを示す図である。 ０．２５の電圧指令値、第１から第４キャリア信号、および、第１から第８スイッチング素子のスイッチング状態を示す図である。 図３の第１電力変換部の第４状態Ｄの電流経路を示す図である。 図３の第１電力変換部の第５状態Ｅの電流経路を示す図である。 図３の電力変換部における電圧指令値が０．２５の場合の電圧ＶａとＶｂ、電流ＩａとＩｂ、電圧Ｖｆを示す図である。 −０．２５の電圧指令値、第１から第４キャリア信号、および、第１から第８スイッチング素子のスイッチング状態を示す図である。 図３の第１電力変換部の第６状態Ｆの電流経路を示す図である。 図３の第１電力変換部の第７状態Ｇの電流経路を示す図である。 −０．７５の電圧指令値、第１から第４キャリア信号、および、第１から第８スイッチング素子のスイッチング状態を示す図である。 図３の第１電力変換部の第８状態Ｈの電流経路を示す図である。 図３の第１電力変換部における１周期の電圧指令値に対応する電流Ｉａと電流Ｉｂを示す図である。 図１９の５ｍｓから６ｍｓの拡大図である。 図１９に対応する電圧Ｖａを示す図である。 図１９に対応する容量素子の両端間の電圧Ｖｆを示す図である。 第２の実施の形態に係る電力変換装置の回路図である。 第３の実施の形態に係る電力変換装置の回路図である。 第４の実施の形態に係る電力変換装置の回路図である。 第５の実施の形態に係る電力変換装置の回路図である。 第６の実施の形態に係る電力変換装置の回路図である。

本発明者らは、電力変換装置について研究し、以下の知見を得た。図１は、比較例に係る電力変換装置１００の回路図である。電力変換装置１００では、３レベルをそれぞれ出力可能な２つのレグがインターリーブ動作し、直流電力を交流電力に変換する。電力変換装置１００は、８つのスイッチング素子Ｑ７１〜Ｑ７８、２つの容量素子Ｃ７１，Ｃ７２、２つのインダクタＬ７１，Ｌ７２、ローパスフィルタ１３０、および、制御回路１２０を備える。

第１入力ノードＩＮ１には正の電圧Ｖｃが供給され、第２入力ノードＩＮ２には負の電圧（−Ｖｃ）が供給される。４つのスイッチング素子Ｑ７１〜Ｑ７４は、第１入力ノードＩＮ１と第２入力ノードＩＮ２の間に直列接続され、第１のレグを構成する。スイッチング素子Ｑ７１とスイッチング素子Ｑ７２の接続ノードと、スイッチング素子Ｑ７３とスイッチング素子Ｑ７４の接続ノードとの間に、フライングキャパシタである容量素子Ｃ７１が接続される。スイッチング素子Ｑ７２とスイッチング素子Ｑ７３の接続ノードＮ７１と、出力ノードＯ１との間に、インダクタＬ７１が接続される。

４つのスイッチング素子Ｑ７５〜Ｑ７８は、第１入力ノードＩＮ１と第２入力ノードＩＮ２の間に直列接続され、第２のレグを構成する。スイッチング素子Ｑ７５とスイッチング素子Ｑ７６の接続ノードと、スイッチング素子Ｑ７７とスイッチング素子Ｑ７８の接続ノードとの間に、フライングキャパシタである容量素子Ｃ７２が接続される。スイッチング素子Ｑ７６とスイッチング素子Ｑ７７の接続ノードＮ７２と、出力ノードＯ１との間に、インダクタＬ７２が接続される。

出力ノードＯ１には、インダクタＬ１３と容量素子Ｃ１３で構成されるローパスフィルタ１３０が接続される。

制御回路１２０は、出力ノードＯ１の出力電圧を規定する電圧指令値にもとづいてスイッチング素子Ｑ７１〜Ｑ７８のスイッチング状態を制御する。電圧指令値は、−１〜１の値の範囲で正弦波状に変化する。例えば、電圧指令値が０．５〜１の場合、スイッチング素子Ｑ７１〜Ｑ７８は状態Ａ’、状態Ｂ’、状態Ｃ’、状態Ｂ’に繰り返し制御される。

図２（ａ）は、比較例に係る電力変換装置１００の状態Ａ’の電流経路を示し、図２（ｂ）は状態Ｂ’の電流経路を示し、図２（ｃ）は状態Ｃ’の電流経路を示す。

図２（ａ）に示すように、制御回路１２０は、状態Ａ’では、スイッチング素子Ｑ７１，Ｑ７３，Ｑ７５，Ｑ７６を導通させ、残りのスイッチング素子Ｑ７２，Ｑ７４，Ｑ７７，Ｑ７８を非導通とする。よって図示する経路で電流Ｉａが流れ、接続ノードＮ７１の電圧は、電圧Ｖｃから容量素子Ｃ７１の両端間の電圧Ｖｆ１を減算した電圧になる。電圧Ｖｆ１は、実質的に電圧Ｖｃであるため、接続ノードＮ７１の電圧は実質的に０Ｖになる。また、図示する経路で電流Ｉｂが流れ、接続ノードＮ７２の電圧はＶｃになる。出力ノードＯ１の電圧は、接続ノードＮ７１の電圧と接続ノードＮ７２の電圧の平均であり、Ｖｃ／２となる。

図２（ｂ）に示すように、制御回路１２０は、状態Ｂ’では、スイッチング素子Ｑ７１，Ｑ７２，Ｑ７５，Ｑ７６を導通させ、残りのスイッチング素子Ｑ７３，Ｑ７４，Ｑ７７，Ｑ７８を非導通とする。これにより、接続ノードＮ７１の電圧は電圧Ｖｃになり、接続ノードＮ７２の電圧はＶｃになり、出力ノードＯ１の電圧はＶｃになる。

図２（ｃ）に示すように、制御回路１２０は、状態Ｃ’では、スイッチング素子Ｑ７１，Ｑ７２，Ｑ７６，Ｑ７８を導通させ、残りのスイッチング素子Ｑ７３，Ｑ７４，Ｑ７５，Ｑ７７を非導通とする。図示する経路で電流Ｉａが流れ、接続ノードＮ７１の電圧はＶｃになる。また、図示する経路で電流Ｉｂが流れ、接続ノードＮ７２の電圧は、電圧（−Ｖｃ）に容量素子Ｃ７２の両端間の電圧を加算した電圧、即ち実質的に０Ｖになる。出力ノードＯ１の電圧は、Ｖｃ／２となる。

図示および説明は省略するが、電圧指令値が−１〜０．５の場合にもスイッチング素子Ｑ７１〜Ｑ７８は複数の状態に制御される。接続ノードＮ７１の電圧と接続ノードＮ７２の電圧は、それぞれ１８０°位相がずれた−Ｖｃ、０、Ｖｃの３レベルのＰＷＭ波形になる。これらの電圧により、電流Ｉａと電流Ｉｂのリップルの位相差も１８０°になり、出力ノードＯ１の出力電流のリップルを低減できる。出力ノードＯ１の電圧は、−Ｖｃ、−Ｖｃ／２、０、Ｖｃ／２、Ｖｃの５レベルのＰＷＭ波形になる。ローパスフィルタ１３０の出力電圧および出力電流は、概ね正弦波になる。

既述のように、この電力変換装置１００では、ローパスフィルタ１３０を小型化でき、出力電力を大きくできるが、相対的に占める割合が大きい２つの容量素子Ｃ７１，Ｃ７２が必要である。

また、３台の電力変換装置１００を設けることで、３相モータを駆動するための３相インバータを構成できるが、６つの容量素子により大型化する。

本発明者は、これらの知見に基づいて研究を重ね、２つのレグで１つの容量素子を共用することで、比較例からスイッチング素子の数を変更せず、電力変換装置を小型化できることを見出した。実施の形態は、このような思索に基づいて案出されたもので、以下にその具体的な構成を説明する。

以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。

（第１の実施の形態）
図３は、第１の実施の形態に係る電力変換装置１の回路図である。電力変換装置１は、例えば自動車や航空機などの移動体を駆動するモータに交流電力を供給するインバータ、変圧器などを構成するインバータなどとして利用できる。電力変換装置１の出力電力は、例えば１００ｋＷ以上であってよい。

電力変換装置１は、第１直流電源２と第２直流電源４から供給される直流電力を３相の交流電力に変換し、変換した交流電力を負荷６に供給する。負荷６は、３相モータなどである。電力変換装置１は、第１電力変換部１０ａ、第２電力変換部１０ｂ、第３電力変換部１０ｃおよび制御回路２０を備える。第１電力変換部１０ａはＵ相の交流電力を出力し、第２電力変換部１０ｂはＶ相の交流電力を出力し、第３電力変換部１０ｃはＷ相の交流電力を出力する。

第１電力変換部１０ａは、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、容量素子Ｃ１、第１インダクタＬ１、および、第２インダクタＬ２を備える。

第１から第３スイッチング素子Ｑ１〜Ｑ３は、第１ノードＮ１側から第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３の順で第１ノードＮ１と第２ノードＮ２との間に直列接続される。

第４から第６スイッチング素子Ｑ４〜Ｑ６は、第１ノードＮ１側から第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６の順で第１ノードＮ１と第２ノードＮ２との間に直列接続される。

第７スイッチング素子Ｑ７は、第１入力ノードＩＮ１と第１ノードＮ１との間に接続される。第１入力ノードＩＮ１には、第１直流電源２から第１入力電圧Ｖｃが供給される。

第８スイッチング素子Ｑ８は、第２入力ノードＩＮ２と第２ノードＮ２との間に接続される。第２入力ノードＩＮ２には、第２直流電源４から第２入力電圧（−Ｖｃ）が供給される。第２入力電圧（−Ｖｃ）は、第１入力電圧Ｖｃと絶対値が等しい負の電圧である。以下、第１入力電圧Ｖｃが２００Ｖであり、第２入力電圧（−Ｖｃ）が−２００Ｖである一例を説明するが、これらの電圧は所望の出力電圧に応じて適宜設定できる。

第１〜第８スイッチング素子Ｑ１〜Ｑ８にはそれぞれ、第１ダイオードＤ１から第８ダイオードＤ８のうち対応するものが逆並列に接続される。本実施の形態では、第１〜第８スイッチング素子Ｑ１〜Ｑ８はＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)である例を想定する。第１から第８ダイオードＤ１〜Ｄ８は、ＮチャネルＭＯＳＦＥＴの寄生ダイオードである。なお、第１〜第８スイッチング素子Ｑ１〜Ｑ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）でもよい。

容量素子Ｃ１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の接続ノードＮ５と、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６の接続ノードＮ６との間に接続される。容量素子Ｃ１の容量値は、後述するキャリア信号の周波数などに応じて実験やシミュレーションにより適宜決定でき、たとえば数十μＦから数百μＦであってよい。容量素子Ｃ１は、フライングキャパシタとも呼ばれる。

第１インダクタＬ１は、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３の接続ノードである第３ノードＮ３と、出力ノードＯ１ａとの間に接続される。第２インダクタＬ２は、第４スイッチング素子Ｑ４と第５スイッチング素子Ｑ５の接続ノードである第４ノードＮ４と、出力ノードＯ１ａとの間に接続される。第１インダクタＬ１と第２インダクタＬ２のインダクタンスは等しい。第１および第２インダクタＬ１，Ｌ２として、２つのインダクタが一体化された結合リアクトルを用いてもよい。

出力ノードＯ１ａから出力電圧Ｖｏおよび出力電流Ｉｏが出力される。出力ノードＯ１ａには、負荷６のインダクタＬ１０ａが接続される。

第２電力変換部１０ｂと第３電力変換部１０ｃは、それぞれ第１電力変換部１０ａと同一の構成を有するため、説明を省略する。第２電力変換部１０ｂの出力ノードＯ１ｂには、負荷６のインダクタＬ１０ｂが接続され、第３電力変換部１０ｃの出力ノードＯ１ｃには、負荷６のインダクタＬ１０ｃが接続される。出力ノードＯ１ａとインダクタＬ１０ａとの間、出力ノードＯ１ｂとインダクタＬ１０ｂとの間、出力ノードＯ１ｃとインダクタＬ１０ｃとの間のそれぞれにローパスフィルタが接続されてもよい。

制御回路２０は、Ｕ相用の電圧指令値に応じて第１電力変換部１０ａの第１から第８スイッチング素子Ｑ１〜Ｑ８のそれぞれの導通と非導通を制御する。制御回路２０は、Ｖ相用の電圧指令値に応じて第２電力変換部１０ｂの８つのスイッチング素子のそれぞれの導通と非導通を制御し、Ｗ相用の電圧指令値に応じて第３電力変換部１０ｃの８つのスイッチング素子のそれぞれの導通と非導通を制御する。制御回路２０は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

以下、第１電力変換部１０ａの動作を説明するが、第２および第３電力変換部１０ｂ，１０ｃも同様に動作する。

図４は、図３の電力変換装置１における電圧指令値と第１から第４キャリア信号Ｓ１〜Ｓ４の一例を示す。電圧指令値は、出力ノードＯ１ａの出力電圧Ｖｏを指示する値である。電圧指令値は正弦波状に変化し、図４ではその１周期を示す。電圧指令値の最大値、最小値、周波数は、所望の交流電圧に合わせて制御回路２０に設定可能である。

電圧指令値は、最大値を「１」、最小値を「−１」に規格化している。電圧指令値「１」は第１入力電圧Ｖｃを表し、「−１」は第２入力電圧（−Ｖｃ）を表し、中間値「０」は接地電圧を表す。最大値の１／２である「０．５」を第１しきい値とする。最小値の１／２である「−０．５」を第２しきい値とする。

第１から第４キャリア信号Ｓ１〜Ｓ４は、それぞれ位相が９０°ずつ異なる三角波であり、それぞれの振幅と周期は等しい。図４では、理解を容易にするために、電圧指令値の１周期は各キャリア信号の８周期と等しいが、実際には各キャリア信号の１周期を図４の例より短く設定する。たとえば、電圧指令値の周波数が５０Ｈｚである場合、それぞれのキャリア信号の周波数は１ｋＨｚ以上であってよい。キャリア信号の周波数が高い方が出力電流Ｉｏを正弦波に近づけることができる。それぞれのキャリア信号も最大値を「１」、最小値を「−１」に規格化している。

電圧指令値の１周期は、複数の制御周期から構成される。制御周期は、キャリア信号の周期の１／２である。

制御回路２０は、電圧指令値と、第１から第４キャリア信号Ｓ１〜Ｓ４とを比較し、比較結果に基づいて８つのＰＷＭ信号を生成し、それぞれのＰＷＭ信号を第１から第８スイッチング素子Ｑ１〜Ｑ８のうちの対応するもののゲートに供給する。ＰＷＭ信号は、公知の技術を用いて生成できる。

制御回路２０による具体的な制御について、電圧指令値の範囲ごとに以下に説明する。

（１）電圧指令値０．５〜１
図５は、０．７５の電圧指令値、第１から第４キャリア信号Ｓ１〜Ｓ４、および、第１から第８スイッチング素子Ｑ１〜Ｑ８のスイッチング状態を示す。図５では、第１から第４キャリア信号Ｓ１〜Ｓ４の周波数は、電圧指令値の周波数より十分に高く、図示する範囲で電圧指令値をほぼ一定と見なせると想定している。

制御回路２０は、電圧指令値が第１キャリア信号Ｓ１より小さく、かつ、第２および第４キャリア信号Ｓ２，Ｓ４より大きい期間と、電圧指令値が第３キャリア信号Ｓ３より小さく、かつ、第２および第４キャリア信号Ｓ２，Ｓ４より大きい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第１状態Ａに制御する。

制御回路２０は、電圧指令値が第１から第４キャリア信号Ｓ１〜Ｓ４より大きい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第２状態Ｂに制御する。

制御回路２０は、電圧指令値が第２キャリア信号Ｓ２より小さく、かつ、第１および第３キャリア信号Ｓ１，Ｓ３より大きい期間と、電圧指令値が第４キャリア信号Ｓ４より小さく、かつ、第１および第３キャリア信号Ｓ１，Ｓ３より大きい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第３状態Ｃに制御する。

つまり制御回路２０は、電圧指令値が０．５より大きく１未満の場合、第１から第８スイッチング素子Ｑ１〜Ｑ８を第１状態Ａ、第２状態Ｂ、第３状態Ｃ、第２状態Ｂの順に繰り返し制御し、かつ、電圧指令値が大きいほど、第２状態Ｂの期間を増加させ、第１状態Ａの期間と第３状態Ｃの期間を減少させる。１つの制御周期は、第１状態Ａの期間、２つの第２状態Ｂの期間、および、第３状態Ｃの期間を含む。

この場合、制御回路２０は、それぞれの制御周期において、第１状態Ａの期間と第３状態Ｃの期間の長さを実質的に等しく制御し、それぞれの第２状態Ｂの期間の長さを実質的に等しく制御する。この制御は、制御回路２０が、それぞれの制御周期において容量素子Ｃ１の充電量と放電量が平衡するように第１から第８スイッチング素子Ｑ１〜Ｑ８を制御することに相当する。

図６は、図３の第１電力変換部１０ａの第１状態Ａの電流経路を示す。制御回路２０は、第１状態Ａでは、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、および、第７スイッチング素子Ｑ７を導通させ、残りのスイッチング素子Ｑ３，Ｑ４，Ｑ６，Ｑ８を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第１状態Ａでは、第１入力ノードＩＮ１と第４ノードＮ４を容量素子Ｃ１を介して電気的に接続し、第１入力ノードＩＮ１と第３ノードＮ３を容量素子Ｃ１を介さず電気的に接続する。

第１状態Ａでは、第３ノードＮ３の電圧Ｖｂは、第１入力電圧Ｖｃであり、第４ノードＮ４の電圧Ｖａは、第１入力電圧Ｖｃから容量素子Ｃ１の両端間の電圧Ｖｆを減算した値である。電圧Ｖｆは、第１入力電圧Ｖｃと実質的に等しいので、電圧Ｖａは、実質的に０Ｖになる。出力電圧Ｖｏは、電圧Ｖａと電圧Ｖｂの概ね平均となり、Ｖｃ／２となる。容量素子Ｃ１は、電流Ｉａにより充電される。

図７は、図３の第１電力変換部１０ａの第２状態Ｂの電流経路を示す。制御回路２０は、第２状態Ｂでは、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、および、第７スイッチング素子Ｑ７を導通させ、残りのスイッチング素子Ｑ３，Ｑ５，Ｑ６，Ｑ８を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第２状態Ｂでは、第１入力ノードＩＮ１と第４ノードＮ４を容量素子Ｃ１を介さず電気的に接続し、第１入力ノードＩＮ１と第３ノードＮ３を容量素子Ｃ１を介さず電気的に接続する。

第２状態Ｂでは、電圧Ｖｂと電圧Ｖａは、第１入力電圧Ｖｃである。出力電圧ＶｏもＶｃとなる。

図８は、図３の第１電力変換部１０ａの第３状態Ｃの電流経路を示す。制御回路２０は、第３状態Ｃでは、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７、および、第８スイッチング素子Ｑ８を導通させ、残りのスイッチング素子Ｑ１，Ｑ３，Ｑ５を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第３状態Ｃでは、第１入力ノードＩＮ１と第４ノードＮ４を容量素子Ｃ１を介さず電気的に接続し、第２入力ノードＩＮ２と第３ノードＮ３を容量素子Ｃ１を介して電気的に接続する。

第３状態Ｃでは、第３ノードＮ３の電圧Ｖｂは、第２入力電圧（−Ｖｃ）に容量素子Ｃ１の両端間の電圧Ｖｆを加算した値であり、第４ノードＮ４の電圧Ｖａは、第１入力電圧Ｖｃである。電圧Ｖａは、実質的に０Ｖになる。出力電圧Ｖｏは、Ｖｃ／２となる。容量素子Ｃ１は、電流Ｉｂにより放電される。

このように、第１電力変換部１０ａは、比較例の電力変換装置１００の状態Ａ’、状態Ｂ’、状態Ｃ’と同様の電圧Ｖａ，Ｖｂおよび出力電圧Ｖｏを出力できる。

制御回路２０は、電圧指令値が０．５より大きく１未満の場合、出力電圧ＶｏをＶｃ／２とＶｃの２レベルに制御し、電圧指令値が大きいほど、Ｖｃ／２の期間を減少させ、Ｖｃの期間を増加させる。

制御回路２０は、電圧指令値が０．５の場合、Ｖｃの期間を実質的にゼロに制御し、出力電圧Ｖｏを実質的にＶｃ／２に制御する。

制御回路２０は、電圧指令値が１の場合、Ｖｃ／２の期間を実質的にゼロに制御し、出力電圧Ｖｏを実質的にＶｃに制御する。

図９は、図３の第１電力変換部１０ａにおける電圧指令値が０．７５の場合の電圧ＶａとＶｂ、電流ＩａとＩｂ、電圧Ｖｆを示す。図９は、電流ＩａとＩｂが正の期間を示す。

時刻ｔ１に第３状態Ｃから第２状態Ｂに制御され、電圧ＶａはＶｃであり、電圧ＶｂもＶｃになる。電流Ｉａは、電流Ｉｂより大きく、ほぼ一定値である。電圧Ｖｆは、電圧Ｖｃより低いほぼ一定値である。

時刻ｔ２に第１状態Ａに制御され、電圧Ｖａは実質的に０になり、電圧ＶｂはＶｃである。電流Ｉａは時間とともに減少し、電流Ｉｂは時間とともに増加する。電流Ｉａによる充電のため、電圧Ｖｆは時間とともに増加する。

時刻ｔ３に第２状態Ｂに制御され、電圧ＶａはＶｃになり、電圧ＶｂはＶｃである。電流Ｉｂは、電流Ｉａより大きく、ほぼ一定値である。電圧ｆは、電圧Ｖｃより高いほぼ一定値である。

時刻ｔ４に第３状態Ｃに制御され、電圧ＶａはＶｃであり、電圧Ｖｂは実質的に０になる。電流Ｉｂは時間とともに減少し、電流Ｉａは時間とともに増加する。電流Ｉｂによる放電のため、電圧Ｖｆは時間とともに減少する。時刻ｔ５に第２状態Ｂに制御される。時刻ｔ１から時刻ｔ５が制御周期である。

このように、電圧Ｖａと電圧Ｖｂは、それぞれＶｃと０に制御される。電圧Ｖａと電圧Ｖｂの位相差は１８０°であるため、電流ＩａとＩｂは逆位相になっている。

ここで、１制御周期内の容量素子Ｃ１の充放電による電荷の変化量ΔＱは、式（１）で表せる。
ΔＱ＝Ｉａ（ｔ３−ｔ２）−Ｉｂ（ｔ５−ｔ４） 式（１）

電流ＩａとＩｂのリップルは、それらの最大値と比較して十分に小さいため、Ｉａ＝Ｉｂと見なせる。また、既述の通り（ｔ３−ｔ２）＝（ｔ５−ｔ４）と見なせる。

よって、ΔＱ＝０と見なすことができ、容量素子Ｃ１の両端間の電圧Ｖｆは、時刻ｔ１とｔ５において実質的に等しい。そのため、複数の制御周期にわたって電力変換を続けても電圧Ｖｆの平均値はほぼ一定であるため、電力変換動作を安定させることができる。

（２）電圧指令値０〜０．５
図１０は、０．２５の電圧指令値、第１から第４キャリア信号Ｓ１〜Ｓ４、および、第１から第８スイッチング素子Ｑ１〜Ｑ８のスイッチング状態を示す。

第１から第８スイッチング素子Ｑ１〜Ｑ８が第１状態Ａまたは第３状態Ｃに制御される期間は、前述の通りである。

制御回路２０は、電圧指令値が第１および第２キャリア信号Ｓ１，Ｓ２より小さく、かつ、０より大きい期間と、電圧指令値が第３および第４キャリア信号Ｓ３，Ｓ４より小さく、かつ、０より大きい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第４状態Ｄに制御する。

制御回路２０は、電圧指令値が第２および第３キャリア信号Ｓ２，Ｓ３より小さく、かつ、０より大きい期間と、電圧指令値が第１および第４キャリア信号Ｓ１，Ｓ４より小さく、かつ、０より大きい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第５状態Ｅに制御する。

つまり制御回路２０は、電圧指令値が０より大きく０．５未満の場合、第１から第８スイッチング素子Ｑ１〜Ｑ８を第１状態Ａ、第４状態Ｄ、第３状態Ｃ、第５状態Ｅの順に繰り返し制御し、かつ、電圧指令値が大きいほど、第１状態Ａの期間と第３状態Ｃの期間を増加させ、第４状態Ｄの期間と第５状態Ｅの期間を減少させる。１つの制御周期は、第１状態Ａの期間、第４状態Ｄの期間、第３状態Ｃの期間、および、第５状態Ｅの期間を含む。

この場合、制御回路２０は、それぞれの制御周期において、第１状態Ａの期間と第３状態Ｃの期間の長さを実質的に等しく制御し、第４状態Ｄの期間と第５状態Ｅの期間の長さを実質的に等しく制御する。この制御は、制御回路２０が、それぞれの制御周期において容量素子Ｃ１の充電量と放電量が平衡するように第１から第８スイッチング素子Ｑ１〜Ｑ８を制御することに相当する。

図１１は、図３の第１電力変換部１０ａの第４状態Ｄの電流経路を示す。制御回路２０は、第４状態Ｄでは、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７を導通させ、残りのスイッチング素子Ｑ２，Ｑ４，Ｑ８を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第４状態Ｄでは、第１入力ノードＩＮ１と第４ノードＮ４を容量素子Ｃ１を介して電気的に接続し、第１入力ノードＩＮ１と第３ノードＮ３を容量素子Ｃ１を介して電気的に接続する。

第４状態Ｄでは、第３ノードＮ３の電圧Ｖｂと第４ノードＮ４の電圧Ｖａは、第１入力電圧Ｖｃから容量素子Ｃ１の両端間の電圧Ｖｆを減算した値であり、実質的に０Ｖになる。よって、出力電圧Ｖｏも実質的に０Ｖとなる。容量素子Ｃ１は、電流Ｉａと電流Ｉｂにより充電される。

図１２は、図３の第１電力変換部１０ａの第５状態Ｅの電流経路を示す。制御回路２０は、第５状態Ｅでは、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７を導通させ、残りのスイッチング素子Ｑ３，Ｑ５，Ｑ８を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第５状態Ｅでは、第２入力ノードＩＮ２と第４ノードＮ４を容量素子Ｃ１を介して電気的に接続し、第２入力ノードＩＮ２と第３ノードＮ３を容量素子Ｃ１を介して電気的に接続する。

第５状態Ｅでは、第３ノードＮ３の電圧Ｖｂと第４ノードＮ４の電圧Ｖａは、第２入力電圧（−Ｖｃ）に容量素子Ｃ１の両端間の電圧Ｖｆを加算した値であり、実質的に０Ｖになる。よって、出力電圧Ｖｏも実質的に０Ｖになる。容量素子Ｃ１は、電流Ｉａと電流Ｉｂにより放電される。

このように制御回路２０は、電圧指令値が０より大きく０．５未満の場合、出力電圧Ｖｏを０とＶｃ／２の２レベルに制御し、電圧指令値が大きいほど、０の期間を減少させ、Ｖｃ／２の期間を増加させる。

制御回路２０は、電圧指令値が０の場合、Ｖｃ／２の期間を実質的にゼロに制御し、出力電圧Ｖｏを実質的に０に制御する。

図１３は、図３の第１電力変換部１０ａにおける電圧指令値が０．２５の場合の電圧ＶａとＶｂ、電流ＩａとＩｂ、電圧Ｖｆを示す。図１３は、電流ＩａとＩｂが正の期間を示す。

時刻ｔ１１に第３状態Ｃから第５状態Ｅに制御され、電圧Ｖａと電圧Ｖｂは実質的に０になる。電流Ｉａは、電流Ｉｂより大きく、ほぼ一定値である。電流Ｉａと電流Ｉｂによる放電のため、電圧Ｖｆは、第３状態Ｃよりも大きい傾きで時間とともに減少する。

時刻ｔ１２に第１状態Ａに制御され、電圧Ｖａは実質的に０になり、電圧ＶｂはＶｃである。電流Ｉａは時間経過とともに減少し、電流Ｉｂは時間経過とともに増加する。電流Ｉａによる充電のため、電圧Ｖｆは時間とともに増加する。

時刻ｔ１３に第４状態Ｄに制御され、電圧Ｖａと電圧Ｖｂはほぼ０になる。電流Ｉｂは、電流Ｉａより大きく、ほぼ一定値である。電流Ｉａと電流Ｉｂによる充電のため、電圧Ｖｆは、第２状態Ａよりも大きい傾きで時間とともに増加する。

時刻ｔ１４に第３状態Ｃに制御され、電圧ＶａはＶｃであり、電圧Ｖｂは実質的に０になる。電流Ｉｂは時間経過とともに減少し、電流Ｉａは時間経過とともに増加する。電流Ｉｂによる放電のため、電圧Ｖｆは時間とともに減少する。時刻ｔ１５に第５状態Ｅに制御される。時刻ｔ１１から時刻ｔ１５が制御周期である。

このように、電圧Ｖａと電圧Ｖｂは、それぞれＶｃと０に制御される。電圧Ｖａと電圧Ｖｂの位相差は１８０°であるため、電流ＩａとＩｂは逆位相になっている。

ここで、１制御周期内の容量素子Ｃ１の充放電による電荷の変化量ΔＱは、式（２）で表せる。
ΔＱ＝Ｉａ（ｔ１３−ｔ１２）＋（Ｉａ＋Ｉｂ）（ｔ１４−ｔ１３）−Ｉｂ（ｔ１５−ｔ１４）−（Ｉａ＋Ｉｂ）（ｔ１２−ｔ１１） 式（２）

既述の通り、Ｉａ＝Ｉｂ、（ｔ１３−ｔ１２）＝（ｔ１５−ｔ１４）、（ｔ１４−ｔ１３）＝（ｔ１２−ｔ１１）と見なせる。

よって、ΔＱ＝０と見なすことができ、容量素子Ｃ１の両端間の電圧Ｖｆは、時刻ｔ１１とｔ１５において、実質的に等しい。

（３）電圧指令値０〜−０．５
図１４は、−０．２５の電圧指令値、第１から第４キャリア信号Ｓ１〜Ｓ４、および、第１から第８スイッチング素子Ｑ１〜Ｑ８のスイッチング状態を示す。

制御回路２０は、電圧指令値が第１および第４キャリア信号Ｓ１，Ｓ４より大きく、かつ、０より小さい期間と、電圧指令値が第２および第３キャリア信号Ｓ２，Ｓ３より大きく、かつ、０より小さい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第４状態Ｄに制御する。

制御回路２０は、電圧指令値が第１および第２キャリア信号Ｓ１，Ｓ２より大きく、かつ、０より小さい期間と、電圧指令値が第３および第４キャリア信号Ｓ３，Ｓ４より大きく、かつ、０より小さい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第５状態Ｅに制御する。

制御回路２０は、電圧指令値が第１キャリア信号Ｓ１より大きく、かつ、第２および第４キャリア信号Ｓ２，Ｓ４より小さい期間と、電圧指令値が第３キャリア信号Ｓ３より大きく、かつ、第２および第４キャリア信号Ｓ２，Ｓ４より小さい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第６状態Ｆに制御する。

制御回路２０は、電圧指令値が第２キャリア信号Ｓ２より大きく、かつ、第１および第３キャリア信号Ｓ１，Ｓ３より小さい期間と、電圧指令値が第４キャリア信号Ｓ４より大きく、かつ、第１および第３キャリア信号Ｓ１，Ｓ３より小さい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第７状態Ｇに制御する。

つまり制御回路２０は、電圧指令値が−０．５より大きく０未満の場合、第１から第８スイッチング素子Ｑ１〜Ｑ８を第６状態Ｆ、第５状態Ｅ、第７状態Ｇ、第４状態Ｄの順に繰り返し制御し、かつ、電圧指令値が大きいほど、第４状態Ｄの期間と第５状態Ｅの期間を増加させ、第６状態Ｆの期間と第７状態Ｇの期間を減少させる。１つの制御周期は、第６状態Ｆの期間、第５状態Ｅの期間、第７状態Ｇの期間、および、第４状態Ｄの期間を含む。

この場合、制御回路２０は、それぞれの制御周期において、第４状態Ｄの期間と第５状態Ｅの期間の長さを実質的に等しく制御し、第６状態Ｆの期間と第７状態Ｇの期間の長さを実質的に等しく制御する。この制御は、制御回路２０が、それぞれの制御周期において容量素子Ｃ１の充電量と放電量が平衡するように第１から第８スイッチング素子Ｑ１〜Ｑ８を制御することに相当する。

図１５は、図３の第１電力変換部１０ａの第６状態Ｆの電流経路を示す。制御回路２０は、第６状態Ｆでは、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８を導通させ、残りのスイッチング素子Ｑ２，Ｑ４，Ｑ６を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第６状態Ｆでは、第１入力ノードＩＮ１と第４ノードＮ４を容量素子Ｃ１を介して電気的に接続し、第２入力ノードＩＮ２と第３ノードＮ３を容量素子Ｃ１を介さず電気的に接続する。

第６状態Ｆでは、第４ノードＮ４の電圧Ｖａは、第１入力電圧Ｖｃから容量素子Ｃ１の両端間の電圧Ｖｆを減算した値であり、実質的に０Ｖになる。第３ノードＮ３の電圧Ｖｂは、第２入力電圧（−Ｖｃ）である。出力電圧Ｖｏは、−Ｖｃ／２となる。容量素子Ｃ１は、電流Ｉａにより充電される。

図１６は、図３の第１電力変換部１０ａの第７状態Ｇの電流経路を示す。制御回路２０は、第７状態Ｇでは、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８を導通させ、残りのスイッチング素子Ｑ１，Ｑ３，Ｑ４，Ｑ７を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第７状態Ｇでは、第２入力ノードＩＮ２と第４ノードＮ４を容量素子Ｃ１を介さず電気的に接続し、第２入力ノードＩＮ２と第３ノードＮ３を容量素子Ｃ１を介して電気的に接続する。

第７状態Ｇでは、第４ノードＮ４の電圧Ｖａは、第２入力電圧（−Ｖｃ）である。第３ノードＮ３の電圧Ｖｂは、第２入力電圧（−Ｖｃ）に容量素子Ｃ１の両端間の電圧Ｖｆを加算した値であり、実質的に０Ｖになる。出力電圧Ｖｏは、−Ｖｃ／２となる。容量素子Ｃ１は、電流Ｉｂにより放電される。

このように制御回路２０は、電圧指令値が−０．５より大きく０未満の場合、出力電圧Ｖｏを０と−Ｖｃ／２の２レベルに制御し、電圧指令値が大きいほど、−Ｖｃ／２の期間を減少させ、０の期間を増加させる。

制御回路２０は、電圧指令値が−０．５の場合、０の期間を実質的にゼロに制御し、出力電圧Ｖｏを実質的に−Ｖｃ／２に制御する。

（４）電圧指令値−０．５〜−１
図１７は、−０．７５の電圧指令値、第１から第４キャリア信号Ｓ１〜Ｓ４、および、第１から第８スイッチング素子Ｑ１〜Ｑ８のスイッチング状態を示す。

第１から第８スイッチング素子Ｑ１〜Ｑ８が第６状態Ｆまたは第７状態Ｇに制御される期間は、前述の通りである。

制御回路２０は、電圧指令値が第１から第４キャリア信号Ｓ１〜Ｓ４より小さい期間では、第１から第８スイッチング素子Ｑ１〜Ｑ８を第８状態Ｈに制御する。

つまり制御回路２０は、電圧指令値が−１より大きく−０．５未満の場合、第１から第８スイッチング素子Ｑ１〜Ｑ８を第６状態Ｆ、第８状態Ｈ、第７状態Ｇ、第８状態Ｈの順に繰り返し制御し、かつ、電圧指令値が大きいほど、第８状態Ｈの期間を減少させ、第６状態Ｆの期間と第７状態Ｇの期間を増加させる。１つの制御周期は、第６状態Ｆの期間、２つの第８状態Ｈの期間、および、第７状態Ｇの期間を含む。

この場合、制御回路２０は、それぞれの制御周期において、第６状態Ｆの期間と第７状態Ｇの期間の長さを実質的に等しく制御し、それぞれの第８状態Ｈの期間を実質的に等しく制御する。この制御は、制御回路２０が、それぞれの制御周期において容量素子Ｃ１の充電量と放電量が平衡するように第１から第８スイッチング素子Ｑ１〜Ｑ８を制御することに相当する。

図１８は、図３の第１電力変換部１０ａの第８状態Ｈの電流経路を示す。制御回路２０は、第８状態Ｈでは、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８を導通させ、残りのスイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ７を非導通とする。

つまり第１から第８スイッチング素子Ｑ１〜Ｑ８は、第８状態Ｈでは、第２入力ノードＩＮ２と第４ノードＮ４を容量素子Ｃ１を介さず電気的に接続し、第２入力ノードＩＮ２と第３ノードＮ３を容量素子Ｃ１を介さず電気的に接続する。

第８状態Ｈでは、第３ノードＮ３の電圧Ｖｂと第４ノードＮ４の電圧Ｖａは、第２入力電圧（−Ｖｃ）である。出力電圧Ｖｏも−Ｖｃになる。

このように制御回路２０は、電圧指令値が−１より大きく−０．５未満の場合、出力電圧Ｖｏを−Ｖｃ／２と−Ｖｃの２レベルに制御し、電圧指令値が大きいほど、−Ｖｃの期間を減少させ、−Ｖｃ／２の期間を増加させる。

制御回路２０は、電圧指令値が−１の場合、−Ｖｃ／２の期間を実質的にゼロに制御し、出力電圧Ｖｏを実質的に−Ｖｃに制御する。

なお、電圧Ｖａと電流Ｉａの位相差、電圧Ｖｂと電流Ｉｂの位相差により、図６〜８，１１，１２，１５，１６，１８のそれぞれにおいて、図示した矢印の方向とは逆方向に電流Ｉａ，Ｉｂが流れる期間もある。

ここで、第３状態Ｃでは、第５スイッチング素子Ｑ５のソースとドレインの間に第１入力電圧Ｖｃと第２入力電圧（−Ｖｃ）の差の電圧、即ち２Ｖｃが印加される。第６状態Ｆでは、第２スイッチング素子Ｑ２のソースとドレインの間に２Ｖｃが印加される。そのため、第２スイッチング素子Ｑ２と第５スイッチング素子Ｑ５の耐圧は、２Ｖｃより高い。

スイッチング素子Ｑ１，Ｑ３，Ｑ４，Ｑ６〜Ｑ８のそれぞれでは、ソースとドレインの間に最大でＶｃが印加される。そのため、スイッチング素子Ｑ１，Ｑ３，Ｑ４，Ｑ６〜Ｑ８の耐圧は、Ｖｃより高い。

第２スイッチング素子Ｑ２と第５スイッチング素子Ｑ５の耐圧は、たとえば、残りのスイッチング素子Ｑ１，Ｑ３，Ｑ４，Ｑ６〜Ｑ８の耐圧の２倍であってよい。これにより、コストの増加を抑制できる。

また、スイッチング素子Ｑ１，Ｑ３，Ｑ４，Ｑ６〜Ｑ８の耐圧を２Ｖｃより高く設定し、かつ、第２スイッチング素子Ｑ２と第５スイッチング素子Ｑ５の耐圧と等しくしてもよい。この場合、８つのスイッチング素子Ｑ１〜Ｑ８の特性が同じため、設計が複雑化しにくい。

図１９は、図３の第１電力変換部１０ａにおける１周期の電圧指令値に対応する電流Ｉａと電流Ｉｂを示す。図２０は、図１９の５ｍｓから６ｍｓの拡大図である。これらの図に示すように、電流Ｉａと電流Ｉｂのリップルの位相差は約１８０°であり、インターリーブ動作を実現している。そのため、電流Ｉａと電流Ｉｂの和である出力電流Ｉｏは、リップルが低減された５０Ｈｚの正弦波に近い波形となる。

図２１は、図１９に対応する電圧Ｖａを示す。電圧Ｖａは、−２００Ｖ、０Ｖ、２００Ｖの３レベルに制御されている。図示は省略するが、電圧Ｖｂも３レベルに制御され、電圧Ｖａとの位相差は１８０°である。よって、出力電圧Ｖｏは、−２００Ｖ、−１００Ｖ、０Ｖ、１００Ｖ、２００Ｖの５レベルのＰＷＭ波形になる。出力電圧Ｖｏから高周波成分を除去すると、５０Ｈｚの正弦波に近い波形となる。

図２２は、図１９に対応する容量素子Ｃ１の両端間の電圧Ｖｆを示す。電流Ｉａの１周期の始点（０ｍｓ）と終点（２０ｍｓ）において、ほぼ同じ電圧となっている。つまり、制御回路２０は、電圧指令値の１周期において容量素子Ｃ１の充電量と放電量が平衡するように、第１から第８スイッチング素子Ｑ１〜Ｑ８を制御するともいえる。

本実施の形態によれば、１相あたり１つの容量素子Ｃ１を利用して、第３ノードＮ３の電圧Ｖｂを０に制御した場合、第４ノードＮ４の電圧Ｖａを−Ｖｃ，０，Ｖｃの３レベルに制御でき、電圧Ｖａを０に制御した場合、電圧Ｖｂを−Ｖｃ，０，Ｖｃの３レベルに制御できる。電圧ＶａとＶｂの両方をＶｃまたは−Ｖｃに制御することもできる。よって、電圧Ｖａと電圧Ｖｂに位相差を持たせ、インターリーブ動作も実行できる。

そのため、比較例を３相インバータとして構成した場合と比べ、電力変換装置の体積においてスイッチング素子より占める割合が大きい容量素子を３個減らすことができる。１相あたりのスイッチング素子の数は、比較例と同じ８個である。よって、出力電力品質が優れ、同時に出力電力が大きく小型の電力変換装置１を提供できる。

なお、制御回路２０は、第１状態Ａと第２状態Ｂでは、さらに第６スイッチング素子Ｑ６を導通させてもよい。これにより、電圧指令値が０〜１の場合に第６スイッチング素子Ｑ６を導通させ続けることができ、スイッチング損失を低減できる。制御回路２０は、第７状態Ｇと第８状態Ｈでは、さらに第１スイッチング素子Ｑ１を導通させてもよい。これにより、電圧指令値が０〜−１の場合に第１スイッチング素子Ｑ１を導通させ続けることができ、スイッチング損失を低減できる。

また、電力変換装置１は、第１電力変換部１０ａを備え、第２および第３電力変換部１０ｂ，１０ｃを備えず、単相のインバータとして構成されてもよい。この場合、電圧指令値を正弦波ではなく一定値に設定することで電力変換装置１をＤＣ／ＤＣコンバータとして動作させ、出力ノードＯ１ａと負荷の間にローパスフィルタを接続し、直流の出力電圧Ｖｏと出力電流Ｉｏを負荷に供給することもできる。出力電圧Ｖｏは、電圧指令値に応じて−ＶｃからＶｃの範囲に設定できる。

（第２の実施の形態）
第２の実施の形態では、単相で構成され、スイッチング素子を４つ減らし、電圧指令値が０．５〜１の範囲の一定値に設定されることが第１の実施の形態と異なる。以下、第１の実施の形態との相違点を中心に説明する。

図２３は、第２の実施の形態に係る電力変換装置１の回路図である。第１スイッチング素子Ｑ１１は、第１入力ノードＩＮ１と第１ノードＮ１３との間に接続される。第２スイッチング素子Ｑ１４は、第１入力ノードＩＮ１と第２ノードＮ１４との間に接続される。第３スイッチング素子Ｑ１５は、第２ノードＮ１４と第３ノードＮ１６との間に接続される。第４スイッチング素子Ｑ１６は、第２入力ノードＩＮ２と第３ノードＮ１６との間に接続される。

容量素子Ｃ１は、第１ノードＮ１３と第３ノードＮ１６との間に接続される。第１インダクタＬ１は、第１ノードＮ１３と出力ノードＯ１との間に接続される。第２インダクタＬ２は、第２ノードＮ１４と出力ノードＯ１との間に接続される。

第１〜第４スイッチング素子Ｑ１１，Ｑ１４〜Ｑ１６にはそれぞれ、ダイオードＤ１１，Ｄ１４〜Ｄ１６のうち対応するものが逆並列に接続される。

第１の実施の形態の第１電力変換部１０ａにおいて、スイッチング素子Ｑ２，Ｑ７，Ｑ８を短絡し、スイッチング素子Ｑ３を開放したとも言える。

ローパスフィルタ１３０は、出力ノードＯ１の出力電圧Ｖｏの高周波成分を抑制した出力電圧Ｖｏ’を出力する。

制御回路２０は、第１の実施の形態の「（１）電圧指令値０．５〜１」における第１、第４、第５および第６スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ６に関する制御を実行する。第１の実施の形態の第１、第４、第５および第６スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ６は、本実施の形態の第１から第４スイッチング素子Ｑ１１，Ｑ１４，Ｑ１５，Ｑ１６に対応する。

つまり制御回路２０は、第１状態Ａでは、第１スイッチング素子Ｑ１１と第３スイッチング素子Ｑ１５を導通させ、残りのスイッチング素子Ｑ１４，Ｑ１６を非導通とする。第１から第４スイッチング素子Ｑ１１，Ｑ１４〜Ｑ１６は、第１状態Ａでは、第１入力ノードＩＮ１と第２ノードＮ１４を容量素子Ｃ１を介して電気的に接続し、第１入力ノードＩＮ１と第１ノードＮ１３を容量素子Ｃ１を介さず電気的に接続する。

制御回路２０は、第２状態Ｂでは、第１スイッチング素子Ｑ１１と第２スイッチング素子Ｑ１４を導通させ、残りのスイッチング素子Ｑ１５，Ｑ１６を非導通とする。第１から第４スイッチング素子Ｑ１１，Ｑ１４〜Ｑ１６は、第２状態Ｂでは、第１入力ノードＩＮ１と第２ノードＮ１４を容量素子Ｃ１を介さず電気的に接続し、第１入力ノードＩＮ１と第１ノードＮ１３を容量素子Ｃ１を介さず電気的に接続する。

制御回路２０は、第３状態Ｃでは、第２スイッチング素子Ｑ１４と第４スイッチング素子Ｑ１６を導通させ、残りのスイッチング素子Ｑ１１，Ｑ１５を非導通とする。第１から第４スイッチング素子Ｑ１１，Ｑ１４〜Ｑ１６は、第３状態Ｃでは、第１入力ノードＩＮ１と第２ノードＮ１４を容量素子Ｃ１を介さず電気的に接続し、第２入力ノードＩＮ２と第１ノードＮ１３を容量素子Ｃ１を介して電気的に接続する。

これにより、第１状態Ａ、第２状態Ｂ、第３状態Ｃのそれぞれで第１の実施の形態と同じ電圧Ｖａ，Ｖｂおよび出力電圧Ｖｏを出力できる。よって、電圧指令値に応じてＶｃ／２からＶｃの範囲の直流の出力電圧Ｖｏ’を供給できる。

本実施の形態によれば、４つのスイッチング素子Ｑ１１，Ｑ１４〜Ｑ１６で直流の正の出力電圧Ｖｏ’を出力できる。制御回路２０におけるスイッチング素子を駆動する駆動回路を４つ減らすこともできる。よって、構成を第１の実施の形態より簡素化できる。

（第３の実施の形態）
第３の実施の形態では、電圧指令値が−０．５〜−１の範囲の一定値に設定されることが第２の実施の形態と異なる。以下、第２の実施の形態との相違点を中心に説明する。

図２４は、第３の実施の形態に係る電力変換装置１の回路図である。第１入力ノードＩＮ２２には負の第１入力電圧（−Ｖｃ）が供給され、第２入力ノードＩＮ２１には正の第２入力電圧Ｖｃが供給される。

第１スイッチング素子Ｑ２６は、第１入力ノードＩＮ２２と第１ノードＮ２４との間に接続される。第２スイッチング素子Ｑ２３は、第１入力ノードＩＮ２２と第２ノードＮ２３との間に接続される。第３スイッチング素子Ｑ２２は、第２ノードＮ２３と第３ノードＮ２５との間に接続される。第４スイッチング素子Ｑ２１は、第２入力ノードＩＮ２１と第３ノードＮ２５との間に接続される。

容量素子Ｃ１は、第１ノードＮ２４と第３ノードＮ２５との間に接続される。第１インダクタＬ１は、第２ノードＮ２３と出力ノードＯ１との間に接続される。第２インダクタＬ２は、第１ノードＮ２４と出力ノードＯ１との間に接続される。

第１〜第４スイッチング素子Ｑ２１〜Ｑ２３，Ｑ２６にはそれぞれ、ダイオードＤ２１〜Ｄ２３，Ｄ２６のうち対応するものが逆並列に接続される。

第１の実施の形態の第１電力変換部１０ａにおいて、第５、第７および第８スイッチング素子Ｑ５，Ｑ７，Ｑ８を短絡し、第４スイッチング素子Ｑ４を開放したとも言える。

制御回路２０は、第１の実施の形態の「（４）電圧指令値−０．５〜−１」における第１、第２、第３および第６スイッチング素子Ｑ１〜Ｑ３，Ｑ６に関する制御を実行する。第１の実施の形態の第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第６スイッチング素子Ｑ６は、順に本実施の形態の第４スイッチング素子Ｑ２１、第３スイッチング素子Ｑ２２、第２スイッチング素子Ｑ２３、第１スイッチング素子Ｑ２６に対応する。

つまり制御回路２０は、第６状態Ｆでは、第４スイッチング素子Ｑ２１と第２スイッチング素子Ｑ２３を導通させ、残りのスイッチング素子Ｑ２２，Ｑ２６を非導通とする。第１から第４スイッチング素子Ｑ２１〜Ｑ２３，Ｑ２６は、第６状態Ｆでは、第２入力ノードＩＮ２１と第１ノードＮ２４を容量素子Ｃ１を介して電気的に接続し、第１入力ノードＩＮ２２と第２ノードＮ２３を容量素子Ｃ１を介さず電気的に接続する。

制御回路２０は、第７状態Ｇでは、第３スイッチング素子Ｑ２２と第１スイッチング素子Ｑ２６を導通させ、残りのスイッチング素子Ｑ２１，Ｑ２３を非導通とする。第１から第４スイッチング素子Ｑ２１〜Ｑ２３，Ｑ２６は、第７状態Ｇでは、第１入力ノードＩＮ２２と第１ノードＮ２４を容量素子Ｃ１を介さず電気的に接続し、第１入力ノードＩＮ２２と第２ノードＮ２３を容量素子Ｃ１を介して電気的に接続する。

制御回路２０は、第８状態Ｈでは、第２スイッチング素子Ｑ２３と第１スイッチング素子Ｑ２６を導通させ、残りのスイッチング素子Ｑ２１，Ｑ２２を非導通とする。第１から第４スイッチング素子Ｑ２１〜Ｑ２３，Ｑ２６は、第８状態Ｈでは、第１入力ノードＩＮ２２と第１ノードＮ２４を容量素子Ｃ１を介さず電気的に接続し、第１入力ノードＩＮ２２と第２ノードＮ２３を容量素子Ｃ１を介さず電気的に接続する。

これにより、第６状態Ｆ、第７状態Ｇ、第８状態Ｈのそれぞれで第１の実施の形態と同じ電圧Ｖａ，Ｖｂおよび出力電圧Ｖｏを出力できる。よって、電圧指令値に応じて−Ｖｃから−Ｖｃ／２の範囲の直流の出力電圧Ｖｏ’を供給できる。

本実施の形態によれば、４つのスイッチング素子Ｑ２１〜Ｑ２３，Ｑ２６で直流の負の出力電圧Ｖｏ’を出力できる。

（第４の実施の形態）
第４の実施の形態では、単相で構成され、スイッチング素子を３つ減らし、電圧指令値が０〜１の範囲の一定値に設定されることが第１の実施の形態と異なる。以下、第１の実施の形態との相違点を中心に説明する。

図２５は、第４の実施の形態に係る電力変換装置１の回路図である。電力変換装置１は、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第８スイッチング素子Ｑ８を備えないことが第１の実施の形態の第１電力変換部１０ａと異なる。つまり、第２ノードＮ２と第３ノードＮ３の間には整流素子である第３ダイオードＤ３のみが接続され、第４ノードＮ４とノードＮ６の間には第５ダイオードＤ５のみが接続され、第２入力ノードＩＮ２と第２ノードＮ２の間には第８ダイオードＤ８のみが接続される。第３ダイオードＤ３のアノードが第２ノードＮ２に接続され、カソードが第３ノードＮ３に接続される。第５ダイオードＤ５のアノードがノードＮ６に接続され、カソードが第４ノードＮ４に接続される。第８ダイオードＤ８のアノードが第２入力ノードＩＮ２に接続され、カソードが第２ノードＮ２に接続される。

制御回路２０は、第１の実施の形態の「（１）電圧指令値０．５〜１」と「（２）電圧指令値０〜０．５」における第１、第２、第４、第６および第７スイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ６，Ｑ７に関する制御を実行する。これにより、電力変換装置１は第１状態Ａ、第２状態Ｂ、第３状態Ｃ、第４状態Ｄ、第５状態Ｅのそれぞれで第１の実施の形態と同じ電圧Ｖａ，Ｖｂおよび出力電圧Ｖｏを出力できる。よって、電圧指令値に応じて０からＶｃの範囲の直流の出力電圧Ｖｏ’を供給できる。第１インダクタＬ１には第３ノードＮ３から出力ノードＯ１に向けて電流が流れ、第２インダクタＬ２には第４ノードＮ４から出力ノードＯ１に向けて電流が流れる。このように、電力変換装置１は降圧チョッパとして動作する。

本実施の形態によれば、５つのスイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ６，Ｑ７で０〜Ｖｃの範囲の直流の出力電圧Ｖｏ’を出力できる。制御回路２０におけるスイッチング素子を駆動する駆動回路を３つ減らすこともできる。よって、構成を第１の実施の形態より簡素化できる。

（第５の実施の形態）
第５の実施の形態では、単相で構成され、スイッチング素子を３つ減らし、電圧指令値が０〜−１の範囲の一定値に設定され、昇圧動作することが第１の実施の形態と異なる。以下、第１の実施の形態との相違点を中心に説明する。

図２６は、第５の実施の形態に係る電力変換装置１の回路図である。電力変換装置１は、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７を備えず、第１入力ノードＩＮ１と出力ノードＯ１が入れ替えられたことが第１の実施の形態の第１電力変換部１０ａと異なる。つまり、出力ノードＯ１と第１ノードＮ１の間には第７ダイオードＤ７のみが接続され、第１ノードＮ１と第４ノードＮ４の間には第４ダイオードＤ４のみが接続され、ノードＮ５と第３ノードＮ３の間には第２ダイオードＤ２のみが接続される。第７ダイオードＤ７のアノードが第１ノードＮ１に接続され、カソードが出力ノードＯ１に接続される。第４ダイオードＤ４のアノードが第４ノードＮ４に接続され、カソードが第１ノードＮ１に接続される。第２ダイオードＤ２のアノードが第３ノードＮ３に接続され、カソードがノードＮ５に接続される。

第１入力ノードＩＮ１には、第１直流電源２から第１入力電圧Ｖｃが供給され、容量素子Ｃ２０も接続される。第２入力ノードＩＮ２の第２入力電圧は、接地電圧である。出力ノードＯ１には、出力電圧Ｖｏを平滑化するための容量素子Ｃ２１が接続される。

制御回路２０は、第１の実施の形態の「（３）電圧指令値０〜−０．５」と「（４）電圧指令値−０．５〜−１」における第１、第３、第５、第６および第８スイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ６，Ｑ８に関する制御を実行する。これにより、これらスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ６，Ｑ８は第４状態Ｄ、第５状態Ｅ、第６状態Ｆ、第７状態Ｇ、第８状態Ｈと同様に制御され、電圧指令値に応じてＶｃ以上の直流の出力電圧Ｖｏを供給できる。第１インダクタＬ１には出力ノードＯ１から第３ノードＮ３に向けて電流が流れ、第２インダクタＬ２には出力ノードＯ１から第４ノードＮ４に向けて電流が流れる。このように、電力変換装置１は昇圧チョッパとして動作する。電圧指令値が大きくなるほど出力電圧Ｖｏは高くなる。電圧指令値が−１の場合、出力電圧ＶｏはＶｃであり、電圧指令値が−０．５の場合、出力電圧Ｖｏは２Ｖｃであり、電圧指令値が０の場合、出力電圧Ｖｏは理想的には無限大である。電圧指令値が０〜−０．５の範囲では、容量素子Ｃ１の両端間の電圧が相対的に大きくなり、スイッチング素子の損失も相対的に大きくなるため、電圧指令値−０．５〜−１の範囲が望ましい。

本実施の形態によれば、５つのスイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ６，Ｑ７でＶｃ以上の直流の出力電圧Ｖｏを出力できる。制御回路２０におけるスイッチング素子を駆動する駆動回路を３つ減らすこともできる。よって、昇圧できるとともに、構成を第１の実施の形態より簡素化できる。

（第６の実施の形態）
第６の実施の形態では、スイッチング素子を３つ減らし、ダイオードを１つ減らし、電圧指令値が−０．５〜−１の範囲の一定値に設定されることが第５の実施の形態と異なる。以下、第５の実施の形態との相違点を中心に説明する。

図２７は、第６の実施の形態に係る電力変換装置１の回路図である。電力変換装置１は、第１スイッチング素子Ｑ１、第５スイッチング素子Ｑ５、第８スイッチング素子Ｑ８、第４ダイオードＤ４を備えないことが第５の実施の形態と異なる。

第１インダクタＬ１は、第１入力ノードＩＮ１とノードＮ３との間に接続される。第２インダクタＬ２は、第１入力ノードＩＮ１とノードＮ４との間に接続される。第３スイッチング素子Ｑ３は、第２入力ノードＩＮ２とノードＮ３との間に接続される。第６スイッチング素子Ｑ６は、第２入力ノードＩＮ２とノードＮ４との間に接続される。

第２ダイオードＤ２および第７ダイオードＤ７は、ノードＮ３と出力ノードＯ１との間に直列接続される。第２ダイオードＤ２のアノードがノードＮ３に接続され、カソードがノードＮ１に接続される。第７ダイオードＤ７のアノードがノードＮ１に接続され、カソードが出力ノードＯ１に接続される。容量素子Ｃ１は、ノードＮ１とノードＮ４との間に接続される。

制御回路２０は、第１の実施の形態の「（４）電圧指令値−０．５〜−１」における第３および第６スイッチング素子Ｑ３，Ｑ６に関する制御を実行する。これにより、これらスイッチング素子Ｑ３，Ｑ６は第６状態Ｆ、第７状態Ｇ、第８状態Ｈと同様に制御され、電圧指令値に応じてＶｃを昇圧した直流の出力電圧Ｖｏを供給できる。第１および第２インダクタＬ１，Ｌ２には第５の実施の形態と同じ方向に電流が流れ、電力変換装置１は昇圧チョッパとして動作する。出力電圧Ｖｏは、４Ｖｃから理想的には無限大の範囲に制御される。

本実施の形態によれば、第５の実施の形態と比較し、スイッチング素子を３つ減らし、ダイオードを２つ減らし、制御回路２０におけるスイッチング素子を駆動する駆動回路を３つ減らすことができる。よって、構成を第５の実施の形態より簡素化できる。また、第５の実施の形態と比較し、スイッチング損失を低減でき、第１および第２インダクタＬ１，Ｌ２に流れる電流のリップルを低減することもできる。

以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。

例えば、第１および第２の実施の形態では、第２入力電圧が負の電圧である一例を説明したが、第２入力電圧は第１入力電圧Ｖｃより低い電圧であればよく、正の電圧または接地電圧でもよい。第３の実施の形態では、第１入力電圧は第２入力電圧Ｖｃより低い電圧であればよく、正の電圧または接地電圧でもよい。

また、第１の実施の形態の電力変換装置１を複数台設け、相ごとに出力電流を合成し、４以上のインターリーブを実行してもよい。第２および第３の実施の形態の電力変換装置１を複数台設け、出力電流を合成し、４以上のインターリーブを実行してもよい。この変形例では、出力電流のリップルをさらに低減できる。

本開示の一態様の概要は、次の通りである。本開示のある態様の電力変換装置は、第１ノード側から第１スイッチング素子、第２スイッチング素子、第３スイッチング素子の順で前記第１ノードと第２ノードとの間に直列接続された第１から第３スイッチング素子と、前記第１ノード側から第４スイッチング素子、第５スイッチング素子、第６スイッチング素子の順で前記第１ノードと前記第２ノードとの間に直列接続された第４から第６スイッチング素子と、第１入力電圧が供給される第１入力ノードと前記第１ノードとの間に接続された第７スイッチング素子と、第２入力電圧が供給される第２入力ノードと前記第２ノードとの間に接続された第８スイッチング素子と、前記第１スイッチング素子と前記第２スイッチング素子の接続ノードと、前記第５スイッチング素子と前記第６スイッチング素子の接続ノードとの間に接続された容量素子と、前記第２スイッチング素子と前記第３スイッチング素子の接続ノードである第３ノードと、出力ノードとの間に接続された第１インダクタと、前記第４スイッチング素子と前記第５スイッチング素子の接続ノードである第４ノードと、前記出力ノードとの間に接続された第２インダクタと、電圧指令値にもとづいて前記第１から第８スイッチング素子を制御する制御回路と、を備える。
この態様によると、大電力の電力変換装置を小型化できる。

前記制御回路は、所定の制御周期において前記容量素子の充電量と放電量が平衡するように、前記第１から第８スイッチング素子を制御してもよい。この場合、電力変換動作を安定させることができる。

前記電圧指令値は、交流電圧を表し、前記電圧指令値の１周期は、前記制御周期を複数含んでもよい。この場合、交流電圧の１周期の始点と終点で容量素子の両端間の電圧がほぼ等しくなる。

前記制御回路は、前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第１状態、前記第１入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第２状態、前記第１入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第３状態、前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第４状態、前記第２入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第５状態、前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第６状態、前記第２入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第７状態、または、前記第２入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第８状態に、前記第１から第８スイッチング素子を制御してもよい。この場合、第３ノードの電圧と第４ノードの電圧のそれぞれを３レベルに制御できる。

前記制御回路は、前記第１状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第５スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第２状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第３状態では、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第４状態では、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第５状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第６状態では、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第７スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第７状態では、前記第２スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、前記第８状態では、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通としてもよい。この場合、第３ノードの電圧と第４ノードの電圧のそれぞれを３レベルに制御できる。

前記制御回路は、前記第１状態と前記第２状態では、さらに前記第６スイッチング素子を導通させ、前記第７状態と前記第８状態では、さらに前記第１スイッチング素子を導通させてもよい。この場合、スイッチング損失を低減できる。

前記制御回路は、（１）前記電圧指令値が、中間値と最大値の間の第１しきい値より大きく最大値未満の場合、前記第１から第８スイッチング素子を前記第１状態、前記第２状態、前記第３状態、前記第２状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第２状態の期間を増加させ、前記第１状態の期間と前記第３状態の期間を減少させ、（２）前記電圧指令値が前記中間値より大きく前記第１しきい値未満の場合、前記第１から第８スイッチング素子を前記第１状態、前記第４状態、前記第３状態、前記第５状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第１状態の期間と前記第３状態の期間を増加させ、前記第４状態の期間と前記第５状態の期間を減少させ、（３）前記電圧指令値が、最小値と前記中間値の間の第２しきい値より大きく前記中間値未満の場合、前記第１から第８スイッチング素子を前記第６状態、前記第５状態、前記第７状態、前記第４状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第４状態の期間と前記第５状態の期間を増加させ、前記第６状態の期間と前記第７状態の期間を減少させ、（４）前記電圧指令値が前記最小値より大きく前記第２しきい値未満の場合、前記第１から第８スイッチング素子を前記第６状態、前記第８状態、前記第７状態、前記第８状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第８状態の期間を減少させ、前記第６状態の期間と前記第７状態の期間を増加させてもよい。この場合、電圧指令値に応じた出力電圧を出力ノードから出力できる。

前記制御回路は、（１）前記電圧指令値が前記第１しきい値より大きく前記最大値未満の場合、前記第１状態の期間、２つの前記第２状態の期間、および、前記第３状態の期間を含む制御周期において、前記第１状態の期間と前記第３状態の期間の長さを等しく制御し、それぞれの前記第２状態の期間の長さを等しく制御し、（２）前記電圧指令値が前記中間値より大きく前記第１しきい値未満の場合、前記第１状態の期間、前記第４状態の期間、前記第３状態の期間、および、前記第５状態の期間を含む制御周期において、前記第１状態の期間と前記第３状態の期間の長さを等しく制御し、前記第４状態の期間と前記第５状態の期間の長さを等しく制御し、（３）前記電圧指令値が前記第２しきい値より大きく前記中間値未満の場合、前記第６状態の期間、前記第５状態の期間、前記第７状態の期間、および、前記第４状態の期間を含む制御周期において、前記第４状態の期間と前記第５状態の期間の長さを等しく制御し、前記第６状態の期間と前記第７状態の期間の長さを等しく制御し、（４）前記電圧指令値が前記最小値より大きく前記第２しきい値未満の場合、前記第６状態の期間、２つの前記第８状態の期間、および、前記第７状態の期間を含む制御周期において、前記第６状態の期間と前記第７状態の期間の長さを等しく制御し、それぞれの前記第８状態の期間の長さを等しく制御してもよい。この場合、制御周期の始点と終点で容量素子の両端間の電圧をほぼ等しくできる。

前記第３スイッチング素子に替えて整流素子を備え、前記第５スイッチング素子に替えて別の整流素子を備え、前記第８スイッチング素子に替えてさらに別の整流素子を備え、前記制御回路は、前記第１から第８スイッチング素子を制御することに替えて、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を制御してもよい。この場合、構成を簡素化できる。

前記第２スイッチング素子に替えて整流素子を備え、前記第４スイッチング素子に替えて別の整流素子を備え、前記第７スイッチング素子に替えてさらに別の整流素子を備え、前記第１入力ノードと前記出力ノードが入れ替えられ、前記制御回路は、前記第１から第８スイッチング素子を制御することに替えて、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を制御してもよい。この場合、構成を簡素化できる。

本開示の別の態様の電力変換装置は、第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１スイッチング素子と、前記第１入力ノードと第２ノードとの間に接続された第２スイッチング素子と、前記第２ノードと第３ノードとの間に接続された第３スイッチング素子と、第２入力電圧が供給される第２入力ノードと前記第３ノードとの間に接続された第４スイッチング素子と、前記第１ノードと前記第３ノードとの間に接続された容量素子と、前記第１ノードと出力ノードとの間に接続された第１インダクタと、前記第２ノードと前記出力ノードとの間に接続された第２インダクタと、電圧指令値にもとづいて前記第１から第４スイッチング素子を制御する制御回路と、を備える。
この態様によると、大電力の電力変換装置を小型化できる。

前記制御回路は、所定の制御周期において前記容量素子の充電量と放電量が平衡するように、前記第１から第４スイッチング素子を制御してもよい。この場合、電力変換動作を安定させることができる。

前記制御回路は、前記第１入力ノードと前記第２ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第１ノードを前記容量素子を介さず電気的に接続する状態、前記第１入力ノードと前記第２ノードを前記容量素子を介さず電気的に接続し、前記第１入力ノードと前記第１ノードを前記容量素子を介さず電気的に接続する状態、または、前記第１入力ノードと前記第２ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第１ノードを前記容量素子を介して電気的に接続する状態に、前記第１から第４スイッチング素子を制御してもよい。この場合、第１ノードの電圧と第２ノードの電圧のそれぞれを２レベルに制御できる。

本開示のさらに別の態様の電力変換装置は、第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１インダクタと、前記第１入力ノードと第２ノードとの間に接続された第２インダクタと、第２入力電圧が供給される第２入力ノードと前記第１ノードとの間に接続された第１スイッチング素子と、前記第２入力ノードと前記第２ノードとの間に接続された第２スイッチング素子と、前記第１ノードと出力ノードとの間に直列接続された第１整流素子および第２整流素子と、前記第１整流素子と前記第２整流素子の接続ノードと、前記第２ノードとの間に接続された容量素子と、電圧指令値にもとづいて前記第１および第２スイッチング素子を制御する制御回路と、を備える。この態様によると、構成を簡素化できる。

１…電力変換装置、Ｃ１…容量素子、Ｌ１…第１インダクタ、Ｌ２…第２インダクタ、Ｑ１，Ｑ１１，Ｑ２６…第１スイッチング素子、Ｑ２，Ｑ１４，Ｑ２３…第２スイッチング素子、Ｑ３，Ｑ１５，Ｑ２２…第３スイッチング素子、Ｑ４，Ｑ１６，Ｑ２１…第４スイッチング素子、Ｑ５…第５スイッチング素子、Ｑ６…第６スイッチング素子、Ｑ７…第７スイッチング素子、Ｑ８…第８スイッチング素子、２０…制御回路、Ｎ１，Ｎ１３，Ｎ２４…第１ノード、Ｎ２，Ｎ１４，Ｎ２３…第２ノード、Ｎ３，Ｎ１６，Ｎ２５…第３ノード、Ｎ４…第４ノード、ＩＮ１，ＩＮ２２…第１入力ノード、ＩＮ２，ＩＮ２１…第２入力ノード、Ｏ１，Ｏ１ａ，Ｏ１ｂ，Ｏ１ｃ…出力ノード。

Claims (14)

1. 第１ノード側から第１スイッチング素子、第２スイッチング素子、第３スイッチング素子の順で前記第１ノードと第２ノードとの間に直列接続された第１から第３スイッチング素子と、
   前記第１ノード側から第４スイッチング素子、第５スイッチング素子、第６スイッチング素子の順で前記第１ノードと前記第２ノードとの間に直列接続された第４から第６スイッチング素子と、
   第１入力電圧が供給される第１入力ノードと前記第１ノードとの間に接続された第７スイッチング素子と、
   第２入力電圧が供給される第２入力ノードと前記第２ノードとの間に接続された第８スイッチング素子と、
   前記第１スイッチング素子と前記第２スイッチング素子の接続ノードと、前記第５スイッチング素子と前記第６スイッチング素子の接続ノードとの間に接続された容量素子と、
   前記第２スイッチング素子と前記第３スイッチング素子の接続ノードである第３ノードと、出力ノードとの間に接続された第１インダクタと、
   前記第４スイッチング素子と前記第５スイッチング素子の接続ノードである第４ノードと、前記出力ノードとの間に接続された第２インダクタと、
   電圧指令値にもとづいて前記第１から第８スイッチング素子を制御する制御回路と、
   を備えることを特徴とする電力変換装置。
2. 前記制御回路は、所定の制御周期において前記容量素子の充電量と放電量が平衡するように、前記第１から第８スイッチング素子を制御する、
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記電圧指令値は、交流電圧を表し、
   前記電圧指令値の１周期は、前記制御周期を複数含む、
   ことを特徴とする請求項２に記載の電力変換装置。
4. 前記制御回路は、
   前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第１状態、
   前記第１入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第２状態、
   前記第１入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第３状態、
   前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第４状態、
   前記第２入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第５状態、
   前記第１入力ノードと前記第４ノードを前記容量素子を介して電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第６状態、
   前記第２入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介して電気的に接続する第７状態、または、
   前記第２入力ノードと前記第４ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第３ノードを前記容量素子を介さず電気的に接続する第８状態に、前記第１から第８スイッチング素子を制御する、
   ことを特徴とする請求項１から３のいずれかに記載の電力変換装置。
5. 前記制御回路は、
   前記第１状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第５スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第２状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第３状態では、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第４状態では、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第５状態では、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第６状態では、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第７スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第７状態では、前記第２スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とし、
   前記第８状態では、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を導通させ、残りのスイッチング素子を非導通とする、
   ことを特徴とする請求項４に記載の電力変換装置。
6. 前記制御回路は、前記第１状態と前記第２状態では、さらに前記第６スイッチング素子を導通させ、前記第７状態と前記第８状態では、さらに前記第１スイッチング素子を導通させる、
   ことを特徴とする請求項５に記載の電力変換装置。
7. 前記制御回路は、
   （１）前記電圧指令値が、中間値と最大値の間の第１しきい値より大きく最大値未満の場合、前記第１から第８スイッチング素子を前記第１状態、前記第２状態、前記第３状態、前記第２状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第２状態の期間を増加させ、前記第１状態の期間と前記第３状態の期間を減少させ、
   （２）前記電圧指令値が前記中間値より大きく前記第１しきい値未満の場合、前記第１から第８スイッチング素子を前記第１状態、前記第４状態、前記第３状態、前記第５状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第１状態の期間と前記第３状態の期間を増加させ、前記第４状態の期間と前記第５状態の期間を減少させ、
   （３）前記電圧指令値が、最小値と前記中間値の間の第２しきい値より大きく前記中間値未満の場合、前記第１から第８スイッチング素子を前記第６状態、前記第５状態、前記第７状態、前記第４状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第４状態の期間と前記第５状態の期間を増加させ、前記第６状態の期間と前記第７状態の期間を減少させ、
   （４）前記電圧指令値が前記最小値より大きく前記第２しきい値未満の場合、前記第１から第８スイッチング素子を前記第６状態、前記第８状態、前記第７状態、前記第８状態の順に繰り返し制御し、かつ、前記電圧指令値が大きいほど、前記第８状態の期間を減少させ、前記第６状態の期間と前記第７状態の期間を増加させる、
   ことを特徴とする請求項４から６のいずれかに記載の電力変換装置。
8. 前記制御回路は、
   （１）前記電圧指令値が前記第１しきい値より大きく前記最大値未満の場合、前記第１状態の期間、２つの前記第２状態の期間、および、前記第３状態の期間を含む制御周期において、前記第１状態の期間と前記第３状態の期間の長さを等しく制御し、それぞれの前記第２状態の期間の長さを等しく制御し、
   （２）前記電圧指令値が前記中間値より大きく前記第１しきい値未満の場合、前記第１状態の期間、前記第４状態の期間、前記第３状態の期間、および、前記第５状態の期間を含む制御周期において、前記第１状態の期間と前記第３状態の期間の長さを等しく制御し、前記第４状態の期間と前記第５状態の期間の長さを等しく制御し、
   （３）前記電圧指令値が前記第２しきい値より大きく前記中間値未満の場合、前記第６状態の期間、前記第５状態の期間、前記第７状態の期間、および、前記第４状態の期間を含む制御周期において、前記第４状態の期間と前記第５状態の期間の長さを等しく制御し、前記第６状態の期間と前記第７状態の期間の長さを等しく制御し、
   （４）前記電圧指令値が前記最小値より大きく前記第２しきい値未満の場合、前記第６状態の期間、２つの前記第８状態の期間、および、前記第７状態の期間を含む制御周期において、前記第６状態の期間と前記第７状態の期間の長さを等しく制御し、それぞれの前記第８状態の期間の長さを等しく制御する、
   ことを特徴とする請求項７に記載の電力変換装置。
9. 前記第３スイッチング素子に替えて整流素子を備え、前記第５スイッチング素子に替えて別の整流素子を備え、前記第８スイッチング素子に替えてさらに別の整流素子を備え、
   前記制御回路は、前記第１から第８スイッチング素子を制御することに替えて、前記第１スイッチング素子、前記第２スイッチング素子、前記第４スイッチング素子、前記第６スイッチング素子、および、前記第７スイッチング素子を制御する、
   ことを特徴とする請求項１または２に記載の電力変換装置。
10. 前記第２スイッチング素子に替えて整流素子を備え、前記第４スイッチング素子に替えて別の整流素子を備え、前記第７スイッチング素子に替えてさらに別の整流素子を備え、
    前記第１入力ノードと前記出力ノードが入れ替えられ、
    前記制御回路は、前記第１から第８スイッチング素子を制御することに替えて、前記第１スイッチング素子、前記第３スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、および、前記第８スイッチング素子を制御する、
    ことを特徴とする請求項１または２に記載の電力変換装置。
11. 第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１スイッチング素子と、
    前記第１入力ノードと第２ノードとの間に接続された第２スイッチング素子と、
    前記第２ノードと第３ノードとの間に接続された第３スイッチング素子と、
    第２入力電圧が供給される第２入力ノードと前記第３ノードとの間に接続された第４スイッチング素子と、
    前記第１ノードと前記第３ノードとの間に接続された容量素子と、
    前記第１ノードと出力ノードとの間に接続された第１インダクタと、
    前記第２ノードと前記出力ノードとの間に接続された第２インダクタと、
    電圧指令値にもとづいて前記第１から第４スイッチング素子を制御する制御回路と、
    を備えることを特徴とする電力変換装置。
12. 前記制御回路は、所定の制御周期において前記容量素子の充電量と放電量が平衡するように、前記第１から第４スイッチング素子を制御する、
    ことを特徴とする請求項１１に記載の電力変換装置。
13. 前記制御回路は、
    前記第１入力ノードと前記第２ノードを前記容量素子を介して電気的に接続し、前記第１入力ノードと前記第１ノードを前記容量素子を介さず電気的に接続する状態、
    前記第１入力ノードと前記第２ノードを前記容量素子を介さず電気的に接続し、前記第１入力ノードと前記第１ノードを前記容量素子を介さず電気的に接続する状態、または、
    前記第１入力ノードと前記第２ノードを前記容量素子を介さず電気的に接続し、前記第２入力ノードと前記第１ノードを前記容量素子を介して電気的に接続する状態に、前記第１から第４スイッチング素子を制御する、
    ことを特徴とする請求項１１または１２に記載の電力変換装置。
14. 第１入力電圧が供給される第１入力ノードと第１ノードとの間に接続された第１インダクタと、
    前記第１入力ノードと第２ノードとの間に接続された第２インダクタと、
    第２入力電圧が供給される第２入力ノードと前記第１ノードとの間に接続された第１スイッチング素子と、
    前記第２入力ノードと前記第２ノードとの間に接続された第２スイッチング素子と、
    前記第１ノードと出力ノードとの間に直列接続された第１整流素子および第２整流素子と、
    前記第１整流素子と前記第２整流素子の接続ノードと、前記第２ノードとの間に接続された容量素子と、
    電圧指令値にもとづいて前記第１および第２スイッチング素子を制御する制御回路と、
    を備えることを特徴とする電力変換装置。

Images