JP2021136696A - Surge absorption circuit and current-limiting circuit - Google Patents

Surge absorption circuit and current-limiting circuit Download PDF

Info

Publication number
JP2021136696A
JP2021136696A JP2020028403A JP2020028403A JP2021136696A JP 2021136696 A JP2021136696 A JP 2021136696A JP 2020028403 A JP2020028403 A JP 2020028403A JP 2020028403 A JP2020028403 A JP 2020028403A JP 2021136696 A JP2021136696 A JP 2021136696A
Authority
JP
Japan
Prior art keywords
terminal
switch element
circuit
diode
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020028403A
Other languages
Japanese (ja)
Other versions
JP7473786B2 (en
Inventor
正嗣 小倉
Masatsugu Ogura
正嗣 小倉
信広 栗尾
Nobuhiro Kurio
信広 栗尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2020028403A priority Critical patent/JP7473786B2/en
Publication of JP2021136696A publication Critical patent/JP2021136696A/en
Application granted granted Critical
Publication of JP7473786B2 publication Critical patent/JP7473786B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

To prevent a failure of commutation to a surge absorption circuit in a cutoff.SOLUTION: A surge absorption circuit (11) has a configuration in which a first switch element (Sw1) to which a second diode (D2) is connected in parallel between a first terminal (t1) and a second terminal (t2), a second switch element (Sw2) to which a first diode (D1) is connected in parallel, and a surge suppressor (Ab) are connected in series, and the first diode and the second diode are arranged in an opposite direction.SELECTED DRAWING: Figure 1

Description

本発明はサージ吸収回路、及びそれを用いた限流回路に関する。 The present invention relates to a surge absorption circuit and a current limiting circuit using the same.

直流送電において、故障発生時における、主回路を流れる主電流の増加速度を抑制するため、限流リアクトルが用いられる。しかし、遮断器による主回路の遮断時には、限流リアクトルが蓄積した誘導性エネルギーが放出されるため、遮断器の接点への負担が大きくなってしまう。そこで、特許文献1では、蓄積した誘導性エネルギーの処理のために、限流リアクトルにサージアブソーバを並列接続する回路構成が提案されている。 In DC power transmission, a current limiting reactor is used to suppress the rate of increase of the main current flowing through the main circuit when a failure occurs. However, when the main circuit is cut off by the circuit breaker, the inductive energy accumulated by the current limiting reactor is released, which increases the burden on the contacts of the circuit breaker. Therefore, Patent Document 1 proposes a circuit configuration in which a surge absorber is connected in parallel to a current limiting reactor in order to process the accumulated inductive energy.

本従来技術の回路構成では、正常時にサージアブソーバに電流が流れ込まないようにするため、サージアブソーバに直列にスイッチ素子が設けられている。スイッチ素子は、正常時にはオフとされるが、遮断器の遮断時には上記誘導性エネルギーをサージアブソーバで処理できるように、オンとなっている必要がある。そのため、直流送電路の故障発生を検出すると、オンに転じるようにスイッチ素子が制御される。 In the circuit configuration of the present prior art, a switch element is provided in series with the surge absorber in order to prevent current from flowing into the surge absorber during normal operation. The switch element is normally turned off, but when the circuit breaker is cut off, the switch element needs to be turned on so that the inductive energy can be processed by the surge absorber. Therefore, when the occurrence of a failure in the DC transmission line is detected, the switch element is controlled so as to turn on.

特開2015−33187号公報JP-A-2015-33187

このように特許文献1の従来技術では、故障発生後、遮断器による遮断が行われるまでの短い期間内に、故障検出に基づいてスイッチ素子がオンに転じられて、転流を行わなければならない。しかし、故障検出によるこのような短期間内での転流は失敗することがある。すると限流リアクトルが蓄積した誘導性エネルギーによるサージ電流が、遮断器の接点を破壊する怖れがある。 As described above, in the prior art of Patent Document 1, the switch element must be turned on based on the failure detection to perform commutation within a short period of time after the failure occurs until the circuit breaker shuts off. .. However, commutation within such a short period of time due to failure detection may fail. Then, the surge current due to the inductive energy accumulated in the current limiting reactor may destroy the contacts of the circuit breaker.

更に、直流送電システムの保護の強化のために、故障発生後の遮断器による遮断をより迅速に行うようにしようとすると、転流失敗がより発生しやすくなる課題があった。本発明の一態様は、上記課題に鑑みてなされたものであり、直流送電路の故障検出に基づくスイッチ操作が不要で、遮断時のサージ吸収回路への転流の失敗が抑制される、サージ吸収回路を実現することを目的とする。 Further, in order to strengthen the protection of the DC power transmission system, if an attempt is made to cut off by a circuit breaker after a failure occurs more quickly, there is a problem that commutation failure is more likely to occur. One aspect of the present invention has been made in view of the above problems, and it is not necessary to operate a switch based on the failure detection of a DC transmission line, and a surge that fails to commutate to a surge absorption circuit at the time of interruption is suppressed. The purpose is to realize an absorption circuit.

上記の課題を解決するために、本発明の一態様のサージ吸収回路は、外部との接続端子としての第1端子及び第2端子と、第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、前記第1端子と前記第2端子との間に、前記第1スイッチ素子、前記第2スイッチ素子、及び前記サージアブソーバが直列に接続され、前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに、前記第2スイッチ素子に並列接続され、前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに、前記第1スイッチ素子に並列接続される構成を備える。 In order to solve the above problems, the surge absorption circuit of one aspect of the present invention includes a first terminal and a second terminal as connection terminals to the outside, and a first switch element, a second switch element, and a first diode. A second diode and a surge absorber are provided, and the first switch element, the second switch element, and the surge absorber are connected in series between the first terminal and the second terminal, and the first diode is provided. Is connected in parallel to the second switch element in a direction that conducts the current flowing from the first terminal to the second terminal, and the second diode flows from the second terminal to the first terminal. A configuration is provided in which the first switch element is connected in parallel in a direction in which the current to be conducted is conducted.

上記の課題を解決するために、本発明の別の一態様のサージ吸収回路は、外部との接続端子としての第1端子及び第2端子と、第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、前記第1スイッチ素子と前記第1ダイオードとが直列接続された部分回路と、前記第2スイッチ素子と前記第2ダイオードとが直列接続された部分回路との並列接続回路と、前記サージアブソーバと、が、前記第1端子と前記第2端子との間に、直列に接続され、前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに配置され、前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに配置される構成を備える。 In order to solve the above problems, another aspect of the surge absorption circuit of the present invention includes a first terminal and a second terminal as connection terminals to the outside, and a first switch element, a second switch element, and a first terminal. A partial circuit including a diode, a second diode, and a surge absorber in which the first switch element and the first diode are connected in series, and a partial circuit in which the second switch element and the second diode are connected in series. The parallel connection circuit with and the surge absorber are connected in series between the first terminal and the second terminal, and the first diode moves from the first terminal to the second terminal. The second diode is arranged in a direction for conducting a flowing current, and the second diode is arranged in a direction for conducting a current flowing through from the second terminal to the first terminal.

上記本発明の各態様によれば、直流送電路の故障検出に基づいたスイッチ操作が不要で、遮断時のサージ吸収回路への転流の失敗が抑制される、サージ吸収回路が実現できる。 According to each aspect of the present invention, it is possible to realize a surge absorption circuit that does not require a switch operation based on a failure detection of a DC transmission line and suppresses a failure of commutation to the surge absorption circuit at the time of interruption.

本発明の実施形態1に係るサージ吸収回路、及び、それが適用された直流送電システムを示す回路図である。It is a circuit diagram which shows the surge absorption circuit which concerns on Embodiment 1 of this invention, and the DC power transmission system to which it was applied. 本発明の実施形態1に係るサージ吸収回路の動作を説明するための図であり、正常時の状態を示す。It is a figure for demonstrating the operation of the surge absorption circuit which concerns on Embodiment 1 of this invention, and shows the state in a normal state. 本発明の実施形態1に係るサージ吸収回路の動作を説明するための図であり、遮断時の状態を示す。点線は、サージ吸収回路を貫流するサージ電流の経路を示す。It is a figure for demonstrating the operation of the surge absorption circuit which concerns on Embodiment 1 of this invention, and shows the state at the time of interruption. The dotted line indicates the path of the surge current flowing through the surge absorption circuit. 本発明の実施形態2に係るサージ吸収回路、及び、それが適用された直流送電システムを示す回路図である。It is a circuit diagram which shows the surge absorption circuit which concerns on Embodiment 2 of this invention, and the DC power transmission system to which it is applied. 本発明の実施形態2に係るサージ吸収回路の動作を説明するための図であり、正常時の状態を示す。It is a figure for demonstrating the operation of the surge absorption circuit which concerns on Embodiment 2 of this invention, and shows the state in a normal state. 本発明の実施形態2に係るサージ吸収回路の動作を説明するための図であり、遮断時の状態を示す。点線は、サージ吸収回路を貫流するサージ電流の経路を示す。It is a figure for demonstrating the operation of the surge absorption circuit which concerns on Embodiment 2 of this invention, and shows the state at the time of interruption. The dotted line indicates the path of the surge current flowing through the surge absorption circuit.

〔実施形態1〕
以下に、図1〜3を用いて本発明の一実施形態が、詳細に説明される。図1は、実施形態1に係るサージ吸収回路11の回路構成、及び、サージ吸収回路11が適用される直流送電システム1を示す図である。
[Embodiment 1]
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a diagram showing a circuit configuration of the surge absorption circuit 11 according to the first embodiment and a DC power transmission system 1 to which the surge absorption circuit 11 is applied.

図1に示されるように、直流送電システム1の主回路50上には、遮断器Cbと、限流リアクトルLとが設けられている。遮断器Cbには従来技術と同様に、遮断時の接点間の破壊を防止するための、サージアブソーバAcが並列接続されている。限流リアクトルLは、直流送電システム1において短絡事故等の故障が発生した際の、主回路50を流れる主電流Iの増加速度を低減するために設けられている。 As shown in FIG. 1, a circuit breaker Cb and a current limiting reactor L are provided on the main circuit 50 of the DC power transmission system 1. Similar to the conventional technique, a surge absorber Ac is connected in parallel to the circuit breaker Cb in order to prevent breakage between contacts at the time of circuit breaker. The current limiting reactor L is provided to reduce the rate of increase of the main current I flowing through the main circuit 50 when a failure such as a short circuit accident occurs in the DC power transmission system 1.

<サージ吸収回路の構成>
実施形態1に係るサージ吸収回路11は、主回路50上の限流リアクトルLに並列接続される回路である。サージ吸収回路11は、一対の外部との接続端子である、第1端子t1と第2端子t2とを備えている。第1端子t1は、限流リアクトルLの一方の端子に接続され、第2端子t2は、限流リアクトルLのもう一方の端子に接続される。なお、サージ吸収回路11と限流リアクトルLを併せた回路を限流回路10とする。
<Structure of surge absorption circuit>
The surge absorption circuit 11 according to the first embodiment is a circuit connected in parallel to the current limiting reactor L on the main circuit 50. The surge absorption circuit 11 includes a pair of external connection terminals, a first terminal t1 and a second terminal t2. The first terminal t1 is connected to one terminal of the current limiting reactor L, and the second terminal t2 is connected to the other terminal of the current limiting reactor L. The circuit that combines the surge absorption circuit 11 and the current limiting reactor L is referred to as the current limiting circuit 10.

サージ吸収回路11は、第1スイッチ素子Sw1、第2スイッチ素子Sw2、第1ダイオードD1、第2ダイオードD2、及びサージアブソーバAbを備えている。またサージ吸収回路11は、第1スイッチ素子Sw1及び第2スイッチ素子Sw2を制御するスイッチ制御回路12を備えている。 The surge absorption circuit 11 includes a first switch element Sw1, a second switch element Sw2, a first diode D1, a second diode D2, and a surge absorber Ab. Further, the surge absorption circuit 11 includes a switch control circuit 12 that controls the first switch element Sw1 and the second switch element Sw2.

サージ吸収回路11内部における、上記各素子の接続は、以下の通りである。第1端子t1と第2端子t2との間に、第1スイッチ素子Sw1と、第2スイッチ素子Sw2と、サージアブソーバAbと、が直列に接続される。図1に示される具体的な回路例では、第1端子t1側から、第1スイッチ素子Sw1、第2スイッチ素子Sw2、サージアブソーバAbの順に配置されているが、並び順はいずれでも構わない。 The connection of each of the above elements inside the surge absorption circuit 11 is as follows. The first switch element Sw1, the second switch element Sw2, and the surge absorber Ab are connected in series between the first terminal t1 and the second terminal t2. In the specific circuit example shown in FIG. 1, the first switch element Sw1, the second switch element Sw2, and the surge absorber Ab are arranged in this order from the first terminal t1 side, but the arrangement order may be arbitrary.

第1ダイオードD1は第2スイッチ素子Sw2に並列に接続される。第1ダイオードD1の向きは、第1端子t1から第2端子t2へとサージ吸収回路11を貫流する電流が導通できる向きである。すなわち第1ダイオードD1は、第1端子t1側がアノード、第2端子t2側がカソードとなるように配置される。 The first diode D1 is connected in parallel to the second switch element Sw2. The direction of the first diode D1 is such that the current flowing through the surge absorption circuit 11 can be conducted from the first terminal t1 to the second terminal t2. That is, the first diode D1 is arranged so that the first terminal t1 side is the anode and the second terminal t2 side is the cathode.

第2ダイオードD2は第1スイッチ素子Sw1に並列に接続される。第2ダイオードD2の向きは、第2端子t2から第1端子t1へとサージ吸収回路11を貫流する電流が導通できる向きである。すなわち第2ダイオードD2は、第2端子t2側がアノード、第1端子t1側がカソードとなるように配置される。 The second diode D2 is connected in parallel to the first switch element Sw1. The direction of the second diode D2 is such that the current flowing through the surge absorption circuit 11 can be conducted from the second terminal t2 to the first terminal t1. That is, the second diode D2 is arranged so that the second terminal t2 side is the anode and the first terminal t1 side is the cathode.

第1スイッチ素子Sw1及び第2スイッチ素子Sw2には、オン/オフがスイッチ制御回路12によって制御され得る回路素子であれば、任意の素子が適用可能である。例えば、MOSFET(Metal Oxide Semiconductor field-effect transistor)やその他のFETが適用できる。あるいは、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラ型トランジスタ)、バイポーラトランジスタや、その他のトランジスタ等の、半導体スイッチ素子が適用できる。 Any element can be applied to the first switch element Sw1 and the second switch element Sw2 as long as it is a circuit element whose on / off can be controlled by the switch control circuit 12. For example, MOSFET (Metal Oxide Semiconductor field-effect transistor) and other FETs can be applied. Alternatively, semiconductor switch elements such as IGBTs (Insulated Gate Bipolar Transistors), bipolar transistors, and other transistors can be applied.

また、半導体スイッチ素子に限られず、例えば、機械式リレーやその他の機械式スイッチ素子が適用されてもよい。なお、第1スイッチ素子Sw1及び第2スイッチ素子Sw2には、双方向に通電可能なスイッチ素子に限られず、片方向にのみ通電可能なスイッチ素子も適用可能である。 Further, the present invention is not limited to the semiconductor switch element, and for example, a mechanical relay or other mechanical switch element may be applied. The first switch element Sw1 and the second switch element Sw2 are not limited to switch elements that can be energized in both directions, and switch elements that can be energized only in one direction can also be applied.

第2ダイオードD2に並列接続される第1スイッチ素子Sw1は、第2ダイオードD2とは、逆向きの電流が通電可能なように配置される。つまり、第1スイッチ素子Sw1として片方向にのみ通電可能なスイッチ素子が適用される場合、第1スイッチ素子Sw1は、第1端子t1から第2端子t2へとサージ吸収回路11を貫流する電流を導通できる向きに配置される。 The first switch element Sw1 connected in parallel to the second diode D2 is arranged so that a current opposite to that of the second diode D2 can be energized. That is, when a switch element capable of energizing only in one direction is applied as the first switch element Sw1, the first switch element Sw1 transmits a current flowing through the surge absorption circuit 11 from the first terminal t1 to the second terminal t2. It is arranged so that it can conduct electricity.

第1ダイオードD1に並列配置される第2スイッチ素子Sw2は、第1ダイオードD1とは、逆向きの電流が通電可能なように配置される。つまり、第2スイッチ素子Sw2として片方向にのみ通電可能なスイッチ素子が適用される場合、第2スイッチ素子Sw2は、第2端子t2から第1端子t1へとサージ吸収回路11を貫流する電流を導通できる向きに配置される。 The second switch element Sw2 arranged in parallel with the first diode D1 is arranged so that a current in the opposite direction to that of the first diode D1 can be energized. That is, when a switch element that can be energized in only one direction is applied as the second switch element Sw2, the second switch element Sw2 transfers a current flowing through the surge absorption circuit 11 from the second terminal t2 to the first terminal t1. It is arranged so that it can conduct electricity.

図1の具体的な回路例では、第1スイッチ素子Sw1及び第2スイッチ素子Sw2として、片方向に通電可能なスイッチ素子であるIGBTが適用されている。よって上述の配置規則に従って、IGBTである第1スイッチ素子Sw1は、コレクタが第1端子t1側に、エミッタが第2端子側になるように配置される。またIGBTである第2スイッチ素子Sw2は、コレクタが第2端子t2側に、エミッタが第1端子側になるように配置される。 In the specific circuit example of FIG. 1, an IGBT, which is a switch element capable of energizing in one direction, is applied as the first switch element Sw1 and the second switch element Sw2. Therefore, according to the above-mentioned arrangement rule, the first switch element Sw1 which is an IGBT is arranged so that the collector is on the first terminal t1 side and the emitter is on the second terminal side. Further, the second switch element Sw2, which is an IGBT, is arranged so that the collector is on the second terminal t2 side and the emitter is on the first terminal side.

IGBTとダイオードとが、上述の第1スイッチ素子Sw1と第2ダイオードD2の関係のように配置された回路は、いわゆるフリーホイールダイオードが付加されたIGBT製品として、一つにパッケージされた態様で市販されている。あるいは、IGBTの半導体チップ内にフリーホイールダイオードを作り込んだ、逆導通IGBTと呼ばれる製品も市販されている。第2スイッチ素子Sw2と第1ダイオードD1の並列接続回路の配置も第1スイッチ素子Sw1と第2ダイオードD2の並列接続回路の配置と同じである。よって、これらいずれかの製品を用いれば、サージ吸収回路11を容易に製作できる。 The circuit in which the IGBT and the diode are arranged as in the relationship between the first switch element Sw1 and the second diode D2 described above is commercially available as an IGBT product to which a so-called freewheel diode is added in a packaged manner. Has been done. Alternatively, a product called a reverse conduction IGBT in which a freewheel diode is built in a semiconductor chip of the IGBT is also commercially available. The arrangement of the parallel connection circuit of the second switch element Sw2 and the first diode D1 is the same as the arrangement of the parallel connection circuit of the first switch element Sw1 and the second diode D2. Therefore, if any of these products is used, the surge absorption circuit 11 can be easily manufactured.

<サージ吸収回路の動作>
スイッチ制御回路12は、直流送電システム1の主回路50を流れる主電流Iの向きに応じて、第1スイッチ素子Sw1及び第2スイッチ素子Sw2のオン/オフを制御する。そのため、主回路50には、電流検出器51が設けられてもよく、スイッチ制御回路12は電流検出器51が検出した主電流の向きを参照して、上記制御を実行してもよい。電流検出器51は、電流の向きを検出し得る、例えば検流計や電流計であってもよい。
<Operation of surge absorption circuit>
The switch control circuit 12 controls on / off of the first switch element Sw1 and the second switch element Sw2 according to the direction of the main current I flowing through the main circuit 50 of the DC power transmission system 1. Therefore, the main circuit 50 may be provided with a current detector 51, and the switch control circuit 12 may execute the above control with reference to the direction of the main current detected by the current detector 51. The current detector 51 may be, for example, a galvanometer or an ammeter that can detect the direction of the current.

スイッチ制御回路12は、主電流Iの向きが、主回路50への第1端子t1の接続点から第2端子t2の接続点への方向であると、第1スイッチ素子Sw1をオフ、第2スイッチ素子Sw2をオンに制御する。図2は、この際の各スイッチ素子のオン、オフの状況を回路図中に書き加えて示した、サージ吸収回路11の動作を示すための図である。図2には、主電流Iの向きも示されている。この場合、第1スイッチ素子Sw1に並列接続された第2ダイオードD2は順バイアスされない。よって、第2ダイオードD2とオフである第1スイッチ素子Sw1とによって、主電流Iのサージ吸収回路11への流入は阻止される。 In the switch control circuit 12, when the direction of the main current I is from the connection point of the first terminal t1 to the main circuit 50 to the connection point of the second terminal t2, the first switch element Sw1 is turned off and the second switch element Sw1 is turned off. The switch element Sw2 is controlled to be turned on. FIG. 2 is a diagram for showing the operation of the surge absorption circuit 11 in which the on / off status of each switch element at this time is added to the circuit diagram. FIG. 2 also shows the direction of the main current I. In this case, the second diode D2 connected in parallel to the first switch element Sw1 is not forward biased. Therefore, the second diode D2 and the first switch element Sw1 that is off prevent the main current I from flowing into the surge absorption circuit 11.

この状態で、遮断器Cbが遮断すると、限流リアクトルLが主電流Iを維持しようとし、第1端子t1の接続点よりも第2端子t2の接続点が高電位となる。すると、第2スイッチ素子Sw2がオンであるため、第2ダイオードD2が順バイアスされる。図3に点線で示されるサージ電流が、第2端子t2から第1端子t1へと、サージ吸収回路11を貫流するようになる。この際、サージ吸収回路11内部におけるサージ電流は、サージアブソーバAb、オンである第2スイッチ素子Sw2と、第2ダイオードD2を通過する。 When the circuit breaker Cb is cut off in this state, the current limiting reactor L tries to maintain the main current I, and the connection point of the second terminal t2 has a higher potential than the connection point of the first terminal t1. Then, since the second switch element Sw2 is on, the second diode D2 is forward-biased. The surge current shown by the dotted line in FIG. 3 flows through the surge absorption circuit 11 from the second terminal t2 to the first terminal t1. At this time, the surge current inside the surge absorption circuit 11 passes through the surge absorber Ab, the second switch element Sw2 that is on, and the second diode D2.

一方、スイッチ制御回路12は、主電流Iの向きが、図2の場合と逆向き、すなわち、主回路50への第2端子t2の接続点から第1端子t1の接続点への方向であると、第1スイッチ素子Sw1をオン、第2スイッチ素子Sw2をオフに制御する。この場合、第2スイッチ素子Sw2に並列接続された第1ダイオードD1は順バイアスされない。よって、第2スイッチ素子Sw2と第1ダイオードD1によって、主電流Iのサージ吸収回路11への流入は阻止される。 On the other hand, in the switch control circuit 12, the direction of the main current I is opposite to that in the case of FIG. 2, that is, the direction from the connection point of the second terminal t2 to the main circuit 50 to the connection point of the first terminal t1. Then, the first switch element Sw1 is controlled to be turned on, and the second switch element Sw2 is controlled to be turned off. In this case, the first diode D1 connected in parallel to the second switch element Sw2 is not forward biased. Therefore, the second switch element Sw2 and the first diode D1 prevent the main current I from flowing into the surge absorption circuit 11.

この状態で、遮断器Cbが遮断すると、限流リアクトルLが主電流Iを維持しようとし、第2端子t2の接続点よりも第1端子t1の接続点が高電位となる。すると、第1スイッチ素子Sw1がオンであるため、第1ダイオードD1が順バイアスされる。サージ電流が、第1端子t1から第2端子t2へと、サージ吸収回路11を貫流する。この際、サージ吸収回路11内部におけるサージ電流は、サージアブソーバAbと、オンである第1スイッチ素子Sw1と、第1ダイオードD1とを通過する。 When the circuit breaker Cb is cut off in this state, the current limiting reactor L tries to maintain the main current I, and the connection point of the first terminal t1 has a higher potential than the connection point of the second terminal t2. Then, since the first switch element Sw1 is on, the first diode D1 is forward-biased. The surge current flows through the surge absorption circuit 11 from the first terminal t1 to the second terminal t2. At this time, the surge current inside the surge absorption circuit 11 passes through the surge absorber Ab, the first switch element Sw1 that is on, and the first diode D1.

特許文献1の従来技術では、サージ吸収回路のスイッチ素子のスイッチ操作を、故障検出後、遮断器での遮断が行われるまでの短い期間中に行う必要があった。しかし、実施形態1に係るサージ吸収回路11では、故障検出に係わりなく、各スイッチ素子のスイッチ操作が行われており、その結果として、通常時にサージ吸収回路11は、主回路を流れる主電流Iには影響しない。 In the prior art of Patent Document 1, it is necessary to perform the switch operation of the switch element of the surge absorption circuit within a short period of time from the detection of the failure to the interruption by the circuit breaker. However, in the surge absorption circuit 11 according to the first embodiment, the switch operation of each switch element is performed regardless of the failure detection, and as a result, the surge absorption circuit 11 normally causes the main current I flowing through the main circuit. Does not affect.

そして故障発生時には、サージ吸収回路11では、既に転流に必要なスイッチ操作が完了している。また主電流Iの向きがいずれの場合であっても、主回路50の遮断器Cbが遮断した際に、限流リアクトルLが蓄積した誘導性エネルギーの少なくとも一部は、サージアブソーバAbで処理される。よって、遮断器Cbによる遮断時の、接点への負担が小さくなり、接点破壊の可能性が低減される。 When a failure occurs, the surge absorption circuit 11 has already completed the switch operation required for commutation. Further, regardless of the direction of the main current I, at least a part of the inductive energy accumulated by the current limiting reactor L is processed by the surge absorber Ab when the circuit breaker Cb of the main circuit 50 is cut off. NS. Therefore, the load on the contacts at the time of interruption by the circuit breaker Cb is reduced, and the possibility of contact breakage is reduced.

サージ吸収回路11では、従来技術のような故障検出の不具合に伴う転流の失敗が無く、またスイッチ操作が直流送電路での事故発生から遮断までの短期間内に限られてしまうことに伴う転流の失敗が無い。よって、サージ吸収回路11では、遮断時のサージ吸収回路11への転流の失敗の可能性が低減される。 In the surge absorption circuit 11, there is no commutation failure due to a failure detection failure as in the prior art, and the switch operation is limited to a short period from the occurrence of an accident in the DC transmission line to the interruption. There is no commutation failure. Therefore, in the surge absorption circuit 11, the possibility of failure of commutation to the surge absorption circuit 11 at the time of interruption is reduced.

なお、主回路50を流れる主電流Iが0の状態が継続したときの、第1スイッチ素子Sw1及び第2スイッチ素子Sw2のオン/オフの制御方法については、直流送電システム1全体の運用手法に応じて、適切な方法を適宜選択することができる。例えば、次に主電流Iの向きが定まるまで、以前の状態を保つようにしてもよい。あるいは、第1スイッチ素子Sw1、第2スイッチ素子Sw2双方をオフに制御するようにしてもよい。またあるいは、第1スイッチ素子Sw1、第2スイッチ素子Sw2双方をオンに制御するようにしてもよい。 Regarding the method of controlling the on / off of the first switch element Sw1 and the second switch element Sw2 when the main current I flowing through the main circuit 50 continues to be 0, refer to the operation method of the entire DC power transmission system 1. Depending on the situation, an appropriate method can be appropriately selected. For example, the previous state may be maintained until the direction of the main current I is determined next. Alternatively, both the first switch element Sw1 and the second switch element Sw2 may be controlled to be off. Alternatively, both the first switch element Sw1 and the second switch element Sw2 may be controlled to be turned on.

〔実施形態2〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
[Embodiment 2]
Other embodiments of the present invention will be described below. For convenience of explanation, the same reference numerals will be added to the members having the same functions as the members described in the above embodiment, and the description will not be repeated.

図4は、実施形態2に係るサージ吸収回路21の回路構成、及び、サージ吸収回路21が適用される直流送電システム2を示す図である。実施形態2の直流送電システム2は、サージ吸収回路21の回路構成が実施形態1に係るサージ吸収回路11とは異なる他は、実施形態1の直流送電システム1と同様の構成である。なお、サージ吸収回路21と限流リアクトルLを併せた回路を限流回路20とする。 FIG. 4 is a diagram showing a circuit configuration of the surge absorption circuit 21 according to the second embodiment and a DC power transmission system 2 to which the surge absorption circuit 21 is applied. The DC power transmission system 2 of the second embodiment has the same configuration as the DC power transmission system 1 of the first embodiment, except that the circuit configuration of the surge absorption circuit 21 is different from the surge absorption circuit 11 according to the first embodiment. The circuit that combines the surge absorption circuit 21 and the current limiting reactor L is referred to as the current limiting circuit 20.

<サージ吸収回路の構成>
実施形態2に係るサージ吸収回路21も、実施形態1のサージ吸収回路11と同様に、外部との接続端子である第1端子t1と第2端子t2とを備えている。また、サージ吸収回路21は、第1スイッチ素子Sw1、第2スイッチ素子Sw2、第1ダイオードD1、第2ダイオードD2、サージアブソーバAb、及びスイッチ制御回路12を備えている点も、実施形態1のサージ吸収回路11と同様である。第1スイッチ素子Sw1及び第2スイッチ素子Sw2に適用し得るスイッチ素子の種類は、実施形態1の場合と同様である。
<Structure of surge absorption circuit>
Similar to the surge absorption circuit 11 of the first embodiment, the surge absorption circuit 21 according to the second embodiment also includes a first terminal t1 and a second terminal t2 which are connection terminals to the outside. Further, the surge absorption circuit 21 includes a first switch element Sw1, a second switch element Sw2, a first diode D1, a second diode D2, a surge absorber Ab, and a switch control circuit 12, according to the first embodiment. This is the same as the surge absorption circuit 11. The types of switch elements applicable to the first switch element Sw1 and the second switch element Sw2 are the same as in the case of the first embodiment.

しかし、サージ吸収回路21では、第1スイッチ素子Sw1、第2スイッチ素子Sw2、第1ダイオードD1、第2ダイオードD2、サージアブソーバAbの相互間の接続が、実施形態1のサージ吸収回路11の回路構成とは異なっている。サージ吸収回路21内部における、各素子の接続は、以下の通りである。 However, in the surge absorption circuit 21, the connection between the first switch element Sw1, the second switch element Sw2, the first diode D1, the second diode D2, and the surge absorber Ab is the circuit of the surge absorption circuit 11 of the first embodiment. It is different from the configuration. The connection of each element inside the surge absorption circuit 21 is as follows.

第1スイッチ素子Sw1と第1ダイオードD1とが直列接続された部分回路と、第2スイッチ素子Sw2と第2ダイオードD2とが直列接続された部分回路との並列接続回路と、サージアブソーバAbとが、第1端子t1と第2端子t2との間に直列に接続される。上記並列接続回路と、サージアブソーバAbとの位置関係は、いずれが第1端子t1側であっても構わない。 The parallel connection circuit of the partial circuit in which the first switch element Sw1 and the first diode D1 are connected in series, the partial circuit in which the second switch element Sw2 and the second diode D2 are connected in series, and the surge absorber Ab are , The first terminal t1 and the second terminal t2 are connected in series. The positional relationship between the parallel connection circuit and the surge absorber Ab may be on the first terminal t1 side.

また、第1スイッチ素子Sw1と第1ダイオードD1とが直列接続された部分回路における、第1スイッチ素子Sw1と第1ダイオードD1の位置関係は、いずれが第1端子t1側であっても構わない。第2スイッチ素子Sw2と第2ダイオードD2とが直列接続された部分回路における、第2スイッチ素子Sw2と第2ダイオードD2の位置関係は、いずれが第1端子t1側であっても構わない。 Further, the positional relationship between the first switch element Sw1 and the first diode D1 in the partial circuit in which the first switch element Sw1 and the first diode D1 are connected in series may be on the first terminal t1 side. .. The positional relationship between the second switch element Sw2 and the second diode D2 in the partial circuit in which the second switch element Sw2 and the second diode D2 are connected in series may be on the first terminal t1 side.

第1端子t1及び第2端子t2を基準とした、サージ吸収回路21における、第1スイッチ素子Sw1、第2スイッチ素子Sw2、第1ダイオードD1、第2ダイオードD2の各素子の向きは、実施形態1の場合と同様である。すなわち、第1スイッチ素子Sw1と第1ダイオードD1とは、第1端子t1から第2端子t2へとサージ吸収回路21を貫流する電流を導通できる向きに配置される。また、第2スイッチ素子Sw2と第2ダイオードD2とは、第2端子t2から第1端子t1へとサージ吸収回路21を貫流する電流を導通できる向きに配置される。 The orientation of each element of the first switch element Sw1, the second switch element Sw2, the first diode D1, and the second diode D2 in the surge absorption circuit 21 with reference to the first terminal t1 and the second terminal t2 is an embodiment. It is the same as the case of 1. That is, the first switch element Sw1 and the first diode D1 are arranged in such a direction that the current flowing through the surge absorption circuit 21 can be conducted from the first terminal t1 to the second terminal t2. Further, the second switch element Sw2 and the second diode D2 are arranged in such a direction that the current flowing through the surge absorption circuit 21 can be conducted from the second terminal t2 to the first terminal t1.

<サージ吸収回路の動作>
スイッチ制御回路12による第1スイッチ素子Sw1及び第2スイッチ素子Sw2のオン/オフの制御の方法は、実施形態1の場合と同様である。
<Operation of surge absorption circuit>
The method of controlling the on / off of the first switch element Sw1 and the second switch element Sw2 by the switch control circuit 12 is the same as that of the first embodiment.

図5は、主電流Iの向きが、主回路50への第1端子t1の接続点から第2端子t2の接続点への方向である際のサージ吸収回路21の動作を示すための図である。図5には、各スイッチ素子のオン、オフの状況、主電流Iの向きが示されている。この場合、オンである第2スイッチ素子Sw2に直列接続されている第2ダイオードD2は順バイアスされない。よって、第2ダイオードD2とオフである第1スイッチ素子Sw1とによって、主電流Iのサージ吸収回路21への流入は阻止される。 FIG. 5 is a diagram for showing the operation of the surge absorption circuit 21 when the direction of the main current I is the direction from the connection point of the first terminal t1 to the main circuit 50 to the connection point of the second terminal t2. be. FIG. 5 shows the on / off status of each switch element and the direction of the main current I. In this case, the second diode D2 connected in series with the on second switch element Sw2 is not forward biased. Therefore, the second diode D2 and the first switch element Sw1 that is off prevent the main current I from flowing into the surge absorption circuit 21.

この状態で、遮断器Cbが遮断すると、限流リアクトルLが主電流Iを維持しようとし、主回路50への第1端子t1の接続点よりも第2端子t2の接続点が高電位となる。すると、第2スイッチ素子Sw2がオンであるため、第2ダイオードD2が順バイアスされる。図6に点線で示されるサージ電流が、第2端子t2から第1端子t1へと、サージ吸収回路21を貫流する。サージ吸収回路21内部におけるサージ電流は、サージアブソーバAb、オンである第2スイッチ素子Sw2と、第2ダイオードD2を通過する。 When the circuit breaker Cb is cut off in this state, the current limiting reactor L tries to maintain the main current I, and the connection point of the second terminal t2 becomes higher potential than the connection point of the first terminal t1 to the main circuit 50. .. Then, since the second switch element Sw2 is on, the second diode D2 is forward-biased. The surge current shown by the dotted line in FIG. 6 flows through the surge absorption circuit 21 from the second terminal t2 to the first terminal t1. The surge current inside the surge absorption circuit 21 passes through the surge absorber Ab, the second switch element Sw2 that is on, and the second diode D2.

一方、主電流Iの向きが、図5の場合と逆向き、すなわち、主回路50への第2端子t2の接続点から第1端子t1の接続点への方向である場合、オンである第1スイッチ素子Sw1に直列接続されている第1ダイオードD1は順バイアスされない。よって、第1ダイオードD1とオフである第2スイッチ素子Sw2とによって、主電流Iのサージ吸収回路21への流入は阻止される。 On the other hand, when the direction of the main current I is opposite to that in FIG. 5, that is, the direction from the connection point of the second terminal t2 to the main circuit 50 to the connection point of the first terminal t1, it is on. The first diode D1 connected in series with the 1-switch element Sw1 is not forward biased. Therefore, the first diode D1 and the second switch element Sw2 that is off prevent the main current I from flowing into the surge absorption circuit 21.

この状態で、遮断器Cbが遮断すると、限流リアクトルLが主電流Iを維持しようとし、第2端子t2の接続点よりも第1端子t1の接続点が高電位となる。すると、第1スイッチ素子Sw1がオンであるため、第1ダイオードD1が順バイアスされる。サージ電流が、第1端子t1から第2端子t2へと、サージ吸収回路21を貫流する。サージ吸収回路21内部におけるサージ電流は、サージアブソーバAbと、オンである第1スイッチ素子Sw1と、第1ダイオードD1とを通過する。 When the circuit breaker Cb is cut off in this state, the current limiting reactor L tries to maintain the main current I, and the connection point of the first terminal t1 has a higher potential than the connection point of the second terminal t2. Then, since the first switch element Sw1 is on, the first diode D1 is forward-biased. The surge current flows through the surge absorption circuit 21 from the first terminal t1 to the second terminal t2. The surge current inside the surge absorption circuit 21 passes through the surge absorber Ab, the first switch element Sw1 that is on, and the first diode D1.

実施形態2においても、サージ吸収回路21の動作に関して、実施形態1と同様の効果が奏される。 Also in the second embodiment, the same effect as that of the first embodiment is obtained with respect to the operation of the surge absorption circuit 21.

〔まとめ〕
本発明の態様1のサージ吸収回路は、外部との接続端子としての第1端子及び第2端子と、第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、前記第1端子と前記第2端子との間に、前記第1スイッチ素子、前記第2スイッチ素子、及び前記サージアブソーバが直列に接続され、前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに、前記第2スイッチ素子に並列接続され、前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに、前記第1スイッチ素子に並列接続される構成を備える。
〔summary〕
The surge absorption circuit according to the first aspect of the present invention includes a first terminal and a second terminal as connection terminals to the outside, a first switch element, a second switch element, a first diode, a second diode, and a surge absorber. The first switch element, the second switch element, and the surge absorber are connected in series between the first terminal and the second terminal, and the first diode is transferred from the first terminal to the first terminal. The second diode is connected in parallel to the second switch element in a direction that conducts a current flowing through the two terminals, and the second diode is connected in a direction that conducts a current flowing through the second terminal to the first terminal. It has a configuration in which it is connected in parallel to the first switch element.

本発明の態様2のサージ吸収回路は、外部との接続端子としての第1端子及び第2端子と、第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、前記第1スイッチ素子と前記第1ダイオードとが直列接続された部分回路と、前記第2スイッチ素子と前記第2ダイオードとが直列接続された部分回路との並列接続回路と、前記サージアブソーバと、が、前記第1端子と前記第2端子との間に、直列に接続され、前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに配置され、前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに配置される構成を備える。 The surge absorption circuit according to the second aspect of the present invention includes a first terminal and a second terminal as connection terminals to the outside, a first switch element, a second switch element, a first diode, a second diode, and a surge absorber. , A parallel connection circuit of a partial circuit in which the first switch element and the first diode are connected in series, a partial circuit in which the second switch element and the second diode are connected in series, and the surge absorber. Are connected in series between the first terminal and the second terminal, and the first diode is arranged so as to conduct a current flowing through the first terminal to the second terminal. The second diode has a configuration in which the current flowing from the second terminal to the first terminal is arranged so as to conduct the current.

本発明の態様3のサージ吸収回路は、上記態様1または2において、前記第1スイッチ素子及び前記第2スイッチ素子のそれぞれは、オン時に電流を片方向に導通させ得る素子であって、前記第1スイッチ素子は、前記第1端子から前記第2端子へと貫流する電流を導通する向きに配置され、前記第2スイッチ素子は、前記第2端子から前記第1端子へと貫流する電流を導通する向きに配置される構成を備えていてもよい。 In the surge absorption circuit of the third aspect of the present invention, in the first or second aspect, each of the first switch element and the second switch element is an element capable of conducting a current in one direction when it is turned on, and the first switch element. The 1-switch element is arranged so as to conduct a current flowing from the first terminal to the second terminal, and the second switch element conducts a current flowing from the second terminal to the first terminal. It may have a configuration which is arranged in the direction of the current.

本発明の態様4は、上記態様1から3のいずれかにおいて、直流送電の主回路上に設けられる限流リアクトルに接続するためのサージ吸収回路である。 Aspect 4 of the present invention is a surge absorption circuit for connecting to a current limiting reactor provided on a main circuit of DC power transmission in any one of the above aspects 1 to 3.

本発明の態様5のサージ吸収回路は、上記態様4において、前記第1スイッチ素子及び前記第2スイッチ素子の、オン/オフを制御するスイッチ制御回路を更に備え、前記スイッチ制御回路は、前記主回路を流れる主電流の向きが、前記第1端子の接続点から前記第2端子の接続点への方向であると、前記第1スイッチ素子をオフ、前記第2スイッチ素子をオンに制御し、前記主回路を流れる主電流の向きが、前記第2端子の接続点から前記第1端子の接続点への方向であると、前記第1スイッチ素子をオン、前記第2スイッチ素子をオフに制御する構成を備えていてもよい。 The surge absorption circuit according to the fifth aspect of the present invention further includes a switch control circuit for controlling on / off of the first switch element and the second switch element in the fourth aspect, and the switch control circuit is the main main switch element. When the direction of the main current flowing through the circuit is the direction from the connection point of the first terminal to the connection point of the second terminal, the first switch element is turned off and the second switch element is controlled to be on. When the direction of the main current flowing through the main circuit is the direction from the connection point of the second terminal to the connection point of the first terminal, the first switch element is turned on and the second switch element is turned off. It may have a configuration to be used.

本発明の態様6は、上記態様1から5のいずれかのサージ吸収回路と、前記第1端子と前記第2端子との間に接続された限流リアクトルと、を備える限流回路である。 Aspect 6 of the present invention is a current limiting circuit including the surge absorbing circuit according to any one of the above aspects 1 to 5 and a current limiting reactor connected between the first terminal and the second terminal.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and the embodiments obtained by appropriately combining the technical means disclosed in the different embodiments. Is also included in the technical scope of the present invention.

1、2 直流送電システム
10、20 限流回路
L 限流リアクトル
11、21 サージ吸収回路
t1 第1端子
t2 第2端子
D1 第1ダイオード
D2 第2ダイオード
Sw1 第1スイッチ素子
Sw2 第2スイッチ素子
Ab サージアブソーバ
12 スイッチ制御回路
50 主回路
51 電流検出器
Cb 遮断器
Ac サージアブソーバ
1, 2 DC power transmission system 10, 20 Current limiting circuit L Limited current reactor 11, 21 Surge absorption circuit t1 1st terminal t2 2nd terminal D1 1st diode D2 2nd diode Sw1 1st switch element Sw2 2nd switch element Ab surge Absorber 12 Switch control circuit 50 Main circuit 51 Current detector Cb circuit breaker Ac Surge absorber

Claims (6)

外部との接続端子としての第1端子及び第2端子と、
第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、
前記第1端子と前記第2端子との間に、前記第1スイッチ素子、前記第2スイッチ素子、及び前記サージアブソーバが直列に接続され、
前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに、前記第2スイッチ素子に並列接続され、
前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに、前記第1スイッチ素子に並列接続されることを特徴とする、サージ吸収回路。
The first and second terminals as connection terminals to the outside,
Equipped with a first switch element, a second switch element, a first diode, a second diode, and a surge absorber.
The first switch element, the second switch element, and the surge absorber are connected in series between the first terminal and the second terminal.
The first diode is connected in parallel to the second switch element in a direction that conducts a current flowing from the first terminal to the second terminal.
A surge absorbing circuit, characterized in that the second diode is connected in parallel to the first switch element in a direction in which a current flowing through the second terminal to the first terminal is conducted.
外部との接続端子としての第1端子及び第2端子と、
第1スイッチ素子、第2スイッチ素子、第1ダイオード、第2ダイオード、及びサージアブソーバを備え、
前記第1スイッチ素子と前記第1ダイオードとが直列接続された部分回路と、前記第2スイッチ素子と前記第2ダイオードとが直列接続された部分回路との並列接続回路と、
前記サージアブソーバと、が、
前記第1端子と前記第2端子との間に、直列に接続され、
前記第1ダイオードは、前記第1端子から前記第2端子へと貫流する電流を導通する向きに配置され、
前記第2ダイオードは、前記第2端子から前記第1端子へと貫流する電流を導通する向きに配置されることを特徴とする、サージ吸収回路。
The first and second terminals as connection terminals to the outside,
Equipped with a first switch element, a second switch element, a first diode, a second diode, and a surge absorber.
A parallel connection circuit of a partial circuit in which the first switch element and the first diode are connected in series, and a partial circuit in which the second switch element and the second diode are connected in series,
With the surge absorber,
Connected in series between the first terminal and the second terminal,
The first diode is arranged so as to conduct a current flowing through the first terminal to the second terminal.
The surge absorption circuit is characterized in that the second diode is arranged in a direction in which a current flowing through the second terminal to the first terminal is conducted.
前記第1スイッチ素子及び前記第2スイッチ素子のそれぞれは、オン時に電流を片方向に導通させ得る素子であって、
前記第1スイッチ素子は、前記第1端子から前記第2端子へと貫流する電流を導通する向きに配置され、
前記第2スイッチ素子は、前記第2端子から前記第1端子へと貫流する電流を導通する向きに配置されることを特徴とする、請求項1または2に記載のサージ吸収回路。
Each of the first switch element and the second switch element is an element capable of conducting a current in one direction when it is turned on.
The first switch element is arranged so as to conduct a current flowing through the first terminal to the second terminal.
The surge absorption circuit according to claim 1 or 2, wherein the second switch element is arranged so as to conduct a current flowing through the second terminal to the first terminal.
直流送電の主回路上に設けられる限流リアクトルに接続するための、請求項1から3のいずれか1項に記載のサージ吸収回路。 The surge absorption circuit according to any one of claims 1 to 3, for connecting to a current limiting reactor provided on a main circuit of DC power transmission. 前記第1スイッチ素子及び前記第2スイッチ素子の、オン/オフを制御するスイッチ制御回路を更に備え、
前記スイッチ制御回路は、
前記主回路を流れる主電流の向きが、前記第1端子の接続点から前記第2端子の接続点への方向であると、前記第1スイッチ素子をオフ、前記第2スイッチ素子をオンに制御し、
前記主回路を流れる主電流の向きが、前記第2端子の接続点から前記第1端子の接続点への方向であると、前記第1スイッチ素子をオン、前記第2スイッチ素子をオフに制御することを特徴とする、請求項4に記載のサージ吸収回路。
A switch control circuit for controlling on / off of the first switch element and the second switch element is further provided.
The switch control circuit
When the direction of the main current flowing through the main circuit is the direction from the connection point of the first terminal to the connection point of the second terminal, the first switch element is turned off and the second switch element is turned on. death,
When the direction of the main current flowing through the main circuit is the direction from the connection point of the second terminal to the connection point of the first terminal, the first switch element is turned on and the second switch element is turned off. The surge absorption circuit according to claim 4, wherein the surge absorption circuit is provided.
請求項1から5のいずれか1項に記載のサージ吸収回路と、
前記第1端子と前記第2端子との間に接続された限流リアクトルと、
を備えることを特徴とする、限流回路。
The surge absorption circuit according to any one of claims 1 to 5.
A current limiting reactor connected between the first terminal and the second terminal,
A current limiting circuit characterized by being provided with.
JP2020028403A 2020-02-21 2020-02-21 Surge absorbing circuit and current limiting circuit Active JP7473786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020028403A JP7473786B2 (en) 2020-02-21 2020-02-21 Surge absorbing circuit and current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020028403A JP7473786B2 (en) 2020-02-21 2020-02-21 Surge absorbing circuit and current limiting circuit

Publications (2)

Publication Number Publication Date
JP2021136696A true JP2021136696A (en) 2021-09-13
JP7473786B2 JP7473786B2 (en) 2024-04-24

Family

ID=77661820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020028403A Active JP7473786B2 (en) 2020-02-21 2020-02-21 Surge absorbing circuit and current limiting circuit

Country Status (1)

Country Link
JP (1) JP7473786B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859380U (en) * 1981-10-16 1983-04-21 株式会社明電舎 DC reactor surge absorption device
JP2014120364A (en) * 2012-12-18 2014-06-30 Fuji Electric Co Ltd Circuit breaker switch for dc circuit
JP2015033187A (en) * 2013-08-01 2015-02-16 株式会社東芝 Current-limiting reactor
JP2019071239A (en) * 2017-10-11 2019-05-09 株式会社明電舎 Direct current cutout gear

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5859380B2 (en) 2012-05-29 2016-02-10 株式会社カワノ Arrangements and connectors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859380U (en) * 1981-10-16 1983-04-21 株式会社明電舎 DC reactor surge absorption device
JP2014120364A (en) * 2012-12-18 2014-06-30 Fuji Electric Co Ltd Circuit breaker switch for dc circuit
JP2015033187A (en) * 2013-08-01 2015-02-16 株式会社東芝 Current-limiting reactor
JP2019071239A (en) * 2017-10-11 2019-05-09 株式会社明電舎 Direct current cutout gear

Also Published As

Publication number Publication date
JP7473786B2 (en) 2024-04-24

Similar Documents

Publication Publication Date Title
JP5889498B2 (en) Power converter
CN102280869B (en) Switching device
JP4575441B2 (en) Method for ground fault handling in converter circuit for switching of three voltage levels
KR101317590B1 (en) Power conversion device and semiconductor switch
JP7115127B2 (en) switch device
US20030183838A1 (en) Solid-state DC circuit breaker
EP3913784B1 (en) Active neutral-point clamped three-level converter, the controlling method and the controller thereof
US10367423B1 (en) Power conversion device
US10530243B2 (en) Power conversion device with malfunction detection
KR102605473B1 (en) Solid State Switch
KR101821439B1 (en) Fault current limiter
JP2004242475A (en) Driving system for switching device
JP2021136696A (en) Surge absorption circuit and current-limiting circuit
US20170054285A1 (en) Protection apparatus for an electrical load, voltage converter comprising a protection apparatus, and method for protecting an electrical load
CN114128067A (en) DC distribution board
JP2000090788A (en) Current limiting device and current limiting breaking device
JP2020162218A (en) Semiconductor breaker, semiconductor switching element, and breaking method using semiconductor switching
JP2015230849A (en) Switch
CN116111565B (en) Bidirectional solid-state circuit breaker
WO2015104825A1 (en) Electric power conversion device
WO2021006340A1 (en) Dc power supply device
CN104617800A (en) Improved redundancy type MMC current converter structure having direct-current fault current-limiting capacity
JP7404171B2 (en) DC current interrupter
JP2002093291A (en) Semiconductor switch and its control method
JP6399848B2 (en) Switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7473786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150