JP2021136481A - Transmission apparatus - Google Patents
Transmission apparatus Download PDFInfo
- Publication number
- JP2021136481A JP2021136481A JP2020028996A JP2020028996A JP2021136481A JP 2021136481 A JP2021136481 A JP 2021136481A JP 2020028996 A JP2020028996 A JP 2020028996A JP 2020028996 A JP2020028996 A JP 2020028996A JP 2021136481 A JP2021136481 A JP 2021136481A
- Authority
- JP
- Japan
- Prior art keywords
- common memory
- time zone
- processing unit
- transmission time
- configuration information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 155
- 238000012545 processing Methods 0.000 claims abstract description 45
- 238000004891 communication Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 13
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
Description
本発明の実施形態は、伝送装置に関する。 Embodiments of the present invention relate to transmission devices.
従来から、例えば、産業プラント等では、PLC(Programmable Logic Controller)や入出力装置などの伝送装置をネットワークで接続した伝送システムにおいて、各伝送装置にデータを共有するためのコモンメモリを配置する技術がある。 Conventionally, for example, in an industrial plant or the like, in a transmission system in which transmission devices such as PLC (Programmable Logic Controller) and input / output devices are connected by a network, a technique of arranging a common memory for sharing data in each transmission device has been used. be.
そして、一般に、それぞれの伝送装置では、他の伝送装置とデータの送受信を行うときにコモンメモリが使用されている場合、内部処理(自身の伝送装置内での処理)のためのコモンメモリへのアクセスは許可されない。また、伝送システムにおいてネットワーク構成情報伝送時間帯と制御データ伝送時間帯が周期的に繰り返されている場合に、一般に、ネットワーク構成情報伝送時間帯は制御データ伝送時間帯よりも使用されている時間の割合が小さい。 Then, in general, when a common memory is used when transmitting / receiving data to / from another transmission device, each transmission device is transferred to the common memory for internal processing (processing in its own transmission device). Access is not allowed. Further, when the network configuration information transmission time zone and the control data transmission time zone are periodically repeated in the transmission system, the network configuration information transmission time zone is generally the time used rather than the control data transmission time zone. The ratio is small.
しかしながら、上述の従来技術では、伝送装置において、内部処理のためにコモンメモリへアクセスする必要が生じた場合、そのときが上述の時間帯のいずれであるかに関係なく一定の頻度でコモンメモリへのアクセスのトライをしていたので、アクセスごとの性質(緊急性等)に応じたトライ頻度を実現できていなかった。 However, in the above-mentioned conventional technique, when it becomes necessary to access the common memory for internal processing in the transmission device, the common memory is returned to the common memory at a constant frequency regardless of which of the above-mentioned time zones. Since I was trying to access the device, I could not realize the frequency of trying according to the nature (urgency, etc.) of each access.
そこで、本実施形態は、上述の事情に鑑みてなされたものであり、各伝送装置がコモンメモリを備える伝送システムにおいて、内部処理のためのコモンメモリへのアクセスごとの性質に応じたトライ頻度を実現できる伝送装置を提供することを課題とする。 Therefore, this embodiment has been made in view of the above circumstances, and in a transmission system in which each transmission device has a common memory, the frequency of trials according to the property of each access to the common memory for internal processing is set. An object is to provide a feasible transmission device.
実施形態の伝送装置は、複数の伝送装置がネットワークで接続されている伝送システムにおける他の前記伝送装置との間での同報通信により送受信したデータを記憶するコモンメモリと、他の前記伝送装置とデータの送受信を行うときに前記コモンメモリにアクセスする第1の処理部と、内部処理のために前記コモンメモリにアクセスする第2の処理部と、前記第1の処理部が前記コモンメモリにアクセスしていないときは前記第2の処理部による前記コモンメモリへのアクセスを許可し、前記第1の処理部が前記コモンメモリにアクセスしているときは前記第2の処理部による前記コモンメモリへのアクセスを許可しない調停部と、前記伝送システムにおいてネットワーク構成情報伝送時間帯と制御データ伝送時間帯が周期的に繰り返されており、前記ネットワーク構成情報伝送時間帯であることを前記第2の処理部に対して通知する通知部と、を備える。前記第2の処理部は、前記ネットワーク構成情報伝送時間帯と前記制御データ伝送時間帯で、前記コモンメモリに対するアクセスのトライ頻度を異ならせる。 The transmission device of the embodiment includes a common memory that stores data transmitted / received by broadcast communication with another transmission device in a transmission system in which a plurality of transmission devices are connected by a network, and the other transmission device. A first processing unit that accesses the common memory when transmitting and receiving data, a second processing unit that accesses the common memory for internal processing, and the first processing unit are connected to the common memory. When not accessing, the second processing unit is allowed to access the common memory, and when the first processing unit is accessing the common memory, the second processing unit is allowed to access the common memory. In the second transmission system, the arbitration unit that does not allow access to the data, the network configuration information transmission time zone, and the control data transmission time zone are periodically repeated, and the network configuration information transmission time zone is defined as the network configuration information transmission time zone. It includes a notification unit that notifies the processing unit. The second processing unit makes the frequency of trials for access to the common memory different between the network configuration information transmission time zone and the control data transmission time zone.
以下、図面を参照して、実施形態の伝送装置について説明する。理解を容易にするために、まず、比較例(従来技術)について説明する。図6は、比較例の伝送装置の構成の概要を示す図である。 Hereinafter, the transmission device of the embodiment will be described with reference to the drawings. In order to facilitate understanding, first, a comparative example (conventional technique) will be described. FIG. 6 is a diagram showing an outline of the configuration of the transmission device of the comparative example.
複数の伝送装置をネットワークで接続した伝送システムにおいて、伝送装置では、CPUがコモンメモリへアクセスを行おうとすると、コモンメモリアクセス部がコモンメモリへのアクセスを行っていない場合、調停回路は、CPUからコモンメモリへのアクセスを許可する。 In a transmission system in which a plurality of transmission devices are connected by a network, when the CPU tries to access the common memory in the transmission device and the common memory access unit does not access the common memory, the arbiter circuit is transmitted from the CPU. Allow access to common memory.
また、コモンメモリアクセス部がコモンメモリへアクセスを行っている場合、調停回路は、CPUに対してウェイト信号を出力し、CPUはアクセスを保留して待機する。CPUは、ウェイト信号の解除後に、コモンメモリへのアクセスを行う。調停回路は、CPUとコモンメモリアクセス部が同時にコモンメモリにアクセスしようとした場合は、コモンメモリアクセス部からのアクセスを優先する。つまり、CPUは、コモンメモリにアクセスしようとした場合、コモンメモリアクセス部からコモンメモリへのアクセス状況に影響を受ける。 When the common memory access unit is accessing the common memory, the arbiter circuit outputs a wait signal to the CPU, and the CPU holds the access and waits. The CPU accesses the common memory after releasing the wait signal. When the CPU and the common memory access unit try to access the common memory at the same time, the arbiter circuit gives priority to the access from the common memory access unit. That is, when the CPU tries to access the common memory, it is affected by the access status from the common memory access unit to the common memory.
また、伝送装置では、内部処理のためにコモンメモリへアクセスする必要が生じた場合、そのときがネットワーク構成情報伝送時間帯と制御データ伝送時間帯のいずれであるかに関係なく一定の頻度でコモンメモリへのアクセスのトライをしていたので、アクセスごとの性質(緊急性等)に応じたトライ頻度を実現できていなかった。 Further, in the transmission device, when it becomes necessary to access the common memory for internal processing, it is common at a constant frequency regardless of whether the time zone is the network configuration information transmission time zone or the control data transmission time zone. Since we were trying to access the memory, we could not realize the trial frequency according to the nature (urgency, etc.) of each access.
そこで、以下では、各伝送装置がコモンメモリを備える伝送システムにおいて、内部処理のためのコモンメモリへのアクセスごとの性質に応じたトライ頻度を実現できる技術について説明する。 Therefore, in the following, in a transmission system in which each transmission device has a common memory, a technique capable of realizing a trial frequency according to the property of each access to the common memory for internal processing will be described.
(第1実施形態)
図1は、第1実施形態の伝送システムSの全体構成の概要を示す図である。伝送システムSは、ネットワークNで接続された複数の伝送装置1を備える。伝送システムSは、例えば、産業プラント等において使用される。その場合、伝送装置1は、例えば、PLCや入出力装置である。
(First Embodiment)
FIG. 1 is a diagram showing an outline of the overall configuration of the transmission system S of the first embodiment. The transmission system S includes a plurality of transmission devices 1 connected by a network N. The transmission system S is used, for example, in an industrial plant or the like. In that case, the transmission device 1 is, for example, a PLC or an input / output device.
また、伝送システムSにおいて、それぞれの伝送装置1の送信権は、例えば、トークンパッシング方式によって決定される。つまり、複数の伝送装置1のうち、トークンを受信した伝送装置1がデータの送信権を有する。データの送信権を取得した伝送装置1は、同報通信(ブロードキャスト)によって、他の全ての伝送装置1に対してデータを送信する。 Further, in the transmission system S, the transmission right of each transmission device 1 is determined by, for example, a token passing method. That is, among the plurality of transmission devices 1, the transmission device 1 that has received the token has the right to transmit data. The transmission device 1 that has acquired the right to transmit data transmits data to all other transmission devices 1 by broadcast communication.
図2は、第1実施形態の伝送装置1の構成の概要を示す図である。伝送装置1は、伝送ボード2と、メモリ3と、CPU4(第2の処理部)と、調停回路5(調停部)と、コモンメモリ6と、を備える。なお、図2において、矢印は主なデータの流れを示したものであり、矢印がない部分でも必要に応じてデータは送受信される(図5も同様)。
FIG. 2 is a diagram showing an outline of the configuration of the transmission device 1 of the first embodiment. The transmission device 1 includes a
伝送ボード2は、送受信部21と、コモンメモリアクセス部22(第1の処理部)と、制御部23と、通知部24と、を備える。
The
送受信部21は、ネットワークNを介して他の伝送装置1とデータの送受信を行う。コモンメモリアクセス部22は、送受信部21が他の伝送装置1とのデータの送受信を行う際に、コモンメモリ6に対するアクセスを行ってデータの読み書きを行う。
The transmission / reception unit 21 transmits / receives data to / from another transmission device 1 via the network N. When the transmission / reception unit 21 transmits / receives data to / from another transmission device 1, the common
制御部23は、送受信部21と通知部24を制御する。また、伝送システムSにおいて、ネットワーク構成情報伝送時間帯と制御データ伝送時間帯が周期的に繰り返されている。ここで、図3は、第1実施形態の伝送システムSにおける伝送時間帯の説明図である。ネットワーク構成情報伝送時間帯は、例えば、伝送システムSに対して伝送装置1の追加や削除があったときに、その情報(ネットワーク構成情報)の送受信を行う時間帯である。また、制御データ伝送時間帯は、伝送装置1の制御に関するデータや配下の各種センサ(不図示)によるセンシングデータなどの送受信を行う時間帯である。そして、一般に、伝送システムSに対する伝送装置1の追加や削除は頻繁に行われるものではないので、ネットワーク構成情報伝送時間帯は制御データ伝送時間帯よりも使用されている時間の割合が小さい。
The
図2に戻って、通知部24は、制御部23からの指令にしたがって、ネットワーク構成情報伝送時間帯であることをCPU4に対して通知する(詳細は後述)。
Returning to FIG. 2, the
メモリ3は、例えば、ROM(Read Only Memory)、RAM(Random Access Memory)、フラッシュメモリ等である。 The memory 3 is, for example, a ROM (Read Only Memory), a RAM (Random Access Memory), a flash memory, or the like.
CPU4は、メモリ3を用いて各種演算処理を実行する。また、CPU4は、内部処理のためにコモンメモリ6にアクセスする。CPU4は、例えば、伝送装置1の配下の各種センサ(不図示)のセンシングデータをコモンメモリ6に書き込むために、コモンメモリ6にアクセスする。
The
また、CPU4は、ネットワーク構成情報伝送時間帯と制御データ伝送時間帯で、コモンメモリ6に対するアクセスのトライ頻度を異ならせる(詳細は後述)。
Further, the
調停回路5は、コモンメモリアクセス部22がコモンメモリ6にアクセスしていないときはCPU4によるコモンメモリ6へのアクセスを許可し、コモンメモリアクセス部22がコモンメモリ6にアクセスしているときはCPU4によるコモンメモリ6へのアクセスを許可しない。
The
コモンメモリ6は、他の伝送装置1とデータを共有する。つまり、コモンメモリ6は、他の伝送装置1との間での同報通信により送受信したデータを記憶する。コモンメモリ6のメモリ空間は、例えば、送信用データを格納する記憶領域と、他の伝送装置1からブロードキャストされたデータを保存する記憶領域と、に分かれている。また、各データの格納先の記憶領域は、予め定められている。
The
次に、通知部24とCPU4の動作について詳述する。例えば、通知部24は、ネットワーク構成情報伝送時間帯の開始タイミングをCPU4に対して通知する。そして、CPU4は、その開始タイミングを受信してから所定時間内をネットワーク構成情報伝送時間帯と認識する。そして、例えば、CPU4は、ネットワーク構成情報伝送時間帯のトライ頻度を、制御データ伝送時間帯のトライ頻度よりも多くする。上述のように、一般に、ネットワーク構成情報伝送時間帯は制御データ伝送時間帯よりも使用されている時間の割合が小さいので、これにより、CPU4によるコモンメモリ6へのアクセストライの成功率を向上させることができる。これは、特に、当該アクセスの緊急性が低いときなどに有効である。
Next, the operations of the
また、例えば、通知部24は、ネットワーク構成情報伝送時間帯の開始タイミングと終了タイミングをCPU4に対して通知するようにしてもよい。
Further, for example, the
また、例えば、CPU4は、ネットワーク構成情報伝送時間帯のトライ頻度を、制御データ伝送時間帯のトライ頻度よりも少なくするようにしてもよい。これは、特に、当該アクセスの緊急性が高いときなどに有効である。つまり、制御データ伝送時間帯は、アクセストライの成功率が低いが、トライ頻度を高くすることで、アクセス成功までに要する時間をより短くすることができる。
Further, for example, the
次に、図4を参照して、第1実施形態の伝送装置1による処理について説明する。図4は、第1実施形態の伝送装置1による処理を示すフローチャートである。 Next, the process by the transmission device 1 of the first embodiment will be described with reference to FIG. FIG. 4 is a flowchart showing processing by the transmission device 1 of the first embodiment.
まず、ステップS1において、CPU4は、内部処理のためにコモンメモリ6にアクセスする必要があるか否かを判定し、Yesの場合はステップS2に進み、Noの場合はステップS1に戻る。
First, in step S1, the
ステップS2において、調停回路5は、コモンメモリ6がコモンメモリアクセス部22によって使用中か否かを判定し、Yesの場合はCPU4に対してコモンメモリ6へのアクセスを許可せずにステップS4に進み、Noの場合はCPU4に対してコモンメモリ6へのアクセスを許可してステップS3に進む。
In step S2, the
ステップS3において、CPU4はコモンメモリ6にアクセスする。
In step S3, the
ステップS4において、制御部23は、現在がネットワーク構成情報伝送時間帯か否かを判定し、Yesの場合はステップS5に進み、Noの場合はステップS6に進む。
In step S4, the
ステップS5において、CPU4は、高頻度(制御データ伝送時間帯よりも高い頻度)でコモンメモリ6へのアクセスにトライする。ステップS6において、CPU4は、通常頻度でコモンメモリ6へのアクセスにトライする。
In step S5, the
ステップS5、S6の後、ステップS7において、CPU4はコモンメモリ6へのアクセスに成功したか否かを判定し、Yesの場合は処理を終了し、Noの場合はステップS2に戻る。
After steps S5 and S6, in step S7, the
このようにして、第1実施形態の伝送装置1によれば、CPU4がネットワーク構成情報伝送時間帯と制御データ伝送時間帯でコモンメモリ6に対するアクセスのトライ頻度を異ならせることで、内部処理のためのコモンメモリ6へのアクセスごとの性質に応じたトライ頻度を実現できる。
In this way, according to the transmission device 1 of the first embodiment, the
例えば、アクセスの緊急性が低いときは、CPU4は、ネットワーク構成情報伝送時間帯のトライ頻度を、制御データ伝送時間帯のトライ頻度よりも多くする。これにより、CPU4によるコモンメモリ6へのアクセストライの成功率を向上させることができる。
For example, when the urgency of access is low, the
また、例えば、アクセスの緊急性が高いときは、CPU4は、ネットワーク構成情報伝送時間帯のトライ頻度よりも、制御データ伝送時間帯のトライ頻度を多くする。これにより、CPU4によるコモンメモリ6へのアクセスの成功までに要する時間をより短くすることができる。
Further, for example, when the urgency of access is high, the
(第2実施形態)
次に、第2実施形態の伝送装置1について説明する。第1実施形態と同様の事項については重複する説明を適宜省略する。図5は、第2実施形態の伝送装置1の構成の概要を示す図である。図5の伝送装置1は、図2の伝送装置1と比較して、カウンタ7、バスインタフェース8、9が追加されている点で相違する。
(Second Embodiment)
Next, the transmission device 1 of the second embodiment will be described. Overlapping description of the same items as in the first embodiment will be omitted as appropriate. FIG. 5 is a diagram showing an outline of the configuration of the transmission device 1 of the second embodiment. The transmission device 1 of FIG. 5 is different from the transmission device 1 of FIG. 2 in that a
カウンタ7は、通知部24からの指令により時間のカウントを行う手段である。なお、カウンタ7は、ソフトウェアとハードウェアのいずれで実現してもよい。CPU4は、バスインタフェース8、9を介して調停回路5に接続される。
The
通知部24は、ネットワーク構成時間をカウンタ7に設定する。CPU4は、カウンタ7にアクセスすることで、現在がネットワーク構成情報伝送時間帯であるか否かを識別できる。
The
このようにして、第2実施形態の伝送装置1によれば、CPU4は、カウンタ7にアクセスすることで、現在がネットワーク構成情報伝送時間帯であるか否かを識別し、ネットワーク構成情報伝送時間帯と制御データ伝送時間帯でコモンメモリ6に対するアクセスのトライ頻度を異ならせることができる。これにより、内部処理のためのコモンメモリ6へのアクセスごとの性質に応じたトライ頻度を実現できる。
In this way, according to the transmission device 1 of the second embodiment, the
なお、各実施形態の伝送装置1で実行されるプログラムは、例えば、ROM等に予め組み込まれて提供される。また、当該プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。 The program executed by the transmission device 1 of each embodiment is provided, for example, by being incorporated in a ROM or the like in advance. In addition, the program is recorded on a computer-readable recording medium such as a CD-ROM, flexible disk (FD), CD-R, or DVD (Digital Versatile Disk) as an installable or executable file. May be configured to provide.
さらに、当該プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、当該プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。 Further, the program may be stored on a computer connected to a network such as the Internet and provided by downloading via the network. Further, the program may be configured to be provided or distributed via a network such as the Internet.
また、当該プログラムは、伝送装置1内の各部を含むモジュール構成となっており、実際のハードウェアとしてはCPU(プロセッサ)が上記ROMからプログラムを読み出して実行することにより上記各部が主記憶装置上にロード、生成されるようになっている。 Further, the program has a module configuration including each part in the transmission device 1, and as actual hardware, the CPU (processor) reads the program from the ROM and executes the program so that each part is on the main storage device. It is designed to be loaded and generated.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.
1…伝送装置、2…伝送ボード、3…メモリ、4…CPU、5…調停回路、6…コモンメモリ、7…カウンタ、8…バスインタフェース、9…バスインタフェース、21…送受信部、22…コモンメモリアクセス部、23…制御部、24…通知部、S…伝送システム 1 ... Transmission device, 2 ... Transmission board, 3 ... Memory, 4 ... CPU, 5 ... Arbiter circuit, 6 ... Common memory, 7 ... Counter, 8 ... Bus interface, 9 ... Bus interface, 21 ... Transmitter / receiver, 22 ... Common Memory access unit, 23 ... control unit, 24 ... notification unit, S ... transmission system
Claims (5)
他の前記伝送装置とデータの送受信を行うときに前記コモンメモリにアクセスする第1の処理部と、
内部処理のために前記コモンメモリにアクセスする第2の処理部と、
前記第1の処理部が前記コモンメモリにアクセスしていないときは前記第2の処理部による前記コモンメモリへのアクセスを許可し、前記第1の処理部が前記コモンメモリにアクセスしているときは前記第2の処理部による前記コモンメモリへのアクセスを許可しない調停部と、
前記伝送システムにおいてネットワーク構成情報伝送時間帯と制御データ伝送時間帯が周期的に繰り返されており、前記ネットワーク構成情報伝送時間帯であることを前記第2の処理部に対して通知する通知部と、を備え、
前記第2の処理部は、前記ネットワーク構成情報伝送時間帯と前記制御データ伝送時間帯で、前記コモンメモリに対するアクセスのトライ頻度を異ならせる、伝送装置。 A common memory that stores data transmitted and received by broadcast communication with other transmission devices in a transmission system in which multiple transmission devices are connected via a network, and
A first processing unit that accesses the common memory when transmitting / receiving data to / from another transmission device,
A second processing unit that accesses the common memory for internal processing,
When the first processing unit is not accessing the common memory, the second processing unit is permitted to access the common memory, and when the first processing unit is accessing the common memory. Is an arbitration unit that does not allow access to the common memory by the second processing unit, and
In the transmission system, the network configuration information transmission time zone and the control data transmission time zone are periodically repeated, and the notification unit notifies the second processing unit that the network configuration information transmission time zone is set. , Equipped with
The second processing unit is a transmission device that makes the frequency of trials for access to the common memory different between the network configuration information transmission time zone and the control data transmission time zone.
前記第2の処理部は、前記開始タイミングを受信してから所定時間内を前記ネットワーク構成情報伝送時間帯と認識する、請求項1に記載の伝送装置。 The notification unit notifies the second processing unit of the start timing of the network configuration information transmission time zone.
The transmission device according to claim 1, wherein the second processing unit recognizes the network configuration information transmission time zone within a predetermined time after receiving the start timing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020028996A JP7395384B2 (en) | 2020-02-25 | 2020-02-25 | transmission device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020028996A JP7395384B2 (en) | 2020-02-25 | 2020-02-25 | transmission device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021136481A true JP2021136481A (en) | 2021-09-13 |
JP7395384B2 JP7395384B2 (en) | 2023-12-11 |
Family
ID=77661676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020028996A Active JP7395384B2 (en) | 2020-02-25 | 2020-02-25 | transmission device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7395384B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07244632A (en) * | 1994-03-04 | 1995-09-19 | Fuji Facom Corp | Information processor |
JP2002149480A (en) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | Exclusive control method |
JP2009181203A (en) * | 2008-01-29 | 2009-08-13 | Mitsubishi Electric Corp | Bus arbitration device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668904A (en) | 2020-06-23 | 2020-09-15 | 东莞新能安科技有限公司 | Charger detection circuit, method and electrochemical device |
-
2020
- 2020-02-25 JP JP2020028996A patent/JP7395384B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07244632A (en) * | 1994-03-04 | 1995-09-19 | Fuji Facom Corp | Information processor |
JP2002149480A (en) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | Exclusive control method |
JP2009181203A (en) * | 2008-01-29 | 2009-08-13 | Mitsubishi Electric Corp | Bus arbitration device |
Also Published As
Publication number | Publication date |
---|---|
JP7395384B2 (en) | 2023-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486485B2 (en) | In-vehicle control device | |
JP2021136481A (en) | Transmission apparatus | |
US20070208887A1 (en) | Method, apparatus, and medium for controlling direct memory access | |
US20200349264A1 (en) | Data decryption method and apparatus, and electronic device | |
US20170010932A1 (en) | Communication system and communication method | |
KR101593835B1 (en) | PLC system | |
JP2010044645A (en) | Data transfer device, and data transfer method | |
WO2013111285A1 (en) | Communication apparatus, communication method, and program | |
US20150208142A1 (en) | Method for the efficient transmission of data | |
US20100125687A1 (en) | System having processor and i/o controller | |
CN110928944B (en) | Data processing method and device | |
CN108234352B (en) | Electronic control unit and data transmission method | |
JP5374543B2 (en) | DMA control apparatus, image forming apparatus, and DMA control method | |
JP2011070259A (en) | Data transfer device and data transfer method | |
JP2019164621A (en) | Start control unit, control system, and start control method | |
US11461249B2 (en) | System, processing device, and non-transitory storage medium | |
CN112131478B (en) | Transaction detection method and device | |
KR102273023B1 (en) | Method and apparatus for processing image enhancement algorithm | |
JP6631370B2 (en) | Microcomputer and electronic control unit | |
US11653210B2 (en) | Vehicle communication processor, vehicle communication control method and vehicle | |
WO2023062785A1 (en) | Reader management device, reader management method, and program | |
US20200236155A1 (en) | Display data providing apparatus | |
JP2018147430A (en) | Communication apparatus, communication method, and program | |
US9854117B2 (en) | Information processing system including device provided with circuit capable of configuring logic circuit according to circuit information and plurality of control units | |
US20200042476A1 (en) | Transfer control device, transfer device, transfer control method, and transfer control program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7395384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |