JP2021135449A

JP2021135449A - Image formation apparatus

Info

Publication number: JP2021135449A
Application number: JP2020033496A
Authority: JP
Inventors: 久石塚; Hisashi Ishizuka
Original assignee: Oki Data Corp
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2020-02-28
Filing date: 2020-02-28
Publication date: 2021-09-13

Abstract

To provide an image processing apparatus which facilitates the maintenance.SOLUTION: An image processing apparatus according to the present invention comprises: a voltage generation circuit which is provided in a power supply unit and generates DC voltage on the basis of input voltage; a first over-voltage detection circuit which is provided in a first substrate, cuts a first fuse when over-voltage of the DC voltage is generated, and generates a first detection signal in accordance with whether or not the first fuse is cut; and a control circuit which is provided in the power supply unit and controls the operation of the voltage generation circuit on the basis of the first detection signal.SELECTED DRAWING: Figure 3

Description

本発明は、画像処理を行う画像処理装置に関する。 The present invention relates to an image processing apparatus that performs image processing.

画像処理装置には、ヒューズを設け、このヒューズにより装置を保護するものがある。例えば、特許文献１には、異常電流が流れた場合にヒューズが切断されるファクシミリ装置が開示されている。 Some image processing devices are provided with a fuse, and the fuse protects the device. For example, Patent Document 1 discloses a facsimile machine in which a fuse is blown when an abnormal current flows.

特開平８−１９１６３号公報Japanese Unexamined Patent Publication No. 8-19163

電子機器では、保守担当者が保守業務を行いやすいことが望まれており、画像処理装置においても、保守業務を行いやすいことが期待されている。 It is desired that maintenance personnel can easily perform maintenance work on electronic devices, and it is expected that maintenance work can be easily performed on image processing devices as well.

保守業務を行いやすくすることができる画像処理装置を提供することが望ましい。 It is desirable to provide an image processing device that can facilitate maintenance work.

本発明の一実施の形態における画像処理装置は、電圧生成回路と、第１の過電圧検出回路と、制御回路とを備えている。電圧生成回路は、電源ユニットに設けられ、入力電圧に基づいて直流電圧を生成するように構成される。第１の過電圧検出回路は、第１の基板に設けられ、第１のヒューズを有し、直流電圧の過電圧が生じた場合に第１のヒューズを切断し、第１のヒューズが切断されているかどうかに応じた第１の検出信号を生成するように構成される。制御回路は、電源ユニットに設けられ、第１の検出信号に基づいて電圧生成回路の動作を制御するように構成される。 The image processing apparatus according to the embodiment of the present invention includes a voltage generation circuit, a first overvoltage detection circuit, and a control circuit. The voltage generation circuit is provided in the power supply unit and is configured to generate a DC voltage based on the input voltage. The first overvoltage detection circuit is provided on the first substrate and has a first fuse. When an overvoltage of DC voltage occurs, the first fuse is blown and the first fuse is blown. It is configured to generate a first detection signal depending on the situation. The control circuit is provided in the power supply unit and is configured to control the operation of the voltage generation circuit based on the first detection signal.

本発明の一実施の形態における画像処理装置によれば、直流電圧の過電圧が生じた場合に第１のヒューズを切断し、第１のヒューズが切断されているかどうかに応じた第１の検出信号を生成し、第１の検出信号に基づいて電圧生成回路の動作を制御するようにしたので、保守業務を行いやすくすることができる。 According to the image processing apparatus according to the embodiment of the present invention, the first fuse is blown when an overvoltage of DC voltage occurs, and the first detection signal according to whether or not the first fuse is blown. Is generated, and the operation of the voltage generation circuit is controlled based on the first detection signal, so that maintenance work can be facilitated.

一実施の形態に係る画像処理装置の外観の一例を表す斜視図である。It is a perspective view which shows an example of the appearance of the image processing apparatus which concerns on one Embodiment. 図１に示した画像処理装置の一構成例を表すブロック図である。It is a block diagram which shows one configuration example of the image processing apparatus shown in FIG. 図１に示した画像処理装置の電源系の一構成例を表す回路図である。It is a circuit diagram which shows one structural example of the power-source system of the image processing apparatus shown in FIG. 図３に示した過電圧検出回路の一動作例を表す説明図である。It is explanatory drawing which shows one operation example of the overvoltage detection circuit shown in FIG. 図３に示した過電圧検出回路の一動作例を表すタイミング波形図である。It is a timing waveform diagram which shows one operation example of the overvoltage detection circuit shown in FIG. 図２に示した画像処理装置の一動作例を表すフローチャートである。It is a flowchart which shows one operation example of the image processing apparatus shown in FIG. 変形例に係る画像処理装置の電源系の一構成例を表す回路図である。It is a circuit diagram which shows one structural example of the power-source system of the image processing apparatus which concerns on a modification. 他の変形例に係る画像処理装置の電源系の一構成例を表す回路図である。It is a circuit diagram which shows one structural example of the power-source system of the image processing apparatus which concerns on another modification.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜実施の形態＞
［構成例］
図１，２は、本発明の一実施の形態に係る画像処理装置（画像処理装置１）の一構成例を表すものである。画像処理装置１は、コピー機能、ファックス機能、スキャン機能、プリント機能などを有する、いわゆる多機能周辺装置（ＭＦＰ；Multi Function Peripheral）である。画像処理装置１は、通信部１１と、ＦＡＸ通信部１２と、表示操作部１３と、記憶部１４と、画像読取部１５と、画像形成部１６と、処理部２９と、電源部２０とを備えている。 <Embodiment>
[Configuration example]
FIGS. 1 and 2 show a configuration example of an image processing device (image processing device 1) according to an embodiment of the present invention. The image processing device 1 is a so-called Multi Function Peripheral (MFP) having a copy function, a fax function, a scanning function, a printing function, and the like. The image processing device 1 includes a communication unit 11, a fax communication unit 12, a display operation unit 13, a storage unit 14, an image reading unit 15, an image forming unit 16, a processing unit 29, and a power supply unit 20. I have.

通信部１１は、例えば有線ＬＡＮ（Local Area Network）、無線ＬＡＮなどを用いて通信を行うように構成される。通信部１１は、例えば、パーソナルコンピュータ（図示せず）から送信された印刷データＤＰを受信するようになっている。 The communication unit 11 is configured to perform communication using, for example, a wired LAN (Local Area Network), a wireless LAN, or the like. The communication unit 11 receives, for example, the print data DP transmitted from a personal computer (not shown).

ＦＡＸ通信部１２は、電話回線を介して通信相手との間でＦＡＸデータを送受信するように構成される。 The FAX communication unit 12 is configured to transmit and receive FAX data to and from a communication partner via a telephone line.

表示操作部１３は、ユーザの操作を受け付けるとともに、画像処理装置１の動作状態などを表示するように構成される。表示操作部１３は、例えば各種ボタン、タッチパネル、液晶ディスプレイ、各種インジケータなどを用いて構成される。 The display operation unit 13 is configured to accept the user's operation and display the operating state of the image processing device 1. The display operation unit 13 is configured by using, for example, various buttons, a touch panel, a liquid crystal display, various indicators, and the like.

記憶部１４は、不揮発性の記憶部であり、例えばファームウェアや、各種設定情報を記憶するように構成される。記憶部１４は、例えば半導体メモリを用いて構成される。 The storage unit 14 is a non-volatile storage unit, and is configured to store, for example, firmware and various setting information. The storage unit 14 is configured by using, for example, a semiconductor memory.

画像読取部１５は、いわゆるスキャナであり、原稿媒体に形成された画像を読み取るように構成される。画像読取部１５は、この例では、ＡＤＦ（Auto Document Feeder）を含んで構成される。画像読取部１５は、原稿読取面に直接セットされ、あるいはＡＤＦにセットされた原稿媒体に形成された画像を読み取ることにより、画像データ（読取データ）を生成するようになっている。 The image reading unit 15 is a so-called scanner, and is configured to read an image formed on a document medium. In this example, the image reading unit 15 includes an ADF (Auto Document Feeder). The image reading unit 15 generates image data (reading data) by reading an image set directly on the document reading surface or formed on the document medium set in the ADF.

画像形成部１６は、記録媒体に画像を形成するように構成される。画像形成部１６は、ＬＥＤ（Light Emitting Diode）ヘッド１７と、ＩＤ（Image Drum）ユニット１８と、定着部１９とを有している。ＬＥＤヘッド１７は、ＩＤユニット１８のイメージドラムに形成すべき画像に応じた光パターンを照射するように構成される。ＩＤユニット１８は、トナーなどの現像剤を用いて、記録媒体上に、印刷データに含まれる画像データに応じた現像剤像を生成するように構成される。定着部１９は、記録媒体上の現像剤像を定着させるように構成される。定着部１９は、ヒータを有しており、記録媒体に対して熱および圧力を付与することにより、現像剤像を記録媒体に定着させるようになっている。 The image forming unit 16 is configured to form an image on a recording medium. The image forming unit 16 has an LED (Light Emitting Diode) head 17, an ID (Image Drum) unit 18, and a fixing unit 19. The LED head 17 is configured to irradiate an image drum of the ID unit 18 with a light pattern corresponding to an image to be formed. The ID unit 18 is configured to generate a developer image according to the image data included in the print data on the recording medium by using a developer such as toner. The fixing unit 19 is configured to fix the developer image on the recording medium. The fixing unit 19 has a heater, and by applying heat and pressure to the recording medium, the developer image is fixed on the recording medium.

処理部２９は、画像処理装置１の動作を制御するように構成される。この例では、処理部２９は、メイン基板４０（後述）に設けられたＣＰＵ（Central Processing Unit）４２やＲＡＭ（Random Access Memory）、スキャナ基板５０（後述）に設けられたＣＰＵ５２やＲＡＭなどを用いて構成される。 The processing unit 29 is configured to control the operation of the image processing device 1. In this example, the processing unit 29 uses a CPU (Central Processing Unit) 42 or RAM (Random Access Memory) provided on the main board 40 (described later), a CPU 52 or RAM provided on the scanner board 50 (described later), or the like. It is composed of.

電源部２０は、系統電源から供給された交流電力に基づいて、画像処理装置１に電力を供給するように構成される。電源部２０は、低圧電源２１と、高圧電源２２とを有している。低圧電源２１は、画像処理装置１における各種回路に供給する直流の低圧電圧を生成するように構成される。高圧電源２２は、例えばＩＤユニット１８に供給する直流の高圧電圧を生成するように構成される。 The power supply unit 20 is configured to supply power to the image processing device 1 based on the AC power supplied from the system power supply. The power supply unit 20 has a low-voltage power supply 21 and a high-voltage power supply 22. The low-voltage power supply 21 is configured to generate a DC low-voltage voltage to be supplied to various circuits in the image processing apparatus 1. The high-voltage power supply 22 is configured to generate, for example, a DC high-voltage voltage supplied to the ID unit 18.

図３は、画像処理装置１における電源系の一構成例を表すものである。画像処理装置１は、電源端子Ｔ１，Ｔ２と、低圧電源２１と、メイン基板４０と、スキャナ基板５０とを備えている。 FIG. 3 shows an example of a configuration of a power supply system in the image processing device 1. The image processing device 1 includes power supply terminals T1 and T2, a low-voltage power supply 21, a main board 40, and a scanner board 50.

電源端子Ｔ１，Ｔ２は、系統電源１００に接続される端子である。電源端子Ｔ１，Ｔ２には、系統電源１００から例えば１００Ｖの交流電圧が供給される。 The power supply terminals T1 and T2 are terminals connected to the system power supply 100. An AC voltage of, for example, 100 V is supplied from the system power supply 100 to the power supply terminals T1 and T2.

低圧電源２１は、トライアック３１と、整流回路３２と、ＤＣ／ＤＣコンバータ３３，３４と、検出回路３５，３６と、発振制御回路３７とを有している。 The low-voltage power supply 21 includes a triac 31, a rectifier circuit 32, DC / DC converters 33 and 34, detection circuits 35 and 36, and an oscillation control circuit 37.

トライアック３１は、系統電源１００と定着部１９との間の電源経路に配置され、定着部１９のヒータへの電力供給をオンオフするように構成される。この例では、トライアック３１は、電源端子Ｔ２と定着部１９との間の電源経路に配置される。なお、これに限定されるものではなく、電源端子Ｔ１と定着部１９との間の電源経路に配置してもよい。 The triac 31 is arranged in a power supply path between the system power supply 100 and the fixing unit 19, and is configured to turn on / off the power supply to the heater of the fixing unit 19. In this example, the triac 31 is arranged in the power supply path between the power supply terminal T2 and the fixing portion 19. The method is not limited to this, and may be arranged in the power supply path between the power supply terminal T1 and the fixing portion 19.

整流回路３２は、系統電源１００から供給された交流電圧に基づいて、整流動作を行うことにより直流電圧Ｖrecを生成するように構成される。 The rectifier circuit 32 is configured to generate a DC voltage Vrec by performing a rectifier operation based on the AC voltage supplied from the system power supply 100.

ＤＣ／ＤＣコンバータ３３は、直流電圧Ｖrecに基づいて、この例では２４Ｖの直流電圧Ｖdc24を生成するように構成される。具体的には、ＤＣ／ＤＣコンバータ３３は、この例では、発振動作を行うことにより、直流電圧Ｖrecを直流電圧Ｖdc24に変換する。ＤＣ／ＤＣコンバータ３３は、発振制御回路３７からの指示に基づいて、この発振動作を停止することにより、直流電圧Ｖdc24の生成を停止することができる。ＤＣ／ＤＣコンバータ３３は、生成した直流電圧Ｖdc24を、検出回路３５を介して、メイン基板４０やスキャナ基板５０などの様々な基板に供給するようになっている。 The DC / DC converter 33 is configured to generate a DC voltage Vdc24 of 24V in this example based on the DC voltage Vrec. Specifically, in this example, the DC / DC converter 33 converts the DC voltage Vrec into the DC voltage Vdc24 by performing an oscillation operation. The DC / DC converter 33 can stop the generation of the DC voltage Vdc24 by stopping the oscillation operation based on the instruction from the oscillation control circuit 37. The DC / DC converter 33 supplies the generated DC voltage Vdc24 to various boards such as the main board 40 and the scanner board 50 via the detection circuit 35.

ＤＣ／ＤＣコンバータ３４は、直流電圧Ｖdc24に基づいて、この例では５Ｖの直流電圧Ｖdc5を生成するように構成される。具体的には、ＤＣ／ＤＣコンバータ３４は、この例では、発振動作を行うことにより、直流電圧Ｖdc24を直流電圧Ｖdc5に変換する。ＤＣ／ＤＣコンバータ３４は、発振制御回路３７からの指示に基づいて、この発振動作を停止することにより、直流電圧Ｖdc5の生成を停止することができる。ＤＣ／ＤＣコンバータ３４は、生成した直流電圧Ｖdc5を、検出回路３６を介して、メイン基板４０やスキャナ基板５０などの様々な基板に供給するようになっている。 The DC / DC converter 34 is configured to generate a DC voltage Vdc5 of 5V in this example based on the DC voltage Vdc24. Specifically, in this example, the DC / DC converter 34 converts the DC voltage Vdc24 into the DC voltage Vdc5 by performing an oscillation operation. The DC / DC converter 34 can stop the generation of the DC voltage Vdc5 by stopping the oscillation operation based on the instruction from the oscillation control circuit 37. The DC / DC converter 34 supplies the generated DC voltage Vdc5 to various boards such as the main board 40 and the scanner board 50 via the detection circuit 36.

検出回路３５は、ＤＣ／ＤＣコンバータ３３の出力電圧および出力電流を検出するように構成される。そして、検出回路３５は、ＤＣ／ＤＣコンバータ３３の出力電圧および出力電流の検出結果を発振制御回路３７に供給するようになっている。 The detection circuit 35 is configured to detect the output voltage and output current of the DC / DC converter 33. Then, the detection circuit 35 supplies the detection results of the output voltage and the output current of the DC / DC converter 33 to the oscillation control circuit 37.

検出回路３６は、ＤＣ／ＤＣコンバータ３４の出力電圧および出力電流を検出するように構成される。そして、検出回路３６は、ＤＣ／ＤＣコンバータ３４の出力電圧および出力電流の検出結果を発振制御回路３７に供給するようになっている。 The detection circuit 36 is configured to detect the output voltage and output current of the DC / DC converter 34. Then, the detection circuit 36 supplies the detection results of the output voltage and the output current of the DC / DC converter 34 to the oscillation control circuit 37.

発振制御回路３７は、ＤＣ／ＤＣコンバータ３３，３４の発振動作を制御するように構成される。具体的には、発振制御回路３７は、例えば、検出回路３５，３６の検出結果に基づいて、ＤＣ／ＤＣコンバータ３３の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３３の出力電流が過電流になった場合、ＤＣ／ＤＣコンバータ３４の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３４の出力電流が過電流になった場合に、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させるようになっている。また、発振制御回路３７は、メイン基板４０から供給された検出信号ＤＥＴ１が高レベルである場合に、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させるようになっている。 The oscillation control circuit 37 is configured to control the oscillation operation of the DC / DC converters 33 and 34. Specifically, in the oscillation control circuit 37, for example, when the output voltage of the DC / DC converter 33 becomes overvoltage based on the detection results of the detection circuits 35 and 36, the output current of the DC / DC converter 33 becomes excessive. When the current is reached, the output voltage of the DC / DC converter 34 is overvoltage, or the output current of the DC / DC converter 34 is overcurrent, the oscillation operation of the DC / DC converters 33 and 34 is stopped. It is designed to let you. Further, the oscillation control circuit 37 is adapted to stop the oscillation operation of the DC / DC converters 33 and 34 when the detection signal DET1 supplied from the main board 40 is at a high level.

メイン基板４０には、ＤＣ／ＤＣコンバータ４１と、ＣＰＵ４２と、過電圧検出回路４３とが配置される。また、図示していないが、メイン基板４０には、ＲＯＭ（Read Only Memory）、ＲＡＭ、ＬＥＤヘッド１７を駆動する回路、画像形成部１６において記録媒体を搬送させるためのモータを制御する回路などが配置される。 A DC / DC converter 41, a CPU 42, and an overvoltage detection circuit 43 are arranged on the main board 40. Further, although not shown, the main board 40 includes a ROM (Read Only Memory), a RAM, a circuit for driving the LED head 17, a circuit for controlling a motor for conveying a recording medium in the image forming unit 16, and the like. Be placed.

ＤＣ／ＤＣコンバータ４１は、直流電圧Ｖdc5に基づいて、ＣＰＵ４２で使用される電源電圧ＶdcAを生成するように構成される。電源電圧ＶdcAは、この例では３．３Ｖである。なお、これに限定されるものではなく、電源電圧ＶdcAは、例えば１．８Ｖであってもよいし、１．５Ｖであってもよい。 The DC / DC converter 41 is configured to generate the power supply voltage VdcA used by the CPU 42 based on the DC voltage Vdc5. The power supply voltage VdcA is 3.3V in this example. The power supply voltage VdcA is not limited to this, and may be, for example, 1.8 V or 1.5 V.

ＣＰＵ４２は、画像形成部１６の動作を制御するように構成される。ＣＰＵ４２には、電源電圧ＶdcAが供給される。また、ＣＰＵ４２は、スキャナ基板５０から供給された検出信号ＤＥＴ２が高レベルである場合に、表示操作部１３が通知メッセージＭを表示するように、表示操作部１３を制御する。通知メッセージＭは、画像処理装置１に不具合が生じ得る旨のメッセージを含んでいる。 The CPU 42 is configured to control the operation of the image forming unit 16. The power supply voltage VdcA is supplied to the CPU 42. Further, the CPU 42 controls the display operation unit 13 so that the display operation unit 13 displays the notification message M when the detection signal DET2 supplied from the scanner board 50 is at a high level. The notification message M includes a message to the effect that a problem may occur in the image processing device 1.

過電圧検出回路４３は、直流電圧Ｖdc5の過電圧を検出し、検出信号ＤＥＴ１を生成するように構成される。過電圧検出回路４３は、トランジスタ４４と、ツェナーダイオード４５と、抵抗素子４６と、ヒューズ４７と、抵抗素子４８とを有している。トランジスタ４４、ツェナーダイオード４５、抵抗素子４６、ヒューズ４７、および抵抗素子４８は、例えばチップ部品を用いることができる。 The overvoltage detection circuit 43 is configured to detect the overvoltage of the DC voltage Vdc5 and generate the detection signal DET1. The overvoltage detection circuit 43 includes a transistor 44, a Zener diode 45, a resistance element 46, a fuse 47, and a resistance element 48. For the transistor 44, the Zener diode 45, the resistance element 46, the fuse 47, and the resistance element 48, for example, chip components can be used.

トランジスタ４４は、ＮＰＮ型のバイポーラトランジスタであり、コレクタには直流電圧Ｖdc5が供給され、ベースはツェナーダイオード４５のアノードおよび抵抗素子４６の一端に接続され、エミッタは接続ノードＮ１に接続される。 The transistor 44 is an NPN type bipolar transistor, and a DC voltage Vdc5 is supplied to the collector, the base is connected to the anode of the Zener diode 45 and one end of the resistance element 46, and the emitter is connected to the connection node N1.

ツェナーダイオード４５のアノードは、トランジスタ４４のベースおよび抵抗素子４６の一端に接続され、カソードには直流電圧Ｖdc5が供給される。この例では、ツェナーダイオード４５のツェナー電圧は、６．２Ｖである。 The anode of the Zener diode 45 is connected to the base of the transistor 44 and one end of the resistance element 46, and a DC voltage Vdc5 is supplied to the cathode. In this example, the Zener voltage of the Zener diode 45 is 6.2V.

抵抗素子４６の一端はトランジスタ４４のベースおよびツェナーダイオード４５のアノードに接続され、他端は接続ノードＮ１に接続される。 One end of the resistance element 46 is connected to the base of the transistor 44 and the anode of the Zener diode 45, and the other end is connected to the connection node N1.

ヒューズ４７の一端は接続ノードＮ１に接続され、他端は接地されている。この例では、ヒューズ４７は、０．２Ａ以上の電流が流れることにより、溶解し切断されるようになっている。 One end of the fuse 47 is connected to the connection node N1 and the other end is grounded. In this example, the fuse 47 is melted and cut by a current of 0.2 A or more flowing through it.

抵抗素子４８は、いわゆるプルアップ抵抗であり、一端には直流電圧Ｖdc5が供給され、他端は接続ノードＮ１に接続される。 The resistance element 48 is a so-called pull-up resistor, and a DC voltage Vdc5 is supplied to one end thereof, and the other end is connected to the connection node N1.

この構成により、過電圧検出回路４３では、後述するように、直流電圧Ｖdc5に過電圧が生じた場合に、ヒューズ４７を切断する。切断されたヒューズ４７は、その後、その切断状態を維持する。 With this configuration, the overvoltage detection circuit 43 blows the fuse 47 when an overvoltage occurs in the DC voltage Vdc5, as will be described later. The blown fuse 47 then maintains its blown state.

また、過電圧検出回路４３では、ヒューズ４７が接続状態である場合には、接続ノードＮ１はヒューズ４７を介して接地されるので、接続ノードＮ１の電圧は０Ｖである。よって、検出信号ＤＥＴ１は低レベルである。また、ヒューズ４７が切断状態である場合には、接続ノードＮ１が抵抗素子４８によりプルアップされるので、接続ノードＮ１の電圧は直流電圧Ｖdc5と同じ電圧になる。よって、検出信号ＤＥＴ１は高レベルである。このように、過電圧検出回路４３は、ヒューズ４７の状態に応じた検出信号ＤＥＴ１を出力するようになっている。 Further, in the overvoltage detection circuit 43, when the fuse 47 is in the connected state, the connection node N1 is grounded via the fuse 47, so that the voltage of the connection node N1 is 0V. Therefore, the detection signal DET1 is at a low level. Further, when the fuse 47 is in the disconnected state, the connection node N1 is pulled up by the resistance element 48, so that the voltage of the connection node N1 becomes the same as the DC voltage Vdc5. Therefore, the detection signal DET1 is at a high level. In this way, the overvoltage detection circuit 43 outputs the detection signal DET1 according to the state of the fuse 47.

スキャナ基板５０には、ＤＣ／ＤＣコンバータ５１と、ＣＰＵ５２と、過電圧検出回路５３とが配置される。また、図示していないが、スキャナ基板５０には、ＲＯＭ、ＲＡＭ、画像読取部１５において原稿媒体を搬送させるためのモータを制御する回路などが配置される。 A DC / DC converter 51, a CPU 52, and an overvoltage detection circuit 53 are arranged on the scanner board 50. Further, although not shown, the scanner board 50 is provided with a ROM, a RAM, a circuit for controlling a motor for conveying the document medium in the image reading unit 15, and the like.

ＤＣ／ＤＣコンバータ５１は、直流電圧Ｖdc5に基づいて、ＣＰＵ５２で使用される電源電圧ＶdcBを生成するように構成される。電源電圧ＶdcBは、この例では３．３Ｖである。なお、これに限定されるものではなく、電源電圧ＶdcBは、例えば１．８Ｖであってもよいし、１．５Ｖであってもよい。 The DC / DC converter 51 is configured to generate the power supply voltage VdcB used by the CPU 52 based on the DC voltage Vdc5. The power supply voltage VdcB is 3.3V in this example. The power supply voltage VdcB is not limited to this, and may be, for example, 1.8 V or 1.5 V.

ＣＰＵ５２は、画像読取部１５の動作を制御するように構成される。ＣＰＵ５２には、電源電圧ＶdcBが供給される。 The CPU 52 is configured to control the operation of the image reading unit 15. The power supply voltage VdcB is supplied to the CPU 52.

過電圧検出回路５３は、直流電圧Ｖdc5の過電圧を検出し、検出信号ＤＥＴ２を生成するように構成される。過電圧検出回路５３の構成は、メイン基板４０における過電圧検出回路４３の構成と同様である。過電圧検出回路５３は、トランジスタ５４と、ツェナーダイオード５５と、抵抗素子５６と、ヒューズ５７と、抵抗素子５８とを有している。トランジスタ５４のコレクタには直流電圧Ｖdc5が供給され、ベースはツェナーダイオード５５のアノードおよび抵抗素子５６の一端に接続され、エミッタは接続ノードＮ２に接続される。ツェナーダイオード５５のアノードは、トランジスタ５４のベースおよび抵抗素子５６の一端に接続され、カソードには直流電圧Ｖdc5が供給される。抵抗素子５６の一端はトランジスタ５４のベースおよびツェナーダイオード５５のアノードに接続され、他端は接続ノードＮ２に接続される。ヒューズ５７の一端は接続ノードＮ２に接続され、他端は接地されている。抵抗素子５８の一端には電源電圧ＶdcBが供給され、他端は接続ノードＮ２に接続される。この構成により、過電圧検出回路５３は、ヒューズ５７の状態に応じた検出信号ＤＥＴ２を出力するようになっている。 The overvoltage detection circuit 53 is configured to detect the overvoltage of the DC voltage Vdc5 and generate the detection signal DET2. The configuration of the overvoltage detection circuit 53 is the same as the configuration of the overvoltage detection circuit 43 on the main board 40. The overvoltage detection circuit 53 includes a transistor 54, a Zener diode 55, a resistance element 56, a fuse 57, and a resistance element 58. A DC voltage Vdc5 is supplied to the collector of the transistor 54, the base is connected to the anode of the Zener diode 55 and one end of the resistance element 56, and the emitter is connected to the connection node N2. The anode of the Zener diode 55 is connected to the base of the transistor 54 and one end of the resistance element 56, and a DC voltage Vdc5 is supplied to the cathode. One end of the resistance element 56 is connected to the base of the transistor 54 and the anode of the Zener diode 55, and the other end is connected to the connection node N2. One end of the fuse 57 is connected to the connection node N2 and the other end is grounded. A power supply voltage VdcB is supplied to one end of the resistance element 58, and the other end is connected to the connection node N2. With this configuration, the overvoltage detection circuit 53 outputs the detection signal DET2 according to the state of the fuse 57.

ここで、整流回路３２およびＤＣ／ＤＣコンバータ３３，３４は、本発明における「電圧生成回路」の一具体例に対応する。ＤＣ／ＤＣコンバータ３３，３４は、本発明における「ＤＣ／ＤＣ変換回路」の一具体例に対応する。直流電圧Ｖdc5は、本発明における「直流電圧」の一具体例に対応する。過電圧検出回路４３は、本発明における「第１の過電圧検出回路」の一具体例に対応する。ヒューズ４７は、本発明における「第１のヒューズ」の一具体例に対応する。検出信号ＤＥＴ１は、本発明における「第１の検出信号」の一具体例に対応する。過電圧検出回路５３は、本発明における「第２の過電圧検出回路」の一具体例に対応する。ヒューズ５７は、本発明における「第２のヒューズ」の一具体例に対応する。検出信号ＤＥＴ２は、本発明における「第２の検出信号」の一具体例に対応する。発振制御回路３７は、本発明における「制御回路」の一具体例に対応する。ＣＰＵ４２は、本発明における「処理部」の一具体例に対応する。表示操作部１３は、本発明における「表示部」の一具体例に対応する。低圧電源２１は、本発明における「電源ユニット」の一具体例に対応する。メイン基板４０は、本発明における「第１の基板」の一具体例に対応する。スキャナ基板５０は、本発明における「第２の基板」の一具体例に対応する。 Here, the rectifier circuit 32 and the DC / DC converters 33 and 34 correspond to a specific example of the "voltage generation circuit" in the present invention. The DC / DC converters 33 and 34 correspond to a specific example of the "DC / DC conversion circuit" in the present invention. The DC voltage Vdc5 corresponds to a specific example of the "DC voltage" in the present invention. The overvoltage detection circuit 43 corresponds to a specific example of the “first overvoltage detection circuit” in the present invention. The fuse 47 corresponds to a specific example of the "first fuse" in the present invention. The detection signal DET1 corresponds to a specific example of the "first detection signal" in the present invention. The overvoltage detection circuit 53 corresponds to a specific example of the “second overvoltage detection circuit” in the present invention. The fuse 57 corresponds to a specific example of the "second fuse" in the present invention. The detection signal DET2 corresponds to a specific example of the "second detection signal" in the present invention. The oscillation control circuit 37 corresponds to a specific example of the “control circuit” in the present invention. The CPU 42 corresponds to a specific example of the "processing unit" in the present invention. The display operation unit 13 corresponds to a specific example of the "display unit" in the present invention. The low-voltage power supply 21 corresponds to a specific example of the "power supply unit" in the present invention. The main substrate 40 corresponds to a specific example of the "first substrate" in the present invention. The scanner board 50 corresponds to a specific example of the "second board" in the present invention.

［動作および作用］
続いて、本実施の形態の画像処理装置１の動作および作用について説明する。 [Operation and action]
Subsequently, the operation and operation of the image processing device 1 of the present embodiment will be described.

（全体動作概要）
まず、図２を参照して、画像処理装置１の全体動作概要を説明する。通信部１１は、パーソナルコンピュータ（図示せず）から送信された印刷データＤＰを受信する。ＦＡＸ通信部１２は、電話回線を介して通信相手との間でＦＡＸデータを送受信する。表示操作部１３は、ユーザの操作を受け付けるとともに、画像処理装置１の動作状態などを表示する。記憶部１４は、例えばファームウェアや、各種設定情報を記憶する。画像読取部１５は、原稿媒体に形成された画像を読み取る。画像形成部１６は、記録媒体に画像を形成する。処理部２９は、画像処理装置１の動作を制御する。電源部２０は、系統電源から供給された交流電力に基づいて、画像処理装置１に電力を供給する。電源部２０の低圧電源２１は、画像処理装置１における各種回路に供給する直流の低圧電圧を生成する。高圧電源２２は、例えばＩＤユニット１８に供給する直流の高圧電圧を生成する。 (Overview of overall operation)
First, an outline of the overall operation of the image processing device 1 will be described with reference to FIG. The communication unit 11 receives the print data DP transmitted from the personal computer (not shown). The FAX communication unit 12 transmits and receives FAX data to and from a communication partner via a telephone line. The display operation unit 13 accepts the user's operation and displays the operating state of the image processing device 1. The storage unit 14 stores, for example, firmware and various setting information. The image reading unit 15 reads an image formed on the original medium. The image forming unit 16 forms an image on a recording medium. The processing unit 29 controls the operation of the image processing device 1. The power supply unit 20 supplies power to the image processing device 1 based on the AC power supplied from the system power supply. The low-voltage power supply 21 of the power supply unit 20 generates a DC low-voltage voltage to be supplied to various circuits in the image processing device 1. The high-voltage power supply 22 generates, for example, a DC high-voltage voltage supplied to the ID unit 18.

低圧電源２１において、整流回路３２は、系統電源１００から供給された交流電圧に基づいて、整流動作を行うことにより直流電圧Ｖrecを生成する。ＤＣ／ＤＣコンバータ３３は、直流電圧Ｖrecに基づいて直流電圧Ｖdc24を生成し、この直流電圧Ｖdc24を、検出回路３５を介してメイン基板４０やスキャナ基板５０などの様々な基板に供給する。ＤＣ／ＤＣコンバータ３４は、直流電圧Ｖdc24に基づいて直流電圧Ｖdc5を生成し、この直流電圧Ｖdc5を、検出回路３６を介してメイン基板４０やスキャナ基板５０などの様々な基板に供給する。検出回路３５は、ＤＣ／ＤＣコンバータ３３の出力電圧および出力電流を検出する。検出回路３６は、ＤＣ／ＤＣコンバータ３４の出力電圧および出力電流を検出する。メイン基板４０の過電圧検出回路４３は、直流電圧Ｖdc5の過電圧を検出し、検出信号ＤＥＴ１を生成する。発振制御回路３７は、例えば、検出回路３５，３６の検出結果に基づいて、ＤＣ／ＤＣコンバータ３３の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３３の出力電流が過電流になった場合、ＤＣ／ＤＣコンバータ３４の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３４の出力電流が過電流になった場合に、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させる。また、発振制御回路３７は、メイン基板４０から供給された検出信号ＤＥＴ１が高レベルである場合に、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させる。 In the low-voltage power supply 21, the rectifier circuit 32 generates a DC voltage Vrec by performing a rectifier operation based on the AC voltage supplied from the system power supply 100. The DC / DC converter 33 generates a DC voltage Vdc24 based on the DC voltage Vrec, and supplies the DC voltage Vdc24 to various boards such as the main board 40 and the scanner board 50 via the detection circuit 35. The DC / DC converter 34 generates a DC voltage Vdc5 based on the DC voltage Vdc24, and supplies the DC voltage Vdc5 to various boards such as the main board 40 and the scanner board 50 via the detection circuit 36. The detection circuit 35 detects the output voltage and output current of the DC / DC converter 33. The detection circuit 36 detects the output voltage and output current of the DC / DC converter 34. The overvoltage detection circuit 43 of the main board 40 detects the overvoltage of the DC voltage Vdc5 and generates the detection signal DET1. The oscillation control circuit 37 is, for example, when the output voltage of the DC / DC converter 33 becomes overvoltage or when the output current of the DC / DC converter 33 becomes overcurrent based on the detection results of the detection circuits 35 and 36. , When the output voltage of the DC / DC converter 34 becomes overvoltage, or when the output current of the DC / DC converter 34 becomes overcurrent, the oscillation operation of the DC / DC converters 33 and 34 is stopped. Further, the oscillation control circuit 37 stops the oscillation operation of the DC / DC converters 33 and 34 when the detection signal DET1 supplied from the main board 40 is at a high level.

メイン基板４０のＤＣ／ＤＣコンバータ４１は、直流電圧Ｖdc5に基づいて、ＣＰＵ４２で使用される電源電圧ＶdcAを生成する。スキャナ基板５０のＤＣ／ＤＣコンバータ５１は、直流電圧Ｖdc5に基づいて、ＣＰＵ５２で使用される電源電圧ＶdcBを生成する。スキャナ基板５０の過電圧検出回路５３は、直流電圧Ｖdc5の過電圧を検出し、検出信号ＤＥＴ２を生成する。メイン基板４０のＣＰＵ４２は、電源電圧ＶdcAに基づいて動作し、画像形成部１６の動作を制御する。また、このＣＰＵ４２は、スキャナ基板５０から供給された検出信号ＤＥＴ２が高レベルである場合に、表示操作部１３が通知メッセージＭを表示するように、表示操作部１３を制御する。スキャナ基板５０のＣＰＵ５２は、電源電圧ＶdcBに基づいて動作し、画像読取部１５の動作を制御する。 The DC / DC converter 41 of the main board 40 generates the power supply voltage VdcA used by the CPU 42 based on the DC voltage Vdc5. The DC / DC converter 51 of the scanner board 50 generates the power supply voltage VdcB used by the CPU 52 based on the DC voltage Vdc5. The overvoltage detection circuit 53 of the scanner board 50 detects the overvoltage of the DC voltage Vdc5 and generates the detection signal DET2. The CPU 42 of the main board 40 operates based on the power supply voltage VdcA, and controls the operation of the image forming unit 16. Further, the CPU 42 controls the display operation unit 13 so that the display operation unit 13 displays the notification message M when the detection signal DET2 supplied from the scanner board 50 is at a high level. The CPU 52 of the scanner board 50 operates based on the power supply voltage VdcB, and controls the operation of the image reading unit 15.

（詳細動作）
この例では、低圧電源２１において、ＤＣ／ＤＣコンバータ３４が、２４Ｖの直流電圧Ｖdc24に基づいて５Ｖの直流電圧Ｖdc5を生成する。例えば、ＤＣ／ＤＣコンバータ３４が故障した場合には、直流電圧Ｖdc5が一時的に２４Ｖになるおそれがある。もしくは、例えば、低圧電源２１に金属片が混入し、ＤＣ／ＤＣコンバータ３４の入力端子と出力端子とがショートした場合にも、直流電圧Ｖdc5が一時的に２４Ｖになるおそれがある。この場合には、検出回路３６がこの過電圧を検出し、発振制御回路３７が、ＤＣ／ＤＣコンバータ３４における発振動作を停止させる。これにより、ＤＣ／ＤＣコンバータ３４の動作が停止する。これにより、画像処理装置１では、直流電圧Ｖdc5における過電圧を解消することができる。 (Detailed operation)
In this example, in the low voltage power supply 21, the DC / DC converter 34 generates a DC voltage Vdc5 of 5V based on the DC voltage Vdc24 of 24V. For example, if the DC / DC converter 34 fails, the DC voltage Vdc5 may temporarily become 24V. Alternatively, for example, when a metal piece is mixed in the low voltage power supply 21 and the input terminal and the output terminal of the DC / DC converter 34 are short-circuited, the DC voltage Vdc5 may temporarily become 24V. In this case, the detection circuit 36 detects this overvoltage, and the oscillation control circuit 37 stops the oscillation operation in the DC / DC converter 34. As a result, the operation of the DC / DC converter 34 is stopped. As a result, in the image processing device 1, the overvoltage in the DC voltage Vdc5 can be eliminated.

しかしながら、このようにＤＣ／ＤＣコンバータ３４の動作が停止するまでの短い間、直流電圧Ｖdc5は２４Ｖになり得る。この場合には、この直流電圧Ｖdc5が供給される回路において、２次故障が生じるおそれがある。具体的には、例えば、メイン基板４０において、ＤＣ／ＤＣコンバータ４１やＣＰＵ４２が故障するおそれがあり、スキャナ基板５０において、ＤＣ／ＤＣコンバータ５１やＣＰＵ５２が故障するおそれがある。また、この直流電圧Ｖdc5が供給される他の基板における回路もまた故障するおそれがある。故障にまで至らなかった場合でも、例えば回路特性にずれが生じ、印刷品質が低下するおそれがある。また、信頼性が低下するおそれもある。 However, the DC voltage Vdc5 can be 24V for such a short time until the operation of the DC / DC converter 34 is stopped. In this case, a secondary failure may occur in the circuit to which the DC voltage Vdc5 is supplied. Specifically, for example, the DC / DC converter 41 and the CPU 42 may fail in the main board 40, and the DC / DC converter 51 and the CPU 52 may fail in the scanner board 50. In addition, circuits on other boards to which this DC voltage Vdc5 is supplied may also fail. Even if the failure does not occur, for example, the circuit characteristics may be deviated and the print quality may be deteriorated. In addition, reliability may decrease.

そこで、画像処理装置１では、メイン基板４０に過電圧検出回路４３を設け、直流電圧Ｖdc5に過電圧が生じた場合に、ヒューズ４７を切断するようにした。これにより、直流電圧Ｖdc5に過電圧が生じたことを示す情報が保持される。よって、例えば、画像処理装置１を修理する保守担当者は、適切に画像処理装置１を修理することができる。以下に、この過電圧検出回路４３の動作について説明する。 Therefore, in the image processing device 1, an overvoltage detection circuit 43 is provided on the main board 40, and the fuse 47 is blown when an overvoltage occurs in the DC voltage Vdc5. As a result, information indicating that an overvoltage has occurred in the DC voltage Vdc5 is retained. Therefore, for example, a maintenance person who repairs the image processing device 1 can appropriately repair the image processing device 1. The operation of the overvoltage detection circuit 43 will be described below.

図４，５は、過電圧検出回路４３の一動作例を表すものである。この図４，５において、電圧Ｖinは、トランジスタ４４のコレクタ、ツェナーダイオード４５のカソード、および抵抗素子４８の一端における電圧であり、電圧Ｖｂは、トランジスタ４４のベース、ツェナーダイオード４５のアノード、および抵抗素子４６の一端における電圧であり、電流Ｉoutはヒューズ４７に流れる電流である。この図４，５では、説明の便宜上、ヒューズ４７は接続状態を維持している。 FIGS. 4 and 5 show an operation example of the overvoltage detection circuit 43. In FIGS. 4 and 5, the voltage Vin is the voltage at the collector of the transistor 44, the cathode of the Zener diode 45, and one end of the resistance element 48, and the voltage Vb is the base of the transistor 44, the anode of the Zener diode 45, and the resistor. It is the voltage at one end of the element 46, and the current Iout is the current flowing through the fuse 47. In FIGS. 4 and 5, the fuse 47 maintains the connected state for convenience of explanation.

図５に示したように、タイミングｔ１において電圧Ｖinが０Ｖから５Ｖに変化する。この場合には、電圧Ｖin（５Ｖ）がツェナーダイオード４５のツェナー電圧（６．２Ｖ）よりも低いので、ツェナーダイオード４５はオフ状態である。これにより、抵抗素子４６には電流は流れず、電圧Ｖｂは０Ｖである。その結果、トランジスタ４４はオフ状態であり、ヒューズ４７に電流Ｉoutは流れない（図４Ａ，５）。 As shown in FIG. 5, the voltage Vin changes from 0V to 5V at the timing t1. In this case, since the voltage Vin (5V) is lower than the Zener voltage (6.2V) of the Zener diode 45, the Zener diode 45 is in the off state. As a result, no current flows through the resistance element 46, and the voltage Vb is 0V. As a result, the transistor 44 is in the off state, and the current Iout does not flow through the fuse 47 (FIGS. 4A and 5).

次に、タイミングｔ２において、電圧Ｖinが５Ｖから１０Ｖに変化する。この場合には、電圧Ｖin（１０Ｖ）がツェナーダイオード４５のツェナー電圧（６．２Ｖ）よりも高いので、ツェナーダイオード４５はオン状態になる。これにより、抵抗素子４６に電流が流れ、電圧Ｖｂはこの例では約３Ｖになる。その結果、トランジスタ４４がオン状態になり、ヒューズ４７に電流Ｉoutが流れる（図４Ｂ，５）。電流Ｉoutは、この例では約１Ａである。この例では、ヒューズ４７に０．２Ａ以上の電流が流れると、ヒューズ４７は溶解し切断される。切断されたヒューズ４７は、その後、その切断状態を維持する。 Next, at the timing t2, the voltage Vin changes from 5V to 10V. In this case, since the voltage Vin (10V) is higher than the Zener voltage (6.2V) of the Zener diode 45, the Zener diode 45 is turned on. As a result, a current flows through the resistance element 46, and the voltage Vb becomes about 3V in this example. As a result, the transistor 44 is turned on and the current Iout flows through the fuse 47 (FIGS. 4B and 5). The current Iout is about 1A in this example. In this example, when a current of 0.2 A or more flows through the fuse 47, the fuse 47 is melted and blown. The blown fuse 47 then maintains its blown state.

過電圧検出回路４３では、このようにヒューズ４７が切断状態である場合には、ノードＮ１が抵抗素子４８によりプルアップされるので、ノードＮ１の電圧は直流電圧Ｖdc5と同じ電圧になる。よって、検出信号ＤＥＴ１は高レベルである。発振制御回路３７は、メイン基板４０から供給された検出信号ＤＥＴ１が高レベルであるので、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させる。これにより、ＤＣ／ＤＣコンバータ３３，３４は、動作を停止し、直流電圧Ｖdc24，Ｖdc5はともに０Ｖになる。 In the overvoltage detection circuit 43, when the fuse 47 is in the blown state, the node N1 is pulled up by the resistance element 48, so that the voltage of the node N1 becomes the same as the DC voltage Vdc5. Therefore, the detection signal DET1 is at a high level. The oscillation control circuit 37 stops the oscillation operation of the DC / DC converters 33 and 34 because the detection signal DET1 supplied from the main board 40 is at a high level. As a result, the DC / DC converters 33 and 34 stop operating, and the DC voltages Vdc24 and Vdc5 both become 0V.

例えば、画像処理装置１の装置電源が投入されているにもかかわらず、直流電圧Ｖdc24，Ｖdc5が０Ｖである場合には、低圧電源２１が故障していると考えられるので、保守担当者は、まず低圧電源２１を交換する。低圧電源２１を交換した後に、画像処理装置１の装置電源を投入してもなお、直流電圧Ｖdc24，Ｖdc5が０Ｖである場合には、例えば、ヒューズ４７が切断状態であると考えられるので、保守担当者は、メイン基板４０を交換することができる。これにより、例えば、メイン基板４０における、２次故障が生じている回路や、信頼性が低下している回路が交換されるので、適切に修理を行うことができる。 For example, if the DC voltages Vdc24 and Vdc5 are 0V even though the device power of the image processing device 1 is turned on, it is considered that the low-voltage power supply 21 is out of order. First, the low voltage power supply 21 is replaced. If the DC voltages Vdc24 and Vdc5 are 0V even when the device power of the image processing device 1 is turned on after replacing the low-voltage power supply 21, for example, the fuse 47 is considered to be in a blown state for maintenance. The person in charge can replace the main board 40. As a result, for example, the circuit in which the secondary failure has occurred and the circuit in which the reliability has deteriorated in the main board 40 are replaced, so that appropriate repairs can be performed.

このように直流電圧Ｖdc5に過電圧が生じた場合には、直流電圧Ｖdc5が供給される他の基板においても、メイン基板４０と同様に、不具合が生じるおそれがある。そこで、画像処理装置１では、直流電圧Ｖdc5が供給される様々な基板のうちのスキャナ基板５０に過電圧検出回路５３を設け、直流電圧Ｖdc5に過電圧が生じた場合に、ヒューズ５７を切断するようにした。これにより、直流電圧Ｖdc5に過電圧が生じたことを示す情報が保持される。よって、例えば、保守担当者は、例えば画像処理装置１自体を交換することができる。以下に、画像処理装置１における電源投入動作について説明する。 When an overvoltage occurs in the DC voltage Vdc5 in this way, there is a possibility that a problem may occur in another substrate to which the DC voltage Vdc5 is supplied, as in the case of the main substrate 40. Therefore, in the image processing device 1, an overvoltage detection circuit 53 is provided on the scanner board 50 among various boards to which the DC voltage Vdc5 is supplied, and the fuse 57 is blown when the DC voltage Vdc5 is overvoltage. bottom. As a result, information indicating that an overvoltage has occurred in the DC voltage Vdc5 is retained. Therefore, for example, the maintenance person can replace the image processing device 1 itself, for example. The power-on operation of the image processing apparatus 1 will be described below.

図６は、画像処理装置１における電源投入動作の一例を表すものである。装置電源が投入されると、整流回路３２は、系統電源１００から供給された交流電圧に基づいて直流電圧Ｖrecを生成し、ＤＣ／ＤＣコンバータ３３は、直流電圧Ｖrecに基づいて直流電圧Ｖdc24を生成し、ＤＣ／ＤＣコンバータ３４は、直流電圧Ｖdc24に基づいて直流電圧Ｖdc5を生成し、ＤＣ／ＤＣコンバータ４１は、直流電圧Ｖdc5に基づいて電源電圧ＶdcAを生成し、ＣＰＵ４２が動作を開始する。 FIG. 6 shows an example of the power-on operation in the image processing device 1. When the device power is turned on, the rectifier circuit 32 generates a DC voltage Vrec based on the AC voltage supplied from the system power supply 100, and the DC / DC converter 33 generates a DC voltage Vdc24 based on the DC voltage Vrec. Then, the DC / DC converter 34 generates a DC voltage Vdc5 based on the DC voltage Vdc24, the DC / DC converter 41 generates a power supply voltage VdcA based on the DC voltage Vdc5, and the CPU 42 starts operation.

まず、ＣＰＵ４２は、所定の初期化処理を行う（ステップＳ１０１）。 First, the CPU 42 performs a predetermined initialization process (step S101).

次に、ＣＰＵ４２は、スキャナ基板５０から供給された検出信号ＤＥＴ２を確認する（ステップＳ１０２）。具体的には、ＣＰＵ４２は、スキャナ基板５０の過電圧検出回路５３に接続された入力ポートの信号を読み込むことにより、検出信号ＤＥＴ２を確認する。例えば、過去に直流電圧Ｖdc5に過電圧が生じ、スキャナ基板５０におけるヒューズ５７が切断状態である場合には、検出信号ＤＥＴ２は高レベルである。一方、ヒューズ５７が接続状態である場合には、検出信号ＤＥＴ２は低レベルである。 Next, the CPU 42 confirms the detection signal DET2 supplied from the scanner board 50 (step S102). Specifically, the CPU 42 confirms the detection signal DET2 by reading the signal of the input port connected to the overvoltage detection circuit 53 of the scanner board 50. For example, when an overvoltage has occurred in the DC voltage Vdc5 in the past and the fuse 57 in the scanner board 50 is in a blown state, the detection signal DET2 is at a high level. On the other hand, when the fuse 57 is in the connected state, the detection signal DET2 is at a low level.

ステップＳ１０２の確認処理において、検出信号ＤＥＴ２が低レベルである場合（ステップＳ１０３において“Ｎ”）には、ＣＰＵ４２は、通信部１１が印刷データＤＰを受信したかどうかを確認する（ステップＳ１０４）。印刷データＤＰを受信していない場合（ステップＳ１０４において“Ｎ”）には、印刷データＤＰを受信するまで、このステップＳ１０４の処理を繰り返す。印刷データＤＰを受信した場合（ステップＳ１０４において“Ｙ”）には、ＣＰＵ４２は、印刷データＤＰの展開処理を行い（ステップＳ１０５）、画像形成部１６は、展開処理の処理結果に基づいて、記録媒体に画像を形成する画像形成処理を行う（ステップＳ１０６）。そして、ステップＳ１０４の処理に戻る。 In the confirmation process of step S102, when the detection signal DET2 is at a low level (“N” in step S103), the CPU 42 confirms whether or not the communication unit 11 has received the print data DP (step S104). If the print data DP has not been received (“N” in step S104), the process of step S104 is repeated until the print data DP is received. When the print data DP is received (“Y” in step S104), the CPU 42 performs the print data DP expansion process (step S105), and the image forming unit 16 records based on the processing result of the expansion process. An image forming process for forming an image on the medium is performed (step S106). Then, the process returns to the process of step S104.

ステップＳ１０２の確認処理において、検出信号ＤＥＴ２が高レベルである場合（ステップＳ１０３において“Ｙ”）には、ＣＰＵ４２は、表示操作部１３に、通知メッセージＭを表示させる（ステップＳ１０７）。通知メッセージＭは、画像処理装置１に不具合が生じ得る旨のメッセージを含んでいる。具体的には、通知メッセージＭは、例えば、“ＤＣ電源＋５Ｖに異常電圧を検出した形跡があります。異常電圧により印刷品質が低下するおそれがあるため、装置を交換してください”のようなメッセージであってもよい。 In the confirmation process of step S102, when the detection signal DET2 is at a high level (“Y” in step S103), the CPU 42 causes the display operation unit 13 to display the notification message M (step S107). The notification message M includes a message to the effect that a problem may occur in the image processing device 1. Specifically, the notification message M is, for example, a message such as "There is evidence that an abnormal voltage has been detected in the DC power supply + 5V. The print quality may deteriorate due to the abnormal voltage, so replace the device." It may be.

そして、ＣＰＵ４２は、シャットダウン処理を行う（ステップＳ１０９）。 Then, the CPU 42 performs a shutdown process (step S109).

以上で、このフローは終了する。保守担当者は、通知メッセージＭを確認することにより、直流電圧Ｖdc5に過電圧が生じたことを把握する。そして、保守担当者は、画像処理装置１を、例えば新しい装置に交換する。これにより、直流電圧Ｖdc5が供給される様々な基板に２次故障が生じていた場合には、この２次故障による不具合が解消される。また、直流電圧Ｖdc5が供給される様々な基板において、回路特性にずれが生じていた場合でも、装置交換により不具合が解消されるので、例えば、印刷品質が低下するおそれを低減することができる。 This is the end of this flow. By confirming the notification message M, the maintenance person grasps that an overvoltage has occurred in the DC voltage Vdc5. Then, the maintenance person replaces the image processing device 1 with, for example, a new device. As a result, when a secondary failure occurs in various substrates to which the DC voltage Vdc5 is supplied, the problem due to the secondary failure is eliminated. Further, even if the circuit characteristics of various substrates to which the DC voltage Vdc5 is supplied are deviated, the problem can be solved by replacing the device, so that the possibility of deterioration of print quality can be reduced, for example.

このように、画像処理装置１では、メイン基板４０に過電圧検出回路４３を設けるとともに、低圧電源２１に発振制御回路３７を設けるようにした。過電圧検出回路４３は、直流電圧Ｖdc5に過電圧が生じた場合にヒューズ４７を切断し、ヒューズ４７が切断されているかどうかに応じた検出信号ＤＥＴ１を生成する。そして、発振制御回路３７は、この検出信号ＤＥＴ１に基づいて、ＤＣ／ＤＣコンバータ３４の動作を制御する。これにより、例えば、直流電圧Ｖdc5に過電圧が生じた場合には、ヒューズ４７が切断され、発振制御回路３７は、ＤＣ／ＤＣコンバータ３４の動作を停止させることができる。これにより、保守担当者は、低圧電源２１に加えて、メイン基板４０を交換することができる。よって、メイン基板４０における、２次故障が生じている回路や、回路特性にずれが生じている回路が交換されるので、適切に修理を行うことができる。その結果、画像処理装置１では、保守業務を行いやすくすることができる。 As described above, in the image processing apparatus 1, the overvoltage detection circuit 43 is provided on the main board 40, and the oscillation control circuit 37 is provided on the low voltage power supply 21. The overvoltage detection circuit 43 blows the fuse 47 when an overvoltage occurs in the DC voltage Vdc5, and generates a detection signal DET1 according to whether or not the fuse 47 is blown. Then, the oscillation control circuit 37 controls the operation of the DC / DC converter 34 based on the detection signal DET1. As a result, for example, when an overvoltage occurs in the DC voltage Vdc5, the fuse 47 is blown, and the oscillation control circuit 37 can stop the operation of the DC / DC converter 34. As a result, the maintenance person can replace the main board 40 in addition to the low-voltage power supply 21. Therefore, the circuit in which the secondary failure has occurred and the circuit in which the circuit characteristics have deviated in the main board 40 are replaced, so that the repair can be appropriately performed. As a result, the image processing device 1 can facilitate maintenance work.

また、画像処理装置１では、直流電圧Ｖdc5が供給される様々な基板のうちのメイン基板４０以外のいずれか一つ（この例ではスキャナ基板５０）に過電圧検出回路５３を設けるようにした。過電圧検出回路５３は、直流電圧Ｖdc5に過電圧が生じた場合にヒューズ５７を切断し、ヒューズ５７が切断されているかどうかに応じた検出信号ＤＥＴ２を生成する。これにより、例えば、表示操作部１３は、この検出信号ＤＥＴ２に基づいて、通知メッセージＭをすることができるので、例えば、保守担当者は、この通知メッセージＭに基づいて、画像処理装置１自体を交換することができる。その結果、画像処理装置１では、保守業務を行いやすくすることができる。 Further, in the image processing device 1, the overvoltage detection circuit 53 is provided on any one (scanner board 50 in this example) other than the main board 40 among the various boards to which the DC voltage Vdc5 is supplied. The overvoltage detection circuit 53 blows the fuse 57 when an overvoltage occurs in the DC voltage Vdc5, and generates a detection signal DET2 according to whether or not the fuse 57 is blown. As a result, for example, the display operation unit 13 can issue a notification message M based on the detection signal DET2. Therefore, for example, the maintenance person can use the image processing device 1 itself based on the notification message M. Can be exchanged. As a result, the image processing device 1 can facilitate maintenance work.

［効果］
以上のように本実施の形態では、メイン基板に過電圧検出回路を設けるとともに、低圧電源に発振制御回路を設け、発振制御回路は、この過電圧検出回路の検出信号に基づいて、ＤＣ／ＤＣコンバータの動作を制御するようにしたので、保守業務を行いやすくすることができる。 [effect]
As described above, in the present embodiment, an overvoltage detection circuit is provided on the main board and an oscillation control circuit is provided on the low voltage power supply, and the oscillation control circuit is a DC / DC converter based on the detection signal of the overvoltage detection circuit. Since the operation is controlled, it is possible to facilitate maintenance work.

本実施の形態では、直流電圧Ｖdc5が供給される様々な基板のうちのメイン基板以外のいずれか一つに過電圧検出回路を設けるようにしたので、保守業務を行いやすくすることができる。 In the present embodiment, since the overvoltage detection circuit is provided on any one of the various boards to which the DC voltage Vdc5 is supplied, other than the main board, maintenance work can be facilitated.

［変形例１］
上記実施の形態では、検出信号ＤＥＴ１に基づいて、ＤＣ／ＤＣコンバータ３３，３４の動作を停止させるようにしたが、これに限定されるものではない。これに代えて、例えば、図７に示す画像処理装置１Ａのように、検出信号ＤＥＴ１に基づいて、整流回路３２への電力供給を停止してもよい。画像処理装置１Ａは、低圧電源２１Ａを備えている。低圧電源２１Ａは、発振制御回路３７Ａと、リレー３８Ａと、リレー制御回路３９Ａとを有している。 [Modification 1]
In the above embodiment, the operation of the DC / DC converters 33 and 34 is stopped based on the detection signal DET1, but the present invention is not limited to this. Instead of this, for example, as in the image processing device 1A shown in FIG. 7, the power supply to the rectifier circuit 32 may be stopped based on the detection signal DET1. The image processing device 1A includes a low voltage power supply 21A. The low-voltage power supply 21A includes an oscillation control circuit 37A, a relay 38A, and a relay control circuit 39A.

発振制御回路３７Ａは、例えば、検出回路３５，３６の検出結果に基づいて、ＤＣ／ＤＣコンバータ３３の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３３の出力電流が過電流になった場合、ＤＣ／ＤＣコンバータ３４の出力電圧が過電圧になった場合、ＤＣ／ＤＣコンバータ３４の出力電流が過電流になった場合に、ＤＣ／ＤＣコンバータ３３，３４の発振動作を停止させるように構成される。 In the oscillation control circuit 37A, for example, when the output voltage of the DC / DC converter 33 becomes overvoltage or the output current of the DC / DC converter 33 becomes overcurrent based on the detection results of the detection circuits 35 and 36. , When the output voltage of the DC / DC converter 34 becomes overvoltage, or when the output current of the DC / DC converter 34 becomes overcurrent, the oscillation operation of the DC / DC converters 33 and 34 is stopped. NS.

リレー３８Ａは、系統電源１００と整流回路３２との間の電源経路に配置され、整流回路３２への電力供給をオンオフするように構成される。この例では、リレー３８Ａは、電源端子Ｔ２と整流回路３２との間の電源経路に配置される。なお、これに限定されるものではなく、電源端子Ｔ１と整流回路３２との間の電源経路に配置してもよい。 The relay 38A is arranged in the power supply path between the system power supply 100 and the rectifier circuit 32, and is configured to turn on / off the power supply to the rectifier circuit 32. In this example, the relay 38A is arranged in the power supply path between the power supply terminal T2 and the rectifier circuit 32. The method is not limited to this, and may be arranged in the power supply path between the power supply terminal T1 and the rectifier circuit 32.

リレー制御回路３９Ａは、メイン基板４０から供給された検出信号ＤＥＴ１が高レベルである場合に、リレー３８Ａをオフ状態にするように構成される。 The relay control circuit 39A is configured to turn off the relay 38A when the detection signal DET1 supplied from the main board 40 is at a high level.

ここで、リレー３８Ａ、整流回路３２、およびＤＣ／ＤＣ変換回路３３，３４は、本発明における「電圧生成回路」の一具体例に対応する。リレー３８Ａは、本発明における「開閉器」の一具体例に対応する。 Here, the relay 38A, the rectifier circuit 32, and the DC / DC conversion circuits 33 and 34 correspond to a specific example of the "voltage generation circuit" in the present invention. The relay 38A corresponds to a specific example of the "switch" in the present invention.

この構成により、例えば、直流電圧Ｖdc5に過電圧が生じた場合には、ヒューズ４７が切断され、リレー制御回路３９Ａは、リレー３８Ａをオフ状態にし、その結果、ＤＣ／ＤＣコンバータ３４の動作を停止させることができる。このようにしても、保守業務を行いやすくすることができる。 With this configuration, for example, when an overvoltage occurs in the DC voltage Vdc5, the fuse 47 is blown, the relay control circuit 39A turns off the relay 38A, and as a result, the operation of the DC / DC converter 34 is stopped. be able to. Even in this way, maintenance work can be facilitated.

［変形例２］
上記変形例１では、直流電圧Ｖdc5に基づいて検出信号ＤＥＴ１が生成されるようにしたが、これに限定されるものではなく、例えば、図８に示す画像処理装置１Ｂのように、さらに直流電圧Ｖrecにも基づいて検出信号ＤＥＴ１が生成されるようにしてもよい。画像処理装置１Ｂは、低圧電源２１Ｂを備えている。低圧電源２１Ｂは、発振制御回路３７Ａと、リレー３８Ａと、リレー制御回路３９Ａと、抵抗素子６１Ｂ，６２Ｂとを有している。 [Modification 2]
In the above modification 1, the detection signal DET1 is generated based on the DC voltage Vdc5, but the present invention is not limited to this, and for example, as in the image processing device 1B shown in FIG. 8, the DC voltage is further increased. The detection signal DET1 may be generated based on Vrec as well. The image processing device 1B includes a low voltage power supply 21B. The low-voltage power supply 21B includes an oscillation control circuit 37A, a relay 38A, a relay control circuit 39A, and resistance elements 61B and 62B.

抵抗素子６１Ｂの一端は整流回路３２の出力端子に接続され、一端には直流電圧Ｖrecが印加され、他端は接続ノードＮ１に接続される。抵抗素子６２Ｂの一端は接続ノードＮ１に接続され、他端は接地される。抵抗素子６１Ｂと抵抗素子６２Ｂは、抵抗分圧回路を構成する。抵抗分圧回路の分圧比は、例えば、１００Ｖの交流信号が整流回路３２に供給された場合に、直流電圧Ｖrecを例えば５Ｖ（高レベル）に変換するような分圧比に設定される。抵抗素子６１Ｂ，６２Ｂの抵抗値は、抵抗素子５８の抵抗値よりも十分に高い値に設定される。 One end of the resistance element 61B is connected to the output terminal of the rectifier circuit 32, a DC voltage Vrec is applied to one end, and the other end is connected to the connection node N1. One end of the resistance element 62B is connected to the connection node N1 and the other end is grounded. The resistance element 61B and the resistance element 62B form a resistance voltage dividing circuit. The voltage dividing ratio of the resistance voltage dividing circuit is set to, for example, a voltage dividing ratio that converts the DC voltage Vrec to, for example, 5V (high level) when an AC signal of 100V is supplied to the rectifier circuit 32. The resistance values of the resistance elements 61B and 62B are set to a value sufficiently higher than the resistance value of the resistance element 58.

ここで、整流回路３２は、本発明における「整流回路」の一具体例に対応する。ＤＣ／ＤＣコンバータ３３，３４は、本発明における「ＤＣ／ＤＣ変換回路」の一具体例に対応する。抵抗素子４８は、本発明における「第１の抵抗素子」の一具体例に対応する。抵抗素子６１Ｂは、本発明における「第２の抵抗素子」の一具体例に対応する。抵抗素子６２Ｂは、本発明における「第３の抵抗素子」の一具体例に対応する。 Here, the rectifier circuit 32 corresponds to a specific example of the "rectifier circuit" in the present invention. The DC / DC converters 33 and 34 correspond to a specific example of the "DC / DC conversion circuit" in the present invention. The resistance element 48 corresponds to a specific example of the "first resistance element" in the present invention. The resistance element 61B corresponds to a specific example of the "second resistance element" in the present invention. The resistance element 62B corresponds to a specific example of the "third resistance element" in the present invention.

例えば、画像処理装置１Ｂの装置電源が投入されると、整流回路３２は、系統電源１００から供給された交流電圧に基づいて直流電圧Ｖrecを生成する。電源投入直後では、まだＤＣ／ＤＣコンバータ３３，３４は動作していない。このとき、ヒューズ４７が接続状態である場合には、検出信号ＤＥＴ１は低レベルである。また、ヒューズ４７が切断状態である場合には、検出信号ＤＥＴ１は、抵抗素子６１Ｂ，６２Ｂ（抵抗分圧回路）により生成された５Ｖ（高レベル）になる。このように、画像処理装置１Ｂでは、ＤＣ／ＤＣコンバータ３４が動作していない場合でも、ヒューズ４７の状態に応じた検出信号ＤＥＴ１が生成される。これにより、リレー制御回路３９Ａは、ＤＣ／ＤＣコンバータ３４が動作していない場合でも、ヒューズ４７が切断状態である場合に、リレー３８Ａをオフ状態にすることができる。 For example, when the device power of the image processing device 1B is turned on, the rectifier circuit 32 generates a DC voltage Vrec based on the AC voltage supplied from the system power supply 100. Immediately after the power is turned on, the DC / DC converters 33 and 34 are not yet operating. At this time, when the fuse 47 is in the connected state, the detection signal DET1 is at a low level. When the fuse 47 is in the blown state, the detection signal DET1 becomes 5V (high level) generated by the resistance elements 61B and 62B (resistance voltage dividing circuit). As described above, in the image processing apparatus 1B, the detection signal DET1 corresponding to the state of the fuse 47 is generated even when the DC / DC converter 34 is not operating. As a result, the relay control circuit 39A can turn off the relay 38A when the fuse 47 is in the blown state even when the DC / DC converter 34 is not operating.

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。 Although the present technology has been described above with reference to embodiments and modifications, the present technology is not limited to these embodiments and the like, and various modifications are possible.

例えば、上記の実施の形態等では、本技術を多機能周辺装置に適用したが、これに限定されるものではなく、これに代えて、単機能のプリンタに適用してもよいし、単機能のスキャナに適用してもよい。 For example, in the above-described embodiment, the present technology is applied to a multifunctional peripheral device, but the present technology is not limited to this, and instead, it may be applied to a single-function printer or a single-function printer. It may be applied to the scanner of.

例えば、上記の実施の形態等では、低圧電源２１は、交流電圧に基づいて直流電圧Ｖdc5を生成するようにしたが、これに限定されるものではない。これに代えて、例えば、電源アダプタから供給された直流電圧に基づいて直流電圧Ｖdc5を生成するようにしてもよい。この場合、直流電圧Ｖdc5は、アダプタから供給された直流電圧よりも低くすることができる。 For example, in the above-described embodiment or the like, the low-voltage power supply 21 is designed to generate a DC voltage Vdc5 based on an AC voltage, but the present invention is not limited to this. Instead of this, for example, the DC voltage Vdc5 may be generated based on the DC voltage supplied from the power adapter. In this case, the DC voltage Vdc5 can be lower than the DC voltage supplied from the adapter.

１，１Ａ，１Ｂ…画像処理装置、１１…通信部、１２…ＦＡＸ通信部、１３…表示操作部、１４…記憶部、１５…画像読取部、１６…画像形成部、１７…ＬＥＤヘッド、１８…ＩＤユニット、１９…定着部、２０…電源部、２１，２１Ａ，２１Ｂ…低圧電源、２２…高圧電源、２９…処理部、３１…トライアック、３２…整流回路、３３，３４，４１，５１…ＤＣ／ＤＣコンバータ、３７，３７Ａ…発振制御回路、３８Ａ…リレー、３９Ａ…リレー制御回路、４２，５２…ＣＰＵ、４０…メイン基板、５０…スキャナ基板、４３，５３…過電圧検出回路、４４，５４…トランジスタ、４５，５５…ツェナーダイオード、４６，５６…抵抗素子、４７，５７…ヒューズ、４８，５８…抵抗素子、６１Ｂ，６２Ｂ…抵抗素子、ＤＥＴ１，ＤＥＴ２…検出信号、ＤＰ…印刷データ、Ｔ１，Ｔ２…電源端子、Ｖdc24，Ｖdc5，Ｖrec…直流電圧、ＶdcA，ＶdcB…電源電圧。 1,1A, 1B ... Image processing device, 11 ... Communication unit, 12 ... FAX communication unit, 13 ... Display operation unit, 14 ... Storage unit, 15 ... Image reading unit, 16 ... Image forming unit, 17 ... LED head, 18 ... ID unit, 19 ... Fixing unit, 20 ... Power supply unit, 21,21A, 21B ... Low voltage power supply, 22 ... High voltage power supply, 29 ... Processing unit, 31 ... Triac, 32 ... Rectifier circuit, 33, 34, 41, 51 ... DC / DC converter, 37, 37A ... Oscillation control circuit, 38A ... Relay, 39A ... Relay control circuit, 42, 52 ... CPU, 40 ... Main board, 50 ... Scanner board, 43, 53 ... Overvoltage detection circuit, 44, 54 ... Transistor, 45, 55 ... Zener diode, 46, 56 ... Resistance element, 47, 57 ... Hughes, 48, 58 ... Resistance element, 61B, 62B ... Resistance element, DET1, DET2 ... Detection signal, DP ... Print data, T1 , T2 ... Power supply terminal, Vdc24, Vdc5, Vrec ... DC voltage, VdcA, VdcB ... Power supply voltage.

Claims

A voltage generation circuit provided in the power supply unit that generates a DC voltage based on the input voltage,
A first fuse provided on a first substrate, having a first fuse, cutting the first fuse when an overvoltage of the DC voltage occurs, and depending on whether or not the first fuse is blown. The first overvoltage detection circuit that generates the detection signal of 1 and
An image processing device provided in the power supply unit and provided with a control circuit for controlling the operation of the voltage generation circuit based on the first detection signal.

The voltage generation circuit includes a DC / DC conversion circuit that generates the DC voltage.
The image processing apparatus according to claim 1, wherein the control circuit stops the operation of the DC / DC conversion circuit based on the first detection signal.

The voltage generation circuit has a switch provided in the input path of the input voltage.
The image processing device according to claim 1, wherein the control circuit opens the switch in an open state based on the first detection signal.

The input voltage is an AC voltage.
The image processing apparatus according to any one of claims 1 to 3, wherein the DC voltage is smaller than the voltage amplitude of the input voltage.

The input voltage is a DC voltage.
The image processing apparatus according to any one of claims 1 to 3, wherein the DC voltage is smaller than the input voltage.

The first overvoltage detection circuit further includes a first resistance element having one end to which the DC voltage is applied and the other end connected to the connecting node.
The first fuse has one end connected to the connection node and the other end grounded.
The first detection signal is a voltage at the connection node.
The input voltage is an AC voltage.
The voltage generation circuit
A rectifier circuit that rectifies the input voltage supplied via the switch, and
A DC / DC conversion circuit that generates the DC voltage based on the output voltage of the rectifier circuit, and
A second resistance element having one end to which the output voltage of the rectifier circuit is applied and the other end connected to the connection node.
The image processing apparatus according to claim 3, further comprising a third resistance element having one end connected to the connection node and the other end grounded.

The image processing apparatus according to any one of claims 1 to 6, further comprising a processing unit provided on the first substrate and performing processing based on the DC voltage.

A second fuse provided on a second substrate, having a second fuse, and cutting the second fuse when an overvoltage of the DC voltage occurs, depending on whether or not the second fuse is blown. A second overvoltage detection circuit that generates the detection signal of 2 and
In addition to a display unit that displays information,
The image processing apparatus according to claim 7, wherein the processing unit displays a predetermined notification message on the display unit based on the second detection signal.

The image processing device according to claim 8, wherein the predetermined notification message includes a message that a problem may occur in the image processing device.

Further provided with an image forming unit for forming an image on a recording medium,
The image processing apparatus according to any one of claims 7 to 9, wherein the processing unit performs control processing of the image forming unit.