JP2021131752A - 情報処理装置及び情報処理プログラム - Google Patents

Abstract

【課題】第１メモリと第１メモリとは処理性能の異なる第２メモリとに対するアクセスを制御するＭＣ（メモリコントローラ）、を有するプロセッサを備える情報処理装置における、処理性能の低下を抑制する。【解決手段】前記第１メモリ３−前記第２メモリ４間で移動するデータに関する移動要求を出力する移動決定部５２と、前記ＭＣ５３を経由した前記第１メモリ３及び前記第２メモリ４に対する１以上の第１アクセスの状況と、前記移動要求に応じた第２アクセスであって、前記ＭＣ５３を経由する前記第１メモリ３及び前記第２メモリ４に対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御する移動制御部５２ａと、制御された前記実行タイミングで前記第２アクセスを実行する移動実行部５２、５３と、を備える。【選択図】図８

Description

本発明は、情報処理装置及び情報処理プログラムに関する。

サーバやＰＣ（Personal Computer）等の情報処理装置においては、ＣＰＵ（Central Processing Unit）等のプロセッサ（処理部）により、主記憶装置、例えばＤＲＡＭ（Dynamic Random Access Memory）等のメモリに対するアクセスが行なわれる。

プロセッサは、１以上のＣＰＵコア（単に「コア」と称されてもよい）と、メモリコントローラとを備える。コアは、例えばプロセス（「プログラム」と称されてもよい）の実行によりメモリに格納されたデータにアクセスし、メモリコントローラは、コアによるアクセス対象であるメモリへのアクセスを制御する。

近年、次世代メモリ技術を採用したメモリが登場している。このようなメモリとしては、例えば、3D XPoint（登録商標）技術を採用したIntel Optane DC Persistent Memory（以下、「ＰＭ」と表記する場合がある）（登録商標）が知られている。

ＰＭは、ＤＲＡＭと比較して、処理性能が低い（特に書込性能が、一例として１０分の１程度である）ものの、安価で大容量（一例として１０倍程度）である。

ＰＭは、ＤＲＡＭと同様に、例えばＤＩＭＭ（Dual Inline Memory Module）スロット等のメモリスロットに搭載可能であり、メモリコントローラは、ＤＲＡＭ及びＰＭの双方に対するアクセスを制御する。換言すれば、第１メモリの一例であるＤＲＡＭと、ＤＲＡＭとは処理性能（処理速度）の異なる第２メモリの一例であるＰＭとが、構成上で同一の記憶（メモリ）階層に混在することになる。

一方で、情報処理装置は、性能上の階層が互いに異なるＤＲＡＭ及びＰＭを備える階層ストレージ装置と捉えることもできる。

特開２０１０−４９５７３号公報 特開平９−１６４４４号公報 特開２０１８−１０６２５２号公報

ＤＲＡＭとＰＭとの間でデータの置換を行なう場合、ＤＲＡＭと、ＨＤＤ（Hard Disk Drive）又はＳＳＤ（Solid State Drive）等の記憶装置との間でデータの置換を行なう場合とは異なり、メモリコントローラがＤＲＡＭ及びＰＭの双方を制御することになる。

例えば、情報処理装置のプロセッサ（コア）が実行するアプリケーションによるＰＭへの書込アクセスと、ＤＲＡＭとＰＭとの間のデータ置換とが並行して実行されることが想定される。この場合、メモリコントローラにおいて、アプリケーションによるアクセス処理及びデータ置換の処理の競合が発生し、メモリコントローラにおける処理時間（処理遅延）が増加して、アプリケーションのアクセス性能が低下する可能性がある。

１つの側面では、本発明は、第１メモリと、第１メモリとは処理性能の異なる第２メモリとに対するアクセスを制御するメモリコントローラ、を有するプロセッサを備える情報処理装置における、処理性能の低下を抑制することを目的の１つとする。

１つの側面では、情報処理装置は、第１メモリと、前記第１メモリとは処理速度の異なる第２メモリと、プロセッサと、を備えてよい。前記プロセッサは、前記第１メモリ及び前記第２メモリと接続され、前記第１メモリ及び前記第２メモリに対するアクセスを制御するメモリコントローラ、を有するプロセッサを備えてよい。また、前記プロセッサは、移動決定部と、移動制御部と、移動実行部と、を備えてよい。前記移動決定部は、前記第１メモリから前記第２メモリに移動するデータ、又は、前記第２メモリから前記第１メモリに移動するデータ、に関する移動要求を出力してよい。前記移動制御部は、前記メモリコントローラを経由した前記第１メモリ及び前記第２メモリに対する１以上の第１アクセスの状況と、前記移動要求に応じた第２アクセスであって、前記メモリコントローラを経由する前記第１メモリ及び前記第２メモリに対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御してよい。前記移動実行部は、制御された前記実行タイミングで前記第２アクセスを実行してよい。

１つの側面では、第１メモリと、第１メモリとは処理性能の異なる第２メモリとに対するアクセスを制御するメモリコントローラ、を有するプロセッサを備える情報処理装置における、処理性能の低下を抑制することができる。

情報処理装置が備える各コンポーネントの処理速度及び記憶容量の一例を示す図である。 ＤＲＡＭ及びＰＭの双方をメモリとして搭載するサーバの構成例を示すブロック図である。 ＤＲＡＭ及びＰＭに対して、アプリケーションによるアクセスとハイブリッドストレージシステムによるデータ置換とが発生した場合を説明する図である。 一実施形態に係るサーバのハードウェア（ＨＷ）構成例を示すブロック図である。 一実施形態に係るサーバのプロセッサ及びメモリに着目したＨＷ構成例を示すブロック図である。 一実施形態に係るサーバの動作例を説明する図である。 一実施形態に係るサーバの動作例を説明する図である。 一実施形態に係るサーバの動作例を説明する図である。 一実施形態の変形例に係るサーバの動作を説明する図である。 一実施形態の変形例に係るサーバの動作を説明する図である。 一実施形態に係るサーバの機能構成例を示すブロック図である。 一実施形態に係る分布表の一例を示す図である。 残り連続数の推定手法の一例を示す図である。 一実施形態に係る算出部による分布表作成処理の動作例を示すフローチャートである。 一実施形態に係る算出部による閾値算出処理の動作例を示すフローチャートである。 一実施形態に係る算出部による平均データ置換速度算出処理の動作例を示すフローチャートである。 一実施形態に係る階層管理部によるデータ置換処理の動作例を示すフローチャートである。 一実施形態に係るデータ置換判定部によるデータ置換判定処理の動作例を示すフローチャートである。 一実施形態に係る推定部による残り継続数推定処理の動作例を示すフローチャートである。 一実施形態の変形例に係るサーバの機能構成を示すブロック図である。 一実施形態の変形例に係る階層管理部によるデータ置換処理の動作例を示すフローチャートである。

以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。例えば、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。なお、以下の説明で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。

〔１〕一実施形態
〔１−１〕ＤＲＡＭ及びＰＭを用いたハイブリッドストレージシステムについて
図１は、サーバやＰＣ等の情報処理装置が備える各コンポーネント（モジュール）１１０〜１５０の処理速度（処理性能）、及び、コンポーネントが記憶装置の場合にはその記憶容量、の一例を示す図である。

図１に例示するように、コンポーネントを処理速度の高い順に並べると、ＣＰＵ１１０、ＤＲＡＭ１２０、ＰＭ１３０、ＳＳＤ１４０、ＨＤＤ１５０となる。コンポーネントを記憶容量の大きい順に並べると、ＨＤＤ１５０、ＳＳＤ１４０、ＰＭ１３０、ＤＲＡＭ１２０となる。ＤＲＡＭ１２０をＳＳＤ１４０と比較すると、処理速度は１０００倍程度であり、記憶容量は１０００分の１程度となる。ＰＭ１３０は、処理速度及び記憶容量の観点ではＤＲＡＭ１２０とＳＳＤ１４０との間に位置し、ＤＲＡＭ１２０をＰＭ１３０と比較すると、処理速度は１０倍程度であり、記憶容量は１０分の１程度となる。

このように、ＰＭ１３０は、ＤＲＡＭ１２０と比較して、処理性能（特に書込性能）が低く、また、書込耐性が低いものの、安価で大容量である。また、ＰＭ１３０は、ＤＲＡＭ１２０と同様に、バイト単位のアクセスが可能であり、例えばＤＩＭＭスロット等のメモリスロットに搭載可能である。さらに、ＰＭ１３０は、ＤＲＡＭ１２０とは異なり不揮発性であるため、電源遮断時にデータが消失しない。これらの理由から、ＤＲＡＭ１２０及びＰＭ１３０の双方をメモリ（主記憶装置）として搭載する情報処理装置が普及することが想定される。

図２は、ＤＲＡＭ１２０及びＰＭ１３０の双方をメモリとして搭載する、情報処理装置の一例としてのサーバ１００の構成例を示すブロック図である。図２に示すように、サーバ１００は、例示的に、ＣＰＵ１１０、複数のＤＲＡＭ１２０、及び、複数のＰＭ１３０を備え、ＤＲＡＭ１２０及びＰＭ１３０を用いてハイブリッドストレージシステム（ＨＳＳ）を構成する。ＨＳＳは、性能上の階層が互いに異なるＤＲＡＭ１２０及びＰＭ１３０を備える階層ストレージ装置としての機能を提供する。

ＣＰＵ１１０は、コア（図示省略）とメモリコントローラ（図２では「ＭＣ」と表記）１１３とを備え、アプリケーション１１１（図２では「ＡＰＰ」と表記）及びＨＳＳ１１２のそれぞれの機能がコアにより実行される。

以下、ＡＰＰ１１１及びＨＳＳ１１２から認識される１つのストレージボリュームをＬＵＮ（Logical Unit Number）と表記する。さらに、ＬＵＮを予め決められたサイズで分割した１単位（単位領域）をサブＬＵＮ（ｓｕｂ−ＬＵＮ）と表記する。サブＬＵＮのサイズは、例えば、ＭＢ（MegaByte）〜ＧＢ（GigaByte）のオーダで適宜変更して実施することができる。サブＬＵＮはセグメントと称されてもよい。

ＡＰＰ１１１は、ＭＣ１１３による制御下で、ＤＲＡＭ１２０又はＰＭ１３０に対して、例えばサブＬＵＮ単位でアクセスを行なう。ＨＳＳ１１２は、ＤＲＡＭ１２０とＰＭ１３０との間で、例えばサブＬＵＮ単位でデータの置換を行なう。ＭＣ１１３は、ＡＰＰ１１１及びＨＳＳ１１２からＤＲＡＭ１２０及びＰＭ１３０へのアクセスを制御する。

図２の例では、ＡＰＰ１１１は、ＤＲＡＭ１２０のサブＬＵＮ１２０ａ、及び、ＰＭ１３０のサブＬＵＮ１３０ａにアクセスを行なう。ＭＣ１１３は、図２の例ではＡＰＰ１１１によるアクセスを制御すればよいため、サーバ１００では、ＡＰＰ１１１は遅延なくＤＲＡＭ１２０及びＰＭ１３０の各々にアクセスを行なうことができる。

図３は、ＤＲＡＭ１２０及びＰＭ１３０に対して、ＡＰＰ１１１によるアクセスと、ＨＳＳ１１２によるデータ置換とが発生した場合を説明する図である。

図３の例では、ＨＳＳ１１２は、ＤＲＡＭ１２０のサブＬＵＮ１２０ｂから、ＰＭ１３０のサブＬＵＮ１３０ｂにデータの置換（例えば移動）を行なう。図３に示すように、ＡＰＰ１１１によるＤＲＡＭ１２０及びＰＭ１３０へのアクセスと、ＨＳＳ１１２によるＤＲＡＭ１２０及びＰＭ１３０へのアクセスは、いずれもＭＣ１１３を経由する。

このため、ＨＳＳ１１２によるデータの置換量が増加すると、ＡＰＰ１１１によるアクセスの遅延が増加することになる。ＨＳＳ１１２は、ＤＲＡＭ１２０及びＰＭ１３０におけるアクセス状況とは無関係にデータ置換を実行するためである。上述したように、ＰＭ１３０は、ＤＲＡＭ１２０と比較して、処理性能、特に書込性能が低い（例えば１０分の１程度である）ため、ＡＰＰ１１１によるアクセスの遅延の増加が顕著となる。

このように、ＡＰＰ１１１によるＤＲＡＭ１２０又はＰＭ１３０へのアクセスと、ＨＳＳ１１２によるＤＲＡＭ１２０又はＰＭ１３０へのアクセスとが並行して実行されると、ＭＣ１１３において処理の競合が発生する場合がある。この場合、ＭＣ１１３での処理時間（処理遅延）が増加し、ＣＰＵ１１０のメモリアクセス性能が低下する可能性がある。

従って、同一のＭＣ１１３によりアクセスが制御されるＤＲＡＭ１２０及びＰＭ１３０に対する、ＡＰＰ１１１からのアクセスとＨＳＳ１１２からのアクセスとが競合しないように制御する手法が望まれる。

そこで、一実施形態では、ＡＰＰ１１１からのメモリアクセス性能を損なうことなく、ＤＲＡＭ１２０とＰＭ１３０との間でデータの移動を行なう手法を説明する。

〔１−２〕一実施形態のハードウェア構成例
図４は、一実施形態に係るサーバ１のハードウェア（ＨＷ）構成例を示すブロック図である。サーバ１は情報処理装置の一例である。情報処理装置としては、サーバに代えて、例えば、ＰＣ、メインフレーム等の種々のコンピュータが挙げられる。サーバ１は、ＨＷ構成として、例示的に、プロセッサ１ａ、メモリ１ｂ、記憶部１ｃ、ＩＦ（Interface）部１ｄ、ＩＯ（Input / Output）部１ｅ、及び、読取部１ｆを備えてよい。

プロセッサ１ａは、種々の制御や演算を行なう演算処理装置の一例である。プロセッサ１ａは、サーバ１内の各ブロックとバス１ｉで相互に通信可能に接続されてよい。一実施形態において、プロセッサ１ａは、複数のプロセッサ（例えば複数のＣＰＵ）を含むマルチプロセッサであってよい。また、複数のプロセッサの各々は、複数のプロセッサコアを有するマルチコアプロセッサであってよい。

図５は、一実施形態に係るサーバ１のプロセッサ１ａ及びメモリ１ｂに着目したＨＷ構成例を示すブロック図である。図５に例示するように、図４に示すプロセッサ１ａは、１以上（図５の例では１つ）のプロセッサ２であってよい。プロセッサ２は、複数のコア（「Ｃ」と表記）２ａ、及び、ＭＣ２ｂを備えてよい。

ＭＣ２ｂは、１以上（図５の例では３つ）のＤＲＡＭ３、及び、１以上（図５の例では３つ）のＰＭ４と、メモリチャネル２ｃを介して接続され、ＤＲＡＭ３及びＰＭ４の双方を管理する。例えば、ＭＣ２ｂは、メモリチャネル２ｃ−１を介して、ＤＲＡＭ＃０及びＰＭ＃０のセットと縦続接続（カスケード接続）される。同様に、ＭＣ２ｂは、メモリチャネル２ｃ−２を介して、ＤＲＡＭ＃１及びＰＭ＃１のセットと縦続接続され、メモリチャネル２ｃ−３を介して、ＤＲＡＭ＃２及びＰＭ＃２のセットと縦続接続される。

ＭＣ２ｂは、各メモリチャネル２ｃのＤＲＡＭ３及びＰＭ４のそれぞれに、互いに異なるアドレス範囲を対応付けて、ＤＲＡＭ３及びＰＭ４に対するアクセスを制御してよい。例えば、ＭＣ２ｂは、コア２ａから指定されたメモリアドレスに応じて、ＤＲＡＭ３及びＰＭ４で共有されるメモリチャネル２ｃを介して、ＤＲＡＭ３又はＰＭ４に択一的にアクセスしてよい。

なお、プロセッサ１ａとしては、ＣＰＵに代えて、ＭＰＵ、ＧＰＵ、ＡＰＵ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ等の集積回路（ＩＣ：Integrated Circuit）が用いられてもよい。ＭＰＵはMicro Processing Unitの略称である。ＧＰＵはGraphics Processing Unitの略称であり、ＡＰＵはAccelerated Processing Unitの略称である。ＤＳＰはDigital Signal Processorの略称であり、ＡＳＩＣはApplication Specific ICの略称であり、ＦＰＧＡはField-Programmable Gate Arrayの略称である。

図４の説明に戻り、メモリ１ｂは、種々のデータやプログラム等の情報を格納するＨＷの一例である。メモリ１ｂとしては、例えばＤＲＡＭ等の揮発性メモリ、及び、ＰＭ等の不揮発性メモリの双方が挙げられる。すなわち、一実施形態に係るサーバ１は、ＤＲＡＭ３及びＰＭ４を用いるハイブリッドストレージシステムを実現してよい。

なお、ＤＲＡＭ３は、第１メモリの一例であり、ＰＭ４は、第１メモリとは処理速度の異なる（例えば低速である）第２メモリの一例である。

記憶部１ｃは、種々のデータやプログラム等の情報を格納するＨＷの一例である。記憶部１ｃとしては、例えばＳＳＤ（Solid State Drive）等の半導体ドライブ装置、ＨＤＤ（Hard Disk Drive）等の磁気ディスク装置、不揮発性メモリ等の各種記憶装置が挙げられる。不揮発性メモリとしては、例えば、フラッシュメモリ、ＳＣＭ（Storage Class Memory）、ＲＯＭ（Read Only Memory）等が挙げられる。

また、記憶部１ｃは、サーバ１の各種機能の全部若しくは一部を実現するプログラム１ｇを格納してよい。例えば、サーバ１のプロセッサ１ａは、記憶部１ｃに格納されたプログラム１ｇ（情報処理プログラム）をメモリ１ｂに展開して実行することにより、処理部５（図６参照）又は階層ストレージ制御装置１０（図１１参照）の機能を実現できる。

ＩＦ部１ｄは、図示しないネットワークとの間の接続及び通信の制御等を行なう通信ＩＦの一例である。例えば、ＩＦ部１ｄは、インフィニバンド（登録商標）、イーサネット（登録商標）等のＬＡＮ（Local Area Network）、或いは、光通信（例えばＦＣ（Fibre Channel：ファイバチャネル））等に準拠したアダプタを含んでよい。例えば、プログラム１ｇは、当該通信ＩＦを介して、ネットワークからサーバ１にダウンロードされ、記憶部１ｃに格納されてもよい。

ＩＯ部１ｅは、マウス、キーボード、又は操作ボタン等の入力部、並びに、タッチパネルディスプレイ、ＬＣＤ（Liquid Crystal Display）等のモニタ、プロジェクタ、又はプリンタ等の出力部、の一方又は双方を含んでよい。

読取部１ｆは、記録媒体１ｈに記録されたデータやプログラムの情報を読み出すリーダの一例である。読取部１ｆは、記録媒体１ｈを接続可能又は挿入可能な接続端子又は装置を含んでよい。読取部１ｆとしては、例えば、ＵＳＢ（Universal Serial Bus）等に準拠したアダプタ、記録ディスクへのアクセスを行なうドライブ装置、ＳＤカード等のフラッシュメモリへのアクセスを行なうカードリーダ等が挙げられる。なお、記録媒体１ｈにはプログラム１ｇが格納されてもよく、読取部１ｆが記録媒体１ｈからプログラム１ｇを読み出して記憶部１ｃに格納してもよい。

記録媒体１ｈとしては、例示的に、磁気／光ディスクやフラッシュメモリ等の非一時的な記録媒体が挙げられる。磁気／光ディスクとしては、例示的に、フレキシブルディスク、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク、ＨＶＤ（Holographic Versatile Disc）等が挙げられる。フラッシュメモリとしては、例示的に、ＵＳＢメモリやＳＤカード等の半導体メモリが挙げられる。

上述したサーバ１のＨＷ構成は例示である。従って、サーバ１内でのＨＷの増減（例えば任意のブロックの追加や削除）、分割、任意の組み合わせでの統合、又は、バスの追加若しくは削除等は適宜行なわれてもよい。

〔１−３〕一実施形態について
まず、図６〜図１０を参照して、一実施形態に係る構成例及び動作例を簡単に説明する。図６に示すように、サーバ１は、例示的に、複数（図６では４つ）のＤＲＡＭ３、複数（図６では４つ）のＰＭ４、処理部５、チップセット６及びＳＳＤ７を備えてよい。

ＤＲＡＭ３及びＰＭ４は、それぞれ、図２に例示するＤＲＡＭ１２０及びＰＭ１３０と同様である。処理部５は、サーバ１における種々の処理を実行するものであり、図５に示すプロセッサ２により実現される機能の一例である。チップセット６は、プロセッサ２と周辺機器とを接続する。ＳＳＤ７は、チップセット６に接続され、プログラムやデータ等の種々の情報を記憶する。ＳＳＤ７は、サブＬＵＮ７ａ及び７ｂを含んでよい。

処理部５は、例示的に、ＡＰＰ５１、ＨＳＳ５２、制御部５３、及び、統計情報モニタ５４の機能を備えてよい。ＡＰＰ５１、ＨＳＳ５２及び統計情報モニタ５４は、それぞれ、図５に例示するプロセッサ２のコア２ａにより実現される機能の一例であり、制御部５３は、図５に例示するプロセッサ２のＭＣ２ｂにより実現される機能の一例である。

ＡＰＰ５１は、ＤＲＡＭ３のサブＬＵＮ３ａ及びＰＭ４のサブＬＵＮ４ａの一方又は双方にアクセスするソフトウェアであり、他のアプリケーションやＯＳとともに、アクセス部の一例である。

ＨＳＳ５２は、ＤＲＡＭ３のサブＬＵＮ３ｂと、ＰＭ４のサブＬＵＮ４ｂとの間でデータ置換を行なう。

ＤＲＡＭ３及びＰＭ４に対する、ＡＰＰ５１によるアクセスは第１アクセスの一例であり、ＨＳＳ５２によるアクセス（データの移動）は第２アクセスの一例である。なお、サブＬＵＮ３ａ、３ｂ、４ａ、４ｂは、それぞれ、図６に示す位置及び数に限られるものではない。

制御部５３は、ＤＲＡＭ３及びＰＭ４に対するアクセスを制御する。

統計情報モニタ５４は、制御部５３（例えばＭＣ２ｂ）が処理する所定時間ごとのアクセス数を監視する監視部の一例であり、制御部５３で処理される、ＤＲＡＭ３及びＰＭ４に対するメモリアクセスの数（アクセス数）をモニタする。

ＨＳＳ５２は、置換判定部５２ａを備えてよい。置換判定部５２ａは、統計情報モニタ５４を参照することで、ＤＲＡＭ３及びＰＭ４に対するアクセス数を監視し、監視の結果に基づき、ＨＳＳ５２によるデータ置換の実施（指示）タイミングを制御してよい。

例えば、置換判定部５２ａは、データ置換の要求が発生すると、統計情報モニタ５４を監視し、アクセス数が、ＤＲＡＭ３又はＰＭ４が高アクセス頻度であることを示す場合、データ置換を保留してよい。高アクセス頻度であることを示す場合とは、例えば、アクセス数が所定の閾値以上である場合である。

図７の符号Ａに示すグラフのように、制御部５３が処理するアクセス数は、時間の経過に伴い変化する。置換判定部５２ａは、アクセス数の推移を、例えば１ミリ秒間隔で監視する。図７の例では、現在時刻におけるアクセス数が、例えば所定の閾値を下回る符号Ｂで示す破線領域に含まれないため、置換判定部５２ａは、アクセス数が小さくなるまでデータ置換を保留する。

図８の符号Ｃに示すグラフのように、現在時刻におけるアクセス数が小さくなり、符号Ｂで示す破線領域に含まれるようになると、置換判定部５２ａは、アクセス数が破線領域に含まれる状態が継続する継続時間（符号Ｄ参照）を推定してよい。そして、置換判定部５２ａは、継続時間内にデータ置換が完了する場合に、データ置換を実行すると判定してよい。ＨＳＳ５２は、置換判定部５２ａがデータ置換を実行すると判定すると、置換指示を発行する。処理部５は、置換指示に応じて、制御部５３により、ＤＲＡＭ３のサブＬＵＮ３ｂからＰＭ４のサブＬＵＮ４ｂへのデータ置換を実行する。

ところで、例えば、サーバ１において、ＤＲＡＭ３及びＰＭ４に対する将来のアクセス数を純粋に予知することは困難である。しかしながら、サーバ１のシステムにおいて、同じような作業（例えば業務）が繰り返し実行される場合、ＤＲＡＭ３及びＰＭ４に対するアクセスも、同様の傾向が繰り返される場合がある。このようなアクセスの傾向を利用すると、例えば、サーバ１は、ＤＲＡＭ３及びＰＭ４に対する過去のアクセス傾向に基づき、今後の（例えば比較的近い将来の）アクセス傾向を推定することが可能となる。

そこで、一実施形態においては、ＤＲＡＭ３及びＰＭ４に対して同様のアクセス傾向が繰り返されることを想定する（例えば前提とする）。サーバ１は、例えば、このような想定の元に、ＤＲＡＭ３及びＰＭ４に対する過去のアクセスの継続時間に基づき、現在のアクセスがどの程度の期間に亘って継続し得るかを推定し、推定した継続時間に基づき、データ置換の実行タイミングを制御するのである。

なお、図９に例示するように、ＨＳＳ５２は、データ置換の要求が発生したときに、置換対象のデータをＳＳＤ７に移動させてもよい。図９の例では、ＨＳＳ５２は、ＤＲＡＭ３のサブＬＵＮ３ｂからＳＳＤ７のサブＬＵＮ７ｂへのデータの置換指示を発行する。この場合においても、置換判定部５２ａは、統計情報モニタ５４を監視し、図７及び図８を参照して説明した判定と同様の判定を行なってよい。

図１０に例示するように、ＨＳＳ５２は、置換判定部５２ａが統計情報モニタ５４の監視によりデータ置換を実行すると判定した場合、ＳＳＤ７からＤＲＡＭ３又はＰＭ４へのデータの置換指示を発行してよい。処理部５は、置換指示に応じて、制御部５３により、ＳＳＤ７のサブＬＵＮ７ｂからＰＭ４のサブＬＵＮ４ｂへのデータ置換を実行する。

このように、ＨＳＳ５２は、ＤＲＡＭ３からＰＭ４に移動するデータ、又は、ＰＭ４からＤＲＡＭ３に移動するデータ、に関する移動要求を出力する移動決定部の一例である。また、ＨＳＳ５２及び制御部５３は、移動要求に応じて置換判定部５２ａにより制御された実行タイミングでデータ移動を実行する移動実行部の一例である。さらに、置換判定部５２ａは、ＡＰＰ５１による制御部５３（ＭＣ２ｂ）を経由したＤＲＡＭ３及びＰＭ４に対する１以上のアクセスの状況に基づき、移動要求に応じた、制御部５３を経由するＤＲＡＭ３及びＰＭ４に対するデータ移動の実行タイミングを制御する移動制御部の一例である。

以上のように、一実施形態に係るサーバ１によれば、第１アクセスの状況に基づき、例えば、アクセス数が少ないことを検出したタイミングで第２アクセスの実行を制御する。換言すれば、置換判定部５２ａは、ＤＲＡＭ３及びＰＭ４に対するアクセス数が多い間は、ＤＲＡＭ３及びＰＭ４間におけるデータ転送を保留するのである。

これにより、サーバ１は、構成上で同一の記憶階層であるが性能上で互いに異なる記憶階層に属するＤＲＡＭ３及びＰＭ４に対する、ＡＰＰ５１からのアクセスとＨＳＳ５２によるデータ転送とが競合しないような制御を実現できる。従って、サーバ１は、サーバ１上でＡＰＰ５１及びＨＳＳ５２を実行する場合であっても、メモリへのアクセス状況に鑑みたデータ転送の実行タイミングの制御によって、ＡＰＰ５１の性能を損なうことなく、ＨＳＳ５２によるデータ置換を実行することができる。

〔１−４〕一実施形態の機能構成例
次に、上述した一実施形態に係るサーバ１の詳細について説明する。図１１は、一実施形態に係るサーバ１の機能構成例を示すブロック図である。サーバ１は、階層ストレージ装置の一例である。図１１に示すように、サーバ１は、一実施形態に係るアクセス制御に関する機能に着目すると、例示的に、階層ストレージ制御装置１０、ＤＲＡＭ３、及び、ＰＭ４を備えてよい。

ＤＲＡＭ３及びＰＭ４は、それぞれ、記憶領域に種々のデータ（プログラムを含む）を記憶してよい。ＤＲＡＭ３及びＰＭ４は、以下の第１及び第２の動作モードのいずれの動作モードとして動作してもよく、或いは、双方の動作モードにより動作してもよい。

第１の動作モードは、ＡＰＰ等のプログラムを少なくともＤＲＡＭ３の記憶領域（プログラム領域）に配置し、データをＰＭ４の記憶領域の少なくとも一部（ストレージ領域）に配置する動作モードである。第２の動作モードは、ＤＲＡＭ３をキャッシュとして利用し、ＰＭ４を主記憶装置（メモリ）として利用する動作モードである。

ＤＲＡＭ３及びＰＭ４の各々は、サブＬＵＮ（単位領域）のデータを格納可能な記憶領域を含んでよい。階層ストレージ制御装置１０は、サブＬＵＮ単位で、ＤＲＡＭ３とＰＭ４との間のデータ置換（換言すれば、領域移動）を制御してよい。

なお、図１１では、サーバ１がＤＲＡＭ３及びＰＭ４を１つずつ備えるものとしているが、これに限定されるものではなく、図５及び図６に例示するように、ＤＲＡＭ３及びＰＭ４をそれぞれ複数備えてもよい。

階層ストレージ制御装置１０は、サーバ１における種々の処理を実行する。階層ストレージ制御装置１０は、階層ストレージ装置としてのサーバ１における処理部５（図６参照）の一例であって、図５に示すプロセッサ２により実現される機能の一例である。図６に示すように、階層ストレージ制御装置１０は、例示的に、階層管理部１１、階層ドライバ１２、ＤＩＭＭドライバ１３、ＮＶＭ（Non Volatile Memory）ドライバ１４、ＡＰＰ１５、及び、統計情報モニタ１６の機能を備えてよい。

一実施形態においては、階層ストレージ制御装置１０は、例えば、Ｌｉｎｕｘ（登録商標） ｄｅｖｉｃｅ−ｍａｐｐｅｒの機能を用いるものとする。ｄｅｖｉｃｅ−ｍａｐｐｅｒがＤＲＡＭ３及びＰＭ４をサブＬＵＮ単位で監視し、サブＬＵＮのデータをＤＲＡＭ３及びＰＭ４間で移動することでＩＯアクセス（以下、単に「アクセス」と表記する場合がある）を処理する。ｄｅｖｉｃｅ−ｍａｐｐｅｒはコンピュータプログラムとして実装されてよい。

階層管理部１１及びＡＰＰ１５は、例えば、ユーザ空間で実行されるプログラムとして実現されてよい。階層ドライバ１２、ＤＩＭＭドライバ１３、ＮＶＭドライバ１４及び統計情報モニタ１６は、例えば、ＯＳ空間で実行されるプログラムとして実現されてよい。

階層ドライバ１２は、ＡＰＰ１５からのＤＲＡＭ３又はＰＭ４に対するＩＯ要求をＤＩＭＭドライバ１３又はＮＶＭドライバ１４に振り分け、ＤＩＭＭドライバ１３又はＮＶＭドライバ１４からのＩＯレスポンスをユーザに返す。

階層ドライバ１２は、移動指示部１１ｄからサブＬＵＮ移動指示（セグメント移動指示）を受け取ると、ＤＲＡＭ３又はＰＭ４の移動対象の単位領域に記憶されたデータをＰＭ４又はＤＲＡＭ３に移動する移動処理を実行する。なお、階層ドライバ１２によるＤＲＡＭ３−ＰＭ４間のデータ移動は、既知の手法により実現することができ、その説明は省略する。

ＤＩＭＭドライバ１３は、階層ドライバ１２からの指示に基づいてＤＲＡＭ３へのアクセスを制御する。ＮＶＭドライバ１４は、階層ドライバ１２からの指示に基づいてＰＭ４へのアクセスを制御する。階層ドライバ１２、ＤＩＭＭドライバ１３、及び、ＮＶＭドライバ１４は、図６に示す制御部５３の一例であり、図２に示すＭＣ２ｂにより実現される機能の一例である。

ＡＰＰ１５は、図６に示すＡＰＰ５１の一例であり、ＤＲＡＭ３又はＰＭ４に対して、サブＬＵＮ単位でアクセスを行なってよい。なお、ＡＰＰ１５は、例えば、ネットワーク（図示省略）を介してサーバ１に接続された他のコンピュータ、例えばクライアントＰＣからの要求に応じて、ＤＲＡＭ３又はＰＭ４へのアクセスを行なってもよい。

統計情報モニタ１６は、監視部の一例であり、制御部５３（例えばＭＣ２ｂ）、例えば、階層ドライバ１２、又は、ＤＩＭＭドライバ１３及びＮＶＭドライバ１４で処理される、ＤＲＡＭ３及びＰＭ４に対するメモリアクセスの数（アクセス数）をモニタする。メモリアクセスは、ＡＰＰ１５や他のアプリケーション、ＯＳ等の種々のアクセス元によるＤＲＡＭ３及びＰＭ４に対するアクセスを含んでよい。換言すれば、ＡＰＰ１５を含むアプリケーションやＯＳは、ＤＲＡＭ３及びＰＭ４にアクセスするアクセス部の一例である。

例えば、統計情報モニタ１６は、制御部５３が実行する、ＤＲＡＭ３及びＰＭ４に対するアクセス処理を計数するカウンタを用いて、アクセス数を計数してもよい。また、統計情報モニタ１６は、計数したアクセス数をモニタ結果として格納するレジスタ等の記憶領域を含んでよい。モニタ結果としてのアクセス数は、所定時間、例えば一定時間間隔（Ｔ）ごとにリセット（初期化）可能であってよい。なお、（Ｔ）は、例えば、１ミリ秒程度の時間間隔であってよい。

階層管理部１１は、図６に示すＨＳＳ５２の一例である。階層管理部１１は、サブＬＵＮに対するＩＯアクセスを分析することで、ＤＲＡＭ３及びＰＭ４間でデータを移動させるサブＬＵＮの特定（移動候補抽出）、及び、移動タイミングの制御を行なってよい。また、階層管理部１１は、ＤＲＡＭ３からＰＭ４に対して、又は、ＰＭ４からＤＲＡＭ３に対して、制御した移動タイミングにおいて、サブＬＵＮのデータを移動させてよい。

図１１に示すように、階層管理部１１は、例示的に、データ収集部１１ａ、ワークロード分析部１１ｂ、データ置換判定部１１ｃ、及び、移動指示部１１ｄの機能を備えてよい。

データ収集部１１ａは、ＤＲＡＭ３及びＰＭ４に対するＩＯアクセスの情報（ＩＯアクセス情報）を収集する。例えば、データ収集部１１ａは、Ｌｉｎｕｘ（登録商標）のｂｌｋｔｒａｃｅを用いてＤＲＡＭ３及びＰＭ４についてトレースされたＩＯの情報を所定間隔（例えば１分間隔）で収集する。データ収集部１１ａは、ＩＯトレースにより、例えばｔｉｍｅｓｔａｍｐ、ＬＢＡ（Logical Block Addressing）、ｒ／ｗ（read / write）、ｌｅｎｇｔｈ等の情報を採取する。ＬＢＡからはサブＬＵＮ ＩＤを求めることができる。

ｂｌｋｔｒａｃｅは、ブロックＩＯレベルでのＩＯをトレースするコマンドである。トレースされたＩＯアクセスの情報は、トレース情報と称されてもよい。なお、データ収集部１１ａは、ｂｌｋｔｒａｃｅに代えて、ディスクＩＯの利用状況を確認するコマンドであるｉｏｓｔａｔ等の他の手法を用いてＩＯアクセス情報を収集してもよい。ｂｌｋｔｒａｃｅ及びｉｏｓｔａｔはＯＳ空間で実行されてよい。なお、ＩＯアクセス情報は、ＡＰＰ１５や他のアプリケーション、ＯＳ等の種々のアクセス元によるＤＲＡＭ３及びＰＭ４に対するＩＯアクセスの情報を含んでよい。

データ収集部１１ａは、収集した情報に基づいて、サブＬＵＮごとのＩＯアクセス数を集計する。データ収集部１１ａは、一定時間間隔（ｔ）ごとにサブＬＵＮ単位でＩＯアクセスに関する情報を収集する。例えば、階層管理部１１が１分間隔でサブＬＵＮの移動判定を行なう場合には、この一定時間間隔（ｔ）は１分に設定される。

ワークロード分析部１１ｂは、データ収集部１１ａによって収集されたＩＯアクセス情報に基づき、ＤＲＡＭ３又はＰＭ４におけるデータの移動元となるサブＬＵＮを選択し、選択したサブＬＵＮに関する情報を含む置換問合せをデータ置換判定部１１ｃに渡す。置換問合せは、移動要求の一例である。サブＬＵＮに関する情報は、例えば、置換（移動）の対象となるサブＬＵＮ（換言すれば、領域）の先頭アドレスの情報と、置換対象のデータサイズの情報とを含んでよい。

例えば、ワークロード分析部１１ｂは、ＩＯアクセス情報に基づき、ＩＯアクセス集中やＩＯアクセス集中の終息の検出及び監視を行ない、検出されたＩＯアクセス集中に関する情報をデータベース（ＤＢ）（図示省略）に蓄積する。

ここで、ＩＯアクセス集中とは、例えば、ＤＲＡＭ３及び／又はＰＭ４の全記憶容量の所定％（例えば、０．１％程度〜数％）までの範囲領域に全ＩＯアクセスの半分以上が集まった状態をいう。ＩＯアクセス集中の終息とは、例えば、今までＩＯアクセスが集中していた範囲領域に関して、ＩＯアクセス数が、上述した閾値未満となった状態をいう。

ワークロード分析部１１ｂは、ＤＢに蓄積した情報に基づきワークロードを分析し、ワークロードに応じて、ＤＲＡＭ３−ＰＭ４間におけるデータ置換の要否、及び、データ置換を行なう場合は置換するデータ（換言すればサブＬＵＮ）に関する情報を決定する。なお、「ワークロード」は、サーバ１の処理（作業）負荷やリソースの利用状況を示す情報（例えば指標）であり、ＡＰＰ１５やクライアントからのＩＯアクセスの傾向に相関のある（例えばＩＯアクセスの傾向に応じて変化する）情報である。

例えば、ワークロード分析部１１ｂは、ＰＭ４においてＩＯアクセスが集中発生する領域のデータを、アクセス速度がより高速であるＤＲＡＭ３に移動させると判定することで、ＩＯアクセスの集中による性能低下を抑制する。また、例えば、ワークロード分析部１１ｂは、ＩＯアクセスの頻度が小さい領域、例えばＩＯアクセス集中が終息する領域のデータを、アクセス速度がより低速であるＰＭ４に移動させると判定することで、高速なＤＲＡＭ３の効率的な利用を図ることができる。

このように、ワークロード分析部１１ｂは、ＤＲＡＭ３からＰＭ４に移動するデータ、又は、ＰＭ４からＤＲＡＭ３に移動するデータ、に関する移動要求を出力する移動決定部の一例である。

移動指示部１１ｄは、後述するデータ置換判定部１１ｃ（判定処理部２６）からのデータ置換指示に従って、階層ドライバ１２に、選択されたサブＬＵＮのデータの、ＤＲＡＭ３からＰＭ４への移動、又は、ＰＭ４からＤＲＡＭ３への移動を指示する。

このように、移動指示部１１ｄ、階層ドライバ１２、ＤＩＭＭドライバ１３及びＮＶＭドライバ１４は、データ置換判定部１１ｃにより制御された実行タイミング、例えばデータ置換判定部１１ｃからデータ置換指示を受信したタイミングでデータ移動を実行する移動実行部の一例である。

データ収集部１１ａ、ワークロード分析部１１ｂ及び移動指示部１１ｄの各機能の少なくとも一部は、既知の種々の手法により実現可能である。例えば、これらの機能の少なくとも一部として、上記特許文献３に記載されたデータ収集部１１ａ、ワークロード分析部１１ｂ及び移動指示部１１ｃの機能が採用されてもよい。

データ置換判定部１１ｃは、図６に示す置換判定部５２ａ、換言すれば移動制御部の一例であり、ワークロード分析部１１ｂから受け取る置換問合せ、換言すればデータ置換の要求に基づき、データ置換の実行タイミングを制御する。例えば、データ置換判定部１１ｃは、算出部２０及び判定処理部２６を備えてよい。

算出部２０は、判定処理部２６による判定に用いられる情報を算出する。例えば、算出部２０は、統計情報モニタ１６からＩＯアクセス数を、例えば一定時間間隔（Ｔ）ごとに受信し、ＩＯアクセス数に基づき、以下のように、分布表２３、閾値２４及び平均データ置換速度２５の情報を算出する。なお、分布表２３、閾値２４及び平均データ置換速度２５は、ＤＲＡＭ３又はＰＭ４等のメモリの記憶領域に、ＤＢ、配列又はテーブル等の種々の形式で格納されてもよい。

判定処理部２６は、算出部２０が算出した情報に基づき、置換問合せにおいて要求されたサブＬＵＮの置換の実行タイミングを制御する。例えば、判定処理部２６は、データ置換で移動されるデータ量が、移動可能データ量以下である場合、移動指示部１１ｃにデータ置換の実行を指示してよい。なお、移動可能データ量は、一定時間間隔（Ｔ）ごとのＡＰＰ１５による１以上のアクセス数が閾値（Ｅ）未満である状態が継続すると推定される継続時間内に、ＤＲＡＭ３とＰＭ４との間で移動可能なデータ量の一例である。閾値（Ｅ）は、算出部２０により算出されてよい。

ここで、上述したように、一実施形態においては、ＤＲＡＭ３及びＰＭ４に対して同様のアクセス傾向が繰り返されることを想定する。従って、以下の説明では、例えば、サーバ１の運用システムのワークロードにおいて、ＤＲＡＭ３及びＰＭ４に対する直近のアクセス傾向が継続する場合がある、という前提条件を考慮する。

算出部２０が算出する分布表２３は、ＤＲＡＭ３及びＰＭ４に対する一定時間間隔（Ｔ）ごとのＩＯアクセス数が連続して閾値（Ｅ）を下回った回数（連続数）を記録した情報である。換言すれば、分布表２３は、閾値（Ｅ）を下回ったＩＯアクセスが継続する継続時間の統計値である。

例えば、判定処理部２６は、直近の複数の統計値を用いて、現在発生している、閾値（Ｅ）を下回るアクセスが、これからどの程度の期間に亘って継続するのかを示す「残り継続数」を推定する。残り継続数とは、現在を起点として、現在発生している、閾値（Ｅ）を下回るアクセスが継続する回数を意味する。

残り継続数を推定できれば、継続数が１回の場合の継続時間（一定時間間隔（Ｔ）；所定期間）が決まっているため、判定処理部２６は、残り継続時間を推定することができる。また、ＤＲＡＭ３とＰＭ４との間における平均データ置換速度、換言すれば、単位時間当たりのデータの移動可能量は、実測値又は仕様等から得られるため、判定処理部２６は、残り継続時間及び平均データ置換速度から、移動可能データ量を算出できる。なお、平均データ置換速度は、算出部２０により算出されてよい。

以上のように、判定処理部２６は、分布表２３に基づき算出した移動可能データ量と、移動指示に係るデータ量とを比較し、データ量が移動可能データ量以下である場合、移動指示部１１ｃにデータ置換の実行を指示するのである。

以下、算出部２０及び判定処理部２６の詳細を説明する。まず、算出部２０による分布表２３、閾値２４及びデータ置換速度２５の算出手法の一例を説明する。

（分布表２３の算出例）
算出部２０は、一定時間間隔（Ｔ）ごとのＩＯアクセス数が連続して閾値（Ｅ）を下回った回数（連続数）を回数ＤＢ２１に蓄積する。閾値（Ｅ）は、閾値２４として算出される値である。閾値（Ｅ）の初期値は、一定時間間隔（Ｔ）に応じて設定されてよい。

例えば、算出部２０は、連続数（Ｃ）の初期値を０として、一定時間間隔（Ｔ）ごとに、入力されたＩＯアクセス数が閾値（Ｅ）を下回っていた場合、連続数（Ｃ）に１を加算する。一方、算出部２０は、ＩＯアクセス数が閾値（Ｅ）以上の場合、連続数（Ｃ）の値を回数ＤＢ２１に書き込み、連続数（Ｃ）を０に初期化する。

そして、算出部２０は、回数ＤＢ２１に蓄積された連続数（Ｃ）のデータ数が所定個数（Ｌ）に達した場合に、分布表２３を作成する。例えば、算出部２０は、連続数（Ｃ）のデータ数が所定個数（Ｌ）に達した場合に、連続数（Ｃ）の値ごとに回数ＤＢ２１に蓄積された連続数（Ｃ）のデータ数（個数）を集計して、分布表２３を作成し、回数ＤＢ２１のデータをクリアする。所定個数（Ｌ）は、数十から数百或いは数千まで程度の値であってよい。

図１２は、分布表２３の一例を示す図である。図１２に示すように、分布表２３は、例示的に、連続数（Ｃ）、及び、サンプリング数の項目を含んでよい。例えば、図１２の例では、連続数（Ｃ）＝１として回数ＤＢ２１に蓄積されたデータ数が１００個であり、連続数（Ｃ）＝２として回数ＤＢ２１に蓄積されたデータ数が７７個であることを示す。このように、図１２の例では、１回連続して閾値２４を下回ったアクセスの回数から、１５回連続して閾値２４を下回ったアクセスの回数までの各回数が、判定処理部２６による判定に利用される分布表２３にサンプル数として蓄積される。

以上のように、算出部２０は、一定時間間隔（Ｔ）ごとのアクセス数が１以上の一定時間間隔（Ｔ）に亘って連続して閾値２４を下回った回数を、連続した回数である連続数（Ｃ）と対応付けて集計する集計部の一例である。

（閾値２４の算出例）
算出部２０は、入力されたＩＯアクセス数を、タイムスタンプとともにアクセス数ＤＢ２２に蓄積する。

そして、算出部２０は、分布表２３の生成タイミングで、換言すれば、連続数（Ｃ）のデータ数が所定個数（Ｌ）に達した場合に、閾値２４を算出する。

例えば、算出部２０は、アクセス数ＤＢ２２に蓄積されたデータ（アクセス数）を全て読み出し、アクセス数の四分位数を算出する。アクセス数の四分位数は、アクセス数の分布を示す情報の一例である。算出部２０は、算出した四分位数のうちの第一四分位数（下から２５％）を閾値（Ｅ）に決定し、閾値２４を更新する。また、算出部２０は、アクセス数ＤＢ２２のデータをクリアする。

このように、算出部２０は、アクセス数の分布に基づき、ＡＰＰ１５への影響が少ないポイントを閾値（Ｅ）に決定する。

（平均データ置換速度２５の算出例）
算出部２０は、ＤＲＡＭ３−ＰＭ４間で実行されたデータ置換におけるデータ置換速度（データ移動速度）を取得する。例えば、算出部２０は、データ置換速度を、図１１に示すように移動指示部１１ｄから取得してもよい。或いは、算出部２０は、トレース情報に基づきデータ収集部１１ａにより算出されたデータ置換速度をデータ収集部１１ａから取得してもよいし、階層ドライバ１２から取得してもよい。

例えば、算出部２０は、データ置換速度を図示しないＤＢに蓄積し、ＤＢに蓄積されたデータ置換速度のデータ数（個数）が所定個数（Ｚ）に達した場合に、ＤＢに蓄積されたデータ置換速度の平均値を算出して、平均データ置換速度２５を更新してよい。所定個数（Ｚ）は、数十から数百或いは数千まで程度の値であってよい。

以上のように、算出部２０は、分布表２３、閾値２４及び平均データ置換速度２５を算出する。

判定処理部２６は、算出部２０により算出された情報と、データ置換により移動されるデータ量とに基づき、ＡＰＰ１５による１以上のアクセスの状況が、当該１以上のアクセスと、データ移動と、の実行によるＭＣ２ｂでのアクセス競合を抑制するための条件を満たす場合、移動指示部１１ｄにデータ移動の実行を指示する。判定処理部２６は、図１１に例示するように、受付部２７、判定部２８及び推定部２９を備えてよい。

受付部２７は、統計情報モニタ１６からＩＯアクセス数の情報を受け取る。また、受付部２７は、ワークロード分析部１１ｂから置換問合せを受け付けると、置換問合せを判定部２８に渡し、算出部２０が算出した分布表２３、閾値２４及び平均データ置換速度２５に基づく置換判定処理を指示する。

判定部２８は、置換判定処理の指示に応じてデータ置換を行なうか否かを判定する。例えば、判定部２８は、ＭＣ２ｂでのアクセス競合を抑制するための条件として、データ移動で移動されるデータ量（Ｍ）が、移動可能データ量（Ｋ）以下であること、を検出した場合に、データ置換を行なうと判定する。

例えば、判定部２８は、連続数（Ｃ）が０よりも大きい場合に、推定部２９に対して、現在の連続数（Ｃ）に基づき残り連続数（Ｊ）を推定させ、推定結果と、平均データ置換速度２５とに基づき、移動可能データ量（Ｋ）を算出してよい。

判定部２８は、例えば、回数ＤＢ２１を参照することで、連続数（Ｃ）を取得してもよいし、或いは、算出部２０と同様の手法により、統計情報モニタ１６から入力されるＩＯアクセス数に基づき連続数（Ｃ）を取得（更新）してもよい。

推定部２９は、判定部２８から入力される現在の連続数（Ｃ）と、分布表２３とに基づいて、残り継続数（Ｊ）を推定（算出）し、推定した残り継続数（Ｊ）を判定部２８に通知する。このように、推定部２９は、現在の連続数（Ｃ）の監視結果を、図１２に示す分布表２３の情報と照らし合わせることで、残り継続数（Ｊ）を推定する。

例えば、現在の連続数Ｃ＝２である場合、図１２に示す分布表２３において、連続数Ｃ＝２の時点は既に過ぎてしまっている。そこで、推定部２９は、分布表２３における連続数Ｃ＝３以降のデータを用いて、現在のＩＯアクセスが後どれだけの期間に亘って継続するのかを推定する。

以下の説明において、判定部２８から入力される現在の連続数（Ｃ）を連続数（Ｃ２）と表記する。例えば、現在の連続数Ｃ＝２である上記の例の場合、Ｃ２＝２と表記する。なお、Ｃ２＝０は、アクセス数が閾値（Ｅ）を上回っている状態（残り継続数（Ｊ）を推定できない状態）を意味する。

図１３は、残り連続数（Ｊ）の推定手法の一例を示す図である。図１３には、Ｃ２＝２の場合を示す。例えば、推定部２９は、分布表２３の内容に、連続数（Ｃ）から連続数（Ｃ２）を減算した（Ｃ３）の項目、及び、サンプリング数（Ｓ）に（Ｃ３）を乗算した（Ｓ×Ｃ３）の項目、を追加した残り継続数算出テーブルを生成する。（Ｃ３）は、判定部２８から連続数（Ｃ２）を入力された時点で既に連続していた分を連続数（Ｃ）から控除する（対象外とする）ために求められる。すなわち、連続数Ｃ３＝Ｃ−Ｃ２となる。

そして、推定部２９は、残り継続数算出テーブルのうち、（Ｃ３）が０以下のエントリは使用せず、（Ｃ３）が１以上のエントリを対象として、（Ｓ×Ｃ３）の総和から、（Ｃ３）の総和を除算することで、残り継続数（推定値）（Ｊ）を算出してよい。図１３の例では、推定部２９は、（Ｓ×Ｃ３）の総和として３０＋６４＋・・・＋０＝１１０２を算出し、（Ｃ３）の総和として１＋２＋・・・＋１３＝９１を算出し、（Ｓ×Ｃ３）の総和／（Ｃ３）の総和＝１１０２／９１＝１２．１を残り継続数（Ｊ）として算出する。

このように、推定部２９は、現在の連続数（Ｃ３）が今後どの程度継続するかを示す残り継続数（Ｊ）を、直前のサーバ１の利用形態に基づく分布表２３における、連続数Ｃ３＝１以降の連続数（Ｃ）の平均を算出することで求めることができる。換言すれば、推定部２９は、同様のアクセス傾向が繰り返されるワークロードにおける過去のアクセス傾向に基づく「確率」を用いることで、現在の連続数（Ｃ３）が今後連続する可能性の高い回数である残り継続数（Ｊ）を推定する。

以上のように、推定部２９は、直近のアクセス数の連続数（Ｃ２）と、算出部２０による集計の結果である分布表２３とに基づき、直近のアクセス数が閾値２４未満である状態が継続する継続数（Ｊ）を推定する。

判定部２８は、平均データ置換速度２５、推定部２９により推定された残り継続数（Ｊ）、及び、ＩＯアクセス数が入力される時間間隔である一定時間間隔（Ｔ）に基づき、残り継続数（Ｊ）の間に置換できるデータ量（Ｋ）を算出する。

平均データ置換速度２５を（Ｉ）とすると、判定部２８は、例えば、（Ｉ）×（Ｊ）×（Ｔ）を算出することで、データ量（Ｋ）を算出してよい。（Ｊ）×（Ｔ）は、アクセス数が継続して少ないと推定された推定時間であり、ＤＲＡＭ３及びＰＭ４に対する１以上の第１アクセスの所定時間（Ｔ）におけるアクセス数が閾値２４未満である状態が継続すると推定される期間（継続時間）の一例である。データ量（Ｋ）は、当該推定時間内に最大で置換可能なデータ量（最大データ置換量）である。換言すれば、データ量（Ｋ）は、ＤＲＡＭ３及びＰＭ４に対する１以上の第１アクセスの所定時間（Ｔ）におけるアクセス数が閾値２４未満である状態が継続すると推定される期間内にＤＲＡＭ３とＰＭ４との間で移動可能な移動可能データ量の一例である。

そして、判定部２８は、データ量（Ｋ）がデータ置換量（Ｍ）以上である場合に、データ置換を実行すると判定し、移動指示部１１ｄに対して、置換するサブＬＵＮに関する情報（アドレス及びサイズの情報）を含む置換指示を発行する。一方、データ量（Ｋ）がデータ置換量（Ｍ）未満の場合には、判定部２８は、置換指示の発行を保留し、次のＩＯアクセス数の受信（次の（Ｔ）の到来）まで待機する。なお、データ置換量（Ｍ）は、置換するサブＬＵＮのデータ量（例えばサブＬＵＮ数×１サブＬＵＮのサイズ）である。

以上のように、階層管理部１１では、ＩＯアクセス数に基づき、データ置換を行なうタイミングを制御することで、ＡＰＰ１５からのアクセスと階層管理部１１によるデータ転送とが競合しないような制御を実現できる。従って、サーバ１は、サーバ１上でＡＰＰ１５及び階層管理部１１を実行する場合であっても、メモリへのアクセス状況に鑑みたデータ転送の実行タイミングの制御によって、ＡＰＰ１５の性能を損なうことなく、ＨＳＳによるデータ置換を実行することができる。

〔１−５〕動作例
次に、図１４〜図１９を参照して、上述の如く構成された一実施形態に係るサーバ１の動作例を説明する。以下、図１４〜図１６を参照して、階層管理部１１（データ置換判定部１１ｃ）の算出部２０による分布表２３、閾値２４及び平均データ置換速度２５の算出処理の動作例を説明し、図１７〜図１９を参照して、判定処理部２６の動作例を説明する。

〔１−５−１〕分布表作成処理の動作例
まず、図１４を参照して、分布表２３の作成処理の動作例を説明する。図１４に例示するように、算出部２０は、連続数（Ｃ）、及び、データ数（ＮＯＤ：NumOfData）をそれぞれ０に初期化し（ステップＡ１）、新たなアクセス数の入力を待ち受ける（ステップＡ２、ステップＡ２でＮＯ）。

統計情報モニタ１６から新たなアクセス数が入力されると（ステップＡ２でＹＥＳ）、算出部２０は、入力されたアクセス数が閾値（Ｅ）を下回った否かを判定する（ステップＡ３）。アクセス数が閾値（Ｅ）を下回った場合（ステップＡ３でＹＥＳ）、算出部２０は、連続数（Ｃ）に１を加算し（ステップＡ４）、処理がステップＡ２に移行する。

アクセス数が閾値（Ｅ）を下回らない場合（ステップＡ３でＮＯ）、換言すれば、アクセス数が閾値（Ｅ）以上である場合、算出部２０は、連続数（Ｃ）の値を回数ＤＢ２１に書き込む。また、算出部２０は、連続数（Ｃ）を０に初期化し、データ数（ＮＯＤ）に１を加算して（ステップＡ５）、処理がステップＡ６に移行する。

ステップＡ６において、算出部２０は、データ数（ＮＯＤ）が所定個数（Ｌ）以上か否かを判定する。データ数（ＮＯＤ）が所定個数（Ｌ）以上ではない場合（ステップＡ６でＮＯ）、処理がステップＡ２に移行する。データ数（ＮＯＤ）が所定個数（Ｌ）以上である場合（ステップＡ６でＹＥＳ）、算出部２０は、回数ＤＢ２１に蓄積した連続数（Ｃ）を読み出し、連続数（Ｃ）ごとの個数を集計して分布表２３を作成する（ステップＡ７：図１２参照）。

そして、算出部２０は、回数ＤＢ２１をクリアし、データ数（ＮＯＤ）を０に初期化して（ステップＡ８）、処理がステップＡ２に移行する。

〔１−５−２〕閾値算出処理の動作例
次に、図１５を参照して、閾値２４の算出処理の動作例を説明する。図１５に例示するように、算出部２０は、新たなアクセス数の入力を待ち受ける（ステップＢ１、ステップＢ１でＮＯ）。

統計情報モニタ１６から新たなアクセス数が入力されると（ステップＢ１でＹＥＳ）、算出部２０は、入力されたアクセス数とタイムスタンプとをアクセス数ＤＢ２２に書き込む（ステップＢ２）。

算出部２０は、連続数（Ｃ）のデータ数（ＮＯＤ）が所定個数（Ｌ）以上か否かを判定する（ステップＢ３）。データ数（ＮＯＤ）が所定個数（Ｌ）以上ではない場合（ステップＢ３でＮＯ）、処理がステップＢ１に移行する。

データ数（ＮＯＤ）が所定個数（Ｌ）以上である場合（ステップＢ３でＹＥＳ）、算出部２０は、アクセス数ＤＢ２２に蓄積したデータを全て読み出し、アクセス数の四分位数を算出し、第一四分位数を閾値（Ｅ）として閾値２４を更新する（ステップＢ４）。そして、算出部２０は、アクセス数ＤＢ２２をクリアし（全エントリを削除し）（ステップＢ５）、処理がステップＢ１に移行する。

なお、ステップＢ３は、図１４に示すステップＡ６と同一の（共通する）処理であるため、ステップＢ４の処理は、図１４に示すステップＡ７の処理と並行して（或いは前後して）実行されてよい。

〔１−５−３〕平均データ置換速度算出処理の動作例
次に、図１６を参照して、平均データ置換速度２５の算出処理の動作例を説明する。図１６に例示するように、算出部２０は、新たなデータ置換速度の入力を待ち受ける（ステップＣ１、ステップＣ１でＮＯ）。

移動指示部１１ｄ、データ収集部１１ａ或いは階層ドライバ１２等から新たなデータ置換速度が入力されると（ステップＣ１でＹＥＳ）、算出部２０は、入力された値をＤＢに蓄積する（ステップＣ２）。

算出部２０は、蓄積された値の数が所定個数（Ｚ）に達したか否かを判定する（ステップＣ３）。蓄積された値の数が所定個数（Ｚ）に達していない場合（ステップＣ３でＮＯ）、処理がステップＣ１に移行する。

蓄積された値の数が所定個数（Ｚ）に達した場合（ステップＣ３でＹＥＳ）、算出部２０は、蓄積された値を用いて平均データ置換速度（Ｉ）を算出し、平均データ置換速度２５を更新する（ステップＣ４）。そして、算出部２０は、ＤＢに蓄積された値を全てクリアし（全エントリを削除し）（ステップＣ５）、処理がステップＣ１に移行する。

〔１−５−４〕データ置換処理の動作例
次に、図１７を参照して、階層管理部１１によるデータ置換処理の動作例を説明する。図１７に例示するように、階層管理部１１のワークロード分析部１１ｂは、データ収集部１１ａによるトレース情報の収集結果に基づき、データ置換判定部１１ｃに置換問合せを送信する（ステップＳ１）。置換問合せには、サブＬＵＮに関する情報、例えば置換領域の先頭アドレス（Ｆ−ＬＢＡ）及びデータ置換量（Ｍ）の情報が含まれてよい。

データ置換判定部１１ｃは、置換問合せの受信に応じて、置換判定処理を実行する（ステップＳ２）。

移動指示部１１ｄは、置換判定処理の完了に応じてデータ置換判定部１１ｃから送信された置換指示を受信すると、置換指示に応じて、階層ドライバ１２にデータ移動を指示し（ステップＳ３）、処理が終了する。なお、データ移動の指示には、先頭アドレス（Ｆ−ＬＢＡ）及びデータ置換量（Ｍ）の情報が含まれてよい。

〔１−５−５〕データ置換判定処理の動作例
次に、図１８を参照して、図１７のステップＳ２において実行される、階層管理部１１のデータ置換判定部１１ｃによるデータ置換判定処理の動作例を説明する。図１８に示すように、判定処理部２６は、連続数（Ｃ２）を０に初期化する（ステップＳ１１）。

判定処理部２６の受付部２７は、ワークロード分析部１１ｂからデータ置換量（Ｍ）を含むデータ置換問合せの受信を待ち合わせる（ステップＳ１２、ステップＳ１２でＮＯ）。

データ置換問合せを受信した場合（ステップＳ１２でＹＥＳ）、判定部２８は、新たなアクセス数の入力を待ち受ける（ステップＳ１３、ステップＳ１３でＮＯ）。

統計情報モニタ１６から新たなアクセス数が入力されると（ステップＳ１３でＹＥＳ）、判定部２８は、入力されたアクセス数が閾値（Ｅ）を下回ったか否かを判定する（ステップＳ１４）。入力されたアクセス数が閾値（Ｅ）を下回らない場合（ステップＳ１４でＮＯ）、処理がステップＳ１１に移行する。

入力されたアクセス数が閾値（Ｅ）を下回った場合（ステップＳ１４でＹＥＳ）、判定部２８は、Ｃ２に１を加算し（ステップＳ１５）、Ｃ２を引数として、推定部２９に残り継続数推定処理を実行させ（ステップＳ１６）、残り継続数（Ｊ）を取得する。

判定部２８は、平均データ置換速度（Ｉ）、残り継続数（Ｊ）及び一定時間間隔（Ｔ）を乗じることで最大データ置換量（データ量）（Ｋ）を算出し（ステップＳ１７）、データ置換量（Ｍ）が最大データ置換量（Ｋ）以下か否かを判定する（ステップＳ１８）。

データ置換量（Ｍ）が最大データ置換量（Ｋ）以下ではない場合（ステップＳ１８でＮＯ）、残り継続数（Ｊ）の間にデータ置換が完了しないため、判定部２８は、データ置換を保留する。例えば、処理がステップＳ１３に移行する。

データ置換量（Ｍ）が最大データ置換量（Ｋ）以下である場合（ステップＳ１８でＹＥＳ）、残り継続数（Ｊ）の間にデータ置換が完了するため、判定部２８は、移動指示部１１ｄに対して、データ置換指示を送信し（ステップＳ１９）、処理が終了する。

〔１−５−６〕残り継続数推定処理の動作例
次に、図１９を参照して、図１８のステップＳ１６に示す推定部２９による残り継続数推定処理の動作例を説明する。図１９に示すように、推定部２９は、判定部２８から、現在の連続数（Ｃ２）の入力を受け付ける（ステップＳ２１）。

推定部２９は、分布表２３の連続数（Ｃ）ごとに、Ｃ３＝Ｃ−Ｃ２を計算する（ステップＳ２２）。

また、推定部２９は、Ｃ３の値が正となった行（図１３の例では連続数（Ｃ）が３以降の行）に関して、以下の式（１）〜式（３）による計算を行ない、式（３）により残り継続数（Ｊ）を取得する（ステップＳ２３）。

Ｃ３ｓｕｍ ＝ ΣＣ３ （１）
ＳＣ３ｓｕｍ ＝ Σ（Ｓ × Ｃ３） （２）
残り継続数（Ｊ） ＝ ＳＣ３ｓｕｍ ／ Ｃ３ｓｕｍ （３）

そして、推定部２９は、残り継続数（Ｊ）を判定部２８に出力し（ステップＳ２４）、処理が終了する。

〔１−６〕一実施形態の変形例
図２０は、一実施形態の変形例に係る機能構成例を示すブロック図である。図９及び図１０に例示したように、サーバ１は、データ置換の要求が発生すると、置換対象のデータをＳＳＤ７に移動させ、データ置換を実行すると判定した場合、ＳＳＤ７からＤＲＡＭ３又はＰＭ４にデータを移動させてもよい。

図２０に示すように、変形例に係るデータ置換処理に利用される構成として、サーバ１はＳＳＤ７を備えるとともに、階層ストレージ制御装置１０はＳＳＤドライバ１７を備えてよい。ＳＳＤドライバ１７は、階層ドライバ１２からの指示に基づいてＳＳＤ７へのアクセスを制御してよく、例えば、ＯＳ空間で実行されるプログラムとして実現されてよい。また、判定処理部２６は、受付部２７及び判定部２８とは異なる受付部２７Ａ及び判定部２８Ａを備えてよい。

受付部２７Ａは、図２１に例示するように、ワークロード分析部１１ｂから置換問合せを受信すると、ＳＳＤ７の空き領域を確保し、置換対象のサブＬＵＮを確保した空き領域に置換する置換（移動）指示を移動指示部１１ｄに発行する（ステップＳ３１）。例えば、受付部２７Ａは、置換問合せに含まれるサブＬＵＮの情報に基づき、置換対象のデータの先頭アドレス（Ｆ−ＬＢＡ）からデータ置換量（Ｍ）分のデータ（サブＬＵＮ）を読み出す置換指示を発行してよい。移動指示部１１ｄは、階層ドライバ１２を介して、置換対象のＤＲＡＭ３又はＰＭ４からＳＳＤ７へのデータ置換を行なう。

判定部２８Ａは、図２１に例示するように、ステップＳ２における置換判定処理においてデータ置換を行なうと判定した場合、ＳＳＤ７に移動させた置換対象のデータを、置換先（本来の置換領域）に移動させる置換指示を発行する。これにより、移動指示部１１ｄは、置換指示に応じて、階層ドライバ１２にＳＳＤ７からＤＲＡＭ３又はＰＭ４の本来の置換領域へのデータ移動を指示することができる。

以上のように、変形例に係る手法によっても一実施形態と同様の効果を奏することができるほか、ワークロード分析部１１ｂからの置換問合せの発行後にＤＲＡＭ３又はＰＭ４から速やかに置換対象のデータをＳＳＤ７に待避できる。これにより、ＤＲＡＭ３又はＰＭ４の記憶領域から置換対象のデータを速やかに解放でき、ＤＲＡＭ３又はＰＭ４の限られた記憶領域を有効活用することができる。特に、ＤＲＡＭ３上のアクセス数の低下したサブＬＵＮをＰＭ４に移動させる場合、データ置換判定部１１ｃによる置換可能の判定を待たずにＤＲＡＭ３の記憶領域からサブＬＵＮを解放できるため、サーバ１の処理性能の向上を図ることができる。

〔２〕その他
上述した一実施形態及び変形例に係る技術は、以下のように変形、変更して実施することができる。

例えば、図６に示すサーバ１において、処理部５内のＨＳＳ５２、制御部５３及び統計情報モニタ５４の機能は、任意の組み合わせで併合してもよく、それぞれ分割してもよい。また、図１１及び図２１に示すサーバ１において、階層管理部１１内のデータ収集部１１ａ、ワークロード分析部１１ｂ、データ置換判定部１１ｃ及び移動指示部１１ｄの機能は、任意の組み合わせで併合してもよく、それぞれ分割してもよい。さらに、図１１及び図２１に示すサーバ１において、データ置換判定部１１ｃ内の算出部２０及び判定処理部２６の機能は、併合してもよく、それぞれ分割してもよい。また、図１１及び図２１に示すサーバ１において、判定処理部２６内の受付部２７又は２７Ａ、判定部２８又は２８Ａ、並びに、推定部２９の機能は、任意の組み合わせで併合してもよく、それぞれ分割してもよい。

〔３〕付記
以上の実施形態に関し、さらに以下の付記を開示する。

（付記１）
第１メモリと、
前記第１メモリとは処理速度の異なる第２メモリと、
前記第１メモリ及び前記第２メモリと接続され、前記第１メモリ及び前記第２メモリに対するアクセスを制御するメモリコントローラ、を有するプロセッサと、を備え、
前記プロセッサは、
前記第１メモリから前記第２メモリに移動するデータ、又は、前記第２メモリから前記第１メモリに移動するデータ、に関する移動要求を出力する移動決定部と、
前記メモリコントローラを経由した前記第１メモリ及び前記第２メモリに対する１以上の第１アクセスと、前記移動要求に応じた第２アクセスであって、前記メモリコントローラを経由する前記第１メモリ及び前記第２メモリに対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御する移動制御部と、
制御された前記実行タイミングで前記第２アクセスを実行する移動実行部と、を備える、情報処理装置。

（付記２）
前記移動制御部は、前記第２アクセスで移動されるデータ量が、所定時間における前記１以上の第１アクセスのアクセス数が閾値未満である状態が継続すると推定される期間内に前記第１メモリと前記第２メモリとの間で移動可能な移動可能データ量以下である場合、前記移動実行部に前記第２アクセスの実行を指示する、
付記１に記載の情報処理装置。

（付記３）
前記プロセッサは、前記メモリコントローラが処理する前記所定時間ごとのアクセス数を監視する監視部を備え、
前記移動制御部は、
前記監視部が監視する前記所定時間ごとのアクセス数が１以上の前記所定時間に亘って連続して前記閾値を下回った回数を、前記連続した回数である連続数と対応付けて集計する集計部と、
前記監視部が監視する直近のアクセス数の連続数と、前記集計部による前記集計の結果とに基づき、前記直近のアクセス数が前記閾値未満である状態が継続する継続数を推定する推定部と、を備える、
付記２に記載の情報処理装置。

（付記４）
前記移動制御部は、前記第１メモリ及び前記第２メモリ間のデータ移動の平均速度を取得し、前記平均速度と、前記継続数とに基づき、前記移動可能データ量を算出する、
付記３に記載の情報処理装置。

（付記５）
前記移動制御部は、前記監視部が監視する前記所定時間ごとのアクセス数の分布に基づき、前記閾値を決定する、
付記３又は付記４に記載の情報処理装置。

（付記６）
記憶装置を備え、
前記移動制御部は、前記移動要求の受信に応じて、移動対象のデータを、移動元である前記第１メモリ又は前記第２メモリから前記記憶装置に移動する移動指示を前記移動実行部に出力し、前記第２アクセスで移動されるデータ量が前記移動可能データ量以下である場合、前記移動実行部に、前記移動対象のデータを、前記記憶装置から移動先である前記第２メモリ又は前記第１メモリに移動する前記第２アクセスの実行を指示する、
付記２〜付記５のいずれか１項に記載の情報処理装置。

（付記７）
コンピュータに、
第１メモリから前記第１メモリとは処理速度の異なる第２メモリに移動するデータ、又は、前記第２メモリから前記第１メモリに移動するデータ、に関する移動要求を出力し、
前記第１メモリ及び前記第２メモリと接続されたメモリコントローラであって、前記第１メモリ及び前記第２メモリに対するアクセスを制御するメモリコントローラを経由した前記第１メモリ及び前記第２メモリに対する１以上の第１アクセスの状況と、前記移動要求に応じた第２アクセスであって、前記メモリコントローラを経由する前記第１メモリ及び前記第２メモリに対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御し、
制御された前記実行タイミングで前記第２アクセスを実行する、
処理を実行させる、情報処理プログラム。

（付記８）
前記実行タイミングの制御は、前記第２アクセスで移動されるデータ量が、所定時間における前記１以上の第１アクセスのアクセス数が閾値未満である状態が継続すると推定される期間内に前記第１メモリと前記第２メモリとの間で移動可能な移動可能データ量以下である場合、前記第２アクセスの実行指示を出力し、
前記第２アクセスの実行は、出力された前記実行指示に応じて前記第２アクセスを実行する、
付記７に記載の情報処理プログラム。

（付記９）
前記コンピュータに、
前記メモリコントローラが処理する前記所定時間ごとのアクセス数を監視する、
処理を実行させ、
前記実行タイミングの制御は、
前記監視する前記所定時間ごとのアクセス数が１以上の前記所定時間に亘って連続して前記閾値を下回った回数を、前記連続した回数である連続数と対応付けて集計し、
前記監視する直近のアクセス数の連続数と、前記集計の結果とに基づき、前記直近のアクセス数が前記閾値未満である状態が継続する継続数を推定する、
付記８に記載の情報処理プログラム。

（付記１０）
前記実行タイミングの制御は、前記第１メモリ及び前記第２メモリ間のデータ移動の平均速度を取得し、前記平均速度と、前記継続数とに基づき、前記移動可能データ量を算出する、
付記９に記載の情報処理プログラム。

（付記１１）
前記実行タイミングの制御は、前記監視する前記所定時間ごとのアクセス数の分布に基づき、前記閾値を決定する、
付記９又は付記１０に記載の情報処理プログラム。

（付記１２）
前記コンピュータに、
前記移動要求の受信に応じて、移動対象のデータを、移動元である前記第１メモリ又は前記第２メモリから記憶装置に移動する移動指示を出力し、
前記移動指示に応じて、前記移動対象のデータを前記移動元から前記記憶装置に移動する、
処理を実行させ、
前記実行タイミングの制御は、前記第２アクセスで移動されるデータ量が前記移動可能データ量以下である場合、前記移動対象のデータを、前記記憶装置から移動先である前記第２メモリ又は前記第１メモリに移動する前記第２アクセスの前記実行指示を出力し、
前記第２アクセスの実行は、出力された前記実行指示に応じて、前記移動対象のデータを、前記記憶装置から前記移動先に移動する前記第２アクセスを実行する、
付記８〜付記１１のいずれか１項に記載の情報処理プログラム。

１ サーバ
１０ 階層ストレージ制御装置
１１ 階層管理部
１１ａ データ収集部
１１ｂ ワークロード分析部
１１ｃ データ置換判定部
１１ｄ 移動指示部
１２ 階層ドライバ
１３ ＤＩＭＭドライバ
１４ ＮＶＭドライバ
１５、５１ ＡＰＰ
１６、５４ 統計情報モニタ
１７ ＳＳＤドライバ
２ プロセッサ
２ａ コア
２ｂ ＭＣ
２ｃ、２ｃ−１〜２ｃ−３ メモリチャネル
２０ 算出部
２１ 回数ＤＢ
２２ アクセス数ＤＢ
２３ 分布表
２４ 閾値
２５ 平均データ置換速度
２６ 判定処理部
２７、２７Ａ 受付部
２８、２８Ａ 判定部
２９ 推定部
３ ＤＲＡＭ
３ａ、３ｂ、４ａ、４ｂ、７ａ、７ｂ サブＬＵＮ
４ ＰＭ
５ 処理部
５２ ＨＳＳ
５２ａ 置換判定部
５３ 制御部
６ チップセット
７ ＳＳＤ

Claims (7)

1. 第１メモリと、
   前記第１メモリとは処理速度の異なる第２メモリと、
   前記第１メモリ及び前記第２メモリと接続され、前記第１メモリ及び前記第２メモリに対するアクセスを制御するメモリコントローラ、を有するプロセッサと、を備え、
   前記プロセッサは、
   前記第１メモリから前記第２メモリに移動するデータ、又は、前記第２メモリから前記第１メモリに移動するデータ、に関する移動要求を出力する移動決定部と、
   前記メモリコントローラを経由した前記第１メモリ及び前記第２メモリに対する１以上の第１アクセスの状況と、前記移動要求に応じた第２アクセスであって、前記メモリコントローラを経由する前記第１メモリ及び前記第２メモリに対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御する移動制御部と、
   制御された前記実行タイミングで前記第２アクセスを実行する移動実行部と、を備える、情報処理装置。
2. 前記移動制御部は、前記第２アクセスで移動されるデータ量が、所定時間における前記１以上の第１アクセスのアクセス数が閾値未満である状態が継続すると推定される期間内に前記第１メモリと前記第２メモリとの間で移動可能な移動可能データ量以下である場合、前記移動実行部に前記第２アクセスの実行を指示する、
   請求項１に記載の情報処理装置。
3. 前記プロセッサは、前記メモリコントローラが処理する前記所定時間ごとのアクセス数を監視する監視部を備え、
   前記移動制御部は、
   前記監視部が監視する前記所定時間ごとのアクセス数が１以上の前記所定時間に亘って連続して前記閾値を下回った回数を、前記連続した回数である連続数と対応付けて集計する集計部と、
   前記監視部が監視する直近のアクセス数の連続数と、前記集計部による前記集計の結果とに基づき、前記直近のアクセス数が前記閾値未満である状態が継続する継続数を推定する推定部と、を備える、
   請求項２に記載の情報処理装置。
4. 前記移動制御部は、前記第１メモリ及び前記第２メモリ間のデータ移動の平均速度を取得し、前記平均速度と、前記継続数とに基づき、前記移動可能データ量を算出する、
   請求項３に記載の情報処理装置。
5. 前記移動制御部は、前記監視部が監視する前記所定時間ごとのアクセス数の分布に基づき、前記閾値を決定する、
   請求項３又は請求項４に記載の情報処理装置。
6. 記憶装置を備え、
   前記移動制御部は、前記移動要求の受信に応じて、移動対象のデータを、移動元である前記第１メモリ又は前記第２メモリから前記記憶装置に移動する移動指示を前記移動実行部に出力し、前記第２アクセスで移動されるデータ量が前記移動可能データ量以下である場合、前記移動実行部に、前記移動対象のデータを、前記記憶装置から移動先である前記第２メモリ又は前記第１メモリに移動する前記第２アクセスの実行を指示する、
   請求項２〜請求項５のいずれか１項に記載の情報処理装置。
7. コンピュータに、
   第１メモリから前記第１メモリとは処理速度の異なる第２メモリに移動するデータ、又は、前記第２メモリから前記第１メモリに移動するデータ、に関する移動要求を出力し、
   前記第１メモリ及び前記第２メモリと接続されたメモリコントローラであって、前記第１メモリ及び前記第２メモリに対するアクセスを制御する前記メモリコントローラを経由した前記第１メモリ及び前記第２メモリに対する１以上の第１アクセスの状況と、前記移動要求に応じた第２アクセスであって、前記メモリコントローラを経由する前記第１メモリ及び前記第２メモリに対する前記第２アクセスで移動されるデータ量とに基づき、前記第２アクセスの実行タイミングを制御し、
   制御された前記実行タイミングで前記第２アクセスを実行する、
   処理を実行させる、情報処理プログラム。

Images