JP2021129281A - アナログデジタル変換器、撮像素子、及び撮像装置 - Google Patents

Abstract

【課題】 信号及びノイズの段差を発生させることなく、高速にＡＤ変換を行えるようにすること。
【解決手段】 参照信号を生成する生成手段と、
時間と共に電圧が変化する参照信号と、外部から入力した電圧とを比較し、参照信号の電圧が変化し始めてから、比較結果が反転するまでの時間をカウントするアナログデジタル変換器において、参照信号が、電圧が変化し始めてから予め決められた第１の時間に、一定の傾きで電圧が変化し、第１の時間経過後の第２の時間に、時間と共に電圧の傾きが大きくなるように制御する。
【選択図】 図５

Description

本発明は、アナログデジタル変換器、及びアナログデジタル変換器を搭載した撮像素子及び撮像装置に関する。

近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置において、ＣＭＯＳイメージセンサ等の撮像素子が広く使用されている。これらの撮像素子において、最近では、行列状に配列された画素の列毎にアナログデジタル（ＡＤ）変換を行うＡＤ変換器を備えることで、高速に信号を読み出すことを可能とした撮像素子が多く使用されている。そのＡＤ変換の一つの方法として、列毎に配置された比較器で、各画素から出力された画素出力電圧と時間的に電圧が変化する参照信号とを比較することで、画素出力電圧に応じたＡＤ変換結果を取得する方法が知られている。

特許文献１では、この方法を用いた更なる高速化技術として、異なる傾き（時間に対する電圧の変化率）を有する２種類の参照信号を用いる方法が開示されている。この方法では、ＡＤ変換を行う前に画素出力電圧が高輝度信号と低輝度信号のいずれに該当するかを判定し、その判定結果に基づいて、画素出力電圧に適した傾きの参照信号を比較処理に使用する。

このような構成のＡＤ変換器を有する撮像装置では、電圧からデジタル信号に変換する際の変換ゲインが異なるため、デジタル信号を撮像素子から読み出した後に、使用した参照信号に応じたデジタルゲインをかけることで、トータルのゲインを合わせている。

また、参照信号の傾きが小さいほどＡＤ変換器に入力した画素出力電圧に対する変換ノイズの割合は小さくなり、参照信号の傾きが大きいほど高い画素出力電圧を短い時間で変換することができる。そのため、低輝度の画素出力電圧（すなわち、低い電圧）に傾きが小さい参照信号を使用し、高輝度の画素出力電圧（すなわち、高い電圧）に傾きが大きい参照信号を使用する。

このようにすることで、低照度時の読み出しノイズの抑制と、大きい信号振幅を持つ高輝度信号のＡＤ変換時間の短縮を両立することができる。

特開２０１３−００９０８７号公報

しかしながら、上記構成では、変換ゲイン比をデジタルゲインで補正する際の精度や、２種類の参照信号の配線レイアウトの差等により、次のような信号及びノイズの段差が発生することがある。すなわち、変換ゲインとデジタルゲインを掛け合わせたトータルのゲインの誤差により、判定閾値付近の画素出力電圧において、一方の参照信号を用いて変換されたデジタル信号と、他方の参照信号を用いて変換されたデジタル信号との間に信号段差が発生する。そのため、光強度とＡＤ変換して得られるデジタル信号の大きさとの間は、理想的には一定の関係（例えば、比例する）があるべきであるところ、判定閾値付近で発生する信号段差により、この一定の関係が崩れてしまうという問題があった。

また、参照信号の傾きは変換ノイズに影響するため、どちらの参照信号を用いて変換されたかによって読み出しノイズが異なってしまう。さらに、相関二重サンプリング前の信号を用いてどちらの参照信号を使うかを決定するため、各画素に含まれる増幅トランジスタの閾値ばらつきや、電荷電圧変換部のリセットノイズ等によっては、同じ光量に対しても異なる参照信号を用いることがあり、同光量におけるノイズ感の差が生じることがある。更に、どちらの参照信号を使うかを決定するための時間が必要であった。

本発明は上記問題点を鑑みてなされたものであり、信号及びノイズの段差を低減しつつ、高速にＡＤ変換を行えるようにすることを目的とする。

上記目的を達成するために、本発明のアナログデジタル変換器は、時間と共に電圧が変化する参照信号であって、前記電圧が変化し始めてから予め決められた第１の時間に、一定の傾きで電圧が変化し、前記第１の時間経過後の第２の時間に、時間と共に電圧の傾きが大きくなる参照信号を生成する生成手段と、前記参照信号と、外部から入力した電圧とを比較し、比較結果を出力する比較手段と、前記参照信号の電圧が変化し始めてから、前記比較結果が反転するまでの時間を、予め決められた第１の周期でカウントするカウント手段とを有する。

本発明によれば、信号及びノイズの段差を低減しつつ、高速にＡＤ変換を行うようにすることができる。

本発明の第１の実施形態に係る撮像素子の概略構成を示すブロック図。 第１の実施形態に係る撮像素子の画素の等価回路図。 第１の実施形態に係る撮像素子のＡＤ変換回路の概略構成を示すブロック図。 第１の実施形態に係る参照信号生成回路の概略構成を示すブロック図。 第１の実施形態に係る撮像素子の読み出しのタイミング図。 第１の実施形態に係る低ノイズ読み出し時の撮像素子の読み出しタイミング図。 第２の実施形態に係る撮像装置の概略構成を示すブロック図。 第２の実施形態に係るリセットレベル電圧が異なる２つの画素のＰＤに同じ電荷が蓄積された時のＶ_OLの変化の様子を示すタイミング図。 第２実施形態に係るリセットレベルが高い場合と低い場合の出力信号１のΔＶ_OL依存性と、補正後信号を概略的に示す図。 第２実施形態に係る補正部の概略構成を示すブロック図。 第２実施形態に係る補正関数の一例を示す図。 第２実施形態に係るΔＶ_OLと補正後の信号との関係を概略的に示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

＜第１の実施形態＞
図１は、本発明の実施形態に係る撮像素子１００の概略構成を示すブロック図である。

撮像素子１００は、画素アレイ部１０１、アナログデジタル（ＡＤ）変換部１１１（アナログデジタル変換器）、垂直選択回路１２１、水平選択回路１３１、出力部１４１を有する。
画素アレイ部１０１には、複数の画素１０２が、２次元アレイ状に配置されている。垂直選択回路１２１の出力が画素駆動パルス配線１０３を介して行方向に並んだ画素に入力されることにより、所定の行の画素の選択スイッチがオンになり、当該行の画素の増幅トランジスタが出力線１０４に接続される。なお、各画素１０２の構成は、図２を参照して後述する。出力線１０４は、画素列毎、複数の画素列毎に１つ、もしくは画素列毎に複数設けることが可能である。また、画素数と同数のＡＤ変換回路１１３を配置して、出力線１０４を画素毎に設けることも可能である。

ＡＤ変換部１１１は、参照信号生成回路１１２、出力線１０４毎に配置された複数のＡＤ変換回路１１３、ＡＤカウンタ１１４を有する。
ＡＤ変換回路１１３は、出力線１０４を介してＡＤ変換回路１１３の外部より入力される、垂直選択回路１２１により選択した行の対応する列の画素の出力電圧をデジタル信号に変換して保持する。そして、水平選択回路１３１により順次選択した列のデジタル信号を、出力部１４１を介して撮像素子１００の外に出力する。この読み出し動作を、垂直選択回路１２１で選択する行を変更しながら順次行うことで、２次元の画像信号を撮像素子１００から読み出す。

図２は、本実施形態における画素１０２の等価回路図、図３は、各列に１つずつ配置した本実施形態におけるＡＤ変換回路１１３の概略構成を示すブロック図である。

図２において、画素１０２は、入射した光量に応じて電荷（またはホール、電気信号）を生成する光電変換素子であるフォトダイオード（ＰＤ）２０１、信号電荷を信号電圧に変換する電荷電圧変換部（ＦＤ）２０２、ＰＤ２０１に蓄積された電荷をＦＤ２０２に転送する転送スイッチ２０３を有する。更に、ＦＤ２０２をリセット電圧にリセットするリセットスイッチ２０４、画素を選択する選択スイッチ２０５、ＦＤ２０２により変換された信号電圧を画素から出力する増幅トランジスタ２０６を有する。

転送スイッチ２０３は制御信号φＴＸによって制御され、Ｈｉｇｈ（Ｈ）時にオン、Ｌｏｗ（Ｌ）時にオフとなる。リセットスイッチ２０４は制御信号φＲＥＳによって制御され、Ｈ時にオン、Ｌ時にオフとなる。選択スイッチ２０５は制御信号φＳＥＬによって制御され、Ｈ時にオン、Ｌ時にオフとなる。

図３に示すＡＤ変換回路１１３は、比較器３０１、Ｎ信号用ラッチ回路３０２、Ｎ＋Ｓ信号用ラッチ回路３０３、差分回路３０４、信号ビット選択回路３０５を有し、そのＡＤ変換方式はシングルスロープＡＤ変換方式である。

図４は、参照信号生成回路１１２の概略構成を示すブロック図である。参照信号生成回路１１２は、多数の抵抗から成る直列抵抗群４０１、電圧選択回路４０２、ボルテージフォロア４０３から成る。本実施形態では、直列抵抗群４０１は、抵抗Ｒ₁〜Ｒ_Nから成り、その両端は、参照信号の上限電圧Ｖ_REFHと参照信号の下限電圧Ｖ_REFLと接続されている。そして、各接点４１１〜４１７は、Ｖ_REFHとＶ_REFLとの間の電圧を、抵抗Ｒ₁〜Ｒ_Nにより分圧された電圧となっている。

また、ＡＤ変換期間中、電圧選択回路４０２は、選択電位をＶ_REFH（接点４１１、両端の一方）から一定の周期で、接点４１１、接点４１２、接点４１３、・・・のようにＶ_REFL側（両端の他方）へ順次移動させていく。選択された電圧は、ボルテージフォロア４０３へ出力され、ボルテージフォロア４０３は、受け取った電圧を各出力線１０４毎に配置された比較器３０１へ伝送する。

ここで、直列抵抗群４０１の抵抗Ｒ₁〜Ｒ_Nのうち、Ｖ_REFHに近い側から所定の数の抵抗は同じ抵抗値であり、所定の数よりＶ_REFL側の抵抗は、Ｖ_REFLに近づくにつれて、徐々に抵抗値が大きくなっている。このように構成することで、電圧選択回路４０２の動作中、参照信号電圧は、時間に対して始めは一定の変化量で小さくなっていき、所定の時間経過後に変化量が徐々に大きくなっていく。

図５は、本実施形態における画素信号の読み出しを説明するタイミング図である。図５において、φＳＥＬ、φＲＥＳ、φＴＸは、図２に示す選択スイッチ２０５、リセットスイッチ２０４、転送スイッチ２０３にそれぞれ印加する信号を示している。Ｖ_REFは、参照信号生成回路１１２から出力される参照信号の電圧の変化の様子を示しており、Ｖ_OLは、出力線１０４の電圧の変化の様子を示している。なお、以下の説明では、参照信号の電圧を、単に「参照信号」と呼ぶ。

また、「比較器出力」は、比較器３０１の出力を、「カウント値」はＡＤカウンタ１１４から入力するカウント値を、「Ｎ信号」は、後述するＮ信号に対応するカウント値を、また「Ｎ＋Ｓ信号」は、後述するＮ＋Ｓ信号に対応するカウント値を表している。

画素信号の読み出しは、Ｎ信号読み出しとＮ＋Ｓ信号読み出しとからなる。Ｎ信号はＰＤ２０１に蓄積された電荷を転送する前にリセットしたＦＤ２０２の電圧に対応した信号であり、Ｎ＋Ｓ信号はＰＤ２０１に蓄積された電荷を転送した後のＦＤ２０２の電圧に対応した信号である。Ｎ信号とＮ＋Ｓ信号の差分を計算することで、ＰＤ２０１に蓄積された電荷量に対応した信号を得る。以下、図５のタイミング図に沿って、Ｎ信号読み出し、Ｎ＋Ｓ信号読み出しの順で行う動作を説明する。

・Ｎ信号読み出し（ｔ₅₀₁〜ｔ₅₀₆）
まず、選択スイッチ２０５をオンにして（ｔ₅₀₁）、増幅トランジスタ２０６と出力線１０４を接続し、リセットスイッチ２０４をオン（ｔ₅₀₂）／オフ（ｔ₅₀₃）することで、ＦＤ２０２を電荷転送前にリセットする。これにより、出力線１０４の電圧Ｖ_OLは、リセット電圧に対応した電圧Ｖ_RESとなる（ｔ₅₀₃）。

その後、カウント値が一定の周期でカウントアップするようにＡＤカウンタ１１４を駆動し、参照信号Ｖ_REFの、時間またはカウント値に対する変化量（傾き）が一定となるように参照信号生成回路１１２を駆動する（ｔ₅₀₄〜ｔ₅₀₆）。本実施形態では、この期間（ｔ₅₀₄〜ｔ₅₀₆）を「Ｎ変換期間」と呼ぶ。ここで、参照信号Ｖ_REFは、増幅トランジスタ２０６の閾値ばらつき、及び、ＦＤ２０２のリセット時の熱ノイズ等から決定したマージン電圧Ｖ_M1を用いて、
Ｖ_RES±Ｖ_M1
分の電圧降下を含むように、高い電圧（Ｖ_REFH）から降下させる。なお、このＮ変換期間に対応する間、図４に示す直列抵抗群４０１に含まれる、抵抗値が変化しない所定の数の抵抗間の接点が選択されるように、接点を移動させる周期を調整することで、参照信号Ｖ_REFの傾きを一定にすることができる。

なお、本実施形態ではＰＤ２０１に電子を蓄積するため、参照信号Ｖ_REFを高い電圧から降下させているが、ＰＤ２０１にホールを蓄積する場合は、低い電圧から上昇させる。

比較器３０１は、参照信号Ｖ_REFと出力線１０４の電圧Ｖ_OLとの比較結果を出力するが、同じ電圧になると、比較器３０１の出力が反転し、カウント値がＮ信号用ラッチ回路３０２に保存される（ｔ₅₀₅）。なお、本実施形態では、ＡＤカウンタ１１４を共通回路とし、ＡＤカウント値を各列のラッチ回路に伝送する構成としたが、ＡＤカウンタ１１４を各列に配置し、クロック信号を伝送することで、比較器３０１が反転するまでの時間をカウントしても良い。

・Ｎ＋Ｓ信号読み出し（ｔ₅₀₇〜ｔ₅₁₂）
転送スイッチ２０３をオン（ｔ₅₀₇）／オフ（ｔ₅₀₈）して、ＰＤ２０１に蓄積された電荷をＦＤ２０２に転送する。これにより、リセット電位にリセットされたＦＤ２０２の電圧が、転送された電荷数におおよそ比例した電圧（ΔＶ_FD）分降下し、出力線１０４の電圧Ｖ_OLがΔＶ_FDにおおよそ比例した電圧（ΔＶ_OL）分降下する。すなわち、ΔＶ_OLは、光量におおよそ比例した電圧となる。また、本実施形態では、蓄積期間中にＰＤ２０１に光が照射されなかった場合における、転送スイッチ２０３をオン（ｔ₅₀₇）／オフ（ｔ₅₀₈）後のＦＤ２０２の電圧に対応した出力線１０４の電圧Ｖ_OLを、Ｖ_DCと呼ぶ。

その後、カウント値を一定の周期でカウントアップするようにＡＤカウンタ１１４を駆動し、参照信号Ｖ_REFの傾きが一定となるように参照信号生成回路１１２を駆動する（ｔ₅₀₉〜ｔ₅₁₀）。本実施形態では、この期間（ｔ₅₀₉〜ｔ₅₁₀）を、「第１のＮ＋Ｓ変換期間」と呼ぶ。この期間に、参照信号Ｖ_REFを、暗電流のばらつき、増幅トランジスタ２０６の閾値ばらつき、ＦＤ２０２のリセット時の熱ノイズ等から決定したマージン電圧Ｖ_M2を用いて、
Ｖ_DC±Ｖ_M2
を含むように、高い電圧から降下させる。Ｖ_M2は、Ｖ_M1に加えて蓄積期間中にＰＤ２０１に蓄積される暗電流ばらつきを考慮し、Ｖ_M2＞Ｖ_M1とするとよい。すなわち、第１のＮ＋Ｓ変換期間はＮ変換期間より長くするとよい。

また、暗電流ばらつきは、ＰＤ２０１の蓄積期間（露光時間）が長い程大きいため、蓄積期間が長い場合は蓄積時間が短い場合と比較して、第１のＮ＋Ｓ変換期間を長くするとよい。また、暗電流ばらつきは、撮像素子１００の温度が高い程大きいため、撮像素子１００の温度が高い場合は撮像素子１００の温度が低い場合と比較して、第１のＮ＋Ｓ変換期間を長くするとよい。

なお、この第１のＮ＋Ｓ変換期間に対応する間、図４に示す直列抵抗群４０１に含まれる、抵抗値が変化しない所定の数の抵抗間の接点が選択されるように、接点を移動させる周期を調整することで、参照信号Ｖ_REFの傾きを一定にすることができる。また、Ｎ変換期間における参照信号Ｖ_REFの傾きと同じにするためには、Ｎ変換期間において移動する接点の数が少なくなるように、接点を移動させる周期を予め調整しておけばよい。

続いて、ＡＤカウンタ１１４による一定周期のカウントアップは継続したまま、参照信号Ｖ_REFの傾きを、連続的に大きくしていく（ｔ₅₁₀〜ｔ₅₁₂）。本実施形態では、この期間（ｔ₅₁₀〜ｔ₅₁₂）を、「第２のＮ＋Ｓ変換期間」と呼ぶ。なお、この第２のＮ＋Ｓ変換期間に、図４に示す直列抵抗群４０１の抵抗のうち、所定の数以降の抵抗値が変化する抵抗間の接点が順次選択されるように調整しておくことで、参照信号Ｖ_REFの傾きを連続的に大きくすることができる。

第１のＮ＋Ｓ変換時間と第２のＮ＋Ｓ変換時間中（ｔ₅₀₉〜ｔ₅₁₂）、参照信号Ｖ_REFと出力線１０４の電圧Ｖ_OLが同じ電圧になると、比較器３０１が反転し、カウント値がＮ＋Ｓ信号用ラッチ回路３０３に保存される（ｔ₅₁₁）。第２のＮ＋Ｓ変換期間において参照信号Ｖ_REFの傾きを連続的に大きくすることで、参照信号の段差によるデジタル信号段差を抑制しつつ、一定の傾きの参照信号を用いた場合のＡＤ変換期間と比較して、ＡＤ変換期間を短縮することができる。

画素信号の読み出し完了後は、水平選択回路１３１で順次列を選択することで、選択された列からデジタル信号を読み出し、出力部１４１を介して撮像素子１００から出力する。なお、デジタル信号の読み出し時には、差分回路３０４を用いてＮ＋Ｓ信号用ラッチ回路３０３に保存されたデジタル信号からＮ信号用ラッチ回路３０２に保存されたデジタル信号を減算した信号を出力信号１として読み出す。また、読み出し前に予め信号ビット選択回路３０５に設定されたビット数に応じて、Ｎ信号用ラッチに保存された信号の上位ビットまたは全ビットを出力信号２として読み出す。また、予め設定されたビット数が０の場合は、出力信号２を読み出さない。

ここで、ＡＤ変換時にデジタル信号に重畳する読み出しノイズについて説明する。本明細書中では、特に記載のない場合、読み出しノイズとは読み出し回路に重畳するランダムノイズのことであり、読み出しノイズ同士の比較は後述する補正信号におけるＡＤ変換回路１１３の入力換算での比較とする。

本実施形態におけるＮ変換期間では、参照信号Ｖ_REFの時間に対する変化量が一定であるため、出力線１０４の電圧Ｖ_OLの大きさによらず一定の読み出しノイズとなる。すなわち、増幅トランジスタ２０６の閾値ばらつき、ＦＤ２０２のリセット時の熱ノイズ等によるＦＤ２０２の電圧のばらつきによらず、Ｎ信号の読み出しノイズは一定となる。

また、Ｎ＋Ｓ変換期間では、出力線１０４の電圧Ｖ_OLの大きさが、
Ｖ_OL≧Ｖ_DC−Ｖ_M2
の時、第１のＮ＋Ｓ変換期間に比較器３０１が反転する。第１のＮ＋Ｓ変換期間では参照信号Ｖ_REFの傾きがＮ変換期間と同等なため、Ｎ変換期間と同等の読み出しノイズとなる。すなわち、光照射が十分に小さい場合は第１のＮ＋Ｓ変換期間に比較器３０１が反転し、読み出しノイズは一定となる。

また、出力線１０４の電圧Ｖ_OLの大きさが、
Ｖ_OL＜Ｖ_DC−Ｖ_M2
の時、第２のＮ＋Ｓ変換期間に比較器３０１が反転する。第２のＮ＋Ｓ変換期間では参照信号Ｖ_REFの傾きは、出力線１０４の電圧Ｖ_OLが低い程大きくなる。シングルスロープＡＤ変換方式での読み出しノイズは、参照信号Ｖ_REFの時間に対する変化量が小さい程小さく、参照信号Ｖ_REFの時間に対する変化量が大きい程大きくなることから、読み出しノイズはＶ_OLが小さい程大きくなる。すなわち、光強度に沿って連続的に、光強度が小さく読み出しノイズの影響を受けやすい場合に読み出しノイズが小さく、光強度が大きく読み出しノイズの影響を受けにくい場合には読み出しノイズが大きくなる。

また、参照信号Ｖ_REFの傾きが十分に大きい時には、参照信号Ｖ_REFの傾きに比例して読み出しノイズが大きくなる。また、光子の分布はポアソン分布であることから、信号雑音比（ＳＮＲ）は光量増大とともに光量の０．５乗で大きくなる。そのため、光量増大に対してＳＮＲが下がらないようにするためには、第２のＮ＋Ｓ変換期間の参照信号Ｖ_REFの傾きの増大は、光量増大によるＳＮＲ向上効果より小さくすることが好ましい。すなわち、参照信号Ｖ_REFの時間またはカウント値による微分が時間またはカウント値の０．５乗とすることで、光量増大に対してＳＮＲが下がらないようにすることが可能である。以上より、第２のＮ＋Ｓ変換期間の参照信号Ｖ_REFを、時間またはカウント値の１．５次関数とすることが好ましい。

また、図６は、Ｎ＋Ｓ信号読み出しにおいてＡＤ変換を行う電圧範囲を小さくすることで読み出しノイズを低減した場合の画素信号読み出しを説明するタイミング図である。なお、図６に示す各信号は、図５に示す各信号と同じものを表しているため、ここでは説明を省略する。

図５に示した通常の読み出し時と比較して、参照信号Ｖ_REFの傾きが小さくなっており、また、第２のＮ＋Ｓ変換期間終了時の参照信号Ｖ_REFが高くなっている。図４に示す接点を移動させる周期を長くすることで、参照信号Ｖ_REFの傾きを小さくすることができる。

このようにすることで、通常の読み出し時と比較して、ＡＤ変換可能な出力線１０４の電圧Ｖ_OLの電圧幅は小さくなるものの、参照信号Ｖ_REFの傾きが小さいため、読み出しノイズが小さくなる。

また、通常の読み出し時と比較して、参照信号Ｖ_REFの傾きが小さいため、Ｖ_OLが
Ｖ_OL＝Ｖ_DC−Ｖ_M2
となるまでの時間が大きくなるため、第１のＮ＋Ｓ変換期間を長くすることが好ましい。

上記の通り第１の実施形態によれば、信号及び読み出しノイズの段差を発生させることなく、高速にＡＤ変換することができる。
なお、上述した例では、ＡＤ変換回路が列ごとに構成されている場合について説明したが、本発明はこれに限られるものでは無く、公知のＡＤ変換回路に適宜適用することが可能である。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第２の実施形態では、撮像装置の具体的な構成例について説明する。

図７は、第１の実施形態で説明した撮像素子１００を搭載した、例えば、デジタルカメラ等の撮像装置の構成例を示すブロック図である。

撮影レンズ７０１は、被写体の光学像を撮像素子１００に結像させる。レンズ駆動部７０２は、撮影レンズ７０１のズーム制御、フォーカス制御、絞り制御等を行う。全体制御演算部７０３は、撮像素子１００から出力される出力信号１と出力信号２を用いた補正信号や画像の生成等の処理を行う信号処理部として機能し、また、撮像装置全体の制御を行う。

メモリ部７０４は画像データを一時的に記憶するためのメモリとして機能する。表示部７０５は各種情報や画像を表示するデバイスである。記録部７０６は、画像データの記録や読み出しを行うための着脱可能な、例えば半導体メモリである。操作部７０７は、撮像装置の各種インターフェースであり、操作部７０７を介したユーザからの指示に従って、全体制御演算部７０３が、撮像システムの各構成を制御する。

図８は、Ｎ信号読み出し時のリセット電圧のレベル（以下、「リセットレベル」と呼ぶ。）が異なる２つの画素のＰＤ２０１に、同じ電荷が蓄積された時の出力線１０４の電圧Ｖ_OLの変化の様子を示した図である。リセットレベルが高い場合の出力線１０４の電圧Ｖ_OLの変化の様子を一点鎖線８２１、リセットレベルが低い場合の出力線１０４の電圧Ｖ_OLの変化の様子を点線８２２でそれぞれ示している。

Ｎ＋Ｓ信号読み出しにおいて、リセットレベルが高い場合（８２１）はタイミングｔ₈₁₁で比較器３０１が反転し、タイミングｔ₈₁₁に対応するＡＤカウント値がＮ＋Ｓ信号用ラッチ回路３０３に保持される。一方、リセットレベルが低い場合（８２２）はタイミングｔ₈₁₂で比較器３０１が反転し、タイミングｔ₈₁₂に対応するＡＤカウント値がＮ＋Ｓ信号用ラッチ回路３０３に保持される。タイミングｔ₈₁₂における参照信号Ｖ_REFの傾きは、タイミングｔ₈₁₁における参照信号Ｖ_REFの傾きと比較して大きい。そのため、リセットレベルが低い場合、同じΔＶ_OLであっても、出力信号１はリセットレベルが高い場合と比較して小さくなる。

図９は、リセットレベルが高い場合（９０１）と低い場合（９０２）の出力信号１のΔＶ_OL依存性と、補正後の信号（９０３）を概略的に示す図である。このように、リセットレベルの差により、ΔＶ_OLとデジタル信号の関係が異なる場合も含め、全体制御演算部７０３内に設けた補正部７０３ａにて補正を行う。なお、補正部は、撮像素子１００内のＡＤ変換部１１１と出力部１４１の間に付加して、補正した信号を撮像素子１００の出力信号としてもよい。

図１０は、補正部７０３ａを概略的に示す図である。補正部７０３ａは、出力信号１に補正を行う補正ブロック１００１、ノイズレベル毎の補正関数を保持している補正関数テーブル１００２、出力信号２の値に応じて補正関数テーブル１００２から補正関数を選択する補正関数選択回路１００３からなる。図１１は、補正関数１１００の一例を示す図であり、同図に示すように、補正後デジタル信号と出力信号１との関係を示す。また、図１２はΔＶ_OLと補正後の信号との関係の一例を示す。

まず、補正関数選択回路１００３は、出力信号２のビット数とその値に応じて、補正関数テーブル１００２より補正関数１１００を選択し、補正ブロック１００１に送信する。また、出力信号２が出力されない場合も、出力信号２が０ビットであることに対応した補正関数１１００を選択し、補正ブロック１００１に送信する。補正ブロック１００１では、出力信号１を補正関数１１００に入力して、補正後の信号を得る。このようにすることで、ΔＶ_OLと非線形な関係である出力信号１から、ΔＶ_OLと線形な関係（１２００）の信号を得ることができる。

出力信号２のビット数を大きくすると、補正による誤差を低減でき、出力信号２のビット数を小さくすると撮像素子１００から伝送するデータ量を少なくできる。そのため、例えば、操作部７０７に含まれる撮影モード選択スイッチのユーザ操作により、撮影モードに応じて出力信号２のビット数を変えることが考えられる。一例として撮影モードが単写モードに設定された場合は、出力信号２のビット数を大きくし、撮影モードが連写モードや動画撮影等の連続して撮影を行うモードに設定された場合は、出力信号２のビット数を小さくする。

上記の通り第２の実施形態によれば、信号及び読み出しノイズの段差を発生させることなく、高速にＡＤ変換することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：撮像素子、１０１：画素アレイ部、１０２：画素、１０４：出力線、１１１：アナログデジタル（ＡＤ）変換部、１１２：参照信号生成回路、１１３：ＡＤ変換回路、１１４：ＡＤカウンタ、１２１：垂直選択回路、１３１：水平選択回路、１４１：出力部、４０１：直列抵抗群、４０２：電圧選択回路、４０３：ボルテージフォロア

Claims (16)

1. 時間と共に電圧が変化する参照信号であって、前記電圧が変化し始めてから予め決められた第１の時間に、一定の傾きで電圧が変化し、前記第１の時間経過後の第２の時間に、時間と共に電圧の傾きが大きくなる参照信号を生成する生成手段と、
   前記参照信号と、外部から入力した電圧とを比較し、比較結果を出力する比較手段と、
   前記参照信号の電圧が変化し始めてから、前記比較結果が反転するまでの時間を、予め決められた第１の周期でカウントするカウント手段と
   を有することを特徴とするアナログデジタル変換器。
2. 前記第２の時間における前記参照信号の電圧の変化が、時間または前記第１の周期の１．５次関数であることを特徴とする請求項１に記載のアナログデジタル変換器。
3. 前記生成手段は、
   抵抗値が等しい予め決められた数の抵抗と、当該抵抗の抵抗値よりも大きく、かつ、抵抗値が互いに異なる複数の抵抗とを、抵抗値の小さい順に直列に接続した抵抗群を有し、
   前記抵抗群の両端の一方に第１の電圧を、他方に前記第１の電圧よりも小さい第２の電圧をかけ、前記第１の電圧と前記第２の電圧との間の前記複数の抵抗の複数の接点から、予め決められた第２の周期で、前記抵抗群の両端の一方から、他方に向けて、順次、電圧を読み出すことで前記参照信号を生成する
   ことを特徴とする請求項１または２に記載のアナログデジタル変換器。
4. 前記生成手段は、前記抵抗値が小さい方から、大きい方に向けて、順次、電圧を読み出すことを特徴とする請求項３に記載のアナログデジタル変換器。
5. 前記生成手段は、前記抵抗値が大きい方から、小さい方に向けて、順次、電圧を読み出すことを特徴とする請求項３に記載のアナログデジタル変換器。
6. 前記第２の時間の前記参照信号の電圧が、時間または前記第１の周期の１．５次関数となるように、前記抵抗群の各抵抗の抵抗値及び前記第２の周期を設定したことを特徴とする請求項３乃至５のいずれか１項に記載のアナログデジタル変換器。
7. 入射した光量に応じた電気信号を生成する光電変換素子と、当該光電変換素子から転送された電気信号を電圧に変換する変換部と、をそれぞれが有する複数の画素と、
   請求項１乃至６のいずれか１項に記載のアナログデジタル変換器と、を有し、
   前記アナログデジタル変換器は、前記画素から出力された電圧を、デジタル信号に変換することを特徴とする撮像素子。
8. 前記光電変換素子の露光時間が第３の時間である場合に、前記露光時間が当該第３の時間よりも短い第４の時間である場合よりも、前記第１の時間を長くすることを特徴とする請求項７に記載の撮像素子。
9. 前記撮像素子の温度が第１の温度である場合に、前記撮像素子の温度が当該第１の温度よりも低い第２の温度である場合よりも、前記第１の時間を長くすることを特徴とする請求項７または８に記載の撮像素子。
10. 前記参照信号の傾きを小さくするように設定された場合に、設定されていない場合よりも、前記第１の時間を長くするように制御することを特徴とする請求項７乃至９のいずれか１項に記載の撮像素子。
11. 前記アナログデジタル変換器は、
    前記光電変換素子から電気信号を転送する前にリセットされた前記変換部のリセット電圧に対応する第１のカウント値を記憶する記憶手段と、
    前記光電変換素子から電気信号を転送した後の前記変換部の信号電圧に対応する第２のカウント値を記憶する記憶手段と、を更に有し、
    前記第１のカウント値と前記第２のカウント値との差を出力することを特徴とする請求項７乃至１０のいずれか１項に記載の撮像素子。
12. 前記比較手段が、前記第１の時間の間に前記リセット電圧と前記参照信号とを比較し、前記第１の時間及び前記第２の時間の間に前記信号電圧と前記参照信号とを比較するように、前記生成手段を制御することを特徴とする請求項１１に記載の撮像素子。
13. 前記リセット電圧と前記参照信号とを比較するために前記参照信号の電圧を変化させる時間は、前記信号電圧と前記参照信号とを比較する際の前記第１の時間よりも短いことを特徴とする請求項１２に記載の撮像素子。
14. 前記アナログデジタル変換器は、更に、前記第１のカウント値を出力し、
    前記第１のカウント値に基づいて、前記差を補正する補正手段を更に有することを特徴とする請求項１１乃至１３のいずれか1項に記載の撮像素子。
15. 請求項１１乃至１３のいずれか１項に記載の撮像素子と、
    前記撮像素子から出力されたデジタル信号を補正する補正手段を更に有し、
    前記アナログデジタル変換器は、更に、予め決められたビット数の前記第１のカウント値を出力し、
    前記補正手段は、前記予め決められたビット数の前記第１のカウント値に基づいて、前記差を補正することを特徴とする撮像装置。
16. 撮影モードを設定する設定手段を更に有し、
    前記撮影モードとして連続して撮影を行うモードが設定されている場合に、単写モードが設定されている場合よりも、前記予め決められたビット数を小さくすることを特徴とする請求項１５に記載の撮像装置。

Images