JP2021125267A - ストレージ装置のブロックレベルの故障予測のためのシステム及び方法 - Google Patents

ストレージ装置のブロックレベルの故障予測のためのシステム及び方法 Download PDF

Info

Publication number
JP2021125267A
JP2021125267A JP2021018242A JP2021018242A JP2021125267A JP 2021125267 A JP2021125267 A JP 2021125267A JP 2021018242 A JP2021018242 A JP 2021018242A JP 2021018242 A JP2021018242 A JP 2021018242A JP 2021125267 A JP2021125267 A JP 2021125267A
Authority
JP
Japan
Prior art keywords
block
target block
data
vulnerability factor
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021018242A
Other languages
English (en)
Other versions
JP2021125267A5 (ja
Inventor
ニマ，エリヤシ
Elyasi Nima
チャンホ，チェ
Chang-Ho Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021125267A publication Critical patent/JP2021125267A/ja
Publication of JP2021125267A5 publication Critical patent/JP2021125267A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】ストレージ装置におけるブロックレベルの故障予測のためのシステム及び方法を提供する。
【解決手段】１つ以上のブロックを含むソリッドステートドライブ（ＳＳＤ）における動的ウェアレベリング及びロードリダイレクトのための方法は、コントローラによって、データをライトするための要請を受信する段階と、１つ以上のブロックの脆弱性因子を演算する段階と、データをライトするための要請を受けるためのターゲットブロックを１つ以上のブロックから選択する段階と、ターゲットブロックの前記脆弱性因子に基づいて、ターゲットブロックの状態を決定する段階と、ターゲットブロックの前記状態に基づいて、ターゲットブロックにデータをライトする段階と、データがターゲットブロックにライトされたことに基づいて、マッピングテーブルをアップデートする段階と、を備える。
【選択図】図３

Description

本発明は、ストレージ装置のブロックレベルの故障予測のためのシステム及び方法に関する。
コンピュータのメモリシステムは、ソリッドステートドライブ（Solid-State Drive、ＳＳＤ）などのようなストレージ装置を多数含み得る。メモリシステム内でのそれぞれのＳＳＤは、多数のフラッシュチップを含むことができ、それぞれのフラッシュチップは、多数のブロックを含むことができ、それぞれのブロックは、多数のページを含み得る。ページは、数（several）キロバイト（kilobyte）とすることができ、ＳＳＤのデータを読み書きするための最小単位である。
本背景技術に開示された上記の情報は、本発明の背景の理解を高めるためのものに過ぎず、従来技術を形成していない情報を含み得る。
米国特許出願公開第２０１４/０２５８６５８号明細書 米国特許出願公開第２０１７/０２７７４４１号明細書 米国特許出願公開第２０１８/０１８１４９２号明細書 米国特許出願公開第２０１９/００３４２５１号明細書 米国特許出願公開第２０１９/０２８９０２９号明細書
CHEN, et.al.; Energy and Memory Efficient Mapping of Bitonic Sorting On FPGA; Ming Hsieh Department of Electrical Engineering, University of Southern California; Ganges.use.edu/wiki/TAPAS; pps. 1-37 JUN, et.al.; Terabyte Sort on FPGA-Accelerated Flash Storage, 2017 IEEE Computer Society 25th Annual International Symposium on Field-Programmable Custom Computing Machines; pps. 1-8 MUELLER, et.al.; Sorting Networks on FPGAs, System Group, Department of Ccomputer Science; http://www.systems.ethz.ch/; pps. 1-25 MUSLIM, et. al.; Efficient FPGA Implementation of OpenCl High-Performance Computing Applications via High-level Synthesis; IEEE ACCESS; Volume 5, 2017; pps. 2747-2762 SRIVASTAVA, et.al. and CHEN et.al.; A Hybrid Design for High Performance Large-scale Sorting on FPGA; Department of Computer Science, University of Southern California and Ming Hsieh Department of Electrical Engineering, University of Southern California, respectively; 2015 IEEE, pps. 1-6
本発明は、上記の従来技術に鑑みてなされたものであって、本発明の目的は、ストレージ装置におけるブロックレベルの故障予測のためのシステム及び方法を提供することにある。
本発明の実施形態は、ストレージ装置のブロックレベルの故障予測のためのシステム及び方法に関するものである。
本発明のいくつかの実施形態による１つ以上のブロックを含むソリッドステートドライブ（Solid-State Drive、ＳＳＤ）における動的ウェアレベリング（wear-leveling）及びロードリダイレクト（load redirection）のための方法であって、前記方法は、コントローラによって、データをライト(write)するための要請を受信する段階と、前記コントローラによって、前記１つ以上のブロックの脆弱性因子を演算する段階と、前記コントローラによって、前記データをライト(write)するための要請を受けるためのターゲットブロックを前記１つ以上のブロックから選択する段階と、前記コントローラによって、前記ターゲットブロックの前記脆弱性因子に基づいて、前記ターゲットブロックの状態を決定する段階と、前記コントローラによって、前記ターゲットブロックの前記状態に基づいて、前記ターゲットブロックに前記データをライト(write)する段階と、前記コントローラによって、前記データが前記ターゲットブロックにライト(write)されたことに基づいて、マッピングテーブルをアップデートする段階と、を備える。
いくつかの実施形態によると、前記方法は、前記ターゲットブロックの前記脆弱性因子があらかじめ決められた閾値よりも大きい場合に、前記コントローラによって複製ブロックに前記データをライト(write)する段階、をさらに備える。
いくつかの実施形態によれば、前記状態は、定常状態（healthy status）、脆弱な状態（vulnerable status）及び廃止状態（retired status）のうち、少なくとも１つを含む。
いくつかの実施形態によると、前記マッピングテーブルは、前記ターゲットブロックにライト(write)された前記データの論理ページナンバー（Logical Page Number、ＬＰＮ）を前記ターゲットブロックにライト(write)された前記データの物理ページナンバー（Physical Page Number、ＰＰＮ）にマップするテーブルを含む。
いくつかの実施形態によると、前記ターゲットブロックは、前記ターゲットブロックの前記脆弱性因子に基づいて選択される。
いくつかの実施形態によると、最小の脆弱性因子を有する前記ターゲットブロックが選択される。
いくつかの実施形態によれば、前記脆弱性因子は、ブロックレベルのメタデータ（block level metadata）から生成された第１のパラメータセット、及びドライブレベルのメタデータ（drive level metadata）から生成された第２のパラメータセットを使用して演算される。
いくつかの実施形態によれば、前記ブロックレベルのメタデータは、リード(read)エラー、ライト(write)エラー及び消去エラーのうち、少なくとも１つを含む。
いくつかの実施形態によると、前記のドライブレベルのメタデータは、ページの識別、ブロックの識別、タイムスタンプ、ブロックベースのエラー、及びドライブのログデータのうち、１つ以上を含む。
本発明のいくつかの実施形態によるコントローラ及び１つ以上のブロックを含むソリッドステートドライブ（Solid-State Drive、ＳＳＤ）システムであって、前記コントローラは、データをライト(write)するための要請を受信し、前記１つ以上のブロックの脆弱性因子を演算し、前記データをライト(write)するための要請を受けるためのターゲットブロックを前記１つ以上のブロックから選択し、前記ターゲットブロックの前記脆弱性因子に基づいて、前記ターゲットブロックの状態を決定し、前記ターゲットブロックの前記状態に基づいて、前記ターゲットブロックに前記データをライト(write)し、そして前記データが前記ターゲットブロックにライト(write)されたことに基づいて、マッピングテーブルをアップデートするように構成される。
いくつかの実施形態によると、前記ターゲットブロックの前記脆弱性因子があらかじめ決められた閾値よりも大きい場合に、前記コントローラは、複製ブロックに前記データをライト(write)するように、さらに構成される。
いくつかの実施形態によれば、前記状態は、定常状態（healthy status）、脆弱な状態（vulnerable status）、及び廃止状態（retired status）のうち、少なくとも１つを含む。
いくつかの実施形態によると、前記ターゲットブロックは、前記ターゲットブロックの前記脆弱性因子に基づいて選択される。
いくつかの実施形態によると、最小の脆弱性因子を有する前記ターゲットブロックが選択される。
いくつかの実施形態によれば、前記脆弱性因子は、ブロックレベルのメタデータ（block level metadata）から生成された第１のパラメータセット、及びドライブレベルのメタデータ（drive level metadata）から生成された第２のパラメータセットを使用して演算される。
いくつかの実施形態によれば、前記ブロックレベルのメタデータは、リード(read)エラー、ライト(write)エラー及び消去エラーのうち、少なくとも１つを含む。
いくつかの実施形態によると、前記ドライブレベルのメタデータは、ページの識別、ブロックの識別、タイムスタンプ、ブロックベースのエラー、及びドライブのログデータのうち、１つ以上を含む。
本発明のいくつかの実施形態による１つ以上のメモリ装置を含むメモリシステム内での動的ウェアレベリング（wear-leveling）及びロードリダイレクト（load redirection）のための方法であって、前記方法は、コントローラによって、データをライト(write)するための要請を受信する段階と、前記コントローラによって、前記１つ以上のメモリ装置の脆弱性因子を演算する段階と、前記コントローラによって、前記データをライト(write)するための要請を受けるためのターゲット装置を、前記脆弱性因子に基づいて前記１つ以上のメモリ装置から選択する段階と、前記コントローラによって、前記データをライト(write)するための要請を前記ターゲット装置に伝達する段階と、を備える。
いくつかの実施形態によれば、前記１つ以上のメモリ装置は、１つ以上のフラッシュチップを含む。
いくつかの実施形態によれば、前記１つ以上のフラッシュチップの前記脆弱性因子は、前記１つ以上のフラッシュチップ内のすべてのブロックの脆弱性因子の合計と同一である。
いくつかの実施形態によれば、最小の脆弱性因子を有するフラッシュチップがターゲットのフラッシュチップとして選択される。
いくつかの実施形態によれば、前記１つ以上のメモリ装置は、１つ以上のソリッドステートドライブ（Solid-State Drive、ＳＳＤ）を含む。
いくつかの実施形態によれば、前記１つ以上のＳＳＤの前記脆弱性因子は、前記１つ以上のＳＳＤ内のすべてのフラッシュチップの脆弱性因子の合計と同一である。
いくつかの実施形態によれば、最小の脆弱性因子を有するＳＳＤがターゲットＳＳＤとして選択される。
本発明によると、より脆弱なブロックに対する摩耗を減らし、メモリ装置の寿命を増加させることができる。
本発明によると、メモリ装置の信頼性を向上させることができる。
本発明の実施形態による１つ以上のストレージ装置を有するメモリシステムのイメージを示す。 本発明の実施形態によるソリッドステートドライブ（Solid-State Drive、ＳＳＤ）内のブロックが故障（又はフェイル、fail）するか否かを予測する方法に対するフローチャートである。 本発明の実施形態によるＳＳＤ内のブロックにわたってロード（load）を分散させるための方法のフローチャートである。 本発明の実施形態によるＬＴＰテーブル及びＰＴＬテーブルを示す。 本発明の実施形態による、ブロックレベル、チップレベル及び装置レベルで追跡されるメタデータを示すチャートである。 本発明の実施形態によるメモリシステム内のメモリ装置にわたってロードを分散させるための方法に対するフローチャートである。
ソリッドステートドライブ（Solid-State Drive、以下ＳＳＤ）のブロック内のページは、時間が経つにつれて劣化（wearing、「摩耗」と称する）して不良が発生する傾向がある。現場でのＳＳＤ不良は、サーバーのシャットダウンにつながることがあり、これにより、データセンターのスケールのアプリケーションの性能と可用性を害してしまい得る。このような予期せぬ不良を軽減又は防止するために、ＳＳＤを活用するシステムは、不良が発生する前にドライブを交換することにより不良を防止するために、簡単な閾値ベースのモデルを使用することがある。このような保護メカニズムは、高いレベルの誤警報につながるか、又はすべてのＳＳＤ不良を予測/予防することはできない。なお、物理的エラーを識別する場合、ＳＳＤはそのエラーから回復できない場合があり、これに応じて追加の装置不良を防止できないことがある。さらに、ＳＳＤ内のいくつかの欠陥のあるページによって、ＳＳＤの頻繁なエラーが発生することがある。
いくつかの実施形態によると、メモリシステムは、ブロックレベルにおいて故障予測モジュールの結果を活用し、メモリシステムの多数のＳＳＤ装置にわたってロード（load）をリダイレクト（redirect）し、そして動的にチューニングすることができる。このようなアプローチは、ＳＳＤの寿命を延長し、使用可能な容量をよりよく活用することができる。
多様な実施形態によると、本発明は、メモリシステムのＳＳＤ内でブロックにわたってデータ（つまり、ロード）を比例的に複製及びリダイレクトするメカニズムを含み得る。メカニズムは、ブロックの脆弱性因子（vulnerability factor）に基づいてブロックに負荷を割り当てることができる。脆弱性因子は、ブロックが故障（又はフェイル、fail）である可能性を示すことができ、故障予測モジュールを使用して演算されることが可能である。たとえば、脆弱性因子が低いブロックは、フェイルの可能性が低い反面、脆弱性因子が高いブロックは、フェイルの可能性がもっと高い。いくつかの実施形態では、ロードは脆弱性因子のより低いブロックにターゲットすることができる。いくつかの実施形態では、より高い脆弱性因子を有するブロック（つまり、あらかじめ決定された閾値よりも大きい脆弱性因子を有するブロック）にライト(write)されたデータは、将来の不良発生時に、データ損失を防ぐために、他のブロックに複製されることが可能である。データをライト(write)した後、対応するマッピングテーブルはアップデートされ、これは論理ページナンバー（Logical Page Number、以下ＬＰＮ）対物理ページナンバー（Physical Page Number、以下ＰＰＮ）のテーブル（つまり、ＬＴＰテーブル）、及びＰＰＮ対ＬＰＮのテーブル（つまり、ＰＴＬテーブル）を含み得る。
多様な実施形態によると、本発明は、またＳＳＤ内のフラッシュチップにわたって、そしてメモリシステム内のＳＳＤにわたって負荷を割り当てるためのメカニズムに関するものである（例えば、ウェアレベリングアルゴリズム）。フラッシュチップは、フラッシュチップ内の各ブロックの脆弱性因子の合計で定義される脆弱性因子を有し得る。ロードは、フラッシュチップの脆弱性因子に応じてフラッシュチップに分散されることが可能である。例えば、ロードは、あらかじめ決定された範囲内にある脆弱性因子を有するフラッシュチップに向けられ得る。同様に、ＳＳＤは、ＳＳＤ内の各フラッシュチップの脆弱性因子の合計として定義される脆弱性因子を有し得る。ロードはＳＳＤの脆弱性因子に応じてＳＳＤに分散されることが可能である。例えば、ロードは、あらかじめ決定された範囲内にある脆弱性因子を有するＳＳＤに向けられる。
発明の実施形態によると、より脆弱なブロックに対する摩耗を減らし、ブロック及びＳＳＤの寿命を増加させることができる。そして、開示された実施形態は、次のような利点を提供することができる。つまり、
● 脆弱性因子に基づいて、各ＳＳＤドライブにロードを割り当てる
● 予測された「フェイルした（as failed）」ブロックの数に基づいて、各ＳＳＤドライブにロードを割り当てる
● 予測モジュールの信頼性に基づいて、各ＳＳＤドライブにロードを割り当てる
● 装置が脆弱であると識別/予測される場合は、装置をより良く使用するための装置の寿命及び信頼性が向上する
図１は、本発明の実施形態による多数のストレージ装置を有するメモリシステムのイメージを示す。
図１によると、メモリシステム１００は、多数のストレージ装置１１０を含み得る。いくつかの実施形態では、ストレージ装置１１０は、ＳＳＤ１１０を含み得る。図１に示すように、ＳＳＤ１１０は、マルチレベルのストレージを有し得る。たとえば、それぞれのＳＳＤ１１０は、多数のフラッシュチップ１１１を含むことができ、それぞれのフラッシュチップ１１１は、多数のブロック１１２を含むことができ、それぞれのブロック１１２は、多数のページ１１３を含み得る。ページ１１３は、数（several）キロバイト（kilobyte）とすることができ、ＳＳＤ１１０にデータを読み書きするための最小単位とし得る。
いくつかの実施形態では、ＳＳＤ１１０は、エンベデッドコントローラ１１４（例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、プロセッサなど）を含み得る。他の実施形態では、コントローラ１１４は、ＳＳＤ１１０の外部にあり得る。ＳＳＤコントローラ１１４は、リード(read)及びライト(write)の要請を提供し、ウェアレベリング（wear-levelling）アルゴリズムを実行し、エラーの回復手順を実行するための論理回路を含み得る。いくつかの実施形態では、ＳＳＤコントローラ１１４によって実行されるプロセスは、任意の適切なファームウェア（すなわち、ＡＳＩＣ（Application-Specific Integrated Circuit））を使用して実施される。なお、ページ１１３は、ＳＳＤコントローラ１１４が限られた数のビットエラーを回復して修正するために使用するＥＣＣ（Error Correction Code）のメタデータを含み得る。
一実施形態によると、コントローラ１１４は、チップ１１１内のブロック１１２に要請を伝送することができる。要請は、ブロック１１２内のページ１１３に格納されたデータをリード(read)すること（つまり、リード(read)要請）であるか、又はブロック１１２内のページ１１３に新しいデータをライト(write)すること（つまり、ライト(write)要請）である。もし要請がブロック１１２内の欠陥のあるページ１１３を対象とする場合には、要請は頻繁にフェイルすることになり得る。なお、ハードウェアの不良に起因するビットエラーの数が特定の値（たとえば、閾値）を超える場合には、ＳＳＤコントローラ１１４は、ビットエラーを修正できず、損傷されたデータをホストに提供してしまい得る。
特定の回数の繰り返しフェイル後、システム管理者は、メモリシステム１００内のＳＳＤ１１０を交換することを選択し得るが、これは、メモリシステム１００のランニングコスト及びメンテナンスコストを増加させ、また結果的にサーバーのシャットダウンによってアプリケーション（又は応用プログラム、application）の性能と可用性を害し得る。一方で、ページ１１３にライト(write)動作（つまり、プログラムの動作）が遂行されるときにエラーが発生する場合は、ページ１１３は、フェイルとしてマークされることができ、これ以上使用されないとし得る。ブロック１１２において、特定の数のページ１１３がフェイルしたと判定されると、ブロック１１２全体が廃止（retire）される。ＳＳＤ１１０は、使われなくなったブロック１１２を代替するために、いくつかの予備ブロック１１２を別途に残しておくことができる。ＳＳＤ１１０が、利用可能な予備ブロックが不足している場合（例えば、予備ブロックの９０％以上が使用されている場合）、ＳＳＤ１１０は、交換を必要とし得る。
いくつかの実施形態では、ＳＳＤ１１０を交換する代わりに、細分化された（又はファイングレイン、fine-grained）ブロックの故障予測は、将来の不良を防止するために、早期に欠陥のあるブロックを廃止することができる。しかし、ブロックレベルで細分化されたエラーを予測することは不可能である。ブロックレベルのエラーを予測するためのプロセスは、ＳＳＤ内の個々のブロックに対して相対的に大量の履歴データを必要とし得る。ＳＳＤは、数十万個のブロックを有し得るため、そのプロセスはＳＳＤ内の大規模なデータセットを処理し、かつ分析することを要求し得る。これは、ＳＳＤが限られた演算及び処理能力を有するため、問題になり得る。その上に、データセットを格納することは、ＳＳＤ上の有用なストレージ空間を占有してしまい得る。
いくつかの実施形態では、ブロックの故障予測方法は、フェイルする可能性のあるブロック１１２を識別するために使用されることが可能であり、将来のエラーを防止するために、これらのブロック１１２を廃止することができる。これのため、開示されたシステムは、パラメータ/予測因子のセットを生成し、これを、不良を予測するためのマシンラーニング（Machine Learning、ＭＬ）のモジュールを実行する予測モジュールに供給するために、物理的なエラーのローカリティ（局所性）を活用し、ブロックレベル及び装置レベルの情報を結合するファームウェアレベルの故障予測技術を含む。予測モジュールの出力に基づいて、ブロック１１２が将来の不良として識別される場合には、そのブロック１１２は、廃止される。
図２は、本発明の実施形態によるＳＳＤ内のブロックがフェイルであるかを予測する方法に対するフローチャートである。いくつかの実施形態によると、図２に示された動作の数と順序は変わることができる。例えば、いくつかの実施形態によると、別のことが明示又は暗示されない限り、より少ないか、又は追加の動作があり得る。また、別のことが明示又は暗示されない限り、動作の順序が変わることができる。いくつかの実施形態では、図２に示された動作は、任意の適切なファームウェアを使用して実施されることが可能である。
図２を参照すると、段階２１０で、ブロックレベルのデータが、疑われるブロックに対するパラメータのセット（例えば、ブロックレベルのパラメータ）を構築するのに利用可能なドライブベースのログデータから抽出される。疑われるブロックは、頻繁にフェイル（失敗）するか、又は後にフェイルし得るブロックであり得る。一部の例において、抽出されるブロックレベルのデータは、リード(read)エラー、ライト(write)エラー又は消去エラーを含み得る。いくつかの実施形態では、ブロックレベルのパラメータは、疑われるブロックから直接抽出されたデータに当該パラメータが基づいているため、疑われるブロックの状態の正確な測定を提供することができる。段階２０５で、開示されたシステムは、疑われるブロックに対する他のパラメータのセット（つまり、ドライブレベルのパラメータ）を生成するためにＳＳＤレベルのデータも、また抽出することができる。抽出されたＳＳＤレベルのデータは、ページ/ブロックの識別（つまり、ＩＤ）、タイムスタンプ（timestamp）、ブロックベースのリード(read)/ライト(write)/消去のエラー、及びドライブのログデータを含み得る。いくつかの実施形態では、ドライブレベルのパラメータはＳＳＤ内のすべてのブロックにわたって平均化できるＳＳＤレベルのデータから誘導されるため、疑われるブロックの状態の大略的な測定を提供することができる。段階２１０及び段階２０５で生成されたブロックレベルのパラメータ及びドライブレベルのパラメータは、故障予測モジュールに伝送される。段階２１５で、故障予測モジュールは、ブロックがフェイルする確率（つまり、ブロックの脆弱性因子）を決定するために、ブロックレベルのパラメータ及びドライブレベルのパラメータを使用するマシンラーニング（ＭＬ、machine learning）のモジュールを実行することができる。マシンラーニングモジュールは、ロジスティック回帰及びランダムフォレストを使用することができるが、これに限定されない。段階２２０で、コントローラは、故障予測モジュールによって演算された脆弱性因子をあらかじめ決められた閾値と比較して、ブロックがフェイルするか否かを決定する。脆弱性因子が閾値よりも大きい場合には、ブロックはフェイルすると予測され、段階２２５で、そのブロックは、もはや使用されないはずである（つまり、廃止されたブロック）。確率が閾値よりも小さいか等しい場合には、ブロックがフェイルしないと予測され、そのブロックは、使用し続けられる。
しかし、閾値に基づいて脆弱なブロックを廃止することは、効率的でない可能性がある。ブロックを廃止することは、脆弱なブロックの如何なる追加使用も排除してしまい、誤った予測が行われた場合、ブロックを廃止することは、容量の浪費を招き得る。
脆弱なブロックを単に廃止する代わりに、このようなブロックは、その脆弱性因子に比例するワークロードを割り当てることにより、相変わらず使用される。これのため、脆弱性因子は、ＳＳＤ内のブロック（つまり、状態）を分類するのに使用される。たとえば、状態は、正常（healthy）、脆弱性又は廃止を含み得るが、これらに限定されない。脆弱性因子が０(zero)であるブロックは、故障予測モジュールによって今後フェイルになると予測されず、正常ブロックとして識別される（つまり、正常状態）。脆弱性因子が１であるブロックは、Ｐ/Ｅサイクル寿命の限界に到達したか、又は既にフェイルした特定の数のページを持つとすることができ、廃止されたブロックとして識別される（つまり、廃止状態）。脆弱性因子が０(zero)と１との間であるブロックは、故障予測モジュールによってフェイルしたと予測され、脆弱なものとして識別される（つまり、脆弱な状態）。脆弱性因子は、次のように定義される。つまり、
脆弱性因子(Vulnerability_Factor) ＝
Figure 2021125267
多様な実施形態では、ワークロードは、ブロックの脆弱性因子に基づいて、ブロックに割り当てられる（例えば、ウェアレベリングアルゴリズムを介して）。多様な実施形態では、脆弱性因子のより低いブロックは、したがって、フェイルする可能性が低く、先にターゲット化（標的化）されることが可能である。加えて、脆弱性因子は、ライト(write)要請のために、特定のブロックを使用するか否かを決定するのに使用される。フェイルする確率が高い脆弱なブロックは、後に不良が発生する場合にデータが失われる可能性があるため、ライト(write)要請に理想的でないとし得る。このアプローチは、より脆弱なブロックの使用を暗黙的に減らすことができる。いくつかの実施形態では、データがあらかじめ決定された閾値よりも大きい脆弱性因子を有する脆弱なブロックにライト(write)される場合には、データは、また複製ブロックにライト(write)されることが可能である。複製は、脆弱なブロックの後の不良からデータの損失を防ぐのを助けることができる。なお、脆弱性因子は、どのくらい多くの脆弱なブロックのコンテンツが複製されるかを決定するために使用される。このアプローチは、複製ブロック上で複製に必要な空間を限定することで、より効率的な複製メカニズムを作成することができる。脆弱なブロックから複製されるデータの量を限定することで、複製ブロックは脆弱なブロックのコンテンツ全体が複製される場合よりも少なく使用される。従って、複製ブロックを少なく使用することは、それの摩耗を減らすことができる。
図３は、本発明の実施形態によるＳＳＤのブロックにわたってロード（load）を分散するための方法に対するフローチャートである。いくつかの実施形態によると、図３に示された動作の数と順序は変わることができる。例えば、いくつかの実施形態によると、別のことが明示又は暗示されない限り、より少ないか、又は追加の動作があり得る。また、別のことが明示又は暗示されない限り、動作の順序が変わることができる。いくつかの実施形態では、図３に示された動作は、任意の適切なファームウェアを使用して実施されることが可能である。
図３を参照すると、段階３０５で、ＳＳＤは要請を受信する。要請は、リード(read)又はライト(write)要請であり得る。段階３１０では、要請がリード(read)要請であるか否かが決定される。要請がリード(read)要請である場合には、手順（方法）は、段階３１５に進行する。段階３１５で、ＬＴＰテーブルがデータのＰＰＮを識別するために検討され、ＰＰＮにおいてデータがリード(read)される。いくつかの実施形態では、要請されたデータは、１つ以上のブロックに格納される。例えば、データは、既存のブロック及び任意の複製ブロックに格納されることが可能である。したがって、ＬＰＮは、１つ以上のＰＰＮに対応することができる。既存のブロック上でデータが損傷された場合は、データは複製ブロック上で相変わらず回復されることが可能である。
段階３１０では、要請がリード(read)要請ではないと決定された場合には、手順は、段階３２０に進むことができる。段階３２０で、データを受信するブロック（つまり、ターゲットブロック）が選択される。いくつかの実施形態では、ターゲットブロックは、それらの脆弱性因子に応じて選択される。例えば、最小の脆弱性因子を有するブロックがターゲットブロックとして選択される。段階３２５で、ターゲットブロックが脆弱であるか否かが決定される。脆弱なブロックは、脆弱性因子が０(zero)よりも大きいが、１よりも小さいブロックを含み得る。ターゲットブロックの状態が脆弱ではない場合には、手順は段階３３５に進むことができる。段階３３５で、ターゲットブロックのＰＰＮが、データをライト(write)するために選択され、マッピングテーブル（つまり、ＬＴＰテーブル又はＰＴＬテーブル）がアップデートされる。
段階３２５では、ターゲットブロックが脆弱なものと決定される場合には、手順は、段階３３０に進むことができる。段階３３０で、ターゲットブロックに対する脆弱性因子が決定され、手順は段階３４０に進むことができる。段階３４０で、ターゲットブロックの脆弱性因子は、あらかじめ決定された閾値と比較される。脆弱性因子があらかじめ決定された閾値よりも大きい場合には、手順は、段階３４５に進むことができる。段階３４５で、ターゲットブロックのＰＰＮが選択され、データは選択されたＰＰＮにライト(write)される。データの複製本も複製ブロックにライト(write)され、マッピングテーブルがアップデートされる。段階３４０で、脆弱性因子があらかじめ決められた閾値よりも小さいか等しい場合には、手順は、段階３５０に進むことができる。段階３５０で、ターゲットブロックのＰＰＮが選択され、データは、複製なしに選択されたＰＰＮにライト(write)される。また、マッピングテーブルもアップデートされる。
図４は、本発明の実施形態によるＬＴＰテーブル及びＰＴＬテーブルを示す。
図４を参照すると、ＳＳＤは２つのマッピングテーブル、つまり、ＬＴＰテーブル４１０及びＰＴＬテーブル４２０を有し得る。ＬＴＰテーブル４１０は、論理ページナンバー（又は番号、number）（Logical Page Number、ＬＰＮ）を物理ページナンバー（Physical Page Number、ＰＰＮ）にマッピングする。ＬＴＰテーブル４１０に示すように、それぞれのＬＰＮはＰＰＮに対応する。例えば、ＬＰＮ０はＰＰＮ０に対応する。いくつかの実施形態では、データは複製されることがあり、多数のＰＰＮ、つまり、既存のブロックで１つのＰＰＮ、複製ブロック上で追加のＰＰＮ、に格納されることがある。従って、ＬＰＮは、１つ以上のＰＰＮに対応することができる。例えば、ＬＰＮ１は、ＰＰＮ１のデータがＰＰＮ３上で複製されたためＰＰＮ１及びＰＰＮ３に対応することができる。
図４によると、ＰＴＬテーブル４２０は、ＰＰＮをＬＰＮにマッピングする。ＰＴＬテーブル４２０に示すように、それぞれのＰＰＮはＬＰＮに対応する。例えば、ＰＰＮ０はＬＰＮ０に対応する。いくつかの実施形態では、１つ以上のＰＰＮは同一のＬＰＮに対応することができる。たとえば、ＰＰＮ１のデータがＰＰＮ３で複製されたためＰＰＮ１及びＰＰＮ３はすべてＬＰＮ１と対応することができる。ＬＴＰテーブル４１０及びＰＴＬテーブル４２０の両方で、与えられたＬＰＮに対するＰＰＮのリストが維持されることが可能である。
リード(read)要請においては、要請されたデータのＰＰＮが、ＬＴＰテーブル４１０にアクセスすることにより取り出される。そのＰＰＮを使用して、要請されたデータはアクセス及びリード(read)されることが可能である。いくつかの実施形態では、既存のＰＰＮのデータが損傷されることがあり、データは、複製ＰＰＮから回収されることが可能である。ライト(write)要請においては、データをライト(write)するためにＰＰＮが選択される。新しい項目が、ＬＴＰテーブル４１０に追加される。データの複製が要求される場合には、複製ＰＰＮも、対応するＬＰＮに対するＬＴＰテーブルの同一の項目に追加されることが可能である。例えば、ＬＴＰテーブル４１０のＬＰＮ１は、ＰＰＮ１のデータがＰＰＮ３で複製されたためＰＰＮ１及びＰＰＮ３に対応する。ＬＰＮをアップデートするときに、対応するＰＰＮは、ＬＴＰテーブル４１０上で無効になることができる。ガベージコレクション（garbage collection）のうち、ＰＰＮが移動される場合には、それの対応するＬＰＮは、ＰＴＬテーブル４２０から位置づけられる。以下で、対応するＬＰＮに対するＰＰＮリストは、ＬＴＰテーブル４１０でアップデートされることが可能である。
ブロックの脆弱性因子を割り出すことに加えて、脆弱性因子は、フラッシュチップレベル（例えば、チップの脆弱性因子）及びＳＳＤレベル（例えば、ＳＳＤの脆弱性因子）でも決定されることがある。フラッシュチップの脆弱性因子は、フラッシュチップ内の各ブロックの脆弱性因子の合計として定義され、以下のように説明される。つまり、
チップの脆弱性因子(CHIP_VUL_FACTOR) ＝
Figure 2021125267
 N：フラッシュチップでブロックの個数
Figure 2021125267
 ：ブロックｉの脆弱性因子
フラッシュチップにライト(write)要請（つまり、ロード）を割り当てるとき、ファームウェアは１/CHIP_VUL_FACTORに比例してターゲットのフラッシュチップを決定する。従って、脆弱/フェイルのブロックの数がより多いフラッシュチップは、より少ない要請を受けることができる。
同様に、ＳＳＤの脆弱性因子は、ＳＳＤ内のそれぞれのフラッシュチップのチップ脆弱性因子の合計として定義され、以下のように説明される。つまり、
ＳＳＤの脆弱性因子(SSD_VUL_FACTOR) ＝
Figure 2021125267
 K：ＳＳＤ内のフラッシュチップの個数

それぞれのＳＳＤにロードを割り当てるとき、ロードはＳＳＤの脆弱性因子に応じてＳＳＤに割り当てられる。例えば、ロードは、ＳＳＤの脆弱性因子が最も小さいＳＳＤに割り当てられる。
図５は、本発明の実施形態によるブロックレベル、チップレベル及び装置レベルで追跡されるメタデータを示すチャートである。
図５を参照すると、装置（装置、device）のファームウェアは、ブロックレベルのメタデータ５１０及びチップレベルのメタデータ５２０を維持する。装置レベルのメタデータ５３０は、システムレベルで維持される。ブロックレベルのメタデータ５１０は、それぞれの個々のブロックの脆弱性因子を含み得る。チップレベルのメタデータ５２０は、個々のフラッシュチップの脆弱性因子を含み得る。装置レベルのメタデータ５３０は、システムでの個々のＳＳＤの脆弱性因子を含み得る。
したがって、図５に示すように、ブロックレベル、チップレベル及び装置レベルのメタデータがそれぞれ維持されることができるため、本発明の実施形態は、多様な抽象化レベル（例えば、ブロックレベル、チップレベル、又は装置（つまり、個々のＳＳＤ）レベル）で実施され得る。たとえば、それぞれのフラッシュチップの脆弱性因子が演算され得る。チップの脆弱性因子は、チップ内のそれぞれのブロックの脆弱性因子の合計として定義される。いくつかの実施形態では、ワークロードは、チップの脆弱性因子に応じてフラッシュチップに伝達される。
なお、それぞれのＳＳＤの脆弱性因子も演算され得る。ＳＳＤ脆弱性因子は、ＳＳＤ内のそれぞれのチップの脆弱性因子の合計として定義される。いくつかの実施形態では、ワークロードは、ＳＳＤの脆弱性因子に応じてＳＳＤに伝達される。
なお、ブロック内のそれぞれのページの脆弱性因子も演算されることがある。いくつかの実施形態では、ワークロードは、ページの脆弱性因子に基づいてページに伝達される。
図６は、本発明の実施形態によるメモリシステム内のメモリ装置にわたってロード（負荷）を分散するための方法に対するフローチャートである。いくつかの実施形態によると、図６に示された動作の数と順序は変わることができる。例えば、いくつかの実施形態によると、別のことが明示又は暗示されない限り、より少ないか、又は追加の動作があり得る。また、別のことが明示又は暗示されない限り、動作の順序が変わることができる。いくつかの実施形態では、図６に示された動作は、任意の適切なファームウェアを使用して実施されることが可能である。
図６を参照すると、段階６１０で、メモリシステムは、メモリ装置にデータをライト(write)するための要請を受信することができる。多様な実施形態では、メモリ装置は、ページ、ブロック、フラッシュチップ又はＳＳＤを含み得る。段階６２０で、コントローラ（つまり、ファームウェア）は、メモリシステムのそれぞれのメモリ装置の脆弱性因子を演算することができる。いくつかの実施形態では、ブロックの脆弱性因子は、故障予測モジュールを使用して演算され得る。いくつかの実施形態では、フラッシュチップの脆弱性因子は、フラッシュチップ内のブロックの脆弱性因子の合計と同一であり得る。いくつかの実施形態では、ＳＳＤの脆弱性因子は、ＳＳＤ内のフラッシュチップの脆弱性因子の合計と同一であり得る。
段階６３０では、メモリ装置の脆弱性因子に基づいて、データをライト(write)するメモリ装置が選択され得る。いくつかの実施形態では、最小の脆弱性因子を有するメモリ装置（つまり、脆弱さが最も小さいメモリ装置）が、データをライト(write)するために選択され得る。段階６４０で、データのライト(write)要請は、選択されたメモリ装置に伝達される。
本明細書で記述された本発明の実施形態による電子又は電気装置、及び/又は他の任意の関連された装置又はコンポーネントは、任意の適切なハードウェア、ファームウェア、（例えば、ＡＳＩＣ）、ソフトウェア、又はソフトウェア、ファームウェア及びハードウェアの組み合わせを用いて実装される。たとえば、これらの装置の多様なコンポーネントは、１つの集積回路（Integrated Circuit、ＩＣ）チップ又は個別のＩＣチップ上に形成される。なお、これらの装置の多様なコンポーネントは、フレキシブルプリント回路フィルム（Flexible Printed Circuit Film）、ＴＣＰ（Tape Carrier Package）、プリント回路基板（Printed Circuit Board、ＰＣＢ）上に実装されたり、単一の基板上に形成されたりする。なお、これらの装置の多様なコンポーネントは、コンピュータプログラム命令語を実行し、本明細書で説明された多様な機能を遂行するための他のシステムコンポーネントと相互作用する、１つ以上のコンピューティング装置又は１つ以上のプロセッサで遂行されるプロセス又はスレッド（Thread）であり得る。コンピュータプログラムの命令語は、例えば、ＲＡＭ（Random Access Memory）などのような標準的なメモリ装置を利用するコンピューティング装置において実装されるメモリ内に格納される。コンピュータプログラム命令語はまた、例えば、ＣＤ-ＲＯＭ、フラッシュドライブ（Flash Drive）、又はそのような他の一時的でないコンピュータリード(read)可能な媒体（Non-transitory Computer Readable Media）に格納されることも可能である
本発明の特徴やそれを達成する方法は、実施形態の詳細な説明と添付された図面を参照すれば明らかになるだろう。以下では、例としての実施形態は、類似の参照符号は類似の要素(element)を指す添付図面を参照して、詳細に説明されるだろう。しかし、本発明は、異なる多様な形態で実施され、本明細書で単に例示された実施形態に限定されるものではない。むしろ、これらの実施形態は、この発明が徹底的で完全なものになるための例として提供され、当業者に本発明の特徴と機能を完全に伝えるはずである。したがって、本発明の技術分野における通常の知識を有する者が本発明の特徴と機能を完全に理解するために必要としないプロセス、要素(element)及び技術は、説明されない可能性がある。別途に言及されない限り、類似した参照符号は、添付された図面と記載された説明において類似した要素を示し、従ってそれに対する説明は繰り返されまい。図面では、要素、レイヤー及び領域の相対的な大きさは、明快さのために誇張されることがある。
上述した説明において、説明の目的及び多様な実施形態の完全な理解を提供するために、多数の具体的な詳細が示された。しかし、多様な実施形態は、これらの具体的な詳細なしに、又は１つ以上の同等の配置で実施され得るということが明らかである。なお、当業者は、本明細書に説明された１つ以上の実施形態の多様な特徴が、本発明の思想又は範囲を逸脱せずに、任意の適切な方法で結合されることがあると認識するだろう。他の例では、多様な実施形態を不必要に曖昧にすることを避けるために、よく知られている構造及び装置はブロック図の形態で示される。
要素、レイヤー、領域又はコンポーネントが、他の要素、レイヤー、領域又はコンポーネント「上に」、「に連結された」、「に結合された」と述べられるとき、それは他の要素、レイヤー、領域又はコンポーネント「にすぐ」、「に直接連結された」、「に直接結合された」ことであり得るか、１つ以上の介在の要素、レイヤー、領域又はコンポーネントが存在することができる。しかし、「直接連結された/直接結合された」と述べられるとき、中間のコンポーネントなしに、他のコンポーネントを直接連結又は結合する１つの構成要素を意味する。一方、「間」、「すぐ間」、又は「隣接する」、「直接隣接する」などのようなコンポーネント間の関係を説明する他の表現も同様に解釈されることができる。なお、要素又はレイヤーが２つの要素又はレイヤー 「の間に」と言及されるとき、それは、単に要素又はレイヤーが２つの要素又はレイヤーの間にあり得るか、１つ以上の介在の要素又はレイヤーがまた存在することができる。
本明細書で使用される用語は、単に特定の実施形態を説明するためのものであり、本発明を限定しようとするために意図されていない。本明細書で使用されたように、文脈上明らかに別の意味を示していると判定されない限り、単数形「１つ」は、１つ以上の形態も含むものと意図される。「構成される」、「構成されている」、「含む」、及び「含んでいる」という用語が、本明細書で使用されるとき、これらの用語は、定められた特徴、整数、段階、動作、要素及び/又はコンポーネントが存在を明示するが、１つ以上の他の特徴、整数、段階、動作、要素、コンポーネント及び/又はそれらのグループの追加若しくは存在を不可能にしない。本明細書で使用されているように、「及び/又は」という用語は、１つ以上の列挙された項目と関連付けられた任意かつすべての組み合わせを含む。
本明細書で使用されているように、「だいたい（大体）」、「約」、「およそ（大略）」の用語及びこれと類似の用語は、近似値の用語として使用され、程度の用語ではない、本発明の当業者によって識別される測定又は計算された値の固有の変動を考慮するためのものである。本明細書で使用される「約」又は「およそ」の用語は、言及された値を含んでおり、特定の数量の測定に関連された測定方法とエラー（つまり、測定システムの限界）を考慮して、当業者によって決定された特定の値に対する許容可能な偏差の範囲内を意味する。たとえば、「約」は、１つ以上の標準偏差以内、又は明示された値の±３０％、２０％、１０％、５％以内を意味することができる。なお、本発明の実施形態を説明するとき、「できる」の使用は、「本発明の１つ以上の実施形態」を意味する。本明細書で使用される「使用する(use)」、「使用している(using)」、及び「使用された(used)」の用語は、それぞれ「活用する(utilize)」、「活用している(utilizing)」、及び「活用された(utilized)」の用語と同義語であると見なされる。また、「例としての」という用語は、例又は例示を示すものと意図される。
特定の実施形態が異なるように実施されることがある場合には、特定のプロセスの順序は、説明された順序とは異なるように遂行される。例えば、連続的に記述されて２つのプロセスは、実質的に同時に遂行されたり、説明された順序とは逆の順序で遂行されたりできる。
上述した内容は、例としての実施形態を説明したものであり、本発明を限定するものと解釈されてはならない。いくつかの実施形態が説明されたが、当業者は、例としての実施形態の新しい教示及び利点から実質的に逸脱せずに、例としての実施形態では多くの修正が可能であることを容易に理解するだろう。したがって、このようなすべての修正は、請求の範囲に定義された例としての実施形態の範囲内に含まれるように意図される。請求の範囲で、機能表現（ミーンズ・ プラス・ファンクション）のクレームは、引用された機能を遂行することで、ここで説明された構造及び構造的等価物だけではなく、等価構造を含むように意図される。したがって、上述した内容は、例としての実施形態を例示したものであり、開示された特定の実施形態に限られると解釈されてはならず、添付された特許請求の範囲の範囲内で開示された例としての実施形態及び他の例としての実施形態に対する修正が含まれるように意図されたものと理解しなければならない。本発明の概念は、次の請求の範囲によって定義され、請求の範囲の等価物が含まれる。
１００ メモリシステム
１１０ ストレージ装置
１１１ フラッシュチップ
１１２ ブロック
１１３ ページ
１１４ コントローラ
４１０ ＬＴＰテーブル
４２０ ＰＴＬテーブル
５１０、５２０、５３０ メタデータ

Claims (24)

  1. １つ以上のブロックを含むソリッドステートドライブ（Solid-State Drive、ＳＳＤ）で動的ウェアレベリング（wear-leveling）及びロードリダイレクト（load redirection）のための方法であって、
    コントローラによって、データをライト(write)するための要請を受信する段階と、
    前記コントローラによって、前記１つ以上のブロックの脆弱性因子を演算する段階と、
    前記コントローラによって、前記データをライト(write)するための前記要請を受けるためのターゲットブロックを前記１つ以上のブロックから選択する段階と、
    前記コントローラによって、前記ターゲットブロックの前記脆弱性因子に基づいて、前記ターゲットブロックの状態を決定する段階と、
    前記コントローラによって、前記ターゲットブロックの前記状態に基づいて、前記ターゲットブロックに前記データをライト(write)する段階と、
    前記コントローラによって、前記データが前記ターゲットブロックにライト(write)されたことに基づいて、マッピングテーブルをアップデートする段階と、を備える
    方法。
  2. 前記ターゲットブロックの前記脆弱性因子があらかじめ決められた閾値よりも大きい場合に、前記コントローラによって、複製ブロックに前記データをライト(write)する段階、をさらに備える
    請求項１に記載の方法。
  3. 前記状態は、正常状態（healthy status）、脆弱な状態（vulnerable status）、及び廃止状態（retired status）のうち、少なくとも１つを含む
    請求項１に記載の方法。
  4. 前記マッピングテーブルは、前記ターゲットブロックにライト(write)された前記データの論理ページナンバー（Logical Page Number、ＬＰＮ）を前記ターゲットブロックにライト(write)された前記データの物理ページナンバー（Physical Page Number、ＰＰＮ）にマップするテーブルを含む
    請求項１に記載の方法。
  5. 前記ターゲットブロックは、前記ターゲットブロックの前記脆弱性因子に基づいて選択される
    請求項１に記載の方法。
  6. 最小の脆弱性因子を有する前記ターゲットブロックが選択される
    請求項５に記載の方法。
  7. 前記脆弱性因子は、ブロックレベルのメタデータ（block level metadata）から生成された第１のパラメータセット及びドライブレベルのメタデータ（drive level metadata）から生成された第２のパラメータセットを使用して演算される
    請求項１に記載の方法。
  8. 前記ブロックレベルのメタデータは、リード(read)エラー、ライト(write)エラー及び消去エラーのうち、少なくとも１つを含む
    請求項７に記載の方法。
  9. 前記ドライブレベルのメタデータは、ページの識別、ブロックの識別、タイムスタンプ、ブロックベースのエラー及びドライブのログデータのうち、１つ以上を含む
    請求項７に記載の方法。
  10. コントローラと１つ以上のブロックを含むソリッドステートドライブ（Solid-State Drive、ＳＳＤ）システムであって、
    前記コントローラは、
    データをライト(write)するための要請を受信し、
    前記１つ以上のブロックの脆弱性因子を演算し、
    前記データをライト(write)するための要請を受けるためのターゲットブロックを前記１つ以上のブロックから選択し、
    前記ターゲットブロックの前記脆弱性因子に基づいて、前記ターゲットブロックの状態を決定し、
    前記ターゲットブロックの前記状態に基づいて、前記ターゲットブロックに前記データをライト(write)し、
    前記データが前記ターゲットブロックにライト(write)されたことに基づいて、マッピングテーブルをアップデートするように構成される
    システム。
  11. 前記ターゲットブロックの前記脆弱性因子があらかじめ決められた閾値よりも大きい場合に、前記コントローラは、複製ブロックに前記データをライト(write)するように、さらに構成される
    請求項１０に記載のシステム。
  12. 前記状態は、正常状態（healthy status）、脆弱な状態（vulnerable status）、及び廃止状態（retired status）のうち、少なくとも１つを含む
    請求項１０に記載のシステム。
  13. 前記ターゲットブロックは、前記ターゲットブロックの前記脆弱性因子に基づいて選択される
    請求項１０に記載のシステム。
  14. 最小の脆弱性因子を有する前記ターゲットブロックが選択される
    請求項１３に記載のシステム。
  15. 前記脆弱性因子は、ブロックレベルのメタデータ（block level metadata）から生成された第１のパラメータセット及びドライブレベルのメタデータ（drive level metadata）から生成された第２のパラメータセットを使用して演算される
    請求項１０に記載のシステム。
  16. 前記ブロックレベルのメタデータは、リード(read)エラー、ライト(write)エラー及び消去エラーのうち、少なくとも１つを含む
    請求項１５に記載のシステム。
  17. 前記ドライブレベルのメタデータは、ページの識別、ブロックの識別、タイムスタンプ、ブロックベースのエラー及びドライブのログデータのうち、１つ以上を含む 請求項１５に記載のシステム。
  18. １つ以上のメモリ装置を含むメモリシステムにおける動的ウェアレベリング（wear-leveling）及びロードリダイレクト（load redirection）のための方法であって、
    コントローラによって、データをライト(write)するための要請を受信する段階と、
    前記コントローラによって、前記１つ以上のメモリ装置の脆弱性因子を演算する段階と、
    前記コントローラによって、前記データをライト(write)するための要請を受けるためのターゲット装置を、前記脆弱性因子に基づいて前記１つ以上のメモリ装置から選択する段階と、
    前記コントローラによって、前記データをライト(write)するための要請を前記ターゲット装置に伝達する段階と、を備える
    方法。
  19. 前記１つ以上のメモリ装置は、１つ以上のフラッシュチップを含む
    請求項１８に記載の方法。
  20. 前記１つ以上のフラッシュチップの前記脆弱性因子は、前記１つ以上のフラッシュチップ内のすべてのブロックの脆弱性因子の合計と同一である
    請求項１９に記載の方法。
  21. 最小の脆弱性因子を有するフラッシュチップがターゲットのフラッシュチップとして選択される
    請求項１９に記載の方法。
  22. 前記１つ以上のメモリ装置は、１つ以上のソリッドステートドライブ（Solid-State Drive、ＳＳＤ）を含む
    請求項１８に記載の方法。
  23. 前記１つ以上のＳＳＤの前記脆弱性因子は、前記１つ以上のＳＳＤ内のすべてのフラッシュチップの脆弱性因子の合計と同一である
    請求項２２に記載の方法。
  24. 最小の脆弱性因子を有するＳＳＤがターゲットＳＳＤとして選択される
    請求項２２に記載の方法。
JP2021018242A 2020-02-07 2021-02-08 ストレージ装置のブロックレベルの故障予測のためのシステム及び方法 Pending JP2021125267A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062971773P 2020-02-07 2020-02-07
US62/971773 2020-02-07
US16/843823 2020-04-08
US16/843,823 US11275510B2 (en) 2020-02-07 2020-04-08 Systems and methods for storage device block-level failure prediction

Publications (2)

Publication Number Publication Date
JP2021125267A true JP2021125267A (ja) 2021-08-30
JP2021125267A5 JP2021125267A5 (ja) 2024-02-07

Family

ID=74550421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021018242A Pending JP2021125267A (ja) 2020-02-07 2021-02-08 ストレージ装置のブロックレベルの故障予測のためのシステム及び方法

Country Status (6)

Country Link
US (1) US11275510B2 (ja)
EP (1) EP3862865B1 (ja)
JP (1) JP2021125267A (ja)
KR (1) KR20210101166A (ja)
CN (1) CN113312276B (ja)
TW (1) TWI836181B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220221852A1 (en) * 2021-01-14 2022-07-14 University Of Louisiana At Lafayette Method and architecture for embryonic hardware fault prediction and self-healing

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653778B2 (en) 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US7573773B2 (en) 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US8156392B2 (en) * 2008-04-05 2012-04-10 Fusion-Io, Inc. Apparatus, system, and method for bad block remapping
CN102081576B (zh) * 2011-03-01 2012-07-11 华中科技大学 一种闪存的磨损平衡方法
US8838897B2 (en) 2011-06-29 2014-09-16 New Jersey Institute Of Technology Replicating tag entries for reliability enhancement in cache tag arrays
CN103176752A (zh) * 2012-07-02 2013-06-26 晶天电子（深圳）有限公司 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器
US9430322B2 (en) 2012-08-02 2016-08-30 Sandisk Technologies Llc Device based wear leveling using intrinsic endurance
US9471450B2 (en) 2013-03-07 2016-10-18 International Business Machines Corporation Reducing data loss in a computing storage environment
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9423970B2 (en) 2013-12-30 2016-08-23 Sandisk Technologies Llc Method and system for predicting block failure in a non-volatile memory
US20160042141A1 (en) 2014-08-08 2016-02-11 International Business Machines Corporation Integrated assessment of needs in care management
US20170068467A1 (en) 2015-09-04 2017-03-09 HGST Netherlands B.V. Wear management for flash memory devices
US10593421B2 (en) * 2015-12-01 2020-03-17 Cnex Labs, Inc. Method and apparatus for logically removing defective pages in non-volatile memory storage device
US10365996B2 (en) 2016-03-24 2019-07-30 Advanced Micro Devices, Inc. Performance-aware and reliability-aware data placement for n-level heterogeneous memory systems
US10331537B2 (en) 2016-12-23 2019-06-25 Advanced Micro Devices, Inc. Waterfall counters and an application to architectural vulnerability factor estimation
US10621353B2 (en) 2016-12-28 2020-04-14 Intel Corporation Firmware loading for exploit resistance
KR20180092715A (ko) 2017-02-10 2018-08-20 삼성전자주식회사 동작들의 횟수에 기초하여 복제된 데이터를 관리하는 스토리지 장치
US20180332012A1 (en) 2017-05-12 2018-11-15 International Business Machines Corporation Post-compilation configuration management
CN107562641A (zh) * 2017-07-11 2018-01-09 捷开通讯(深圳)有限公司 存储空间的均衡磨损方法、系统和装置
US10684902B2 (en) 2017-07-28 2020-06-16 Advanced Micro Devices, Inc. Method and apparatus for memory vulnerability prediction
US11288116B2 (en) 2018-02-15 2022-03-29 Micron Technology, Inc. End of service life of data storage devices
US10791137B2 (en) 2018-03-14 2020-09-29 Synack, Inc. Risk assessment and remediation
US11042646B2 (en) 2018-08-13 2021-06-22 International Business Machines Corporation Selecting data storage based on data and storage classifications
CN109783398B (zh) * 2019-01-18 2020-09-15 上海海事大学 一种基于相关感知页面级ftl固态硬盘性能优化方法

Also Published As

Publication number Publication date
EP3862865A1 (en) 2021-08-11
KR20210101166A (ko) 2021-08-18
CN113312276B (zh) 2023-08-08
TWI836181B (zh) 2024-03-21
US20210247912A1 (en) 2021-08-12
US11275510B2 (en) 2022-03-15
TW202147119A (zh) 2021-12-16
EP3862865B1 (en) 2022-06-22
CN113312276A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
US10884940B2 (en) Method and apparatus for using compression to improve performance of low voltage caches
US9952795B2 (en) Page retirement in a NAND flash memory system
EP2920700B1 (en) Memory segment remapping to address fragmentation
US7478285B2 (en) Generation and use of system level defect tables for main memory
US20220156180A1 (en) Security check systems and methods for memory allocations
US20150270015A1 (en) Memory mapping
US10262754B2 (en) Fine grained online remapping to handle memory errors
JP4843693B2 (ja) 記憶装置
US9229803B2 (en) Dirty cacheline duplication
EP3198448B1 (en) Hardware assisted object memory migration
CN112543909A (zh) 用于媒体持久和诊断的增强码字
KR20220030188A (ko) 통합 장치 로그를 사용한 복수의 불휘발성 메모리 스테이트 드라이브 블록-레벨 고장 예측 방안
CN107765994B (zh) 在智能存储器装置内部执行数据擦除的方法
US8862858B1 (en) Method and system for fast block storage recovery
JP2021125267A (ja) ストレージ装置のブロックレベルの故障予測のためのシステム及び方法
US10733069B2 (en) Page retirement in a NAND flash memory system
KR20210158317A (ko) 저장 장치의 블록 레벨 실패 예측에 기반한 데이터 배치를 위한 시스템 및 방법
US9934093B2 (en) Control device, method of controlling a storage device, and storage system
US10528426B2 (en) Methods, systems and devices for recovering from corruptions in data processing units in non-volatile memory devices
US20240143440A1 (en) Page retirement techniques for multi-page dram faults

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240524