JP2021122067A - Resistor - Google Patents
Resistor Download PDFInfo
- Publication number
- JP2021122067A JP2021122067A JP2021090611A JP2021090611A JP2021122067A JP 2021122067 A JP2021122067 A JP 2021122067A JP 2021090611 A JP2021090611 A JP 2021090611A JP 2021090611 A JP2021090611 A JP 2021090611A JP 2021122067 A JP2021122067 A JP 2021122067A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- slit
- electrode
- present
- intermediate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
本発明は、各種電子機器に使用される抵抗器に関する。 The present invention relates to resistors used in various electronic devices.
電流検出用途に適する低抵抗値の抵抗器として、Cu―Ni合金やNi―Cr合金などからなる金属板抵抗体を用いることで、mΩ単位の低抵抗値を実現した抵抗器が知られている。 As a low resistance value resistor suitable for current detection applications, a resistor that achieves a low resistance value in mΩ units by using a metal plate resistor made of Cu—Ni alloy, Ni—Cr alloy, etc. is known. ..
このような抵抗器では、一対の電極により挟まれた金属板抵抗体の部分に、レーザトリミング装置を用いたレーザ加工などによってトリミング溝を形成して、目標抵抗値とするための調整が行われる。抵抗器については、製品のさらなる高度化の要求に伴い、抵抗値のさらなる精度向上が求められている。 In such a resistor, a trimming groove is formed in a portion of a metal plate resistor sandwiched between a pair of electrodes by laser processing using a laser trimming device or the like, and adjustment is performed to obtain a target resistance value. .. With regard to resistors, with the demand for further sophistication of products, further improvement in the accuracy of resistance values is required.
たとえば特許文献1には、レーザ加工ではなく打ち抜き(パンチング)加工によって、金属板抵抗体の部分にトリミング溝を形成することで、抵抗器の目標抵抗値に調整する方法が開示されている。ただし、本方法では、トリミング溝となる打ち抜き孔の位置および形状は、金属抵抗板の集合体であるシート状の金属板に基づき決定されるため、個別の金属抵抗板に基づく高精度の抵抗値調整が困難である。また、打ち抜き孔を形成するための専用装置が別途必要となるため、当該装置を導入することにあたって、新たな製造設備にかかる投資や装置開発が発生するという課題がある。
For example,
本発明は先述した事情に鑑み、既存の製造設備を活用しつつ、目標抵抗値をより高精度に調整することが可能な抵抗器を提供することをその課題とする。 In view of the above-mentioned circumstances, it is an object of the present invention to provide a resistor capable of adjusting a target resistance value with higher accuracy while utilizing existing manufacturing equipment.
本発明の第1の側面によって提供される抵抗器は、互いに反対側を向く表面および搭載面を有する抵抗体と、前記抵抗体を挟んだ両側に配置され、かつ前記抵抗体と導通している一対の電極と、前記抵抗体の一部を覆う保護膜と、を備える抵抗器であって、前記抵抗体の前記表面に、前記抵抗体を貫通しない複数の溝が形成されていることを特徴としている。 The resistor provided by the first aspect of the present invention is arranged on both sides of a resistor having a surface and a mounting surface facing opposite to each other, and is conductive with the resistor. A resistor including a pair of electrodes and a protective film that covers a part of the resistor, characterized in that a plurality of grooves that do not penetrate the resistor are formed on the surface of the resistor. It is said.
本発明の実施において好ましくは、前記複数の溝の方向は、前記抵抗体を流れる電流の方向に対し直交する方向である。 In the practice of the present invention, the direction of the plurality of grooves is preferably a direction orthogonal to the direction of the current flowing through the resistor.
本発明の実施において好ましくは、前記複数の溝の間隔は、50〜100μmである。 In the practice of the present invention, the distance between the plurality of grooves is preferably 50 to 100 μm.
本発明の実施において好ましくは、前記抵抗体の平面視形状は、サーペンタイン状である。 In the practice of the present invention, the plan view shape of the resistor is preferably a serpentine shape.
本発明の実施において好ましくは、前記抵抗体の厚さは、50〜150μmである。 In the practice of the present invention, the thickness of the resistor is preferably 50 to 150 μm.
本発明の実施において好ましくは、前記抵抗体は、Cuと、Mnと、Niと、を含む合金からなる。 In the practice of the present invention, the resistor preferably comprises an alloy containing Cu, Mn, and Ni.
本発明の実施において好ましくは、前記一対の電極は、前記抵抗体および前記保護膜のそれぞれ一部を覆っている。 In the practice of the present invention, the pair of electrodes preferably cover a part of the resistor and the protective film.
本発明の実施において好ましくは、前記一対の電極は、前記抵抗体と導通し、かつ前記保護膜の一部を覆う内部電極と、前記内部電極を覆う中間電極と、前記中間電極を覆う外部電極と、を有する。 In the practice of the present invention, preferably, the pair of electrodes are an internal electrode that conducts with the resistor and covers a part of the protective film, an intermediate electrode that covers the internal electrode, and an external electrode that covers the intermediate electrode. And have.
本発明の実施において好ましくは、前記内部電極は、Ni―Cr合金からなる。 In the practice of the present invention, the internal electrode is preferably made of a Ni—Cr alloy.
本発明の実施において好ましくは、前記中間電極および前記外部電極は、めっき層からなる。 In the practice of the present invention, the intermediate electrode and the external electrode preferably consist of a plating layer.
本発明の実施において好ましくは、前記外部電極は、Snめっき層からなる。 In the practice of the present invention, the external electrode preferably comprises a Sn plating layer.
本発明の実施において好ましくは、前記中間電極は、前記内部電極を覆う第1中間電極と、前記第1中間電極を覆う第2中間電極と、を有する。 In the practice of the present invention, the intermediate electrode preferably has a first intermediate electrode covering the internal electrode and a second intermediate electrode covering the first intermediate electrode.
本発明の実施において好ましくは、前記第1中間電極は、Cuめっき層からなる。 In the practice of the present invention, the first intermediate electrode preferably comprises a Cu plating layer.
本発明の実施において好ましくは、前記第2中間電極は、Niめっき層からなる。 In the practice of the present invention, the second intermediate electrode preferably comprises a Ni plating layer.
本発明の実施において好ましくは、前記保護膜は、熱硬化性樹脂からなる。 In the practice of the present invention, the protective film is preferably made of a thermosetting resin.
本発明の実施において好ましくは、前記保護膜は、ポリイミド樹脂からなる。 In the practice of the present invention, the protective film is preferably made of a polyimide resin.
本発明の実施において好ましくは、互いに反対側を向く主面および搭載面を有する基板をさらに備え、前記抵抗体は、前記抵抗体の前記搭載面と前記基板の前記搭載面とが互いに向き合った状態で、前記基板に搭載されている。 In the practice of the present invention, preferably, a substrate having a main surface and a mounting surface facing each other is further provided, and the resistor is in a state in which the mounting surface of the resistor and the mounting surface of the substrate face each other. It is mounted on the substrate.
本発明の実施において好ましくは、前記基板は、電気絶縁体である。 In the practice of the present invention, the substrate is preferably an electrical insulator.
本発明の実施において好ましくは、前記基板は、アルミナからなる。 In the practice of the present invention, the substrate is preferably made of alumina.
本発明の実施において好ましくは、前記基板は、ガラスエポキシ樹脂からなる。 In the practice of the present invention, the substrate is preferably made of a glass epoxy resin.
本発明の実施において好ましくは、前記抵抗体は、前記基板内に埋設された状態で、前記基板に搭載されている。 In the practice of the present invention, the resistor is preferably mounted on the substrate in a state of being embedded in the substrate.
本発明の実施において好ましくは、前記基板の前記搭載面と、前記抵抗体の前記搭載面と、の間に介在する接着層をさらに備える。 In the practice of the present invention, an adhesive layer interposed between the mounting surface of the substrate and the mounting surface of the resistor is further provided.
本発明の実施において好ましくは、前記接着層は、電気絶縁体である。 In the practice of the present invention, the adhesive layer is preferably an electrical insulator.
本発明の実施において好ましくは、前記接着層は、エポキシ樹脂を含む。 In the practice of the present invention, the adhesive layer preferably contains an epoxy resin.
本発明の第2の側面によって提供される抵抗器の製造方法は、複数の抵抗体領域が集合し、かつ互いに反対側を向く表面および搭載面を有するシート状抵抗体を用意する工程と、前記複数の抵抗体領域の前記表面に、抵抗値を調整するための貫通しない複数の溝を、前記抵抗体領域ごとに形成する工程と、前記シート状抵抗体の前記表面において、前記複数の抵抗体領域の一部を覆う保護膜体を形成する工程と、前記シート状抵抗体の前記表面において、前記保護膜体に覆われていない前記複数の抵抗体領域の露出部分に導電層を形成する工程と、前記シート状抵抗体を、前記抵抗体領域ごとの個片に分割することで、前記抵抗体領域を挟んだ両側に、前記抵抗体領域と導通する一対の内部電極を形成する工程と、を備えることを特徴としている。 The method for manufacturing a resistor provided by the second aspect of the present invention includes a step of preparing a sheet-like resistor in which a plurality of resistor regions are assembled and has a surface and a mounting surface facing opposite to each other. A step of forming a plurality of non-penetrating grooves for adjusting the resistance value on the surface of the plurality of resistor regions for each of the resistor regions, and the plurality of resistors on the surface of the sheet-shaped resistor. A step of forming a protective film body that covers a part of the region, and a step of forming a conductive layer on the surface of the sheet-shaped resistor in an exposed portion of the plurality of resistor regions that are not covered by the protective film body. By dividing the sheet-shaped resistor into individual pieces for each resistor region, a pair of internal electrodes conducting with the resistor region are formed on both sides of the resistor region. It is characterized by having.
本発明の実施において好ましくは、前記複数の溝を形成する工程では、前記抵抗体領域を貫通するトリミング溝を、前記抵抗体領域ごとに形成する工程を含む。 In the practice of the present invention, the step of forming the plurality of grooves preferably includes a step of forming a trimming groove penetrating the resistor region for each of the resistor regions.
本発明の実施において好ましくは、前記複数の溝を形成する工程では、前記複数の溝は、レーザトリミング装置により形成される。 In the practice of the present invention, preferably, in the step of forming the plurality of grooves, the plurality of grooves are formed by a laser trimming device.
本発明の実施において好ましくは、前記複数の溝を形成する工程では、前記複数の溝は、前記抵抗体領域ごとに設定された複数の区画ごとに形成される。 In the practice of the present invention, preferably, in the step of forming the plurality of grooves, the plurality of grooves are formed in each of the plurality of compartments set for each of the resistor regions.
本発明の実施において好ましくは、前記複数の溝を形成する工程では、前記複数の溝は、前記抵抗体領域の外側に位置する前記区画から順に、前記抵抗体領域の内側に向かって形成される。 In the practice of the present invention, preferably, in the step of forming the plurality of grooves, the plurality of grooves are formed in order from the compartment located outside the resistor region toward the inside of the resistor region. ..
本発明の実施において好ましくは、前記複数の溝を形成する工程では、前記複数の溝は、前記抵抗体領域の中央と、前記一対の内部電極のうち一方の前記内部電極との間に位置する前記区画の後、前記抵抗体領域の中央と、前記一対の内部電極のうち他方の前記内部電極との間に位置する前記区画の順に、かつ交互に形成される。 In the practice of the present invention, preferably, in the step of forming the plurality of grooves, the plurality of grooves are located between the center of the resistor region and the internal electrode of one of the pair of internal electrodes. After the compartment, the compartments located between the center of the resistor region and the other internal electrode of the pair of internal electrodes are formed in this order and alternately.
本発明の実施において好ましくは、前記導電層を形成する工程では、蒸着、または印刷を用いた手法により、前記導電層が形成される。 In the practice of the present invention, preferably, in the step of forming the conductive layer, the conductive layer is formed by a method using vapor deposition or printing.
本発明の実施において好ましくは、前記蒸着は、スパッタリング法である。 In the practice of the present invention, the vapor deposition is preferably a sputtering method.
本発明の実施において好ましくは、前記個片に、前記一対の内部電極を覆う中間電極と、前記中間電極を覆う外部電極と、をそれぞれ形成する工程をさらに備える。 In carrying out the present invention, preferably, the individual piece further includes a step of forming an intermediate electrode covering the pair of internal electrodes and an external electrode covering the intermediate electrode.
本発明の実施において好ましくは、前記中間電極と、前記外部電極と、をそれぞれ形成する工程では、めっきにより、前記中間電極と前記外部電極とがそれぞれ形成される。 In the practice of the present invention, preferably, in the step of forming the intermediate electrode and the external electrode, the intermediate electrode and the external electrode are formed by plating, respectively.
本発明の実施において好ましくは、前記シート状抵抗体の前記搭載面に、シート状基板を接着する工程をさらに備える。 In the practice of the present invention, a step of adhering the sheet-shaped substrate to the mounting surface of the sheet-shaped resistor is further provided.
本発明の実施において好ましくは、前記シート状基板を接着する工程では、エポキシ樹脂からなる接着剤を塗布、またはガラスエポキシ樹脂からなる接着シートを、前記シート状抵抗体の前記搭載面に配置することにより、前記シート状基板が接着される。 In the practice of the present invention, preferably, in the step of adhering the sheet-shaped substrate, an adhesive made of an epoxy resin is applied, or an adhesive sheet made of a glass epoxy resin is placed on the mounting surface of the sheet-shaped resistor. As a result, the sheet-shaped substrate is adhered.
本発明にかかる抵抗器においては、抵抗体の表面に、トリミング溝とは異なり、かつ抵抗体を貫通しない複数の溝が形成されている。複数の溝は、既存の製造設備によって形成することができる。したがって、本発明にかかる抵抗器およびその製造方法によれば、既存の製造設備を活用しつつ、抵抗器ごとに目標抵抗値を、より高精度に調整することが可能となる。 In the resistor according to the present invention, a plurality of grooves different from the trimming groove and which do not penetrate the resistor are formed on the surface of the resistor. The plurality of grooves can be formed by the existing manufacturing equipment. Therefore, according to the resistor according to the present invention and the manufacturing method thereof, it is possible to adjust the target resistance value for each resistor with higher accuracy while utilizing the existing manufacturing equipment.
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent with the detailed description given below based on the accompanying drawings.
本発明にかかる抵抗器の実施形態について、添付図面に基づいて説明する。 An embodiment of the resistor according to the present invention will be described with reference to the accompanying drawings.
〔第1実施形態〕
図1〜図4に基づき、本発明の第1実施形態にかかる抵抗器A1について説明する。図1は、抵抗器A1を示す平面図である。図2は、抵抗器A1を示す底面図である。図3は、図1のIII−III線に沿う断面図である。図4は、抵抗器A1の後述する抵抗体1を模式的に示す要部拡大断面図である。なお、図1は、理解の便宜上、後述する基板2および接着層3を省略している。また、図2は、理解の便宜上、後述する保護膜5を透視している。
[First Embodiment]
The resistor A1 according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 4. FIG. 1 is a plan view showing the resistor A1. FIG. 2 is a bottom view showing the resistor A1. FIG. 3 is a cross-sectional view taken along the line III-III of FIG. FIG. 4 is an enlarged cross-sectional view of a main part schematically showing the
これらの図に示す抵抗器A1は、各種電子機器の回路基板に表面実装される形式のものである。本実施形態の抵抗器A1は、抵抗体1、基板2、接着層3、電極4および保護膜5を備えている。本実施形態においては、抵抗器A1は、平面視矩形状である。
The resistor A1 shown in these figures is of a type that is surface-mounted on a circuit board of various electronic devices. The resistor A1 of the present embodiment includes a
抵抗体1は、電流を制限する、または電流を検出するなどの機能を果たす素子である。本実施形態においては、図4に示す抵抗体1の厚さtは、50〜150μmである。また、本実施形態においては、抵抗体1の平面視形状は、図1および図2に示す方向Xを長辺とする矩形状である。抵抗体1は、たとえばCuと、Mnと、Niとを含む合金(マンガニン)、ゼラニン、Cu−Ni合金、Ni−Cr合金、またはFe−Cr合金からなる。抵抗体1は、表面11、搭載面12、第1側面13、第2側面14、トリミング溝15および複数の溝16を有している。
The
表面11は、図3に示す抵抗体1の下面であり、電極4および保護膜5に覆われた面である。搭載面12は、図3に示す抵抗体1の上面であり、抵抗体1が基板2に搭載される際に利用される面である。表面11と搭載面12は、互いに反対側を向いている。また、搭載面12は、基板2側を向いている。第1側面13は、表面11および搭載面12に対し直交し、かつ抵抗体1の長辺方向(図1および図2に示す方向X)を向く一対の面である。第2側面14は、表面11および搭載面12に対し直交し、かつ抵抗体1の短辺方向(図1および図2に示す方向Y)を向く一対の面である。第1側面13および第2側面14は、表面11と搭載面12との間に位置している。また、第1側面13と第2側面14は、互いに直交している。
The
トリミング溝15は、抵抗体1の厚さ方向に貫通している。トリミング溝15により、抵抗体1の長辺方向の側面に開口部が形成される。本実施形態においては、抵抗体1に2本のトリミング溝15が形成されている。
The trimming
複数の溝16は、抵抗体1の表面11に形成され、かつ抵抗体1の厚さ方向に貫通していない。複数の溝16の幅は、トリミング溝15の幅よりも相対的に狭い。本実施形態においては、複数の溝16の方向は、抵抗体1を流れる電流の方向(図1および図2に示す方向X)に対し直交する方向(図1および図2に示す方向Y)である。また、本実施形態においては、図4に示す複数の溝16の間隔Δlは、50〜100μmである。図1および図2に示すように、平面視において、電極4の領域の一部は、複数の溝16の少なくともいずれかに重なっている。
The plurality of
基板2は、抵抗体1を搭載する部材である。基板2は、接着層3を介して抵抗体1と一体化することで、外力などに対する抵抗器A1の補強や、抵抗体1を外部から保護する機能を果たす。本実施形態においては、基板2は、電気絶縁体である。また、抵抗器A1の使用時において、抵抗体1より発生した熱を外部に放熱しやすくするため、基板2は、熱伝導率が高い材質であることが好ましい。したがって、本実施形態においては、基板2は、たとえばアルミナ(Al2O3)からなる。基板2は、主面21および搭載面22を有している。本実施形態においては、基板2は、平面視において抵抗体1と同一の矩形状である。
The
主面21は、図3に示す基板2の上面であり、外部に露出した面である。搭載面22は、図3に示す基板2の下面であり、抵抗体1が基板2に搭載される際に利用される面である。主面21と搭載面22は、互いに反対側を向いている。また、搭載面22は、抵抗体1側を向いている。したがって、抵抗体1は、抵抗体1の搭載面12と基板2の搭載面22とが互いに向き合った状態で、基板2に搭載されている。
The
接着層3は、抵抗体1の搭載面12と基板2の搭載面22との間に介在する、抵抗体1を基板2に搭載するための接着剤からなる部材である。接着層3は、電気絶縁体である。本実施形態においては、接着層3は、たとえばエポキシ樹脂や、ガラス繊維布にエポキシ樹脂を含浸させたプリプレグであるガラスエポキシ樹脂からなる。また、本実施形態においては、接着層3は、基板2の搭載面22をすべて覆っているが、搭載面22の一部を覆うように接着層3を配置してもよい。
The
電極4は、抵抗体1と導通するとともに、抵抗器A1と各種電子機器の回路基板の配線パターンとを相互接続するための、互いに離間した一対の部材である。電極4は、図1および図2に示す方向Xにおいて抵抗体1を挟んだ両側に配置されている。電極4は、内部電極41、中間電極42および外部電極43を有している。
The
内部電極41は、抵抗体1と導通し、かつ保護膜5の一部を覆う、互いに離間した一対の部位である。本実施形態においては、内部電極41は、たとえばNi―Cr合金からなる。内部電極41は、抵抗体1の表面11の一部を覆うことで、抵抗体1と導通している。
The
中間電極42は、内部電極41を覆う、互いに離間した一対の部位である。本実施形態においては、中間電極42は、第1中間電極42aおよび第2中間電極42bを有している。第1中間電極42aは、内部電極41と、抵抗体1の第1側面13と、抵抗体1の第2側面14の一部とを覆う、互いに離間した一対の部位である。本実施形態においては、第1中間電極42aは、たとえばCuめっき層からなる。第2中間電極42bは、第1中間電極42aを覆う、互いに離間した一対の部位である。本実施形態においては、第2中間電極42bは、たとえばNiめっき層からなる。第2中間電極42bは、電極4を熱や衝撃から保護する機能を果たす。
The
外部電極43は、中間電極42を覆う、互いに離間した一対の部位である。より具体的には、外部電極43は、中間電極42の第2中間電極42bを覆っている。本実施形態においては、外部電極43は、たとえばSnめっき層である。外部電極43に半田が付着して、外部電極43が半田と一体化することで、抵抗器A1と各種電子機器の回路基板の配線パターンとが相互接続される。本実施形態においては、第2中間電極42bはNiめっき層からなるため、第2中間電極42bに半田を直接付着させることが困難である。したがって、Snめっき層からなる外部電極43が必要となる。
The
保護膜5は、抵抗体1の表面11の一部を覆い、抵抗体1を外部から保護する機能を果たす部材である。図3に示すとおり、保護膜5の一部は、抵抗体1の表面11と内部電極41との間に介在している。外部などからの影響によって抵抗体1の抵抗値が変動しないよう、保護膜5は、電気絶縁体である。また、抵抗器A1の使用時において、保護膜5は抵抗体1から発生する熱の影響を顕著に受けるため、本実施形態においては、保護膜5は、熱硬化性樹脂からなる。さらに、当該熱を外部に放熱しやすくするため、保護膜5は、熱伝導率が比較的高い材質であることが好ましい。したがって、本実施形態においては、保護膜5は、たとえばポリイミド樹脂からなる。
The
次に、図5〜図14に基づき、抵抗器A1の製造方法について説明する。図5、図7、図11および図12は、抵抗器A1の製造方法にかかる工程を示す平面図である。図8は、後述するシート状抵抗体81の抵抗体領域811(抵抗器A1の抵抗体1)の製造方法を示す平面図である。図9(a)〜(h)は、図8の抵抗体領域811の製造方法について、各製造段階に沿って示した平面図である。図10は、抵抗器A1の製造状態を示す要部拡大断面図である。図6、図13および図14は、抵抗器A1の製造方法にかかる工程を示す斜視図である。なお、図13および図14は、理解の便宜上、保護膜5を透視している。さらに、図14は、理解の便宜上、抵抗体1の第2側面14に沿った電極4の断面を示している。
Next, a method for manufacturing the resistor A1 will be described with reference to FIGS. 5 to 14. 5, FIG. 7, FIG. 11 and FIG. 12 are plan views showing steps related to the method for manufacturing the resistor A1. FIG. 8 is a plan view showing a method of manufacturing a resistor region 811 (
最初に、図5に示すとおり、マンガニン、ゼラニンまたはCu−Ni合金などからなるシート状抵抗体81を用意する。シート状抵抗体81は、複数の抵抗体領域811が集合したものである。抵抗体領域811は、図5に示す二点鎖線で囲まれた平面視矩形状の領域である。当該領域が、抵抗器A1の抵抗体1となる領域である。シート状抵抗体81は、表面812および搭載面813を有している。表面812と搭載面813は、互いに反対側を向いている。なお、図5は、シート状抵抗体81の表面812を示している。
First, as shown in FIG. 5, a sheet-shaped
次いで、図6に示すとおり、シート状抵抗体81の搭載面813に、シート状基板82を接着する。シート状基板82は、主面821および搭載面822を有している。主面821と搭載面822は、互いに反対側を向いている。シート状基板82は、アルミナからなる。本実施形態においては、ガラスエポキシ樹脂からなる接着シート83を、シート状抵抗体81とシート状基板82との間に挟み込んだ状態とした後、高圧真空プレスによってシート状基板82が接着される。接着シート83は、シート状抵抗体81の搭載面813と、シート状基板82の搭載面822とが互いに向き合った状態で挟み込まれる。なお、接着シート83に代えて、流動性を有するエポキシ樹脂からなる接着剤を、シート状基板82の搭載面822に塗布する方法によってもシート状基板82を接着することができる。このとき、接着剤は、シート状抵抗体81の搭載面813において、複数の抵抗体領域811の各々を部分的に覆うように塗布してもよい。
Next, as shown in FIG. 6, the sheet-shaped
次いで、図7に示すとおり、一つの抵抗体領域811に対し2本である、抵抗体領域811を貫通するトリミング溝815を、複数の抵抗体領域811に形成する。トリミング溝815を形成した後、複数の抵抗体領域811の表面812に、抵抗値を調整するための抵抗体領域811を貫通しない複数の溝816を形成する。トリミング溝815および複数の溝816は、先述した抵抗体1のトリミング溝15および複数の溝16と同一である。本実施形態においては、トリミング溝815および複数の溝816は、ともにレーザトリミング装置(図示略)により形成される。トリミング溝815は、抵抗体領域811の長辺方向の側面のうち、一方の当該側面から他方の当該側面に向かって、抵抗体領域811を流れる電流の方向に対し直交するように形成される。このとき、抵抗体領域811の抵抗値は、目標抵抗値に対し概ね85%以上となるようにする。したがって、トリミング溝815は、目標抵抗値に対し概ね85%以上となるように2本以外の数の当該溝を形成してもよく、あるいは抵抗体領域811の抵抗値が、既に目標抵抗値に近い値であれば当該溝は形成しなくてもよい。
Next, as shown in FIG. 7, trimming
複数の抵抗体領域811にトリミング溝815を形成した後、引き続き、複数の抵抗体領域811の表面812に、複数の溝816を形成する。ここで、複数の溝816は、図8に示す抵抗体領域811の表面812に設定された複数の区画814(図8に示す破線で囲まれた領域)ごとに形成される。このとき、複数の溝816は、区画814a、814b、814c、・・・、814f、814gの順に形成される。したがって、複数の溝816は、抵抗体領域811の外側に位置する区画814から順に、抵抗体領域811の内側に向かって形成される。また、複数の溝816は、抵抗体領域811の中央と、一対の内部電極41(後述する導電層841により形成)のうち一方の内部電極41との間に位置する区画814の後、抵抗体領域811の中央と、他方の内部電極41との間に位置する区画814の順に、かつ交互に形成される。
After forming the trimming
複数の溝816の具体的な形成過程を図9に示す。図9(a)は、抵抗体領域811にトリミング溝815を形成したときを示す。図9(b)は、抵抗体領域811の表面812の区画814aに、複数の溝816を形成したときを示す。図9(c)は、抵抗体領域811の表面812の区画814bに、複数の溝816を形成したときを示す。図9(d)は、抵抗体領域811の表面812の区画814cに、複数の溝816を形成したときを示す。以下、図9(e)、(f)、(g)の順に示すとおり複数の溝816は形成され、最後に残った区画814gに複数の溝816を形成したとき、図9(h)に示すとおりとなる。
The specific formation process of the plurality of
複数の溝816の形成にあたっては、抵抗体領域811の長辺方向の両端に抵抗値測定用のプローブ(図示略)を当接した状態の下で形成される。本実施形態においては、複数の溝816は、区画814の各々を画像認識した上で、レーザトリミング装置より照射されるレーザによって形成される。したがって、当該レーザは、区画814ごとに正確に照射される。区画814に向かって照射されるレーザの波長は、できるだけ短波長(1μm未満)が好ましい。また、抵抗体領域811を貫通しないよう、レーザの出力は、0.7W〜1.0Wが好ましい。このとき、抵抗体領域811の抵抗値の上昇率が比較的低い場合は、同一位置をなぞるようにレーザを数回照射して、複数の溝816を形成する。また、本実施形態においては、複数の溝816は、図8に示す区画814a〜fでは等間隔で、かつ抵抗体領域811を流れる電流の方向に対し直交するように形成される。図8に示す、抵抗体領域811の中央に位置する区画814gは、抵抗値の最終調整区画であり、当該区画において抵抗体領域811の抵抗値が目標抵抗値となった時点で、複数の溝816の形成を終了する。
The plurality of
実際に複数の溝816を形成した後の、抵抗器A1の製造状態を示す要部拡大断面図を図10に示す。このときの抵抗体領域811の材質は、マンガニンである。複数の溝816に沿って、抵抗体領域811の表面812(図12に示す抵抗体領域811の上面)に微小な突起(バリ)が形成される。
FIG. 10 shows an enlarged cross-sectional view of a main part showing the manufacturing state of the resistor A1 after actually forming the plurality of
次いで、図11に示すとおり、シート状抵抗体81の表面812において、複数の抵抗体領域811を覆う保護膜体85を形成する。このとき、抵抗体領域811の長辺方向の両端が露出するようにする。本実施形態においては、保護膜体85は、抵抗体領域811の長辺を跨ぐように、抵抗体領域811の短辺に沿って延びる複数の帯状に形成される。ここで、保護膜5は、各々の抵抗体領域811ごとに分離された状態となるように形成してもよい。また、本実施形態においては、保護膜体85は、流動性を有するポリイミド樹脂を、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、印刷を用いた手法の他、塗布によって形成してもよい。
Next, as shown in FIG. 11, a
次いで、図12に示すとおり、シート状抵抗体81の表面812において、保護膜体85に覆われていない複数の抵抗体領域811の露出部分に、導電層841を形成する。このとき、当該露出部分に加え、保護膜体85の一部が導電層841に覆われる。本実施形態においては、導電層841は、抵抗体領域811の長辺を跨ぐように、抵抗体領域811の短辺に沿って延びる複数の帯状に形成される。ここで、導電層841は、先述の保護膜体85と同様に、各々の抵抗体領域811ごとに分離された状態となるように形成してもよい。導電層841は、蒸着、または印刷を用いた手法により形成される。本実施形態においては、スパッタリング法によりNi―Cr合金を蒸着させることで、導電層841が形成される。
Next, as shown in FIG. 12, the
次いで、図13に示すとおり、シート状抵抗体81の抵抗体領域811を含む領域(図5に示す二点鎖線で囲まれた領域)を打ち抜き加工することで、複数の個片87に分割する。このとき、抵抗体領域811は抵抗体1と同一となる。シート状抵抗体81を複数の個片87に分割することで、抵抗体領域811を挟んだ両側に、抵抗体領域811と導通する一対の内部電極41が形成される。一対の内部電極41は、先述の導電層841に該当する。また、基板2、接着層3および保護膜5は、それぞれ先述のシート状基板82、接着シート83および保護膜体85に該当する。
Next, as shown in FIG. 13, the region including the
次いで、図14に示すとおり、個片87に、一対の内部電極41を覆う中間電極42と、中間電極42を覆う外部電極43とをそれぞれ形成する。中間電極42を形成する工程では、一対の内部電極41を覆う第1中間電極42aを形成する工程と、第1中間電極42aを覆う第2中間電極42bを形成する工程とを含む。このとき、抵抗体1の第1側面13と、抵抗体1の第2側面14の一部とが、第1中間電極42aに覆われる。本実施形態においては、第1中間電極42aはCuめっき、第2中間電極42bはNiめっき、外部電極43はSnめっき、によりそれぞれ形成される。当該工程により、抵抗体1と導通する一対の電極4が形成される。以上の工程を経ることにより、抵抗器A1が製造される。
Next, as shown in FIG. 14, an
次に、抵抗器A1の作用効果について説明する。 Next, the action and effect of the resistor A1 will be described.
本実施形態によれば、抵抗器A1の抵抗体1の表面11に、トリミング溝15とは異なる、抵抗体1を貫通しない複数の溝16が形成されている。複数の溝16の形成に使用されるレーザトリミング装置は、抵抗体領域811(抵抗体1)の表面812(表面11)に設定された複数の区画814の各々を、画像認識した上でレーザを照射するため、抵抗体領域811の表面812に等間隔の複数の溝16を効率的に形成することが可能である。したがって、既存の製造設備を構成するレーザトリミング装置を活用しつつ、抵抗器A1ごとに目標抵抗値をより高精度に調整することが可能となる。
According to this embodiment, a plurality of
複数の溝16の方向を、抵抗体1を流れる電流の方向に対し直交する方向とすることで、複数の溝16の方向を、抵抗体1を流れる電流の方向と同一方向とすることよりも相対的に面積が狭い断面が抵抗体1に形成される。よって、複数の溝16の形成に伴う、抵抗体1の抵抗値の上昇率が著しく低下することを回避できる。したがって、複数の溝16の形成による抵抗器A1の抵抗値調整の効率低下を防ぐことができる。
By setting the direction of the plurality of
複数の溝16を形成する工程では、抵抗体領域811の表面812に設定された区画814ごとに、複数の溝16が形成される。また、複数の溝16は、抵抗体領域811の外側に位置する区画814から順に、抵抗体領域811の内側に向かって形成される。さらに、複数の溝16は、抵抗体領域811の中央と、一対の内部電極41のうち一方の内部電極41との間に位置する区画814の後、抵抗体領域811の中央と、他方の内部電極41との間に位置する区画814の順に、かつ交互に形成される。当該順序により複数の溝16を形成することで、レーザの照射に伴う抵抗体領域811の熱集中が低減される。したがって、複数の溝16の形成に伴って発生する温度ドリフトに起因した、抵抗体1の抵抗値上昇が低減されるため、抵抗器A1の抵抗値の精度低下を回避することができる。
In the step of forming the plurality of
内部電極41が保護膜5の一部を覆う構成とすることで、電極4の表面積をより広く確保することができる。したがって、抵抗器A1の使用時において、抵抗体1から発せられた熱が、より外部に放熱されやすくなる。
By configuring the
図15〜図20は、本発明の他の実施形態などを示している。なお、これらの図において、先述した抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。 15 to 20 show other embodiments of the present invention. In these figures, the same or similar elements as the above-mentioned resistor A1 are designated by the same reference numerals, and duplicate description will be omitted.
〔第2実施形態〕
図15〜図18に基づき、本発明の第2実施形態にかかる抵抗器A2について説明する。図15は、抵抗器A2を示す平面図である。図16は、抵抗器A2を示す底面図である。図17は、図15のXVII−XVII線に沿う断面図である。図20は、シート状抵抗体81の抵抗体領域811(抵抗器A2の抵抗体1)の製造方法を示す平面図である。なお、図15は、理解の便宜上、基板2および接着層3を省略している。また、図16は、理解の便宜上、保護膜5を透視している。本実施形態においては、抵抗器A2は、平面視矩形状である。
[Second Embodiment]
The resistor A2 according to the second embodiment of the present invention will be described with reference to FIGS. 15 to 18. FIG. 15 is a plan view showing the resistor A2. FIG. 16 is a bottom view showing the resistor A2. FIG. 17 is a cross-sectional view taken along the line XVII-XVII of FIG. FIG. 20 is a plan view showing a method of manufacturing a resistor region 811 (
本実施形態の抵抗器A2は、基板2の材質と、抵抗体1の平面視形状および配置形態とが、先述した抵抗器A1と異なる。本実施形態においては、基板2は、ガラスエポキシ樹脂からなる。図6に示す接着シート83を除いたシート状抵抗体81(抵抗体1)と、ガラスエポキシ樹脂からなるシート状基板82(基板2)とを高圧真空プレスによって圧着させることで、図17に示すとおり、抵抗体1が基板2内に埋設される。当該圧着にあたっては、シート状抵抗体81の搭載面813と、シート状基板82の搭載面822とが互いに向き合った状態で圧着される。当該圧着により、図17に示すとおり、抵抗体1の表面11と、基板2の搭載面22との高さが略同一となるように、抵抗体1を基板2の搭載面22に搭載することができる。したがって、抵抗器A2は、接着層3を備えていない。
The resistor A2 of the present embodiment is different from the resistor A1 described above in the material of the
本実施形態においては、抵抗体1の平面視形状は、サーペンタイン状である。当該形状の抵抗体1は、シート状抵抗体81を、打ち抜き加工やフォトリソグラフィなどにより形状加工することで形成される。
In the present embodiment, the plan view shape of the
本実施形態においては、複数の溝816は、図18に示す抵抗体領域811の表面812に設定された複数の区画814(図18に示す破線で囲まれた領域)ごとに形成される。このとき、複数の溝816は、区画814a、814b、814c、・・・、814n、814oの順に形成される。抵抗体領域811の中央に位置する区画814oは、抵抗値の最終調整区画であり、当該区画において抵抗体領域811の抵抗値が目標抵抗値となった時点で、複数の溝816の形成を終了する。なお、抵抗体領域811の抵抗値の上昇率に応じて、区画814c、814d、814g、814h、814kおよび814lにおける複数の溝816の形成を省略することができる。
In the present embodiment, the plurality of
本実施形態によっても、複数の溝16によって抵抗体1の抵抗値を調整することで、既存の製造設備を活用しつつ、抵抗器A2ごとに目標抵抗値をより高精度に調整することが可能となる。また、抵抗体1を、基板2内に埋設された状態で基板2の搭載面22に搭載することで、抵抗器A2の厚さを、抵抗器A1よりも相対的に薄くすることができる。さらに、抵抗体1の平面視形状をサーペンタイン状とすることで、抵抗器A2の抵抗値を、抵抗器A1よりも相対的に高くすることができる。したがって、抵抗器A2の薄型化を図りつつ、より高電力に対応することが可能となる。
Also in this embodiment, by adjusting the resistance value of the
〔第3実施形態〕
図19および図20に基づき、本発明の第3実施形態にかかる抵抗器A3について説明する。図19は、抵抗器A3を示す平面図である。図20は、図19のXX−XX線に沿う断面図である。なお、図19は、理解の便宜上、保護膜5を省略している。本実施形態においては、抵抗器A3は、平面視矩形状である。
[Third Embodiment]
The resistor A3 according to the third embodiment of the present invention will be described with reference to FIGS. 19 and 20. FIG. 19 is a plan view showing the resistor A3. FIG. 20 is a cross-sectional view taken along the line XX-XX of FIG. In FIG. 19, the
本実施形態の抵抗器A3は、抵抗体1、接着層3および保護膜5の配置形態と、電極4の構成とが、先述した抵抗器A1およびA2と異なる。また、抵抗器A3は、抵抗器A1およびA2と異なり、基板2を備えず、新たに熱伝導部6を備えている。
The resistor A3 of the present embodiment is different from the above-mentioned resistors A1 and A2 in the arrangement form of the
本実施形態においては、抵抗体1の表面11は、図20に示す上方を向いている。なお、抵抗体1の平面視形状および複数の溝16の形成方法は、抵抗器A2と同一である。また、本実施形態においては、抵抗体1の搭載面12と、電極4の第1中間電極42aとが、互いに向き合った状態で配置されている。接着層3は、抵抗体1の搭載面12と第1中間電極42aとの間に介在している。保護膜5の表面は、図20に示す上方を向いている。
In this embodiment, the
内部電極41は、抵抗体1と導通する、互いに離間した一対の部位である。本実施形態においては、内部電極41は、抵抗体1の第1側面13と、抵抗体1の表面11および搭載面12のそれぞれ一部とを覆っている。また、本実施形態においては、内部電極41は、たとえばCuめっき層、またはAuめっき層からなる。
The
第1中間電極42aは、内部電極41と導通する、互いに離間した一対の部位である。図20に示す第1中間電極42aの上面と、接着層3および内部電極41とが、それぞれ互いに接している。本実施形態においては、第1中間電極42aは、内部電極41と導通する機能に加え、抵抗体1を支持する機能を果たす。また、本実施形態においては、第1中間電極42aは、たとえばCuからなる金属板から形成される。第1中間電極42aの大きさは、抵抗器A1およびA2よりも大とされている。
The first
第2中間電極42bは、内部電極41および第1中間電極42aと導通する、互いに離間した一対の部位である。本実施形態においては、第2中間電極42bは、内部電極41および第1中間電極42aを覆っている。第2中間電極42bは、たとえばNiめっき層からなる。外部電極43は、第2中間電極42bを覆う、互いに離間した一対の部位である。外部電極43は、たとえばSnめっき層からなる。
The second
熱伝導部6は、図19に示す方向Xにおいて、一対の電極4に挟まれた部材である。熱伝導部6は、抵抗器A3の使用時において、抵抗体1から発生する熱を外部に放熱する機能を果たす。本実施形態においては、図20に示す熱伝導部6の上面と、接着層3とが、互いに接している。また、図19に示す方向Xを向く熱伝導部6の側面と、第1中間電極42aとが、互いに接している。よって、本実施形態においては、熱伝導部6は、電気絶縁体でなければならない。また、熱伝導部6は、熱に強く、かつ熱伝導率が比較的高い材質であることが好ましい。したがって、本実施形態においては、熱伝導部6は、たとえばポリイミド樹脂からなる。
The heat
本実施形態によっても、複数の溝16によって抵抗体1の抵抗値を調整することで、既存の製造設備を活用しつつ、抵抗器A3ごとに目標抵抗値をより高精度に調整することが可能となる。また、抵抗器A3は、基板2が省略された構成であることから、コスト縮減が可能である。さらに、抵抗器A3の電極4の大きさは、抵抗器A1およびA2よりも相対的に大であり、かつ抵抗器A3は熱伝導部6を備えている。したがって、抵抗器A3の使用時において抵抗体1から発生する熱の放熱効果を、抵抗器A1およびA2よりも相対的に大きくすることができる。
Also in this embodiment, by adjusting the resistance value of the
本発明にかかる抵抗器は、先述した実施形態などに限定されるものではない。本発明にかかる抵抗器の各部の具体的な構成は、種々に設計変更自在である。 The resistor according to the present invention is not limited to the above-described embodiment and the like. The specific configuration of each part of the resistor according to the present invention can be freely redesigned.
A1,A2,A3:抵抗器
1:抵抗体
11:表面
12:搭載面
13:第1側面
14:第2側面
15:トリミング溝
16:溝
2:基板
21:主面
22:搭載面
3:接着層
4:電極
41:内部電極
42:中間電極
42a:第1中間電極
42b:第2中間電極
43:外部電極
5:保護膜
6:熱伝導部
81:シート状抵抗体
811:抵抗体領域
812:表面
813:搭載面
814a〜o:区画
815:トリミング溝
816:溝
82:シート状基板
821:主面
822:搭載面
83:接着シート
841:導電層
85:保護膜体
87:個片
X,Y:方向
Δl:間隔
t:厚さ
A1, A2, A3: Resistor 1: Resistor 11: Surface 12: Mounting surface 13: First side surface 14: Second side surface 15: Trimming groove 16: Groove 2: Substrate 21: Main surface 22: Mounting surface 3: Adhesion Layer 4: Electrode 41: Internal electrode 42:
Claims (12)
前記厚さ方向に対して直交する第1方向において前記抵抗体を挟んで配置され、かつ前記抵抗体に導通する一対の電極と、
前記抵抗体の一部を覆う保護膜と、を備え、
前記抵抗体には、前記抵抗体を前記厚さ方向に貫通し、かつ前記厚さ方向および前記第1方向に対して直交する第2方向に延びる第1スリットおよび第2スリットが形成されており、
前記第1スリットは、前記第2方向の一方側に位置する前記抵抗体の周縁から前記抵抗体の内方に向けて延びており、
前記第2スリットは、前記第1方向において前記第1スリットの隣に位置し、かつ前記第2方向の他方側に位置する前記抵抗体の周縁から前記抵抗体の内方に向けて延びており、
前記第1方向に沿って視て、前記第2スリットが前記第1スリットに重なっており、
前記抵抗体の前記表面には、前記第1方向に延びる第1溝と、前記第2方向に延びる第2溝と、が形成されており、
前記第1溝は、前記第1方向において前記第1スリットおよび前記第2スリットのいずれかの隣に位置しており、
前記第2溝は、前記第2方向において前記第1スリットおよび前記第2スリットのいずれかと前記抵抗体の周縁との間に位置している、抵抗器。 A resistor having a front surface and a first back surface facing each other in the thickness direction,
A pair of electrodes arranged with the resistor in the first direction orthogonal to the thickness direction and conducting with the resistor.
A protective film covering a part of the resistor is provided.
The resistor is formed with a first slit and a second slit that penetrate the resistor in the thickness direction and extend in the second direction orthogonal to the thickness direction and the first direction. ,
The first slit extends inward of the resistor from the peripheral edge of the resistor located on one side of the second direction.
The second slit extends inward from the peripheral edge of the resistor located next to the first slit in the first direction and on the other side of the second direction. ,
When viewed along the first direction, the second slit overlaps the first slit.
A first groove extending in the first direction and a second groove extending in the second direction are formed on the surface of the resistor.
The first groove is located next to either the first slit or the second slit in the first direction.
The second groove is a resistor located between any of the first slit and the second slit and the peripheral edge of the resistor in the second direction.
前記第2中間電極は、Niめっき層からなる、請求項10に記載の抵抗器。 The first intermediate electrode is made of a Cu plating layer.
The resistor according to claim 10, wherein the second intermediate electrode is made of a Ni-plated layer.
前記基板は、前記厚さ方向において互いに反対側を向く主面および第2裏面を有し、
前記第2裏面が前記第1裏面に対向している、請求項1ないし11のいずれかに記載の抵抗器。 Further provided with a substrate on which the resistor is mounted,
The substrate has a main surface and a second back surface that face opposite to each other in the thickness direction.
The resistor according to any one of claims 1 to 11, wherein the second back surface faces the first back surface.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021090611A JP7178453B2 (en) | 2019-10-07 | 2021-05-28 | Resistor |
JP2022182004A JP7461441B2 (en) | 2019-10-07 | 2022-11-14 | Resistor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019184588A JP6923615B2 (en) | 2015-02-17 | 2019-10-07 | How to manufacture a resistor |
JP2021090611A JP7178453B2 (en) | 2019-10-07 | 2021-05-28 | Resistor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019184588A Division JP6923615B2 (en) | 2015-02-17 | 2019-10-07 | How to manufacture a resistor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022182004A Division JP7461441B2 (en) | 2019-10-07 | 2022-11-14 | Resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021122067A true JP2021122067A (en) | 2021-08-26 |
JP7178453B2 JP7178453B2 (en) | 2022-11-25 |
Family
ID=77364902
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021090611A Active JP7178453B2 (en) | 2019-10-07 | 2021-05-28 | Resistor |
JP2022182004A Active JP7461441B2 (en) | 2019-10-07 | 2022-11-14 | Resistor |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022182004A Active JP7461441B2 (en) | 2019-10-07 | 2022-11-14 | Resistor |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7178453B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162720A (en) * | 1997-11-21 | 1999-06-18 | Hokuriku Electric Ind Co Ltd | Chip resistor and its adjusting method |
JP2015002212A (en) * | 2013-06-13 | 2015-01-05 | ローム株式会社 | Chip resistor and packaging structure for chip resistor |
-
2021
- 2021-05-28 JP JP2021090611A patent/JP7178453B2/en active Active
-
2022
- 2022-11-14 JP JP2022182004A patent/JP7461441B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162720A (en) * | 1997-11-21 | 1999-06-18 | Hokuriku Electric Ind Co Ltd | Chip resistor and its adjusting method |
JP2015002212A (en) * | 2013-06-13 | 2015-01-05 | ローム株式会社 | Chip resistor and packaging structure for chip resistor |
Also Published As
Publication number | Publication date |
---|---|
JP7461441B2 (en) | 2024-04-03 |
JP2023011946A (en) | 2023-01-24 |
JP7178453B2 (en) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911524B2 (en) | Chip resistor and method for manufacturing the same | |
US8111130B2 (en) | Chip resistor and method for manufacturing the same | |
US7755468B2 (en) | Chip resistor and manufacturing method therefor | |
US11017922B2 (en) | Chip resistor and mounting structure thereof | |
JP5256544B2 (en) | Resistor | |
WO2004093101A1 (en) | Chip resistor and method for manufacturing same | |
US10102948B2 (en) | Chip resistor and method for making the same | |
US9514867B2 (en) | Chip resistor and method for making the same | |
US10083779B2 (en) | Chip resistor and mounting structure thereof | |
JP6923615B2 (en) | How to manufacture a resistor | |
JP2021122067A (en) | Resistor | |
JP2014060463A (en) | Chip resistor and method for manufacturing the same | |
US11810697B2 (en) | Resistor | |
US20240021345A1 (en) | Resistor | |
US20230282396A1 (en) | Chip resistor and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7178453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |