JP2021118647A

JP2021118647A - Power storage apparatus, and power storage system

Info

Publication number: JP2021118647A
Application number: JP2020011864A
Authority: JP
Inventors: 正巳高井; Masami Takai; 和人岸; Kazuto Kishi; 淳大島; Atsushi Oshima; 崇尋今井; Takahiro Imai
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2020-01-28
Filing date: 2020-01-28
Publication date: 2021-08-10

Abstract

To prevent a change in output voltage from a power storage apparatus to a load circuit.SOLUTION: A power storage apparatus according to an aspect of the present invention is a power storage apparatus that is connected with a load circuit, and comprises: a power storage unit having a plurality of power storage devices that store electric charges; a series/parallel switching unit that switches the connection of the plurality of power storage devices to either one of series or parallel; a series/parallel switching control unit that controls the switching performed by the series/parallel switching unit; and a secondary battery that charges the electric charges output from the power storage unit and outputs voltage to the load circuit.SELECTED DRAWING: Figure 1

Description

本発明は、蓄電装置、及び蓄電システムに関する。 The present invention relates to a power storage device and a power storage system.

ＩｏＴ（Internet of Things）技術の進展に伴い、エッジデバイスへの給電をエネルギーハーベスティング技術により電池レス化する取り組みが進んでいる。 With the progress of IoT (Internet of Things) technology, efforts are underway to make the power supply to edge devices battery-less by using energy harvesting technology.

また、複数の蓄電デバイスの接続状態を直列から並列、又は並列から直列に切り替えることで、蓄電効率の向上を図る蓄電装置が開示されている（例えば、特許文献１参照）。 Further, a power storage device for improving storage efficiency by switching the connection state of a plurality of power storage devices from series to parallel or from parallel to series is disclosed (see, for example, Patent Document 1).

しかしながら、特許文献１の蓄電装置では、蓄電装置から負荷回路への出力電圧が変化することで、負荷回路の動作が不安定になる場合があった。 However, in the power storage device of Patent Document 1, the operation of the load circuit may become unstable due to a change in the output voltage from the power storage device to the load circuit.

本発明は、蓄電装置から負荷回路への出力電圧の変化を抑制することを課題とする。 An object of the present invention is to suppress a change in output voltage from a power storage device to a load circuit.

本発明の一態様に係る蓄電装置は、負荷回路に接続される蓄電装置であって、電荷を蓄電する複数の蓄電デバイスを有する蓄電部と、前記複数の蓄電デバイスの接続を直列又は並列の何れか一方に切り替える直並切替部と、前記直並切替部による切替を制御する直並切替制御部と、前記蓄電部から出力される前記電荷を充電し、前記負荷回路に電圧を出力する２次電池と、を備える。 The power storage device according to one aspect of the present invention is a power storage device connected to a load circuit, and the power storage unit having a plurality of power storage devices for storing electric charges and the connection of the plurality of power storage devices are connected in series or in parallel. A linear / parallel switching unit that switches to either one, a linear / parallel switching control unit that controls switching by the parallel / parallel switching unit, and a secondary that charges the electric charge output from the power storage unit and outputs a voltage to the load circuit. It is equipped with a battery.

本発明によれば、蓄電装置から負荷回路への出力電圧の変化を抑制できる。 According to the present invention, it is possible to suppress a change in the output voltage from the power storage device to the load circuit.

第１実施形態に係る蓄電システムの構成例を示すブロック図である。It is a block diagram which shows the structural example of the power storage system which concerns on 1st Embodiment. 蓄電システムの備える発電素子の動作例を示す図である。It is a figure which shows the operation example of the power generation element provided in the power storage system. 発電素子に接続されるコンデンサを示す図であり、（ａ）は発電素子を用いた蓄電時の等価回路図、（ｂ）はコンデンサに蓄電する条件による蓄電効率例を示す図である。It is a figure which shows the capacitor connected to a power generation element, (a) is an equivalent circuit diagram at the time of electricity storage using a power generation element, (b) is a figure which shows the example of the electricity storage efficiency by the condition which stores electricity in a capacitor. 発電素子に接続される抵抗負荷を示す図であり、（ａ）は発電素子を用いた抵抗負荷による給電時の等価回路図、（ｂ）抵抗負荷に給電する条件による給電効率例を示す図である。It is a figure which shows the resistance load connected to a power generation element, (a) is the equivalent circuit diagram at the time of power feeding by the resistance load using a power generation element, (b) is the figure which shows the power supply efficiency example by the condition which supplies power to a resistance load. be. ２つのコンデンサの直列接続例を示す図である。It is a figure which shows the example of connecting two capacitors in series. ２つのコンデンサの並列接続例を示す図である。It is a figure which shows the example of parallel connection of two capacitors. 直並切替制御部の構成例を示す図である。It is a figure which shows the configuration example of the series-parallel switching control part. 第１実施形態に係る蓄電装置の回路構成例を示す図である。It is a figure which shows the circuit configuration example of the power storage device which concerns on 1st Embodiment. ２次電池の充電時間に伴う容量、電圧及び電流の変化例を示す図である。It is a figure which shows the example of the change of capacity, voltage and current with charge time of a secondary battery. 発電素子への１回の外部刺激で発生する電圧と電流例を示す図である。It is a figure which shows the example of the voltage and the current generated by one external stimulus to a power generation element. ２次電池の電圧出力特性の一例を示す図である。It is a figure which shows an example of the voltage output characteristic of a secondary battery. 第２実施形態に係る蓄電システムの構成例を示すブロック図である。It is a block diagram which shows the structural example of the power storage system which concerns on 2nd Embodiment. 第２実施形態に係る蓄電装置の回路構成例を示す図である。It is a figure which shows the circuit configuration example of the power storage device which concerns on 2nd Embodiment. 第３実施形態に係る蓄電システムの構成例を示すブロック図である。It is a block diagram which shows the structural example of the power storage system which concerns on 3rd Embodiment. 第３実施形態に係る蓄電装置及び負荷回路の回路構成例を示す図である。It is a figure which shows the circuit configuration example of the power storage device and the load circuit which concerns on 3rd Embodiment. 抵抗値をトリミングで調整可能な回路の構成例を示す図である。It is a figure which shows the structural example of the circuit which can adjust the resistance value by trimming.

以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部には同一符号を付し、重複した説明を適宜省略する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In each of the drawings below, the same components will be designated by the same reference numerals, and duplicate description will be omitted as appropriate.

実施形態に係る蓄電装置は、負荷回路に接続される蓄電装置であって、電荷を蓄電する複数の蓄電デバイスを有する蓄電部と、複数の蓄電デバイスの接続を直列又は並列の何れか一方に切り替える直並切替部と、直並切替部による切替を制御する直並切替制御部とを備えるものである。 The power storage device according to the embodiment is a power storage device connected to a load circuit, and switches the connection between a power storage unit having a plurality of power storage devices for storing electric charges and the connection of the plurality of power storage devices to either series or parallel. It is provided with a series-parallel switching unit and a series-parallel switching control unit that controls switching by the series-parallel switching unit.

また実施形態では、蓄電部から出力される電荷を充電する２次電池を設け、２次電池が負荷回路に電圧を出力して負荷回路に電力を供給する。２次電池はその残容量を示すＳＯＣ（State Of Charge）等に伴う出力電圧の変化が小さい特性を有するため、蓄電部の蓄電電力を２次電池から負荷回路に供給することで、蓄電装置から負荷回路への出力電圧の変化を抑制できる。 Further, in the embodiment, a secondary battery for charging the electric charge output from the power storage unit is provided, and the secondary battery outputs a voltage to the load circuit to supply electric power to the load circuit. Since the secondary battery has a characteristic that the change in the output voltage due to SOC (State Of Charge), which indicates the remaining capacity, is small, the stored power of the power storage unit is supplied from the secondary battery to the load circuit, so that the power storage device can be used. Changes in the output voltage to the load circuit can be suppressed.

以下では、蓄電装置１を備える蓄電システム１００を一例として、実施形態を説明する。 Hereinafter, an embodiment will be described by taking the power storage system 100 including the power storage device 1 as an example.

なお、実施形態の用語において、「電力」は「電気エネルギー」と同義とする。また、「電力の使用」、「電力の供給」、「給電」、「放電」は同義とする。 In the terminology of the embodiment, "electric power" is synonymous with "electric energy". In addition, "use of electric power", "supply of electric power", "power supply", and "discharge" are synonymous.

また実施形態の用語における「直並切替」とは、電気回路を直接接続から並列接続に切り替えること、又は電気回路を並列接続から直接接続に切り替えることをいう。 Further, the term "parallel-parallel switching" in the terminology of the embodiment means switching the electric circuit from the direct connection to the parallel connection, or switching the electric circuit from the parallel connection to the direct connection.

［第１実施形態］
まず、第１実施形態に係る蓄電システム１００について説明する。 [First Embodiment]
First, the power storage system 100 according to the first embodiment will be described.

＜蓄電システム１００の構成例＞
図１は、蓄電システム（エネルギー蓄電システム）１００の構成の一例を示すブロック図である。図１に示すように、蓄電システム１００は、蓄電装置１と、発電素子２と、負荷回路３と、整流回路４とを備える。 <Configuration example of power storage system 100>
FIG. 1 is a block diagram showing an example of the configuration of a power storage system (energy power storage system) 100. As shown in FIG. 1, the power storage system 100 includes a power storage device 1, a power generation element 2, a load circuit 3, and a rectifier circuit 4.

蓄電システム１００は、発電素子２により発電された電力を、整流回路４（整流部の一例）により整流した後、蓄電装置１に入力して蓄電し、蓄電した電力を負荷回路３に給電するシステムである。 The power storage system 100 is a system in which the electric power generated by the power generation element 2 is rectified by a rectifier circuit 4 (an example of a rectifier unit), then input to the power storage device 1 to store the electric power, and the stored electric power is supplied to the load circuit 3. Is.

発電素子２は、発電ゴムや圧電素子、静電誘導を用い、外部刺激によって電荷を発生（発電）する素子であり、高電圧でまた低い電流の電力を生成する。この発電素子２については、別途、図３を用いて詳述する。 The power generation element 2 is an element that generates (generates) electric charge by an external stimulus using a power generation rubber, a piezoelectric element, or electrostatic induction, and generates electric power with a high voltage and a low current. The power generation element 2 will be described in detail separately with reference to FIG.

蓄電装置１は、直並切替制御部５と、直並切替部６と、蓄電部７と、２次電池１０とを備える。これらのうち、直並切替制御部５は、直並切替部６を制御する電気回路である。また直並切替部６は、蓄電部７に含まれるコンデンサＣ１，Ｃ２の接続状態を、直列から並列、又は並列から直列の何れか一方に切り替える電気回路である。このコンデンサＣ１，Ｃ２は複数の蓄電デバイスの一例である。 The power storage device 1 includes a series-parallel switching control unit 5, a series-parallel switching unit 6, a power storage unit 7, and a secondary battery 10. Of these, the series-parallel switching control unit 5 is an electric circuit that controls the series-parallel switching unit 6. Further, the series-parallel switching unit 6 is an electric circuit that switches the connection state of the capacitors C1 and C2 included in the power storage unit 7 from series to parallel or from parallel to series. The capacitors C1 and C2 are examples of a plurality of power storage devices.

整流回路４から入力された電力は、蓄電部７において直列に接続されたコンデンサＣ１，Ｃ２に蓄電される。そして蓄電部７に蓄電された電力は、直並切替部６により並列接続に切り替えられたコンデンサＣ１，Ｃ２から２次電池１０に供給される。 The electric power input from the rectifier circuit 4 is stored in the capacitors C1 and C2 connected in series in the power storage unit 7. Then, the electric power stored in the power storage unit 7 is supplied to the secondary battery 10 from the capacitors C1 and C2 that have been switched to parallel connection by the parallel parallel switching unit 6.

２次電池１０は、リチウムイオン電池、又は鉛蓄電池等であり、蓄電及び給電が可能なデバイスである。２次電池１０は、蓄電部７から供給される電力を蓄電すると共に、負荷回路３を駆動させるための駆動電圧を負荷回路３に出力する。 The secondary battery 10 is a lithium ion battery, a lead storage battery, or the like, and is a device capable of storing and supplying power. The secondary battery 10 stores the electric power supplied from the power storage unit 7 and outputs a drive voltage for driving the load circuit 3 to the load circuit 3.

負荷回路３は、ＬＥＤ（Light Emitting Diode）や、ＣＰＵ（Central Processing Unit）機能を有するＩＣ（Integrated Circuit）、センサ、無線伝送ＩＣ、ＩｏＴデバイス等の負荷である。 The load circuit 3 is a load for an LED (Light Emitting Diode), an IC (Integrated Circuit) having a CPU (Central Processing Unit) function, a sensor, a wireless transmission IC, an IoT device, or the like.

蓄電システム１００は、コンデンサＣ１，Ｃ２を直列接続にした状態で蓄電を行い、蓄電中に蓄電電圧が第１電圧値に達した場合に、直並切替制御部５が直並切替部６を制御することで、コンデンサＣ１，Ｃ２を並列接続の状態に切り替える。コンデンサＣ１，Ｃ２は並列接続の状態で２次電池１０に給電を行う。 The power storage system 100 stores electricity in a state where the capacitors C1 and C2 are connected in series, and when the storage voltage reaches the first voltage value during storage, the series-parallel switching control unit 5 controls the series-parallel switching unit 6. By doing so, the capacitors C1 and C2 are switched to the state of parallel connection. The capacitors C1 and C2 supply power to the secondary battery 10 in a parallel connection state.

その後、給電中にコンデンサＣ１，Ｃ２の給電電圧が第２電圧値以下になった場合に、直並切替制御部５が直並切替部６を制御することで、コンデンサＣ１，Ｃ２を直列接続の状態に切り替える。その後、コンデンサＣ１，Ｃ２を直列接続にした状態で再び発電素子２が発電した電力を蓄電する。 After that, when the feeding voltage of the capacitors C1 and C2 becomes equal to or lower than the second voltage value during power feeding, the series-parallel switching control unit 5 controls the series-parallel switching unit 6 to connect the capacitors C1 and C2 in series. Switch to the state. After that, the electric power generated by the power generation element 2 is stored again with the capacitors C1 and C2 connected in series.

蓄電システム１００は、このように蓄電時と給電時でコンデンサＣ１，Ｃ２の接続状態を切り替えることで、蓄電効率を向上させる。 The power storage system 100 improves the power storage efficiency by switching the connection state of the capacitors C1 and C2 between the time of power storage and the time of power supply in this way.

＜発電素子の動作例＞
次に、発電素子２の動作を説明する。発電素子２は、発電ゴム等で構成され、剥離の力、摩擦の力、振動の力、変形の力、又は圧力等が加えられることで、電荷を発生させて発電する素子である。発電素子２の発電量は、発電電圧１０〜１０００Ｖ（例えば、４０Ｖ）、発電電流５０ｎＡ〜１００μＡ（例えば６μＡ）等である。 <Example of operation of power generation element>
Next, the operation of the power generation element 2 will be described. The power generation element 2 is made of power generation rubber or the like, and is an element that generates electric charge by applying a peeling force, a friction force, a vibration force, a deformation force, a pressure, or the like to generate electric charge. The amount of power generated by the power generation element 2 is a power generation voltage of 10 to 1000 V (for example, 40 V), a power generation current of 50 nA to 100 μA (for example, 6 μA), or the like.

ここで、図２は、発電素子２の動作の一例を説明する図である。発電素子２は高抵抗で、所定の電荷による電流を出力するため、図２に示すように、電流源２１と、内部抵抗２２で発電素子２を表すことができる。内部抵抗２２の抵抗値は１〜１００ＭΩ（メガオーム）（例えば、１０ＭΩ）である。 Here, FIG. 2 is a diagram illustrating an example of the operation of the power generation element 2. Since the power generation element 2 has a high resistance and outputs a current due to a predetermined electric charge, the power generation element 2 can be represented by the current source 21 and the internal resistance 22 as shown in FIG. The resistance value of the internal resistance 22 is 1 to 100 MΩ (mega ohm) (for example, 10 MΩ).

ここで、発電素子２に接続されるコンデンサと抵抗負荷について、図３〜図４を用いて説明する。 Here, the capacitor and the resistance load connected to the power generation element 2 will be described with reference to FIGS. 3 to 4.

図３（ａ）は、発電素子２を用いた蓄電時の等価回路図であり、図３（ｂ）は、コンデンサに蓄電する条件による蓄電効率について説明する図である。 FIG. 3A is an equivalent circuit diagram at the time of electricity storage using the power generation element 2, and FIG. 3B is a diagram for explaining the electricity storage efficiency under the condition of storing electricity in the capacitor.

また図３（ｂ）は、最大時の蓄電電力を１００％とし、発電素子２により発電されて蓄電される電力のコンデンサ容量に伴う比率（％）の変化を表している。 Further, FIG. 3B shows a change in the ratio (%) of the electric power generated and stored by the power generation element 2 with the capacitor capacity, with the maximum stored electric power as 100%.

コンデンサ容量を図３（ｂ）の白抜き矢印の部分に設定した場合に、コンデンサと、定電流源及び内部抵抗からなる発電素子２（出力側）とのインピーダンス整合が取れて、最も効率よく蓄電できる。 When the capacitor capacity is set to the part indicated by the white arrow in Fig. 3 (b), the impedance matching between the capacitor and the power generation element 2 (output side) consisting of the constant current source and internal resistance is achieved, and storage is most efficient. can.

次に図４（ａ）は、発電素子２を用いた抵抗負荷による給電時の等価回路図であり、図４（ｂ）は、抵抗負荷に給電する条件による給電効率について説明する図である。 Next, FIG. 4A is an equivalent circuit diagram at the time of feeding by a resistance load using the power generation element 2, and FIG. 4B is a diagram for explaining the feeding efficiency under the condition of feeding the resistance load.

図４（ｂ）は、最大時の給電電力を１００％とし、発電素子２により発電されて給電される電力の、負荷抵抗の抵抗値に伴う比率（％）の変化を表している。 FIG. 4B shows a change in the ratio (%) of the power generated and supplied by the power generation element 2 with the resistance value of the load resistance, with the maximum power supply as 100%.

負荷抵抗の抵抗値を図４（ｂ）の白抜き矢印の部分に設定した場合に、負荷抵抗と、発電素子２の内部抵抗とが等しい状態となり、内部抵抗と負荷抵抗が等しい時に負荷回路３（出力側）とインピーダンス整合が取れて、最も効率よく給電できる。 When the resistance value of the load resistance is set to the part indicated by the white arrow in FIG. 4B, the load resistance and the internal resistance of the power generating element 2 are in the same state, and when the internal resistance and the load resistance are equal, the load circuit 3 Impedance matching with (output side) is achieved, and power can be supplied most efficiently.

＜コンデンサの接続例＞
次に、蓄電部７におけるコンデンサＣ１，Ｃ２の接続例について、図５〜図６を参照して説明する。ここで図５は、コンデンサＣ１，Ｃ２の直列接続の一例を示す図であり、図６は、コンデンサＣ１，Ｃ２の並列接続の一例を示す図である。 <Capacitor connection example>
Next, a connection example of the capacitors C1 and C2 in the power storage unit 7 will be described with reference to FIGS. 5 to 6. Here, FIG. 5 is a diagram showing an example of series connection of capacitors C1 and C2, and FIG. 6 is a diagram showing an example of parallel connection of capacitors C1 and C2.

図５に示すように、直並切替部６は、３つのスイッチＳｗ１，Ｓｗ２，Ｓｗ３を備える。また蓄電部７は、２つのコンデンサＣ１，Ｃ２を備える。直並切替部６のスイッチＳｗ２がオン状態（接続した状態）で、スイッチＳｗ１，Ｓｗ３がオフ状態（接続していない状態）になることで、蓄電部７のコンデンサＣ１，Ｃ２は直列接続状態になる。 As shown in FIG. 5, the parallel / parallel switching unit 6 includes three switches Sw1, Sw2, Sw3. Further, the power storage unit 7 includes two capacitors C1 and C2. When the switch Sw2 of the parallel switching unit 6 is on (connected) and the switches Sw1 and Sw3 are off (not connected), the capacitors C1 and C2 of the power storage unit 7 are connected in series. Become.

また、図６に示すように、直並切替部６のスイッチＳｗ１，Ｓｗ３がオン状態で、スイッチＳｗ２がオフ状態になることで、蓄電部７のコンデンサＣ１，Ｃ２は、並列接続状態になる。 Further, as shown in FIG. 6, when the switches Sw1 and Sw3 of the parallel / parallel switching unit 6 are in the on state and the switch Sw2 is in the off state, the capacitors C1 and C2 of the power storage unit 7 are in the parallel connection state.

＜直並切替制御部５の構成例＞
次に、直並切替制御部５の構成について、図７を参照して説明する。 <Configuration example of series / parallel switching control unit 5>
Next, the configuration of the parallel / parallel switching control unit 5 will be described with reference to FIG. 7.

図７は、直並切替制御部５の構成の一例について説明する図である。図７に示すように、直並切替制御部５は、直並切替スイッチ制御部５０と、２つの抵抗Ｒ１，Ｒ２と、２つのスイッチＳｗ４，Ｓｗ５とを備える。 FIG. 7 is a diagram illustrating an example of the configuration of the parallel / parallel switching control unit 5. As shown in FIG. 7, the series-parallel changeover control unit 5 includes a series-parallel changeover switch control unit 50, two resistors R1 and R2, and two switches Sw4 and Sw5.

直並切替スイッチ制御部５０は、直列又は並列の切替えの基準となる入力電圧Ｖｉｎを監視し、制御信号Ｓ１を出力する電圧監視回路として機能する。そして、直並切替スイッチ制御部５０は、端子１１への入力電圧Ｖｉｎの検出結果に応じて制御信号Ｓ１を生成し、生成した制御信号Ｓ１によりスイッチＳｗ４，スイッチＳｗ５を制御する。 The parallel / parallel changeover switch control unit 50 functions as a voltage monitoring circuit that monitors an input voltage Vin that is a reference for switching in series or in parallel and outputs a control signal S1. Then, the parallel / parallel changeover switch control unit 50 generates a control signal S1 according to the detection result of the input voltage Vin to the terminal 11, and controls the switch Sw4 and the switch Sw5 by the generated control signal S1.

また、直並切替制御部５では、抵抗Ｒ１とスイッチＳｗ４がハイインピーダンス駆動のインバータ５１を形成し、抵抗Ｒ２とスイッチＳｗ５がハイインピーダンス駆動のインバータ５２を形成する。スイッチＳｗ４，Ｓｗ５は、ＦＥＴ（Field Effect Transistor）等のＮｃｈ（Ｎチャネル）トランジスタ等で構成されている。 Further, in the series-parallel switching control unit 5, the resistor R1 and the switch Sw4 form a high impedance drive inverter 51, and the resistor R2 and the switch Sw5 form a high impedance drive inverter 52. The switches Sw4 and Sw5 are composed of Nch (N channel) transistors such as FETs (Field Effect Transistors).

直並切替制御部５は、直並切替部６を制御する制御信号φ１を生成し、これを端子５３から出力する。また、直並切替制御部５は、直並切替部６を制御する制御信号φ２を生成し、これを端子５４から出力する。 The series-parallel switching control unit 5 generates a control signal φ1 for controlling the series-parallel switching unit 6, and outputs the control signal φ1 from the terminal 53. Further, the series-parallel switching control unit 5 generates a control signal φ2 for controlling the series-parallel switching unit 6, and outputs the control signal φ2 from the terminal 54.

直並切替制御部５において、直並切替スイッチ制御部５０及びインバータ５１は、ヒステリシス生成回路Ｈとして機能する。ヒステリシス生成回路Ｈは、入力電圧Ｖｉｎの変化を素早く検出するとともに、一旦Ｌｏｗレベル→Ｈｉｇｈレベル（或いはＨｉｇｈレベル→Ｌｏｗレベル）に切り替わった信号が不安定に切り替わることを防ぐように、切り替え閾値にヒステリシス（差）を設けている。 In the series-parallel changeover control unit 5, the series-parallel changeover switch control unit 50 and the inverter 51 function as the hysteresis generation circuit H. The hysteresis generation circuit H quickly detects a change in the input voltage Vin, and has a hysteresis at the switching threshold so as to prevent the signal once switched from Low level to High level (or High level to Low level) from being unstablely switched. (Difference) is provided.

実施形態では、ヒステリシス生成回路Ｈは、入力電圧Ｖｉｎが上昇して第１電圧値に達すると、制御信号φ１をＨｉｇｈレベルからＬｏｗレベルに切り替える。また、第１電圧値から入力電圧Ｖｉｎが低下して第２電圧値に達すると、制御信号φ１をＬｏｗレベルからＨｉｇｈレベルに切り替える。 In the embodiment, the hysteresis generation circuit H switches the control signal φ1 from the High level to the Low level when the input voltage Vin rises and reaches the first voltage value. Further, when the input voltage Vin drops from the first voltage value and reaches the second voltage value, the control signal φ1 is switched from the Low level to the High level.

実施形態では、インバータ５１にハイインピーダンスの抵抗Ｒ１を使用し、インバータ５２にハイインピーダンスの抵抗Ｒ２を使用する。これにより、圧電素子や静電誘導により発電された高電圧で低電流であるハイインピーダンス出力の発電素子２でも、蓄電装置１の回路を駆動することができる。抵抗Ｒ１及びＲ２の抵抗値は、１ＭΩ〜５００ＭΩ等である。 In the embodiment, a high impedance resistor R1 is used for the inverter 51, and a high impedance resistor R2 is used for the inverter 52. As a result, the circuit of the power storage device 1 can be driven even by the piezoelectric element or the high-voltage output power generation element 2 having a high voltage and low current generated by electrostatic induction. The resistance values of the resistors R1 and R2 are 1 MΩ to 500 MΩ and the like.

＜蓄電装置１の回路構成例＞
次に、蓄電装置１の回路構成について説明する。図８は、蓄電装置１の回路構成の一例を示す図である。 <Circuit configuration example of power storage device 1>
Next, the circuit configuration of the power storage device 1 will be described. FIG. 8 is a diagram showing an example of the circuit configuration of the power storage device 1.

図８に示すように、蓄電装置１は、直並切替制御部５Ｂと、直並切替部６と、蓄電部７と、出力スイッチ部８とを備える。このような蓄電装置１を、１つのＩＣにまとめて蓄電ＩＣとして構成することもできる。 As shown in FIG. 8, the power storage device 1 includes a series-parallel switching control unit 5B, a series-parallel switching unit 6, a power storage unit 7, and an output switch unit 8. Such a power storage device 1 can be integrated into one IC and configured as a power storage IC.

直並切替制御部５Ｂには、直並切替スイッチ制御部５０Ｂと、２つのディプリージョン型トランジスタＴｒ１，Ｔｒ３と、２つのＮｃｈトランジスタＴｒ２，Ｔｒ４とを備える。 The series-parallel changeover control unit 5B includes a series-parallel changeover switch control unit 50B, two diplomat type transistors Tr1 and Tr3, and two Nch transistors Tr2 and Tr4.

実施形態では、直並切替スイッチ制御部５０Ｂは、ＮｃｈトランジスタＴｒ５と、３つの抵抗Ｒ３，Ｒ４，Ｒ５によって構成されている。３つの抵抗Ｒ３，Ｒ４，Ｒ５は高い抵抗値（高インピーダンス）を有する高抵抗の抵抗器である。ＮｃｈトランジスタＴｒ５は、ヒステリシス生成スイッチである。ＮｃｈトランジスタＴｒ５に負荷回路３の状態を示す信号が入力されるように構成してもよい。 In the embodiment, the parallel / parallel changeover switch control unit 50B is composed of an Nch transistor Tr5 and three resistors R3, R4, R5. The three resistors R3, R4, and R5 are high resistance resistors having a high resistance value (high impedance). The Nch transistor Tr5 is a hysteresis generation switch. The Nch transistor Tr5 may be configured to input a signal indicating the state of the load circuit 3.

直並切替スイッチ制御部５０Ｂは、直列接続を並列接続に切り替える電圧である入力電圧Ｖｉｎを監視し、制御信号Ｓ１を出力する。 The parallel / parallel changeover switch control unit 50B monitors the input voltage Vin, which is the voltage for switching the series connection to the parallel connection, and outputs the control signal S1.

直並切替制御部５Ｂは、直並切替スイッチ制御部５０Ｂにより生成された制御信号Ｓ１で制御される２つのインバータ５１Ｂ，５２Ｂを備えている。 The series-parallel changeover control unit 5B includes two inverters 51B and 52B controlled by the control signal S1 generated by the series-parallel changeover switch control unit 50B.

インバータ５１Ｂは、ディプリージョン型トランジスタＴｒ１と、ＮｃｈトランジスタＴｒ２で構成されている。インバータ５１Ｂからの制御信号φ１は、端子５３で取り出される。 The inverter 51B is composed of a depth region type transistor Tr1 and an Nch transistor Tr2. The control signal φ1 from the inverter 51B is taken out at the terminal 53.

直並切替スイッチ制御部５０Ｂ及びインバータ５１Ｂは、ヒステリシス生成回路Ｈを構成する。インバータ５２Ｂは、ディプリージョン型トランジスタＴｒ３と、ＮｃｈトランジスタＴｒ４で構成されている。インバータ５２Ｂからの制御信号φ２は、出力端子から取り出される。なお、インバータ５１Ｂ，５２Ｂを、Ｎｃｈトランジスタと抵抗器とを含んで構成してもよい。 The series-parallel changeover switch control unit 50B and the inverter 51B form a hysteresis generation circuit H. The inverter 52B is composed of a depth region type transistor Tr3 and an Nch transistor Tr4. The control signal φ2 from the inverter 52B is taken out from the output terminal. The inverters 51B and 52B may be configured to include an Nch transistor and a resistor.

直並切替制御部５Ｂは、蓄電期間中は、複数のコンデンサＣ１，Ｃ２を直列接続させるように、Ｈｉｇｈレベルの制御信号φ１及びＬｏｗレベルの制御信号φ２を出力する。そして入力電圧Ｖｉｎが第１電圧値に達した時点で、コンデンサＣ１，Ｃ２を並列接続させるように、Ｌｏｗレベルの制御信号φ１及びＨｉｇｈレベルの制御信号φ２を出力する。 The parallel / parallel switching control unit 5B outputs a high level control signal φ1 and a low level control signal φ2 so that a plurality of capacitors C1 and C2 are connected in series during the storage period. Then, when the input voltage Vin reaches the first voltage value, the Low level control signal φ1 and the High level control signal φ2 are output so that the capacitors C1 and C2 are connected in parallel.

その後、負荷回路３による電力使用により、入力電圧Ｖｉｎが低下して第２電圧値より小さくなると、コンデンサＣ１，Ｃ２を、直列接続させるように、Ｈｉｇｈレベルの制御信号φ１及びＬｏｗレベルの制御信号φ２を出力する。 After that, when the input voltage Vin drops and becomes smaller than the second voltage value due to the use of electric power by the load circuit 3, the high level control signal φ1 and the low level control signal φ2 are connected in series so that the capacitors C1 and C2 are connected in series. Is output.

また、直並切替部６はＰｃｈ（Ｐチャネル）トランジスタＴｒ６と、ＮｃｈトランジスタＴｒ７と、アナログスイッチＴｒ８，Ｔｒ９とを含んで構成されている。 Further, the parallel / parallel switching unit 6 includes a Pch (P channel) transistor Tr6, an Nch transistor Tr7, and analog switches Tr8 and Tr9.

直並切替部６において、ＰｃｈトランジスタＴｒ６は、図５及び図６のスイッチＳｗ１に対応し、ＮｃｈトランジスタＴｒ７はスイッチＳｗ３に対応する。スイッチＳｗ２は、２つのアナログスイッチＴｒ８，Ｔｒ９から構成されている。 In the parallel / parallel switching unit 6, the Pch transistor Tr6 corresponds to the switch Sw1 of FIGS. 5 and 6, and the Nch transistor Tr7 corresponds to the switch Sw3. The switch Sw2 is composed of two analog switches Tr8 and Tr9.

直並切替部６及び出力スイッチ部８を、アナログスイッチであるトランジスタで構成することで、電圧損失（電位差）が発生しない。比較例としてダイオードでスイッチを構成すると、電圧損失が発生する。直並切替部６及び出力スイッチ部８を、アナログスイッチであるトランジスタで構成することで、電位差なくスイッチを作動させることができる。 By configuring the parallel / parallel switching unit 6 and the output switch unit 8 with a transistor which is an analog switch, no voltage loss (potential difference) occurs. When a switch is configured with a diode as a comparative example, voltage loss occurs. By configuring the parallel / parallel switching unit 6 and the output switch unit 8 with a transistor which is an analog switch, the switch can be operated without a potential difference.

直並切替部６において、ＰｃｈトランジスタＴｒ６及びＮｃｈトランジスタＴｒ７をダイオードに置き換えることもできる。この場合は、ＰｃｈトランジスタＴｒ６ではダイオードのカソードをＶｉｎラインに、アノードをアナログスイッチの一方の端子にそれぞれ接続する。ＮｃｈトランジスタＴｒ７ではダイオードのカソードをアナログスイッチの一方の端子にアノードをＧＮＤラインに接続する。 In the parallel / parallel switching unit 6, the Pch transistor Tr6 and the Nch transistor Tr7 can be replaced with diodes. In this case, in the Pch transistor Tr6, the cathode of the diode is connected to the Vin line and the anode is connected to one terminal of the analog switch. In the Nch transistor Tr7, the cathode of the diode is connected to one terminal of the analog switch and the anode is connected to the GND line.

また、直並切替部６において、ＰｃｈトランジスタＴｒ６及びＮｃｈトランジスタＴｒ７をダイオードと並列に接続することもできる。この場合は、ＰｃｈトランジスタＴｒ６ではダイオードのカソードをＶｉｎラインに、アノードをアナログスイッチの一方の端子にそれぞれ接続する。ＮｃｈトランジスタＴｒ７ではダイオードのカソードをアナログスイッチの一方の端子にアノードをＧＮＤラインに接続する。 Further, in the parallel / parallel switching unit 6, the Pch transistor Tr6 and the Nch transistor Tr7 can be connected in parallel with the diode. In this case, in the Pch transistor Tr6, the cathode of the diode is connected to the Vin line and the anode is connected to one terminal of the analog switch. In the Nch transistor Tr7, the cathode of the diode is connected to one terminal of the analog switch and the anode is connected to the GND line.

なお、図１では示さなかったが、蓄電装置１は、図８のように、並列接続時に２次電池１０に給電するための出力スイッチ部８を備えていてもよい。出力スイッチ部８は、ＰｃｈトランジスタＴｒ１０とＮｃｈトランジスタＴｒ１１のアナログスイッチで形成されている。 Although not shown in FIG. 1, the power storage device 1 may include an output switch unit 8 for supplying power to the secondary battery 10 at the time of parallel connection, as shown in FIG. The output switch unit 8 is formed of an analog switch of a Pch transistor Tr10 and an Nch transistor Tr11.

蓄電装置１において、並列接続時に２次電池１０に給電する出力スイッチ部８を、ＰｃｈトランジスタＴｒ１０のみで構成してもよい。 In the power storage device 1, the output switch unit 8 that supplies power to the secondary battery 10 when connected in parallel may be composed of only the Pch transistor Tr10.

２次電池１０は、出力スイッチ部８を介して蓄電部７から供給される電力を蓄電し、負荷回路３に供給する。２次電池１０の作用は、次の図９以降で詳述する。 The secondary battery 10 stores the electric power supplied from the power storage unit 7 via the output switch unit 8 and supplies it to the load circuit 3. The operation of the secondary battery 10 will be described in detail in FIGS. 9 and 9 below.

蓄電装置１において、高抵抗や定電流トランジスタは高い抵抗を有するものを用いるため、直並切替制御部５Ｂは高いインピーダンスを有している（ハイインピーダンスである）。そのため、発電素子２から発電される高電圧で低電流（例えば、４００Ｖ、６μＡ）の発電素子２よりも、さらに低い電流（例えば、６０ｎＡ）で蓄電装置１を駆動できる。 In the power storage device 1, since a high resistance or constant current transistor having a high resistance is used, the parallel / parallel switching control unit 5B has a high impedance (high impedance). Therefore, the power storage device 1 can be driven with a current (for example, 60 nA) lower than that of the high voltage and low current (for example, 400 V, 6 μA) power generation element 2 generated from the power generation element 2.

また、図８の構成において、直並切替制御部５Ｂ、直並切替部６及び出力スイッチ部８を構成する素子が有するインピーダンスの合計を発電素子２の内部インピーダンス以上にすることができる。これにより、蓄電装置１の直並切替に要求される駆動消費電力を抑えることができ、蓄電効率を高めることができる。 Further, in the configuration of FIG. 8, the total impedance of the elements constituting the series-parallel switching control unit 5B, the series-parallel switching unit 6 and the output switch unit 8 can be set to be equal to or higher than the internal impedance of the power generation element 2. As a result, the drive power consumption required for the parallel switching of the power storage device 1 can be suppressed, and the power storage efficiency can be improved.

直並切替部６及び出力スイッチ部８はＭＯＳ（Metal Oxide semiconductor）トランジスタで構成されている。そのため、直並切替制御部５Ｂにより制御され、直並切替部６及び出力スイッチ部８で消費される電力は、スイッチ部をオン又はオフした時のＭＯＳトランジスタゲート駆動電力のみとなる。これにより、蓄電効率を高めることができる。 The parallel / parallel switching unit 6 and the output switch unit 8 are composed of MOS (Metal Oxide semiconductor) transistors. Therefore, the power that is controlled by the series-parallel switching control unit 5B and consumed by the series-parallel switching unit 6 and the output switch unit 8 is only the MOS transistor gate drive power when the switch unit is turned on or off. Thereby, the storage efficiency can be improved.

さらに、蓄電時の蓄電装置１のインピーダンスは、給電時の蓄電装置１のインピーダンスよりも高くなっている。従って、蓄電装置１は高電圧且つ低電流で蓄電が可能となり、蓄電効率を高めることができる。また、給電時には蓄電装置１の給電電圧は例えば３Ｖであり、数ｍＡの消費電流を必要とするＣＰＵ等の電子機器を駆動することができる。 Further, the impedance of the power storage device 1 at the time of power storage is higher than the impedance of the power storage device 1 at the time of power supply. Therefore, the power storage device 1 can store power at a high voltage and a low current, and can improve the power storage efficiency. Further, at the time of power supply, the power supply voltage of the power storage device 1 is, for example, 3 V, and it is possible to drive an electronic device such as a CPU that requires a current consumption of several mA.

なお、図８においてディプリージョン型トランジスタとＮｃｈトランジスタで構成されるインバータ５１Ｂ，５２Ｂは２段構成になっているが、ゲインが必要な場合は同様のインバータの段数を増やしても良い。その場合は、インバータ５１Ｂの制御信号φ１及びインバータ５２Ｂの制御信号φ２のそれぞれ信号変化のタイミングを、直並切替部６のスイッチ切替えタイミングに合わせると好適である。 In FIG. 8, the inverters 51B and 52B composed of the diffusion type transistor and the Nch transistor have a two-stage configuration, but if gain is required, the number of stages of the same inverter may be increased. In that case, it is preferable to match the signal change timings of the control signal φ1 of the inverter 51B and the control signal φ2 of the inverter 52B with the switch switching timing of the parallel / parallel switching unit 6.

＜２次電池１０の作用＞
次に、２次電池１０の作用について説明する。 <Action of secondary battery 10>
Next, the operation of the secondary battery 10 will be described.

ここで、２次電池にはＳＯＣ等に応じた出力電圧の変化が小さい特性がある。実施形態では、この特性を利用し、２次電池１０が負荷回路３に電圧を出力することで、蓄電装置１から負荷回路３への出力電圧の変化を抑制する。 Here, the secondary battery has a characteristic that the change in the output voltage according to the SOC or the like is small. In the embodiment, this characteristic is utilized, and the secondary battery 10 outputs a voltage to the load circuit 3 to suppress a change in the output voltage from the power storage device 1 to the load circuit 3.

図９は、２次電池１０の充電（蓄電）時間に伴う容量、電圧及び電流の変化の一例を説明する図である。図９における実線のグラフ９１は２次電池１０の容量を示し、破線のグラフ９２は出力電圧を示し、一点鎖線のグラフ９３は充電電流を示している。また図９の縦軸のうち、左側の軸は電圧（Ｖ）を表し、右側の軸は電流（ｍＡ）と容量（ｍＡｈ）を表している。なお容量は、２次電池１０の蓄電電力（エネルギー）と等価である。 FIG. 9 is a diagram illustrating an example of changes in capacity, voltage, and current with charging (storage) time of the secondary battery 10. The solid line graph 91 in FIG. 9 shows the capacity of the secondary battery 10, the broken line graph 92 shows the output voltage, and the alternate long and short dash line graph 93 shows the charging current. Further, in the vertical axis of FIG. 9, the left axis represents the voltage (V), and the right axis represents the current (mA) and the capacitance (mAh). The capacity is equivalent to the stored power (energy) of the secondary battery 10.

グラフ９１に示すように、充電時間が増えるに従って２次電池１０の容量は増大する。しかし、グラフ９２に示すように、充電時間が増え、容量が増大しても２次電池１０の電圧の変化は小さい。 As shown in Graph 91, the capacity of the secondary battery 10 increases as the charging time increases. However, as shown in Graph 92, even if the charging time increases and the capacity increases, the change in the voltage of the secondary battery 10 is small.

この２次電池１０の電圧変化が小さい特性を利用し、負荷回路３が蓄電装置１の蓄電電力を使用する電力使用範囲を予め定めることで、２次電池１０の負荷回路３への出力電圧の変化を所望の範囲内に抑えることができる。 Utilizing the characteristic that the voltage change of the secondary battery 10 is small, the power usage range in which the load circuit 3 uses the stored power of the power storage device 1 is determined in advance, so that the output voltage of the secondary battery 10 to the load circuit 3 can be measured. The change can be suppressed within a desired range.

例えば、図９に斜線ハッチングで示した領域９４における容量の範囲を電力使用範囲として定めると、２次電池１０の負荷回路３への出力電圧の変化を０．５Ｖ以下（電圧変化範囲９５参照）に抑えることが可能になる。 For example, if the capacity range in the region 94 shown by the shaded hatching in FIG. 9 is defined as the power usage range, the change in the output voltage of the secondary battery 10 to the load circuit 3 is 0.5 V or less (see the voltage change range 95). It becomes possible to suppress to.

次に、図１０は、発電素子２に対する１回の外部刺激に応じて発生する電圧と電流の時間変化の一例を説明する図である。 Next, FIG. 10 is a diagram illustrating an example of time-dependent changes in voltage and current generated in response to a single external stimulus to the power generation element 2.

発電素子２への１回の外部刺激に応じて発生し、蓄電装置１に充電される充電電圧及び充電電流のうち、図１０に示すグラフ９５は充電電圧を示し、グラフ９６は充電電流を示している。 Of the charging voltage and charging current generated in response to one external stimulus to the power generation element 2 and charged to the power storage device 1, graph 95 shown in FIG. 10 shows the charging voltage, and graph 96 shows the charging current. ing.

図１０に示すように、充電電流は、発電素子２に外部刺激が付与された瞬間に急峻に増大する場合があるが、充電電圧にはそのような急峻な増大はみられない。そのため、蓄電装置１が負荷回路３に電圧を出力することで、急峻な出力電圧の変化も抑制できる。 As shown in FIG. 10, the charging current may increase sharply at the moment when an external stimulus is applied to the power generation element 2, but such a sharp increase is not observed in the charging voltage. Therefore, when the power storage device 1 outputs a voltage to the load circuit 3, a steep change in the output voltage can be suppressed.

次に、図１１は、２次電池１０の電圧出力特性の一例を説明する図である。図１１の横軸は２次電池１０のＳＯＣを示し、縦軸は２次電池１０の出力電圧を示している。 Next, FIG. 11 is a diagram illustrating an example of the voltage output characteristics of the secondary battery 10. The horizontal axis of FIG. 11 shows the SOC of the secondary battery 10, and the vertical axis shows the output voltage of the secondary battery 10.

また図１１におけるＷ_{ｒａｎｇｅ}は、２次電池１０が負荷回路３に供給する電力のうち、負荷回路３が使用する電力使用範囲を示している。またＶ_rangeは、電力使用範囲Ｗ_{ｒａｎｇｅ}に対応する出力電圧の変化範囲を示している。 _{Further, Wrange} in FIG. 11 indicates the power usage range used by the load circuit 3 among the power supplied by the secondary battery 10 to the load circuit 3. The V _range indicates the range of variation of the output voltage corresponding to the power operating range _{W range.}

図１１に示すように、２次電池１０の電圧出力特性では、ＳＯＣに伴う電圧変化の傾きが小さくフラットな領域がある。例えば図１１の例では、ＳＯＣが１０％以上で９０％以下の範囲等がＳＯＣに伴う電圧変化の傾きが小さくフラットな領域に該当する。 As shown in FIG. 11, in the voltage output characteristics of the secondary battery 10, there is a flat region where the slope of the voltage change due to SOC is small. For example, in the example of FIG. 11, the range where the SOC is 10% or more and 90% or less corresponds to a flat region where the slope of the voltage change due to the SOC is small.

この領域を利用し、負荷回路３が使用する電力使用範囲Ｗ_{ｒａｎｇｅ}として、ＳＯＣが１０％以上で９０％以下の範囲を予め定めておくと、電圧変化範囲Ｖ_rangeを３．５Ｖ以上で３．７Ｖ以下という狭い範囲に抑えることができる。これによりＳＯＣに伴う出力電圧の変化を抑制できるようになっている。ここで、「ＳＯＣが１０％以上で９０％以下の範囲」は「所定範囲」の一例である。 _{If this region is used and a range} of 10% or more and 90% or less of SOC is defined in advance as the power usage range voltage used by the load circuit 3 _{, the voltage change range V range} is 3.5 V or more and 3. It can be suppressed to a narrow range of 7 V or less. This makes it possible to suppress changes in the output voltage due to SOC. Here, "a range in which SOC is 10% or more and 90% or less" is an example of a "predetermined range".

＜蓄電装置１の効果＞
一般に、コンデンサ等を用いた蓄電装置が電力を供給する場合、蓄電装置のＳＯＣ等に応じて蓄電装置の出力電圧が変化する場合がある。例えば、出力スイッチ部８から負荷回路３に直接電圧を出力するように蓄電装置１を構成すると、ＳＯＣに応じて蓄電装置１の出力電圧が変化する場合がある。このような出力電圧の変化によって負荷回路３への駆動電圧が変化すると、負荷回路３の動作が不安定になる場合がある。 <Effect of power storage device 1>
Generally, when a power storage device using a capacitor or the like supplies electric power, the output voltage of the power storage device may change according to the SOC or the like of the power storage device. For example, if the power storage device 1 is configured so that the voltage is directly output from the output switch unit 8 to the load circuit 3, the output voltage of the power storage device 1 may change according to the SOC. If the drive voltage to the load circuit 3 changes due to such a change in the output voltage, the operation of the load circuit 3 may become unstable.

また駆動電圧の変化を抑制するために、ＤＣ（Direct Current）／ＤＣ変換回路を設け、ＤＣ／ＤＣ変換回路により変換した電圧を負荷回路３に印加する構成にすると、ＤＣ／ＤＣ変換回路の駆動電力が増加するばかりでなく、蓄電装置の構成が複雑化又は大型化するうえ、装置コストも増大する。 Further, in order to suppress the change of the drive voltage, if a DC (Direct Current) / DC conversion circuit is provided and the voltage converted by the DC / DC conversion circuit is applied to the load circuit 3, the DC / DC conversion circuit is driven. Not only the electric power increases, but also the configuration of the power storage device becomes complicated or large, and the device cost also increases.

これに対し、本実施形態では、２次電池１０を介して負荷回路３に電圧を出力する。２次電池１０には、ＰＯＣ等に応じた出力電圧の変化が小さい特性があるため、この特性を利用することで、蓄電装置１から負荷回路３への出力電圧の変化を抑制できる。またＤＣ／ＤＣ変換回路等を介することなく負荷回路３に電圧を印加できるため、ＤＣ／ＤＣ変換回路の駆動電力が増加を回避するばかりでなく、蓄電装置１の構成の複雑化及び大型化を回避でき、装置コストの増大も回避できる。 On the other hand, in the present embodiment, the voltage is output to the load circuit 3 via the secondary battery 10. Since the secondary battery 10 has a characteristic that the change in the output voltage according to the POC or the like is small, the change in the output voltage from the power storage device 1 to the load circuit 3 can be suppressed by utilizing this characteristic. Further, since the voltage can be applied to the load circuit 3 without going through the DC / DC conversion circuit or the like, not only the drive power of the DC / DC conversion circuit can be avoided from increasing, but also the configuration of the power storage device 1 becomes complicated and large. It can be avoided, and an increase in device cost can be avoided.

また本実施形態では、ＳＯＣに伴う電圧変化の傾きが小さい電力使用範囲Ｗ_{ｒａｎｇｅ}を、負荷回路３による２次電池１０の電力使用範囲として予め定めている。この電力使用範囲Ｗ_{ｒａｎｇｅ}で電力を使用することで、ＳＯＣ等に伴う出力電圧の変化を抑制し、負荷回路３を安定して動作させることができる。 In the present embodiment, the inclination is small power operating range W _range of voltage variation due to SOC, are predetermined as a power range of use of the secondary battery 10 due to the load circuit 3. By using power in this power usage range W _range, to suppress a change in output voltage due to SOC or the like, the load circuit 3 can be stably operated.

例えば、負荷回路３が使用する電力使用範囲Ｗ_{ｒａｎｇｅ}をＳＯＣが１０％以上で９０％以下の範囲に定めることで、電圧変化範囲Ｖ_rangeを３．５Ｖ以上で３．７Ｖ以下という狭い範囲に抑えることができ、ＳＯＣに伴う出力電圧の変化を抑制できる。 For example, by setting the power usage range _Wrange used by the load circuit 3 to a range of 90% or less when the SOC is 10% or more, the voltage change range V _range is suppressed to a narrow range of 3.7 V or less when the SOC is 3.5 V or more. It is possible to suppress the change in the output voltage due to the SOC.

また、本実施形態における２次電池１０は、負荷回路３に安定した出力電圧で電力を供給するとともに、電荷を蓄積して蓄電できるため、電源として使用することもできる。２次電池１０が蓄電した電力を利用することで、蓄電システム１００を起動させた直後から負荷回路３に電力を供給することが可能になる。 Further, the secondary battery 10 in the present embodiment can be used as a power source because it can supply electric power to the load circuit 3 with a stable output voltage and can accumulate and store electric charges. By using the electric power stored in the secondary battery 10, it becomes possible to supply the electric power to the load circuit 3 immediately after the energy storage system 100 is started.

また、２次電池１０は出力インピーダンスが小さいため、負荷回路３の負荷電流が急峻に変動した場合にも対応可能になる。さらに低消費電力のBluetooth（登録商標）であるＢＬＥ（Bluetooth Low Energy）規格等を用いた無線通信にも対応できる。 Further, since the output impedance of the secondary battery 10 is small, it is possible to cope with a sudden change in the load current of the load circuit 3. Furthermore, it can also support wireless communication using the BLE (Bluetooth Low Energy) standard, which is a low power consumption Bluetooth (registered trademark).

［第２実施形態］
次に、第２実施形態に係る蓄電システム１００ａについて説明する。 [Second Embodiment]
Next, the power storage system 100a according to the second embodiment will be described.

図１２は、蓄電システム１００ａの構成の一例を示すブロック図である。図１２に示すように、蓄電システム１００ａは蓄電装置１ａを備えている。また蓄電装置１ａは、蓄電装置１ａ'と、２次電池１０ａとを備えている。さらに蓄電装置１ａ'は、２次電池１０ａによる充電量を制御する充電制御部１０１と、２次電池１０ａによる放電量を制御する放電制御部１０２とを備えている。 FIG. 12 is a block diagram showing an example of the configuration of the power storage system 100a. As shown in FIG. 12, the power storage system 100a includes a power storage device 1a. Further, the power storage device 1a includes a power storage device 1a'and a secondary battery 10a. Further, the power storage device 1a'includes a charge control unit 101 that controls the amount of charge by the secondary battery 10a, and a discharge control unit 102 that controls the amount of discharge by the secondary battery 10a.

また２次電池１０ａは出力制御回路１０３を備えている。放電制御部１０２と出力制御回路１０３は電気的に接続されており、放電制御部１０２は出力制御回路１０３を制御することで、２次電池１０ａによる放電量を制御できるようになっている。この出力制御回路１０３は、「出力制御部」の一例である。 Further, the secondary battery 10a includes an output control circuit 103. The discharge control unit 102 and the output control circuit 103 are electrically connected, and the discharge control unit 102 can control the amount of discharge by the secondary battery 10a by controlling the output control circuit 103. The output control circuit 103 is an example of an “output control unit”.

次に、図１３は、蓄電装置１ａの回路構成の一例を説明する図である。 Next, FIG. 13 is a diagram illustrating an example of the circuit configuration of the power storage device 1a.

図１３に示すように、充電制御部１０１は、Ｎｃｈディプリージョン型トランジスタＴｒ１２と、ＮｃｈエンハンスメントトランジスタＴｒ１３と、ＮｃｈトランジスタＴｒ１４と、抵抗Ｒ４と、抵抗Ｒ５とを備え、２次電池１０ａの電圧ＶＣｉｎに基づき、２次電池１０ａの充電を制御する。 As shown in FIG. 13, the charge control unit 101 includes an Nch diffusion type transistor Tr12, an Nch enhancement transistor Tr13, an Nch transistor Tr14, a resistor R4, and a resistor R5, and is used in the voltage VCin of the secondary battery 10a. Based on this, the charging of the secondary battery 10a is controlled.

より詳しくは、充電制御部１０１は、２次電池１０ａの電圧ＶＣｉｎに基づき、２次電池１０ａの充電量が予め定めた充電上限値を上回らないように制御する。この電圧ＶＣｉｎは、「電池入力電圧」の一例である。 More specifically, the charge control unit 101 controls the charge amount of the secondary battery 10a so as not to exceed a predetermined charge upper limit value based on the voltage VCin of the secondary battery 10a. This voltage VCin is an example of "battery input voltage".

直並切替部６によりコンデンサＣ１，Ｃ２の接続状態が並列から直列へ切り替わると、ＮｃｈトランジスタＴｒ１４の入力信号φ１がＬｏｗからＨｉｇｈに変化し、ＮｃｈトランジスタＴｒ１４はＯＮ状態になる。ＮｃｈトランジスタＴｒ１４がＯＮ状態になると、抵抗Ｒ４，Ｒ５に電流が流れる。そして電圧ＶＣｉｎが所定の上限電圧値以上になると、ＮｃｈエンハンスメントトランジスタＴｒ１３がＯＮ状態になって、Ｎｃｈディプリージョン型トランジスタＴｒ１２とＮｃｈエンハンスメントトランジスタＴｒ１３に電流が流れる。 When the connection state of the capacitors C1 and C2 is switched from parallel to series by the parallel / parallel switching unit 6, the input signal φ1 of the Nch transistor Tr14 changes from Low to High, and the Nch transistor Tr14 is turned on. When the Nch transistor Tr14 is turned on, a current flows through the resistors R4 and R5. When the voltage VCin becomes equal to or higher than a predetermined upper limit voltage value, the Nch enhancement transistor Tr13 is turned on, and a current flows through the Nch diffusion type transistor Tr12 and the Nch enhancement transistor Tr13.

ここで、上限電圧値は、ＳＯＣが充電上限値となる時の電圧値である。例えば充電上限値を９０％とすると、上限電圧値は３．７Ｖとなる（図１１参照）。 Here, the upper limit voltage value is a voltage value when the SOC becomes the upper limit value for charging. For example, if the upper limit of charging is 90%, the upper limit voltage value is 3.7V (see FIG. 11).

Ｎｃｈディプリージョン型トランジスタＴｒ１２とＮｃｈエンハンスメントトランジスタＴｒ１３に流れる電流値が２次電池１０ａの放電電流となるように、Ｎｃｈディプリージョン型トランジスタＴｒ１２とＮｃｈエンハンスメントトランジスタＴｒ１３のサイズは予め調整されている。これにより２次電池１０ａの電圧上昇を制限できる。具体的には、２次電池１０ａの電圧を充電上限値以下等に制限できる。 The sizes of the Nch diffusion type transistor Tr12 and the Nch enhancement transistor Tr13 are adjusted in advance so that the current value flowing through the Nch diffusion type transistor Tr12 and the Nch enhancement transistor Tr13 becomes the discharge current of the secondary battery 10a. Thereby, the voltage rise of the secondary battery 10a can be limited. Specifically, the voltage of the secondary battery 10a can be limited to a charge upper limit value or less.

なお、Ｎｃｈディプリージョン型トランジスタＴｒ１２とＮｃｈエンハンスメントトランジスタＴｒ１３の接続端子を信号出力端子にすることで、放電抵抗や定電流トランジスタに流す電流を制御し、２次電池１０ａの電圧を充電上限値以下等に制限できるように構成することもできる。 By using the connection terminals of the Nch diffusion type transistor Tr12 and the Nch enhancement transistor Tr13 as signal output terminals, the discharge resistance and the current flowing through the constant current transistor can be controlled, and the voltage of the secondary battery 10a can be set to the upper limit of charging or less. It can also be configured to be limited to.

また、放電制御部１０２は、Ｎｃｈディプリージョン型トランジスタＴｒ１５と、ＮｃｈエンハンスメントトランジスタＴｒ１６と、抵抗Ｒ６と、抵抗Ｒ７とを備え、２次電池１０ａの電圧ＶＣｉｎに基づき、２次電池１０ａの放電を制御する。 Further, the discharge control unit 102 includes an Nch diffusion type transistor Tr15, an Nch enhancement transistor Tr16, a resistor R6, and a resistor R7, and controls the discharge of the secondary battery 10a based on the voltage VCin of the secondary battery 10a. do.

より詳しくは、放電制御部１０２は、２次電池１０ａの電圧ＶＣｉｎに基づき、２次電池１０ａの充電量が予め定めた充電下限値を下回らないように制御する。 More specifically, the discharge control unit 102 controls the charge amount of the secondary battery 10a so as not to fall below a predetermined lower limit of charge based on the voltage VCin of the secondary battery 10a.

直並切替部６によりコンデンサＣ１，Ｃ２の接続状態が並列から直列へ切り替わると、ＮｃｈトランジスタＴｒ１７の入力信号φ１がＬｏｗからＨｉｇｈに変化し、ＮｃｈトランジスタＴｒ１７はＯＮ状態になる。２次電池１０ａの電圧ＶＣｉｎが所定の下限電圧値以下になると、ＮｃｈエンハンスメントトランジスタＴｒ１６がＯＦＦ状態になって、電圧ＶＳＯＣＬがＬｏｗからＨｉｇｈになる。直並切替部６によりコンデンサＣ１，Ｃ２の接続状態が並列にされた時は、ＮｃｈトランジスタＴｒ１７はＯＦＦ状態になるため、抵抗Ｒ６，Ｒ７の接続部の端子電圧は電圧ＶＢＭになる。そしてＮｃｈエンハンスメントトランジスタＴｒ１６はＯＮ状態となり、電圧ＶＳＯＣＬはＬｏｗを出力する。 When the connection state of the capacitors C1 and C2 is switched from parallel to series by the parallel / parallel switching unit 6, the input signal φ1 of the Nch transistor Tr17 changes from Low to High, and the Nch transistor Tr17 is turned on. When the voltage VCin of the secondary battery 10a becomes equal to or less than a predetermined lower limit voltage value, the Nch enhancement transistor Tr16 is turned off and the voltage VSOCL changes from Low to High. When the connection states of the capacitors C1 and C2 are connected in parallel by the parallel-parallel switching section 6, the Nch transistor Tr17 is turned off, so that the terminal voltage of the connection section of the resistors R6 and R7 becomes a voltage VBM. Then, the Nch enhancement transistor Tr16 is turned on, and the voltage VSOCL outputs Low.

従って、直並切替部６によりコンデンサＣ１，Ｃ２の接続状態が直列にされ、２次電池１０ａの電圧ＶＣｉｎが所定の第２電圧以下である時にのみ、電圧ＶＳＯＣＬがＨｉｇｈとなる。 Therefore, the connection states of the capacitors C1 and C2 are connected in series by the parallel / parallel switching unit 6, and the voltage VSOCL becomes High only when the voltage VCin of the secondary battery 10a is equal to or lower than the predetermined second voltage.

このように蓄電装置１ａ'の電圧ＶＳＯＣＬを用いることで、２次電池１０ａの出力制御回路１０３を駆動させ、負荷回路３への電力供給を停止させることができ、２次電池１０ａの電圧低下を制御できる。 By using the voltage VSOCL of the power storage device 1a'in this way, the output control circuit 103 of the secondary battery 10a can be driven and the power supply to the load circuit 3 can be stopped, and the voltage drop of the secondary battery 10a can be reduced. Can be controlled.

ここで、下限電圧値は、ＳＯＣが充電下限値となる時の電圧値である。例えば充電下限値を１０％とすると、下限電圧値は３．５Ｖとなる（図１１参照）。 Here, the lower limit voltage value is a voltage value when the SOC becomes the lower limit value for charging. For example, if the lower limit of charging is 10%, the lower limit voltage value is 3.5V (see FIG. 11).

＜蓄電装置１ａの作用効果＞
上述したように、第１実施形態に係る蓄電装置１では、２次電池１０のＳＯＣ等に伴う蓄電装置１の出力電圧の変化を抑制できる。しかし、出力電圧の変化を完全になくすことはできず、図１１に示したように、ＳＯＣが１００％に近づくにつれ、出力電圧は徐々に上昇し、ＳＯＣが１００％に近い過充電状態では出力電圧が大きく上昇する。またＳＯＣが０％に近づくにつれ、出力電圧は徐々に低下し、ＳＯＣが０％に近い過放電状態では出力電圧が大きく低下する。ＳＯＣが上限値を上回ったり、下限値を下回ったりすると、蓄電装置１から駆動電圧を入力する負荷回路３の動作が不安定になる場合がある。また過充電状態又は過放電状態では、２次電池１０が劣化する場合もある。 <Action and effect of power storage device 1a>
As described above, in the power storage device 1 according to the first embodiment, it is possible to suppress a change in the output voltage of the power storage device 1 due to SOC or the like of the secondary battery 10. However, the change in output voltage cannot be completely eliminated, and as shown in FIG. 11, as the SOC approaches 100%, the output voltage gradually increases, and the output is in an overcharged state where the SOC is close to 100%. The voltage rises significantly. Further, as the SOC approaches 0%, the output voltage gradually decreases, and in an over-discharged state where the SOC approaches 0%, the output voltage drops significantly. If the SOC exceeds the upper limit value or falls below the lower limit value, the operation of the load circuit 3 that inputs the drive voltage from the power storage device 1 may become unstable. Further, in the overcharged state or the overdischarged state, the secondary battery 10 may deteriorate.

これに対し、本実施形態では、充電制御部１０１と、放電制御部１０２とを備え、電圧ＶＣｉｎに基づき、２次電池１０ａの充電量が充電下限値以上で充電上限値以下になるように制御する。これにより、２次電池１０ａの出力電圧を下限電圧値以上で上限電圧値以下の範囲内に収めることができ、蓄電装置１ａから負荷回路３への出力電圧の変化を抑制して負荷回路３の動作を安定化させることができる。また２次電池１０ａが過充電状態又は過放電状態になることを防止し、２次電池１０ａの劣化を防止できる。 On the other hand, in the present embodiment, the charge control unit 101 and the discharge control unit 102 are provided, and the charge amount of the secondary battery 10a is controlled to be equal to or more than the lower limit of charge and less than or equal to the upper limit of charge based on the voltage VCin. do. As a result, the output voltage of the secondary battery 10a can be kept within the range of the lower limit voltage value or more and the upper limit voltage value or less, and the change of the output voltage from the power storage device 1a to the load circuit 3 is suppressed to suppress the change of the output voltage of the load circuit 3. The operation can be stabilized. Further, it is possible to prevent the secondary battery 10a from being in an overcharged state or an overdischarged state, and to prevent deterioration of the secondary battery 10a.

なお、上述したもの以外の効果は、第１実施形態で述べたものと同様である。 The effects other than those described above are the same as those described in the first embodiment.

［第３実施形態］
次に、第３実施形態に係る蓄電システム１００ｂについて説明する。 [Third Embodiment]
Next, the power storage system 100b according to the third embodiment will be described.

図１４は、蓄電システム１００ｂの構成の一例を示すブロック図である。図１４に示すように、蓄電システム１００ｂは蓄電装置１ｂと、負荷回路３ｂとを備えている。 FIG. 14 is a block diagram showing an example of the configuration of the power storage system 100b. As shown in FIG. 14, the power storage system 100b includes a power storage device 1b and a load circuit 3b.

蓄電装置１ｂは蓄電装置１ｂ'を備えている。また蓄電装置１ｂ'は、２次電池１０による充電量を制御する充電制御部１０１と、２次電池１０による放電量を制御する放電制御部１０２とを備えている。 The power storage device 1b includes a power storage device 1b'. Further, the power storage device 1b'includes a charge control unit 101 that controls the amount of charge by the secondary battery 10 and a discharge control unit 102 that controls the amount of discharge by the secondary battery 10.

負荷回路３ｂは、負荷回路３ｂの駆動を制御する負荷駆動制御回路３１を備えている。放電制御部１０２と負荷駆動制御回路３１は電気的に接続されており、放電制御部１０２は負荷駆動制御回路３１を制御することで、２次電池１０による放電量を制御できるようになっている。負荷駆動制御回路３１は、「負荷駆動制御部」の一例である。 The load circuit 3b includes a load drive control circuit 31 that controls the drive of the load circuit 3b. The discharge control unit 102 and the load drive control circuit 31 are electrically connected, and the discharge control unit 102 can control the amount of discharge by the secondary battery 10 by controlling the load drive control circuit 31. .. The load drive control circuit 31 is an example of a “load drive control unit”.

次に、図１５は、蓄電装置１ｂ及び負荷回路３ｂの回路構成の一例を説明する図である。図１５に示すように、蓄電装置１ｂは、放電制御部１０２が出力する電圧ＶＳＯＣＬが負荷駆動制御回路３１に入力されるように構成されている。 Next, FIG. 15 is a diagram illustrating an example of the circuit configuration of the power storage device 1b and the load circuit 3b. As shown in FIG. 15, the power storage device 1b is configured so that the voltage VSOCL output by the discharge control unit 102 is input to the load drive control circuit 31.

負荷駆動制御回路３１は、２次電池１０の電圧ＶＣｉｎに基づき、負荷回路３ｂを停止させる。具体的には、負荷駆動制御回路３１は、電圧ＶＣｉｎが下限電圧値以上の範囲内に収まるまで、負荷回路３ｂを停止させることができる。これにより、2次電池１０の放電を停止させることができＳＯＣを例えば１０％以上に保つことが可能となることで２次電池１０の出力電圧を、負荷回路３ｂの動作が安定に動作できる電圧範囲を保つことができる。 The load drive control circuit 31 stops the load circuit 3b based on the voltage VCin of the secondary battery 10. Specifically, the load drive control circuit 31 can stop the load circuit 3b until the voltage VCin falls within the range of the lower limit voltage value or more. As a result, the discharge of the secondary battery 10 can be stopped, and the SOC can be maintained at, for example, 10% or more, so that the output voltage of the secondary battery 10 can be set to a voltage at which the load circuit 3b can operate stably. The range can be maintained.

また第２及び第３実施形態における抵抗Ｒ１〜Ｒ７は予めトリミング等で調整できるように回路を構成してもよい。ここで、図１６は、抵抗Ｒ１〜Ｒ７による抵抗値をトリミングで調整可能な回路の構成の一例を説明する図である。図１６に示す回路は、端子Ｒｘａと端子Ｒｘｂの間の抵抗値をＲｘ＋Ｒａ〜Ｒｈの組み合わせで任意に調整可能な構成になっている。また図１６のトランジスタＴｒ１〜Ｔｒ８は、例えばレーザーでトリミング可能な素子である。 Further, the resistors R1 to R7 in the second and third embodiments may be configured in a circuit so that they can be adjusted in advance by trimming or the like. Here, FIG. 16 is a diagram illustrating an example of a circuit configuration in which the resistance values of the resistors R1 to R7 can be adjusted by trimming. The circuit shown in FIG. 16 has a configuration in which the resistance value between the terminal Rxa and the terminal Rxb can be arbitrarily adjusted by a combination of Rx + Ra to Rh. Further, the transistors Tr1 to Tr8 in FIG. 16 are elements that can be trimmed by a laser, for example.

なお、上述したもの以外の効果は、第１及び第２実施形態で述べたものと同様である。 The effects other than those described above are the same as those described in the first and second embodiments.

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。 Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited to the specific embodiment, and is within the scope of the gist of the embodiment of the present invention described in the claims. Various modifications and changes are possible.

上述した例では、全ての構成要素を電気回路等のハードウェアで構成するものを示したが、一部の機能をソフトウェアで実現する構成としてもよい。 In the above-mentioned example, all the components are configured by hardware such as an electric circuit, but some functions may be realized by software.

１蓄電装置
２発電素子
３負荷回路
３１負荷駆動制御回路（負荷駆動制御部の一例）
４整流回路（整流部の一例）
５、５Ｂ直並切替制御部
５０、５０Ｂ直並切替スイッチ制御部
６直並切替部
７蓄電部
８出力スイッチ部
１０２次電池
１０１充電制御部
１０２放電制御部
１０３出力制御回路（出力制御部の一例）
１００蓄電システム
Ｃ１、Ｃ２コンデンサ（蓄電デバイスの一例）
Ｖｉｎ入力電圧
ＶＣｉｎ電圧（電池入力電圧の一例）
Ｖｓｕｐ供給電圧
Ｖａｃｃ蓄電電圧
φ１、φ２制御信号
φ３出力信号
Ｗ_{ｒａｎｇｅ} 電力使用範囲
Ｖ_range 電圧変化範囲 1 Power storage device 2 Power generation element 3 Load circuit 31 Load drive control circuit (an example of load drive control unit)
4 Rectifier circuit (example of rectifier unit)
5, 5B Linear switching control unit 50, 50B Linear switching control unit 6 Linear switching unit 7 Storage unit 8 Output switch unit 10 Secondary battery 101 Charge control unit 102 Discharge control unit 103 Output control circuit (output control unit One case)
100 Power storage system C1, C2 capacitors (an example of power storage device)
Vin input voltage VCin voltage (an example of battery input voltage)
Vsup supply voltage Vacc storage voltage .phi.1, .phi.2 control signal φ3 output signal _{W range} power usage range V _range voltage change range

特開２０１９−１６１９７５号公報JP-A-2019-161975

Claims

A power storage device connected to a load circuit
A power storage unit having a plurality of power storage devices for storing electric charges,
A series-parallel switching unit that switches the connection of the plurality of power storage devices to either series or parallel.
A series-parallel switching control unit that controls switching by the series-parallel switching unit,
A power storage device including a secondary battery that charges the electric charge output from the power storage unit and outputs a voltage to the load circuit.

The power storage device according to claim 1, wherein the range in which the load circuit uses the electric power charged by the secondary battery is defined in a predetermined range based on the voltage value output by the secondary battery to the load circuit. ..

The power storage device according to claim 1 or 2, wherein the predetermined range is 10% or more and 90% or less.

The power storage device according to any one of claims 1 to 3, further comprising a charge control unit that controls charging by the secondary battery.

The power storage device according to claim 4, wherein the charge control unit controls the charge amount of the secondary battery so as not to exceed a predetermined charge upper limit value based on the battery input voltage to the secondary battery.

The power storage device according to any one of claims 1 to 5, further comprising a discharge control unit that controls discharge by the secondary battery.

The power storage device according to claim 6, wherein the discharge control unit controls the charge amount of the secondary battery so as not to fall below a predetermined lower limit of charge based on the battery input voltage to the secondary battery.

The power storage device according to claim 6 or 7, wherein the discharge control unit controls the discharge by controlling an output control unit provided in the secondary battery.

Power generation element and
The rectifying unit connected to the power generation element and
The power storage device according to any one of claims 1 to 8 connected to the rectifying unit.
A power storage system including the load circuit supplied with power from the power storage device.

The load circuit includes a load drive control unit that controls the drive of the load circuit.
The power storage system according to claim 9, wherein the discharge control unit controls the load drive control unit.