JP2021118564A - Power source circuit - Google Patents
Power source circuit Download PDFInfo
- Publication number
- JP2021118564A JP2021118564A JP2020008663A JP2020008663A JP2021118564A JP 2021118564 A JP2021118564 A JP 2021118564A JP 2020008663 A JP2020008663 A JP 2020008663A JP 2020008663 A JP2020008663 A JP 2020008663A JP 2021118564 A JP2021118564 A JP 2021118564A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- input
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000004804 winding Methods 0.000 claims description 52
- 238000010586 diagram Methods 0.000 description 10
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 5
- 229910001416 lithium ion Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電源回路に関する。 The present invention relates to a power supply circuit.
特許文献１の図２及び特許文献２の図６には、カスケードマルチセル型の力率改善コンバータが記載されている。
FIG. 2 of
特許文献１の図２及び特許文献２の図６では、力率改善コンバータ１セル当たり、２個のスイッチング素子（例えば、ＭＯＳＦＥＴ）を必要とする。従って、コストが高くなってしまう。
FIG. 2 of
本発明は、コストを抑制できる、電源回路を提供することを目的とする。 An object of the present invention is to provide a power supply circuit capable of suppressing costs.
本発明の一態様の電源回路は、
交流入力電圧を全波整流する全波整流回路と、
２つの入力端子を夫々有し、前記入力端子が直列接続され、各々が前記全波整流回路で全波整流された電圧を直流電圧に変換する、複数の電圧変換回路と、
を備え、
前記複数の電圧変換回路の各々は、
高電位側の出力端子と、低電位側の出力端子と、の間に接続された、コンデンサと、
前記２つの入力端子の内の第１入力端子と、前記コンデンサの高電位側の端子と、の間に接続された、整流素子と、
前記第１入力端子と、前記２つの入力端子の内の第２入力端子及び前記コンデンサの低電位側の端子と、の間に接続された、スイッチング素子と、
を含み、
隣り合う２個の電圧変換回路の一方の前記第２入力端子と他方の前記第１入力端子とが接続されている、
ことを特徴とする。
The power supply circuit according to one aspect of the present invention is
A full-wave rectifier circuit that full-wave rectifies the AC input voltage,
A plurality of voltage conversion circuits each having two input terminals, the input terminals being connected in series, and each converting a voltage rectified by the full-wave rectifier circuit into a DC voltage.
With
Each of the plurality of voltage conversion circuits
A capacitor connected between the output terminal on the high potential side and the output terminal on the low potential side,
A rectifying element connected between the first input terminal of the two input terminals and the terminal on the high potential side of the capacitor.
A switching element connected between the first input terminal, the second input terminal of the two input terminals, and the terminal on the low potential side of the capacitor.
Including
One of the second input terminals of two adjacent voltage conversion circuits and the other first input terminal are connected to each other.
It is characterized by that.
前記電源回路において、
前記全波整流回路は、ブリッジダイオードである、
ことを特徴とする。
In the power supply circuit
The full-wave rectifier circuit is a bridge diode.
It is characterized by that.
前記電源回路において、
複数のトランスと、
前記直流電圧が入力され、正極性の前記直流電圧、負極性の前記直流電圧、又は、ゼロ電圧を前記複数のトランスの一次巻線に夫々与える、複数のトランス駆動回路と、
入力が前記複数のトランスの全ての二次巻線を直列接続した直列回路に接続され、出力が負荷に接続された、整流回路と、
を更に含む、
ことを特徴とする。
In the power supply circuit
With multiple transformers
A plurality of transformer drive circuits in which the DC voltage is input and a positive DC voltage, a negative DC voltage, or a zero voltage is applied to the primary windings of the plurality of transformers, respectively.
A rectifier circuit in which the input is connected to a series circuit in which all the secondary windings of the plurality of transformers are connected in series, and the output is connected to the load.
Including,
It is characterized by that.
本発明の一態様の電源回路は、コストを抑制できるという効果を奏する。 The power supply circuit of one aspect of the present invention has an effect that the cost can be suppressed.
以下に、本発明の電源回路の制御装置及び制御方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 Hereinafter, embodiments of the power supply circuit control device and control method of the present invention will be described in detail with reference to the drawings. The present invention is not limited to this embodiment.
＜第１の実施の形態＞
図１は、第１の実施の形態の電源回路の回路構成を示す図である。電源回路１は、交流入力電圧の供給を電源２から受けて、直流の出力電圧を出力する。電源２は、系統電源が例示されるが、本開示はこれに限定されない。
<First Embodiment>
FIG. 1 is a diagram showing a circuit configuration of a power supply circuit according to the first embodiment. The
電源回路１は、全波整流回路４と、第１力率改善コンバータ７−１と、第２力率改善コンバータ７−２と、第１ＤＣ／ＤＣコンバータ１０−１と、第２ＤＣ／ＤＣコンバータ１０−２と、を含む。
The
第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２の各々が、本開示の「電圧変換回路」に相当する。 Each of the first power factor improving converter 7-1 and the second power factor improving converter 7-2 corresponds to the "voltage conversion circuit" of the present disclosure.
全波整流回路４は、ブリッジダイオードとするが、本開示はこれに限定されない。 The full-wave rectifier circuit 4 is a bridge diode, but the present disclosure is not limited to this.
全波整流回路４は、ダイオード４ａから４ｄまでを含む。ダイオード４ａのアノードは、ダイオード４ｂのカソードに電気的に接続されている。ダイオード４ａのカソードは、ダイオード４ｃのカソードに電気的に接続されている。ダイオード４ｂのアノードは、ダイオード４ｄのアノードに電気的に接続されている。ダイオード４ｃのアノードは、ダイオード４ｄのカソードに電気的に接続されている。
The full-wave rectifier circuit 4 includes
ダイオード４ａのアノードとダイオード４ｂのカソードとの接続点が、全波整流回路４の一方の入力端子である。ダイオード４ｃのアノードとダイオード４ｄのカソードとの接続点が、全波整流回路４の他方の入力端子である。全波整流回路４の２つの入力端子は、電源２に電気的に接続されている。
The connection point between the anode of the
ダイオード４ａのカソードとダイオード４ｃのカソードとの接続点が、全波整流回路４の一方（高電位側）の出力端子である。ダイオード４ｂのアノードとダイオード４ｄのアノードとの接続点が、全波整流回路４の他方（低電位側）の出力端子である。
The connection point between the cathode of the
全波整流回路４は、電源２から入力される交流入力電圧を全波整流して出力する。従って、全波整流回路４の出力電圧は、正極性の期間だけがあり、負極性の期間がない。
The full-wave rectifier circuit 4 full-wave rectifies and outputs the AC input voltage input from the
第１力率改善コンバータ７−１は、ダイオード７ａと、トランジスタ７ｂと、コンデンサ７ｃと、を含む。
The first power factor improving converter 7-1 includes a
ダイオード７ａが、本開示の「整流素子」に相当する。トランジスタ７ｂが、本開示の「スイッチング素子」に相当する。
The
なお、本開示では、各トランジスタがＭＯＳＦＥＴであることとしたが、これに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。 In the present disclosure, each transistor is a MOSFET, but the present invention is not limited to this. Each transistor may be a silicon power device, a GaN power device, a SiC power device, an IGBT (Insulated Gate Bipolar Transistor), or the like.
各トランジスタは、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。 Each transistor has a parasitic diode (body diode). The parasitic diode is a pn junction between the back gate of the MOSFET and the source and drain. The parasitic diode can be used as a freewheel diode to escape the transient back electromotive force when the transistor is off.
ダイオード７ａのアノードは、トランジスタ７ｂのドレインに電気的に接続されている。
The anode of the
トランジスタ７ｂは、制御装置２０により、オン状態又はオフ状態に制御される。
The
ダイオード７ａのカソードは、コンデンサ７ｃの一端（高電位側端）に電気的に接続されている。トランジスタ７ｂのソースは、コンデンサ７ｃの他端（低電位側端）に電気的に接続されている。
The cathode of the
ダイオード７ａのアノードとトランジスタ７ｂのドレインとの接続点が、第１力率改善コンバータ７−１の一方の入力端子である。トランジスタ７ｂのソースとコンデンサ７ｃの他端との接続点が、第１力率改善コンバータ７−１の他方の入力端子である。コンデンサ７ｃの両端が、第１力率改善コンバータ７−１の出力端子である。
The connection point between the anode of the
第１力率改善コンバータ７−１の一方の入力端子は、チョークコイル５を介して、全波整流回路４の一方の出力端子に電気的に接続されている。
One input terminal of the first power factor improving converter 7-1 is electrically connected to one output terminal of the full-wave rectifier circuit 4 via a
第２力率改善コンバータ７−２の回路構成は、第１力率改善コンバータ７−１と同様であるので、説明を省略する。 Since the circuit configuration of the second power factor improving converter 7-2 is the same as that of the first power factor improving converter 7-1, the description thereof will be omitted.
第２力率改善コンバータ７−２の一方の入力端子は、第１力率改善コンバータ７−１の他方の入力端子に電気的に接続されている。第２力率改善コンバータ７−２の他方の入力端子は、チョークコイル６を介して、全波整流回路４の他方の出力端子に電気的に接続されている。 One input terminal of the second power factor improving converter 7-2 is electrically connected to the other input terminal of the first power factor improving converter 7-1. The other input terminal of the second power factor improving converter 7-2 is electrically connected to the other output terminal of the full-wave rectifier circuit 4 via the choke coil 6.
つまり、第１力率改善コンバータ７−１と第２力率改善コンバータ７−２とは、直列接続されている。 That is, the first power factor improving converter 7-1 and the second power factor improving converter 7-2 are connected in series.
なお、電源回路１が、２個のチョークコイル５及び６を含むこととしたが、本開示はこれに限定されない。チョークコイルはどちらか１個でも良い。
Although the
先に説明したように、全波整流回路４の出力電圧は、正極性の期間だけがあり、負極性の期間がない。従って、第１力率改善コンバータ７−１内のトランジスタ７ｂがオフ状態、且つ、第２力率改善コンバータ７−２内のトランジスタ７ｂがオフ状態に制御されると、電流が全波整流回路４→チョークコイル５→第１力率改善コンバータ７−１内のダイオード７ａ→第１力率改善コンバータ７−１内のコンデンサ７ｃ→第２力率改善コンバータ７−２内のダイオード７ａ→第２力率改善コンバータ７−２内のコンデンサ７ｃ→チョークコイル６→全波整流回路４の経路に流れる。これにより、第１力率改善コンバータ７−１内のコンデンサ７ｃ及び第２力率改善コンバータ７−２内のコンデンサ７ｃが蓄電される。
As described above, the output voltage of the full-wave rectifier circuit 4 has only a positive period and no negative period. Therefore, when the
また、第１力率改善コンバータ７−１内のトランジスタ７ｂがオフ状態、且つ、第２力率改善コンバータ７−２内のトランジスタ７ｂがオン状態に制御されると、電流が全波整流回路４→チョークコイル５→第１力率改善コンバータ７−１内のダイオード７ａ→第１力率改善コンバータ７−１内のコンデンサ７ｃ→第２力率改善コンバータ７−２内のトランジスタ７ｂ→チョークコイル６→全波整流回路４の経路に流れる。これにより、第１力率改善コンバータ７−１内のコンデンサ７ｃが蓄電され、第２力率改善コンバータ７−２内のコンデンサ７ｃが蓄電されない。
Further, when the
また、第１力率改善コンバータ７−１内のトランジスタ７ｂがオン状態、且つ、第２力率改善コンバータ７−２内のトランジスタ７ｂがオフ状態に制御されると、電流が全波整流回路４→チョークコイル５→第１力率改善コンバータ７−１内のトランジスタ７ｂ→第２力率改善コンバータ７−２内のダイオード７ａ→第２力率改善コンバータ７−２内のコンデンサ７ｃ→チョークコイル６→全波整流回路４の経路に流れる。これにより、第２力率改善コンバータ７−２内のコンデンサ７ｃが蓄電され、第１力率改善コンバータ７−１内のコンデンサ７ｃが蓄電されない。
Further, when the
第１ＤＣ／ＤＣコンバータ１０−１は、第１力率改善コンバータ７−１内のコンデンサ７ｃの直流電圧の入力を受けて、直流電圧を出力する。第２ＤＣ／ＤＣコンバータ１０−２は、第２力率改善コンバータ７−２内のコンデンサ７ｃの直流電圧の入力を受けて、直流電圧を出力する。
The first DC / DC converter 10-1 receives the input of the DC voltage of the
図２は、第１の実施の形態の電源回路の具体的な回路構成の一例を示す図である。電源回路１Ａは、交流入力電圧の供給を電源２から受けて、直流の出力電圧を負荷３に出力する。負荷３は、リチウムイオン電池が例示されるが、本開示はこれに限定されない。
FIG. 2 is a diagram showing an example of a specific circuit configuration of the power supply circuit according to the first embodiment. The
電源回路１Ａは、全波整流回路４と、第１力率改善コンバータ７−１と、第２力率改善コンバータ７−２と、マルチセル型のＤＣ／ＤＣコンバータ８と、を含む。
The
ＤＣ／ＤＣコンバータ８は、第１トランス駆動回路１１−１と、第２トランス駆動回路１１−２と、第１トランス１３−１と、第２トランス１３−２と、整流回路１８と、コンデンサ１９と、を含む。
The DC /
ＤＣ／ＤＣコンバータ８は、ＬＬＣ共振を利用したＬＬＣコンバータ（絶縁型共振コンバータ）とするが、本開示はこれに限定されない。
The DC /
第１トランス駆動回路１１−１及び第１トランス１３−１が、図１の第１ＤＣ／ＤＣコンバータ１０−１に相当する。第２トランス駆動回路１１−２及び第２トランス１３−２が、図１の第２ＤＣ／ＤＣコンバータ１０−２に相当する。 The first transformer drive circuit 11-1 and the first transformer 13-1 correspond to the first DC / DC converter 10-1 in FIG. The second transformer drive circuit 11-2 and the second transformer 13-2 correspond to the second DC / DC converter 10-2 in FIG.
第１トランス駆動回路１１−１は、トランジスタ１１ａから１１ｄまでを含む。
The first transformer drive circuit 11-1 includes
トランジスタ１１ａから１１ｄまでの各々は、制御装置２０によってオン状態又はオフ状態に制御される。
Each of the
第１トランス駆動回路１１−１において、トランジスタ１１ａのソースは、トランジスタ１１ｂのドレインに電気的に接続されている。トランジスタ１１ｃのソースは、トランジスタ１１ｄのドレインに電気的に接続されている。
In the first transformer drive circuit 11-1, the source of the
第１トランス駆動回路１１−１において、トランジスタ１１ａのドレイン及びトランジスタ１１ｃのドレインは、第１力率改善コンバータ７−１内のコンデンサ７ｃの一端（高電位側端）に電気的に接続されている。トランジスタ１１ｂのソース及びトランジスタ１１ｄのソースは、コンデンサ７ｃの他端（低電位側端）に電気的に接続されている。
In the first transformer drive circuit 11-1, the drain of the
トランジスタ１１ａのドレインとトランジスタ１１ｃのドレインとの接続点が、第１トランス駆動回路１１−１の一方の入力端子である。トランジスタ１１ｂのソースとトランジスタ１１ｄのソースとの接続点が、第１トランス駆動回路１１−１の他方の入力端子である。
The connection point between the drain of the
第１トランス駆動回路１１−１の２つの入力端子には、第１力率改善コンバータ７−１内のコンデンサ７ｃの電圧が入力される。
The voltage of the
トランジスタ１１ｃのソースとトランジスタ１１ｄのドレインとの接続点が、第１トランス駆動回路１１−１の一方の出力端子である。トランジスタ１１ａのソースとトランジスタ１１ｂのドレインとの接続点が、第１トランス駆動回路１１−１の他方の出力端子である。
The connection point between the source of the
第２トランス駆動回路１１−２の回路構成は、第１トランス駆動回路１１−１と同様であるので、説明を省略する。 Since the circuit configuration of the second transformer drive circuit 11-2 is the same as that of the first transformer drive circuit 11-1, the description thereof will be omitted.
トランジスタ１１ａのドレインとトランジスタ１１ｃのドレインとの接続点が、第２トランス駆動回路１１−２の一方の入力端子である。トランジスタ１１ｂのソースとトランジスタ１１ｄのソースとの接続点が、第２トランス駆動回路１１−２の他方の入力端子である。
The connection point between the drain of the
第２トランス駆動回路１１−２の２つの入力端子には、第２力率改善コンバータ７−２内のコンデンサ７ｃの電圧が入力される。
The voltage of the
トランジスタ１１ｃのソースとトランジスタ１１ｄのドレインとの接続点が、第２トランス駆動回路１１−２の一方の出力端子である。トランジスタ１１ａのソースとトランジスタ１１ｂのドレインとの接続点が、第２トランス駆動回路１１−２の他方の出力端子である。
The connection point between the source of the
第１トランス１３−１は、１次巻線１３ａと、２次巻線１３ｂと、コア１３ｃと、を含む。１次巻線１３ａ及び２次巻線１３ｂは、コア１３ｃに巻回されている。
The first transformer 13-1 includes a primary winding 13a, a secondary winding 13b, and a core 13c. The primary winding 13a and the secondary winding 13b are wound around the
第１トランス１３−１において、１次巻線１３ａは、キャパシタンス１３ｄと、漏れインダクタンス１３ｅと、励磁インダクタンス１３ｆと、を含む。１次巻線１３ａの一端は、第１トランス駆動回路１１−１の一方の出力端子に電気的に接続されている。１次巻線１３ａの他端は、第１トランス駆動回路１１−１の他方の出力端子に電気的に接続されている。
In the first transformer 13-1, the primary winding 13a includes a
第１トランス駆動回路１１−１は、正方向の直流電圧、負方向の直流電圧、又は、ゼロ電圧を第１トランス１３−１の１次巻線１３ａに出力する。 The first transformer drive circuit 11-1 outputs a positive DC voltage, a negative DC voltage, or a zero voltage to the primary winding 13a of the first transformer 13-1.
例えば、第１トランス駆動回路１１−１は、トランジスタ１１ｂ及び１１ｃがオン状態、且つ、トランジスタ１１ａ及び１１ｄがオフ状態の場合、正方向の直流電圧を第１トランス１３−１の１次巻線１３ａに出力する。
For example, in the first transformer drive circuit 11-1, when the
また例えば、第１トランス駆動回路１１−１は、トランジスタ１１ｂ及び１１ｃがオフ状態、且つ、トランジスタ１１ａ及び１１ｄがオン状態の場合、負方向の直流電圧を第１トランス１３−１の１次巻線１３ａに出力する。
Further, for example, in the first transformer drive circuit 11-1, when the
また例えば、第１トランス駆動回路１１−１は、トランジスタ１１ａから１１ｄまでがオフ状態の場合、ゼロ電圧を第１トランス１３−１の１次巻線１３ａに出力する。
Further, for example, the first transformer drive circuit 11-1 outputs a zero voltage to the primary winding 13a of the first transformer 13-1 when the
第２トランス１３−２の回路構成は、第１トランス１３−１と同様であるので、説明を省略する。 Since the circuit configuration of the second transformer 13-2 is the same as that of the first transformer 13-1, the description thereof will be omitted.
第２トランス１３−２において、１次巻線１３ａの一端は、第２トランス駆動回路１１−２の一方の出力端子に電気的に接続されている。１次巻線１３ａの他端は、第２トランス駆動回路１１−２の他方の出力端子に電気的に接続されている。 In the second transformer 13-2, one end of the primary winding 13a is electrically connected to one output terminal of the second transformer drive circuit 11-2. The other end of the primary winding 13a is electrically connected to the other output terminal of the second transformer drive circuit 11-2.
第２トランス駆動回路１１−２は、正方向の直流電圧、負方向の直流電圧、又は、ゼロ電圧を第２トランス１３−２の１次巻線１３ａに出力する。 The second transformer drive circuit 11-2 outputs a positive DC voltage, a negative DC voltage, or a zero voltage to the primary winding 13a of the second transformer 13-2.
第１トランス１３−１の２次巻線１３ｂの一端は、第２トランス１３−２の２次巻線１３ｂの一端に電気的に接続されている。つまり、第１トランス１３−１の２次巻線１３ｂと第２トランス１３−２の２次巻線１３ｂとは、直列接続されている。従って、直列接続された２個の２次巻線１３ｂの電圧は、第１トランス１３−１の２次巻線１３ｂに励磁された電圧と、第２トランス１３−２の２次巻線１３ｂに励磁された電圧と、の和になる。
One end of the secondary winding 13b of the first transformer 13-1 is electrically connected to one end of the secondary winding 13b of the second transformer 13-2. That is, the secondary winding 13b of the first transformer 13-1 and the secondary winding 13b of the second transformer 13-2 are connected in series. Therefore, the voltages of the two
整流回路１８は、ブリッジダイオードとするが、本開示はこれに限定されない。
The
整流回路１８は、ダイオード１８ａから１８ｄまでを含む。ダイオード１８ａのアノードは、ダイオード１８ｂのカソードに電気的に接続されている。ダイオード１８ｃのアノードは、ダイオード１８ｄのカソードに電気的に接続されている。
The
ダイオード１８ａのカソード及びダイオード１８ｃのカソードは、コンデンサ１９の一端（高電位側端）に電気的に接続されている。ダイオード１８ｂのアノード及びダイオード１８ｄのアノードは、コンデンサ１９の他端（低電位側端）に電気的に接続されている。
The cathode of the
ダイオード１８ａのアノードとダイオード１８ｂのカソードとの接続点が、整流回路１８の一方の入力端子である。ダイオード１８ｃのアノードとダイオード１８ｄのカソードとの接続点が、整流回路１８の他方の入力端子である。
The connection point between the anode of the
整流回路１８の一方の入力端子は、チョークコイル１６−１を介して、第１トランス１３−１の２次巻線１３ｂの他端に電気的に接続されている。整流回路１８の他方の入力端子は、チョークコイル１６−２を介して、第２トランス１３−２の２次巻線１３ｂの他端に電気的に接続されている。
One input terminal of the
ダイオード１８ａのカソードとダイオード１８ｃのカソードとの接続点が、整流回路１８の一方の出力端子である。ダイオード１８ｂのアノードとダイオード１８ｄのアノードとの接続点が、整流回路１８の他方の出力端子である。
The connection point between the cathode of the
整流回路１８は、第１トランス１３−１の２次巻線１３ｂ及び第２トランス１３−２の２次巻線１３ｂに励磁される電圧を全波整流して、コンデンサ１９に出力する。コンデンサ１９は、整流回路１８で全波整流された電圧を平滑化する。
The
コンデンサ１９の一端（高電位側端）は、チョークコイル９を介して、負荷３の一端（例えば、リチウムイオン電池の正極）に電気的に接続されている。コンデンサ１９の他端（低電位側端）は、負荷３の他端（例えば、リチウムイオン電池の負極）に電気的に接続されている。
One end (high potential side end) of the
負荷３には、コンデンサ１９で平滑化された電圧が入力される。負荷３がリチウムイオン電池である場合には、リチウムイオン電池は、コンデンサ１９から出力される出力電流によって、充電される。
A voltage smoothed by the
なお、本開示では、共振回路（ＬＬＣ共振回路）が１次巻線１３ａの側にあることとしたが、これに限定されない。共振回路は、２次巻線１３ｂの側にあっても良い。また、共振回路は、１次巻線１３ａの側と、２次巻線１３ｂの側と、の両側にあっても良い。 In the present disclosure, it is assumed that the resonance circuit (LLC resonance circuit) is on the side of the primary winding 13a, but the present invention is not limited to this. The resonant circuit may be on the side of the secondary winding 13b. Further, the resonance circuit may be on both sides of the primary winding 13a side and the secondary winding 13b side.
第１の実施の形態の電源回路１Ａと、特許文献１の図２及び特許文献２の図６の電源回路とを比較する。
The
特許文献１の図２及び特許文献２の図６の電源回路では、交流電圧が各力率改善コンバータに入力される。つまり、各力率改善コンバータに入力される電圧には、正極性の期間と負極性の期間がある。負極性の期間では、各力率改善コンバータに負電圧が入力される。そのため、負極性の期間では、コンデンサに入力される電圧が伝わる経路を切り替える必要がある。従って、特許文献１の図２及び特許文献２の図６の電源回路では、力率改善コンバータ１セル当たり、２個のトランジスタが必要である。
In the power supply circuit of FIG. 2 of
一方、第１の実施の形態の電源回路１Ａでは、全波整流された電圧が第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２の各々に入力される。つまり、第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２の各々に入力される電圧には、正極性の期間だけがあり、負極性の期間がない。従って、第１の実施の形態の電源回路１では、力率改善コンバータ１セル当たり、１個のトランジスタで足りる。
On the other hand, in the
特許文献１の図２及び特許文献２の図６の電源回路では、力率改善コンバータ部分（２セル構成）に、ダイオード４個とスイッチング素子４個とを必要とする。
The power supply circuit of FIG. 2 of
一方、第１の実施の形態の電源回路１Ａでは、力率改善コンバータ部分（電源回路１の内のＤＣ／ＤＣコンバータ８以外の部分）に、全波整流回路４のダイオード４個と、第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２のダイオード２個及びトランジスタ２個と、を必要とする。つまり、第１の実施の形態の電源回路１Ａは、特許文献１の図２及び特許文献２の図６の電源回路と比較して、ダイオードが２個多く、トランジスタが２個少ない。
On the other hand, in the
ダイオードは、トランジスタよりも安価である。従って、第１の実施の形態の電源回路１Ａは、特許文献１の図２及び特許文献２の図６の電源回路と比較して、コストを抑制できる。
Diodes are cheaper than transistors. Therefore, the
また、第１の実施の形態の電源回路１Ａでは、第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２にトランジスタが２個しかないので、スイッチング制御信号も２つで済む。従って、第１の実施の形態の電源回路１Ａは、特許文献１の図２及び特許文献２の図６の電源回路と比較して、スイッチング制御信号を出力する制御装置２０のコストを抑制できる。
Further, in the
なお、第１の実施の形態の電源回路１Ａの第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２では、先に説明したように、電流が通過する素子の数は４個である。特許文献１の図２及び特許文献２の図６の電源回路の力率改善コンバータ部分でも、電流が通過する素子の数は４個である。従って、第１の実施の形態の電源回路１Ａは、特許文献１及び２の電源回路と比較して、効率低下を略同等とすることができる。
In the first power factor improving converter 7-1 and the second power factor improving converter 7-2 of the
＜第１の実施の形態の変形例＞
図３は、第１の実施の形態の変形例の回路構成を示す図である。電源回路１Ｂは、電源回路１Ａ（図２参照）と比較して、ＤＣ／ＤＣコンバータ８に代えて、ＤＣ／ＤＣコンバータ８Ｂを含む。ＤＣ／ＤＣコンバータ８Ｂは、ＤＣ／ＤＣコンバータ８と比較して、整流回路１８に代えて、第１整流回路１８−１及び第２整流回路１８−２を含む。第１整流回路１８−１及び第２整流回路１８−２の回路構成は、整流回路１８と同様であるので、説明を省略する。
<Modified example of the first embodiment>
FIG. 3 is a diagram showing a circuit configuration of a modified example of the first embodiment. The
第１トランス１３−１の２次巻線１３ｂの一端は、チョークコイル１６−１を介して、第１整流回路１８−１のダイオード１８ａのアノード及びダイオード１８ｂのカソードに電気的に接続されている。第１トランス１３−１の２次巻線１３ｂの他端は、チョークコイル１６−２を介して、第１整流回路１８−１のダイオード１８ｃのアノード及びダイオード１８ｄのカソードに電気的に接続されている。
One end of the secondary winding 13b of the first transformer 13-1 is electrically connected to the anode of the
第１整流回路１８−１のダイオード１８ａのカソード及びダイオード１８ｃのカソードは、コンデンサ１９の一端（高電位端）に電気的に接続されている。第１整流回路１８−１のダイオード１８ｂのアノード及びダイオード１８ｄのアノードは、コンデンサ１９の他端（低電位端）に電気的に接続されている。
The cathode of the
第２トランス１３−２の２次巻線１３ｂの一端は、チョークコイル１６−３を介して、第２整流回路１８−２のダイオード１８ａのアノード及びダイオード１８ｂのカソードに電気的に接続されている。第２トランス１３−２の２次巻線１３ｂの他端は、チョークコイル１６−４を介して、第２整流回路１８−２のダイオード１８ｃのアノード及びダイオード１８ｄのカソードに電気的に接続されている。
One end of the secondary winding 13b of the second transformer 13-2 is electrically connected to the anode of the
第２整流回路１８−２のダイオード１８ａのカソード及びダイオード１８ｃのカソードは、コンデンサ１９の一端（高電位端）に電気的に接続されている。第２整流回路１８−２のダイオード１８ｂのアノード及びダイオード１８ｄのアノードは、コンデンサ１９の他端（低電位端）に電気的に接続されている。
The cathode of the
つまり、第１整流回路１８−１と、第２整流回路１８−２とは、並列接続されている。 That is, the first rectifier circuit 18-1 and the second rectifier circuit 18-2 are connected in parallel.
第１整流回路１８−１は、第１トランス１３−１の２次巻線１３ｂに励磁される電圧を全波整流して、コンデンサ１９に出力する。第２整流回路１８−２は、第２トランス１３−２の２次巻線１３ｂに励磁される電圧を全波整流して、コンデンサ１９に出力する。
The first rectifier circuit 18-1 full-wave rectifies the voltage excited by the secondary winding 13b of the first transformer 13-1 and outputs it to the
電源回路１Ｂは、電源回路１Ａと同様の効果を奏する。
The
＜第２の実施の形態＞
次に第２の実施の形態について説明するが、第１の実施の形態と同一の構成要素については、説明を省略する。
<Second embodiment>
Next, the second embodiment will be described, but the description of the same components as those of the first embodiment will be omitted.
図４は、第２の実施の形態の電源回路の回路構成を示す図である。電源回路１Ｃは、電源回路１Ａ（図２参照）と比較して、第３力率改善コンバータ７−３を更に含む。また、電源回路１Ｃは、電源回路１Ａと比較して、ＤＣ／ＤＣコンバータ８に代えて、ＤＣ／ＤＣコンバータ８Ｃを含む。
FIG. 4 is a diagram showing a circuit configuration of the power supply circuit of the second embodiment. The power supply circuit 1C further includes a third power factor improving converter 7-3 as compared to the
第３力率改善コンバータ７−３の回路構成は、第１力率改善コンバータ７−１及び第２力率改善コンバータ７−２と同様であるので、説明を省略する。 Since the circuit configuration of the third power factor improving converter 7-3 is the same as that of the first power factor improving converter 7-1 and the second power factor improving converter 7-2, the description thereof will be omitted.
第１力率改善コンバータ７−１と、第２力率改善コンバータ７−２と、第３力率改善コンバータ７−３とは、直列接続（カスケード接続）されている。 The first power factor improving converter 7-1, the second power factor improving converter 7-2, and the third power factor improving converter 7-3 are connected in series (cascade connection).
ＤＣ／ＤＣコンバータ８Ｂは、ＤＣ／ＤＣコンバータ８（図２参照）と比較して、第３トランス駆動回路１１−３と、第３トランス１３−３と、を更に含む。
The DC /
第３トランス駆動回路１１−３の回路構成は、第１トランス駆動回路１１−１及び第２トランス駆動回路１１−２と同様であるので、説明を省略する。 Since the circuit configuration of the third transformer drive circuit 11-3 is the same as that of the first transformer drive circuit 11-1 and the second transformer drive circuit 11-2, the description thereof will be omitted.
第３トランス駆動回路１１−３の２つの入力端子には、第３力率改善コンバータ７−３のコンデンサの電圧が入力される。 The voltage of the capacitor of the third power factor improving converter 7-3 is input to the two input terminals of the third transformer drive circuit 11-3.
第１トランス１３−１の２次巻線と第２トランス１３−２の２次巻線と第３トランス１３−３の２次巻線とは、直列接続されている。従って、直列接続された２次巻線の電圧は、第１トランス１３−１の２次巻線に励磁された電圧と、第２トランス１３−２の２次巻線に励磁された電圧と、第３トランス１３−３の２次巻線に励磁された電圧と、の和になる。 The secondary winding of the first transformer 13-1 and the secondary winding of the second transformer 13-2 and the secondary winding of the third transformer 13-3 are connected in series. Therefore, the voltages of the secondary windings connected in series are the voltage excited by the secondary winding of the first transformer 13-1 and the voltage excited by the secondary winding of the second transformer 13-2. It is the sum of the voltage excited by the secondary winding of the third transformer 13-3.
整流回路１８は、直列接続された２次巻線に励磁される電圧を全波整流して、コンデンサ１９に出力する。
The
電源回路１Ｃは、電源回路１Ａ及び１Ｂと同様の効果を奏する。
The power supply circuit 1C has the same effect as the
なお、第１の実施の形態で力率改善コンバータの数が２個の場合を説明し、第２の実施の形態で力率改善コンバータの数が３個の場合を説明したが、本開示はこれに限定されない。力率改善コンバータの数は、４個以上であっても良い。 In the first embodiment, the case where the number of power factor improving converters is two has been described, and in the second embodiment, the case where the number of power factor improving converters is three has been described. Not limited to this. The number of power factor improving converters may be four or more.
＜第２の実施の形態の変形例＞
図５は、第２の実施の形態の変形例の回路構成を示す図である。電源回路１Ｄは、電源回路１Ｃ（図４参照）と比較して、ＤＣ／ＤＣコンバータ８Ｃに代えて、ＤＣ／ＤＣコンバータ８Ｄを含む。ＤＣ／ＤＣコンバータ８Ｄは、ＤＣ／ＤＣコンバータ８Ｃと比較して、整流回路１８に代えて、第１整流回路１８−１、第２整流回路１８−２及び第３整流回路１８−３を含む。第３整流回路１８−３の回路構成は、整流回路１８と同様であるので、説明を省略する。
<Modified example of the second embodiment>
FIG. 5 is a diagram showing a circuit configuration of a modified example of the second embodiment. The
第３トランス１３−３の２次巻線１３ｂの一端は、チョークコイル１６−５を介して、第３整流回路１８−３のダイオード１８ａのアノード及びダイオード１８ｂのカソードに電気的に接続されている。第３トランス１３−３の２次巻線１３ｂの他端は、チョークコイル１６−６を介して、第３整流回路１８−３のダイオード１８ｃのアノード及びダイオード１８ｄのカソードに電気的に接続されている。
One end of the secondary winding 13b of the third transformer 13-3 is electrically connected to the anode of the
第３整流回路１８−３のダイオード１８ａのカソード及びダイオード１８ｃのカソードは、コンデンサ１９の一端（高電位端）に電気的に接続されている。第３整流回路１８−３のダイオード１８ｂのアノード及びダイオード１８ｄのアノードは、コンデンサ１９の他端（低電位端）に電気的に接続されている。
The cathode of the
つまり、第１整流回路１８−１と、第２整流回路１８−２と、第３整流回路１８−３と、は、並列接続されている。 That is, the first rectifier circuit 18-1 and the second rectifier circuit 18-2 and the third rectifier circuit 18-3 are connected in parallel.
第３整流回路１８−３は、第３トランス１３−３の２次巻線１３ｂに励磁される電圧を全波整流して、コンデンサ１９に出力する。
The third rectifier circuit 18-3 full-wave rectifies the voltage excited by the secondary winding 13b of the third transformer 13-3 and outputs it to the
電源回路１Ｄは、電源回路１Ａ、１Ｂ及び１Ｃと同様の効果を奏する。
The
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, as well as in the scope of the invention described in the claims and the equivalent scope thereof.
１、１Ａ、１Ｂ、１Ｃ、１Ｄ 電源回路
２ 電源
３ 負荷
４ 全波整流回路
５、６、９、１６−１、１６−２、１６−３、１６−４、１６−５、１６−６ チョークコイル
７−１ 第１力率改善コンバータ
７−２ 第２力率改善コンバータ
７−３ 第３力率改善コンバータ
８、８Ｂ、８Ｃ、８Ｄ ＤＣ／ＤＣコンバータ
１１−１ 第１トランス駆動回路
１１−２ 第２トランス駆動回路
１１−３ 第３トランス駆動回路
１３−１ 第１トランス
１３−２ 第２トランス
１３−３ 第３トランス
１８ 整流回路
１８−１ 第１整流回路
１８−２ 第２整流回路
１８−３ 第３整流回路
１９ コンデンサ
２０ 制御装置
1, 1A, 1B, 1C, 1D
Claims (4)
２つの入力端子を夫々有し、前記入力端子が直列接続され、各々が前記全波整流回路で全波整流された電圧を直流電圧に変換する、複数の電圧変換回路と、
を備え、
前記複数の電圧変換回路の各々は、
高電位側の出力端子と、低電位側の出力端子と、の間に接続された、コンデンサと、
前記２つの入力端子の内の第１入力端子と、前記コンデンサの高電位側の端子と、の間に接続された、整流素子と、
前記第１入力端子と、前記２つの入力端子の内の第２入力端子及び前記コンデンサの低電位側の端子と、の間に接続された、スイッチング素子と、
を含み、
隣り合う２個の電圧変換回路の一方の前記第２入力端子と他方の前記第１入力端子とが接続されている、
ことを特徴とする、電源回路。 A full-wave rectifier circuit that full-wave rectifies the AC input voltage,
A plurality of voltage conversion circuits each having two input terminals, the input terminals being connected in series, and each converting a voltage rectified by the full-wave rectifier circuit into a DC voltage.
With
Each of the plurality of voltage conversion circuits
A capacitor connected between the output terminal on the high potential side and the output terminal on the low potential side,
A rectifying element connected between the first input terminal of the two input terminals and the terminal on the high potential side of the capacitor.
A switching element connected between the first input terminal, the second input terminal of the two input terminals, and the terminal on the low potential side of the capacitor.
Including
One of the second input terminals of two adjacent voltage conversion circuits and the other first input terminal are connected to each other.
The power supply circuit is characterized by that.
ことを特徴とする、請求項１に記載の電源回路。 The full-wave rectifier circuit is a bridge diode.
The power supply circuit according to claim 1.
前記直流電圧が入力され、正極性の前記直流電圧、負極性の前記直流電圧、又は、ゼロ電圧を前記複数のトランスの一次巻線に夫々与える、複数のトランス駆動回路と、
入力が前記複数のトランスの全ての二次巻線を直列接続した直列回路に接続され、出力が負荷に接続された、整流回路と、
を更に含む、
ことを特徴とする、請求項１又は２に記載の電源回路。 With multiple transformers
A plurality of transformer drive circuits in which the DC voltage is input and a positive DC voltage, a negative DC voltage, or a zero voltage is applied to the primary windings of the plurality of transformers, respectively.
A rectifier circuit in which the input is connected to a series circuit in which all the secondary windings of the plurality of transformers are connected in series, and the output is connected to the load.
Including,
The power supply circuit according to claim 1 or 2, wherein the power supply circuit is characterized in that.
前記直流電圧が入力され、正極性の前記直流電圧、負極性の前記直流電圧、又は、ゼロ電圧を前記複数のトランスの一次巻線に夫々与える、複数のトランス駆動回路と、
入力が前記複数のトランスの二次巻線に夫々接続され、出力が負荷に夫々接続された、複数の整流回路と、
を更に含む、
ことを特徴とする、請求項１又は２に記載の電源回路。 With multiple transformers
A plurality of transformer drive circuits in which the DC voltage is input and a positive DC voltage, a negative DC voltage, or a zero voltage is applied to the primary windings of the plurality of transformers, respectively.
A plurality of rectifier circuits, each of which has an input connected to the secondary winding of the plurality of transformers and an output of which is connected to a load.
Including,
The power supply circuit according to claim 1 or 2, wherein the power supply circuit is characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020008663A JP2021118564A (en) | 2020-01-22 | 2020-01-22 | Power source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020008663A JP2021118564A (en) | 2020-01-22 | 2020-01-22 | Power source circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021118564A true JP2021118564A (en) | 2021-08-10 |
Family
ID=77175358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020008663A Pending JP2021118564A (en) | 2020-01-22 | 2020-01-22 | Power source circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021118564A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016027779A (en) * | 2014-06-24 | 2016-02-18 | 富士電機株式会社 | Ac-dc converter |
| WO2016031061A1 (en) * | 2014-08-29 | 2016-03-03 | 新電元工業株式会社 | Power factor improving converter and power supply device including power factor improving converter |
| CN109194164A (en) * | 2018-09-28 | 2019-01-11 | 南京航空航天大学 | A kind of dual output AC/DC convertor and its control method |
| JP2019154177A (en) * | 2018-03-05 | 2019-09-12 | 新電元工業株式会社 | Converter control unit |
-
2020
- 2020-01-22 JP JP2020008663A patent/JP2021118564A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016027779A (en) * | 2014-06-24 | 2016-02-18 | 富士電機株式会社 | Ac-dc converter |
| WO2016031061A1 (en) * | 2014-08-29 | 2016-03-03 | 新電元工業株式会社 | Power factor improving converter and power supply device including power factor improving converter |
| JP2019154177A (en) * | 2018-03-05 | 2019-09-12 | 新電元工業株式会社 | Converter control unit |
| CN109194164A (en) * | 2018-09-28 | 2019-01-11 | 南京航空航天大学 | A kind of dual output AC/DC convertor and its control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11909326B2 (en) | Parallel hybrid converter apparatus and method | |
| US10833594B2 (en) | System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding | |
| Wu et al. | Analysis and optimal design considerations for an improved full bridge ZVS DC–DC converter with high efficiency | |
| US7623362B2 (en) | Switching power supply unit | |
| US20160094136A1 (en) | Resonant Converter Apparatus and Method | |
| US20120044729A1 (en) | Bridgeless coupled inductor boost power factor rectifiers | |
| US20160094135A1 (en) | Serial Hybrid Converter Apparatus and Method | |
| US8064228B2 (en) | Power supply apparatus with current-sharing function | |
| US20140233264A1 (en) | Single stage PFC power supply | |
| WO2018216401A1 (en) | Isolated switching power supply | |
| Lin et al. | New ZVS DC--DC converter with series-connected transformers to balance the output currents | |
| US10186985B1 (en) | Isolated FAI 2 converter with clamped voltage rectifier and synchronous rectified solution | |
| EP3748834B1 (en) | Power supply device | |
| CN113039712A (en) | Bidirectional power conversion system and control method | |
| WO2016117157A1 (en) | Dc/dc converter | |
| Jeong et al. | An interleaved active-clamp forward converter modified for reduced primary conduction loss without additional components | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JP2019033581A (en) | Dc/dc converter | |
| JP2021118564A (en) | Power source circuit | |
| US20210336548A1 (en) | Isolated converter with high boost ratio | |
| WO2019135388A1 (en) | Isolated switching power supply | |
| JP7372203B2 (en) | power supply | |
| JP6968127B2 (en) | Power factor improvement converter | |
| US20210265916A1 (en) | Power supply device | |
| US20240195312A1 (en) | Synchronous rectifier circuit powered by a portion of secondary windings |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240130 |